特許 6822791 半導体装置および半導体チップ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6822791

(24)【登録日】2021年1月12日

(45)【発行日】2021年1月27日

(54)【発明の名称】半導体装置および半導体チップ

(51)【国際特許分類】

   H01L 21/60 20060101AFI20210114BHJP

   H03B 5/32 20060101ALI20210114BHJP

【ＦＩ】

   H01L21/60 301C

   H01L21/60 301N

   H01L21/60 301M

   H03B5/32 H

【請求項の数】5

【全頁数】9

(21)【出願番号】特願2016-132628(P2016-132628)

(22)【出願日】2016年7月4日

(65)【公開番号】特開2018-6602(P2018-6602A)

(43)【公開日】2018年1月11日

【審査請求日】2019年5月24日

(73)【特許権者】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】100079049

【弁理士】

【氏名又は名称】中島 淳

(74)【代理人】

【識別番号】100084995

【弁理士】

【氏名又は名称】加藤 和詳

(74)【代理人】

【識別番号】100099025

【弁理士】

【氏名又は名称】福田 浩志

(72)【発明者】

【氏名】峯崎 藤行

【審査官】 今井 聖和

(56)【参考文献】

【文献】 特開２０１３−２３２５５１（ＪＰ，Ａ）

【文献】 特開２０１５−１７７１７１（ＪＰ，Ａ）

【文献】 特開２００３−０２３１３５（ＪＰ，Ａ）

【文献】 特開平０２−０６３１５３（ＪＰ，Ａ）

【文献】 特開昭５９−２２４１７４（ＪＰ，Ａ）

【文献】 特開２００５−３０３２２２（ＪＰ，Ａ）

【文献】 特開２００４−０４７８１１（ＪＰ，Ａ）

【文献】 特開昭６２−２０６８５１（ＪＰ，Ａ）

【文献】 特開平０７−３３５６８１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／６０

Ｈ０１Ｌ ２７／０４

Ｈ０３Ｂ ５／３２

(57)【特許請求の範囲】

【請求項1】

所定の機能を有する回路を含み、互いに離間して配置され且つ前記回路に接続された２つの第１の端子および前記２つの第１の端子の一方と他方との間に配置され且つ前記回路に接続されていない複数の第２の端子が１つの辺に沿って形成された半導体チップと、
前記１つの辺に対向する前記半導体チップ外の位置に設けられ、各々が前記複数の第２の端子のいずれかと第１のワイヤによって接続された複数の第３の端子と、
前記半導体チップと前記第３の端子との間に設けられ、前記２つの第１の端子の各々と第２のワイヤによってそれぞれ接続され且つ前記第１のワイヤの少なくとも一部の下方において、前記１つの辺の方向に沿って互いに離間して配置された２つの第４の端子を有する電子部品と、
を含み、
前記第１の端子は、前記第１のワイヤと前記第２のワイヤとが交差しない位置であって、前記回路との距離が前記第２の端子よりも遠い位置に配置されており、
前記半導体チップは、前記複数の第２の端子の端子間および前記第１の端子と前記１つの辺との間の領域を経由して前記回路と前記第１の端子とを接続する内部配線を有する
半導体装置。

【請求項2】

前記第１の端子は、前記１つの辺の方向において前記第４の端子と重なる位置に設けられている
請求項１に記載の半導体装置。

【請求項3】

前記第１の端子および前記複数の第２の端子は、前記１つの辺に沿って複数の列をなして配置されている
請求項１または請求項２に記載の半導体装置。

【請求項4】

前記電子部品は発振子であり、
前記回路は、前記第２のワイヤによって前記発振子に接続された発振回路である
請求項１から請求項３のいずれか１項に記載の半導体装置。

【請求項5】

前記複数の第３の端子の各々はリードフレームを構成するリード端子である
請求項１から請求項４のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置および半導体チップに関する。

【背景技術】

【0002】

リードフレーム上に半導体チップおよびこの半導体チップに接続される電子部品が搭載された半導体装置が知られている。

【0003】

例えば、特許文献１には、リードフレーム上に少なくとも半導体チップと受動素子とが固定された半導体装置において、リードフレームとは別に作製された受動素子がリードフレーム上に固定されたことを特徴とする半導体装置が記載されている。

【0004】

また、特許文献２には、内部に圧電振動片を収容した振動子パッケージと、この振動子パッケージと電気的に接続される発振回路を内蔵した半導体素子とを備え、振動子パッケージと、半導体素子とが、リードフレームのアイランド部の互いに異なる面にそれぞれ固定されている圧電発振器が記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００４−１６５４２９号公報

【特許文献2】特開２００５−０３３７６１号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

リードフレーム上に半導体チップおよびこの半導体チップに接続される電子部品が搭載される半導体装置の構成として、例えば、電子部品が半導体チップとリード端子との間に配置され、リード端子と半導体チップとを接続する複数のワイヤが電子部品を跨ぐように配置した構成が考えられる。この構成において、半導体チップと電子部品との接続をワイヤによって行う場合、半導体チップと電子部品とを接続するワイヤと、半導体チップとリード端子とを接続するワイヤとが接触するおそれがある。

【0007】

本発明は、上記した点に鑑みてなされたものであり、半導体チップおよび半導体チップに接続される電子部品を備えた半導体装置において、半導体チップと電子部品とを接続するワイヤとそれ以外のワイヤとの接触を防止することを目的とする。

【課題を解決するための手段】

【0008】

本発明に係る半導体装置は、所定の機能を有する回路を含み、互いに離間して配置され且つ前記回路に接続された２つの第１の端子および前記２つの第１の端子の一方と他方との間に配置され且つ前記回路に接続されていない複数の第２の端子が１つの辺に沿って形成された半導体チップと、前記１つの辺に対向する前記半導体チップ外の位置に設けられ、各々が前記複数の第２の端子のいずれかと第１のワイヤによって接続された複数の第３の端子と、前記半導体チップと前記第３の端子との間に設けられ、前記２つの第１の端子の各々と第２のワイヤによってそれぞれ接続され且つ前記第１のワイヤの少なくとも一部の下方において、前記１つの辺の方向に沿って互いに離間して配置された２つの第４の端子を有する電子部品と、を含み、前記第１の端子は、前記第１のワイヤと前記第２のワイヤとが交差しない位置であって、前記回路との距離が前記第２の端子よりも遠い位置に配置されており、前記半導体チップは、前記複数の第２の端子の端子間および前記第１の端子と前記１つの辺との間の領域を経由して前記回路と前記第１の端子とを接続する内部配線を有する。

【0009】

また、本発明に係る半導体チップは、矩形の外形を有する半導体チップであって、発振回路と、前記半導体チップの外縁を形成する１つの辺に沿って設けられた複数の端子と、前記複数の端子のいずれかと前記１つの辺との間の領域を経由して前記複数の端子のいずれかと前記発振回路とを接続する内部配線と、を含む。

【発明の効果】

【0010】

本発明によれば、半導体チップおよびこの半導体チップに接続される電子部品を備えた半導体装置において、半導体チップと電子部品とを接続するワイヤとそれ以外のワイヤとの接触を防止することが可能となる。

【図面の簡単な説明】

【0011】

【図1】本発明の実施形態に係る半導体装置の構成を示す平面図である。

【図2】本発明の実施形態に係る半導体装置の構成を示す斜視図である

【図3】比較例に係る半導体装置の構成を示す平面図である。

【図4】比較例に係る半導体装置の構成を示す斜視図である。

【図5】本発明の他の実施形態に係る半導体装置の構成を示す平面図である。

【発明を実施するための形態】

【0012】

以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。

【0013】

[第１の実施形態]
図１は、本発明の実施形態に係る半導体装置１の構成を示す平面図、図２は、半導体装置１の斜視図である。半導体装置１は、リードフレームを構成するダイパッド５０上に半導体チップ１０および発振子３０が搭載されている。半導体チップ１０は、矩形の外形を有し、半導体チップ１０の外縁を形成する各辺に沿って複数の電極パッドが設けられている。半導体チップ１０の１つの辺Ａ１に対向する位置に、リードフレームを構成する複数のリード端子５１が設けられている。複数のリード端子５１は、辺Ａ１の方向に沿って配列されている。発振子３０は、複数のリード端子５１と半導体チップ１０との間に配置されている。

【0014】

半導体チップ１０は、発振子３０に接続された発振回路１１を有する。発振回路１１にそれぞれ接続された２つの電極パッド２１および発振回路１１に接続されていない複数の電極パッド２２が半導体チップ１０の辺Ａ１に沿って設けられている。

【0015】

発振回路１１に接続された２つの電極パッド２１は、互いに離間して設けられている。電極パッド２１の一方と他方との間には、発振回路１１に接続されていない複数の電極パッド２２の一部が配置されている。電極パッド２１の各々と発振回路１１とは、半導体チップ１０の辺Ａ１と電極パッド２１および２２との間の領域、すなわち半導体チップ１０の外周領域を経由する内部配線２３によって接続されている。つまり、内部配線２３は、電極パッド２１と発振回路１１とを最短経路で繋ぐ配線レイアウトとはされておらず、半導体チップ１０の辺Ａ１側に迂回させる配線レイアウトとされている。言い換えれば、発振回路１１と電極パッド２１とを接続する内部配線２３は、２つの電極パッド２１の間に配置された２つの電極パッド２２の間の領域を通過して電極パッド２１に接続するように配線レイアウトがなされている。内部配線２３の配線レイアウトをこのように形成することにより、内部配線２３と半導体チップ１０内に形成される他の配線との干渉を回避することができ、他の配線の配置が容易となる。

【0016】

発振回路１１に接続されていない複数の電極パッド２２の各々は、ワイヤ４２によって対応するリード端子５１に接続されている。すなわち、ワイヤ４２の各々は発振子３０を跨ぐように配置されている。

【0017】

発振子３０は、例えば水晶振動子を含んで構成されている。発振子３０の外形は、例えば矩形であり、その長手方向が半導体チップ１０の辺Ａ１の方向に向くように配置されている。発振子３０の長手方向における長さは、半導体チップ１０と略同じか半導体チップ１０よりも長いものとされている。発振子３０は、その表面に、発振子３０の長手方向（辺Ａ１の方向）に沿って互いに離間して設けられた２つの電極パッド３１を有する。各電極パッド３１は、発振子３０の長手方向の端部に配置されている。各電極パッド３１のサイズは、半導体チップ１０に形成された電極パッド２１および２２のサイズよりも十分に大きいものとされている。２つの電極パッド３１は、それぞれ、ワイヤ４２の下方に配置されている。図１および図２において、発振子３０の電極パッド３１の互いに対向する辺Ｂ１および辺Ｂ２の延長線が破線で示されている。発振回路１１に接続された２つの電極パッド２１は、それぞれ、電極パッド３１の辺Ｂ１の延長線と辺Ｂ２の延長線の間の領域Ｒ内に設けられている。すなわち、発振回路１１に接続された２つの電極パッド２１は、電極パッド３１までの距離が極力小さくなるように配置されている。

【0018】

発振回路１１に接続された２つの電極パッド２１と、発振子３０の２つ電極パッド３１は、ワイヤ４１によって接続されている。ワイヤ４１の各々は、電極パッド２２とリード端子５１とを接続するワイヤ４２の各々と交差しないように設けられている。すなわち、ワイヤ４１の各々がワイヤ４２の各々と交差しない位置に各電極パッド２１が配置されている。つまり、ワイヤ４１の張り角は、電極パッド２１の配置によって変化するので、電極パッド２１の配置の設定によって、ワイヤ４１がワイヤ４２に交差しないようにすることができる。ワイヤ４１の張り角をワイヤ４２の張り角に略一致させるように、換言すれば、ワイヤ４１とワイヤ４２とが略平行となるように電極パッド２１の配置を定めてもよい。このように、ワイヤ４１の各々がワイヤ４２の各々と交差しないように電極パッド２１の配置を定めることで、ワイヤ４１とワイヤ４２との接触を防止することができる。

【0019】

ここで、図３は、比較例に係る半導体装置１Ｘの構成を示す平面図、図４は、比較例に係る半導体装置１Ｘの斜視図である。比較例に係る半導体装置１Ｘにおいて、半導体チップ１０Ｘは、上記本発明の実施形態に係る半導体チップ１０と同様、発振回路１１と、発振回路１１に接続された２つの電極パッド２１と、発振回路１１に接続されていない複数の電極パッド２２と、を含む。

【0020】

比較例に係る半導体チップ１０Ｘにおいて、発振回路１１に接続された２つの電極パッド２１は、互いに隣接して設けられ、且つ発振回路１１の近傍に設けられている。電極パッド２１を発振回路１１の近傍に配置することで、発振回路１１と電極パッド２１とを接続する内部配線２３の長さを、図１に示す本発明の実施形態に係る半導体チップ１０に形成された内部配線２３の長さよりも短くすることができる。

【0021】

しかしながら、図３および図４に示すように電極パッド２１を発振回路１１の近傍に配置した場合には、電極パッド２１と発振子３０の電極パッド３１とを接続するワイヤ４１の張り角が、電極パッド２２とリード端子５１とを接続するワイヤ４２の張り角よりも大きくなる。その結果、例えば、図３において破線で囲む部分において、ワイヤ４１とワイヤ４２との接触が生じるおそれがある。半導体チップ１０Ｘにおいて、電極パッド２１と電極パッド２２との間の距離を十分に長くした場合には、ワイヤ４１とワイヤ４２との接触を回避できる可能性がある。しかしながら、電極パッド２２の必要数を確保する上で電極パッド２１と電極パッド２２との間の距離を十分に長くすることができない場合がある。この場合には、半導体チップのサイズを大きくせざるを得ない。

【0022】

一方、本発明の実施形態に係る半導体チップ１０において、発振回路１１に接続される各電極パッド２１は、互いに隣接して配置することや発振回路１１の近傍に配置することを優先させていない。すなわち、半導体チップ１０において、発振回路１１に接続される電極パッド２１の各々は、ワイヤ４１とワイヤ４２とが交差しない配置とされており、各電極パッド２１は、互いに離間して配置され且つ発振回路１１から比較的遠い位置に配置されている。このように、ワイヤ４１とワイヤ４２とが交差しないように各電極パッド２１の配置を定めることで、ワイヤ４１とワイヤ４２との接触を防止することが可能である。

【0023】

一方、本実施形態に係る半導体チップ１０によれば、各電極パッド２１は、発振回路１１から比較的遠い位置に配置されるので、比較例に係る半導体チップ１０Ｘと比較して内部配線２３の長さが長くなる。本実施形態に係る半導体チップ１０において、内部配線２３は、電極パッド２１および２２と半導体チップ１０の辺Ａ１との間の領域、すなわち半導体チップ１０の外周領域を通過する配線レイアウトとされている。つまり、内部配線２３は、電極パッド２１と発振回路１１とを最短経路で繋ぐ配線レイアウトとはされておらず、半導体チップ１０の辺Ａ１側に迂回させる配線レイアウトとされている。内部配線２３の配線レイアウトをこのようにすることにより、内部配線２３と半導体チップ１０内に形成される他の配線との干渉を回避することができ、他の配線の配置が容易となる。

【0024】

また、本実施形態に係る半導体チップ１０においては、電極パッド２１を発振回路１１の近傍に配置することを優先しないため、発振回路１１の配置の制約がなくなり、発振回路１１および半導体チップ１０内に形成される他の回路の配置の自由度が増すことになる。

【0025】

また、本実施形態に係る半導体装置１によれば、発振回路１１に接続された２つの電極パッド２１は、それぞれ、電極パッド３１の辺Ｂ１の延長線と辺Ｂ２の延長線の間の領域Ｒ内に設けられている。これにより、電極パッド２１と電極パッド３１とを接続するワイヤ４１の長さを、比較例に係る半導体装置１Ｘにおけるワイヤ４１の長さよりも短くすることができ、ワイヤ４１とワイヤ４２との接触を防止する効果を促進することがきる。

【0026】

［第２の実施形態］
図５は、本発明の第２の実施形態に係る半導体装置１Ａの構成を示す平面図である。半導体装置１Ａを構成する半導体チップ１０Ａは、発振回路１１に接続された電極パッド２１と、発振回路１１に接続されていない電極パッド２２とを含む複数の電極パッドが、半導体チップ１０Ａの外縁を形成する辺Ａ１に沿って複数の列をなして配置されている。図５に示す例では、発振回路１１に接続された２つの電極パッド２１と、発振回路１１に接続されていない複数の電極パッド２２の一部が、外側（辺Ａ１から近い側）に配列され、発振回路１１に接続されていない複数の電極パッド２２の他の一部が内側（辺Ａ１から遠い側）に配列されている。

【0027】

電極パッド２１は、それぞれ、ワイヤ４１によって発振子３０の電極パッド３１に接続され、電極パッド２２は、それぞれ、ワイヤ４２によって対応するリード端子５１に接続されている。第１の実施形態に係る半導体装置１と同様、ワイヤ４１の各々がワイヤ４２の各々と交差しない位置に各電極パッド２１が配置されている。これにより、ワイヤ４１とワイヤ４２との接触を防止することができる。

【0028】

また、本実施形態に係る半導体装置１Ａおよび半導体チップ１０Ａによれば、電極パッド２１と電極パッド２２とを含む複数の電極パッドを半導体チップ１０Ａの辺Ａ１に沿って複数の列をなすように配置するレイアウトとしているので、辺Ａ１に沿って配置される電極パッドの数を第１の実施形態に係る半導体チップ１０と比較して多くすることができる。

【0029】

なお、上記各実施形態において、半導体チップ１０、１０Ａと共に実装される電子部品の一例として発振子３０を例示し、半導体チップ１０、１０Ａが発振子３０に接続される発振回路１１を備える構成を例示したが、この構成に限定されるものではない。半導体チップ１０、１０Ａと共に実装される電子部品は、例えば半導体チップ１０、１０Ａとは異なる他の半導体チップやチップコンデンサ等の発振子以外の電子部品であってもよい。また、半導体チップ１０、１０Ａに形成される回路は、電子部品に接続される電源回路や入出力回路等の発振回路以外の回路であってもよい。また、本実施形態では、半導体チップ１０、１０Ａと電子部品（発振子３０）とを接続するための電極パッド２１およびワイヤ４１がそれぞれ２つである場合を例示したが、半導体チップと電子部品とを接続するための電極パッドおよびワイヤは、それぞれ１つまたは３つ以上であってもよい。

【0030】

また、上記各実施形態において、半導体チップ１０、１０Ａおよび発振子３０をリードフレームに搭載する構成を例示したが、リードフレームに代えて、プリント基板等の配線基板を用いることも可能である。この場合、リード端子５１の機能を配線基板上に形成された電極パッドが担うこととしてもよい。

【符号の説明】

【0031】

１ 半導体装置
１０ １０Ａ 半導体チップ
１１ 発振回路
２１、２２ 電極パッド
３０ 発振子
３１ 電極パッド
４１、４２ ワイヤ
５１ リード端子

【図1】

【図2】

【図3】

【図4】

【図5】