(58)【調査した分野】(Int.Cl.,DB名)
前記第3工程では、前記グラフェン層の表面と前記活性層用基板の表面に、真空常温下でイオンビームまたは中性原子ビームを照射して、前記両方の表面を活性化面とした後に、真空常温下で前記両方の活性化面を接触させることで、前記支持基板と前記活性層用基板とを貼り合せて、前記貼合せウェーハを得る、請求項1に記載の貼合せウェーハの製造方法。
前記第3工程では、前記グラフェン層の表面、及び/又は前記活性層用基板の表面に酸化膜を形成した後に、前記支持基板と前記活性層用基板との間に前記グラフェン層および前記酸化膜が位置するように、前記支持基板と前記活性層用基板とを重ね合せて、熱処理を行うことによって、前記支持基板と前記活性層用基板とを貼り合せて、前記貼合せウェーハを得る、請求項1に記載の貼合せウェーハの製造方法。
前記第2工程では、非酸化性ガス雰囲気下または真空下にて、1000℃以上1200℃未満の熱処理を行った後に、1200℃以上1400℃以下の熱処理を行う、請求項1〜5のいずれか一項に記載の貼合せウェーハの製造方法。
【発明の概要】
【発明が解決しようとする課題】
【0005】
光通信の分野では、通信速度を高速化する必要があるので、高い移動度を有するグラフェン層をデバイス形成領域としたグラフェンデバイスが用いられる。一方で、CMOSデバイス、メモリデバイス、センサデバイス(例えば、CIS、MEMS)、パワーデバイス(例えばIGBT)の分野では、汎用性やコストの観点から、シリコン層をデバイス形成領域としたシリコンデバイスが用いられる。ところが近年、多機能モジュールを提供する観点から、グラフェンデバイスとシリコンデバイスを1チップ内に融合することでSoC(System on Chip)化に対応することが求められている。
【0006】
非特許文献1に記載のグラフェン積層シリコンウェーハを用いれば、大口径化に対応したグラフェンデバイスを提供することはできるものの、このグラフェン積層シリコンウェーハは、活性層としてのシリコン層を有していないので、シリコンデバイスを提供することができない。そのため、多機能モジュールに対応するには、グラフェンデバイスを形成したチップとシリコンデバイスを形成したチップを配線などによって接続するSiP(System in Package)が必要となる。しかしながら、このように異なるチップを接続して得られる多機能モジュールは、構造が複雑であり大型化してしまうという問題があるので、1チップ内にグラフェンデバイスとシリコンデバイスをともに形成することが望まれる。
【0007】
そこで本発明は、上記課題に鑑み、グラフェンデバイスとシリコンデバイスを1チップ内にともに形成することができる貼合せウェーハを得ることが可能な貼合せウェーハの製造方法を提供することを目的とする。また、本発明は、グラフェンデバイスとシリコンデバイスを1チップ内にともに形成することができる貼合せウェーハを提供することを目的とする。
【課題を解決するための手段】
【0008】
上記課題を解決する本発明の要旨構成は以下のとおりである。
(1)シリコン単結晶からなる支持基板の表面に単結晶SiC層を形成する第1工程と、
前記支持基板に熱処理を施して、前記単結晶SiC層をグラフェン層とする第2工程と、
前記支持基板とシリコン単結晶からなる活性層用基板との間に前記グラフェン層が位置するように、前記支持基板と前記活性層用基板とを貼り合わせて、貼合せウェーハを得る第3工程と、
を有することを特徴とする貼合せウェーハの製造方法。
【0009】
(2)前記第3工程では、前記グラフェン層の表面と前記活性層用基板の表面に、真空常温下でイオンビームまたは中性原子ビームを照射して、前記両方の表面を活性化面とした後に、真空常温下で前記両方の活性化面を接触させることで、前記支持基板と前記活性層用基板とを貼り合せて、貼合せウェーハを得る、上記(1)に記載の貼合せウェーハの製造方法。
【0010】
以下、上記(2)の貼合せ方法を「真空常温接合法」と称する。
【0011】
(3)前記第3工程では、前記グラフェン層の表面、及び/又は前記活性層用基板の表面に酸化膜を形成した後に、前記支持基板と前記活性層用基板との間に前記グラフェン層および前記酸化膜が位置するように、前記支持基板と前記活性層用基板とを重ね合せて、熱処理を行うことによって、前記支持基板と前記活性層用基板とを貼り合せて、貼合せウェーハを得る、上記(1)に記載の貼合せウェーハの製造方法。
【0012】
(4)前記第1工程では、前記支持基板の表層に炭化処理を施して、前記表層を前記単結晶SiC層とする、上記(1)〜(3)のいずれか一つに記載の貼合せウェーハの製造方法。
【0013】
(5)前記第1工程では、化学気相成長法により前記支持基板上に前記単結晶SiC層を成長させる、上記(1)〜(3)のいずれか一つに記載の貼合せウェーハの製造方法。
【0014】
(6)前記第2工程では、非酸化性ガス雰囲気下または真空下にて、1000℃以上1200℃未満の熱処理を行った後に、1200℃以上1400℃以下の熱処理を行う、上記(1)〜(5)のいずれか一つに記載の貼合せウェーハの製造方法。
【0015】
(7)前記支持基板の酸素濃度を5×10
17atoms/cm
3以下とする、上記(1)〜(6)のいずれか一つに記載の貼合せウェーハの製造方法。
【0016】
(8)前記支持基板の抵抗率を1000Ω・cm以上とする、上記(1)〜(7)のいずれか一つに記載の貼合せウェーハの製造方法。
【0017】
(9)シリコン単結晶からなる支持基板と、
前記支持基板上に形成されたグラフェン層と、
前記グラフェン層上に形成されたシリコン単結晶からなる活性層と、
を有することを特徴とする貼合せウェーハ。
【0018】
(10)前記グラフェン層と前記活性層との間にアモルファス層を有する、上記(9)に記載の貼合せウェーハ。
【0019】
(11)前記グラフェン層と前記活性層との間に酸化膜を有する、上記(9)に記載の貼合せウェーハ。
【0020】
(12)前記支持基板の酸素濃度が5×10
17atoms/cm
3以下である、上記(9)〜(11)のいずれか一つに記載の貼合せウェーハ。
【0021】
(13)前記支持基板の抵抗率が1000Ω・cm以上である、上記(9)〜(12)のいずれか一つに記載の貼合せウェーハ。
【発明の効果】
【0022】
本発明によれば、グラフェンデバイスとシリコンデバイスを1チップ内にともに形成することができる貼合せウェーハを得ることができる。
【発明を実施するための形態】
【0024】
(貼合せウェーハの製造方法)
以下、図面を参照しつつ本発明の第1及び第2の実施形態を詳細に説明する。なお、
図1,2,4では説明の便宜上、実際の厚さの割合とは異なり、支持基板10および活性層用基板20の厚さに対して、単結晶SiC層12、グラフェン層14、アモルファス層16,22、酸化膜18,26、活性層24の厚さを誇張して示す。
【0025】
[第1の実施形態]
図1を参照して、本発明の第1の実施形態による貼合せウェーハ100の製造方法を説明する。第1工程では、シリコン単結晶からなる支持基板10の表面に単結晶SiC層12を形成する(
図1(A),(B))。第2工程では、支持基板10に熱処理を施して、単結晶SiC層12をグラフェン層14とする(
図1(B),(C))。第3工程では、グラフェン層12の表面とシリコン単結晶からなる活性層用基板20の表面に、真空常温下でイオンビームまたは中性原子ビームを照射する活性化処理をして、当該両方の表面を活性化面16A,22Aとする(
図1(D)〜(G))。その後、真空常温下で両方の活性化面16A,22Aを接触させることで、支持基板10と活性層用基板20とを貼り合せて、貼合せウェーハ100を得る(
図1(H))。なお、活性化処理に起因して、貼合せ面にはアモルファス層16,22が生じる(
図1(E),(G))。以下では、本実施形態における各工程を詳細に説明する。
【0026】
〔第1工程:単結晶SiC層の形成〕
図1(A),(B)を参照して、第1工程では、シリコン単結晶からなる支持基板10の表面に単結晶SiC層12を形成する。単結晶SiC層12の形成方法としては、炭化処理法や化学蒸着(CVD:chemical vapor deposition)法が挙げられる。
【0027】
炭化処理法を用いる場合、支持基板10をメタンガス雰囲気中で炭化処理して、支持基板10の表層を3C−SiCの結晶構造を有する単結晶SiC層12に変質させる。炭化処理時の基板温度は900℃以上1250℃以下とすることが好ましく、炭化処理の時間は1分以上100分以下とすることが好ましい。このような条件で炭化処理を行うと、支持基板10の表層(5nm以上100nm以下)を単結晶SiC層12に変質させることができる。炭化処理法によれば、結晶欠陥の少ない単結晶SiC層12が得られるので、第2工程で得られるグラフェン層14の品質が向上する。
【0028】
CVD法を用いる場合、例えば、水素をキャリアガスとして、メタン系ガスとシラン系ガス等のソースガスをチャンバー内に導入し、基板温度を700℃以上1300℃以下として、支持基板10上に厚さ5nm以上1μm以下の3C−SiCの結晶構造を有する単結晶SiC層12をエピタキシャル成長させる。CVD法によれば、厚い単結晶SiC層を容易に形成することができるので、第2工程で得られるグラフェン層14を厚くしたい場合に好適である。
【0029】
〔第2工程:グラフェン層の形成〕
図1(B),(C)を参照して、第2工程では、支持基板10に熱処理を施して、単結晶SiC層12をグラフェン層14に変質させる。具体的には、この熱処理は、単結晶SiC層12中のシリコンを昇華させ、炭素を自己組織化によってグラフェン化させるものである。熱処理雰囲気は、アルゴンや水素などの非酸化性ガス雰囲気や真空(1×10
-6Pa以下)とすることが好ましい。熱処理時の基板温度は、1000℃以上1400℃以下とすることが好ましい。1000℃以上であれば、シリコンの昇華が起こりやすく、1400℃以下であれば、シリコン単結晶からなる支持基板10が溶融するおそれもないからである。なお、熱処理時間については、第1工程で形成した単結晶SiC層12の厚さに応じて適宜調整すればよく、第1工程で形成した単結晶SiC層12の全てがグラフェン層14となるように調整することが好ましい。
【0030】
グラフェン層14の厚み方向および径方向における構造の均一化の観点からは、シリコンの昇華と炭素のグラフェン化が同時に起きるのを回避することがより好ましい。具体的には、第2工程における熱処理を2段階の熱処理として、基板温度を1000℃以上1200℃未満の一定温度で3分間〜2時間保持して、シリコンを十分に昇華させた後に、常温まで冷却することなく、1200℃以上1400℃以下の一定温度で1分間〜2時間保持して、残存した炭素をグラフェン化することがより好ましい。
【0031】
〔第3工程:真空常温接合〕
図1(D),(F)を参照して、第3工程では、グラフェン層14の表面と活性層用基板20の表面に、真空常温下でイオンビームまたは中性原子ビームを照射する活性化処理を行う。
図1(E),(G)を参照して、照射イオンの活性化作用により上記両方の表面が活性化面16A,22Aとなり、これらの活性化面16A,22Aにダングリングボンド(結合の手)が現れる。次に、
図1(H)を参照して、この活性化処理に引き続き、真空常温下で両方の活性化面16A,22Aを接触させる。これにより、上記両方の活性化面16A,22Aに対して瞬時に接合力が働き、両方の活性化面16A,22Aを貼合せ面として、支持基板10と活性層用基板20とが強固に接合して、貼合せウェーハ100が得られる。このように真空常温接合法では、両基板の接合が、基板を加熱することなく、常温(通常、30℃〜90℃)下で瞬時かつ強固に行われる。そのため、支持基板10中のドーパントが活性層用基板20側に拡散したり、活性層用基板20中のドーパントが支持基板10側に拡散したりすることが抑制される。また、活性化処理に起因して、支持基板10と活性層用基板20との貼合せ面にはそれぞれ厚さ1〜5nmのアモルファス層16,22が生じる。このアモルファス層16,22は、ゲッタリング層として機能し、支持基板10中の酸素や不純物が活性層用基板20側に外方拡散するのを抑制する。
【0032】
活性化処理の方法としては、プラズマ雰囲気でイオン化した元素を基板表面へ加速させる方法と、イオンビーム装置から加速したイオン化した元素を基板表面へ加速させる方法が挙げられる。この方法を実現する装置の一形態を、
図3を参照して説明する。真空常温接合装置50は、プラズマチャンバー51と、ガス導入口52と、真空ポンプ53と、パルス電圧印加装置54と、ウェーハ固定台55A,55Bと、を有する。
【0033】
まず、プラズマチャンバー51内のウェーハ固定台55A,55Bにそれぞれ支持基板10および活性層用基板20を載置して固定する。次に、真空ポンプ53によりプラズマチャンバー51内を減圧し、ついで、ガス導入口52からプラズマチャンバー51内に原料ガスを導入する。続いて、パルス電圧印加装置54によりウェーハ固定台55A,55B(および支持基板10,活性層用基板20)に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを支持基板10および活性層用基板20に向けて加速して、照射することができる。
【0034】
照射する元素は、Ar、Ne、Xe、H、HeおよびSiから選択される少なくとも一種とすることが好ましい。
【0035】
プラズマチャンバー51内のチャンバー圧力は5.0×10
-5Pa以下とすることが好ましい。基板表面へスパッタされた元素が再付着し、ダングリングボンドの形成率が低下するおそれがあるためである。
【0036】
支持基板10および活性層用基板20に印加するパルス電圧は、基板表面に対する照射元素の加速エネルギーが100eV以上10keV以下となるように設定する。加速エネルギーが100eV以上であれば、照射した元素が基板表面へ堆積するのを抑制することができ、効率よく基板表面にダングリングボンドを形成することができる。加速エネルギーが10keV以下であれば、照射した元素が基板内部に注入されるのを防ぐことができるので、効率よく基板表面にダングリングボンドを形成することができる。
【0037】
パルス電圧の周波数は、支持基板10および活性層用基板20にイオンが照射される回数を決定する。パルス電圧の周波数は、10Hz以上10kHz以下とすることが好ましい。10Hz以上であれば、イオン照射ばらつきを吸収することができるので、イオン照射量が安定する。10kHz以下であれば、グロー放電によるプラズマ形成が安定する。
【0038】
パルス電圧のパルス幅は、支持基板10および活性層用基板20にイオンが照射される時間を決定する。パルス幅は、1μ秒以上10m秒以下とすることが好ましい。1μ秒以上であれば、支持基板10および活性層用基板20にイオンを安定して照射することができる。10m秒以下であれば、グロー放電によるプラズマ形成が安定する。
【0039】
ここで、第3工程に供する活性層用基板20としては、本工程の前に公知のスマートカット法などを用いて、所望の活性層の厚さに薄膜化したものを用いてもよい。あるいは、第3工程にて、厚さ0.5mm〜3mmの活性層用基板20を支持基板10に貼り合せた後に、機械加工(研削および研磨)や化学エッチングなどを用いて、活性層用基板20を所望の活性層の厚さになるまで薄膜化してもよい。なお、所望の活性層の厚さは、そこに形成するデバイスに応じて適宜決定することができ、50nm以上1mm以下とすることが好ましい。
【0040】
本実施形態によれば、グラフェンデバイスとシリコンデバイスを1チップ内にともに形成することが可能な貼合せウェーハ100が得られる。すなわち、
図4(A)を参照して、貼合せウェーハ100の面内領域の一部で、活性層24およびアモルファス層16,22をエッチング等で除去して、グラフェン層14を露出させれば、当該部分については、露出されたグラフェン層をグラフェンデバイス形成領域として、ここにグラフェンデバイスを作製することができる。一方で、貼合せウェーハ100のうち残存させた活性層24については、シリコンデバイス形成領域としてシリコンデバイスを作製することができる。また、本実施形態では、アモルファス層16,22がゲッタリング層として機能するので、支持基板10中の酸素や不純物が活性層24に外方拡散するのを抑制することができる。
【0041】
[第2の実施形態]
図2を参照して、本発明の第2の実施形態による貼合せウェーハ200の製造方法を説明する。第1工程では、シリコン単結晶からなる支持基板10の表面に単結晶SiC層12を形成する(
図2(A),(B))。第2工程では、支持基板10に熱処理を施して、単結晶SiC層12をグラフェン層14とする(
図2(B),(C))。第3工程では、グラフェン層14の表面とシリコン単結晶からなる活性層用基板20の表面にそれぞれ酸化膜18,26を形成する(
図2(C)〜(F))。その後、支持基板10と活性層用基板20との間にグラフェン層14および酸化膜18,26が位置するように、支持基板10と活性層用基板20とを重ね合せる。その後、熱処理を行うことによって、支持基板10と活性層用基板20とを貼り合せて、貼合せウェーハ200を得る(
図2(G))。以下では、本実施形態における各工程を詳細に説明する。
【0042】
〔第1工程:単結晶SiC層の形成〕
図2(A),(B)を参照して、第1工程では、シリコン単結晶からなる支持基板10の表面に単結晶SiC層12を形成する。詳細については、第1の実施形態における第1工程の説明を援用する。
【0043】
〔第2工程:グラフェン層の形成〕
図2(B),(C)を参照して、第2工程では、支持基板10に熱処理を施して、単結晶SiC層12をグラフェン層14に変質させる。詳細については、第1の実施形態における第2工程の説明を援用する。
【0044】
〔第3工程:酸化膜の形成〕
図2(C)〜(F)を参照して、第3工程では、グラフェン層14の表面と活性層用基板20の表面にそれぞれ酸化膜18,26を形成する。酸化膜18,26の形成方法としては、例えばCVD法が挙げられる。
【0045】
具体的には、例えば、アルゴンをキャリアガスとして、酸素やシラン等をソースガスとしてチャンバー内に導入し、基板温度を100℃以上400℃以下として、グラフェン層14の表面と活性層用基板20の表面に厚さ50nm以上1μm以下の酸化膜18,26をそれぞれ成長させる。ここで、400℃以下の低温で高品質な酸化膜が得られるので、支持基板10中のドーパントが活性層用基板20側に拡散するのを抑制することができる。
【0046】
図2(G)を参照して、酸化膜18,26を形成した後、支持基板10と活性層用基板20との間にグラフェン層14および酸化膜18,26が位置するように、支持基板10と活性層用基板20とを重ね合せる。その後、熱処理を行うことによって、支持基板10と活性層用基板20とを貼り合せて、貼合せウェーハ200を得る。熱処理条件は、酸化性ガスまたは窒化性ガスまたは不活性ガス雰囲気下にて、基板温度を200℃以上1200℃以下、熱処理時間を10分以上6時間以下とすることが好ましい。基板温度が200℃以上であれば、十分な接合強度を得ることができ、基板温度が1200℃以下であれば、スリップの発生を抑制することができる。なお、酸化膜は、グラフェン層14の表面にのみ形成しても、活性層用基板20の表面にのみ形成してもよい。
【0047】
なお、第2の実施形態においても、第1の実施形態と同様に、活性層用基板20を所望の活性層の厚さに薄膜化するのは第3工程の前でも後でもよい。
【0048】
本実施形態によれば、グラフェンデバイスとシリコンデバイスを1チップ内にともに形成することが可能な貼合せウェーハ200が得られる。すなわち、
図4(B)を参照して、貼合せウェーハ200の面内領域の一部で、活性層24および酸化膜18,26をエッチング等で除去して、グラフェン層14を露出させれば、当該部分については、露出されたグラフェン層をグラフェンデバイス形成領域として、ここにグラフェンデバイスを作製することができる。一方で、貼合せウェーハ200のうち残存させた活性層24については、シリコンデバイス形成領域として、シリコンデバイスを作製することができる。また、本実施形態では、酸化膜18,26がエッチストップ層として機能するので、グラフェンデバイスを形成する際のエッチングが容易かつ正確に行われる。
【0049】
[支持基板]
支持基板10としては、シリコン単結晶からなる単結晶シリコンウェーハを用いる。単結晶シリコンウェーハは、チョクラルスキー法(CZ法)やCZ法に磁場をかけるMCZ法(Magnetic field applied Czochralski法)や浮遊帯域溶融法(FZ法)により育成した単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。
【0050】
支持基板10の酸素濃度は、5×10
17atom/cm
3以下とすることが好ましい。このような低酸素の支持基板10によれば、グラフェン層14を形成する際の熱処理によって、支持基板10中の酸素がグラフェン層14に外方拡散するのを抑制することができるので、グラフェン層14の構造不良を抑制することはできる。なお、本明細書における「酸素濃度」とは、FT−IR法(Old ASTM F121-1979)により測定した場合における、基板の厚さ方向にわたる酸素濃度の平均値を意味する。
【0051】
支持基板10の抵抗率は、1000Ω・cm以上とすることが好ましい。このような高抵抗の支持基板10は、ボロンやリン等の不純物が少ないので、グラフェン層14を形成する際の熱処理によって、これらの不純物がグラフェン層14に外方拡散するのを抑制することができるので、高品質なグラフェン層14が得られる。なお、支持基板10の抵抗率の上限は特に制限されないが、製造コストの観点から10000Ω・cm以下とすることが好ましい。
【0052】
グラフェン層14の品質を向上させる観点から、支持基板10は転位クラスターおよび空孔凝集欠陥(COP:Crystal Originated Particle)を含まないシリコンウェーハとすることが好ましく、このようなシリコンウェーハは任意または公知の方法で作製することができる。なお、本明細書における「COPを含まないシリコンウェーハ」とは、以下の評価方法によってCOPが検出されないシリコンウェーハを意味する。すなわち、シリコンウェーハに対して、SC−1洗浄(アンモニア水と過酸化水素水と超純水とを1:1:15で混合した混合液による洗浄)を行い、洗浄後のシリコンウェーハの表面をKLA−Tenchor社製:Surfscan SP−2を用いて観察して、表面ピットと推定される輝点欠陥(LPD:Light Point Defect)を特定する。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行う。こうして特定されたLPDに対して、原子間力顕微鏡(AFM:Atomic Force Microscope)を用いて、COPか否かを評価する。また、本明細書における「転位クラスターを含まないシリコンウェーハ」とは、シリコンウェーハにセコエッチングなどのエッチング処理を施したり、Cuデコレーションしたりして、転位クラスター(過剰な格子間シリコンの凝集体として形成される10μm程度の欠陥)が目視で確認されないシリコンウェーハを意味する。
【0053】
支持基板10の厚さは、活性層24の厚さに応じて適宜設定すればよい。活性層24が厚くなるほどウェーハの反りが大きくなるため、反りを発生させないように支持基板10を厚くすることが好ましい。具体的には、支持基板10の厚さは、0.5mm以上3mm以下とすることが好ましい。
【0054】
[活性層用基板]
活性層用基板20としては、CZ法やMCZ法やFZ法により育成した単結晶シリコンインゴットをワイヤーソー等でスライスして作製したシリコン単結晶からなる単結晶シリコンウェーハを用いることができる。
【0055】
活性層用基板20の酸素濃度は、デバイス特性を向上させる観点から5×10
17atom/cm
3以下とすることが好ましい。
【0056】
デバイス特性を向上させる観点から、活性層用基板は転位クラスターおよび空孔凝集欠陥(COP:Crystal Originated Particle)を含まないシリコンウェーハとすることが好ましい。
【0057】
以上、第1及び第2の実施形態を例にして本発明の貼合せウェーハの製造方法を説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内で適宜変更を加えることができる。
【0058】
(貼合せウェーハ)
図1(H)及び
図2(G)を参照して、上記製造方法によって得られる貼合せウェーハ100,200について説明する。貼合せウェーハ100,200は、ともにシリコン単結晶からなる支持基板10と、支持基板10上に形成されたグラフェン層14と、グラフェン層14上に形成されたシリコン単結晶からなる活性層24と、を有する。
【0059】
貼合せウェーハ100,200によれば、グラフェンデバイスとシリコンデバイスを1チップ内にともに形成することができる。さらに、
図1(H)に示す貼合せウェーハ100によれば、グラフェン層14と活性層24との間にゲッタリング層として機能するアモルファス層16,22を有するので、支持基板10中の酸素や不純物が活性層24に外方拡散するのを抑制することができる。一方で、
図2(G)に示す貼合せウェーハ200によれば、グラフェン層14と活性層24との間にエッチストップ層として機能する酸化膜18,26を有するので、グラフェンデバイスを形成する際に必要となるエッチングを容易かつ正確に行うことができる。
【0060】
支持基板10の酸素濃度は、5×10
17atoms/cm
3以下であることが好ましい。支持基板10の抵抗率は、1000Ω・cm以上であることが好ましい。支持基板10の厚さは、0.5mm以上3mm以下であることが好ましい。支持基板10は、転位クラスターおよびCOPを含まないシリコンウェーハであることが好ましい。これらの理由については、既述の説明を援用する。
【0061】
活性層24の酸素濃度は、5×10
17atom/cm
3以下であることが好ましい。活性層24の厚さは、50nm以上1mm以下であることが好ましい。活性層24は、転位クラスターおよび空孔凝集欠陥(COP:Crystal Originated Particle)を含まないことが好ましい。これらの理由については、既述の説明を援用する。
【0062】
以上、貼合せウェーハ100,200を例にして本発明の貼合せウェーハを説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内で適宜変更を加えることができる。
【実施例】
【0063】
(実施例1)
支持基板として、CZ法により育成したシリコン単結晶インゴットから切り出し加工した、直径:8インチ、厚さ:725μm、ドーパント:ボロン、抵抗率:3000Ω・cm、面方位:(100)、酸素濃度(ASTM F121-1979):4×10
17atoms/cm
3の転位クラスターおよびCOPを含まないシリコンウェーハを用意した。活性層用基板として、CZ法により育成したシリコン単結晶インゴットから切り出し加工した、直径:8インチ、厚さ:725μm、ドーパント:ボロン、抵抗率:10Ω・cm、面方位:(100)、酸素濃度(ASTM F121-1979):2.0×10
17atoms/cm
3の転位クラスターおよびCOPを含まない活性層用基板を用意した。
【0064】
次に、メタンガス雰囲気中で、支持基板の表層を炭化処理して、単結晶SiC層(厚さ:5nm)に変質させた(
図1(A),(B))。炭化処理中の基板温度を1000℃、炭化処理時間を70分とした。なお、得られた単結晶SiC層の結晶構造は3C‐SiCであった。
【0065】
次に、水素雰囲気下において、基板温度を1100℃として1時間の熱処理を行うことで、単結晶SiC層中のシリコンを昇華させた。その後、水素雰囲気において、基板温度を1300℃として30分間の熱処理を行った。ここで、当該熱処理後の支持基板の表層に対して、ラマン分光装置を用いてラマンスペクトルを解析したところ、2700cm
-1にG’線が観察された。すなわち、当該熱処理によって、残存した炭素がグラフェン化されて、厚さ5nmの単結晶SiC層がグラフェン層に変質したことがわかる(
図1(B),(C))。
【0066】
次に、25℃、5.0×10
-5Pa未満の真空チャンバー内にArを流してプラズマを発生させ、グラフェン層および活性層用基板の各表面に、加速電圧:1.0keV、周波数:140Hz、パルス幅:55μ秒にてArイオンを照射して、グラフェン層の表面および活性層用基板の表面を活性化処理した。その後、引き続き真空常温下で活性化面を接触させることで、支持基板と活性層用基板とを貼り合わせて、貼合せウェーハを得た(
図1(D)〜(H))。なお、この活性化処理により、支持基板と活性層用基板の貼合せ面には、それぞれ厚さ1nmのアモルファス層が生じていた(
図1(E),(G))。
【0067】
次に、活性層用基板を研削および研磨し、厚さ10μmの活性層を有する貼合せウェーハを得た。
【0068】
(実施例2)
実施例1と同様の方法で、支持基板上にグラフェン層を形成した(
図2(A)〜(C))。また、実施例1と同様の活性層用基板を用意した。
【0069】
次に、CVD法により、グラフェン層の表面と活性層用基板の表面にそれぞれ厚さ100nmの酸化膜を形成した(
図2(C)〜(F))。なお、キャリアガスをアルゴンとし、ソースガスを酸素とシランとし、基板温度を400℃とした。
【0070】
次に、支持基板と活性層用基板との間にグラフェン層および酸化膜が位置するように、支持基板と活性層用基板とを重ね合せた後に、熱処理を行うことによって、支持基板と活性層用基板とを貼り合せた(
図2(G))。熱処理条件は、窒素雰囲気下にて、基板温度を350℃とし、熱処理時間を1時間とした。
【0071】
次に、活性層用基板を研削および研磨し、厚さ10μmの活性層を有する貼合せウェーハを得た。
【0072】
(評価方法および評価結果の説明)
実施例1,2に対して、赤外干渉法(IR法)を用いて、貼合せ面に発生したボイドの有無を調査することで、支持基板と活性層用基板の接合の可否を調査した。その結果、実施例1,2ともボイドが発生しておらず、支持基板と活性層用基板が接合することが確認でき、グラフェンデバイスとシリコンデバイスを1チップ内にともに形成することが可能な貼合せウェーハを得ることができた。