特許 6853664 異常診断機能を備えた増幅装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6853664

(24)【登録日】2021年3月16日

(45)【発行日】2021年3月31日

(54)【発明の名称】異常診断機能を備えた増幅装置

(51)【国際特許分類】

   H03F 1/52 20060101AFI20210322BHJP

   H03F 3/21 20060101ALI20210322BHJP

【ＦＩ】

   H03F1/52

   H03F3/21

【請求項の数】8

【全頁数】17

(21)【出願番号】特願2016-250585(P2016-250585)

(22)【出願日】2016年12月26日

(65)【公開番号】特開2018-107565(P2018-107565A)

(43)【公開日】2018年7月5日

【審査請求日】2019年11月13日

(73)【特許権者】

【識別番号】000191238

【氏名又は名称】新日本無線株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】特許業務法人酒井国際特許事務所

(72)【発明者】

【氏名】中曽根 秀幸

【審査官】 工藤 一光

(56)【参考文献】

【文献】 特開２０００−１１４８８５（ＪＰ，Ａ）

【文献】 特公平８−１２９８８（ＪＰ，Ｂ２）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｆ１／５２

Ｈ０３Ｆ３／２１−３／２１３

Ｇ０１Ｒ１９／１６５−１９／１７

(57)【特許請求の範囲】

【請求項1】

信号入力端子と信号出力端子の間に接続された増幅器と、該増幅器を動作させるためのオン制御信号と前記増幅器を停止するためのオフ制御信号からなるオン／オフ制御信号を入力するとともに異常診断信号を出力するためのオン／オフ制御入出力端子と、前記オン制御信号の入力に基づいて前記増幅器を動作させ、前記オフ制御信号の入力に基づいて前記増幅器を停止させるオン／オフ制御回路と、前記増幅器の異常の有無を検出する異常検出回路と、前記オン／オフ制御回路に送出される信号を保持するラッチと通過させる開放の一方に切り替えられるラッチ回路を含み、前記異常検出回路が異常を検出しないときは前記オン／オフ制御入出力端子に入力させる前記オン／オフ制御信号を前記オン／オフ制御回路に出力し、前記異常検出回路が異常を検出したときは前記ラッチ回路が前記オン／オフ制御回路へ前記オン制御信号を出力する状態をラッチするとともに前記オン／オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン／オフ制御入出力端子に前記オン／オフ制御信号が入力される状態とを交互に繰り返す異常動作時制御手段と、を備えることを特徴とする増幅装置。

【請求項2】

請求項１に記載の増幅装置において、
オン制御信号出力用とオフ制御信号出力用に切り替えられ前記オン／オフ制御入出力端子に前記オン／オフ制御信号を出力するオン／オフ制御出力端子と、前記オン／オフ制御入出力端子から出力する前記異常診断信号を入力する異常診断入力端子とを有し、該異常診断入力端子に入力した前記異常診断信号を判定することで前記オン／オフ制御出力端子の信号を前記オン制御信号出力用から前記オフ制御信号出力用に切り替える制御装置を前記増幅装置に接続して備え、
前記制御装置の前記オン／オフ制御出力端子が前記オフ制御信号出力用に切り替えられたとき、前記異常動作時制御手段と前記オン／オフ制御回路によって前記増幅器がオフに制御されることを特徴とする増幅装置。

【請求項3】

請求項２に記載の増幅装置において、
前記制御装置は、前記オン／オフ制御出力端子を前記オン制御信号出力用のハイインピーダンスと前記オフ制御信号出力用の接地電位に切り替えるオープンドレイントランジスタを備え、
前記異常動作時制御手段は、前記オン／オフ制御入出力端子をプルアップする第１抵抗と、前記オン／オフ制御入出力端子と接地間に接続された第１スイッチ手段と、前記異常検出回路が検出する異常の有無に基づいて前記第１スイッチ手段と前記ラッチ回路を制御するタイミング生成回路を備え、
前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記オン／オフ制御入出力端子に生じている前記オン制御信号を前記ラッチ回路でラッチする第１タイミングと、該第１タイミングの後に前記第１スイッチ手段をオンさせる第２タイミングと、該第２タイミングの後に前記第１スイッチ手段をオフさせる第３タイミングと、該第３タイミングの後に前記ラッチ回路のラッチを開放させる第４タイミングとを生成し、該第４タイミングの後に前記第１乃至第４タイミングを繰り返すことで、前記オン／オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン／オフ制御入出力端子を開放し前記オン／オフ制御信号が入力される状態とを交互に繰り返す、
ことを特徴とする増幅装置。

【請求項4】

請求項２に記載の増幅装置において、
前記制御装置は、前記オン／オフ制御出力端子を前記オン制御信号出力用のハイインピーダンスと前記オフ制御信号出力用の接地電位に切り替えるオープンドレイントランジスタを備え、
前記異常動作時制御手段は、前記オン／オフ制御入出力端子をプルアップする第１抵抗と、前記オン／オフ制御入出力端子と接地間に接続された第１スイッチ手段と、前記オン／オフ制御入出力端子と前記オン／オフ制御回路の間に接続された第２スイッチ手段と、該第２スイッチ手段と前記オン／オフ制御回路の入力側の共通接続点をプルアップする第２抵抗と、前記異常検出回路が検出する異常の有無に基づいて前記第１スイッチ手段と前記第２スイッチ手段を制御するタイミング生成回路を備え、
前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記第２スイッチ手段をオフさせる第１タイミングと、該第１タイミングの後に前記第１スイッチ手段をオンさせる第２タイミングと、該第２タイミングの後に前記第１スイッチ手段をオフさせる第３タイミングと、該第３タイミングの後に前記第２スイッチ手段をオンさせる第４タイミングとを生成し、該第４タイミングの後に前記第１乃至第４タイミングを繰り返すことで、前記オン／オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン／オフ制御入出力端子を開放し前記オン／オフ制御信号が入力される状態とを交互に繰り返す、
ことを特徴とする増幅装置。

【請求項5】

請求項２に記載の増幅装置において、
前記制御装置は、前記オン／オフ制御出力端子を前記オン制御信号出力用のハイインピーダンスと前記オフ制御信号出力用の接地電位に切り替えるオープンドレイントランジスタを備え、
前記異常動作時制御手段は、前記オン／オフ制御入出力端子をプルアップする第１抵抗と、前記オン／オフ制御入出力端子と接地との間に接続された第１スイッチ手段と、前記オン／オフ制御入出力端子と前記オン／オフ制御回路の間に接続された第３抵抗と、前記第３抵抗と前記オン／オフ制御回路の入力側との共通接続点と正電源端子との間に接続された第３スイッチ手段と、前記異常検出回路が検出する異常の有無に基づいて前記第１及び第３スイッチ手段を制御するタイミング生成回路を備え、
前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記第３スイッチ手段をオンさせる第１タイミングと、該第１タイミングの後に前記第１スイッチ手段をオンさせる第２タイミングと、該第２タイミングの後に前記第１スイッチ手段をオフさせる第３タイミングと、該第３タイミングの後に前記第３スイッチ手段をオフさせる第４タイミングとを生成し、該第４タイミングの後に前記第１乃至第４タイミングを繰り返すことで、前記オン／オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン／オフ制御入出力端子を開放し前記オン／オフ制御信号が入力される状態とを交互に繰り返す、
ことを特徴とする増幅装置。

【請求項6】

請求項２に記載の増幅装置において、
前記制御装置は、前記オン／オフ制御出力端子を前記オン制御信号出力用と前記オフ制御信号出力用で切り替えるＣＭＯＳ出力回路を備え、
前記異常動作時制御手段は、前記オン／オフ制御出力端子と前記オン／オフ制御入出力端子との間に接続された第４抵抗と、前記オン／オフ制御入出力端子と接地間に接続された第１スイッチ手段と、前記オン／オフ制御入出力端子から前記オン／オフ制御回路に送出される信号を保持するラッチと通過させる開放の一方に切り替えられるラッチ回路と、前記異常検出回路が検出する異常の有無に基づいて前記第１スイッチ手段と前記ラッチ回路を制御するタイミング生成回路とを備え、
前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記オン／オフ制御入出力端子に生じている前記オン制御信号を前記ラッチ回路でラッチする第１タイミングと、該第１タイミングの後に前記第１スイッチ手段をオンさせる第２タイミングと、該第２タイミングの後に前記第１スイッチ手段をオフさせる第３タイミングと、該第３タイミングの後に前記ラッチ回路のラッチを開放させる第４タイミングとを生成し、該第４タイミングの後に前記第１乃至第４タイミングを繰り返すことで、前記オン／オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン／オフ制御入出力端子を開放し前記オン／オフ制御信号が入力される状態とを交互に繰り返す、
ことを特徴とする増幅装置。

【請求項7】

請求項２乃至６のいずれか１つに記載の増幅装置において、
前記制御装置は、前記オン／オフ制御入出力端子から前記異常診断入力端子に入力する前記異常診断信号の繰り返し回数を所定数カウントすることで、前記オン／オフ制御出力端子から出力される信号を前記オン制御信号から前記オフ制御信号に切り替えることを特徴とする増幅装置。

【請求項8】

請求項２乃至６のいずれか１つに記載の増幅装置において、
前記制御装置は、前記オン／オフ制御入出力端子から前記異常診断入力端子に入力する前記異常診断信号の繰り返しの継続時間が所定時間を経過することで、前記オン／オフ制御出力端子から出力される信号を前記オン制御信号から前記オフ制御信号に切り替えることを特徴とする増幅装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、内蔵する増幅器に異常が発生した際にそれを診断する異常診断機能を備えた増幅装置に関する。

【背景技術】

【0002】

カーエレクトロニクスなどの分野では、走行中の車輛の安全性を高める為に、電子部品や基板を含めた電子回路の異常を早期検出する必要があり、特にパワーアンプのような大電流を駆動することが出来る増幅器を備えた増幅装置は、異常診断機能を備えることが望ましい。この異常診断機能は、増幅器の動作中において自身の異常電流や異常発熱、出力短絡などが発生した際に異常診断信号を発生して、マイクロコンピュータ（以下、「マイコン」と呼ぶ）等からなる制御装置に送信する機能である。この異常診断信号を受けた制御装置は、その異常診断信号の内容を判定して、異常が発生した増幅器の停止、エラー表示、エラーログの記録などを行うことが可能となる。

【0003】

図７に、マイコン１０によってオン／オフの制御が行われる従来の一般的な異常診断機能を備えた増幅装置２０Ｃの一例を示し、図８にそのタイミングチャートを示した。

【0004】

マイコン１０において、Ｔ１１はオン／オフ制御出力端子であり、オープンドレイン型のＮＭＯＳトランジスタＭ１１のドレインが接続されている。Ｔ１２は異常診断信号を入力する異常診断入力端子である。

【0005】

増幅装置２０Ｃにおいて、信号入力端子Ｔ２１と信号出力端子Ｔ２２の間に増幅器２１が接続されている。Ｔ２４はマイコン１０のオン／オフ制御出力端子に接続されるオン／オフ制御入力端子であり、抵抗Ｒ１によってプルアップされている。Ｔ２５はマイコン１０の異常診断入力端子Ｔ１２に接続される異常診断出力端子であり、抵抗Ｒ５によってプルアップされている。２２はオン／オフ制御入力端子Ｔ２４のオン／オフ制御信号によって増幅器２１の動作と停止を制御するオン／オフ制御回路、２３は増幅器２１に発生した異常を検出する異常検出回路である。Ｍ２１は異常診断出力端子Ｔ２５と接地との間に接続されたオープンドレイン型のＮＭＯＳトランジスタであり、異常検出回路２３によって制御される。

【0006】

マイコン１０のトランジスタＭ１１がオフに制御されているときは、オン／オフ制御出力端子Ｔ１１はハイインピーダンスになっていて、増幅装置２０Ｃのオン／オフ制御入力端子Ｔ２４がプルアップの抵抗Ｒ１により“Ｈ”のオン制御信号になり、オン／オフ制御回路２２によって増幅器２１は通常動作している。

【0007】

時刻ｔ１に、出力電圧変動や出力短絡、過剰負荷電流、過熱などの異常動作が発生すると、異常検出回路２３がこの異常を検出して、トランジスタＭ２１をオンさせる。これにより、抵抗Ｒ５でプルアップされている異常診断出力端子Ｔ２５を“Ｌ”の異常診断信号に制御して、マイコン１０の異常診断入力端子Ｔ１２へ“Ｌ”の異常診断信号を送信する。

【0008】

マイコン１０の側では、異常診断入力端子Ｔ１２からバッファ１１に“Ｌ”の異常診断信号が取り込まれ、それが所定時間だけ継続すると異常が発生していると内部回路で判定して、時刻ｔｘにおいて、トランジスタＭ１１をオンに制御し、オン／オフ制御出力端子Ｔ１１を“Ｌ”のオフ制御信号にする。

【0009】

増幅装置２０Ｃの側では、オン／オフ制御出力端子Ｔ１１からオン／オフ制御入力端子Ｔ２４に“Ｌ”の異常診断信号が入力されると、オン／オフ制御回路２２により増幅器２１が停止状態に制御され、増幅器２１の保護が行われる。

【0010】

ところで、増幅装置では、カーエレクトロニクスの分野に限らず、部品実装密度の向上やコストダウンは当然の事として要求される。しかしながら、図７に示した従来例の増幅装置２０Ｃのように、特別に異常診断出力端子Ｔ２５を設けることは、前記要求に反して端子数の増加に繋がり、パッケージ端子が増大し、実装面積が増え、コストアップに繋がってしまう。特に、パワーアンプのような増幅器は、製造プロセスや熱設計的な面から単機能の集積回路として独立することが多く、少ない端子数のパッケージが選定されることが多い為、端子数に余裕が無い。このような事情により、主機能ではない異常診断機能を増幅装置に搭載することは断念せざるを得ないという問題があった。

【0011】

また、端子に余裕のない小型パッケージの増幅装置に関しては、新たな端子を必要とする上記したような異常診断機能を搭載することが出来ず、増幅器の動作と停止を制御するマイコンが、増幅装置の異常、故障を知るすべは無い。

【0012】

そこで、従来では、図９に示すように、オン／オフ制御信号の入力と異常診断信号の出力に共用できるようにしたオン／オフ制御入出力端子Ｔ２３を設けるように増幅装置２０Ｄを構成している（非特許文献１）。そして、このオン／オフ制御入出力端子Ｔ２３を、マイコン１０ＢのＣＭＯＳ出力回路１２に接続されるオン／オフ制御出力端子Ｔ２１に対しては抵抗Ｒ６を介して接続し、異常診断入力端子Ｔ１３には直接接続している。２６は異常検出回路２３が異常を検出するとオンに制御される電流源であり、オン／オフ制御入出力端子Ｔ２３と接地間に接続されている。

【0013】

マイコン１０ＢのＣＭＯＳ出力回路１２の出力が“Ｈ”のオン制御信号のときは、増幅装置２０Ｄのオン／オフ制御入出力端子Ｔ２３も“Ｈ”のオン制御信号になっていて、オン／オフ制御回路２２によって増幅器２１は通常動作している。

【0014】

時刻ｔ１で異常が発生すると、異常検出回路２３がそれを検出して電流源２６をオンさせて、その電流源２６によりオン／オフ制御入出力端子Ｔ２３から定電流ΔＩを引き込む。このとき、オン／オフ制御入出力端子Ｔ２３は、抵抗Ｒ６と電流ΔＩで決まる電圧ΔＶ（＝Ｒ６×ΔＩ）だけ低下する。

【0015】

マイコン１０Ｂの側では、異常診断入力端子Ｔ１３にその電圧ΔＶの低下を異常診断信号として取り込む。そして、ΔＶだけの電圧低下が所定時間だけ継続すると、時刻ｔｘで、ＣＭＯＳ出力回路１２の出力を“Ｌ”オフ制御に制御してオン／オフ制御出力端子Ｔ１１を“Ｌ”のオフ制御信号にする。これにより増幅装置２０Ｄではオン／オフ制御入出力端子Ｔ２３が“Ｌ”のオフ制御信号になって、オン／オフ制御回路２２により増幅器２１の動作が停止される。

【0016】

このようにして、図９の増幅装置２０Ｄでは、オン／オフ制御入出力端子Ｔ２３を、オン／オフ制御信号の入力と異常診断信号の出力に共用できるようにして、その増幅装置１０Ｄの端子数の削減を図っている。

【先行技術文献】

【特許文献】

【0017】

【非特許文献1】Infineon Technologies、カタログ HITFET BTS133 Page８、２０００年５月１９日

【発明の概要】

【発明が解決しようとする課題】

【0018】

しかしながら、図９で説明した従来例の増幅装置２０Ｄでは、マイコン１０Ｂの側の異常診断入力端子Ｔ１３はアナログ入力ポートであり、マイコン１０Ｂの内部に微小電圧変化ΔＶを検出する為のＡ／Ｄコンバータ１３を特別に設ける必要が生じてしまうという問題がある。また、マイコンの低電圧化がすすみ微小電圧変化ΔＶが大きくとれないという問題がある。

【0019】

ここで、Ｖ_DDをマイコンの電源電圧、Ｖ_1Lをオン／オフ制御入出力端子Ｔ２３の仕様上の“Ｌ”識別レベルとすると、次式を満たす必要がある。
Ｖ_DD−ΔＶ＞Ｖ_1L （１）

【0020】

さらに、オン／オフ制御入出力端子Ｔ２３の“Ｌ”識別レベルは仕様とする値よりも高く設計されており、Ｖ_1LREALをオン／オフ制御入出力端子Ｔ２３の実際の“Ｌ”識別レベルとすると、式（１）は式（２）のように書き直すことができる。
Ｖ_DD−ΔＶ＞Ｖ_1LREAL＞Ｖ_1L （２）

【0021】

よって、マイコンの低電圧動作化が進み電源電圧Ｖ_DDが下がれば、Ｖ_1LREALに近づくことになり、上記の式（２）の関係が保たれたとしても、「Ｖ_DD−ΔＶ」が「Ｖ_1LREAL」に近い場合には、それぞれの設定電圧のバラツキやノイズの混入等により、オン／オフ制御入出力端子Ｔ２３において、“Ｌ”のレベルの誤認識が発生する恐れがあり、微小電圧変化ΔＶを大きくとれないことになる。

【0022】

本発明の目的は、オン／オフ制御入出力端子を増幅器のオン／オフ制御信号の入力用及び異常診断信号の出力用として共用しながらも、マイコン等の制御装置の側にＡ／Ｄコンバータなどが必要ないようにした異常診断機能を備えた増幅装置を提供することである。

【課題を解決するための手段】

【0023】

上記目的を達成するために、請求項１にかかる発明の増幅装置は、信号入力端子と信号出力端子の間に接続された増幅器と、該増幅器を動作させるためのオン制御信号と前記増幅器を停止するためのオフ制御信号からなるオン／オフ制御信号を入力するとともに異常診断信号を出力するためのオン／オフ制御入出力端子と、前記オン制御信号の入力に基づいて前記増幅器を動作させ、前記オフ制御信号の入力に基づいて前記増幅器を停止させるオン／オフ制御回路と、前記増幅器の異常の有無を検出する異常検出回路と、前記オン／オフ制御回路に送出される信号を保持するラッチと通過させる開放の一方に切り替えられるラッチ回路を含み、前記異常検出回路が異常を検出しないときは前記オン／オフ制御入出力端子に入力させる前記オン／オフ制御信号を前記オン／オフ制御回路に出力し、前記異常検出回路が異常を検出したときは前記ラッチ回路が前記オン／オフ制御回路へ前記オン制御信号を出力する状態をラッチするとともに前記オン／オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン／オフ制御入出力端子に前記オン／オフ制御信号が入力される状態とを交互に繰り返す異常動作時制御手段と、を備えることを特徴とする。

【0024】

請求項２にかかる発明は、請求項１に記載の増幅装置において、オン制御信号出力用とオフ制御信号出力用に切り替えられ前記オン／オフ制御入出力端子に前記オン／オフ制御信号を出力するオン／オフ制御出力端子と、前記オン／オフ制御入出力端子から出力する前記異常診断信号を入力する異常診断入力端子とを有し、該異常診断入力端子に入力した前記異常診断信号を判定することで前記オン／オフ制御出力端子の信号を前記オン制御信号出力用から前記オフ制御信号出力用に切り替える制御装置を前記増幅装置に接続して備え、前記制御装置の前記オン／オフ制御出力端子が前記オフ制御信号出力用に切り替えられたとき、前記異常動作時制御手段と前記オン／オフ制御回路によって前記増幅器がオフに制御されることを特徴とする。

【0025】

請求項３にかかる発明は、請求項２に記載の増幅装置において、前記制御装置は、前記オン／オフ制御出力端子を前記オン制御信号出力用のハイインピーダンスと前記オフ制御信号出力用の接地電位に切り替えるオープンドレイントランジスタを備え、前記異常動作時制御手段は、前記オン／オフ制御入出力端子をプルアップする第１抵抗と、前記オン／オフ制御入出力端子と接地間に接続された第１スイッチ手段と、前記異常検出回路が検出する異常の有無に基づいて前記第１スイッチ手段と前記ラッチ回路を制御するタイミング生成回路を備え、前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記オン／オフ制御入出力端子に生じている前記オン制御信号を前記ラッチ回路でラッチする第１タイミングと、該第１タイミングの後に前記第１スイッチ手段をオンさせる第２タイミングと、該第２タイミングの後に前記第１スイッチ手段をオフさせる第３タイミングと、該第３タイミングの後に前記ラッチ回路のラッチを開放させる第４タイミングとを生成し、該第４タイミングの後に前記第１乃至第４タイミングを繰り返すことで、前記オン／オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン／オフ制御入出力端子を開放し前記オン／オフ制御信号が入力される状態とを交互に繰り返す、ことを特徴とする。

【0026】

請求項４にかかる発明は、請求項２に記載の増幅装置において、前記制御装置は、前記オン／オフ制御出力端子を前記オン制御信号出力用のハイインピーダンスと前記オフ制御信号出力用の接地電位に切り替えるオープンドレイントランジスタを備え、前記異常動作時制御手段は、前記オン／オフ制御入出力端子をプルアップする第１抵抗と、前記オン／オフ制御入出力端子と接地間に接続された第１スイッチ手段と、前記オン／オフ制御入出力端子と前記オン／オフ制御回路の間に接続された第２スイッチ手段と、該第２スイッチ手段と前記オン／オフ制御回路の入力側の共通接続点をプルアップする第２抵抗と、前記異常検出回路が検出する異常の有無に基づいて前記第１スイッチ手段と前記第２スイッチ手段を制御するタイミング生成回路を備え、前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記第２スイッチ手段をオフさせる第１タイミングと、該第１タイミングの後に前記第１スイッチ手段をオンさせる第２タイミングと、該第２タイミングの後に前記第１スイッチ手段をオフさせる第３タイミングと、該第３タイミングの後に前記第２スイッチ手段をオンさせる第４タイミングとを生成し、該第４タイミングの後に前記第１乃至第４タイミングを繰り返すことで、前記オン／オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン／オフ制御入出力端子を開放し前記オン／オフ制御信号が入力される状態とを交互に繰り返す、ことを特徴とする。

【0027】

請求項５にかかる発明は、請求項２に記載の増幅装置において、前記制御装置は、前記オン／オフ制御出力端子を前記オン制御信号出力用のハイインピーダンスと前記オフ制御信号出力用の接地電位に切り替えるオープンドレイントランジスタを備え、前記異常動作時制御手段は、前記オン／オフ制御入出力端子をプルアップする第１抵抗と、前記オン／オフ制御入出力端子と接地との間に接続された第１スイッチ手段と、前記オン／オフ制御入出力端子と前記オン／オフ制御回路の間に接続された第３抵抗と、前記第３抵抗と前記オン／オフ制御回路の入力側との共通接続点と正電源端子との間に接続された第３スイッチ手段と、前記異常検出回路が検出する異常の有無に基づいて前記第１及び第３スイッチ手段を制御するタイミング生成回路を備え、前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記第３スイッチ手段をオンさせる第１タイミングと、該第１タイミングの後に前記第１スイッチ手段をオンさせる第２タイミングと、該第２タイミングの後に前記第１スイッチ手段をオフさせる第３タイミングと、該第３タイミングの後に前記第３スイッチ手段をオフさせる第４タイミングとを生成し、該第４タイミングの後に前記第１乃至第４タイミングを繰り返すことで、前記オン／オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン／オフ制御入出力端子を開放し前記オン／オフ制御信号が入力される状態とを交互に繰り返す、ことを特徴とする。

【0028】

請求項６にかかる発明は、請求項２に記載の増幅装置において、前記制御装置は、前記オン／オフ制御出力端子を前記オン制御信号出力用と前記オフ制御信号出力用で切り替えるＣＭＯＳ出力回路を備え、前記異常動作時制御手段は、前記オン／オフ制御出力端子と前記オン／オフ制御入出力端子との間に接続された第４抵抗と、前記オン／オフ制御入出力端子と接地間に接続された第１スイッチ手段と、前記オン／オフ制御入出力端子から前記オン／オフ制御回路に送出される信号を保持するラッチと通過させる開放の一方に切り替えられるラッチ回路と、前記異常検出回路が検出する異常の有無に基づいて前記第１スイッチ手段と前記ラッチ回路を制御するタイミング生成回路とを備え、前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記オン／オフ制御入出力端子に生じている前記オン制御信号を前記ラッチ回路でラッチする第１タイミングと、該第１タイミングの後に前記第１スイッチ手段をオンさせる第２タイミングと、該第２タイミングの後に前記第１スイッチ手段をオフさせる第３タイミングと、該第３タイミングの後に前記ラッチ回路のラッチを開放させる第４タイミングとを生成し、該第４タイミングの後に前記第１乃至第４タイミングを繰り返すことで、前記オン／オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン／オフ制御入出力端子を開放し前記オン／オフ制御信号が入力される状態とを交互に繰り返す、ことを特徴とする。

【0029】

請求項７にかかる発明は、請求項２乃至６のいずれか１つに記載の増幅装置において、前記制御装置は、前記オン／オフ制御入出力端子から前記異常診断入力端子に入力する前記異常診断信号の繰り返し回数を所定数カウントすることで、前記オン／オフ制御出力端子の信号を前記オン制御信号出力用から前記オフ制御信号出力用に切り替えることを特徴とする。

【0030】

請求項８にかかる発明は、請求項２乃至６のいずれか１つに記載の増幅装置において、前記制御装置は、前記オン／オフ制御入出力端子から前記異常診断入力端子に入力する前記異常診断信号の繰り返しの継続時間が所定時間を経過することで、前記オン／オフ制御出力端子の信号を前記オン制御信号出力用から前記オフ制御信号出力用に切り替えることを特徴とする。

【発明の効果】

【0031】

本発明の増幅装置によれば、オン／オフ制御入出力端子を、増幅器のオン／オフ制御信号の入力用と増幅器に異常が発生した際の異常診断信号の出力用として共用することができるので、異常診断信号の出力端子を特別に設ける必要がないことはもとより、異常発生時には、オン／オフ制御入出力端子にオン制御信号と異常診断信号が繰り返され、その繰り返しは“Ｈ”、“Ｌ”を繰り返すデジタル信号となる。このため、制御装置の異常診断入力端子にＡ／Ｄコンバータを備える必要はない。したがって、増幅装置のパッケージの端子数の増加やコストアップを回避しつつ、内蔵する増幅器の安全性や信頼性を向上できる利点がある。

【図面の簡単な説明】

【0032】

【図1】本発明の第１実施例の制御装置と増幅装置のブロック図である。

【図2】本発明の第１実施例の制御装置と増幅装置の動作のタイミングチャートである。

【図3】本発明の第１実施例の制御装置と増幅装置の動作のフローチャートである。

【図4】本発明の第２実施例の制御装置と増幅装置のブロック図である。

【図5】本発明の第３実施例の制御装置と増幅装置のブロック図である。

【図6】本発明の第４実施例の制御装置と増幅装置のブロック図である。

【図7】従来の制御装置と増幅装置のブロック図である。

【図8】図７の制御装置と増幅装置の動作のタイミングチャートである。

【図9】従来の別の制御装置と増幅装置のブロック図である。

【図10】図９の制御装置と増幅装置の動作のタイミングチャートである。

【発明を実施するための形態】

【0033】

＜第１実施例＞
図１は本発明の第１実施例を示すブロック図で、制御装置としてのマイコン（マイクロコンピュータ）１０によって増幅器２１の動作と停止が制御される異常診断機能を備えた増幅装置２０を示す。

【0034】

マイコン１０において、Ｍ１１はオープンドレイン型のＮＭＯＳトランジスタであり、ソースが接地され、ドレインがオン／オフ制御出力端子Ｔ１１に接続されている。Ｔ１２は異常診断入力端子であり、内部のバッファ１１に接続されている。オン／オフ制御出力端子Ｔ１１はオン制御信号出力用のときはハイインピーダンスになり、オフ制御信号出力用のときは“Ｌ”になる。

【0035】

増幅装置２０において、Ｔ２１は信号入力端子、Ｔ２２は信号出力端子であり、両端子Ｔ２１，Ｔ２２の間に増幅器２１が接続されている。Ｔ２３はオン／オフ制御入出力端子であり、マイコンの１０のオン／オフ制御出力端子Ｔ１１と異常診断入力端子Ｔ１２に接続されている。Ｒ１はオン／オフ制御入出力端子Ｔ２３をプルアップするための抵抗であり、増幅装置２０に内蔵されていてもよい。Ｍ２１はオープンドレイン型のＮＭＯＳトランジスタであり、ドレインがオン／オフ制御入出力端子Ｔ２３に接続され、ソースが接地されている。このトランジスタＭ２１は第１スイッチＳＷ１を構成する。２２は増幅器２１の動作（オン）と停止（オフ）を制御するオン／オフ制御回路である。２３は異常検出回路であり、増幅器２１の動作中において自身の異常電流や異常発熱、出力短絡などが発生した際に異常検出信号を出力する。

【0036】

２４はラッチ回路であり、オン／オフ制御入出力端子Ｔ２３からオン／オフ制御回路２２に入力する信号を保持するラッチとその信号を通過させる開放の一方に切り替えられる。このラッチ回路２４は、Ｃ端子の信号が“Ｌ”の期間は“Ｌ”になった時点にＤ端子に入力している信号をラッチしてＱ端子から出力し、Ｃ端子の信号が“Ｈ”の期間はＤ端子に入力する信号をそのまま通過させてＱ端子から出力する。

【0037】

２５はタイミング生成回路であり、異常検出回路２３から異常検出信号が入力することで、Ｐ１端子とＰ２端子からＨ／Ｌを繰り返す１８０度位相が異なる２相信号を出力する。Ｐ１端子はラッチ回路２４のＣ端子に接続され、Ｐ２端子はＮＭＯＳトランジスタＭ２１のゲートに接続されている。

【0038】

請求項との関連では、抵抗Ｒ１、トランジスタＭ２１（スイッチＳＷ１）、ラッチ回路２４、及びタイミング生成回路２５が、異常動作時制御手段を構成している。

【0039】

次に、図２のタイミングチャートと図３のフローチャートを参照して、本実施例の動作を説明する。まず、通常動作時は、マイコン１０のトランジスタＭ１１がオフしていて、そのドレインはハイインピーダンスであり、オン／オフ制御入出力端子Ｔ２３は抵抗Ｒ１によって“Ｈ”のオン制御信号に持ち上げられている。

【0040】

このとき、異常検出回路２３から異常検出信号は出力しない（ステップＳ１、Ｓ２）ので、タイミング生成回路２５のＰ１端子は“Ｈ”であり、ラッチ回路２４のＣ端子は“Ｈ”になってラッチ開放状態になっており、オン／オフ制御入出力端子Ｔ２３に入力している“Ｈ”のオン制御信号がそのまま通過してオン／オフ制御回路２２に入力し、増幅器２１は動作状態に制御されている。また、タイミング生成回路２５のＰ２端子は“Ｌ”であるので、トランジスタＭ２１はオフしている。

【0041】

以上ような通常動作をしている増幅器２１に、時刻ｔ１において異常が発生し、それを検出した異常検出回路２３が異常検出信号を発生する（ステップＳ２）と、タイミング生成回路２５のＰ１端子の信号が“Ｌ”に立ち下り、ラッチ回路２４がそのときＤ端子に入力しているオン／オフ制御入出力端子Ｔ２３の“Ｈ”のオン制御信号をラッチして（ステップＳ３）Ｑ端子に出力し、増幅器２１は動作状態が保持される。

【0042】

時刻ｔ２になると、タイミング生成回路２５のＰ２端子の信号が“Ｈ”に立ち上るので、トランジスタＭ２１がオンして、オン／オフ制御入出力端子Ｔ２３の信号を“Ｈ”のオン制御信号から“Ｌ”の異常診断信号（増幅装置２０のオン／オフ制御入出力端子Ｔ２３からマイコン１０の異常診断入力端子Ｔ１２に入力させるための“Ｌ”のオフ制御信号を、本実施例ではこのように「“Ｌ”の異常診断信号」と呼ぶ。）に変化させ、異常診断入力端子Ｔ１２に“Ｌ”の異常診断信号が入力する（ステップＳ４）。このとき、ラッチ回路２４はラッチ状態にあるのでＱ端子は“Ｈ”のオン制御信号から変化せず、増幅器２１は動作状態が保持される。

【0043】

時刻ｔ３になると、タイミング生成回路２５のＰ２端子が“Ｈ”から“Ｌ”に変化するので、トランジスタＭ２１がオンからオフに変化し、オン／オフ制御入出力端子Ｔ２３は抵抗Ｒ１によりプルアップされて“Ｈ”のオン制御信号に復帰する。異常診断入力端子Ｔ１２も同様に“Ｈ”のオン制御信号に復帰する（ステップＳ５）。このとき、タイミング生成回路２５のＰ１端子は“Ｌ”を継続するので、ラッチ状態にあり、Ｑ端子は“Ｈ”のオン制御信号のままであり、増幅器２１は動作状態が保持される。

【0044】

時刻ｔ４になると、タイミング生成回路２５のＰ１端子の信号が“Ｌ”から“Ｈ”に変化するので、ラッチ回路２４がラッチ開放状態に切り替わり（ステップＳ６）、Ｄ端子に入力しているオン／オフ制御入出力端子Ｔ２３の“Ｈ”のオン制御信号をそのままＱ端子に通過させ、増幅器２１は動作状態が保持される。

【0045】

時刻ｔ５以降では、上記した時刻ｔ１〜ｔ４における動作と同じ動作が繰り返される。

【0046】

以上のようにして、増幅器２１の異常が検出されたときは、オン／オフ制御入出力端子Ｔ２３の信号が“Ｈ”のオン制御信号と“Ｌ”の異常診断信号を繰り返すが、ラッチ回路２４のＱ端子は“Ｈ”のオン制御信号から変化せず、増幅器２１は動作状態を継続する。マイコン１０の異常診断入力端子Ｔ１２には“Ｈ”のオン制御信号と“Ｌ”の異常診断信号を繰り返す信号がバッファ１１から内部に取り込まれて、“Ｌ”から“Ｈ”に変化するエッジが、内部のカウンタ（図示せず）をカウントアップさせる。

【0047】

そして、そのカウンタのカウント値が予め設定された値に達した時刻ｔｘにおいて、トランジスタＭ１１がオンに制御される。この結果、オン／オフ制御出力端子Ｔ２１が“Ｌ”のオフ制御信号に制御される（ステップＳ９、Ｓ１０）。このため、増幅装置２０のオン／オフ制御入出力端子Ｔ２３が強制的に“Ｌ”のオフ制御信号になり、この信号がラッチ開放状態のラッチ回路２４を通過してオン／オフ制御回路２２に入力し、増幅器２１が動作停止に制御される（ステップＳ７、Ｓ８）。

【0048】

このとき、マイコン１０では、エラー告知とエラーログ記録が行われ（ステップＳ１１）、故障認知となる（ステップＳ１２）。

【0049】

＜第２実施例＞
図４は本発明の第２実施例を示すブロック図で、制御装置としてのマイコン１０によって増幅器２１の動作と停止が制御される異常診断機能を備えた増幅装置２０Ａを示す。本実施例の増幅装置２０Ａでは、図１の増幅装置２０におけるラッチ回路２４に代えて、オン／オフ制御入出力端子Ｔ２３とオン／オフ制御回路２２との間に第２スイッチＳＷ２を接続し、そのスイッチＳＷ２とオン／オフ制御回路２２の共通接続点と正電源端子＋Ｖとの間にプルアップ用の抵抗Ｒ２を接続している。スイッチＳＷ２はタイミング生成回路２５のＰ１端子が“Ｈ”のときオンし、“Ｌ”のときオフする。他は図１の増幅装置２０と同じである。

【0050】

請求項との関連では、抵抗Ｒ１，Ｒ２、トランジスタＭ２１、スイッチＳＷ２、及びタイミング生成回路２５が、異常動作時制御手段を構成している。

【0051】

通常動作時は、タイミング生成回路２５のＰ１端子が“Ｈ”であるのでスイッチＳＷ２がオンし、またＰ２端子が“Ｌ”であるのでトランジスタＭ２１がオフする。よって、オン／オフ制御回路２２には抵抗Ｒ１，Ｒ２によってプルアップされた“Ｈ”のオン制御信号が入力し、増幅器２１は動作状態に制御される。

【0052】

異常検出回路２３で増幅器２１の異常が検出されると、タイミング生成回路２５のＰ１端子が“Ｌ”になってからＰ２端子が“Ｈ”になり、その後にＰ２端子が“Ｌ”になってからＰ１端子が“Ｈ”なる動作（図２の時刻ｔ１〜ｔ４の動作）が繰り返される。

【0053】

このため、時刻ｔ１において異常が発生し、それを検出した異常検出回路２３が異常検出信号を発生すると、タイミング生成回路２５のＰ１端子の信号が“Ｌ”に立ち下り、スイッチＳＷ２がオフになる。このときオン／オフ制御回路２２には抵抗Ｒ２によってプルアップされた“Ｈ”のオン制御信号が入力して、増幅器２１は動作状態が保持される。

【0054】

時刻ｔ２になると、タイミング生成回路２５のＰ２端子の信号が“Ｈ”に立ち上るので、トランジスタＭ２１がオンして、オン／オフ制御入出力端子Ｔ２３の信号を“Ｈ”のオン制御信号から“Ｌ”の異常診断信号に変化させ、異常診断入力端子Ｔ１２に“Ｌ”の異常診断信号が入力する。このときも、オン／オフ制御回路２２には抵抗Ｒ２によってプルアップされた“Ｈ”のオン制御信号が入力して、増幅器２１は動作状態が保持される。

【0055】

時刻ｔ３になると、タイミング生成回路２５のＰ２端子が“Ｈ”から“Ｌ”に変化するので、トランジスタＭ２１がオンからオフに変化し、オン／オフ制御入出力端子Ｔ２３は抵抗Ｒ１によりプルアップされて“Ｈ”のオン制御信号に復帰する。異常診断入力端子Ｔ１２も同様に“Ｌ”の異常診断信号から“Ｈ”のオン制御信号に復帰する。このときも、オン／オフ制御回路２２には抵抗Ｒ２によりプルアップされた“Ｈ”のオン制御信号が入力して、増幅器２１は動作状態が保持される。

【0056】

時刻ｔ４になると、タイミング生成回路２５のＰ１端子の信号が“Ｌ”から“Ｈ”に変化するのでスイッチＳＷ２がオンする。このため、オン／オフ制御回路２２には抵抗Ｒ１，Ｒ２によりプルアップされた“Ｈ”のオン制御信号が入力して、増幅器２１は動作状態が保持される。

【0057】

時刻ｔ５以降では、上記した時刻ｔ１〜ｔ４における動作と同じ動作が繰り返される。その他の動作は、図１の第１実施例の動作と同じである。

【0058】

＜第３実施例＞
図５は本発明の第３実施例を示すブロック図で、制御装置としてのマイコン１０によって増幅器２１の動作と停止が制御される異常診断機能を備えた増幅装置２０Ｂを示す。本実施例の増幅装置２０Ｂでは、図１の増幅装置２０におけるラッチ回路２４に代えて、オン／オフ制御入出力端子Ｔ２３とオン／オフ制御回路２２との間に抵抗Ｒ３を接続し、その抵抗Ｒ３とオン／オフ制御回路２２の共通接続点と正電源端子＋Ｖとの間に第３スイッチＳＷ３を接続している。スイッチＳＷ３はタイミング生成回路２５のＰ１端子が“Ｈ”のときオフし、“Ｌ”のときオンする。他は図１の増幅装置２０と同じである。

【0059】

請求項との関連では、抵抗Ｒ１，Ｒ３、トランジスタＭ２１、スイッチＳＷ３、及びタイミング生成回路２５が、異常動作時制御手段を構成している。

【0060】

通常動作時は、タイミング生成回路２５のＰ１端子が“Ｈ”であるので、スイッチＳＷ３はオフして、オン／オフ制御入出力端子Ｔ２３の“Ｈ”のオン制御信号が抵抗Ｒ３を介してオン／オフ制御回路２２に入力して、増幅器２１は動作状態に制御されている。

【0061】

異常検出回路２３で増幅器２１の異常が検出されると、タイミング生成回路２５のＰ１端子が“Ｌ”になってからＰ２端子が“Ｈ”になり、その後にＰ２端子が“Ｌ”になってからＰ１端子が“Ｈ”なる動作（図２の時刻ｔ１〜Ｔ４の動作）が繰り返される。

【0062】

このため、時刻ｔ１において異常が発生し、それを検出した異常検出回路２３が異常検出信号を発生すると、タイミング生成回路２５のＰ１端子の信号が“Ｌ”に立ち下り、スイッチＳＷ３がオンになり、オン／オフ制御回路２２にはスイッチＳＷ３によって“Ｈ”のオン制御信号が入力して、増幅器２１は動作状態が保持される。

【0063】

時刻ｔ２になると、タイミング生成回路２５のＰ２端子の信号が“Ｈ”に立ち上るので、トランジスタＭ２１がオンして、オン／オフ制御入出力端子Ｔ２３の信号を“Ｈ”のオン制御信号から“Ｌ”の異常診断信号に変化させ、異常診断入力端子Ｔ１２に“Ｌ”の異常診断信号が入力する。このときも、オン／オフ制御回路２２にはスイッチＳＷ３によって“Ｈ”のオン制御信号が入力して、増幅器２１は動作状態が保持される。

【0064】

時刻ｔ３になると、タイミング生成回路２５のＰ２端子が“Ｈ”から“Ｌ”に変化するので、トランジスタＭ２１がオンからオフに変化し、オン／オフ制御入出力端子Ｔ２３は抵抗Ｒ１によりプルアップされて“Ｈ”のオン制御信号に復帰する。異常診断入力端子Ｔ１２も同様に“Ｌ”の異常診断信号から“Ｈ”のオン制御信号に復帰する。このとき、オン／オフ制御回路２２にはスイッチＳＷ３により“Ｈ”のオン制御信号が入力して、増幅器２１は動作状態が保持される。

【0065】

時刻ｔ４になると、タイミング生成回路２５のＰ１端子の信号が“Ｌ”から“Ｈ”に変化するのでスイッチＳＷ３がオフするが、オン／オフ制御入出力端子Ｔ２３の“Ｈ”のオン制御信号がオン／オフ制御回路２２に入力するので、増幅器２１は動作状態が保持される。

【0066】

時刻ｔ５以降では、上記した時刻ｔ１〜ｔ４における動作と同じ動作が繰り返される。その他の動作は、第１実施例の動作と同じである。

【0067】

＜第４実施例＞
図６は本発明の第４実施例を示すブロック図で、制御装置としてのマイコン１０Ａによって増幅器２１の動作と停止が制御される異常診断機能を備えた増幅装置２０を示す。本実施例のマイコン１０Ａでは、オン／オフ制御出力端子Ｔ１１の電位をＣＭＯＳ出力回路１２により“Ｈ”のオン制御信号と“Ｌ”のオフ制御信号に制御するマイコン１０Ａを使用している。また、プルアップ抵抗Ｒ１に代えて、マイコン１０Ａのオン／オフ制御出力端子Ｔ１１と増幅装置２０のオン／オフ制御入出力端子Ｔ２３の間に抵抗Ｒ４を接続している。制御回路１０Ａのオン／オフ制御出力端子Ｔ１１は、オン制御信号出力用のときは“Ｈ”になり、オフ制御信号出力用のときは“Ｌ”になる。

【0068】

請求項との関連では、抵抗Ｒ４、トランジスタＭ２１、ラッチ回路２４、及びタイミング生成回路２５が、異常動作時制御手段を構成している。

【0069】

通常動作時は、マイコン１０ＡのＣＭＯＳ出力回路１２の出力が“Ｈ”のオン制御信号に設定され、その信号が増幅装置２０のオン／オフ制御入出力端子Ｔ２３に入力する。このときタイミング生成回路２５のＰ１端子が“Ｈ”であるので、オン／オフ制御出力端子Ｔ２１の“Ｈ”のオン制御信号がラッチ解除状態のラッチ回路２４を通過してオン／オフ制御回路２２に入力して、増幅器２１は動作状態に制御されている。

【0070】

異常検出回路２３で増幅器２１の異常が検出されると、タイミング生成回路２５のＰ１端子が“Ｌ”になってからＰ２端子が“Ｈ”になり、その後にＰ２端子が“Ｌ”になってからＰ１端子が“Ｈ”なる動作（図２の時刻ｔ１〜Ｔ４の動作）が繰り返される。

【0071】

このため、時刻ｔ１において異常が発生し、それを検出した異常検出回路２３が異常検出信号を発生すると、タイミング生成回路２５のＰ１端子の信号が“Ｌ”に立ち下り、ラッチ回路２４がそのときＤ端子に入力しているオン／オフ制御入出力端子Ｔ２３の“Ｈ”のオン制御信号をラッチしてＱ端子に出力し、増幅器２１は動作状態が保持される。

【0072】

時刻ｔ２になると、タイミング生成回路２５のＰ２端子の信号が“Ｈ”に立ち上るので、トランジスタＭ２１がオンして、オン／オフ制御入出力端子Ｔ２３の信号を“Ｈ”のオン制御信号から“Ｌ”の異常診断信号に変化させ、マイコン１０Ａの異常診断入力端子Ｔ１２に“Ｌ”の異常診断御信号が入力する。このとき、ラッチ回路２４はラッチ状態にあってＱ端子は“Ｈ”のオン制御信号から変化せず、増幅器２１は動作状態が保持される。

【0073】

時刻ｔ３になると、タイミング生成回路２５のＰ２端子が“Ｈ”から“Ｌ”に変化するので、トランジスタＭ２１がオンからオフに変化し、オン／オフ制御入出力端子Ｔ２３にはマイコン１０Ａの抵抗Ｒ４を経由した“Ｈ”のオン制御信号が入力する。異常診断入力端子Ｔ１２も同様に“Ｌ”の異常診断信号から“Ｈ”のオン制御信号に復帰する。このとき、タイミング生成回路２５のＰ１端子は“Ｌ”を継続するので、ラッチ状態にあり、Ｑ端子は“Ｈ”のオン制御信号のままであり、増幅器２１は動作状態が保持される。

【0074】

時刻ｔ４になると、タイミング生成回路２５のＰ１端子の信号が“Ｌ”から“Ｈ”に変化するので、ラッチ回路２４がラッチ開放状態に切り替わり、Ｄ端子に入力しているオン／オフ制御入出力端子Ｔ２３の“Ｈ”のオン制御信号をそのままＱ端子に通過させ、増幅器２１は動作状態が保持される。

【0075】

時刻ｔ５以降では、上記した時刻ｔ１〜ｔ４における動作と同じ動作が繰り返される。その他の動作は、第１実施例の動作と同じである。

【0076】

＜その他の実施例＞
なお、以上説明した第１〜第４実施例では、増幅器２１に異常が発生したとき、マイコン１０の異常診断入力端子Ｔ１２やマイコン１０Ａの異常診断入力端子Ｔ１３に入力する“Ｌ”の異常診断信号と“Ｈ”オン制御信号の繰り返し回数をカウンタでカウントして、トランジスタＭ１１をオンさせ、あるいはＣＭＯＳ出力回路１２の出力を“Ｌ”に制御して、オン／オフ制御出力端子Ｔ１１を“Ｌ”のオフ制御信号に制御するようにしたが、これに限られるものではない。

【0077】

たとえば、異常診断入力端子Ｔ１２に繰り返し入力する“Ｌ”の異常診断信号が最初に“Ｌ”になってから、タイマで設定した所定時間を経過しても“Ｌ”と“Ｈ”が繰り返されている場合に、オン／オフ制御出力端子Ｔ１１を“Ｌ”のオフ制御信号に制御してもよい。

【符号の説明】

【0078】

１０，１０Ａ，１０Ｂ：マイコン（制御装置）、１１：バッファ、１２：ＣＭＯＳ出力回路、１３：Ａ／Ｄコンバータ、Ｔ１１：オン／オフ制御出力端子、Ｔ１２，Ｔ１３：異常診断入力端子
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ：増幅装置、２１：増幅器、２２：オン／オフ制御回路、２３；異常検出回路、２４：ラッチ回路、２５：タイミング生成回路、２６：電流源、Ｔ２１：信号入力端子、Ｔ２２：信号出力端子、Ｔ２３：オン／オフ制御入出力端子、Ｔ２４：オン／オフ制御入力端子、Ｔ２５：オン／オフ制御出力端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】