特許 6889523 試験測定装置及び入力信号デジタル化方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6889523

(24)【登録日】2021年5月25日

(45)【発行日】2021年6月18日

(54)【発明の名称】試験測定装置及び入力信号デジタル化方法

(51)【国際特許分類】

   G01R 13/20 20060101AFI20210607BHJP

【ＦＩ】

   G01R13/20 K

【請求項の数】6

【外国語出願】

【全頁数】24

(21)【出願番号】特願2016-73627(P2016-73627)

(22)【出願日】2016年3月31日

(65)【公開番号】特開2016-194517(P2016-194517A)

(43)【公開日】2016年11月17日

【審査請求日】2019年3月25日

(31)【優先権主張番号】14/674344

(32)【優先日】2015年3月31日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】391002340

【氏名又は名称】テクトロニクス・インコーポレイテッド

【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．

(74)【代理人】

【識別番号】110001209

【氏名又は名称】特許業務法人山口国際特許事務所

(72)【発明者】

【氏名】ジョーン・ジェイ・ピカード

(72)【発明者】

【氏名】カン・タン

【審査官】 小川 浩史

(56)【参考文献】

【文献】 特表平９−５１００７４（ＪＰ，Ａ）

【文献】 特開２０１２−２４７４２３（ＪＰ，Ａ）

【文献】 特開２０１５−５５６３４（ＪＰ，Ａ）

【文献】 米国特許第７０５３８０４（ＵＳ，Ｂ１）

【文献】 Dan Knierim，“Ultra-Wide-Bandwidth Oscilloscope Architectures and Circuits”，2014 IEEE BIPOLAR/BICMOS CIRCUITS AND TECHNOLOGY MEETING (BCTM)，２０１４年 ９月２８日，pp. 136-142，DOI: 10.1109/BCTM.2014.6981300

【文献】 Shahrzad Jalali Mazlouman, Samad Sheikhaei, Shahriar Mirabbasi，“Digital Compensation Techniques for Frequency-Translating Hybrid Analog-to-Digital Converters”，IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT，２０１０年１２月２０日，Vol. 60, No. 3，pp. 758-767，DOI: 10.1109/TIM.2010.2045254

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｒ １３／００−１３／４２

(57)【特許請求の範囲】

【請求項1】

入力信号の全帯域幅をそれぞれ実質的に含む第１及び第２分割信号に上記入力信号を分割するスプリッタと、
第１高調波信号と、該第１高調波信号と１８０度位相が異なる第２高調波信号とを生成する局部発振器と、
それぞれ上記第１及び第２分割信号を上記第１及び第２高調波信号と混合して第１及び第２混合信号を生成する第１及び第２高調波ミキサと、
それぞれ上記第１及び第２混合信号をデジタル化して第１及び第２デジタル化混合信号を生成するよう構成される第１及び第２デジタイザと、
それぞれ上記第１及び第２デジタル化混合信号をフィルタ処理するよう構成される第１及び第２多重入力多重出力（ＭＩＭＯ）多相フィルタ配列と、
それぞれ上記第１及び第２多重入力多重出力多相フィルタ配列から上記第１及び第２デジタル化混合信号を受けて、上記第１及び第２デジタイザ間の時間差及び上記局部発振器の位相ドリフトに基づいて、上記入力信号の低帯域と上記入力信号の高帯域とに分離して出力するよう構成される低帯域及び高帯域分離フィルタ部と、
上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成するよう構成される合成部と
を具える試験測定装置。

【請求項2】

上記低帯域分離フィルタ部が、
上記第１及び第２多重入力多重出力多相フィルタ配列から上記第１及び第２デジタル化混合信号をそれぞれ受ける第１及び第２低帯域分離フィルタと、
上記第１及び第２低帯域分離フィルタそれぞれの出力信号を合成して上記入力信号の上記低帯域を形成し、上記入力信号の上記低帯域を出力するよう構成される第１合算部とを有し、
上記高帯域分離フィルタ部が、
上記第１及び第２多重入力多重出力多相フィルタ配列から上記第１及び第２デジタル化混合信号をそれぞれ受ける第１及び第２高帯域分離フィルタと、
上記第１及び第２高帯域分離フィルタそれぞれの出力信号を合成して上記入力信号の上記高帯域を形成し、上記入力信号の上記高帯域を出力するよう構成される第２合算部とを有する請求項１の試験測定装置。

【請求項3】

上記第１及び第２高帯域分離フィルタから出力される上記高帯域は、エイリアスされた高帯域であって、上記高帯域分離フィルタ部が、上記エイリアスされた高帯域を非エイリアスの高帯域に変換するための信号を上記エイリアスされた高帯域に乗算するよう構成される高帯域乗算部を更に有し、
上記合成部が上記低帯域と上記非エイリアスの高帯域を合成して上記再構成入力信号を形成する請求項２の試験測定装置。

【請求項4】

入力信号を、それぞれ上記入力信号の全帯域幅を実質的に含む第１及び第２分割信号に分割する処理と、
第１高調波信号と、該第１高調波信号と１８０度位相が異なる第２高調波信号とを局部発振器によって生成する処理と、
上記第１及び第２分割信号を上記第１及び第２高調波信号とそれぞれ混合して第１及び第２混合信号を生成する混合処理と、
上記第１及び第２混合信号を第１及び第２デジタイザによってそれぞれデジタル化して第１及び第２デジタル化混合信号を生成する処理と、
上記第１及び第２デジタル化混合信号をそれぞれ上記第１及び第２多重入力多重出力（ＭＩＭＯ）多相フィルタ配列によってフィルタ処理する処理と、
上記第１及び第２デジタイザ間の時間差及び上記局部発振器の位相ドリフトに基づいて、上記第１及び第２多重入力多重出力多相フィルタ配列それぞれからの上記第１及び第２デジタル化混合信号を、低帯域及び高帯域分離フィルタ部によってそれぞれフィルタ処理する処理と、
上記低帯域及び高帯域分離フィルタ部から、上記入力信号の低帯域と上記入力信号の高帯域をそれぞれ出力する処理と、
上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成する処理と
を具える入力信号デジタル化方法。

【請求項5】

上記低帯域分離フィルタ部の第１及び第２低帯域分離フィルタによって、上記第１及び第２多重入力多重出力多相フィルタ配列からの上記第１及び第２デジタル化混合信号をそれぞれ受ける処理と、
上記入力信号の上記低帯域を出力するよう構成される上記第１及び第２低帯域分離フィルタそれぞれの出力信号を合成して上記入力信号の再構成された低帯域を形成する処理と、
上記高帯域分離フィルタ部の第１及び第２高帯域分離フィルタによって、上記第１及び第２多重入力多重出力多相フィルタ配列からの上記第１及び第２デジタル化混合信号をそれぞれ受ける処理と、
上記入力信号の上記高帯域を出力するよう構成される上記第１及び第２高帯域分離フィルタそれぞれの出力信号を合成して上記入力信号の再構成された高帯域を形成する処理と
を更に具える請求項４記載の入力信号デジタル化方法。

【請求項6】

上記第１及び第２高帯域分離フィルタそれぞれの出力信号を合成して出力された上記再構成された高帯域は、エイリアスされた高帯域であって、上記方法は、エイリアスされ、再構成された高帯域に、上記エイリアスされ、再構成された高帯域を非エイリアスの再構成された高帯域に変換するための信号を乗算する処理を更に具え、上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成する処理が、上記再構成された低帯域と上記非エイリアスの再構成された高帯域とを合成して上記再構成入力信号を形成する処理を含む請求項５記載の入力信号デジタル化方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、試験測定装置に関し、特に、ノイズを低減するための高調波混合処理（harmonic mixing）を利用する１つ以上の非同期時間インタリーブ・デジタイザを含む試験測定装置と、そうした装置を用いて入力信号をデジタル化する方法とに関する。

【背景技術】

【0002】

デジタル・オシロスコープのような試験測定装置の利用可能な帯域幅は、入力信号をデジタル化するアナログ・デジタル・コンバータ（ＡＤＣ）によって制限されることがある。１つのＡＤＣの利用可能な帯域幅は、ＡＤＣのアナログ帯域幅又は最大サンプル・レートの２分の１の低い方に制約されることがある。既存のＡＤＣでより高い帯域幅の信号をデジタル化するために、種々の技術が開発されてきている。

【0003】

例えば、同期時間インタリーブ処理は、より高い実効サンプル・レートを実現するのに利用できる。複数のＡＤＣが、単一のサンプル期間内で時間的なオフセットを設けて、１つの入力信号をサンプルできる。これらデジタル化出力信号は、効果的にサンプル・レートを増加するように、１つに合成できる。しかし、ＡＤＣのアナログ帯域幅が制約の要因となるなら、高い帯域幅を実現するには、多重インタリーブ・トラック・ホールド増幅器のような高帯域幅フロント・エンドが必要となる。

【0004】

従来のトラック・ホールド増幅器ベースの時間インタリーブ・システムでは、ＡＤＣが保持された値に落ち着くための充分な時間を持てるように、そのＡＤＣチャンネル帯域幅と同様か又はもっと低いサンプル・レートでトラック・ホールド増幅器をクロックせざる得ない。そのＡＤＣは、各保持値をデジタル的に捕捉するのに、トラック・ホールド増幅器に対して同期してクロックされる。トラック・ホールド増幅器についてのこうした制約は、今度は、ＡＤＣのサンプル・レートを制限する。更には、ナイキストのサンプリング理論を満たすため、ＡＤＣチャンネルの帯域幅の２倍よりも小さくＡＤＣのサンプル・レートを低くさせる。結果として、所望の性能を実現するのに、時間インタリーブされた多数のＡＤＣチャンネルが必要となる。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１５−０５５６３４号公報

【特許文献2】米国特許公開第２００４／０１２８０７６号明細書

【非特許文献】

【0006】

【非特許文献1】「DPO70000SXシリーズ・パフォーマンス・オシロスコープ」の製品紹介サイト、テクトロニクス、［online］、［２０１６年３月３１日検索］、インターネット<http://jp.tek.com/オシロスコープ/dpo70000sx>

【発明の概要】

【発明が解決しようとする課題】

【0007】

ＡＤＣチャンネルの個数が増加するにつれて、そのシステムの全体的なコストと複雑さも増加する。例えば、フロント・エンド・チップは、全体として適切な値までの純粋なサンプル・レートを得るには、今や、補足的なＡＤＣ回路、クロック回路などを含む、より多数のＡＤＣチャンネルを駆動しなければならない。このチップの大きさ及び複雑さは、より長い通信パスという結果にもつながり、そのため、寄生容量、電磁的ノイズ、設計の困難さなどに関しても増加する。

【0008】

別の手法では、入力信号の複数のサブ帯域を、より低いサンプル・レートのＡＤＣを通過できる周波数レンジへとダウン・コンバートすることがある。言い換えると、その広い入力帯域幅を、複数のもっと低い帯域幅へと分割することがある。デジタル化処理の後、これらサブ帯域は、それぞれのオリジナルの周波数レンジへとデジタル的にアップ・コンバートし、入力信号を表すものへと合成させることができる。この手法の１つの大きな欠点は、任意の入力信号の周波数成分を１つのＡＤＣチャンネルだけに送って、デジタル化する場合における、生来のノイズという不利益である。再合成された出力信号は、１つのＡＤＣだけに由来する信号エネルギーを含むが、ノイズ・エネルギーは複数ＡＤＣ全てに由来し、それ故に、信号対ノイズ比（ＳＮＲ）が悪化する。

【0009】

本発明の実施形態は、従来技術におけるこれら及び他の制約を解決しようとするものである。

【課題を解決するための手段】

【0010】

本発明のある実施形態としては、入力信号の全帯域幅をそれぞれ実質的に含む第１及び第２分割信号に入力信号を分割するスプリッタと、第１高調波信号と、第１高調波信号と１８０度位相が異なる第２高調波信号とを生成する局部発振器と、それぞれ第１及び第２分割信号を第１及び第２高調波信号と混合して第１及び第２混合信号を生成する第１及び第２高調波ミキサと、それぞれ第１及び第２混合信号をデジタル化して第１及び第２デジタル化混合信号を生成するよう構成される第１及び第２デジタイザと、それぞれ第１及び第２デジタル化混合信号をフィルタ処理するよう構成される第１及び第２多重入力多重出力（ＭＩＭＯ）多相フィルタ配列と、それぞれ第１及び第２多重入力多重出力多相フィルタ配列から上記第１及び第２デジタル化混合信号を受けて、第１及び第２デジタイザ間の時間差及び局部発振器の位相ドリフトに基づいて、入力信号の低帯域と入力信号の高帯域に分離して出力するよう構成される低帯域及び高帯域分離フィルタ部と、高帯域及び低帯域のそれぞれを補間するよう構成される補間部と、補間された高帯域を混合処理して高帯域をそのオリジナル周波数に戻すよう構成されるミキサと、入力信号の補間された低帯域と入力信号の補間された高帯域とを合成して再構成入力信号を形成するよう構成される合成部とを具える試験測定装置がある。

【0011】

本発明のある実施形態としては、入力信号を、それぞれ入力信号の全帯域幅を実質的に含む第１及び第２分割信号に分割する処理と、第１高調波信号と、第１高調波信号と１８０度位相が異なる第２高調波信号とを局部発振器によって生成する処理と、第１及び第２分割信号を第１及び第２高調波信号とそれぞれ混合して第１及び第２混合信号を生成する混合処理と、第１及び第２混合信号を第１及び第２デジタイザによってそれぞれデジタル化して第１及び第２デジタル化混合信号を生成する処理と、第１及び第２デジタル化混合信号をそれぞれ第１及び第２多重入力多重出力（ＭＩＭＯ）多相フィルタ配列によってフィルタ処理する処理と、第１及び第２デジタイザ間の時間差及び局部発振器の位相ドリフトに基づいて、第１及び第２ＭＩＭＯ多相フィルタ配列それぞれからの第１及び第２デジタル化混合信号を、低帯域及び高帯域分離フィルタ部によってそれぞれフィルタ処理する処理と、低帯域及び高帯域分離フィルタ部から、入力信号の低帯域と入力信号の高帯域をそれぞれ出力する処理と、高帯域及び低帯域のそれぞれを補間する処理と、高帯域をそのオリジナル周波数に戻すために補間された高帯域を混合する処理（mixing）と、再構成入力信号を形成するために入力信号の補間された低帯域と入力信号の補間された高帯域とを合成する処理とを具える方法がある。

【図面の簡単な説明】

【0012】

【図1】図１は、高調波ミキサを用いた従来のＡＤＣシステムのブロック図である。

【図2】図２は、位相応答における局部発振器（ＬＯ）の遅延の影響を示すグラフである。

【図3】図３は、２つのデジタイザ間の時間遅延差を示すグラフである。

【図4】図４は、本発明の実施形態による高調波ミキサを用いたＡＤＣシステムのブロック図である。

【図5】図５は、デジタイザからの補正後の出力スペクトラムを示すグラフである。

【図6A】図６Ａは、本発明の実施形態に関するシミュレーションによる非理想的な伝達関数を示す。

【図6B】図６Ｂは、本発明の実施形態に関するシミュレーションによる非理想的な伝達関数を示す。

【図7】図７は、本発明の実施形態によるフィルタ処理され、分離した高及び低帯域を示す。

【図8】図８は、２ステップ信号源構成設定のブロック図である。

【発明を実施するための形態】

【0013】

図面において、開示されるシステムの類似又は対応する要素は、同じ参照番号で示される。これら図面は、必ずしも縮尺が同じではない。

【0014】

図１は、高調波混合処理（harmonic mixing：ミキシング）を用いた従来のＡＤＣシステムのブロック図である。このシステムでは、試験測定装置１００には、特定の周波数スペクトラムを有する入力信号１０４を複数の分割信号１０６及び１０８に分割（Split：スプリット）するスプリッタ１０２があり、各分割信号は、入力信号１０４の全スペクトラムを実質的には含んでいる。スプリッタ１０２は、入力信号１０４を複数の信号に分割できる種々の回路として良い。例えば、スプリッタ１０４は、抵抗分割器（resistive divider）であっても良い。よって、入力信号１０４の実質的に全ての周波数成分が各分割信号１０６及び１０８中に存在し得る。しかし、パスの個数、使用される高調波信号、などに応じて、スプリッタ１０２の多様な分割信号に関する周波数応答は、異なることがある。

【0015】

分割信号１０６及び１０８は、高調波ミキサ１１０及び１１２にそれぞれ入力される。高調波ミキサ１１０は、分割信号１０６を高調波信号１１４と混合し、混合信号１１６を生成する。同様に、高調波ミキサ１１２は、分割信号１０８を高調波信号１１８と混合し、混合信号１２０を生成する。

【0016】

本願で使用されているように、高調波ミキサは、信号を複数の高調波と混合（mix）するよう構成されるデバイスである。乗算や混合処理（mixing）を、高調波混合処理と関連して説明してきたが、更に詳細には後述のように、信号を複数の高調波と乗算処理する作用を有するデバイスは、高調波ミキサとして使用できる。

【0017】

高調波信号１１４は、数式１＋２ｃｏｓ（２πｆｔ）で表される信号として良く、高調波信号１１８は、数式１−２ｃｏｓ（２πｆｔ）で表される信号として良い。ここで、ｆは、１次高調波を表し、ｔは時間を表す。よって、高調波信号１１４は、ＤＣと周波数ｆの高調波とを有する。

【0018】

高調波信号１１４と同様に、高調波信号１１８は、ＤＣと周波数ｆの高調波とを有する。しかし、周波数ｆにおける１次高調波は、高調波信号１１４における同様の１次高調波に比較して、１８０度位相がずれている。高調波信号１１４及び１１８は、局部発振器（ＬＯ）で生成される。

【0019】

混合信号１１６及び１２０は、ローパス・フィルタ１２２及び１２４にそれぞれ送られる。ローパス・フィルタ１２２及び１２４の出力信号１２６及び１２８は、それぞれデジタイザ１３０及び１３２へそれぞれ送られる。デジタイザ１３０は、混合信号１２６をデジタル化するよう構成される。同様に、デジタイザ１３２は、混合信号１２８をデジタル化するよう構成される。デジタイザ１３０及び１３２は、種々のデジタイザとすることができる。図示しないが、デジタイザ１３０及び１３２のそれぞれが、必要に応じて、プリアンプ（前置増幅器）、フィルタ、アッテネータや他のアナログ回路を有していても良い。よって、デジタイザ１３０に入力される混合信号１２６は、デジタル化処理の前に、増幅、減衰、その他のフィルタ処理がされても良い。

【0020】

デジタイザ１３０及び１３２は、実効（effective）サンプル・レートで動作するよう構成される。いくつかの実施形態では、デジタイザ１３０が、単一のアナログ・デジタル・コンバータ（ＡＤＣ）を含むとしても良い。しかし、別の実施形態では、デジタイザ１３０が、より低いサンプル・レートで動作する複数のインタリーブされたＡＤＣを含み、より高い１つの実効サンプル・レートを実現するようにしても良い。

【0021】

高調波信号１１４及び１１８の少なくとも１つの１次高調波は、デジタイザ１３０及び１３２の少なくとも１つの実効サンプル・レートと異なっている。例えば、高調波信号１１４の１次高調波ｆを７５ＧＨｚとしても良い。デジタイザ１３０のサンプル・レートは、１００ＧＳ／ｓとしても良い。このように、１次高調波ｆは、実効サンプル・レートと異なっている。

【0022】

同期ローパス・フィルタ１３８及び１４０は、デジタイザ１３０からのデジタル化混合信号１３４と、デジタイザ１３２からのデジタル化混合信号１３６とをぞれぞれフィルタ処理するよう構成される。フィルタ処理信号１４２及び１４４は、補間部１４６及び１４８によってそれぞれ補間される。続いて、高調波ミキサ１５４及び１５６は、補間混合信号１５０及び１５２を高調波信号１５８及び１６０とそれぞれ混合するよう構成される。高調波信号１１４及び１１８はアナログ信号であり、高調波信号１５８及び１６０はデジタル信号であるが、これら高調波信号に関する拡大縮小係数（scaling factor）は、互いに同じか又は同様として良い。合算部又は合成部１６６は、再混合信号１６２及び１６４を１つの信号１６８に合成するよう構成される。信号１６８は、続いて、１６×１６多重入力多重出力（Multiple Input Multiple Output：ＭＩＭＯ）多相フィルタ配列１７０によって処理される。その波形は、帯域幅拡大（Bandwidth Enhance：ＢＷＥ）フィルタ１７２によって処理され、再構成出力波形が出力される。

【0023】

図１のシステムは、デジタイザ１３０及び１３２の両方についてのエイリアスされた高帯域が重なる低帯域を直接通過させるという結果になる。デジタイザ１３０及び１３２のそれぞれは、標準的な８重インタリーブを利用し、最終的な再構成信号において、仮想的に１６重インタリーブのように見える共に振る舞う。よって、１６×１６ＭＩＭＯ１７０は、１６個の仮想パイプに作用して、位相及びマグニュチュードを補正し、最終的な出力信号における疑似信号を最小化するのに使用される。

【0024】

しかし、θ度で表されるＬＯのハードウェアの温度が原因の位相の何らかの変化があると、ミキサ出力信号中のエイリアスされた高帯域が全ての周波数においてθ度シフトする一方で、非エイリアスの帯域はシフトしないという結果を生じる。これは、例えば、図２で見ることができる。ＬＯ位相がドリフトすると、高帯域の位相は、一定角度だけ全ての周波数においてドリフトする。例えば、ＬＯの５度のドリフトは、帯域の各周波数において、５度に等しいΔφを生じさせるであろう。

【0025】

図３は、２つの８重デジタイザ１３０及び１３２のクロックにおけるドリフトから生じる一定の時間遅延Δｔを示す。一定時間遅延Δｔは、図３に示すように、位相応答に影響する。

【0026】

ＬＯの位相がシフトした場合、この位相は、複数の仮想パイプの高帯域の位相だけをシフトし、よって、ＭＩＭＯ１７０は、もはや適切には調整されていない。これは、最終出力波形に疑似信号が現れるという結果を生じる。

【0027】

図４は、本発明の実施形態による帯域重複分離アーキテクチャを有する非同期時間（Asynchronous Time Interleave）インタリーブ・システム１９０を示す。本発明の実施形態によれば、低帯域に影響を与えることなく、高帯域信号について、位相を補正できる。加えて、このシステムは、ＭＩＭＯ２００、２０２を、信号の再構成より前の位置であって、個々のデジタイザ１３０、１３２に由来する疑似信号が既に補正されている位置へと動かしている。よって、この処理は、補間する前の、より低いサンプル・レートで、位相とマニュチュードを補正する。この配置は、信号再構成のための演算能力の要件が大幅に低くなるという結果を生じる。

【0028】

加えて、帯域分離フィルタ２０４、２０６、２０８及び２１０の出力信号は、詳細は後述するが、帯域幅拡大（ＢＷＥ）フィルタの前で、既に位相及びマグニチュードが補正されている。よって、２００ＧＳ／ｓ及び４ｋサンプル長のＢＷＥフィルタ２１６は、大幅に縮小でき、高及び低帯域間のクロスオーバー（crossover：横断、またがる）領域において信号を補正することだけに焦点を合わせることができる。即ち、ＢＷＥフィルタは、４,０００サンプル長から約１１サンプル長へと低減できる。更に、ＭＩＭＯフィルタ２００、２０２の長さは、これも詳細は後述するが、２５６から１２８へと低減される。この低減（reduction：縮小）は、図４のシステムにおいて、以下で掘り下げて説明述するが、図１のシステムの速度の約０.７８で動作するという結果となる。

【0029】

図４のＡＴＩシステム１９０には、図１で上述したのと同じ構成要素もあるが、異なる配置がなされている。即ち、入力信号１０４は、信号スプリッタ１０２が受けて、２つのパス１０６及び１０８へと分割される。パス１０６及び１０８それぞれにおける各信号は、ミキサ１１０及び１１２にそれぞれ供給される。ミキサ１１０は、局部発振器（図示せず）からの１＋２ｃｏｓ（ωｔ）信号も受け、ミキサ１１２は、局部発振器からの１−２ｃｏｓ（ωｔ）信号を受ける。混合信号（mixed signal）１１６及び１２０のそれぞれは、ローパス・フィルタ１２２及び１２４へそれぞれ送られ、そして、デジタイザ１３０及び１３２へそれぞれ送られる。

【0030】

しかし、図４では、各デジタイザからの出力信号は、図１に示すように、これら信号を再度一緒に加算し、１６×１６ＭＩＭＯ１７０に入力するのではなくて、８×８ＭＩＭＯ２００及び２０２に供給される。８×８ＭＩＭＯ２００及び２０２のそれぞれは、そのパイプのマグニチュード応答も補正しても良い。

【0031】

図５は、８×８ＭＩＭＯフィルタ・ブロックで補正された後の、デジタイザ１３０及び１３２からのｙ１及びｙ２出力信号スペクトラムを示す。デジタイザ出力信号は、デジタイザ１３０及び１３２について、低帯域５００及び５０２をそれぞれ含んでいる。エイリアスされた高帯域５０４がデジタイザ１３０に関して示されており、そして、デジタイザ１３２に関しては、エイリアスされた高帯域５０６が、エイリアスされた高帯域５０４に対して、位相が１８０度ずれている。３７.５ＧＨｚクロスオーバー領域が５０８において示され、７５ＧＨｚのＬＯ信号が５１０において示されている。５１２は、帯域幅リミットを示す。

【0032】

デジタイザ１３０、１３２の両方は、オリジナルの入力信号が重複されて全帯域を含むので、これら信号を分離する解決策が必要である。これは、更に詳しくは後述のように、本発明の実施形態を用いて行うことができる。

【0033】

８×８ＭＩＭＯ２００、２０２は、正弦波発生装置（図示せず）を用いて校正される。正弦波発生装置は、一方の側にオシロスコープのＡＴＩ入力端子があり、他方の側にパワー・メータがある２つの抵抗性スプリッタに接続される。必要に応じて、高調波の位置について測定値が収集される。続いて、複数フィルタからなる配列を、既知の方法を用いて算出できる。

【0034】

８×８ＭＩＭＯ２００及び２０４それぞれの出力信号ｙ１及びｙ２は、２組のフィルタ、ｈ１フィルタ２０４、ｈ２フィルタ２０６と、ｈ３フィルタ２０８、ｈ４フィルタ２１０に送られる。これは、以下で更に詳しく説明する。校正ブロック２１２は、ｈ１、ｈ２、ｈ３及びｈ４帯域分離及び等化フィルタ２０４、２０６、２０８及び２１０を算出するのに必要なＨ１１、Ｈ１２、Ｈ２１及びＨ２２伝達関数パラメータを記憶している。これら伝達関数パラメータは、製造時に測定され、校正ブロック２１２に記憶される。これは、製造時に行われる。Ｈ１１、Ｈ１２、Ｈ２１及びＨ２２の校正及び測定は、図８を参照して、以下で更に詳しく説明する。

【0035】

帯域分離フィルタ２０４、２０６、２０８及び２１０のためのフィルタ算出アルゴリズム・ブロック・ブロック２１４は、伝達関数Ｈ１１、Ｈ１２、Ｈ２１及びＨ２２の校正ブロック２１２から測定値を受け、そして、ＬＯドリフトである測定された位相φ、２つのデジタイザ１３０及び１３２間の時間遅延Δｔと、クロスオーバー帯域整形フィルタ（図示せず）とを受ける。続いて、このフィルタ算出アルゴリズム・ブロック・ブロック２１４は、帯域分離フィルタ２０４、２０６、２０８及び２１０に関するフィルタ係数ｈ１、ｈ２、ｈ３及びｈ４を算出する。Ｈ１１、Ｈ１２、Ｈ２１及びＨ２２伝達関数パラメータを用いてｈ１、ｈ２、ｈ３及びｈ４を計算するため、入力信号１０４は、ｘＬ＋ｘｈとして表されるが、ここで、ｘＬは低周波数帯域であり、ｘｈは高周波数帯域である。この例では、システムのクロスオーバー周波数は、３７.５ＧＨｚである。ミキサ１１０及び１１２が、高帯域を低帯域周波数レンジのエイリアスにダウン・コンバートする場合、システムは、高帯域に関して、低帯域と比較すると全面的に異なる伝達関数を有している。

【0036】

そこで、２つのＡＴＩチャンネル・パスの成分を表すために、４つの異なる伝達関数ＨＴ１、ＨＴ２、ＨＴ３及びＨＴ４が定義される。

【0037】

ＨＴ１は、図４におけるＡＴＩチャンネルの入力部からミキサ１１０までの周波数領域の伝達関数であって、０度の局部発振器位相を有する。ＨＴ１は、２つの成分、ＨＴ１Ｌ及びＨＴ１ｈへと分割されるが、これらはそれぞれ低帯域及び高帯域成分である。ＨＴ２は、ＡＴＩチャンネルの入力部からミキサ１１２までの周波数領域の伝達関数であって、１８０度の局部発振器位相を有する。ＨＴ２も、２つの成分、ＨＴ２Ｌ及びＨＴ２ｈへと分割されるが、これらはそれぞれ低帯域及び高帯域成分である。ＨＴ３は、ミキサ１１０の出力部から８×８ＭＩＭＯ２００の出力部までの周波数領域の伝達関数である。ＨＴ４は、ミキサ１１２の出力部から８×８ＭＩＭＯ２０２の出力部までの周波数領域の伝達関数である。

【0038】

次に、４つの追加の伝達関数Ｈ１１、Ｈ１２、Ｈ２１及びＨ２２が定義され、これらは入力信号１０４、ｘＬ及びｘｈによって考えられる４つの異なる伝達関数を表す。

【0039】

【数1】

【0040】

【数2】

【0041】

【数3】

【0042】

【数4】

【0043】

ω_０は、ＬＯの周波数を表し、ω_０−ωは、逆の周波数の高帯域のエイリアシングを表し、ミキサのＩＦ出力信号をそのまま残している。位相補正値は、図２及び３で説明したように、ΔｔとΔφである。

【0044】

ハードウェアのデジタイザのクロックは、互いに対してドリフトすることがあるし、ＬＯは、サンプル・クロックに対してドリフトすることがある。２つのミキサ１１０及び１１２は、同じ集積チップ上にあり、固く１つに結合しているので、そのクロックは一緒にドリフトすると考えられる。よって、ＨＴ３（ω）で表されるデジタイザのクロックに対して、エイリアスされた高帯域応答、ＨＴ１ｈ（ω０−ω）及びＨＴ２ｈ（ω０−ω）の位相を調整するのに、Δφを利用してもよい。Δｔの値は、ＨＴ４（ω）応答とＨＴ３（ω）応答の間の一定の時間差を表す。よって、２つの位相エラーの値、ΔφとΔｔは、動作時にオシロスコープによって測定するか、又は、これら値を求めるために、動作時に温度又は湿度の関数として特性を求めなければならない。

【0045】

先の伝達関数（１）から（４）は、ＨＴ３及びＨＴ４のパスにおいて、２つの重複する伝達関数があるという事実を考慮に入れている。即ち、エイリアスされて逆になった高周波数帯域は、低帯域と同じ周波数レンジに位置している。

【0046】

入力信号の低帯域及び高帯域 スペクトラムは、次のように定義できる。

【0047】

【数5】

【0048】

【数6】

【0049】

以下の数式（７）のため、オシロスコープの処理では、基準位相が既知となるように、デジタイザのパイプのクロックのタイミングとＬＯを校正する。デジタイザ１３０及び１３２の１２.５ＧＨｚサンプル・クロックのいずれかに６×周波数乗算器を適用することによってＬＯ信号を得た場合、ＬＯとデジタイザのサンプル・クロックが同期する。よって、ラインタイム動作中に、Δφの位相変化は、測定が可能であり、遅延補正係数として利用できる。数式（７）において、ｔ_ｄは、ＬＯが基準位置からドリフトした時間の量であり、Ｔ_ＬＯは、ＬＯの周期である。

【0050】

【数7】

【0051】

今や、高帯域パス補正を実行するための複素指数関数（exponential）項を加えることができる。これは、主に温度の変化が原因で生じるハードウェアのＬＯのドリフトを補正する。

【0052】

【数8】

【0053】

【数9】

【0054】

【数10】

【0055】

ここで、

【0056】

【数11】

【0057】

ＸＬと（ＸＨ）^〜信号に関して解くための解法は、数式（１２）で示すように書くことができる。

【0058】

【数12】

【0059】

数式（１２）における行列の逆行列は、次のように算出されて記述される。

【0060】

【数13】

【0061】

続いて、数式（１３）における行列の解は、周波数領域で示され、行列で４つの異なるフィルタとして表すことができ、これらは、２つのデジタイザの出力１３４及び１３６において、２つの８×８ＭＩＭＯ２００及び２０２からのｙ１及びｙ２出力信号に適用される必要がある。

【0062】

これら４つフィルタ２０４、２０６、２０８及び２１０は、時間領域ではｈ１、ｈ２、ｈ３及びｈ４として表され、次のように算出される。

【0063】

【数14】

【0064】

【数15】

【0065】

【数16】

【0066】

【数17】

【0067】

追加のＢＷフィルタ（図示せず）が、数式（１４）、（１５）、（１６）及び（１７）中の伝達関数に適用される。このＢＷフィルタは、クロスオーバー整形（Shaping）フィルタとして利用される。加えて、そのストップ帯域は、クロスオーバー領域より上の過剰な利得及びイメージを抑制する。

【0068】

よって、出力信号ｘoutは、リカバリされた低帯域及びリカバリされた高帯域の合算（Sum：和）として表される。φ_０の値は、ユーザの要求により、オシロスコープ内の信号パス補正（signal path compensation ：ＳＰＣ）測定で求めたハードウェア・ミキサのＬＯの校正値である。更に詳細に説明するように、モード・ブロック２３０は、ランタイム（実行）モードか又はＳＰＣモードかのどちらでオシロスコープ２００を動作させるかを選択する。ω_０の値は、ＬＯの周波数である。この例では、ＬＯ周波数は、７５ＧＨｚである。

【0069】

図６Ａ〜Ｂは、上述のハードウェアに関するシミュレーションによる４つの非理想的な伝達関数の例を示し、ＨＴ１、ＨＴ２、ＨＴ３及びＨＴ４として表されている。図７は、更に詳しくは後述のように、デジタル化信号ｙ１及びｙ２にフィルタｈ１、ｈ２、ｈ３及びｈ４を適用した後であって、リカバリされ、分離された高帯域及び低帯域を表す。分離された帯域を得る処理は、２×の補間処理も含む。これは、更に、フィルタｈ３及びｈ４から出力を合算してリカバリされたエイリアスされた高帯域に適用されるミキサ２２４も含む。これによって、システムのマグニチュードは、理想的なフラットな応答へと補正される。システムの非理想的な応答も補正されて、最終的なシステム応答が線形になるとともに、ＬＯのドライブが原因の位相の狂いも補正される。加えて、デジタイザ１３０及び１３２間の時間遅延Δｔも補正される。

【0070】

図８に示す設定を用いて測定されたＨ１１、Ｈ１２、Ｈ２１及びＨ２２伝達パラメータは、続いて、校正ブロック２１２に記憶される。この設定には、光スプリッタ８０２に接続された光インパルス発生装置８００がある。光スプリッタ８０２の２つの出力信号８０４及び８０６は、それぞれ光電（Ｏ／Ｅ）コンバータ８０８及び８１０へ送られる。Ｏ／Ｅコンバータ８０８の出力信号は、オシロスコープ２００へ直接送られる一方で、Ｏ／Ｅコンバータ８１０の出力信号は、オシロスコープ１９０へ送られる前に、３７.５ＧＨｚローパス・フィルタ８１２を通して送られる。

【0071】

以下のようにする。
ＹＬ１は、３７.５ＧＨｚフィルタ８１２を用いたオシロスコープによるデジタイザ１３０由来の取り込んだものの応答を表す。
ＹＬ２は、３７.５ＧＨｚフィルタ８１２を用いたオシロスコープによるデジタイザ１３２由来の取り込んだものの応答を表す。
ＹＦは、全帯域幅インパルスを用いたデジタイザ１３０由来の取り込んだものを表す。
ＹＦ２は、全帯域幅インパルスを用いたデジタイザ１３２由来の取り込んだものを表す。
ＸＬ_ｉｍｐは、帯域幅制限インパルスを表す。
ＸＦ_ｉｍｐは、全帯域幅入力インパルスを表す。
ＸＦｈ_ｉｍｐは、オシロスコープ２００のＡＴＩ入力端子への高帯域インパルスを表す。
ＸＦＬ_ｉｍｐは、オシロスコープ２００のＡＴＩ入力端子への低帯域インパルスを表す。
ＨＬ_ｉｍｐは、光インパルス発生装置８００のローパス・インパルスの周波数応答を表す。
ＨＦ_ｉｍｐは、光インパルス発生装置８００の全帯域の全周波数応答を表す。

【0072】

最初に、帯域幅制限インパルスＸＬ_ｉｍｐが、入力に加えられ、ＹＬ１及びＹＬ２が取り込まれる。これは、制限された帯域幅制限インパルスであるから、高帯域信号はゼロである。そのため、上記数式（１０）は、次のように書くことができる。

【0073】

【数18】

【0074】

従って、

【0075】

【数19】

【0076】

【数20】

【0077】

第２のステップは、全帯域幅 インパルスＸＦ_ｉｍｐを入力に加えて、ＹＦ及びＹＦ２を得ることである。数式（１０）中の要素に関し、校正のこの部分について位相補正がゼロに設定され、位相基準のＳＰＣ値が校正時に使用されるであろうと仮定される。こうなると、数式（１０）は、下記になる。

【0078】

【数21】

【0079】

すると、Ｈ１１及びＨ２１が測定され、そして、ＹＦ及びＹＦ２が取り込まれる。ＸＦＬ_ｉｍｐ及びＸＦｈ^〜_ｉｍｐが、ローパス・フィルタをＸＦ_ｉｍｐに加えるとともに、ハイパス・フィルタをＸＦ_ｉｍｐに加えることによって求められ、それによって、

【0080】

【数22】

【0081】

２つ未知なものが、Ｈ１２及びＨ２２である。これらは、次の数式を用いて解くことができる。

【0082】

【数23】

【0083】

【数24】

【0084】

数式（２３）は、Ｈ１２について次のように解くことができる。

【0085】

【数25】

【0086】

数式（２４）は、Ｈ２２について次のように解くことができる。

【0087】

【数26】

【0088】

よって、Ｈ１１は、数式（１９）によって定義され、Ｈ２１は数式（２０）で定義される一方、Ｈ１２は数式（２５）によって定義され、Ｈ２２は数式（２６）によって定義される。最初、ＹＬ１、ＹＬ２及びＸＬ_ｉｍｐが取り込まれて（acquire）、数式（１９）及び（２０）に入力されてＨ１１及びＨ２１を得る。続いて、測定されて算出された全ての値は、数式（２５）及び（２６）に、Ｈ１２及びＨ２２を得るためにそれぞれ代入できる。上述のように、これら値は、続いて、帯域分離フィルタ２０４、２０６、２０８及び２１０に関するフィルタ係数を算出するために、図４のフィルタ算出アルゴリズム・ブロック２１４に送られる。

【0089】

しかし、本願発明は、Ｈ１１、Ｈ１２、Ｈ２１及びＨ２２に関して上述した校正処理手順に限定されない。校正の数式は、光インパルス発生装置８００とオシロスコープ２００の入力部間の反射損失（return loss）を考慮して導出してもよい。これは、ベクトル・ネットワーク分析測定を実行して反射係数に関するＳパラメータを取得することと、そうした測定を含むように上述の数式を拡張することを含む。

【0090】

帯域分離及び位相マグニチュード補正フィルタ２０４、２０６、２０８及び２１０に戻ると、これら４つのフィルタは、図４に示すように、２つのデジタル化出力波形ｙ１及びｙ２を処理する。フィルタ２０４、２０６、２０８及び２１０は、２００ＧＳ／ｓの最終波形再構成の前に、１００ＧＳ／ｓのベース・サンプル・レートで、エイリアスされた高帯域から低帯域を分離する。しかし、リカバリされた高帯域は、未だにエイリアスされている。低及び高帯域の両方は、ミキサ１１０及び１１２と、デジタイザ１３０及び１３２のそれぞれに関するパスのミスマッチが原因の位相及びマグニチュード・エラーに関して補正されている。即ち、帯域分離は、信号がデジタル化された後に実行される。

【0091】

この時点で、４つのフィルタ２０４、２０６、２０８、２１０が適用され、高帯域をアップ・コンバートでき、ｘＬ及びｘｈの値をリカバリできる。

【0092】

出力信号ｙ１は、フィルタｈ１及びｈ３によってフィルタ処理される一方で、出力信号ｙ２は、フィルタｈ２及びｈ４によってフィルタ処理される。フィルタ２０４及び２０６からの出力信号は、次に、合算部２１８によって１つに合算されて低帯域ｘＬが得られる。フィルタ２０８及び２１０からの出力信号は、次に、合算部２２０によって１つに合算されてエイリアスされた高帯域（ｘｈ）^〜が得られる。フィルタ２０４、２０６、２０８及び２１０は、２つ別々のサンプル・パイプについて作用する代わりに、これらは重複した帯域を有する２つの信号に作用し、これら２つの帯域を２つの異なる信号出力に分離することを除けば、２×２ＭＩＭＯと類似する。よって、フィルタ２０４、２０６、２０８及び２１０は、異なる機能を有するものの、ＭＩＭＯと類似する構造を有する。

【0093】

変数（ｘｈ）^〜は、入力信号のエイリアスされた高帯域を表す。（ｘｈ）^〜からｘｈを得るには、別途、補間及び混合処理ステップが必要である。

【0094】

【数27】

【0095】

【数28】

【0096】

エイリアスされた高帯域（ｘｈ）^〜及び低帯域ｘＬは、上述のように、そのサンプル・レートを１００ＧＳ／ｓから２００ＧＳ／ｓへと増加させるために、２×補間部２２２及び２２３によって補間される。補間部２２２及び２２３は、エイリアスされた高帯域を、そのオリジナルの位置へ戻すように周波数シフトすることを可能にする。

【0097】

変数ｘｌ及び（ｘｈ）^〜は、サンプル・レートを増加させるために２×の係数で補間され、高及び低帯域をエイリアスなしに一緒に加算するのを可能にする。

【0098】

【数29】

【0099】

【数30】

【0100】

エイリアスされた高帯域（ｘｈ）^〜が補間部２２３によって補間された後、高帯域は、乗算部２２４によってｃｏｓ（ω＋φ）で掛け算される。ここで、ωはＬＯ周波数であり、φは、高帯域ｘｈを求めるためにωをハードウェア・ミキサ１１０及び１１２と一致させるのに必要となる位相である。

【0101】

補間された高帯域（ｘＨ）^〜及び補間された低帯域ｘＬは、次に、合算部２２６で一緒に合算される。この時点で、帯域分離フィルタ２０４、２０６、２０８及び２１０は、位相マグニチュード補正出力信号を供給している。しかし、クロスオーバー領域は、未だエラーがあることがある。

【0102】

最終的な信号再構成は、次のように演算される。

【0103】

【数31】

【0104】

ここでｈ_ｌｐは、望ましくないイメージを除去する７０ＧＨｚのローパス・フィルタ２３２である。

【0105】

クロスオーバー領域のエラーを補正するため、ＢＷＥ拡大フィルタ２１６が使用される。再構成波形の補正すべき領域は、３３から４０ＧＨｚまでのクロスオーバー領域中に丁度あるので、ＢＷＥは、長さにして１１サンプルほどの小さいものでよい。上述のように、図１に示す従来のシステムは、再構成波形の全周波数レンジを補正する必要があり、ＢＷＥフィルタ１７２は、２００ＧＳ／ｓで４,０００サンプルという長いものである必要があった。最終再構成出力波形２３６は、ＢＷＥフィルタ２１６から出力され、これは、次のように算出される。

【0106】

【数32】

【0107】

図４に示すように、システムには、ＬＯ位相測定ブロック２２８もある。ＬＯ位相測定ブロックからの出力信号は、モード選択ブロック２３０に入力され、これは、オシロスコープをＳＰＣモードで実行するか、又は、ランタイム・モードで実行するかを選択する。ランタイム・モード中に、フィルタ２０４、２０６、２０８及び２１０が計算される。ＳＰＣは、ユーザが要求したときにオシロスコープが実行する動作である。オシロスコープは、通常のランタイム・アクイジション（信号取り込み）を停止し、オシロスコープの信号パスを校正するアルゴリズムを内部で実行する。即ち、新しい位相測定値φが、ＳＰＣ動作中に算出できる。

【0108】

ＬＯ位相測定ブロック２２８は、デジタイザのサンプル・クロックに対するＬＯの位相を求める。これは、オシロスコープ内の温度センサを読み、その温度に基づいて位相を割り当てることによって実行してもよい。それは、クロスオーバー領域で取り込んだものに信号を導入し、この導入に由来する位相変化を求める追加のハードウェアによって実行してもよい。ＳＰＣ動作は、位相を既知のポイントに設定する能力を有する。従って、ＳＰＣで決められ、メモリ２３４に記憶された基準位相を利用するか、又は、ランタイム中に測定された位相値の変化を利用するかのどちらかとしてもよい。

【0109】

上述のフィルタ、ミキサ、高調波信号、合成部／合算部や、他の関連する要素は、デジタル的に実現できる。例えば、デジタル・シグナル・プロセッサ（ＤＳＰ）、マイクロプロセッサ、プログラマブル・ロジック・デバイス、汎用プロセッサ、又は他の処理システムは、必要に応じた適切な周辺デバイスとともに、デジタル化信号を処理する機能を実現するのに利用できる。機能を実現するのに、完全に集積したものから完全にディスクリートなコンポーネントまでの間の任意のバリエーションを利用できる。

【0110】

デジタル化信号を実質的に直ぐに処理できる複数の実施形態を説明してきたが、デジタル化後のそうした処理は、必要に応じて遅らせることもできる。例えば、デジタイザ１３０及び１３２からのデジタル化データは、後に続く処理のために、メモリに記憶することもできる。

【0111】

いくつかの実施形態では、２つのパスが実現される。しかし、任意の個数のパスを用いてもよい。もし２より多いパスが実現されるなら、スプリッタ１０２は、入ってくる信号１０４を必要個数のパスに分割することになろう。よって、必要な帯域分離フィルタ用に、上述の数式を用いて、式が導かれる。

【0112】

更には、デジタル・フィルタ処理、混合処理（mixing）及び合成処理（combining）は、別々の処理として説明してきたが、こうした複数の処理を組み合わせたり、他の機能に組み込むなどしてもよい。加えて、先の説明は理想的なコンポーネントを仮定していたので、追加の補正では、非理想的なコンポーネントを補正するのに適したような処理を導入してもよい。更には、デジタル化信号を処理する場合、周波数レンジの変更、混合処理などは、そうした変化を表すのに、もっと高いサンプル・レートの結果となるようにできる。デジタル化信号は、必要に応じて、アップ・サンプルしたり、補間したり、などができる。

【0113】

もう１つの実施形態としては、コンピュータ読み出し可能な媒体上に記録されたコンピュータ読み出し可能なコードがあり、これは、実行されたときに、コンピュータに、任意の上述の処理を実施させる。本願で用いるように、コンピュータは、コードを実行できる任意のデバイスである。マイクロプロセッサ、プログラマブル・ロジック・デバイス、マルチプロセッサ・システム、デジタル・シグナル・プロセッサ、などは、全てそうしたコンピュータの例である。いくつかの実施形態では、コンピュータ読み出し可能な媒体は、有体のコンピュータ読み出し可能な媒体としてもよく、これは、コンピュータ読み出し可能なコードを非一時的な手法で記録するよう構成される。

【0114】

その好ましい実施形態で、本発明の原理を説明し図示してきたが、本発明は、そうした原理から離れることなく、構成や細部を変更できることは明らかである。例えば、本発明の概念は、次のように記述してもよい。

【0115】

本発明の概念１は、試験測定装置であって、
入力信号の全帯域幅をそれぞれ実質的に含む第１及び第２分割信号に上記入力信号を分割するスプリッタと、
第１高調波信号と、該第１高調波信号と１８０度位相が異なる第２高調波信号とを生成する局部発振器と、
それぞれ上記第１及び第２分割信号を上記第１及び第２高調波信号と混合して第１及び第２混合信号を生成する第１及び第２高調波ミキサと、
それぞれ上記第１及び第２混合信号をデジタル化して第１及び第２デジタル化混合信号を生成するよう構成される第１及び第２デジタイザと、
それぞれ上記第１及び第２デジタル化混合信号をフィルタ処理するよう構成される第１及び第２多重入力多重出力（ＭＩＭＯ）多相フィルタ配列と、
それぞれ上記第１及び第２多重入力多重出力多相フィルタ配列から上記第１及び第２デジタル化混合信号を受けて、上記第１及び第２デジタイザ間の時間差及び上記局部発振器の位相ドリフトに基づいて、上記入力信号の低帯域と上記入力信号の高帯域に分離して出力するよう構成される低帯域及び高帯域分離フィルタ部と、
上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成するよう構成される合成部と
を具えている。

【0116】

本発明の概念２は、上記概念１の試験測定装置であって、このとき、上記ＭＩＭＯ多相フィルタのそれぞれは、８×８ＭＩＭＯ多相フィルタ配列である。

【0117】

本発明の概念３は、上記概念１の試験測定装置であって、上記再構成入力信号をフィルタ処理するよう構成される帯域幅拡大フィルタを更に具えている。

【0118】

本発明の概念４は、上記概念１の試験測定装置であって、
上記低帯域分離フィルタ部が、
上記第１及び第２多重入力多重出力多相フィルタ配列から上記第１及び第２デジタル化混合信号をそれぞれ受ける第１及び第２低帯域分離フィルタと、
上記第１及び第２低帯域分離フィルタそれぞれの出力信号を合成して上記入力信号の上記低帯域を形成し、上記入力信号の上記低帯域を出力するよう構成される第１合算部とを有し、
上記高帯域分離フィルタ部が、
上記第１及び第２多重入力多重出力多相フィルタ配列から上記第１及び第２デジタル化混合信号をそれぞれ受ける第１及び第２高帯域分離フィルタと、
上記第１及び第２高帯域分離フィルタそれぞれの出力信号を合成して上記入力信号の上記高帯域を形成し、上記入力信号の上記高帯域を出力するよう構成される第２合算部とを有している。

【0119】

本発明の概念５は、上記概念４の試験測定装置であって、このとき、上記第１及び第２高帯域分離フィルタから出力される上記高帯域は、エイリアスされた高帯域であって、上記高帯域分離フィルタ部が、上記エイリアスされた高帯域を非エイリアスの高帯域に変換するための信号を上記エイリアスされた高帯域に乗算するよう構成される高帯域乗算部を更に有し、上記合成部が上記低帯域と上記非エイリアスの高帯域を合成して上記再構成入力信号を形成する。

【0120】

本発明の概念６は、上記概念５の試験測定装置であって、上記エイリアスされた高帯域を上記非エイリアスの高帯域に変換するための上記信号を上記エイリアスされた高帯域に乗算する前に、上記低帯域と上記エイリアスされた高帯域のそれぞれを補間するよう構成される補間部を更に具えている。

【0121】

本発明の概念７は、上記概念１の試験測定装置であって、上記低帯域及び高帯域分離フィルタ部それぞれに関するフィルタ係数を算出するよう構成されるフィルタ算出ユニットを更に具えている。

【0122】

本発明の概念８は、方法であって、
入力信号を、それぞれ上記入力信号の全帯域幅を実質的に含む第１及び第２分割信号に分割する処理と、
第１高調波信号と、該第１高調波信号と１８０度位相が異なる第２高調波信号とを局部発振器によって生成する処理と、
上記第１及び第２分割信号を上記第１及び第２高調波信号とそれぞれ混合して第１及び第２混合信号を生成する混合処理と、
上記第１及び第２混合信号を第１及び第２デジタイザによってそれぞれデジタル化して第１及び第２デジタル化混合信号を生成する処理と、
上記第１及び第２デジタル化混合信号をそれぞれ上記第１及び第２多重入力多重出力（ＭＩＭＯ）多相フィルタ配列によってフィルタ処理する処理と、
上記第１及び第２デジタイザ間の時間差及び上記局部発振器の位相ドリフトに基づいて、上記第１及び第２ＭＩＭＯ多相フィルタ配列それぞれからの上記第１及び第２デジタル化混合信号を、低帯域及び高帯域分離フィルタ部によってそれぞれフィルタ処理する処理と、
上記低帯域及び高帯域分離フィルタ部から、上記入力信号の低帯域と上記入力信号の高帯域をそれぞれ出力する処理と、
上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成する処理と
を具えている。

【0123】

本発明の概念９は、上記概念８の方法であって、このとき、上記ＭＩＭＯ多相フィルタのそれぞれが、８×８ＭＩＭＯ多相フィルタ配列である。

【0124】

本発明の概念１０は、上記概念８の方法であって、帯域幅拡大フィルタによって上記再構成入力信号をフィルタ処理する処理を更に具えている。

【0125】

本発明の概念１１は、上記概念８の方法であって、
上記低帯域分離フィルタ部の第１及び第２低帯域分離フィルタによって、上記第１及び第２多重入力多重出力多相フィルタ配列からの上記第１及び第２デジタル化混合信号をそれぞれ受ける処理と、
上記入力信号の上記低帯域を出力するよう構成される上記第１及び第２低帯域分離フィルタそれぞれの出力信号を合成して上記入力信号の再構成された低帯域を形成する処理と、
上記高帯域分離フィルタ部の第１及び第２高帯域分離フィルタによって、上記第１及び第２多重入力多重出力多相フィルタ配列からの上記第１及び第２デジタル化混合信号をそれぞれ受ける処理と、
上記入力信号の上記高帯域を出力するよう構成される上記第１及び第２高帯域分離フィルタそれぞれの出力信号を合成して上記入力信号の再構成された高帯域を形成する処理と
を更に具えている。

【0126】

本発明の概念１２は、上記概念１１の方法であって、このとき、上記第１及び第２高帯域分離フィルタそれぞれの出力信号を合成して出力された上記再構成された高帯域は、エイリアスされた高帯域であって、上記方法は、エイリアスされ、再構成された高帯域に、上記エイリアスされ、再構成された高帯域を非エイリアスの再構成された高帯域に変換するための信号を乗算する処理を更に具え、このとき、上記入力信号の上記低帯域と上記入力信号の上記高帯域とを合成して再構成入力信号を形成する処理が、上記再構成された低帯域と上記非エイリアスの再構成された高帯域とを合成して上記再構成入力信号を形成する処理を含んでいる。

【0127】

本発明の概念１３は、上記概念１２の方法であって、エイリアスされ、再構成された高帯域に、上記エイリアスされ、再構成された高帯域を非エイリアスの再構成された高帯域に変換するための信号を乗算する処理の前に、再構成された低帯域及びエイリアスされ、再構成された高帯域のそれぞれを補間する処理を更に具えている。

【0128】

本発明の概念１４は、上記概念８の方法であって、上記低帯域及び高帯域分離フィルタ部それぞれのフィルタ係数を算出する処理を更に具えている。

【符号の説明】

【0129】

１０２ スプリッタ
１０４ 入力信号
１０６ 分割信号
１０８ 分割信号
１１０ 高調波ミキサ
１１２ 高調波ミキサ
１１４ 高調波信号
１１６ 混合信号
１１８ 高調波信号
１２０ 混合信号
１２２ ＬＰＦ
１２４ ＬＰＦ
１２６ ＬＰＦ出力信号
１２８ ＬＰＦ出力信号
１３０ デジタイザ
１３２ デジタイザ
１３４ デジタル化混合信号
１３６ デジタル化混合信号
１９０ ＡＴＩシステム
２００ ＭＩＭＯ
２０２ ＭＩＭＯ
２０４ 帯域分離フィルタ
２０６ 帯域分離フィルタ
２０８ 帯域分離フィルタ
２１０ 帯域分離フィルタ
２１２ 校正ブロック
２１４ フィルタ算出アルゴリズム・ブロック
２１６ ＢＷＥ拡大フィルタ
２１８ 合算部
２２０ 合算部
２２２ ２×補間部
２２３ ２×補間部
２２４ 乗算部
２２６ 合算部
２２８ ＬＯ位相測定ブロック
２３０ モード・ブロック
２３２ ローパス・フィルタ
２３４ メモリ
２３６ 最終再構成出力波形
８００ 光インパル発生装置
８０２ 光スプリッタ
８０８ Ｏ／Ｅコンバータ
８１０ Ｏ／Ｅコンバータ
８１２ ローパス・フィルタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】