特許 6900469 成膜装置および圧電膜の成膜方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6900469

(24)【登録日】2021年6月18日

(45)【発行日】2021年7月7日

(54)【発明の名称】成膜装置および圧電膜の成膜方法

(51)【国際特許分類】

   C23C 14/34 20060101AFI20210628BHJP

   C23C 14/08 20060101ALI20210628BHJP

   H01L 21/363 20060101ALI20210628BHJP

【ＦＩ】

   C23C14/34 T

   C23C14/08 K

   H01L21/363

【請求項の数】7

【全頁数】18

(21)【出願番号】特願2019-517536(P2019-517536)

(86)(22)【出願日】2018年4月18日

(86)【国際出願番号】JP2018016051

(87)【国際公開番号】WO2018207577

(87)【国際公開日】20181115

【審査請求日】2019年11月1日

(31)【優先権主張番号】特願2017-92959(P2017-92959)

(32)【優先日】2017年5月9日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】306037311

【氏名又は名称】富士フイルム株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】特許業務法人太陽国際特許事務所

(72)【発明者】

【氏名】村上 直樹

(72)【発明者】

【氏名】▲高▼橋 秀治

【審査官】 若土 雅之

(56)【参考文献】

【文献】 特開２０１１−０６８９１８（ＪＰ，Ａ）

【文献】 特表２００８−５３８８５２（ＪＰ，Ａ）

【文献】 特開２０００−１３３４１２（ＪＰ，Ａ）

【文献】 特開２００９−２４９７１３（ＪＰ，Ａ）

【文献】 特表２０１６−５３４２２５（ＪＰ，Ａ）

【文献】 国際公開第２０１６／１３６２５５（ＷＯ，Ａ１）

【文献】 特開２００３−２７７９０９（ＪＰ，Ａ）

【文献】 特開２００２−２１７１６８（ＪＰ，Ａ）

【文献】 特表２０１２−５１８７２２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｃ２３Ｃ １４／００−１６／５６

Ｈ０１Ｌ ２１／３１

２１／３１６

４１／３１６

(57)【特許請求の範囲】

【請求項1】

成膜ガスの導入と排気が可能な成膜チャンバと、該成膜チャンバ内に配置された、ターゲットを保持するターゲット保持部と、前記成膜チャンバ内に前記ターゲット保持部と対向して配置された、基板を保持する基板保持部と、前記ターゲット保持部と前記基板保持部との間の空間にプラズマを発生させる高周波スパッタ電源とを備え、前記ターゲットをスパッタして前記基板に薄膜を成膜する成膜装置であって、
前記成膜チャンバ内に、前記ターゲットがスパッタされて飛散したターゲット材料が前記成膜チャンバの内壁面に付着するのを防止する防着機構を備え、
該防着機構が、前記基板保持部上の前記基板が設置される領域の周縁に備えられた基板周縁防着板と、該基板周縁防着板の外周に該基板周縁防着板と離間して配置された基板外周域防着板とを少なくとも含む複数の防着板からなり、
前記基板周縁防着板および前記基板外周域防着板のいずれか一方の防着板に電気的に接続された、該一方の防着板の電位を調整する電位調整機構を備え、
前記電位調整機構と接続された前記一方の防着板と、前記複数の防着板のうち該一方の防着板と隣り合って配置される防着板とが、０．５ｍｍ〜３．０ｍｍの間隔で配置されており、
前記成膜チャンバ内における異常放電の発生を検出する異常放電検出部と、
前記異常放電検出部により、前記異常放電の発生が検出された場合に、異常放電を抑制する異常放電制御部を備え、
前記異常放電制御部が、前記薄膜が所定厚みに達した後、前記高周波スパッタ電源をオフする際に、プラズマインピーダンスを制御して、プラズマ密度を段階的に下げるものである、成膜装置。

【請求項2】

前記高周波スパッタ電源に接続されたインピーダンス整合器を備え、
前記異常放電制御部が、前記インピーダンス整合器を制御して放電周波数を調整することにより前記プラズマインピーダンスを制御する請求項１記載の成膜装置。

【請求項3】

前記異常放電制御部が、前記電位調整機構による前記電位の調整を制御することにより、前記プラズマインピーダンスを制御する請求項２記載の成膜装置。

【請求項4】

請求項１から３いずれか１項記載の成膜装置を用いた圧電膜の成膜方法であって、
前記高周波スパッタ電源をオンにしてプラズマを生成してスパッタを開始し、
前記電位調整機構により、グランド電位に対する電位差が２０Ｖ以上となる電位を前記一方の防着板に与えた状態で、前記基板上にターゲット材料を堆積させて圧電膜を成膜する圧電膜の成膜方法。

【請求項5】

前記高周波スパッタ電源をオフする際に、前記高周波スパッタ電源の出力を段階的に下げることにより前記プラズマ密度を段階的に下げる請求項４記載の圧電膜の成膜方法。

【請求項6】

前記高周波スパッタ電源をオフする際に、前記高周波スパッタ電源の出力をパルス駆動し、パルス周波数を段階的に下げることにより前記プラズマ密度を段階的に下げる請求項４記載の圧電膜の成膜方法。

【請求項7】

前記高周波スパッタ電源をオフする際に、前記プラズマ密度を段階的に下げると共に、前記電位調整機構を用いて前記一方の防着板の電位を調整することにより前記プラズマ密度を段階的に下げる請求項４から６いずれか１項記載の圧電膜の成膜方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スパッタリング法により薄膜を成膜するための成膜装置およびその成膜装置を用いた圧電膜の成膜方法に関する。

【背景技術】

【0002】

スパッタリング法による成膜方法は薄膜の成膜技術としてよく知られている。スパッタ成膜装置においては、成膜チャンバ内にプラズマを発生させ、その成膜チャンバ内に配置されたターゲットをスパッタし、ターゲットと対向して配置される基板の表面にターゲット材料を堆積させることにより薄膜を形成することができる。このスパッタ成膜装置においては、スパッタ成膜の際に成膜チャンバの内壁面にターゲット材料が付着するのを防止するために、成膜チャンバ内に防着板を備えている（特開平６−２００３６９号公報、特開２００３−２４７０５８号公報等）。

【0003】

スパッタ成膜を用い、圧電性の高い圧電膜を作製する方法が本出願人により提案されている（特開２００９−２４９７１３号公報等）。

【発明の概要】

【発明が解決しようとする課題】

【0004】

既述の通り、成膜装置内において成膜時には、防着板にターゲット材料が付着し、繰り返し成膜を行うと、その付着量は徐々に増加する。防着板にターゲット材料が付着した状況下において、成膜チャンバ内にアーキングが発生すると、防着板に付着した堆積物が飛散しパーティクルとなり、成膜面上に付着する等の不具合が生じる場合がある。また、アーキングが発生すると基板表面に電位変化が生じ、成膜される薄膜の性能の低下（膜厚の減少、組成ズレなど）につながる場合がある。

【0005】

成膜対象が圧電膜である場合には、アーキングの発生により、パイロクロア層などの圧電性を有しない領域生じるなどの圧電性能の低下による問題が著しい。
また、パーティクルは、デバイス製造時に配線のショート、圧電膜の絶縁破壊などによる歩留まりの低下を引き起こす原因となり、また、デバイス中にパーティクルが存在すると、耐久性の劣化や高温駆動耐性の低下を引き起こす。歩留まりよく圧電膜を成膜するためには、アーキング発生による歩留まりの低下、基板面内での膜厚や膜性能の面内分布低下を抑制する必要がある。すなわち、成膜方法としては、均一な膜厚および膜性能を有する圧電膜の成膜方法が求められている。

【0006】

本発明は、上記事情に鑑み、アーキングの発生を抑制できる成膜装置を提供することを目的とする。また、本発明は、均一な膜厚および膜性能を有する圧電膜の成膜方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の成膜装置は、成膜ガスの導入と排気が可能な成膜チャンバと、成膜チャンバ内に配置された、ターゲットを保持するターゲット保持部と、成膜チャンバ内にターゲット保持部と対向して配置された、基板を保持する基板保持部と、ターゲット保持部と基板保持部との間の空間にプラズマを発生させる高周波スパッタ電源とを備え、ターゲットをスパッタして基板に薄膜を成膜する成膜装置であって、
成膜チャンバ内に、ターゲットがスパッタされて飛散したターゲット材料が成膜チャンバの内壁面に付着するのを防止する防着機構を備え、
防着機構が、基板保持部上の基板が設置される領域の周縁に備えられた基板周縁防着板と、基板周縁防着板の外周に基板周縁防着板と離間して配置された基板外周域防着板とを少なくとも含む複数の防着板からなり、
基板周縁防着板および基板外周域防着板のいずれか一方の防着板に電気的に接続された、一方の防着板の電位を調整する電位調整機構を備え、
電位調整機構と接続された一方の防着板と複数の防着板のうち一方の防着板と隣り合って配置される防着板とが、０．５ｍｍ〜３．０ｍｍの間隔で配置されている成膜装置である。

【0008】

本発明の成膜装置においては、成膜チャンバ内における異常放電の発生を検出する異常放電検出部と、異常放電検出部により、異常放電の発生が検出された場合に、異常放電を抑制する異常放電制御部を備えていることが好ましい。

【0009】

本発明の成膜装置においては、異常放電制御部が、プラズマインピーダンスを制御するものであることが好ましい。

【0010】

本発明の成膜装置においては、高周波スパッタ電源に接続されたインピーダンス整合器を備え、異常放電制御部が、インピーダンス整合器を制御して放電周波数を調整することによりプラズマインピーダンスを制御するものであってもよい。

【0011】

本発明の成膜装置においては、異常放電制御部が、電位調整機構による電位の調整を制御することにより、プラズマインピーダンスを制御するものであってもよい。

【0012】

本発明の圧電膜の成膜方法は、上記の本発明の成膜装置を用いた成膜方法であって、
高周波スパッタ電源をオンにしてプラズマを生成してスパッタを開始し、
電位調整機構により、グランド電位に対する電位差が２０Ｖ以上となる電位を一方の防着板に与えた状態で、基板上にターゲット材料を堆積させて圧電膜を成膜する圧電膜の成膜方法である。

【0013】

本発明の圧電膜の成膜方法においては、圧電膜が所定厚みに達した後、高周波スパッタ電源をオフする際に、プラズマ密度を段階的に下げることが好ましい。

【0014】

上記高周波スパッタ電源をオフする際に、高周波スパッタ電源の出力を段階的に下げることによりプラズマ密度を段階的に下げることができる。
あるいは、高周波スパッタ電源をオフする際に、高周波スパッタ電源の出力をパルス駆動し、パルス周波数を段階的に下げることによりプラズマ密度を段階的に下げてもよい。

【0015】

さらには、上記高周波スパッタ電源をオフする際に、プラズマ密度を段階的に下げると共に、電位調整機構を用いて一方の防着板の電位を調整することによりプラズマ密度を段階的に下げてもよい。

【発明の効果】

【0016】

本発明の成膜装置は、成膜チャンバ内に、成膜チャンバの内壁面へのターゲット材料の付着を防止する防着機構を備え、防着機構が基板保持部上の基板が設置される領域の周縁に備えられた基板周縁防着板と、基板周縁防着板の外周に基板周縁防着板と離間して配置された基板外周域防着板とを少なくとも含む複数の防着板からなり、基板周縁防着板および基板外周域防着板のいずれか一方の防着板に電気的に接続された、一方の防着板の電位を調整する電位調整機構を備え、電位調整機構と接続された一方の防着板と、複数の防着板のうちその一方の防着板と隣り合って配置される防着板とが、０．５ｍｍ〜３．０ｍｍの間隔で配置されているので、アーキング発生を抑制することができる。アーキング発生を抑制することができるので、安定なプラズマによる成膜を行うことができ、また成膜チャンバ内におけるパーティクルの発生を抑制することができる。したがって、均一な膜厚および膜性能の薄膜を得ることができる。また、電位調整機構を備えているので、成膜時には基板もしくは基板周囲の電位をプラズマ電位に近づけることができ、逆スパッタを抑制することができる。特にＰＺＴ（チタン酸ジルコン酸鉛）系の圧電膜の場合にはＰｂ抜けによる膜性能の低下を抑制することができる。

【図面の簡単な説明】

【0017】

【図1】第１の実施形態の成膜装置の概略構成を示す模式図である。

【図2】第１の実施形態の成膜装置の一部を拡大して示した拡大図である。

【図3】成膜装置中における、基板、基板周縁防着板および基板外周域防着板の位置関係を示す平面図である。

【図4】第２の実施形態の成膜装置の概略構成を示す模式図である。

【図5】第３の実施形態の成膜装置の概略構成を示す模式図である。

【図6】第１の電位調整機構を示す回路図である。

【図7】第２の電位調整機構を示す回路図である。

【図8】第３の電位調整機構を示す回路図である。

【図9】第４の電位調整機構を示す回路図である。

【図10】第４の実施形態の成膜装置の概略構成を示す模式図である。

【図11】第５の実施形態の成膜装置の概略構成を示す模式図である。

【図12A】アーキング発生時の電位変化の一例を示す図である。

【図12B】アーキング発生時の電位変化の他の一例を示す図である。

【図12C】アーキング発生時の電位変化のさらに他の一例を示す図である。

【図13A】電源オフ時のＲＦ出力（高周波スパッタ電源の出力）制御の一例を示す図である。

【図13B】電源オフ時のＲＦ出力制御の他の一例を示す図である。

【図13C】電源オフ時のＲＦ出力制御のさらに他の一例を示す図である。

【発明を実施するための形態】

【0018】

以下、本発明の圧電膜成膜装置および圧電膜の成膜方法の実施形態について、図面を参照して説明する。

【0019】

図１に、本発明の第１の実施形態の圧電膜の成膜装置の概略構成を示す。
本成膜装置１は高周波スパッタリング装置から構成される。成膜装置１は、成膜ガスＧの導入と排気が可能な成膜チャンバ１５と、成膜チャンバ１５（以下において、単に「チャンバ１５」ともいう。）内に配置された、ターゲットＴを保持するターゲット保持部であるバッキングプレート１１と、成膜チャンバ１５内にバッキングプレート１１と対向して配置された、基板Ｓを保持する基板保持部であるステージ１２と、カソードとして機能するバッキングプレート１１およびステージ１２間の空間（成膜処理空間）にプラズマを発生させる高周波スパッタ電源１８（以下において、ＲＦスパッタ電源１８という。）とを備えている。

【0020】

ステージ１２は、基板Ｓを所定温度に加熱することが可能な構成を有し、成膜チャンバ１５の内壁面に固定された支持台１３上に固定されている。支持台１３の少なくとも一部は絶縁体から構成されており、この支持台１３によりステージ１２と成膜チャンバ１５とは電気的に分離されている。

【0021】

バッキングプレート１１はチャンバ１５の外部に配置されたＲＦスパッタ電源１８に接続されており、バッキングプレート１１がプラズマを発生させるためのプラズマ電極（カソード電極）を兼ねる。ターゲットＴの使用効率を良くするため、成膜速度を速くするため、および膜厚を均一にするためにバッキングプレート１１の外部にマグネトロン磁石１９が配置されている。

【0022】

成膜装置１においては、ＲＦスパッタ電源１８およびプラズマ電極（カソード電極）として機能するバッキングプレート１１がチャンバ１５内にプラズマを発生させるプラズマ発生手段を構成する。

【0023】

成膜装置１には、チャンバ１５内に成膜ガスＧを導入するガス導入手段１６と、チャンバ１５内のガスの排気Ｖを行なうガス排出管１７が備えられている。成膜ガスとしては、Ａｒ、またはＡｒ／Ｏ_２混合ガスなどが使用される。

【0024】

さらに、成膜装置１には、チャンバ１５内において、ターゲットがスパッタされて飛散したターゲット材料が成膜チャンバの内壁面に付着するのを防止する防着機構２０が備えられている。防着機構２０は、複数の防着板から構成されており、成膜処理空間とチャンバ１５の内壁面との間を仕切るように、成膜処理空間を囲んで配置されている。成膜装置１において、防着機構２０は、ターゲット外周域防着板２１と、基板周縁防着板２３と、基板外周域防着板２２とから構成されている。ターゲット外周域防着板２１は、バッキングプレート１１側のチャンバ１５の内壁面に固定され、バッキングプレート１１に装着されるターゲットＴの外周を囲み、ターゲットＴと離間して備えられている。基板周縁防着板２３は、ステージ１２上の基板Ｓが設置される領域の周縁に備えられている。基板外周域防着板２２は、基板周縁防着板２３の外周に基板周縁防着板２３と離間して備えられている。

【0025】

そして、本成膜装置１においては、基板周縁防着板２３に電気的に接続され、基板周縁防着板２３の電位を調整する電位調整機構１００が備えられている。電位調整機構１００はステージ１２に接続されており、基板周縁防着板２３とはステージ１２を介して電気的に接続されている。

【0026】

電位調整機構１００は、例えば、高周波電源およびその高周波電源とステージ１２との間のインピーダンスを調整するためのインピーダンス整合器等から構成することができる。その他、ステージ１２の電位を調整するためのインピーダンスが可変なＬＣＲ（Ｌ：インダクタンス、Ｃ：キャパシタンス、Ｒ：レジスタンス）回路を備えて、ステージ１２のインピーダンスを可変させることで電位を変更できる構成であってもよい。

【0027】

本例においては、図２に示すように、基板周縁防着板２３と基板外周域防着板２２とは図中水平軸方向において距離ｄ_１、水平軸方向に垂直な垂直軸方向においてｄ_２で離間して配置されている。ここでは、距離ｄ_１およびｄ_２が０．５ｍｍ以上３．０ｍｍ以下となるように防着板２２、２３は配置されている。なお、距離ｄ_１およびｄ_２は１．０ｍｍ以上であることが好ましく、１．５ｍｍ以上であることがより好ましく、２．０ｍｍ以上であることがさらに好ましい。また、基板周縁防着板２３と基板外周域防着板２２と対向する位置同士の距離（間隔）は全域に亘って３．０ｍｍ以下、好ましくは３．０ｍｍ未満、さらに好ましくは２．５ｍｍ以下である。

【0028】

なお、基板周縁防着板２３と基板外周域防着板２２を含む防着機構２０を構成する複数の防着板は、チャンバ１５の内壁面へのターゲット材料の付着を防止する観点から、隣り合う防着板同士の隙間が全域に亘って３．０ｍｍ未満、好ましくは２．５ｍｍ以下であることが好ましい。

【0029】

なお、図３に示すように、図中グレーで示す基板周縁防着板２３は円形の基板Ｓを囲むリング状の防着板であり、以下において防着リング２３と称する。基板外周域防着板２２は防着リング２３と同心円状のリング面状部２２ａと円筒部２２ｂから構成されている。基板外周域防着板２２は、その円筒部２２ｂの一部がチャンバ１５の内壁面に固定されている（図１参照）。

【0030】

チャンバ１５の壁面はグランド（ＧＮＤ）電位とされており、チャンバ１５の内壁面に固定されて電気的に接続されているターゲット外周域防着板２１および基板外周域防着板２２はいずれもＧＮＤ電位とされている。

【0031】

一方、防着リング２３はチャンバ１５に接続されておらず、基板外周域防着板２２とは異なる電位を有するものとなっている。防着リング２３は電位調整機構１００により任意に電位が変化可能とされており、基板外周域防着板２２はＧＮＤ電位である。詳細は後述するが、圧電膜を成膜する場合にはステージ１２の電位をプラズマ電位に近づけるためにステージ１２にＧＮＤ電位に対して所定の電位差を与えるように制御する。そのため、成膜時において、防着リング２３と基板外周域防着板２２とには電位差が生じる。電位差のある箇所ではアーキングが生じ得るが、防着リング２３と基板外周域防着板２２との距離を０．５ｍｍ以上と設定することにより、アーキングの発生を抑制することができる。両者の距離を１．５ｍｍ以上とすることにより、さらに効果的にアーキングの発生を抑制することができる。なお、防着リング２３と基板外周域防着板２２との距離を３．０ｍｍ以下としておくことにより、成膜中にスパッタされたターゲット材料が防着板間に回り込んで、ステージ１２の側面やチャンバの内壁面に付着するのを抑制できる。上記距離を２．５ｍｍ以下とすることがより好ましい。
このように、電位差を有する防着板間の距離を０．５ｍｍ以上、好ましくは１．５ｍｍ以上、さらに好ましくは２．０ｍｍ以上とすることにより、アーキングの発生を抑制することができる。

【0032】

成膜する薄膜が圧電膜である場合には、基板の電位をプラズマ電位（例えば、４０〜５０Ｖ程度）に近いものとすることにより、圧電膜の膜性能を高めることができる。したがって、圧電膜を成膜する際には、電位調整機構１００によりＧＮＤ電位に対して２０Ｖ以上の電位差の電位をステージ１２に与えることが好ましい。この電位調整により、防着リング２３と基板外周域防着板２２との電位差は２０Ｖ以上となるような場合には、アーキング発生抑制のために両者の距離を１．５ｍｍ以上とすることが好ましく、２．０ｍｍ以上とすることがより好ましい。

【0033】

なお、基板外周域防着板２２をチャンバ１５の壁面に接続することなくフローティング電位としても良い。基板外周域防着板２２がフローティング電位である場合、防着リング２３、あるいはターゲット外周域防着板２１とは異なる電位を有するものとなる。この場合、基板外周域防着板２２と防着リング２３との間のみならず、基板外周域防着板２２とターゲット外周域防着板２１との距離も０．５ｍｍ以上３．０ｍｍ以下の関係を満たしていることが好ましい。上記の場合と同様に、０．５ｍｍ以上であれば、電位差が生じた箇所で発生しうるアーキングを抑制する効果を得ることができ、３．０ｍｍ以下であれば材料の回り込みを抑制できるからである。すなわち、隣り合って配置される防着板同士に電位差が生じるとアーキングが発生する恐れがあるため、電位差を有して隣り合う防着板同士は０．５ｍｍ以上、好ましくは１．５ｍｍ以上、より好ましくは２．０ｍｍ以上の間隔で配置する。

【0034】

防着機構２０を構成する各防着板の材質は、非磁性体金属であることが望ましい。一般的に用いられるステンレス鋼であるＳＵＳ３０４は、マグネトロンスパッタにおける強磁場化において磁性を持ってしまい、防着板間でも磁界が発生する。そのため磁界によって電子が移動し安くなるのでアーキングが発生しやすくなってしまう。防着板の材質が非磁性体金属であれば、磁化されないため、アーキングの発生抑制につながる。非磁性体金属の中でも圧電膜との密着性も良い点からＴｉを用いることが有効である。しかしＴｉは高価であるため、比較的安価なステンレス鋼を用いることが良い。ステンレス鋼のうち、磁性を持ちにくいＳＵＳ３０４ＬやＳＵＳ３０５、ＳＵＳ３０５Ｍ、ＳＵＳ３１６、ＳＵＳ３１６Ｌを用いることが有効である。

【0035】

図４は、第２の実施形態の成膜装置２の概略構成を示す。第１の実施形態の成膜装置１と同等の要素については同一の符号を付し、詳細な説明を省略する。以下の実施形態において同様とする。
本実施形態の成膜装置２は、防着機構２０の構成が成膜装置１の場合と一部異なっている。本実施形態においては成膜装置１におけるリング面状部と円筒部を有する基板外周域防着板２２に代えて、防着リング２３の外周に沿ったリング面状部からなる基板外周域防着板２５と、その基板外周域防着板２５のさらに外周に配置される円筒状の防着板２４とを備えている。

【0036】

本成膜装置２においては、基板Ｓがフローティング電位とされている。すなわち、基板Ｓを支持するステージ１２および基板Ｓの外周縁に備えられている防着リング２３がフローティング電位とされている。他方、基板外周域防着板２５に電位調整機構１００が接続されており、基板外周域防着板２５の電位が調整可能とされている。円筒状の防着板２４はチャンバ１５と接続されてＧＮＤ電位となっている。

【0037】

すなわち、本成膜装置２においては、ターゲット外周域防着板２１と円筒状の防着板２４はＧＮＤ電位、基板外周域防着板２５は調整された任意の電位、防着リング２３はフローティング電位を有することとなる。既述の通り、成膜中において、隣り合う防着板間で電位差があるとアーキングが生じやすくなる。したがって、本成膜装置２においては、隣り合う円筒状の防着板２４と基板外周域防着板２５の距離、および、基板外周域防着板２５と防着リング２３の距離はいずれも０．５ｍｍ以上、好ましくは１．０ｍｍ以上、より好ましくは１．５ｍｍ以上、さらに好ましくは２．０ｍｍ以上となるように設置される。これにより、各防着板間におけるアーキングの発生を抑制することができ、良好な圧電膜の成膜を実現することが可能となる。

【0038】

図５は、第３の実施形態の成膜装置３の概略構成を示す。
本実施形態の成膜装置３においては防着機構２０が６つの防着板２３、２５〜２９から構成されている。防着リング２３と、その外周に沿ったリング面状部みからなる基板外周域防着板２５とは既述の成膜装置２と同様である。さらには４つの円筒状の防着板２６、２７、２８および２９が共働して成膜処理空間を囲むように配置されている。

【0039】

本実施形態の成膜装置３では、防着リング２３には、基板Ｓのステージ１２を介して第１の電位調整機構１００Ａが接続され、基板外周域防着板２５には第２の電位調整機構１００Ｂが接続され、最も大きい円筒状の防着板２７には第３の電位調整機構１００Ｃが接続される。そして、第１の電位調整機構１００Ａ、第２の電位調整機構１００Ｂおよび第３の電位調整機構１００Ｃのそれぞれが、電位調整可能とされている。他の３つの円筒状の防着板２６、２８および２９はチャンバ１５の内壁面に固定されており、電気的にもチャンバと接続されたＧＮＤ電位である。
このように、本発明の成膜装置においては、防着機構２０を構成する防着板の枚数には制限はなく、それぞれに、あるいはそのうちの単数あるいは複数の防着板に電位を調整する電位調整機構が設けられていてもよい。成膜時に電位差が生じる防着板間の間隔が０．５ｍｍ以上であればよい。また、隣り合う防着板の間隔はターゲット材料の回り込みを防止する観点から３．０ｍｍ未満であることが好ましく、２．５ｍｍ以下であることがさらに好ましい。
本構成によっても、防着板間におけるアーキングの発生を抑制する効果を奏する。また、複数の防着板に電位を調整する電位調整機構を備えているので、より均質な成膜に適した電位分布に設定することができる。

【0040】

上記各実施形態の電位調整機構１００の具体的な構成例を図６〜９に示す。
図６に示す電位調整機構１００は、インピーダンス整合器１０１と高周波電源１０２を備え、インピーダンス整合器１０１を介して高周波電源１０２がステージ１２もしくは防着板に接続される。
図７に示す電位調整機構１００は、インピーダンス整合器１０１と直流電源１０３を備え、インピーダンス整合器１０１を介して直流電源１０３がステージもしくは防着板に接続される。
上記図６および図７に示す電位調整機構によりステージもしくは防着板の電位を調整することが可能である。

【0041】

一方で、通常の高周波電源にインピーダンス整合器を用いた回路で形成された電位調整機構の場合、調整電位がマイナス電位となることがある。プラズマ電位と基板周辺の電位との差を小さくして、逆スパッタを抑制するためには、調整電位をプラス電位とする必要がある。調整電位をプラス電位とするためには、図８に示すような通常の高周波電源１１２にインピーダンス整合器１１１を用いた回路に高周波フィルタ１１３を介して直流電源１１４を接続した構成の電位調整機構１００を用いればよい。図８に示す電位調整機構１００によれば、電位をプラスに調整することが可能である。

【0042】

また、図９に示すような、高周波電源１２２に接続されたトランスコア１２１を備えた回路にさらにコンデンサ１２５、抵抗１２４を介して直流電源１２３が接続されてなるトランス結合型の回路構成の電位調整機構１００を用いてもよい。図９に示す電位調整機構１００によれば、電位をプラスに調整することが可能である。

【0043】

本発明の成膜装置においては、さらに、異常放電検出部および異常放電制御部を備えてもよい。
図１０に、第４の実施形態の成膜装置４の概略構成を示す。
本成膜装置４は、図１に示した第１の実施形態の成膜装置１において、ＲＦスパッタ電源１８に接続された異常放電検出部５０と、異常放電検出部５０に接続された異常放電制御部５２を備え、さらにＲＦスパッタ電源１８とバッキングプレート１１との間にインピーダンス整合器５４を備えている。

【0044】

成膜中にアーキングが発生すると、ＲＦスパッタ電源１８におけるＶｐｐやＶｄｃ値が変化する。異常放電検出部５０はそのＶｐｐあるいはＶｄｃをモニタすることにより、その変化により異常放電を検収する。そして異常放電を検出した場合には、ＲＦスパッタ電源１８、インピーダンス整合器５４および電位調整機構１００に接続された異常放電制御部５２がＲＦスパッタ電源１８、インピーダンス整合器５４および／または電位調整機構１００に、プラズマインピーダンスを制御するための信号を送信し、操作することで発生している異常放電を抑制する。

【0045】

図１１に、第５の実施形態の成膜装置５の概略構成を示す。
本成膜装置５は、図１に示した第１の実施形態の成膜装置１において、電位調整機構１００に接続された異常放電検出部５０およびその異常放電検出部５０に接続された異常放電制御部５２を備え、またＲＦスパッタ電源１８とバッキングプレート１１との間にインピーダンス整合器５４を備えている。成膜中に異常放電が発生すると、ＲＦスパッタ電源１８におけるＶｐｐやＶｄｃ値が変化する。ＲＦスパッタ電源１８のＶｐｐあるいはＶｄｃが変化すると電位調整機構１００により電位が調整されたステージ１２や防着板２３の電位も変化する。本装置５おいては、異常放電検出部５０は、ステージ１２の電位をモニタしており、その変化により異常放電を検収する。そして異常放電を検出した場合には、電位調整機構１００と、ＲＦスパッタ電源１８およびインピーダンス整合器５４とに接続された異常放電制御部５２が電位調整機構１００、ＲＦスパッタ電源１８および／またはインピーダンス整合器５４にプラズマインピーダンスを制御するための信号を送信し、操作することで発生している異常放電を抑制する。

【0046】

図１１の成膜装置５において異常放電検出部５０にて異常放電時のステージ電位の変化を図１２Ａ〜図１２Ｃに模式的に示す。通常放電時には、電位は一定となっているが、異常放電発生時には、電圧が変動している。図１２Ａに示すように、異常放電が生じ初期電位より電位が低下する。図１２Ｂに示すように、異常放電時に電位が一旦低下し、その後すぐに初期電位に戻る場合もある。さらに、図１２Ｃに示すように、異常放電発生時から電位が周期的に変化し、断続的に異常放電が発生する場合もある。

【0047】

最初の異常放電を検出した時点でプラズマインピーダンスを制御することにより、異常放電の継続を抑制したり、さらなる異常放電の発生を抑制したりすることが可能となる。異常放電の制御時には、プラズマ電位を下げるようにプラズマインピーダンスを制御する。プラズマインピーダンスの制御としては、例えば、以下の方法が挙げられる。

【0048】

カソード側のインピーダンス整合器５４のインピーダンスを変化させることによりプラズマインピーダンスを制御し、プラズマ電位を下げることで異常放電を抑制することができる。

【0049】

また、ＲＦスパッタ電源１８の出力を微調整することによりプラズマインピーダンスを制御し、プラズマ電位を下げることで異常放電を抑制することができる。出力の微調整は、例えば、成膜中のＲＦスパッタ電源の出力が２．０ｋＷだった場合に、１．５ｋＷに１秒程度下げてから元に戻すなどである。

【0050】

あるいは、ＲＦスパッタ電源１８の放射周波数を微調整することによりプラズマインピーダンスを制御し、プラズマ電位を下げることで異常放電を抑制することもできる。放射周波数の微調整は、例えば、通常時１３．５６ＭＨｚで出力している周波数を数Ｈｚごとに変化させるなどである。

【0051】

電位調整機構１００を用いたプラズマインピーダンスの制御は、電位調整機構１００内の電源の出力を変える、あるいはＬＣＲ回路のインピーダンスを調整するなどにより、電位を変化させることで実現できる。したがって、電位調整機構１００により異常放電を抑制することができる。例えば一時的にステージ１２の電位を低くして異常放電を抑制し異常放電が無くなったら元に戻せばよい。

【0052】

＜圧電膜の成膜方法＞
本発明の成膜装置を用いた圧電膜の成膜方法の実施形態について説明する。

【0053】

本発明の成膜装置を用いて成膜する圧電膜の種類は限定されるものではないが、例えば、一般式ＡＢＯ_３で表されるペロブスカイト型酸化物を含む圧電膜が挙げられる。

【0054】

特に、一般式中、Ａ（以下、Ａサイトとも記載する。）が少なくともＰｂを含むものである場合に本発明の成膜装置を用いる効果が高い。スパッタ成膜において、Ｐｂは逆スパッタされやすく、欠損を生じやすい。本発明の成膜装置を用いれば、Ｐｂ欠損を効果的に抑制することできる。
また、一般式Ｐ中、Ｂ（以下、Ｂサイトとも記載する。）が、少なくともＺｒおよびＴｉを含む、所謂ＰＺＴ（チタン酸ジルコン酸鉛）系の圧電膜の成膜に特に適する。

【0055】

以下、上記第１の実施形態の成膜装置１を用いた圧電膜の成膜方法を説明する。
ＰＺＴからなる圧電膜を成膜する場合、例えば、以下のような成膜条件とする。
ターゲットＴには、ＰＺＴを用いる。組成比は所望の圧電膜に応じて選択されたものとする。
基板Ｓは特に制限されず、Ｓｉ基板、酸化物基板、ガラス基板、および各種フレキシブル基板など、用途に応じて適宜選択することができる。なお、圧電素子を製造する場合には、上記各種基板の表面に電極層を備えているものを用いればよい。
成膜ガスとしてアルゴンに酸素ガスを添加した混合ガスを用いることが好ましい。アルゴンガスは１０〜１００ｓｃｃｍとし、酸素ガスの添加量は０．１〜１０％とすれば良く例えば、アルゴンガスを５０ｓｃｃｍとし酸素ガスを５ｓｃｃｍとする。チャンバ１５内の真空度は、０．１〜１．０Ｐａとすれば良く、例えば０．５Ｐａとする。プラズマ生成するためのＲＦスパッタ電源１８の出力は、１〜５ｋＷとすれば良く、例えば２ｋＷとする。基板温度は、４００〜７００℃にすれば良く、例えば５００℃とする。

【0056】

ＲＦスパッタ電源１８をオンにしてチャンバ１５内にプラズマを生成させることによりスパッタを開始する。電位調整機構１００により、ステージ１２および防着リング２３に対して２０Ｖ以上の電位を与えた状態でスパッタを実施する。

【0057】

電位調整機構１００によりステージ１２および防着リング２３が２０Ｖ以上の電位とされているので、基板ＳをＧＮＤ電位としている場合と比較して、プラズマ電位に近づけることができる。プラズマ電位との電位差を小さくすることにより、基板Ｓへのイオンの衝突エネルギーを低くすることができる。基板の電位とプラズマ電位との差が大きいと逆スパッタが増加し、成膜レートが低下したり、結晶欠陥が生じて圧電膜の圧電性能が低下したりするなどの問題が生じる。しかし、基板Ｓの電位を制御してプラズマ電位に近づけることにより、基板Ｓへの逆スパッタを抑制することができ、十分な成膜レートを確保することができる。また、逆スパッタの抑制により、ＰＺＴ系の圧電膜におけるＰｂイオンをペロブスカイト構造のＡサイトに配置することができ、結晶中の不安定なＰｂイオンの量を減らすことができる。結果として、Ｐｂ欠損を抑制することができるので、高い圧電性能を有する圧電膜を成膜することができる。

【0058】

このように、成膜装置１を用いれば、ステージ１２に２０Ｖ以上の電位を与えることで、基板Ｓおよびその周縁の防着リング２３の電位を高めてプラズマ電位に近づけることができる。なお、成膜装置２のように、ステージ１２をフローティング電位としておけば、周囲のプラズマ電位や電位調整機構１００により２０Ｖ以上に設定された基板外周域防着板２２の電位などの周囲の電位に近い電位となる。結果として基板Ｓをプラズマ電位に近い電位とすることができる。

【0059】

上記のように成膜を行い、所定厚み（任意に定められる所望の厚み）に達した後、ＲＦスパッタ電源１８をオフして成膜を停止する。ここで、ＲＦスパッタ電源をオフする際に、プラズマ密度を段階的に下げるようにすることが好ましい。

【0060】

本発明者らの調査によれば、圧電膜の成膜工程におけるパーティクル発生は、成膜中（アーキングなど）に加えて成膜終了時にも起こりうる。成膜終了時には、プラズマをオフするため、チャンバ１５内で急激な電位変化が起こる。防着板に圧電膜が堆積した状態では、防着板表面（堆積物の表面）のシース電場に起因した電場応力が堆積物に撃力として作用する。この撃力による瞬間的発生する強い力の作用により堆積物が防着板表面から剥離してパーティクルが発生する。電位の急変により生じる撃力は電位の急変を生じさせないことにより抑制できる。すなわち、チャンバ１５内のプラズマ電位は、プラズマ密度をコントロールすることで制御することができ、プラズマ密度を段階的に下げることでプラズマ電位を段階的に下げることができる。

【0061】

プラズマ密度はＲＦスパッタ電源の出力を下げることで下げることができる。この場合、ＲＦスパッタ電源の出力をガス流量や真空度の制御と組み合わせて下げてもよい。
例えば、ＲＦスパッタ電源の高周波出力を２ｋＷとして成膜していた場合、図１３Ａに模式的に示すように、ＲＦスパッタ電源の出力を２．０ｋＷ→１．５ｋＷ→１．０ｋＷ→０．５ｋＷ→０ｋＷと段階的に出力を下げる。この時、出力は１〜３００秒ごとに１段階ずつ段階的に下げる。
また、図１３Ｂに示すように、ＲＦスパッタ電源の出力を徐々に出力を下げる（連続的に出力を下げる）ことで、より撃力の抑制効果を得ることができる。

【0062】

また、ＲＦスパッタ電源の出力を下げる方法には、ＣＷ（continuous wave）駆動からパルス駆動に切り替えて出力を下げる方法がある。また、放電周波数を初期値、例えば１３．５６ＭＨｚから段階的に下げていく方法、放電周波数は一定とし、図１３Ｃに示すように、Ｄｕｔｙ比を１００％から下げていく方法によっても、ＲＦスパッタ電源の出力を段階的に下げることができる。パルス放電に切り替えて出力を下げるには、Ｄｕｔｙ比を５０％としてオン／オフの時間を変えてパルス周波数を下げていく方法、パルス周波数を１００ｋＨｚとしてＤｕｔｙを１００％から段階的に０％になるように下げて行く方法、および周波数とＤｕｔｙ比の両方を段階的に下げる方法などがある。Ｄｕｔｙ比を下げる時間は、６０〜１８０ｓｅｃで行えば良い。

【0063】

ＲＦスパッタ電源をオフする際に、プラズマ密度を段階的に下げると同時に防着板やステージにある電位調整機構１００を用いて電位を調整することも有効である。例えば、プラズマ密度が下げると同時に電位調整機構１００内に設けられた高周波電源または直流電源の出力を段階的に下げることやＬＣＲ回路のインピーダンスを調整することにより急激な電位変化を抑制することができる。

【0064】

このように、ＲＦスパッタ電源の出力を段階的に下げることにより、いきなり電源をオフにする場合と比較してパーティクルの発生を抑制することができ、成膜した圧電膜に付着するパーティクル数を低減することができる。
なお、段階的に出力を下げる場合、下げる時間を長くするほど電位変化を緩やかにすることができる。一方で、出力を下げる時間を長くしすぎると、圧電膜の組成が変わるなど膜質が変化する場合がある。そのため、時間は、６０〜１８０ｓｅｃ程度に設定することが望ましい。

【0065】

以下、圧電膜の成膜における本発明の成膜装置の効果および本発明の成膜装置を用いた成膜方法による効果を検証した結果を説明する。

【0066】

以下の検証実験においては、図１の成膜装置１を用いてＰＺＴ膜の成膜を行った。
ターゲットＴには、ＰＺＴを用い、基板としてＳｉ基板を用いた。成膜ガスとしてアルゴンガスを５０ｓｃｃｍ、酸素ガスを５ｓｃｃｍとした混合ガスを用いた。チャンバ１５内の真空度は０．５Ｐａとし、プラズマ生成するためのＲＦスパッタ電源１８の出力は、２ｋＷとした。また、基板温度は５００℃とした。

【0067】

＜検証実験１＞
図１の成膜装置１を用い、防着リング２３と基板外周域防着板２２の距離を０．５ｍｍ〜３．０ｍｍの範囲で変化させ、各距離において、電位調整機構１００によりステージ１２すなわち防着リング２３のＧＮＤ電位に対する電位差を１０Ｖ、２０Ｖ、３０Ｖに調整してＰＺＴ膜の成膜を行った。図１の成膜装置１において基板外周域防着板２２はＧＮＤ電位であるので、基板外周域防着板と防着リング２３との電位差は１０Ｖ、２０Ｖ、３０Ｖである。
それぞれの条件における成膜時の異常放電の発生の有無を調べた。また、各距離で成膜を実施した場合における、ターゲット材料のチャンバ内壁面への回り込みの有無を調べた。結果を表１に以下に示す。

【0068】

【表1】

【0069】

防着板間距離が０．５ｍｍであっても電位差が１０Ｖであれば異常放電は生じなかった。防着板間の距離を１．５ｍｍ以上とすれば異常放電を抑制することにより有効であることが明らかになった。また、電位差を低く（小さく）することで異常放電を抑制する効果があることが分かる。防着板間距離を２．０ｍｍ以上とすれば電位差が３０Ｖあっても、異常放電が生じなかった。一方で、防着板間の距離が３．０ｍｍであるとき、成膜チャンバへの壁面に堆積物が発生した。したがって防着板間の距離は３．０ｍｍ未満であることが好ましく、２．５ｍｍ以下が好ましいことが分かった。

【0070】

＜検証実験２＞
図１の成膜装置１を用い、電位調整機構１００によりステージ１２の電位（すなわち基板電位）をＧＮＤ電位との電位差１０Ｖ、２０Ｖ、３０Ｖとした場合の、ＰＺＴ圧電膜の成膜レートを調べた結果を表２に示す。

【表2】

【0071】

電位差が２０Ｖ以上であれば成膜レートは６０ｎｍ／ｍｉｎであり、十分な生産性が得られる程度であった。良好な生産性を得るためには電位差を２０Ｖ以上にすることが望ましい。

【0072】

＜検証実験３＞
本成膜終了時のプラズマ生成部の高周波出力を段階的に下げる方法と従来方法とのパーティクル数を比較した結果を表３に示す。

【0073】

比較例および実施例１〜６においてはＰＺＴ膜を成膜する工程は全て共通であり、最後のＲＦスパッタ電源をオフする段階のみ異ならせた。
比較例は、成膜時のＲＦスパッタ電源の出力２ｋＷからそのまま電源をオフして０ｋＷに落とした場合である。
実施例１〜３は図１３Ａに示したように、出力を２ｋＷから０．５ｋＷずつ０ｋＷまで段階的に変化させた。実施例１〜３は、２ｋＷから０ｋＷにするまでの出力下げ時間が異なる。
実施例４は図１３Ｂに示したように、出力を２ｋＷから０ｋＷまで連続的に下げた。このときの出力差が時間を６０ｓｅｃとした。
実施例５は図１３Ｃに示したように、パルス周波数のＤｕｔｙ比を変化させた。
実施例６は実施例１と同様に電源の出力を段階的に低下させると共に、電位調整機構の電源出力を段階的に低下させた。

【0074】

上記比較例および実施例１〜６の方法で作製した圧電膜について、表面に付着しているパーティクル数および膜質を調べた。
パーティクル数は、パーティクル検査装置（KLA-Tencor社製ＳＰ１）を用いてウエハ(wafer）全面におけるパーティクル数を測定した。
膜質は、蛍光Ｘ線分析装置（リガク社製ＷａｆｅｒＸ３１０）を用いて膜組成から評価を実施した。膜質の変化は、各組成の割合の変化の有無から評価した。

【表3】

【0075】

表４に示すように、ＲＦスパッタ電源をいきなりオフにした比較例と比べて、段階的に出力を下げることにより、パーティクル数が減る効果が確認できた。段階的に出力を下げる際の時間が長いほどパーティクル数は少ない傾向にあった。一方で、実施例３のように、出力を下げる時間が長いと膜質が変化することが明らかになった。
なお、スパッタ電源の出力を段階的に下げると共に、電位調整機構の電源出力も同時に段階的に下げた実施例６は最もパーティクル発生抑制の効果が高かった。

【符号の説明】

【0076】

１，２，３，４，５ 成膜装置
１１ バッキングプレート（ターゲット保持部）
１２ ステージ（基板保持部）
１３ 支持台
１５ 成膜チャンバ
１６ ガス導入手段
１７ ガス排出管
１８ 高周波スパッタ電源
１９ マグネトロン磁石
２０ 防着機構
２１ ターゲット外周域防着板
２２ 基板外周域防着板
２２ａ リング面状部
２２ｂ 円筒部
２３ 防着リング（基板周縁防着板）
２４，２５，２６，２７ 防着板
５０ 異常放電検出部
５２ 異常放電制御部
５４ インピーダンス整合器
１００、１００Ａ、１００Ｂ、１００Ｃ 電位調整機構
１０１ インピーダンス整合器
１０２、１１２、１２２ 高周波電源
１０３、１１４、１２３ 直流電源
１１１ インピーダンス整合器
１１３ 高周波フィルタ
１２１ トランスコア
１２４ 抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12A】

【図12B】

【図12C】

【図13A】

【図13B】

【図13C】