知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6902977
(24)【登録日】2021年6月24日
(45)【発行日】2021年7月14日
(54)【発明の名称】起動回路の故障検出方法
(51)【国際特許分類】
G05F 3/24 20060101AFI20210701BHJP
【ＦＩ】
G05F3/24 A
【請求項の数】14
【全頁数】29
(21)【出願番号】特願2017-182260(P2017-182260)
(22)【出願日】2017年9月22日
(65)【公開番号】特開2019-57204(P2019-57204A)
(43)【公開日】2019年4月11日
【審査請求日】2020年7月7日
(73)【特許権者】
【識別番号】000191238
【氏名又は名称】新日本無線株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】特許業務法人酒井国際特許事務所
(72)【発明者】
【氏名】小川 正訓
(72)【発明者】
【氏名】鳥越 貴弘
【審査官】
遠藤 尊志
(56)【参考文献】
【文献】
特開２０１８−３３４４８（ＪＰ，Ａ）
【文献】
特開２００２−３２８７３２（ＪＰ，Ａ）
【文献】
特開２００６−２３４５０９（ＪＰ，Ａ）
【文献】
特開２０１０−１８６３６０（ＪＰ，Ａ）
【文献】
特開２００４−２５９２７５（ＪＰ，Ａ）
【文献】
特開平８−３１４５６１（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｇ０５Ｆ １／００−７／００
(57)【特許請求の範囲】
【請求項1】
高電位電源端子にソースが接続されるＰＭＯＳの第１及び第２トランジスタ、ドレインが前記第１トランジスタのドレインと前記第１及び前記第２トランジスタのゲートの共通接続点とに接続されるＮＭＯＳの第３トランジスタ、ゲートとドレインが該第３トランジスタのゲートと前記第２トランジスタのドレインに接続されソースが低電位電源端子に接続されるＮＭＯＳの第４トランジスタ、前記第３トランジスタのソースと前記低電位電源端子の間に接続される第１抵抗を有する電流源回路と、前記高電位電源端子と前記低電位電源端子に接続され前記電流源回路に起動電流を供給する起動回路とを備え、前記高電位電源端子と前記低電位電源端子に動作電圧が印加される半導体集積回路における前記起動回路の故障を検出する故障検出方法であって、
前記第１トランジスタのゲートと前記低電位電源端子との間に第１コンデンサを接続し、
前記高電位電源端子の電圧に前記第１トランジスタの閾値電圧以上に低下する電位変化を与え、又は前記低電位電源端子の電圧に前記第１トランジスタの閾値電圧以上に上昇する電位変化を与えたときに、前記電流源回路が動作停止してから復帰するまでの復帰時間を計測して、該復帰時間の長短によって前記起動回路の故障を検出することを特徴とする起動回路の故障検出方法。
前記第１トランジスタのゲートと前記低電位電源端子との間に第１コンデンサを接続し、
前記高電位電源端子の電圧に前記第１トランジスタの閾値電圧以上に低下する電位変化を与え、又は前記低電位電源端子の電圧に前記第１トランジスタの閾値電圧以上に上昇する電位変化を与えたときに、前記電流源回路が動作停止してから復帰するまでの復帰時間を計測して、該復帰時間の長短によって前記起動回路の故障を検出することを特徴とする起動回路の故障検出方法。
【請求項2】
高電位電源端子にソースが接続されるＰＭＯＳの第１及び第２トランジスタ、ドレインが前記第１トランジスタのドレインと前記第１及び前記第２トランジスタのゲートの共通接続点とに接続されるＮＭＯＳの第３トランジスタ、ゲートとドレインが該第３トランジスタのゲートと前記第２トランジスタのドレインに接続されソースが低電位電源端子に接続されるＮＭＯＳの第４トランジスタ、前記第３トランジスタのソースと前記低電位電源端子の間に接続される第１抵抗を有する電流源回路と、前記高電位電源端子と前記低電位電源端子に接続され前記電流源回路に起動電流を供給する起動回路とを備え、前記高電位電源端子と前記低電位電源端子に動作電圧が印加される半導体集積回路における前記起動回路の故障を検出する故障検出方法であって、
前記第４トランジスタのゲートと前記高電位電源端子との間に第１コンデンサを接続し、
前記高電位電源端子の電圧に前記第４トランジスタの閾値電圧以上に低下する電位変化を与え、又は前記低電位電源端子の電圧に前記第４トランジスタの閾値電圧以上に上昇する電位変化を与えたときに、前記電流源回路が動作停止してから復帰するまでの復帰時間を計測して、該復帰時間の長短によって前記起動回路の故障を検出することを特徴とする起動回路の故障検出方法。
前記第４トランジスタのゲートと前記高電位電源端子との間に第１コンデンサを接続し、
前記高電位電源端子の電圧に前記第４トランジスタの閾値電圧以上に低下する電位変化を与え、又は前記低電位電源端子の電圧に前記第４トランジスタの閾値電圧以上に上昇する電位変化を与えたときに、前記電流源回路が動作停止してから復帰するまでの復帰時間を計測して、該復帰時間の長短によって前記起動回路の故障を検出することを特徴とする起動回路の故障検出方法。
【請求項3】
高電位電源端子にソースが接続されるＰＭＯＳの第１及び第２トランジスタ、ドレインが前記第１トランジスタのドレインと前記第１及び前記第２トランジスタのゲートの共通接続点とに接続されるＮＭＯＳの第３トランジスタ、ゲートとドレインが該第３トランジスタのゲートと前記第２トランジスタのドレインに接続されソースが低電位電源端子に接続されるＮＭＯＳの第４トランジスタ、前記第３トランジスタのソースと前記低電位電源端子の間に接続される第１抵抗を有する電流源回路と、前記高電位電源端子と前記低電位電源端子に接続され前記電流源回路に起動電流を供給する起動回路とを備え、前記高電位電源端子と前記低電位電源端子に動作電圧が印加される半導体集積回路における前記起動回路の故障を検出する故障検出方法であって、
前記第１トランジスタのゲートと前記第４トランジスタのゲートの間に第１コンデンサを接続し、
前記高電位電源端子の電圧に前記第１トランジスタの閾値電圧以上に低下する電位変化を与え、又は前記低電位電源端子の電圧に前記第４トランジスタの閾値電圧以上に上昇する電位変化を与えたときに、前記電流源回路が動作停止してから復帰するまでの復帰時間を計測して、該復帰時間の長短によって前記起動回路の故障を検出することを特徴とする起動回路の故障検出方法。
前記第１トランジスタのゲートと前記第４トランジスタのゲートの間に第１コンデンサを接続し、
前記高電位電源端子の電圧に前記第１トランジスタの閾値電圧以上に低下する電位変化を与え、又は前記低電位電源端子の電圧に前記第４トランジスタの閾値電圧以上に上昇する電位変化を与えたときに、前記電流源回路が動作停止してから復帰するまでの復帰時間を計測して、該復帰時間の長短によって前記起動回路の故障を検出することを特徴とする起動回路の故障検出方法。
【請求項4】
請求項１、２又は３に記載の起動回路の故障検出方法において、
前記電位変化の遷移時間は、前記第１コンデンサの放電が無視できる時間であることを特徴とする起動回路の故障検出方法。
前記電位変化の遷移時間は、前記第１コンデンサの放電が無視できる時間であることを特徴とする起動回路の故障検出方法。
【請求項5】
請求項１、２、３又は４に記載の起動回路の故障検出方法において、
前記起動回路は、ソースが前記高電位電源端子に接続されゲートが前記第１及び第２トランジスタのゲートの共通接続点に接続されたＰＭＯＳの第１１トランジスタと、ソースが前記高電位電源端子に接続されドレインが前記第４トランジスタのゲートに接続され、ゲートが前記第１１トランジスタのドレインに接続されたＰＭＯＳの第１２トランジスタと、前記第１１トランジスタのドレインと前記低電位電源端子の間に接続された第１１抵抗とを含むことを特徴とする起動回路の故障検出方法。
前記起動回路は、ソースが前記高電位電源端子に接続されゲートが前記第１及び第２トランジスタのゲートの共通接続点に接続されたＰＭＯＳの第１１トランジスタと、ソースが前記高電位電源端子に接続されドレインが前記第４トランジスタのゲートに接続され、ゲートが前記第１１トランジスタのドレインに接続されたＰＭＯＳの第１２トランジスタと、前記第１１トランジスタのドレインと前記低電位電源端子の間に接続された第１１抵抗とを含むことを特徴とする起動回路の故障検出方法。
【請求項6】
請求項１、２、３又は４に記載の起動回路の故障検出方法において、
前記起動回路は、ソースが前記低電位電源端子に接続されゲートが前記第４トランジスタのドレインに接続されたＮＭＯＳの第１３トランジスタと、ソースが前記低電位電源端子に接続されドレインが前記第１トランジスタのゲートに接続され、ゲートが前記第１３トランジスタのドレインに接続されたＮＭＯＳの第１４トランジスタと、前記第１３トランジスタのドレインと前記高電位電源端子の間に接続された第１２抵抗とを含むことを特徴とする起動回路の故障検出方法。
前記起動回路は、ソースが前記低電位電源端子に接続されゲートが前記第４トランジスタのドレインに接続されたＮＭＯＳの第１３トランジスタと、ソースが前記低電位電源端子に接続されドレインが前記第１トランジスタのゲートに接続され、ゲートが前記第１３トランジスタのドレインに接続されたＮＭＯＳの第１４トランジスタと、前記第１３トランジスタのドレインと前記高電位電源端子の間に接続された第１２抵抗とを含むことを特徴とする起動回路の故障検出方法。
【請求項7】
請求項１、２、３又は４に記載の起動回路の故障検出方法において、
前記起動回路は、ソースが前記高電位電源端子に接続され、ゲートが前記第４トランジスタのドレインに接続されたＰＭＯＳの第１５トランジスタと、ソースが前記低電位電源端子に接続され、ドレインが前記第１５トランジスタのドレインに接続され、ゲートが前記第１５トランジスタのゲートに接続されたＮＭＯＳの第１６トランジスタと、ソースが前記低電位電源端子に接続され、ドレインが前記第１トランジスタのゲートに接続され、ゲートが前記第１５及び第１６トランジスタのドレインに接続されたＮＭＯＳの第１７トランジスタとを含むことを特徴とする起動回路の故障検出方法。
前記起動回路は、ソースが前記高電位電源端子に接続され、ゲートが前記第４トランジスタのドレインに接続されたＰＭＯＳの第１５トランジスタと、ソースが前記低電位電源端子に接続され、ドレインが前記第１５トランジスタのドレインに接続され、ゲートが前記第１５トランジスタのゲートに接続されたＮＭＯＳの第１６トランジスタと、ソースが前記低電位電源端子に接続され、ドレインが前記第１トランジスタのゲートに接続され、ゲートが前記第１５及び第１６トランジスタのドレインに接続されたＮＭＯＳの第１７トランジスタとを含むことを特徴とする起動回路の故障検出方法。
【請求項8】
請求項１、２、３又は４に記載の起動回路の故障検出方法において、
前記起動回路は、ソースが前記高電位電源端子に接続され、ゲートが前記第１トランジスタのドレインに接続されたＰＭＯＳの第１８トランジスタと、ソースが前記低電位電源端子に接続され、ドレインが前記第１８トランジスタのドレインに接続され、ゲートが前記第１８トランジスタのゲートに接続されたＮＭＯＳの第１９トランジスタと、ソースが前記高電位電源端子に接続され、ドレインが前記第４トランジスタのゲートに接続され、ゲートが前記第１８及び第１９トランジスタのドレインに接続されたＰＭＯＳの第２０トランジスタとを含むことを特徴とする起動回路の故障検出方法。
前記起動回路は、ソースが前記高電位電源端子に接続され、ゲートが前記第１トランジスタのドレインに接続されたＰＭＯＳの第１８トランジスタと、ソースが前記低電位電源端子に接続され、ドレインが前記第１８トランジスタのドレインに接続され、ゲートが前記第１８トランジスタのゲートに接続されたＮＭＯＳの第１９トランジスタと、ソースが前記高電位電源端子に接続され、ドレインが前記第４トランジスタのゲートに接続され、ゲートが前記第１８及び第１９トランジスタのドレインに接続されたＰＭＯＳの第２０トランジスタとを含むことを特徴とする起動回路の故障検出方法。
【請求項9】
請求項１、２、３又は４に記載の起動回路の故障検出方法において、
前記起動回路は、前記第２トランジスタのドレインと前記第４トランジスタのドレインの間に挿入接続された第１３抵抗と、前記第２トランジスタのドレインと前記第１３抵抗の共通接続点にカソードが接続された第１ダイオードと、該第１ダイオードのアノードと前記高電位電源端子の間に接続された第１２抵抗と、前記第１ダイオードのアノードと前記第１２抵抗の共通接続点にアノードが接続された第２ダイオードと、該第２ダイオードのカソードにアノードが接続されカソードが前記低電位電源端子に接続された第３ダイオードとを含むことを特徴とする起動回路の故障検出方法。
前記起動回路は、前記第２トランジスタのドレインと前記第４トランジスタのドレインの間に挿入接続された第１３抵抗と、前記第２トランジスタのドレインと前記第１３抵抗の共通接続点にカソードが接続された第１ダイオードと、該第１ダイオードのアノードと前記高電位電源端子の間に接続された第１２抵抗と、前記第１ダイオードのアノードと前記第１２抵抗の共通接続点にアノードが接続された第２ダイオードと、該第２ダイオードのカソードにアノードが接続されカソードが前記低電位電源端子に接続された第３ダイオードとを含むことを特徴とする起動回路の故障検出方法。
【請求項10】
請求項１、２、３又は４に記載の起動回路の故障検出方法において、
前記起動回路は、エミッタが第１４抵抗を介して前記低電位電源端子に接続され、コレクタが前記高電位電源端子に接続され、ベースが前記第１トランジスタのドレインに接続されたＮＰＮの第２１トランジスタを含むことを特徴とする起動回路の故障検出方法。
前記起動回路は、エミッタが第１４抵抗を介して前記低電位電源端子に接続され、コレクタが前記高電位電源端子に接続され、ベースが前記第１トランジスタのドレインに接続されたＮＰＮの第２１トランジスタを含むことを特徴とする起動回路の故障検出方法。
【請求項11】
請求項１、２、３又は４に記載の起動回路の故障検出方法において、
前記起動回路は、エミッタが第１５抵抗を介して前記高電位電源端子に接続され、コレクタが前記低電位電源端子に接続され、ベースが前記第４トランジスタのドレインに接続されたＰＮＰの第２２トランジスタを含むことを特徴とする起動回路の故障検出方法。
前記起動回路は、エミッタが第１５抵抗を介して前記高電位電源端子に接続され、コレクタが前記低電位電源端子に接続され、ベースが前記第４トランジスタのドレインに接続されたＰＮＰの第２２トランジスタを含むことを特徴とする起動回路の故障検出方法。
【請求項12】
請求項１、２、３又は４に記載の起動回路の故障検出方法において、
前記起動回路は、前記記第１トランジスタのゲートと前記低電位電源端子との間に接続され、又は前記高電位電源端子と前記第４トランジスタのゲートとの間に接続され、又は前記第１トランジスタのゲートと前記第４トランジスタのゲートとの間に接続されたリーク電流源を含むことを特徴とする起動回路の故障検出方法。
前記起動回路は、前記記第１トランジスタのゲートと前記低電位電源端子との間に接続され、又は前記高電位電源端子と前記第４トランジスタのゲートとの間に接続され、又は前記第１トランジスタのゲートと前記第４トランジスタのゲートとの間に接続されたリーク電流源を含むことを特徴とする起動回路の故障検出方法。
【請求項13】
請求項１、２、３又は４に記載の起動回路の故障検出方法において、
前記起動回路は、前記記第１トランジスタのゲートと前記低電位電源端子との間に接続され、又は前記高電位電源端子と前記第４トランジスタのゲートとの間に接続され、又は前記第１トランジスタのゲートと前記第４トランジスタのゲートとの間に接続された第２コンデンサを含むことを特徴とする起動回路の故障検出方法。
前記起動回路は、前記記第１トランジスタのゲートと前記低電位電源端子との間に接続され、又は前記高電位電源端子と前記第４トランジスタのゲートとの間に接続され、又は前記第１トランジスタのゲートと前記第４トランジスタのゲートとの間に接続された第２コンデンサを含むことを特徴とする起動回路の故障検出方法。
【請求項14】
請求項１乃至１３のいずれか１つに記載の起動回路の故障検出方法において、
前記ＰＭＯＳのトランジスタをＰＮＰのバイポーラトランジスタに置き換え、前記ＮＭＯＳのトランジスタをＮＰＮのバイポーラトランジスタに置き換え、前記ゲートをベースに、前記ドレインをコレクタに、前記ソースをエミッタにそれぞれ置き換えたことを特徴とする起動回路の故障検出方法。
前記ＰＭＯＳのトランジスタをＰＮＰのバイポーラトランジスタに置き換え、前記ＮＭＯＳのトランジスタをＮＰＮのバイポーラトランジスタに置き換え、前記ゲートをベースに、前記ドレインをコレクタに、前記ソースをエミッタにそれぞれ置き換えたことを特徴とする起動回路の故障検出方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は電流源回路と起動回路を備えた半導体集積回路における前記起動回路の故障を検出する故障検出方法に関する。
【背景技術】
【0002】
オペアンプやコンパレータにおいては、図２９に示す電流源回路ＣＳ１が一般的に用いられている。このような電流源回路ＣＳ１は、例えば非特許文献１で説明されているように、その電流源回路ＣＳ１を確実に動作させるための起動回路Ｓ１０が必要である。図２９の起動回路Ｓ１０は、例えば特許文献１の従来例にも類似の起動回路が掲載されている。
【0003】
図２９の回路は電流源回路ＣＳ１と起動回路Ｓ１０から構成される。電流源回路ＣＳ１の回路構成を説明する。ＰＭＯＳのトランジスタＭ１のソースは高電位電源端子１に、ゲートはトランジスタＭ１のドレインとＰＭＯＳのトランジスタＭ２のゲートとＮＭＯＳのトランジスタＭ３のドレインに接続されている。トランジスタＭ２のソースは高電位電源端子１に、ドレインはＮＭＯＳのトランジスタＭ４のドレインとゲート及びトランジスタＭ３のゲートに接続されている。トランジスタＭ３のソースは抵抗Ｒ１を通して低電位電源端子２に接続されている。トランジスタＭ４のソースも低電位電源端子２に接続されている。
【0004】
電流源回路ＣＳ１において、ソース出力電流Ｉｏｕｔ１は、ソースが高電位電源端子１に接続されゲートがトランジスタＭ２のゲートに接続されたＰＭＯＳの出力用のトランジスタＭ５のドレインから取り出される。シンク出力電流Ｉｏｕｔ２は、ソースが低電位電源端子２に接続されゲートがトランジスタＭ４のゲートに接続されたＮＭＯＳの出力用のトランジスタＭ６のドレインから取り出される。
【0005】
次に起動回路Ｓ１０の回路構成を説明する。ＰＭＯＳのトランジスタＭ１１のソースは高電位電源端子１に、ゲートは電流源回路ＣＳ１のトランジスタＭ１のドレインに、ドレインはＰＭＯＳのトランジスタＭ１２のゲートに接続されるとともに抵抗Ｒ１１を通して低電位電源端子２に接続されている。トランジスタＭ１２のソースは高電位電源端子１に、ドレインは電流源回路ＣＳ１のトランジスタＭ４のゲートに接続されている。
【0006】
この図２９の回路動作を説明する。高電位電源端子１の電圧をＶＤＤとし、低電位電源端子２の電圧をＶＳＳとするように電源電圧を印加した後、電流源回路ＣＳ１に電流が流れていない場合、トランジスタＭ１のゲートとソース間電位差はほぼゼロである。したがって、起動回路Ｓ１０のトランジスタＭ１１のゲートとソース間電位差もほぼゼロであり、電流が流れていない。つまり、トランジスタＭ１１はＯＦＦ状態であるため、トランジスタＭ１２のゲート電位は抵抗Ｒ１１を通して電圧ＶＳＳとなる。
【0007】
一方、トランジスタＭ１２のソース電位は電圧ＶＤＤであるため、トランジスタＭ１２がＯＮ状態となり、電流源回路ＣＳ１のトランジスタＭ４に電流が流れ込む。トランジスタＭ４に電流が流れると、トランジスタＭ４とカレントミラー構成を成すトランジスタＭ３にも電流が流れる。トランジスタＭ３に電流が流れるとトランジスタＭ１に電流が流れ、トランジスタＭ１とカレントミラー構成を成すトランジスタＭ２にも電流が流れる。同様にトランジスタＭ１とカレントミラー構成を成すトランジスタＭ１１に電流が流れる。ここで、抵抗Ｒ１１での電圧降下が十分大きければ、トランジスタＭ１２のゲート電位は電圧ＶＤＤ付近となる。したがって、トランジスタＭ１２のゲートとソース間電位差がほぼゼロになり、トランジスタＭ１２に流れていた電流が停止する。トランジスタＭ１２の電流が停止しても、電流源回路ＣＳ１のトランジスタＭ１〜Ｍ４に流れていた電流は維持される。以下に維持される電流値Ｉｒｅｆを求める。
【0008】
Ｖｇｓ（Ｍ４）：トランジスタＭ４のゲートとソース間電位差
Ｖｇｓ（Ｍ３）：トランジスタＭ３のゲートとソース間電位差
Ｒ１：抵抗Ｒ１の抵抗値の大きさ
μｎ：トランジスタＭ３、Ｍ４のキャリアの移動度
Ｃｏｘ：トランジスタＭ３、Ｍ４の単位面積当たりのゲート酸化膜容量
Ｗ／Ｌ：トランジスタＭ４のゲートサイズのアスペクト比
Ｋ：トランジスタＭ３のゲートサイズのアスペクト比のトランジスタＭ４のゲートサイズのアスペクト比に対する倍率
Ｖｔｈ（Ｍ４）：トランジスタＭ４の閾値電圧
Ｖｔｈ（Ｍ３）：トランジスタＭ３の閾値電圧
である。Ｖｔｈ（Ｍ４）＝Ｖｔｈ（Ｍ３）とすると、電流源回路ＣＳ１で維持される電流値Ｉｒｅｆは次式のように求められる。
【0009】
しかし、図２９において起動回路Ｓ１０が故障した場合でも電流源回路ＣＳ１は絶対に起動しないわけではない。例えば、非特許文献１の３６１ページを参照すると、起動回路がない場合は電流源回路ＣＳ１が起動できない場合が多いと読み取れる。これは起動回路がないと絶対に電流源回路ＣＳ１が起動しないわけではないと解釈することもできる。
【0010】
そして、起動回路が故障したとしても、電流源回路ＣＳ１が起動してしまえば、良品と同等の特性が得られる。例えば、図２９の回路においては、以下のような故障［１］〜［６］が起動回路Ｓ１０に発生して、起動回路Ｓ１０から電流源回路ＣＳ１にスタートアップ電流が供給されない場合であっても、電流源回路ＣＳ１が起動してしまえば、良品と同等の特性が得られる。［１］トランジスタＭ１２のドレインのオープン故障。
［２］トランジスタＭ１２のソースのオープン故障。
［３］トランジスタＭ１２のゲートのオープン故障。
［４］トランジスタＭ１２のゲートの高電位電源端子１への天絡故障。
［５］抵抗Ｒ１１と低電位電源電圧端子２の間のオープン故障。ただし、抵抗Ｒ１１が非常に大きい場合に限る。
［６］抵抗Ｒ１１と、トランジスタＭ１１のドレイン及びトランジスタＭ１２のゲート間のオープン故障。ただし、抵抗Ｒ１１が非常に大きい場合に限る。
【0011】
上記の［１］〜［６］のいずれかの故障が発生していても、出荷前試験時に電流源回路ＣＳ１が起動してしまえば良品と誤判定されてしまう。しかし、出荷後にその故障した起動回路を使ってみると、電流源回路ＣＳ１が起動しない問題が発生し得る。
【0012】
そこで起動回路の故障検出を目的として、特許文献１に記される方法が提案されている。特許文献１の起動回路の故障検出方法を説明するために、特許文献１で提案された回路を簡略化して図３０に示す。図３０の回路は従来技術である図２９の回路にコンデンサＣ３を追加接続したものである。コンデンサＣ３はトランジスタＭ４のゲートと低電位電源端子２の間に挿入される。
【0013】
特許文献１では、このコンデンサＣ３を追加接続することで、トランジスタＭ１２のドレインのＡｌ（アルミニウム）配線が切れたような故障において、起動時間が長くなるとされている。つまり、コンデンサＣ３が起動回路の故障検出素子としての機能を担っている。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】特開２０１０−０３３４４８号公報
【非特許文献】
【0015】
【非特許文献1】アナログ集積回路設計技術（上巻）、Ｐ．Ｒ．グレイ／Ｐ．Ｊ．フルスト／Ｓ．Ｈ．レビス／Ｒ．Ｇ．メイヤー著、３６０〜３６９頁、培風館出版、２００３年７月１０日 第４版発行
【発明の概要】
【発明が解決しようとする課題】
【0016】
しかし、この図３０の回路の問題点として、良品であっても、図２９の従来技術の回路に比べて起動時間が長くなるデメリットがあるとされている。この問題点については特許文献１の６ページ目に記載されている。このように、従来技術においては起動回路の故障検出が困難であり、特許文献１では起動回路の故障検出が可能にされたが、起動回路の故障検出のためのコンデンサＣ３を追加接続することで、良品であっても従来技術より起動時間が長くなる問題があった。
【0017】
本発明の目的は、起動回路の故障検出のためのコンデンサを追加接続しながらも、故障していない起動回路の起動時間を劣化させることなく、故障した起動回路を検出することができるようにした起動回路の故障検出方法を提供することである。
【課題を解決するための手段】
【0018】
上記目的を達成するために、請求項１にかかる発明は、高電位電源端子にソースが接続されるＰＭＯＳの第１及び第２トランジスタ、ドレインが前記第１トランジスタのドレインと前記第１及び前記第２トランジスタのゲートの共通接続点とに接続されるＮＭＯＳの第３トランジスタ、ゲートとドレインが該第３トランジスタのゲートと前記第２トランジスタのドレインに接続されソースが低電位電源端子に接続されるＮＭＯＳの第４トランジスタ、前記第３トランジスタのソースと前記低電位電源端子の間に接続される第１抵抗を有する電流源回路と、前記高電位電源端子と前記低電位電源端子に接続され前記電流源回路に起動電流を供給する起動回路とを備え、前記高電位電源端子と前記低電位電源端子に動作電圧が印加される半導体集積回路における前記起動回路の故障を検出する故障検出方法であって、前記第１トランジスタのゲートと前記低電位電源端子との間に第１コンデンサを接続し、前記高電位電源端子の電圧に前記第１トランジスタの閾値電圧以上に低下する電位変化を与え、又は前記低電位電源端子の電圧に前記第１トランジスタの閾値電圧以上に上昇する電位変化を与えたときに、前記電流源回路が動作停止してから復帰するまでの復帰時間を計測して、該復帰時間の長短によって前記起動回路の故障を検出することを特徴とする。
【0019】
請求項２にかかる発明は、高電位電源端子にソースが接続されるＰＭＯＳの第１及び第２トランジスタ、ドレインが前記第１トランジスタのドレインと前記第１及び前記第２トランジスタのゲートの共通接続点とに接続されるＮＭＯＳの第３トランジスタ、ゲートとドレインが該第３トランジスタのゲートと前記第２トランジスタのドレインに接続されソースが低電位電源端子に接続されるＮＭＯＳの第４トランジスタ、前記第３トランジスタのソースと前記低電位電源端子の間に接続される第１抵抗を有する電流源回路と、前記高電位電源端子と前記低電位電源端子に接続され前記電流源回路に起動電流を供給する起動回路とを備え、前記高電位電源端子と前記低電位電源端子に動作電圧が印加される半導体集積回路における前記起動回路の故障を検出する故障検出方法であって、前記第４トランジスタのゲートと前記高電位電源端子との間に第１コンデンサを接続し、前記高電位電源端子の電圧に前記第４トランジスタの閾値電圧以上に低下する電位変化を与え、又は前記低電位電源端子の電圧に前記第４トランジスタの閾値電圧以上に上昇する電位変化を与えたときに、前記電流源回路が動作停止してから復帰するまでの復帰時間を計測して、該復帰時間の長短によって前記起動回路の故障を検出することを特徴とする。
【0020】
請求項３にかかる発明は、高電位電源端子にソースが接続されるＰＭＯＳの第１及び第２トランジスタ、ドレインが前記第１トランジスタのドレインと前記第１及び前記第２トランジスタのゲートの共通接続点とに接続されるＮＭＯＳの第３トランジスタ、ゲートとドレインが該第３トランジスタのゲートと前記第２トランジスタのドレインに接続されソースが低電位電源端子に接続されるＮＭＯＳの第４トランジスタ、前記第３トランジスタのソースと前記低電位電源端子の間に接続される第１抵抗を有する電流源回路と、前記高電位電源端子と前記低電位電源端子に接続され前記電流源回路に起動電流を供給する起動回路とを備え、前記高電位電源端子と前記低電位電源端子に動作電圧が印加される半導体集積回路における前記起動回路の故障を検出する故障検出方法であって、前記第１トランジスタのゲートと前記第４トランジスタのゲートの間に第１コンデンサを接続し、前記高電位電源端子の電圧に前記第１トランジスタの閾値電圧以上に低下する電位変化を与え、又は前記低電位電源端子の電圧に前記第４トランジスタの閾値電圧以上に上昇する電位変化を与えたときに、前記電流源回路が動作停止してから復帰するまでの復帰時間を計測して、該復帰時間の長短によって前記起動回路の故障を検出することを特徴とする。
【0021】
請求項４にかかる発明は、請求項１、２又は３に記載の起動回路の故障検出方法において、前記電位変化の遷移時間は、前記第１コンデンサの放電が無視できる時間であることを特徴とする。
【0022】
請求項５にかかる発明は、請求項１、２、３又は４に記載の起動回路の故障検出方法において、前記起動回路は、ソースが前記高電位電源端子に接続されゲートが前記第１及び第２トランジスタのゲートの共通接続点に接続されたＰＭＯＳの第１１トランジスタと、ソースが前記高電位電源端子に接続されドレインが前記第４トランジスタのゲートに接続され、ゲートが前記第１１トランジスタのドレインに接続されたＰＭＯＳの第１２トランジスタと、前記第１１トランジスタのドレインと前記低電位電源端子の間に接続された第１１抵抗とを含むことを特徴とする。
【0023】
請求項６にかかる発明は、請求項１、２、３又は４に記載の起動回路の故障検出方法において、前記起動回路は、ソースが前記低電位電源端子に接続されゲートが前記第４トランジスタのドレインに接続されたＮＭＯＳの第１３トランジスタと、ソースが前記低電位電源端子に接続されドレインが前記第１トランジスタのゲートに接続され、ゲートが前記第１３トランジスタのドレインに接続されたＮＭＯＳの第１４トランジスタと、前記第１３トランジスタのドレインと前記高電位電源端子の間に接続された第１２抵抗とを含むことを特徴とする。
【0024】
請求項７にかかる発明は、請求項１、２、３又は４に記載の起動回路の故障検出方法において、前記起動回路は、ソースが前記高電位電源端子に接続され、ゲートが前記第４トランジスタのドレインに接続されたＰＭＯＳの第１５トランジスタと、ソースが前記低電位電源端子に接続され、ドレインが前記第１５トランジスタのドレインに接続され、ゲートが前記第１５トランジスタのゲートに接続されたＮＭＯＳの第１６トランジスタと、ソースが前記低電位電源端子に接続され、ドレインが前記第１トランジスタのゲートに接続され、ゲートが前記第１５及び第１６トランジスタのドレインに接続されたＮＭＯＳの第１７トランジスタとを含むことを特徴とする。
【0025】
請求項８にかかる発明は、請求項１、２、３又は４に記載の起動回路の故障検出方法において、前記起動回路は、ソースが前記高電位電源端子に接続され、ゲートが前記第１トランジスタのドレインに接続されたＰＭＯＳの第１８トランジスタと、ソースが前記低電位電源端子に接続され、ドレインが前記第１８トランジスタのドレインに接続され、ゲートが前記第１８トランジスタのゲートに接続されたＮＭＯＳの第１９トランジスタと、ソースが前記高電位電源端子に接続され、ドレインが前記第４トランジスタのゲートに接続され、ゲートが前記第１８及び第１９トランジスタのドレインに接続されたＰＭＯＳの第２０トランジスタとを含むことを特徴とする。
【0026】
請求項９にかかる発明は、請求項１、２、３又は４に記載の起動回路の故障検出方法において、前記起動回路は、前記第２トランジスタのドレインと前記第４トランジスタのドレインの間に挿入接続された第１３抵抗と、前記第２トランジスタのドレインと前記第１３抵抗の共通接続点にカソードが接続された第１ダイオードと、該第１ダイオードのアノードと前記高電位電源端子の間に接続された第１２抵抗と、前記第１ダイオードのアノードと前記第１２抵抗の共通接続点にアノードが接続された第２ダイオードと、該第２ダイオードのカソードにアノードが接続されカソードが前記低電位電源端子に接続された第３ダイオードとを含むことを特徴とする。
【0027】
請求項１０にかかる発明は、請求項１、２、３又は４に記載の起動回路の故障検出方法において、前記起動回路は、エミッタが第１４抵抗を介して前記低電位電源端子に接続され、コレクタが前記高電位電源端子に接続され、ベースが前記第１トランジスタのドレインに接続されたＮＰＮの第２１トランジスタを含むことを特徴とする。
【0028】
請求項１１にかかる発明は、請求項１、２、３又は４に記載の起動回路の故障検出方法において、前記起動回路は、エミッタが第１５抵抗を介して前記高電位電源端子に接続され、コレクタが前記低電位電源端子に接続され、ベースが前記第４トランジスタのドレインに接続されたＰＮＰの第２２トランジスタを含むことを特徴とする。
【0029】
請求項１２にかかる発明は、請求項１、２、３又は４に記載の起動回路の故障検出方法において、前記起動回路は、前記記第１トランジスタのゲートと前記低電位電源端子との間に接続され、又は前記高電位電源端子と前記第４トランジスタのゲートとの間に接続され、又は前記第１トランジスタのゲートと前記第４トランジスタのゲートとの間に接続されたリーク電流源を含むことを特徴とする。
【0030】
請求項１３にかかる発明は、請求項１、２、３又は４に記載の起動回路の故障検出方法において、前記起動回路は、前記記第１トランジスタのゲートと前記低電位電源端子との間に接続され、又は前記高電位電源端子と前記第４トランジスタのゲートとの間に接続され、又は前記第１トランジスタのゲートと前記第４トランジスタのゲートとの間に接続された第２コンデンサを含むことを特徴とする。
【0031】
請求項１４にかかる発明は、請求項１乃至１３のいずれか１つに記載の起動回路の故障検出方法において、前記ＰＭＯＳのトランジスタをＰＮＰのバイポーラトランジスタに置き換え、前記ＮＭＯＳのトランジスタをＮＰＮのバイポーラトランジスタに置き換え、前記ゲートをベースに、前記ドレインをコレクタに、前記ソースをエミッタにそれぞれ置き換えたことを特徴とする。
【発明の効果】
【0032】
本発明によれば、起動回路の故障検出用のコンデンサを追加接続しながらも、故障していない起動回路の起動時間を劣化させることなく、故障した起動回路を検出することができる。
【図面の簡単な説明】
【0033】
【図1】本発明の第１及び第４実施例を実施する電流源回路と起動回路の概略回路図である。
【図2】本発明の第１及び第４実施例を実施する電流源回路と起動回路の回路図である。
【図5】本発明の第１〜第１０実施例を実施した場合における起動回路が正常な場合と故障した場合の電流源回路の復帰時間の温度依存性図である。
【図6】本発明の第１実施例を実施する電流源回路と変形起動回路の回路図である。
【図7】本発明の第２及び第５実施例を実施する電流源回路と起動回路の概略回路図である。
【図8】本発明の第２及び第５実施例を実施する電流源回路と起動回路の回路図である。
【図11】本発明の第３及び第６実施例を実施する電流源回路と起動回路の概略回路図である。
【図12】本発明の第３及び第６実施例を実施する電流源回路と起動回路の回路図である。
【図17】本発明の第７実施例の起動回路を用いる電流源回路と起動回路の回路図である。
【図19】本発明の第８実施例の起動回路を用いる電流源回路と起動回路の回路図である。
【図20】本発明の第９実施例の起動回路を用いる電流源回路と起動回路の回路図である
【図22】本発明の第１０実施例の起動回路を用いる電流源回路と起動回路の回路図である。
【図25】本発明の第１１実施例の起動回路を用いる電流源回路と起動回路の回路図である。
【図28】本発明の第１１実施例を実施した場合における起動回路が正常な場合と故障した場合の電流源回路の復帰時間の温度依存性の一例を示す図である。
【図29】従来の電流源回路と起動回路の回路図である。
【図30】特許文献１で提案されている故障検出用コンデンサを追加接続した電流源回路と起動回路の回路図である。
【発明を実施するための形態】
【0034】
＜第１実施例＞図１に本発明の第１実施例の起動回路故障検出の回路を示す。電流源回路ＣＳ１には従来技術で説明した図２９の回路を用いている。なお、出力用のトランジスタＭ５，Ｍ６は省略している。図２に起動回路Ｓ１として図２９で説明した起動回路Ｓ１０を用いた回路を示す。本実施例は、図２９で説明した電流源回路ＣＳ１のトランジスタＭ１のゲートと低電位電源端子２との間にコンデンサＣ１を追加接続したものである。
【0035】
この図２を用いてどのように起動回路の故障を検出するかについて説明する。なお、本実施例における起動回路Ｓ１０の故障としては、前記した故障［１］〜［６］がある。本実施例の起動回路の故障検出方法の特徴は、コンデンサＣ１が追加接続されたことと、電源電圧の特殊な印加方法にある。
【0036】
この特殊な電源電圧の印加方法を図３に示す。低電位電源端子２は０Ｖで一定とする。高電位電源端子１には高電位電源電圧ＶＤＤとして５Ｖが印加されており、電流源回路ＣＳ１が起動している状態であったとする。つまり、図３に示すように消費電流が流れている状態である。ここで、時刻ｔ１において高電位電源電圧ＶＤＤを５Ｖから３Ｖに急低下させる。高電位電源電圧ＶＤＤを急低下させると、トランジスタＭ１のゲート電位Ｖｇ（Ｍ１）も４．３Ｖから低下するが、コンデンサＣ１があるため高電位電源電圧ＶＤＤの低下にトランジスタＭ１のゲート電位Ｖｇ（Ｍ１）の低下が追いつかない。この様子は図３の破線で表されている。トランジスタＭ１のゲート電位Ｖｇ（Ｍ１）の低下が高電位電源電圧ＶＤＤの低下に追いつかないため、トランジスタＭ１のゲートとソース間電位差がトランジスタＭ１の閾値電圧Ｖｔｈ（Ｍ１）（＝０．７Ｖ）以下になり、トランジスタＭ１に流れていた電流が停止する。トランジスタＭ１に流れていた電流が停止するため、トランジスタＭ２、Ｍ３、Ｍ４に流れていた電流も停止し、電流源回路ＣＳ１の消費電流はゼロになる。つまり、本実施例では高電位電源電圧ＶＤＤを急低下させることで、強制的に電流源回路ＣＳ１を動作停止状態に陥らせている。
【0037】
強制的に電流源回路ＣＳ１を動作停止状態陥らせた状態からの復帰について説明する。まずは図２の起動回路Ｓ１０が良品だった場合を説明する。良品の場合、電流源回路ＣＳ１が動作停止しているとトランジスタＭ１１がＯＦＦ状態、トランジスタＭ１２がＯＮ状態となり、トランジスタＭ１２から電流源回路ＣＳ１のトランジスタＭ４に電流が流れ込み、電流源回路ＣＳ１が復帰する。したがって、起動回路Ｓ１０の応答時間で消費電流が復帰する。図３においては時刻ｔ２で復帰している。この動作停止から復帰までの時間（ｔ１〜ｔ２）を復帰時間と定義すると、起動回路Ｓ１０に故障がない良品での復帰時間は起動回路Ｓ１０の応答速度となる。例えば図５に示す復帰時間の温度特性例では、起動回路Ｓ１０に故障がない良品での復帰時間は１０μｓｅｃ程度である。
【0038】
一方、図２の回路で起動回路Ｓ１０が故障している場合において、強制的に電流源回路ＣＳ１を動作停止に陥らせた状態からの復帰について、図４を用いて説明する。高電位電源電圧ＶＤＤが急低下するまでの動作は良品と同じである。高電位電源電圧ＶＤＤが急低下し、電流源回路ＣＳ１が動作停止しても故障した起動回路Ｓ１０の場合、良品のようにトランジスタＭ１２からトランジスタＭ４へ電流が流れ込まない。したがって、長時間にわたり動作停止状態に陥る。どの程度、長時間になるかは、コンデンサＣ１の電荷の放電時間に依存する。コンデンサＣ１の放電時間は、コンデンサＣ１の容量値と、トランジスタＭ３のリーク電流の大きさに依存する。コンデンサＣ１の容量値が大きい程、長時間にわたり動作停止状態に陥る。同様にトランジスタＭ３のリーク電流が小さい程、長時間にわたり動作停止状態に陥る。コンデンサＣ１の電荷が放電され、トランジスタＭ１のゲートとソース間電位差がトランジスタＭ１の閾値電圧Ｖｔｈ（Ｍ１）以上の大きさになったとき、電流源回路ＣＳ１は復帰する。図４においては時刻ｔ２のところで復帰している。図４の時刻ｔ２はトランジスタＭ１のゲート電位Ｖｇ（Ｍ１）が２．３Ｖになったとき、つまり、高電位電源電圧ＶＤＤ３Ｖから０．７Ｖだけ降下したゲート電位になったときの時刻である。したがって、復帰時間は長く、例えば図５に示す復帰時間の温度特性例では、故障した起動回路Ｓ１０での復帰時間は３０℃で０．５ｓｅｃ程度である。
【0039】
図５に示すように良品の起動回路Ｓ１０での復帰時間は１０ｕｓｅｃ程度と短く、故障した起動回路Ｓ１０での復帰時間は３０℃で０．５ｓｅｃ程度の長時間であった。本実施例ではこの復帰時間の大きな差を用いて起動回路Ｓ１０の故障を検出することができる。
【0040】
なお、本実施例で説明した高電位電源電圧ＶＤＤの大きさは一例にすぎない。高電位電源電圧ＶＤＤの印加方法として特徴的なことは、低電位電源電圧ＶＳＳが一定である状態で、高電位電源電圧ＶＤＤを急峻に低下させることである。本実施例においてこの高電位電源電圧ＶＤＤの変動幅はΔＶＤＤ＝２Ｖ（５Ｖから３Ｖへ低下）であったが、この高電位電源電圧ＶＤＤの変動幅ΔＶＤＤには目安がある。高電位電源電圧ＶＤＤの変動幅ΔＶＤＤは、定常状態でのトランジスタＭ１のゲートとソース間電位差Ｖｇｓ（Ｍ１）より大きくする必要がある。高電位電源電圧ＶＤＤの変動幅ΔＶＤＤがトランジスタＭ１のＶｇｓ（Ｍ１）より大きければ、電流源回路ＣＳ１を動作停止に陥らせることができる。また、高電位電源電圧ＶＤＤの急低下前後において、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳの電位差はデバイスの動作電圧範囲内でなければならない。
【0041】
さらに、どの程度の遷移時間で高電位電源電圧ＶＤＤを急低下させるかにも目安がある。高電位電源電圧ＶＤＤ低下の遷移時間Δｔ（ＶＤＤ）はコンデンサＣ１の放電時間より短くなければならない。この遷移時間Δｔ（ＶＤＤ）がコンデンサＣ１の放電時間より短い場合に、高電位電源電圧ＶＤＤの変化よりもトランジスタＭ１のゲート電位Ｖｇ（Ｍ１）の変化が遅れ、電流源回路ＣＳ１を動作停止に陥らせることができる。コンデンサＣ１の放電時間Ｔａ（Ｃ１）は、図２に示すトランジスタＭ１に流れる電流Ｉ（Ｍ１）とトランジスタＭ３に流れる電流Ｉ（Ｍ３）を用いて次式で表される。【0042】
ここで、トランジスタＭ１が動作停止に陥る条件、すなわち電流源回路ＣＳ１が動作停止に陥る条件はＩ（Ｍ１）＝０である。また、トランジスタＭ３に流すことのできる電流の大きさはトランジスタＭ３とトランジスタＭ４と抵抗Ｒ１で決まる式（３）の電流Ｉｒｅｆである。この電流Ｉｒｅｆは、高電位電源電圧ＶＤＤ遷移前の定常状態で、トランジスタＭ１からトランジスタＭ３に流れている電流の大きさでもある。電流Ｉｒｅｆを用いると、式（４）は次式のように変形される。【0043】
したがって、高電位電源電圧ＶＤＤ低下の遷移時間Δｔ（ＶＤＤ）はコンデンサＣ１の大きさ、高電位電源電圧ＶＤＤの変動幅ΔＶＤＤ、定常状態での電流源回路ＣＳ１の電流Ｉｒｅｆに依存する。高電位電源電圧ＶＤＤ低下の遷移時間Δｔ（ＶＤＤ）は式（５）のようにコンデンサＣ１の放電時間より短くなければならない。例えば、Ｃ１＝３ｐＦ、ΔＶＤＤ＝２Ｖ、Ｉｒｅｆ＝１μＡの条件においては、高電位電源電圧ＶＤＤ低下の遷移時間はΔｔ（ＶＤＤ）＜０．６μｓｅｃでなければならない。【0044】
本実施例ではこれまで説明したように、従来回路の図２９に比べて、コンデンサＣ１を追加接続することと、特殊な電源電圧の印加方法を用いることで、電流源回路ＣＳ１を一時的に動作停止状態に陥らせ、動作停止からの復帰時間の違いによって起動回路の故障検出を可能とする。その電源電圧の印加方法は以下の［ａ］〜［ｄ］の４条件のもとで実施する必要がある。［ａ］低電位電源電圧ＶＳＳは一定とする。
［ｂ］高電位電源電圧ＶＤＤをトランジスタＭ１のゲートとソース間電位差Ｖｇｓ（Ｍ１）以上の大きさで低下させる。
［ｃ］高電位電源電圧ＶＤＤの急低下前後において、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳの電位差はデバイスの動作電圧範囲内であること。
［ｄ］高電位電源電圧ＶＤＤを低下させる遷移時間Δｔ（ＶＤＤ）が、コンデンサＣ１の放電時間より短くなるようにすること。
【0045】
これらの条件下において高電位電源電圧ＶＤＤを急低下させると、図５のように、故障した起動回路は良品に比べ消費電流の復帰時間が長くなり、故障した起動回路の検出が可能となる。
【0046】
また、特許文献１では起動回路の故障検出を可能にしたが、起動回路の検出機構（コンデンサＣ３）を追加接続することで、良品であっても従来技術より起動時間が長くなる問題があった。しかし、本実施例では良品であっても従来技術より起動時間が長くなる問題は発生しない。その理由は、追加接続したコンデンサＣ１が電流源回路ＣＳ１の起動を助ける役割を果たすためである。電源電圧ＶＤＤ、ＶＳＳが印加された際、トランジスタＭ１のゲート電位Ｖｇ（Ｍ１）は上昇する。このときコンデンサＣ１の電位を上昇させる必要があるため、コンデンサＣ１を充電しようとする。充電電流はトランジスタＭ１を通して流れるしかないため、トランジスタＭ１をＯＮさせることになる。トランジスタＭ１がＯＮするとトランジスタＭ２、Ｍ３、Ｍ４もＯＮし、電流源回路ＣＳ１が起動する。したがって、コンデンサＣ１はもう一つの起動回路とみなすこともできる。このように本実施例では良品であっても従来技術より起動時間が長くなる問題が発生しない長所がある。
【0047】
また、本実施例においてＣＭＯＳトランジスタ構成をバイポーラトランジスタ構成に変更することも可能である。その他にも図６に示すように、起動回路Ｓ１０を起動回路Ｓ１０ａに変形することができる。この起動回路Ｓ１０ａは、トランジスタＭ１１をＰＭＯＳからＮＭＯＳのトランジスタＭ１３に変更し、そのトランジスタＭ１３のゲートをトランジスタＭ４のドレインに接続し、ソースを低電位電源端子２に接続し、ドレインを抵抗Ｒ１２を通して高電位電源端子１に接続する。さらに、トランジスタＭ１２をＰＭＯＳからＮＭＯＳトランジスタＭ１４に変更し、そのトランジスタＭ１４のゲートをトランジスタＭ１３のドレインに接続し、ソースを低電位電源端子２に接続し、ドレインをトランジスタＭ１のゲートに接続する。
【0048】
＜第２実施例＞図７に本発明の第２実施例の回路を示す。電流源回路ＣＳ１には従来技術で説明した図２９の回路を用いている。なお、出力用のトランジスタＭ５，Ｍ６は省略している。図８に起動回路Ｓ１として、図２９で説明した起動回路Ｓ１０を用いた回路を示す。本実施例は、図２９で説明した電流源回路ＣＳ１のトランジスタＭ４のゲートと高電位電源端子１との間に、コンデンサＣ１を追加接続したものである。
【0049】
この図８を用いてどのように起動回路の故障を検出するかについて説明する。なお、本実施例における起動回路の故障としては、前記した［１］〜［６］がある。本実施例の起動回路の故障検出方法の特徴は、コンデンサＣ１が追加接続されたことと、特殊な電源電圧の印加方法にある。この特殊な電源電圧の印加方法を図９に示す。低電位電源端子２は０Ｖで一定とする。高電位電源端子１には高電位電源電圧ＶＤＤとして５Ｖが印加されており、電流源回路ＣＳ１が起動している状態であったとする。つまり、図９に示すように消費電流が流れている状態である。ここで、時刻ｔ１において高電位電源電圧ＶＤＤを５Ｖから３Ｖに急低下させる。高電位電源電圧ＶＤＤを急低下させるとトランジスタＭ４のゲート電位Ｖｇ（Ｍ４）も低下する。トランジスタＭ４のゲート電位Ｖｇ（Ｍ４）も低下する理由は、コンデンサＣ１を通して高電位電源電圧ＶＤＤの急低下がＡＣ的に伝わるためである。このトランジスタＭ４のゲート電位Ｖｇ（Ｍ４）の低下の様子は図９の破線で表されている。図９に示す本実施例の時間変化波形ではトランジスタＭ４のゲート電位Ｖｇ（Ｍ４）が低下し、低電位電源電圧ＶＳＳより下回っている。その結果、トランジスタＭ４に流れていた電流が停止するため、トランジスタＭ１、Ｍ２、Ｍ３に流れていた電流も停止し、消費電流はゼロになる。つまり、本実施例では高電位電源電圧ＶＤＤを急低下させることで強制的に電流源回路ＣＳ１を動作停止状態に陥らせている。
【0050】
強制的に電流源回路ＣＳ１を動作停止に陥らせた状態からの復帰について説明する。良品の場合は第１実施例と同じように起動回路Ｓ１０によって復帰するため、詳細な説明は省略する。良品の場合、短時間で動作停止状態から復帰する。
【0051】
一方、図８の回路で起動回路Ｓ１０が故障している場合において、強制的に電流源回路ＣＳ１を動作停止に陥らせた状態からの復帰について図１０を用いて説明する。高電位電源電圧ＶＤＤが急低下するまでの動作は良品と同じである。高電位電源電圧ＶＤＤが急低下し、電流源回路ＣＳ１が動作停止しても、故障した起動回路Ｓ１０の場合、良品のようにトランジスタＭ１２からトランジスタＭ４へ電流が流れ込まない。したがって、長時間にわたり動作停止状態に陥る。どの程度、長時間になるかはコンデンサＣ１の電荷の放電時間に依存する。コンデンサＣ１の放電時間はコンデンサＣ１の容量値と、トランジスタＭ２のリーク電流の大きさに依存する。コンデンサＣ１の容量値が大きい程、長時間にわたり動作停止状態に陥る。同様にトランジスタＭ２のリーク電流が小さい程、長時間にわたり動作停止状態に陥る。コンデンサＣ１の電荷が放電され、トランジスタＭ４のゲートとソース間電位差がトランジスタＭ４の閾値電圧Ｖｔｈ（Ｍ４）以上の大きさになったとき、電流源回路ＣＳ１は復帰する。図１０においては時刻ｔ２のところで復帰している。図１０の時刻ｔ２はトランジスタＭ４のゲート電位Ｖｇ（Ｍ４）が０．７Ｖになったときの時刻である。したがって、復帰時間は長く、例えば、図５に示す復帰時間の周囲温度特性例では、故障した起動回路での復帰時間は３０℃で０．５ｓｅｃ程度である。
【0052】
なお、本実施例で説明した高電位電源電圧ＶＤＤの大きさは一例にすぎない。電源電圧印加方法として特徴的なことは、低電位電源電圧ＶＳＳが一定である状態で、高電位電源電圧ＶＤＤを急峻に低下させることである。本実施例においてこの高電位電源電圧ＶＤＤの変動幅はΔＶＤＤ＝２Ｖ（５Ｖから３Ｖへ低下）であったが、この高電位電源電圧ＶＤＤの変動幅ΔＶＤＤには目安がある。高電位電源電圧ＶＤＤの変動幅ΔＶＤＤは定常状態のトランジスタＭ４のゲートとソース間電位差Ｖｇｓ（Ｍ４）より大きくする必要がある。高電位電源電圧ＶＤＤの変動幅ΔＶＤＤがトランジスタＭ４のＶｇｓ（Ｍ４）より大きければ、電流源回路ＣＳ１を動作停止に陥らせることができる。また、高電位電源電圧ＶＤＤの急低下前後において、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳの電位差はデバイスの動作電圧範囲内でなければならない。
【0053】
さらに、どの程度の遷移時間で高電位電源電圧ＶＤＤを急低下させるかにも目安がある。高電位電源電圧ＶＤＤ低下の遷移時間Δｔ（ＶＤＤ）はコンデンサＣ１の放電時間より短くなければならない。この遷移時間Δｔ（ＶＤＤ）がコンデンサＣ１の放電時間より短い場合、高電位電源電圧ＶＤＤの変化がトランジスタＭ４のゲート電位を変化させることになり、電流源回路ＣＳ１を動作停止に陥らせることができる。コンデンサＣ１の放電時間Ｔｂ（Ｃ１）は、トランジスタＭ２に流れる電流Ｉ（Ｍ２）とトランジスタＭ４に流れる電流Ｉ（Ｍ４）を用いて次式で表される。【0054】
ここで、トランジスタＭ４が動作停止に陥る条件はＩ（Ｍ４）＝０である。また、トランジスタＭ２に流すことのできる電流の大きさはトランジスタＭ３とトランジスタＭ４と抵抗Ｒ１で決まる式（３）の電流Ｉｒｅｆである。この電流Ｉｒｅｆは高電位電源電圧ＶＤＤの遷移前の定常状態でトランジスタＭ２からトランジスタＭ４に流れている電流の大きさである。電流Ｉｒｅｆを用いると、式（７）は次式のように変形される。【0055】
したがって、高電位電源電圧ＶＤＤ低下の遷移時間Δｔ（ＶＤＤ）はコンデンサＣ１の大きさ、高電位電源電圧ＶＤＤの変動幅ΔＶＤＤ、定常状態での電流源回路ＣＳ１の電流Ｉｒｅｆに依存する。高電位電源電圧ＶＤＤ低下の遷移時間Δｔ（ＶＤＤ）は式（８）のようにコンデンサＣ１の放電時間より短くなければならない。
【0056】
本実施例ではこれまで説明したように、従来回路の図２９に比べてコンデンサＣ１を追加接続することと、特殊な電源電圧の印加方法を用いることで、電流源回路ＣＳ１を一時的に動作停止状態に陥らせ、動作停止からの復帰時間の違いによって起動回路の故障検出を可能とする。その電源電圧の印加方法は前記した条件［ａ］、［ｃ］、［ｄ］と以下に示す［ｅ］のもとで実施する必要がある。［ｅ］高電位電源電圧ＶＤＤをトランジスタＭ４のゲートとソース間電位差Ｖｇｓ（Ｍ４）以上の大きさで低下させる。
【0057】
これらの条件下において高電位電源電圧ＶＤＤを急低下させると、図５のように故障した起動回路は良品に比べ消費電流の復帰時間が長くなり、故障した起動回路の検出が可能となる。また本実施例では第１実施例と同様に、特許文献１で問題とされていた良品であっても従来技術より起動時間が長くなるという問題が発生しない長所がある。
【0058】
＜第３実施例＞図１１に本発明の第３実施例の回路を示す。電流源回路ＣＳ１には従来技術で説明した図２９の回路を用いている。なお、出力用のトランジスタＭ５，Ｍ６は省略している。図１２に起動回路Ｓ１として、図２９で説明した起動回路Ｓ１０を用いた回路を示す。本実施例は、図２９で説明した電流源回路ＣＳ１のトランジスタＭ１のゲートとトランジスタＭ４のゲートとの間にコンデンサＣ１を追加接続したものである。
【0059】
この図１２を用いてどのように起動回路の故障を検出するかについての説明は、第１実施例と同じ動作原理であるため説明を省略する。なお、本実施例における起動回路の故障としては前記した［１］〜［６］がある。
【0061】
図２を用いてどのように起動回路の故障を検出するかについて説明する。なお、本実施例における起動回路の故障としては前記した［１］〜［６］がある。本実施例の起動回路の故障検出方法の特徴はコンデンサＣ１が追加接続されたことと、特殊な電源電圧の印加方法にある。この特殊な電源電圧の印加方法を図１３に示す。
【0062】
高電位電源端子１は高電位電源電圧ＶＤＤが５Ｖで一定とする。低電位電源端子２には低電位電源電圧ＶＳＳが０Ｖで印加されており、電流源回路ＣＳ１が起動している状態であったとする。つまり、図１３に示すように消費電流が流れている状態である。ここで、時刻ｔ１において低電位電源電圧ＶＳＳを０Ｖから２Ｖに急上昇させる。低電位電源電圧ＶＳＳを急上昇させるとトランジスタＭ１のゲート電位Ｖｇ（Ｍ１）も上昇する。トランジスタＭ１の電位も上昇する理由は、コンデンサＣ１を通して低電位電源電圧ＶＳＳの急上昇がＡＣ的に伝わるためである。このトランジスタＭ１のゲート電位Ｖｇ（Ｍ１）の上昇の様子は図１３の破線で表されている。図１３に示す本実施例の時間変化波形では、トランジスタＭ１のゲート電位Ｖｇ（Ｍ１）が上昇し、高電位電源電圧ＶＤＤより上回っている。その結果、トランジスタＭ１に流れていた電流が停止するため、トランジスタＭ２、Ｍ３、Ｍ４に流れていた電流も停止し、消費電流はゼロになる。つまり、本実施例では低電位電源電圧ＶＳＳを急上昇させることで強制的に電流源回路ＣＳ１を動作停止状態に陥らせている。
【0063】
強制的に電流源回路ＣＳ１を動作停止に陥らせた状態からの復帰について説明する。良品の場合は第１実施例と同じように起動回路Ｓ１０によって復帰するため、詳細な説明は省略する。良品の場合、短時間で動作停止状態から復帰する。
【0064】
一方、図２の回路で起動回路Ｓ１０が故障している場合において、強制的に電流源回路ＣＳ１を動作停止に陥らせた状態からの復帰について図１４を用いて説明する。低電位電源電圧ＶＳＳが急上昇するまでの動作は良品と同じである。低電位電源電圧ＶＳＳが急上昇し、電流源回路ＣＳ１が動作停止しても、故障した起動回路の場合、良品のようにトランジスタＭ１２からトランジスタＭ４へ電流が流れ込まない。したがって、長時間にわたり動作停止状態に陥る。どの程度、長時間になるかはコンデンサＣ１の電荷の放電時間に依存する。コンデンサＣ１の放電時間はコンデンサＣ１の容量値と、トランジスタＭ３のリーク電流の大きさに依存する。コンデンサＣ１の容量値が大きい程、長時間にわたり動作停止状態に陥る。同様にトランジスタＭ３のリーク電流が小さい程、長時間にわたり動作停止状態に陥る。コンデンサＣ１の電荷が放電され、トランジスタＭ１のゲートとソース間電位差がトランジスタＭ１の閾値電圧Ｖｔｈ（Ｍ１）以上の大きさになったとき、電流源回路ＣＳ１は復帰する。図１４においては時刻ｔ２のところで復帰している。図１４の時刻ｔ２はトランジスタＭ１のゲート電位Ｖｇ（Ｍ１）が４．３Ｖになったとき、つまり、高電位電源電圧ＶＤＤ５Ｖから０．７Ｖ降下したゲート電位になったときの時刻である。したがって、復帰時間は長く、例えば、図５に示す復帰時間の周囲温度特性例では、故障した起動回路での復帰時間は３０℃で０．５ｓｅｃ程度である。
【0065】
図５に示すように良品での復帰時間は１０μｓｅｃ程度と短く、故障した起動回路Ｓ１０での復帰時間は３０℃で０．５ｓｅｃ程度の長時間であった。本実施例ではこの復帰時間の大きな差を用いて起動回路Ｓ１０の故障を検出することができる。
【0066】
なお、本実施例で説明した低電位電源電圧ＶＳＳの大きさは一例にすぎない。低電位電源電圧ＶＳＳの印加方法として特徴的なことは、高電位電源電圧ＶＤＤが一定である状態で、低電位電源電圧ＶＳＳを急峻に上昇させることである。本実施例においてこの低電位電源電圧ＶＳＳの変動幅はΔＶＳＳ＝２Ｖ（０Ｖから２Ｖへ上昇）であったが、この低電位電源電圧ＶＳＳの変動幅ΔＶＳＳには目安がある。低電位電源電圧ＶＳＳの変動幅ΔＶＳＳは、定常状態でのトランジスタＭ１のゲートとソース間電位差Ｖｇｓ（Ｍ１）より大きくする必要がある。低電位電源電圧ＶＳＳの変動幅ΔＶＳＳがトランジスタＭ１のＶｇｓ（Ｍ１）より大きければ、電流源回路ＣＳ１を動作停止に陥らせることができる。また、低電位電源電圧ＶＳＳの急上昇前後において、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳの電位差はデバイスの動作電圧範囲内でなければならない。
【0067】
さらに、どの程度の遷移時間で低電位電源電圧ＶＳＳを急上昇させるかにも目安がある。低電位電源電圧ＶＳＳ上昇の遷移時間Δｔ（ＶＳＳ）はコンデンサＣ１の放電時間より短くなければならない。この遷移時間Δｔ（ＶＳＳ）がコンデンサＣ１の放電時間より短い場合、低電位電源電圧ＶＳＳの変化がトランジスタＭ１のゲート電位Ｖｇ（Ｍ１）を変化させることになり、電流源回路ＣＳ１を動作停止に陥らせることができる。コンデンサＣ１の放電時間Ｔａ（Ｃ１）は、図２に示すトランジスタＭ１に流れる電流Ｉ（Ｍ１）とトランジスタＭ３に流れる電流Ｉ（Ｍ３）を用いて次式で表される。【0068】
ここで、トランジスタＭ１が動作停止に陥る条件、すなわち電流源回路ＣＳ１が動作停止に陥る条件はＩ（Ｍ１）＝０である。また、トランジスタＭ３に流すことのできる電流の大きさはトランジスタＭ３とトランジスタＭ４と抵抗Ｒ１で決まる式（３）の電流Ｉｒｅｆである。この電流Ｉｒｅｆは低電位電源電圧ＶＳＳの遷移前の定常状態でトランジスタＭ１からトランジスタＭ３に流れている電流の大きさでもある。電流Ｉｒｅｆを用いると、式（９）は次式のように変形される。【0069】
したがって、低電位電源電圧ＶＳＳ上昇の遷移時間Δｔ（ＶＳＳ）はコンデンサＣ１の大きさ、低電位電源電圧ＶＳＳの変動幅ΔＶＳＳ、定常状態での電流源回路ＣＳ１の電流Ｉｒｅｆに依存する。低電位電源電圧ＶＳＳ上昇の遷移時間Δｔ（ＶＳＳ）は式（１０）のようにコンデンサＣ１の放電時間より短くなければならない。
【0070】
本実施例ではこれまで説明したように、従来回路の図２９に比べてコンデンサＣ１を追加接続することと、特殊な電源電圧の印加方法を用いることで、電流源回路ＣＳ１を一時的に動作停止状態に陥らせ、動作停止からの復帰時間の違いによって起動回路の故障検出を可能とする。その電源電圧の印加方法は前記した以下の［Ａ］〜［Ｄ］の４条件のもとで実施する必要がある。［Ａ］高電位電源電圧ＶＤＤは一定とする。
［Ｂ］低電位電源電圧ＶＳＳをトランジスタＭ１のゲートとソース間電位差Ｖｇｓ（Ｍ１）以上の大きさで上昇させる。
［Ｃ］低電位電源電圧ＶＳＳの急上昇前後において、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳの電位差はデバイスの動作電圧範囲内であること。
［Ｄ］低電位電源電圧ＶＳＳを上昇させる遷移時間Δｔ（ＶＳＳ）が、コンデンサＣ１の放電時間より短くなるようにすること。
【0071】
これらの条件下において低電位電源電圧ＶＳＳを急上昇させると、図５のように故障した起動回路は良品に比べ消費電流の復帰時間が長くなり、故障した起動回路の検出が可能となる。また本実施例では第１実施例と同様に、特許文献１で問題とされていた良品であっても従来技術より起動時間が長くなるという問題が発生しない長所がある。
【0073】
この図８を用いてどのように起動回路の故障を検出するかについて説明する。なお、本実施例における起動回路のＳ１０故障としては前記した［１］〜［６］がある。本実施例の起動回路Ｓ１０の故障検出方法の特徴はコンデンサＣ１が追加接続されたことと、特殊な電源電圧の印加方法にある。この特殊な電源電圧の印加方法を図１５に示す。
【0074】
高電位電源端子１は高電位電源電圧ＶＤＤが５Ｖで一定とする。低電位電源端子２には低電位電源電圧ＶＳＳが０Ｖで印加されており、電流源回路ＣＳ１が起動している状態であったとする。つまり、図１５に示すように消費電流が流れている状態である。ここで、時刻ｔ１において低電位電源電圧ＶＳＳを０Ｖから２Ｖに急上昇させる。低電位電源電圧ＶＳＳを急上昇させると、トランジスタＭ４のゲート電位Ｖｇ（Ｍ４）も０．７Ｖから上昇するが、コンデンサＣ１があるため低電位電源電圧ＶＳＳの上昇にトランジスタＭ４のゲート電位Ｖｇ（Ｍ４）の上昇が追いつかない。この様子は図１５の破線で表されている。トランジスタＭ４のゲート電位Ｖｇ（Ｍ４）の上昇が低電位電源電圧ＶＳＳの上昇に追いつかないため、トランジスタＭ４のゲートとソース間電位差がトランジスタＭ４の閾値電圧Ｖｔｈ（Ｍ４）以下になり、トランジスタＭ４に流れていた電流が停止する。トランジスタＭ４に流れていた電流が停止するため、トランジスタＭ１、Ｍ２、Ｍ３に流れていた電流も停止し、消費電流はゼロになる。つまり、本実施例では低電位電源電圧ＶＳＳを急上昇させることで強制的に電流源回路ＣＳ１を動作停止状態に陥らせている。
【0075】
強制的に電流源回路ＣＳ１を動作停止に陥らせた状態からの復帰について説明する。良品の場合は第１実施例と同じように起動回路Ｓ１０によって復帰するため、詳細な説明は省略する。良品の場合、短時間で動作停止状態から復帰する。
【0076】
一方、図８の回路で起動回路Ｓ１０が故障している場合において、強制的に電流源回路ＣＳ１を動作停止に陥らせた状態からの復帰について図１６を用いて説明する。低電位電源電圧ＶＳＳが急上昇するまでの動作は良品と同じである。低電位電源電圧ＶＳＳが急上昇し、電流源回路ＣＳ１が動作停止しても故障した起動回路Ｓ１０の場合、良品のようにトランジスタＭ１２からトランジスタＭ４へ電流が流れ込まない。したがって、長時間にわたり動作停止状態に陥る。どの程度、長時間になるかはコンデンサＣ１の電荷の放電時間に依存する。コンデンサＣ１の放電時間はコンデンサＣ１の容量値と、トランジスタＭ２のリーク電流の大きさに依存する。コンデンサＣ１の容量値が大きい程、長時間にわたり動作停止状態に陥る。同様にトランジスタＭ２のリーク電流が小さい程、長時間にわたり動作停止状態に陥る。コンデンサＣ１の電荷が放電され、トランジスタＭ４のゲートとソース間電位差がトランジスタＭ４の閾値電圧Ｖｔｈ（Ｍ４）以上の大きさになったとき、電流源回路ＣＳ１は復帰する。図１６においては時刻ｔ２のところで復帰している。図１６の時刻ｔ２はトランジスタＭ４のゲート電位Ｖｇ（Ｍ４）が２．７Ｖになったときの時間である。したがって、復帰時間は長く、例えば、図５に示す復帰時間の周囲温度特性例では、故障した起動回路での復帰時間は３０℃で０．５ｓｅｃ程度である。
【0077】
なお、本実施例で説明した低電位電源電圧ＶＳＳの大きさは一例にすぎない。低電位電源電圧ＶＳＳの印加方法として特徴的なことは、高電位電源電圧ＶＤＤが一定である状態で、低電位電源電圧ＶＳＳを急峻に上昇させることである。本実施例においてこの低電位電源電圧ＶＳＳの変動幅はΔＶＳＳ＝２Ｖ（０Ｖから２Ｖへ上昇）であったが、この低電位電源電圧ＶＳＳの変動幅ΔＶＳＳには目安がある。低電位電源電圧ＶＳＳの変動幅ΔＶＳＳは定常状態のトランジスタＭ４のゲートとソース間電位差Ｖｇｓ（Ｍ４）より大きくする必要がある。低電位電源電圧ＶＳＳの変動幅ΔＶＳＳがトランジスタＭ４のＶｇｓ（Ｍ４）より大きければ、電流源回路ＣＳ１を動作停止に陥らせることができる。また、低電位電源電圧ＶＳＳの急上昇前後において、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳの電位差はデバイスの動作電圧範囲内でなければならない。
【0078】
さらに、どの程度の遷移時間で低電位電源電圧ＶＳＳを急上昇させるかにも目安がある。低電位電源電圧ＶＳＳの上昇の遷移時間Δｔ（ＶＳＳ）はコンデンサＣ１の放電時間より短くなければならない。この遷移時間Δｔ（ＶＳＳ）がコンデンサＣ１の放電時間より短い場合、低電位電源電圧ＶＳＳの変化よりトランジスタＭ４のゲート電位Ｖｇ（Ｍ４）の変化が遅れ、電流源回路ＣＳ１を動作停止に陥らせることができる。コンデンサＣ１の放電時間Ｔｂ（Ｃ１）は、トランジスタＭ２に流れる電流Ｉ（Ｍ２）とトランジスタＭ４に流れる電流Ｉ（Ｍ４）を用いて次式で表される。【0079】
ここで、トランジスタＭ４が動作停止に陥る条件はＩ（Ｍ４）＝０である。また、トランジスタＭ２に流すことのできる電流の大きさはトランジスタＭ３とトランジスタＭ４と抵抗Ｒ１で決まる式（３）の電流Ｉｒｅｆである。この電流Ｉｒｅｆは低電位電源電圧ＶＳＳの遷移前の定常状態でトランジスタＭ２からトランジスタＭ４に流れている電流の大きさである。電流Ｉｒｅｆを用いると、式（１１）は次式のように変形される。【0080】
したがって、低電位電源電圧ＶＳＳの上昇の遷移時間Δｔ（ＶＳＳ）はコンデンサＣ１の大きさ、低電位電源電圧ＶＳＳの変動幅ΔＶＳＳ、定常状態での電流源回路ＣＳ１の電流Ｉｒｅｆに依存する。低電位電源電圧ＶＳＳ上昇の遷移時間Δｔ（ＶＳＳ）は式（１２）のようにコンデンサＣ１の放電時間より短くなければならない。
【0081】
本実施例ではこれまで説明したように、従来回路の図２９に比べてコンデンサＣ１を追加接続することと、特殊な電源電圧の印加方法を用いることで、電流源回路ＣＳ１を一時的に動作停止状態に陥らせ、動作停止からの復帰時間の違いによって起動回路の故障検出を可能とする。その電源電圧の印加方法は前記の条件［Ａ］、［Ｃ］、［Ｄ］と以下に示す［Ｅ］のもとで実施する必要がある。［Ｅ］低電位電源電圧ＶＳＳとトランジスタＭ４のゲートとソース間電位差Ｖｇｓ（Ｍ４）以上の大きさで上昇させる。
【0082】
これらの条件下において低電位電源電圧ＶＳＳを急上昇させると、図５のように故障した起動回路は良品に比べ消費電流の復帰時間が長くなり、故障した起動回路の検出が可能となる。また本実施例では第１実施例と同様に、特許文献１で問題とされていた良品であっても従来技術より起動時間が長くなるという問題が発生しない長所がある。
【0084】
この図１２を用いてどのように起動回路の故障を検出するかについての説明は、第５実施例と同じ動作原理であるため説明を省略する。なお、本実施例における起動回路の故障としては前記した［１］〜［６］がある。
【0086】
この起動回路Ｓ１１の回路構成を説明する。ＰＭＯＳのトランジスタＭ１５のソースは高電位電源端子１に、ゲートはＮＭＯＳのトランジスタＭ１６のゲート及び電流源回路ＣＳ１のトランジスタＭ４のドレインに、ドレインはトランジスタＭ１６のドレイン及びＮＭＯＳのトランジスタＭ１７のゲートに接続されている。トランジスタＭ１６のソースは低電位電源電圧端子２に接続されている。トランジスタＭ１７のソースは低電位電源端子２に、ドレインは電流源回路ＣＳ１のトランジスタＭ１のゲートに接続されている。
【0087】
本実施例の起動回路Ｓ１１の動作を説明する。良品の場合、電流源回路ＣＳ１が動作停止しているとトランジスタＭ１６がＯＦＦ状態、トランジスタＭ１５がＯＮ状態となり、トランジスタＭ１５とＭ１６で構成されるインバータの出力がＨｉｇｈになる。そのためトランジスタＭ１７がＯＮし、電流源回路ＣＳ１のトランジスタＭ１からトランジスタＭ１７に電流を引き込み、電流源回路ＣＳ１が起動する。電流源回路ＣＳ１の起動後、トランジスタＭ４のゲート電位が上昇することでトランジスタＭ１５とＭ１６で構成されるインバータの出力がＬｏｗになり、トランジスタＭ１７がＯＦＦし、電流源回路ＣＳ１から引き込んでいた電流が停止する。その後、電流源回路ＣＳ１のトランジスタＭ１やＭ４に流れる電流値は式（３）のＩｒｅｆの大きさとなる。
【0088】
次に起動回路が故障した場合の動作を説明する。本実施例での起動回路故障としては以下の［１１］〜［１７］がある。［１１］トランジスタＭ１７のドレインのオープン故障。
［１２］トランジスタＭ１７のソースのオープン故障。
［１３］トランジスタＭ１７のゲートのオープン故障。
［１４］トランジスタＭ１７のゲートの低電位電源端子２への地絡故障。
［１５］トランジスタＭ１５のドレインのオープン故障。ただし、トランジスタＭ１５のゲートのアスペクト比（Ｗ／Ｌ）が非常に小さく、トランジスタＭ１５を非常に大きな抵抗とみなせる場合に限る。
［１６］トランジスタＭ１５のソースのオープン故障。ただし、トランジスタＭ１５のゲートのアスペクト比（Ｗ／Ｌ）が非常に小さく、トランジスタＭ１５を非常に大きな抵抗とみなせる場合に限る。
［１７］トランジスタＭ１５のゲートのオープン故障。ただし、トランジスタＭ１５のゲートのアスペクト比（Ｗ／Ｌ）が非常に小さく、トランジスタＭ１５を非常に大きな抵抗とみなせる場合に限る。
【0089】
上記のような故障の場合、トランジスタＭ１７は電流源回路ＣＳ１から電流を引き込むことができない。その結果、本実施例においても第１実施例や第４実施例で説明したような特殊な電源電圧印加（図３、図４、図１３、図１４）により、良品と故障した起動回路では図５のように復帰時間に差が生じる。この復帰時間の差によって起動回路の故障検出が可能となる。
【0090】
また、本実施例の図１７の起動回路Ｓ１１を図７や図１１の起動回路Ｓ１に適応することで、第２実施例、第３実施例、第５実施例、第６実施例と同様の効果を得て、復帰時間の差によって起動回路の故障検出が可能となる。
【0091】
なお、本実施例の起動回路Ｓ１１は、図１８に示すような構成の起動回路Ｓ１１ａに変形することもできる。図１８では、ＰＭＯＳのトランジスタＭ１８のソースは高電位電源端子１に、ゲートはＮＭＯＳのトランジスタＭ１９のゲート及び電流源回路ＣＳ１のトランジスタＭ１のドレインに、ドレインはトランジスタＭ１９のドレイン及びＰＭＯＳのトランジスタＭ２０のゲートに接続されている。トランジスタＭ１９のソースは低電位電源電圧端子２に接続されている。トランジスタＭ２０のソースは高電位電源端子１に、ドレインは電流源回路ＣＳ１のトランジスタＭ４のゲートに接続されている。
【0093】
本実施例の回路構成を説明する。本実施例は、第１実施例で説明した図１の回路の起動回路Ｓ１を変形したものである。この起動回路Ｓ１２の回路構成を説明する。抵抗Ｒ１２の一端は高電位電源端子１に、もう一端はダイオードＤ１のアノード及びダイオードＤ２のアノードに接続されている。ダイオードＤ１のカソードはトランジスタＭ２のドレインに接続されている。抵抗Ｒ１３はトランジスタＭ２のドレインとトランジスタＭ４のドレインとの間に挿入接続されている。ダイオードＤ２のカソードはダイオードＤ３のアノードに接続されている。ダイオードＤ３のカソードは低電位電源端子２に接続されている。
【0094】
本実施例の起動回路の動作を説明する。良品の場合、電流源回路ＣＳ１が動作停止していると抵抗Ｒ１２、ダイオードＤ１を通して電流源回路ＣＳ１に電流が流れ込む。電流が流れ込むことで電流源回路ＣＳ１が起動すると、抵抗Ｒ１３での電圧降下が増加する。抵抗Ｒ１３での電圧降下が増加するとダイオードＤ１を通して流れ込んでいた電流が停止する。その後、電流源回路ＣＳ１のトランジスタＭ１やＭ４に流れる電流値は式（３）のＩｒｅｆの大きさとなる。
【0095】
次に起動回路が故障した場合の動作を説明する。本実施例の起動回路故障としては以下の［２１］〜［２６］がある。［２１］ダイオードＤ１のアノードのオープン故障。
［２２］ダイオードＤ１のカソードのオープン故障。
［２３］ダイオードＤ１のアノードの低電位電源端子２への地絡故障。ただし、抵抗Ｒ１２が非常に大きい場合に限る。
［２４］抵抗Ｒ１２と高電位電源端子１間のオープン故障。ただし、抵抗Ｒ１２が非常に大きい場合に限る。
［２５］抵抗Ｒ１２とダイオードＤ１のアノード間のオープン故障。ただし、抵抗Ｒ１２が非常に大きい場合に限る。
［２６］ダイオードＤ２のカソードの低電位電源端子２への地絡故障。ただし、抵抗Ｒ１２が非常に大きい場合に限る。
【0096】
上記のような故障の場合、起動回路Ｓ１２のダイオードＤ１から電流源回路ＣＳ１へ電流を流し込むことができない。その結果、本実施例においても第１実施例や第４実施例で説明したような特殊な電源電圧印加（図３、図４、図１３、図１４）により、良品と故障した起動回路では図５のように復帰時間に差が生じる。この復帰時間の差によって起動回路の故障検出が可能となる。
【0097】
また、本実施例の図１９の起動回路Ｓ１２を図７や図１１の起動回路Ｓ１に適応することで、第２実施例、第３実施例、第５実施例、第６実施例と同様の効果を得て、復帰時間の差によって起動回路の故障検出が可能となる。
【0099】
本実施例の回路構成を説明する。本実施例は、第１実施例で説明した図１の回路の起動回路Ｓ１を変形したものである。この起動回路Ｓ１３の回路構成を説明する。ＮＰＮのバイポーラトランジスタＱ２１のコレクタは高電位電源端子１に、ベースは電流源回路ＣＳ１のトランジスタＭ１のドレインに、エミッタは抵抗Ｒ１４を通して低電位電源端子２に接続されている。
【0100】
本実施例での起動回路Ｓ１３の動作を説明する。良品の場合、電流源回路ＣＳ１からトランジスタＱ２１のベース電流が引き込まれるため、電流源回路ＣＳ１が起動する。このベース電流が非常に小さい場合、電流源回路ＣＳ１のトランジスタＭ１やＭ４に流れる電流値は式（３）のＩｒｅｆの大きさとなる。
【0101】
次に起動回路Ｓ１３が故障した場合の動作を説明する。本実施例の起動回路Ｓ１３の故障としては以下の［３１］〜［３３］がある。［３１］バイポーラトランジスタＱ２１のベースのオープン故障。ただし、抵抗Ｒ１４が非常に大きい場合に限る。
［３２］バイポーラトランジスタＱ２１のエミッタのオープン故障。ただし、抵抗Ｒ１４が非常に大きい場合に限る。
［３３］抵抗Ｒ１４と低電位電源端子２間のオープン故障。ただし、抵抗Ｒ１４が非常に大きい場合に限る。
【0102】
上記のような起動回路Ｓ１３の故障の場合、電流源回路ＣＳ１からトランジスタＱ２１のベース電流が引き込まれない。その結果、本実施例においても第１実施例や第４実施例で説明したような特殊な電源電圧印加（図３、図４、図１３、図１４）により、良品と故障した起動回路とで図５のように復帰時間に差が生じる。この復帰時間の差によって起動回路の故障検出が可能となる。
【0103】
また、本実施例の図２０の起動回路Ｓ１３を図７や図１１の起動回路Ｓ１に適応することで、第２実施例、第３実施例、第５実施例、第６実施例と同様の効果を得て、復帰時間の差によって起動回路の故障検出が可能となる。
【0104】
なお、本実施例の起動回路Ｓ１３は、例えば、図２１のような起動回路Ｓ１３ａに変形しても同様の効果を得る。この起動回路Ｓ１３ａは、トランジスタＱ２１をＮＰＮからＰＮＰのバイポーラトランジスタＱ２２に変更し、そのトランジスタＱ２２のベースをトランジスタＭ４のドレインに、コレクタを低電位電源端子２に、エミッタを抵抗Ｒ１５を通して高電位電源端子１に接続したものである。
【0106】
本実施例の回路構成を説明する。本実施例の起動回路Ｓ１４は、第１実施例で説明した図１の回路の起動回路Ｓ１を変形したものである。この起動回路Ｓ１４の回路構成を説明する。本実施例は、実施例１で説明した図１の回路の起動回路Ｓ１に高抵抗等からなるリーク電流源ＩＬから成る起動回路Ｓ１４を用いたものである。この起動回路Ｓ１４の回路構成を説明する。リーク電流源ＩＬが電流源回路ＣＳ１のトランジスタＭ１のゲートと低電位電源端子２との間に接続される。
【0107】
本実施例での起動回路の動作を説明する。良品の場合、電流源回路ＣＳ１からリーク電流源ＩＬによってリーク電流が引き込まれるため、電流源回路ＣＳ１が起動する。このリーク電流が非常に小さい場合、電流源回路ＣＳ１のトランジスタＭ１やＭ４に流れる電流値は式（３）のＩｒｅｆの大きさとなる。
【0108】
次に起動回路Ｓ１４が故障した場合の動作を説明する。本実施例の起動回路Ｓ１４の故障としては以下の［４１］、［４２］がある。［４１］リーク電流源ＩＬとトランジスタＭ１のゲート間のオープン故障。ただし、リーク電流の大きさが非常に小さい場合に限る。
［４２］リーク電流源ＩＬと低電位電源端子２間のオープン故障。ただし、リーク電流の大きさが非常に小さい場合に限る。
【0109】
上記のような故障の場合、電流源回路ＣＳ１からリーク電流が引き込まれない。その結果、本実施例においても第１実施例や第４実施例で説明したような特殊な電源電圧印加（図３、図４、図１３、図１４）により、良品と故障した起動回路とで図５のように復帰時間に差が生じる。この復帰時間の差によって起動回路の故障検出が可能となる。
【0110】
また、本実施例の図２２の起動回路Ｓ１４を図７や図１１の起動回路Ｓ１に適応することで、第２実施例、第３実施例、第５実施例、第６実施例と同様の効果を得て、復帰時間の差によって起動回路の故障検出が可能となる。
【0111】
なお、本実施例は例えば、図２３、図２４のように回路を変形しても同様の効果を得る。図２３では、リーク電流源ＩＬをトランジスタＭ４のゲートと高電位電源端子１との間に挿入している。また、図２４ではリーク電流源ＩＬをトランジスタＭ１のゲートとトランジスタＭ４のゲートとの間に挿入している。
【0113】
本実施例の回路構成を説明する。本実施例の起動回路Ｓ１５は、第１実施例で説明した図１の回路の起動回路Ｓ１を変形したものである。この起動回路Ｓ１５の回路構成を説明する。コンデンサＣ２が電流源回路ＣＳ１のトランジスタＭ１のゲートと低電位電源端子２との間に接続されている。
【0114】
本実施例での起動回路Ｓ１５の動作を説明する。良品の場合、電源電圧が印加された際、トランジスタＭ１のゲート電位Ｖｇ（Ｍ１）は上昇する。このときコンデンサＣ１とＣ２の電位を上昇させる必要があるため、コンデンサＣ１とＣ２が充電される。充電電流はトランジスタＭ１を通して流れるしかないため、トランジスタＭ１をＯＮさせることになる。トランジスタＭ１がＯＮするとトランジスタＭ２、Ｍ３、Ｍ４もＯＮし、電流源回路ＣＳ１が起動する。その後、電流源回路ＣＳ１のトランジスタＭ１やＭ４に流れる電流値は式（３）のＩｒｅｆの大きさとなる。
【0115】
次に起動回路が故障した場合の動作を説明する。本実施例での起動回路故障としては以下の［５１］、［５２］がある。［５１］コンデンサＣ２とトランジスタＭ１のゲート間のオープン故障。
［５２］コンデンサＣ２と低電位電源端子２間のオープン故障。
【0116】
上記のような故障において、例えば、第１実施例で説明したような高電位電源電圧ＶＤＤの急低下があった場合、電流源回路ＣＳ１に流れる消費電流は停止する。その復帰時間は図２８に示すように良品より短くなる。良品より故障した起動回路の復帰時間が短くなる理由は、故障した起動回路の方が放電するのに必要な容量が少ないためである。復帰時間はコンデンサＣ１とＣ２の容量値とトランジスタＭ３のリーク電流の大きさで決まる。コンデンサＣ２の容量が大きい程、復帰時間は長くなる。したがって、本実施例の故障した起動回路は良品に比べコンデンサＣ２が無い状態なので、その復帰時間は良品に比べて短くなる。そして、この復帰時間の差によって起動回路の故障検出が可能となる。
【0117】
また、本実施例の図２５の起動回路Ｓ１５を図７や図１１の起動回路Ｓ１に適応し、第２実施例、第３実施例、第５実施例、第６実施例で説明したような特殊な電源電圧印加法を用いることで、復帰時間の差によって起動回路の故障検出が可能となる。
【0118】
なお、本実施例は例えば、図２６、図２７のように回路を変形しても同様の効果を得る。図２６では、コンデンサＣ２をトランジスタＭ４のゲートと高電位電源端子１との間に挿入している。また、図２７では、コンデンサＣ２をトランジスタＭ１のゲートとトランジスタＭ４のゲートとの間に挿入している。
【0119】
＜その他の実施例＞なお、以上の第１〜第１１実施例において、ＰＭＯＳトランジスタはＰＮＰのバイポーラトランジスタに、ＮＭＯＳトランジスタはＮＰＮのバイポーラトランジスタに、それぞれ置き換え、ゲートはベースに、ドレインはコレクタに、ソースはエミッタにそれぞれ置き換えることができる。また、高電位電源端子１を低電位電源端子２に、低電位電源端子２を高電位電源端子１に置き換えることもでき、この場合はＰＭＯＳトランジスタをＮＭＯＳトランジスタに、ＮＭＯＳトランジスタをＰＭＯＳトランジスタに置き換えればよい。
【符号の説明】
【0120】
１：高電位電源端子２：低電位電源端子
ＣＳ１：電流源回路
Ｓ１、Ｓ１０、Ｓ１０ａ、Ｓ１１、Ｓ１１ａ、Ｓ１２、Ｓ１３、Ｓ１３ａ、Ｓ１４、Ｓ１４ａ、Ｓ１４ｂ、Ｓ１５、Ｓ１５ａ、Ｓ１５ｂ：起動回路
ＩＬ：リーク電流源