特許 6903114 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6903114

(24)【登録日】2021年6月24日

(45)【発行日】2021年7月14日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20210701BHJP

   H01L 29/78 20060101ALI20210701BHJP

   H01L 21/8234 20060101ALI20210701BHJP

   H01L 27/088 20060101ALI20210701BHJP

   H01L 21/28 20060101ALI20210701BHJP

   H01L 29/417 20060101ALI20210701BHJP

   H01L 21/768 20060101ALI20210701BHJP

   H01L 21/3065 20060101ALI20210701BHJP

【ＦＩ】

   H01L29/78 301Y

   H01L29/78 301Z

   H01L27/088 D

   H01L21/28 L

   H01L29/50 M

   H01L21/90 C

   H01L21/302 105A

【請求項の数】8

【全頁数】15

(21)【出願番号】特願2019-211993(P2019-211993)

(22)【出願日】2019年11月25日

(62)【分割の表示】特願2018-506746(P2018-506746)の分割

【原出願日】2016年6月27日

(65)【公開番号】特開2020-43356(P2020-43356A)

(43)【公開日】2020年3月19日

【審査請求日】2019年11月25日

(31)【優先権主張番号】特願2016-59716(P2016-59716)

(32)【優先日】2016年3月24日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000219967

【氏名又は名称】東京エレクトロン株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】八田 浩一

【審査官】 市川 武宜

(56)【参考文献】

【文献】 米国特許出願公開第２０１５／００６９５３２（ＵＳ，Ａ１）

【文献】 国際公開第２０１５／１３２９１２（ＷＯ，Ａ１）

【文献】 特開２０１６−０３５９６７（ＪＰ，Ａ）

【文献】 特開２０１２−０５４３４２（ＪＰ，Ａ）

【文献】 特開２００８−３０６１６１（ＪＰ，Ａ）

【文献】 特開２０１５−１７０８１２（ＪＰ，Ａ）

【文献】 特開２０１３−１８７３８６（ＪＰ，Ａ）

【文献】 特開２０１４−０７２２２６（ＪＰ，Ａ）

【文献】 特開２００５−１３６３７６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２１／３０６５

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２１／８２３４

Ｈ０１Ｌ ２７／０８８

Ｈ０１Ｌ ２９／４１７

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

フィン状に隆起したソース及びドレインがゲートにより覆われた構造を有するトランジスタの前記ゲートの表面の少なくとも一部を覆うように第１の絶縁膜を形成する第１の絶縁膜形成工程と、
前記第１の絶縁膜の上に、犠牲膜を形成する犠牲膜形成工程と、
前記犠牲膜の上に、所望のパターンを有するハードマスク膜を形成するハードマスクパターン形成工程と、
前記ハードマスク膜の上にカットマスクを形成する工程と、
前記カットマスクをエッチングマスクとして用いて前記ハードマスク膜の一部のみを除去する工程と、
前記ハードマスク膜をエッチングマスクとして前記犠牲膜の一部を除去することにより、第１の開口を形成する第１の開口形成工程と、
前記第１の開口に前記第１の絶縁膜とは材料の異なる第２の絶縁膜を形成する第２の絶縁膜形成工程と、
前記第２の絶縁膜形成工程の後、前記犠牲膜を除去することにより、少なくとも前記ソースの一部又は前記ドレインと配線層とを電気的に接続する位置に第２の開口を形成する第２の開口形成工程と、
前記第２の開口にコンタクトプラグを形成するコンタクトプラグ形成工程と、
を有し、
前記所望のパターンは、前記コンタクトプラグを形成する位置のハードマスク膜を残存させたパターンである、
半導体装置の製造方法。

【請求項2】

前記ハードマスクパターン形成工程は、
前記犠牲膜の上に、ラインアンドスペースパターンのハードマスク膜を形成する工程と、
前記ラインアンドスペースパターンのラインパターンの一部を切断することで、前記所望のパターンを形成する工程と、を含む、
請求項１に記載の半導体装置の製造方法。

【請求項3】

前記第２の絶縁膜形成工程の後であって、前記第２の開口形成工程の前に、前記ハードマスク膜を除去するハードマスク膜除去工程を有する、
請求項１に記載の半導体装置の製造方法。

【請求項4】

前記ハードマスク膜は、前記犠牲膜に対して高いエッチング選択性を有する膜である、
請求項１に記載の半導体装置の製造方法。

【請求項5】

前記第１の絶縁膜はＳｉＮ膜である、
請求項１に記載の半導体装置の製造方法。

【請求項6】

前記犠牲膜はＳＯＣ膜であり、前記第２の絶縁膜はＳＯＤ膜又はＳｉＯ_２膜であり、
前記第２の開口形成工程において、アッシングにより前記犠牲膜を除去する、
請求項５に記載の半導体装置の製造方法。

【請求項7】

前記犠牲膜はａ−Ｓｉ膜であり、前記第２の絶縁膜はＳＯＤ膜又はＳｉＯ_２膜であり、
前記第２の開口形成工程において、塩素又は臭素を含むガスを用いたドライエッチングにより、前記犠牲膜を除去する、
請求項５に記載の半導体装置の製造方法。

【請求項8】

前記犠牲膜はＳＯＤ膜であり、前記第２の絶縁膜はＳｉＯ_２膜であり、
前記第２の開口形成工程において、ウエットエッチングにより前記犠牲膜を除去する、
請求項５に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法に関する。

【背景技術】

【0002】

従来、フィン状に隆起したソース及びドレインが左右の２方向又は左右と上の３方向からゲートにより覆われた構造を有するフィン−電界効果型トランジスタ（ＦｉｎＦＥＴ）が知られている。

【0003】

ＦｉｎＦＥＴでは、ソース及びドレインの上に形成されるＰＭＤ（Pre Metal Dielectric）膜等の絶縁膜の一部をエッチングにより開口し、開口した部分にコンタクトプラグを形成することで、ソース及びドレインと配線層とが電気的に接続される。しかしながら、パターンの微細化に伴って、露光精度や解像度に起因した位置ずれが生じ、所望の位置に開口を形成することが困難な場合がある。

【0004】

そこで、ＰＭＤ膜の形成前に、ＰＭＤ膜とは材料の異なる絶縁膜でゲートを覆い、高選択比エッチングにより、開口を形成する自己整合コンタクト（ＳＡＣ：Self-Aligned Contact）という方法が用いられている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１４−５３１７７０号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、上記の方法では、高選択比エッチングにより開口を形成する際、ゲートを覆う絶縁膜の一部がエッチングされる場合がある。このようにゲートを覆う絶縁膜の一部がエッチングされると、開口した部分に形成されるコンタクトプラグとゲートとの配線間の距離が短くなるため、コンタクトプラグとゲートとの配線間においてリーク電流の増大や短絡が発生する。

【0007】

このため、リーク電流や短絡を抑制することが可能な半導体装置の製造方法が求められている。

【課題を解決するための手段】

【0008】

上記目的を達成するため、本発明の一態様に係る半導体装置の製造方法は、フィン状に隆起したソース及びドレインがゲートにより覆われた構造を有するトランジスタの前記ゲートの表面の少なくとも一部を覆うように第１の絶縁膜を形成する第１の絶縁膜形成工程と、前記第１の絶縁膜の上に、犠牲膜を形成する犠牲膜形成工程と、前記犠牲膜の上に、所望のパターンを有するハードマスク膜を形成するハードマスクパターン形成工程と、前記ハードマスク膜の上にカットマスクを形成する工程と、前記カットマスクをエッチングマスクとして用いて前記ハードマスク膜の一部のみを除去する工程と、前記ハードマスク膜をエッチングマスクとして前記犠牲膜の一部を除去することにより、第１の開口を形成する第１の開口形成工程と、前記第１の開口に前記第１の絶縁膜とは材料の異なる第２の絶縁膜を形成する第２の絶縁膜形成工程と、前記第２の絶縁膜形成工程の後、前記犠牲膜を除去することにより、少なくとも前記ソースの一部又は前記ドレインと配線層とを電気的に接続する位置に第２の開口を形成する第２の開口形成工程と、前記第２の開口にコンタクトプラグを形成するコンタクトプラグ形成工程と、を有し、前記所望のパターンは、前記コンタクトプラグを形成する位置のハードマスク膜を残存させたパターンである。

【発明の効果】

【0009】

開示の半導体装置の製造方法によれば、リーク電流や短絡を抑制することができる。

【図面の簡単な説明】

【0010】

【図1】本実施形態の半導体装置の製造方法の一例を示すフローチャート

【図2】本実施形態の半導体装置の製造方法の一例を示す工程図（１）

【図3】本実施形態の半導体装置の製造方法の一例を示す工程図（２）

【図4】本実施形態の半導体装置の製造方法の一例を示す工程図（３）

【図5】本実施形態の半導体装置の製造方法の一例を示す工程図（４）

【図6】本実施形態の半導体装置の製造方法の一例を示す工程図（５）

【図7】本実施形態の半導体装置の製造方法の一例を示す工程図（６）

【図8】本実施形態の半導体装置の製造方法の一例を示す工程図（７）

【図9】本実施形態の半導体装置の製造方法の一例を示す工程図（８）

【図10】本実施形態の半導体装置の製造方法の一例を示す工程断面図（９）

【図11】ハードマスクパターン形成工程の一例を示すフローチャート

【図12A】ハードマスクパターン形成工程の一例を示す工程図（１）

【図12B】ハードマスクパターン形成工程の一例を示す工程図（１）

【図13A】ハードマスクパターン形成工程の一例を示す工程図（２）

【図13B】ハードマスクパターン形成工程の一例を示す工程図（２）

【図14A】ハードマスクパターン形成工程の一例を示す工程図（３）

【図14B】ハードマスクパターン形成工程の一例を示す工程図（３）

【図15A】ハードマスクパターン形成工程の一例を示す工程図（４）

【図15B】ハードマスクパターン形成工程の一例を示す工程図（４）

【図16】本実施形態の半導体装置の製造方法の作用・効果を説明する図（１）

【図17】本実施形態の半導体装置の製造方法の作用・効果を説明する図（２）

【図18】本実施形態の半導体装置の製造方法の作用・効果を説明する図（３）

【図19】本実施形態の半導体装置の製造方法の作用・効果を説明する図（４）

【発明を実施するための形態】

【0011】

以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。

【0012】

以下では、半導体装置として、フィン状に隆起したソース及びドレインが左右と上の３方向からゲートにより覆われた構造を有するＦｉｎＦＥＴを製造する場合を例に説明するが、係る形態に限定されるものではない。半導体装置としては、例えばフィン状に隆起したソース及びドレインが左右の２方向からゲートにより覆われた構造を有するＦｉｎＦＥＴであってもよい。

【0013】

本実施形態の半導体装置の製造方法では、まず、フィン状に隆起したソース及びドレインと配線層とを電気的に接続するコンタクトプラグを形成する位置に犠牲膜を形成すると共に、コンタクトプラグを形成しない位置に犠牲膜とは材料の異なる絶縁膜を形成する。そして、絶縁膜を残存させた状態で犠牲膜を除去し、犠牲膜が除去された部分にコンタクトプラグを形成する。これにより、所望のソース及びドレイン（以下「ソース／ドレイン領域」ともいう。）と配線層とがコンタクトプラグを介して電気的に接続されたＦｉｎＦＥＴを製造することができ、また、リーク電流や短絡を抑制することができる。リーク電流や短絡を抑制できる理由については後述する。

【0014】

以下、本実施形態の半導体装置の製造方法について詳細に説明する。図１は、本実施形態の半導体装置の製造方法の一例を示すフローチャートである。図２から図１０は、本実施形態の半導体装置の製造方法の一例を示す工程断面図である。なお、図２から図１０では、ソース／ドレイン領域の図示を省略している。

【0015】

図１に示されるように、本実施形態の半導体装置の製造方法は、第１の絶縁膜形成工程Ｓ１０と、犠牲膜形成工程Ｓ２０と、ハードマスクパターン形成工程Ｓ３０と、第１の開口形成工程Ｓ４０と、第２の絶縁膜形成工程Ｓ５０と、ハードマスク膜除去工程Ｓ６０と、第２の開口形成工程Ｓ７０と、第１の絶縁膜除去工程Ｓ８０と、コンタクトプラグ形成工程Ｓ９０とを有する。

【0016】

まず、図２に示されるように、フィン状に隆起したソース及びドレインが左右と上の３方向からゲート１０２により覆われた構造を有するトランジスタのゲート１０２の表面の少なくとも一部を覆うように第１の絶縁膜１０６を形成する（第１の絶縁膜形成工程Ｓ１０）。図２では、ゲート１０２の両側面に第１の絶縁膜１０６が形成されている。また、ゲート１０２の上面には、キャップ誘電体膜１０４が形成されている。なお、図２では、キャップ誘電体膜１０４の上面には第１の絶縁膜１０６が形成されていないが、第１の絶縁膜１０６はキャップ誘電体膜１０４の上面に形成されていてもよい。

【0017】

第１の絶縁膜１０６は、ソース／ドレイン領域と配線層とを電気的に接続するコンタクトプラグ１２０のための開口を形成する際、ゲート１０２がエッチングされることを防止する絶縁膜であり、コンタクトエッチストップ層（ＣＥＳＬ：Contact Etch Stop Layer）である。第１の絶縁膜１０６は、例えばシリコン窒化膜（ＳｉＮ膜）であることが好ましい。なお、コンタクトプラグ１２０については後述する。

【0018】

第１の絶縁膜１０６の形成方法は特に限定されるものではなく、形成する膜の材料や膜厚等に応じて任意に選択することができる。第１の絶縁膜１０６がＳｉＮ膜である場合、例えば化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）を用いることができる。また、原子層堆積（ＡＬＤ：Atomic Layer Deposition）や分子層堆積（ＭＤＬ：Molecular Layer Deposition）を用いてもよい。

【0019】

次に、図３に示されるように、第１の絶縁膜形成工程Ｓ１０で形成した第１の絶縁膜１０６の上に、犠牲膜１０８を形成する（犠牲膜形成工程Ｓ２０）。

【0020】

犠牲膜１０８は、後述する第２の開口形成工程Ｓ７０で除去される膜であり、例えばダミープラグである。犠牲膜１０８は、第１の絶縁膜１０６とは材料の異なる膜であり、第１の絶縁膜１０６及び後述する第２の絶縁膜に対して高いエッチング選択性を有する膜であることが好ましい。第１の絶縁膜１０６がＳｉＮ膜である場合、例えばＳＯＣ（Spin On Carbon）膜、アモルファスシリコン（ａ−Ｓｉ）膜、ＳＯＤ（Spin On Dielectric）膜を用いることができる。中でも、ＳｉＮ膜に対して特に高いエッチング選択性を有するという観点から、ＳＯＣ膜であることが好ましい。

【0021】

また、犠牲膜１０８を形成した後、犠牲膜１０８の上面を平坦化する平坦化処理を行ってもよい。平坦化処理の方法は特に限定されるものではないが、犠牲膜１０８がＳＯＣ膜である場合、例えば犠牲膜１０８に紫外線（ＵＶ）を照射する方法を用いることができる。また、平坦化処理の後、平坦化された犠牲膜１０８の上面に更に犠牲膜１０８を形成してもよい。

【0022】

次に、図４に示されるように、犠牲膜形成工程Ｓ２０で形成した犠牲膜１０８の上に、所望のパターンを有するハードマスク膜１１２を形成する（ハードマスクパターン形成工程Ｓ３０）。

【0023】

具体的には、犠牲膜形成工程Ｓ２０で形成した犠牲膜１０８の上に、例えばＳｉＮ膜により形成される保護膜１１０を形成し、保護膜１１０の上に、コンタクトプラグ１２０を形成しない位置のハードマスク膜１１２が除去されたハードマスクパターン１１２ａを形成する。即ち、後述するコンタクトプラグ１２０を形成する位置のハードマスク膜１１２を残存させたハードマスクパターン１１２ａを形成するので、ラインアンドスペースパターン（Ｌ＆Ｓパターン）を形成した後、ラインパターンの一部を切断する、所謂、１次元（１Ｄ）レイアウトによりハードマスクパターン１１２ａを形成できる。このため、エッジ位置のずれ（ＥＰＥ：Edge Placement Error）マージンが大きくなる。なお、ハードマスク膜１１２に所望のパターンを形成する方法の詳細については後述する。

【0024】

次に、図５に示されるように、ハードマスクパターン形成工程Ｓ３０で形成した所望のパターンを有するハードマスク膜１１２をエッチングマスクとして犠牲膜１０８を除去することにより、第１の開口１１４を形成する（第１の開口形成工程Ｓ４０）。

【0025】

犠牲膜１０８を除去する方法は特に限定されるものではなく、除去する膜の材料等に応じて任意に選択することができるが、例えば反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）を用いることが好ましい。

【0026】

次に、図６に示されるように、第１の開口形成工程Ｓ４０で形成した第１の開口１１４に第２の絶縁膜１１６を形成する（第２の絶縁膜形成工程Ｓ５０）。第１の開口１１４に第２の絶縁膜１１６を形成することにより、第１の開口形成工程Ｓ４０で第１の絶縁膜１０６の一部がエッチングされていた場合であっても、エッチングされた部分に新たに第２の絶縁膜１１６が形成される。このため、エッチングされた部分がリーク電流や短絡の経路となることを防止することができる。

【0027】

第２の絶縁膜１１６は、ソース／ドレイン領域の上に形成される絶縁膜であり、例えばＰＭＤ膜である。第２の絶縁膜１１６は、第１の絶縁膜１０６及び犠牲膜１０８とは材料の異なる膜であり、犠牲膜１０８に対して高いエッチング選択性を有する膜であることが好ましい。犠牲膜１０８がＳＯＣ膜である場合、例えばＳＯＤ膜、シリコン酸化膜（ＳｉＯ_２膜）であることが好ましい。犠牲膜１０８がａ−Ｓｉ膜である場合、例えばＳＯＤ膜又はＳｉＯ_２膜であることが好ましい。犠牲膜１０８がＳＯＤ膜である場合、例えばＳｉＯ_２膜であることが好ましい。

【0028】

次に、図７に示されるように、第２の絶縁膜形成工程Ｓ５０で第２の絶縁膜１１６を形成した後、ハードマスク膜１１２及びハードマスク膜１１２の上に形成された第２の絶縁膜１１６を除去する（ハードマスク膜除去工程Ｓ６０）。

【0029】

ハードマスク膜１１２を除去する方法は特に限定されるものではないが、例えば化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）、ドライエッチング、ウエットエッチングを用いることができる。具体的には、例えばＣＭＰにより犠牲膜１０８の上面が露出するまで研磨することで、第２の絶縁膜１１６及びハードマスク膜１１２を除去できる。また、ＣＭＰによりハードマスク膜１１２の上面が露出するまで研磨した後、例えばドライエッチング、ウエットエッチングによりハードマスク膜１１２を除去してもよい。また、後述する第２の開口形成工程Ｓ７０において、犠牲膜１０８の除去と同時にハードマスク膜１１２を除去することが可能な場合には、第２の開口形成工程Ｓ７０の前にハードマスク膜除去工程Ｓ６０を行わなくてもよく、ハードマスク膜除去工程Ｓ６０を省略できる。

【0030】

次に、図８に示されるように、ハードマスク膜除去工程Ｓ６０でハードマスク膜１１２を除去した後、犠牲膜１０８を除去することにより、第２の開口１１８を形成する（第２の開口形成工程Ｓ７０）。これにより、ソース／ドレイン領域と配線層とを電気的に接続する位置に開口（第２の開口１１８）が形成される。

【0031】

犠牲膜１０８を除去する方法は特に限定されるものではなく、犠牲膜１０８及び第２の絶縁膜１１６の材料等に応じて任意に選択することができる。

【0032】

犠牲膜１０８がＳＯＣ膜であり、第１の絶縁膜１０６がＳｉＮ膜であり、第２の絶縁膜１１６がＳＯＤ膜又はＳｉＯ_２膜である場合、例えばアッシングを用いることが好ましい。アッシングによりＳＯＣ膜を除去する際、ＳｉＮ膜、ＳＯＤ膜及びＳｉＯ_２膜に対してＳＯＣ膜が高いエッチング選択性を有するので、ＳｉＮ膜、ＳＯＤ膜及びＳｉＯ_２膜はほとんど削れることがない。即ち、第１の絶縁膜１０６及びキャップ誘電体膜１０４はほとんど削れることがなく、形状を維持することができる。

【0033】

犠牲膜１０８がａ−Ｓｉ膜であり、第１の絶縁膜１０６がＳｉＮ膜であり、第２の絶縁膜１１６がＳＯＤ膜又はＳｉＯ_２膜である場合、例えば塩素又は臭素を含むガスを用いたドライエッチングを用いることが好ましい。塩素又は臭素を含むガスを用いたドライエッチングによりａ−Ｓｉ膜を除去する際、ＳｉＮ膜、ＳＯＤ膜及びＳｉＯ_２膜に対してａ−Ｓｉ膜が高いエッチング選択性を有するので、ＳｉＮ膜、ＳＯＤ膜及びＳｉＯ_２膜はほとんど削れることがない。即ち、第１の絶縁膜１０６及びキャップ誘電体膜１０４はほとんど削れることがなく、形状を維持することができる。

【0034】

犠牲膜１０８がＳＯＤ膜であり、第１の絶縁膜１０６がＳｉＮ膜であり、第２の絶縁膜１１６がＳｉＯ_２膜である場合、例えばウエットエッチングを用いることが好ましい。ウエットエッチングによりＳＯＤ膜を除去する際、ＳｉＮ膜及びＳｉＯ_２膜に対してＳＯＤ膜が高いエッチング選択性を有するので、ＳｉＮ膜及びＳｉＯ_２膜はほとんど削れることがない。即ち、第１の絶縁膜１０６及びキャップ誘電体膜１０４はほとんど削れることがなく、形状を維持することができる。

【0035】

次に、図９に示されるように、第２の開口形成工程Ｓ７０で形成した第２の開口１１８の底部に残存する第１の絶縁膜１０６を除去する（第１の絶縁膜除去工程Ｓ８０）。これにより、第２の開口１１８の底部においてソース／ドレイン領域が露出する。

【0036】

第１の絶縁膜１０６を除去する方法は特に限定されるものではないが、例えばＲＩＥを用いることが好ましい。第２の開口１１８の底部においてソース／ドレイン領域を露出させる際、ゲート１０２の上部にある第１の絶縁膜１０６及びキャップ誘電体膜１０４も一部削れるが、第２の開口１１８を形成する工程（第２の開口形成工程Ｓ７０）で第１の絶縁膜１０６及びキャップ誘電体膜１０４の形状を維持したので、最終的な削れ量を抑制することができる。これにより、第２の開口１１８とゲート１０２との配線間の距離が維持されるため、コンタクトプラグ１２０とゲート１０２との配線間のリーク電流や短絡を抑制できる。

【0037】

次に、図１０に示されるように、第２の開口形成工程Ｓ７０及び第１の絶縁膜除去工程Ｓ８０で形成した底部においてソース／ドレイン領域が露出した第２の開口１１８にコンタクトプラグ１２０を形成する（コンタクトプラグ形成工程Ｓ９０）。

【0038】

コンタクトプラグ１２０は、ソース／ドレイン領域と配線層とを電気的に接続する膜であり、例えば導電膜である。導電膜は特に限定されるものではないが、例えばタングステン（Ｗ）、銅（Ｃｕ）、ポリシリコン（Ｐｏｌｙ−Ｓｉ）を用いることが好ましい。

【0039】

コンタクトプラグ１２０の形成方法は特に限定されるものではなく、導電膜の材料等に応じて任意に選択することができる。また、第２の開口１１８に、窒化チタン膜（ＴｉＮ膜）とチタン膜（Ｔｉ膜）との積層膜等のバリアメタル膜を形成した後、コンタクトプラグ１２０を形成してもよい。

【0040】

以上の工程により、所望のソース／ドレイン領域と配線層とが電気的に接続されたＦｉｎＦＥＴを製造することができる。

【0041】

次に、ハードマスク膜１１２に所望のパターンを形成する方法（ハードマスクパターン形成工程Ｓ３０）について説明する。図１１は、ハードマスクパターン形成工程の一例を示すフローチャートである。図１２から図１５は、ハードマスクパターン形成工程の一例を示す工程図である。なお、図１２Ａは上面図であり、図１２Ｂは図１２Ａにおける一点鎖線１２Ａ−１２Ｂにおいて切断した断面図である。図１３Ａは上面図であり、図１３Ｂは図１３Ａにおける一点鎖線１３Ａ−１３Ｂにおいて切断した断面図である。図１４Ａは上面図であり、図１４Ｂは図１４Ａにおける一点鎖線１４Ａ−１４Ｂにおいて切断した断面図である。図１５Ａは上面図であり、図１５Ｂは図１５Ａにおける一点鎖線１５Ａ−１５Ｂにおいて切断した断面図である。なお、図１２から図１５では、ソース／ドレイン領域の図示を省略している。

【0042】

図１１に示されるように、ハードマスクパターン形成工程Ｓ３０は、ハードマスク膜形成工程Ｓ３１と、Ｌ＆Ｓパターン形成工程Ｓ３２と、ラインパターン切断工程Ｓ３３とを有する。

【0043】

まず、図１２に示されるように、犠牲膜形成工程Ｓ２０で形成した犠牲膜１０８の上に保護膜１１０を形成し、保護膜１１０の上にハードマスク膜１１２を形成する（ハードマスク膜形成工程Ｓ３１）。

【0044】

ハードマスク膜１１２は、第１の開口形成工程Ｓ４０で犠牲膜１０８をエッチングする際、エッチングマスクとして機能する膜であればよい。犠牲膜１０８がＳＯＣ膜である場合、例えばＳｉＯ_２膜とＳｉＮ膜との積層膜、ＳｉＯ_２膜とＴｉＮ膜との積層膜等、ＳＯＣ膜に対して高いエッチング選択性を有する膜であることが好ましい。犠牲膜１０８がＳＯＤ膜である場合、例えばシリコン膜（Ｓｉ膜）、ＴｉＮ膜等、ＳＯＤ膜に対して高いエッチング選択性を有する膜であることが好ましい。

【0045】

ハードマスク膜１１２の形成方法は特に限定されるものではなく、形成する膜の材料や膜厚等に応じて任意に選択することができる。

【0046】

次に、図１３に示されるように、ハードマスク膜形成工程Ｓ３１で形成したハードマスク膜１１２にＬ＆Ｓパターンを形成する（Ｌ＆Ｓパターン形成工程Ｓ３２）。

【0047】

具体的には、ソース／ドレイン領域に対応する位置がラインパターン１１２ｌ、ゲート１０２に対応する位置がスペースパターン１１２ｓとなるように、ハードマスク膜１１２をパターニングする。

【0048】

ハードマスク膜１１２をパターニングする方法は特に限定されるものではないが、例えばハードマスク膜１１２の上にレジストパターンを形成し、レジストパターンをエッチングマスクとしてハードマスク膜１１２をエッチングする方法を用いることができる。レジストパターンは、ソース／ドレイン領域に対応する位置がラインパターン、ゲート１０２に対応する位置がスペースパターンとなるように、例えばフォトリソグラフィにより形成される。なお、露光装置の解像限界よりも微細なパターンを形成する場合には、ＳＡＭＰ（Self-Aligned Multiple Pattering）によりハードマスク膜１１２にＬ＆Ｓパターンを形成してもよい。

【0049】

次に、図１４及び図１５に示されるように、Ｌ＆Ｓパターン形成工程Ｓ３２で形成したＬ＆Ｓパターンを有するハードマスク膜１１２のラインパターン１１２ｌの一部を切断する（ラインパターン切断工程Ｓ３３）。

【0050】

具体的には、ハードマスク膜１１２のラインパターン１１２ｌにおけるソース／ドレイン領域と配線層とを電気的に接続するコンタクトプラグ１２０を形成しない位置のラインパターンを除去することにより、ハードマスク膜１１２のラインパターンの一部を切断する。

【0051】

ラインパターンの一部を切断する方法は特に限定されるものではないが、ハードマスク膜１１２の上にフォトリソグラフィによりカットマスクを形成し、カットマスクをエッチングマスクとしてハードマスク膜１１２をエッチングする方法を用いることができる。カットマスクは、ラインパターン１１２ｌにおける切断したい領域に対応する位置が開口したパターンとなるように形成される。

【0052】

また、ラインパターン切断工程Ｓ３３において、例えば露光装置の解像限界よりも微細なパターンを形成する場合、複数のカットマスクを用いることもできる。即ち、複数のカットマスクを用いて所望のパターンを有するハードマスク膜１１２を形成する。具体的には、図１４に示されるように、まず、ハードマスク膜１１２の上に第１のカットマスクを形成し、第１のカットマスクをエッチングマスクとしてＬ＆Ｓパターンを有するハードマスク膜１１２のラインパターン１１２ｌの一部を切断する。続いて、図１５に示されるように、第１のカットマスクとは異なる第２のカットマスクをエッチングマスクとしてＬ＆Ｓパターンを有するハードマスク膜１１２のラインパターンの他の一部を切断する。これにより、露光装置の解像限界よりも微細なパターンを有するハードマスク膜１１２を形成することができる。

【0053】

なお、図１４及び図１５では、２つの異なるカットマスクを用いてラインパターン１１２ｌの一部を切断することにより所望のパターンを有するハードマスク膜１１２を形成する形態を説明したが、係る形態に限定されるものではない。例えば３つ以上の異なるカットマスクを用いてラインパターン１１２ｌの一部を切断することにより所望のパターンを有するハードマスク膜１１２を形成してもよい。また、１つのカットマスクを用いてラインパターン１１２ｌの一部を切断することにより所望のパターンを有するハードマスク膜１１２を形成してもよい。

【0054】

以上の工程により、所望のパターンを有するハードマスク膜１１２を形成することができる。

【0055】

次に、Ｌ＆Ｓパターンを形成した後、ラインパターン１１２ｌの一部を切断することにより、所望のパターンを有するハードマスク膜１１２を形成する場合の作用・効果について、図１６から図１９に基づき説明する。

【0056】

図１６から図１９は、本実施形態の半導体装置の製造方法の作用・効果を説明する図である。具体的には、図１６は本実施形態のハードマスクパターン形成工程を説明する概略斜視図であり、図１７は図１６に示すハードマスクパターン形成工程により得られたハードマスクパターンを説明する図である。また、図１８は従来のハードマスクパターン形成工程を説明する概略斜視図であり、図１９は図１８に示すハードマスクパターン形成工程により得られたハードマスクパターンを説明する図である。

【0057】

本実施形態では、前述したように、コンタクトプラグ１２０を形成しない位置のハードマスク膜１１２を除去し、コンタクトプラグ１２０を形成する位置のハードマスク膜１１２を残存させるようにハードマスク膜１１２をパターニングする。

【0058】

具体的には、図１６に示されるように、まず、ハードマスク膜１１２にＬ＆Ｓパターンを有するエッチングマスク１５２を用いてハードマスク膜１１２にＬ＆Ｓパターンを転写する（工程ＬＥ１）。続いて、第１のカットマスク１５４をエッチングマスクとして工程ＬＥ１で形成されたハードマスク膜１１２のラインパターン１１２ｌの一部を切断する（工程ＬＥ２）。続いて、第１のカットマスク１５４とは異なる第２のカットマスク１５６をエッチングマスクとして工程ＬＥ２で切断されたラインパターン１１２ｌの他の一部を切断する（工程ＬＥ３）。これにより、コンタクトプラグ１２０を形成する位置にハードマスク膜１１２が残存したハードマスクパターン１１２ａが得られる。

【0059】

ところで、位置合わせ（アライメント）精度の影響により、工程ＬＥ１、工程ＬＥ２及び工程ＬＥ３の各工程で用いられるエッチングマスクの位置がずれる場合がある。しかしながら、本実施形態の半導体装置の製造方法では、工程ＬＥ１、工程ＬＥ２及び工程ＬＥ３の各工程で用いられるエッチングマスクの位置がＸ方向にずれた場合であっても、図１７に示されるように、Ｘ方向に隣接するハードマスク膜１１２（例えば、図１７におけるハードマスク膜１１２Ａとハードマスク膜１１２Ｂ）が一つのカットマスクを用いて形成されているため、Ｘ方向に隣接するハードマスク膜１１２間の距離Ｌ１が変化せず、互いに接触することがない。その結果、ＥＰＥマージンが大きくなる。

【0060】

これに対して、従来では、コンタクトプラグ１２０を形成する位置のハードマスク膜１１２を除去し、コンタクトプラグ１２０を形成しない位置のハードマスク膜１１２を残存させるようにハードマスク膜１１２をパターニングする。

【0061】

具体的には、図１８に示されるように、第１の開口パターンを有する第１のエッチングマスク１９２を用いてハードマスク膜１１２に第１の開口パターンを転写する（工程ＬＥ１）。続いて、第１の開口パターンとは異なる第２の開口パターンを有する第２のエッチングマスク１９４を用いて、工程ＬＥ１で第１の開口パターンが形成されたハードマスク膜１１２に第２の開口パターンを転写する（工程ＬＥ２）。続いて、第１の開口パターン及び第２の開口パターンとは異なる第３の開口パターンを有する第３のエッチングマスク１９６を用いて、工程ＬＥ２で第２の開口パターンが形成されたハードマスク膜１１２に第３の開口パターンを転写する（工程ＬＥ３）。これにより、コンタクトプラグ１２０を形成する位置のハードマスク膜１１２が除去されたハードマスクパターン１１２ａが得られる。

【0062】

このため、従来の方法では、アライメント精度の影響により工程ＬＥ１、工程ＬＥ２及び工程ＬＥ３の各工程で用いられるエッチングマスクの位置がＸ方向にずれた場合、図１９に示されるように、Ｘ方向に隣接する開口（例えば、図１９における開口１１２Ｃと開口１１２Ｄ）が異なるエッチングマスクを用いて形成されているため、Ｘ方向に隣接する開口間の距離Ｌ２が縮まるようにＸ方向に移動する場合がある。その結果、ＥＰＥマージンが小さくなる。

【0063】

以上に説明したように、本実施形態の半導体装置の製造方法では、フィン状に隆起したソース及びドレインと配線層とを電気的に接続するコンタクトプラグ１２０を形成する位置に犠牲膜１０８を形成すると共に、コンタクトプラグ１２０を形成しない位置に犠牲膜１０８とは材料の異なる第２の絶縁膜１１６を形成する。そして、第２の絶縁膜１１６を残存させた状態で犠牲膜１０８を除去し、犠牲膜１０８が除去された部分にコンタクトプラグ１２０を形成する。これにより、所望のソース／ドレイン領域と配線層とが電気的に接続されたＦｉｎＦＥＴを製造することができ、リーク電流や短絡を抑制することができる。

【0064】

また、本実施形態の半導体装置の製造方法では、ハードマスクパターン形成工程Ｓ３０において、コンタクトプラグ１２０を形成しない位置のハードマスク膜１１２が除去されたハードマスクパターン１１２ａを形成する。このため、所望のパターンを有するハードマスク膜１１２を形成する際、例えばＬ＆Ｓパターンを形成し、ラインパターンの一部を切断する、所謂、１Ｄレイアウトにより、ハードマスク膜１１２をパターニングすることができる。その結果、ＥＰＥマージンが大きくなる。

【0065】

以上、半導体装置の製造方法を上記実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。

【0066】

本願は、日本特許庁に２０１６年３月２４日に出願された基礎出願２０１６−０５９７１６号の優先権を主張するものであり、その全内容を参照によりここに援用する。

【符号の説明】

【0067】

１０２ ゲート
１０４ キャップ誘電体膜
１０６ 第１の絶縁膜
１０８ 犠牲膜
１１０ 保護膜
１１２ ハードマスク膜
１１２ａ ハードマスクパターン
１１２ｌ ラインパターン
１１２ｓ スペースパターン
１１４ 第１の開口
１１６ 第２の絶縁膜
１１８ 第２の開口
１２０ コンタクトプラグ
１５２ エッチングマスク
１５４ 第１のカットマスク
１５６ 第２のカットマスク

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12A】

【図12B】

【図13A】

【図13B】

【図14A】

【図14B】

【図15A】

【図15B】

【図16】

【図17】

【図18】

【図19】