特許 6961517 半導体装置および半導体装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6961517

(24)【登録日】2021年10月15日

(45)【発行日】2021年11月5日

(54)【発明の名称】半導体装置および半導体装置の制御方法

(51)【国際特許分類】

   G06F 13/38 20060101AFI20211025BHJP

【ＦＩ】

   G06F13/38 340Z

   G06F13/38 350

   G06F13/38 340D

【請求項の数】6

【全頁数】16

(21)【出願番号】特願2018-44829(P2018-44829)

(22)【出願日】2018年3月13日

(65)【公開番号】特開2019-159732(P2019-159732A)

(43)【公開日】2019年9月19日

【審査請求日】2021年2月16日

(73)【特許権者】

【識別番号】000005290

【氏名又は名称】古河電気工業株式会社

(73)【特許権者】

【識別番号】391045897

【氏名又は名称】古河ＡＳ株式会社

(74)【代理人】

【識別番号】100205659

【弁理士】

【氏名又は名称】齋藤 拓也

(74)【代理人】

【識別番号】100114292

【弁理士】

【氏名又は名称】来間 清志

(74)【代理人】

【識別番号】100130247

【弁理士】

【氏名又は名称】江村 美彦

(74)【代理人】

【識別番号】100167863

【弁理士】

【氏名又は名称】大久保 恵

(72)【発明者】

【氏名】音羽 智司

(72)【発明者】

【氏名】青柳 靖

(72)【発明者】

【氏名】鍵本 太志

(72)【発明者】

【氏名】松嶋 禎央

(72)【発明者】

【氏名】井上 大輔

【審査官】 松平 英

(56)【参考文献】

【文献】 米国特許出願公開第２００５／０１３２１１６（ＵＳ，Ａ１）

【文献】 特表２０１３−５２００８１（ＪＰ，Ａ）

【文献】 特開２０１５−２６３３３（ＪＰ，Ａ）

【文献】 特開２０１７−１４２２２８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ ３／００

３／１８

１３／１０−１３／１４

１３／２０−１３／４２

１５／７８

(57)【特許請求の範囲】

【請求項1】

マスタ装置とスレーブ装置の間でＳＰＩ通信を行う半導体装置において、
前記マスタ装置は、
前記スレーブ装置に対して第１信号線を介してデータを送信する第１データ送信手段と、
前記スレーブ装置からのデータを第２信号線を介して受信する第１データ送受信手段と、
前記スレーブ装置に対して第３信号線を介してチップセレクト信号を送信するチップセレクト信号送信手段と、を有し、
前記スレーブ装置は、
前記マスタ装置から前記第１信号線を介して伝送されるデータを受信する第２データ受信手段と、
前記マスタ装置に対して前記第２信号線を介してデータを送信する第２データ送受信手段と、
前記マスタ装置から前記第３信号線を介して前記チップセレクト信号を受信するチップセレクト信号受信手段と、を有し、
前記ＳＰＩ通信によって通信を行う場合、前記チップセレクト信号を所定の論理状態にするとともに前記第２データ送受信手段によって送信されたデータを前記第１データ送受信手段によって受信し、前記ＳＰＩ通信以外の方式によって通信を行う場合、前記チップセレクト信号を前記所定の論理状態とは逆の論理状態にするとともに前記第１データ送受信手段によって送信されたデータを前記第２データ送受信手段によって受信する、
ことを特徴とする半導体装置。

【請求項2】

前記ＳＰＩ通信以外の方式は、パラレル通信であることを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記第１データ送受信手段は、前記スレーブ装置からデータを受信する第１データ受信部と、前記スレーブ装置に対してデータを送信する第１データ送信部と、前記第１データ受信部および前記第１データ送信部のいずれか一方を選択する第１選択部と、を有し、
前記第２データ送受信手段は、前記マスタ装置からデータを受信する第２データ受信部と、前記マスタ装置に対してデータを送信する第２データ送信部と、前記第２データ受信部および前記第２データ送信部のいずれか一方を選択する第２選択部と、を有し、
前記ＳＰＩ通信によって通信を行う場合には前記第１選択部は前記第１データ受信部を選択するとともに前記第２選択部は前記第２データ送信部を選択し、前記ＳＰＩ通信以外の方式によって通信を行う場合には前記第１選択部は前記第１データ送信部を選択するとともに前記第２選択部は前記第２データ受信部を選択する、
ことを特徴とする請求項１または２に記載の半導体装置。

【請求項4】

前記スレーブ装置はＭＭＩＣ（Monolithic Microwave Integrated Circuit）であり、前記マスタ装置は前記ＳＰＩ通信によって前記ＭＭＩＣが内蔵するレジスタの格納値を変更するとともに、パラレル方式の通信によって制御することで前記ＭＭＩＣに電波を送受信させることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。

【請求項5】

前記マスタ装置は、ＦＰＧＡ（Field-Programmable Gate Array）またはＳｏＣ（System-on-a-Chip）によって構成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。

【請求項6】

マスタ装置とスレーブ装置の間でＳＰＩ通信を行う半導体装置の制御方法において、
前記マスタ装置は、
前記スレーブ装置に対して第１信号線を介してデータを送信する第１データ送信ステップと、
前記スレーブ装置からのデータを第２信号線を介して受信する第１データ送受信ステップと、
前記スレーブ装置に対して第３信号線を介してチップセレクト信号を送信するチップセレクト信号送信ステップと、を有し、
前記スレーブ装置は、
前記マスタ装置から前記第１信号線を介して伝送されるデータを受信する第２データ受信ステップと、
前記マスタ装置に対して前記第２信号線を介してデータを送信する第２データ送受信ステップと、
前記マスタ装置から前記第３信号線を介して前記チップセレクト信号を受信するチップセレクト信号受信ステップと、を有し、
前記ＳＰＩ通信によって通信を行う場合、前記チップセレクト信号を所定の論理状態にするとともに前記第２データ送受信ステップにおいて送信されたデータを前記第１データ送受信ステップにおいて受信し、前記ＳＰＩ通信以外の方式によって通信を行う場合、前記チップセレクト信号を前記所定の論理状態とは逆の論理状態にするとともに前記第１データ送受信ステップにおいて送信されたデータを前記第２データ送受信ステップにおいて受信する、
ことを特徴とする半導体装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置および半導体装置の制御方法に関するものである。

【背景技術】

【0002】

半導体デバイス同士を接続するインターフェースとして、ＳＰＩ（Serial Peripheral Interface）がある。ＳＰＩは、シリアルバスの一種であり、パラレルバスに比較して接続線の本数が少なくて済むため、半導体装置を小型化できるというメリットがある。

【0003】

特許文献１には、マイクロコンピュータのメモリデータをＳＰＩ通信で外部装置に転送する際に外部装置によってメモリアドレスを高速に指定できるようにする技術が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平０９−２９３０４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、半導体装置の小型化を要求されるような適用分野では、ＳＰＩ通信とともに、別の通信方式による通信（例えば、パラレル通信）の実装が必要になる場合がある。

【0006】

しかしながら、従来の半導体装置では、ＳＰＩ通信用の回路および端子とともに、別の通信方式の回路および端子を実装する必要があることから、半導体装置の製造コストが高くなるとともに、サイズが大きくなるという問題点がある。

【0007】

本発明は、以上のような状況に鑑みてなされたものであり、製造コストの上昇とサイズの拡大を抑制しつつＳＰＩ通信以外の通信方式も実装することが可能な半導体装置および半導体装置の制御方法を提供することを目的としている。

【課題を解決するための手段】

【0008】

上記課題を解決するために、本発明は、マスタ装置とスレーブ装置の間でＳＰＩ通信を行う半導体装置において、前記マスタ装置は、前記スレーブ装置に対して第１信号線を介してデータを送信する第１データ送信手段と、前記スレーブ装置からのデータを第２信号線を介して受信する第１データ送受信手段と、前記スレーブ装置に対して第３信号線を介してチップセレクト信号を送信するチップセレクト信号送信手段と、を有し、前記スレーブ装置は、前記マスタ装置から前記第１信号線を介して伝送されるデータを受信する第２データ受信手段と、前記マスタ装置に対して前記第２信号線を介してデータを送信する第２データ送受信手段と、前記マスタ装置から前記第３信号線を介して前記チップセレクト信号を受信するチップセレクト信号受信手段と、を有し、前記ＳＰＩ通信によって通信を行う場合、前記チップセレクト信号を所定の論理状態にするとともに前記第２データ送受信手段によって送信されたデータを前記第１データ送受信手段によって受信し、前記ＳＰＩ通信以外の方式によって通信を行う場合、前記チップセレクト信号を前記所定の論理状態とは逆の論理状態にするとともに前記第１データ送受信手段によって送信されたデータを前記第２データ送受信手段によって受信する、ことを特徴とする。
このような構成によれば、製造コストの上昇とサイズの拡大を抑制しつつＳＰＩ通信以外の通信方式も実装することが可能となる。

【0009】

また、本発明は、前記ＳＰＩ通信以外の方式は、パラレル通信であることを特徴とする。
このような構成によれば、パラレル通信によって高速な通信を実現することができる。

【0010】

また、本発明は、前記第１データ送受信手段は、前記スレーブ装置からデータを受信する第１データ受信部と、前記スレーブ装置に対してデータを送信する第１データ送信部と、前記第１データ受信部および前記第１データ送信部のいずれか一方を選択する第１選択部と、を有し、前記第２データ送受信手段は、前記マスタ装置からデータを受信する第２データ受信部と、前記マスタ装置に対してデータを送信する第２データ送信部と、前記第２データ受信部および前記第２データ送信部のいずれか一方を選択する第２選択部と、を有し、前記ＳＰＩ通信によって通信を行う場合には前記第１選択部は前記第１データ受信部を選択するとともに前記第２選択部は前記第２データ送信部を選択し、前記ＳＰＩ通信以外の方式によって通信を行う場合には前記第１選択部は前記第１データ送信部を選択するとともに前記第２選択部は前記第２データ受信部を選択する、ことを特徴とする。
このような構成によれば、簡易な構成で通信方式と通信方向を切り替えることができる。

【0011】

また、本発明は、前記スレーブ装置はＭＭＩＣ（Monolithic Microwave Integrated Circuit）であり、前記マスタ装置は前記ＳＰＩ通信によって前記ＭＭＩＣが内蔵するレジスタの格納値を変更するとともに、パラレル方式の通信によって制御することで前記ＭＭＩＣに電波を送受信させることを特徴とする。
このような構成によれば、回路の線路長等の影響を受けやすいＭＭＩＣであっても、高周波特性に影響を与えずに新たな通信方式を実装することができる。

【0012】

また、本発明は、前記マスタ装置は、ＦＰＧＡ（Field-Programmable Gate Array）またはＳｏＣ（System-on-a-Chip）によって構成されていることを特徴とする。
このような構成によれば、使用目的に応じて、新たな通信方式を簡易に実装することができる。

【0013】

また、本発明は、マスタ装置とスレーブ装置の間でＳＰＩ通信を行う半導体装置の制御方法において、前記マスタ装置は、前記スレーブ装置に対して第１信号線を介してデータを送信する第１データ送信ステップと、前記スレーブ装置からのデータを第２信号線を介して受信する第１データ送受信ステップと、前記スレーブ装置に対して第３信号線を介してチップセレクト信号を送信するチップセレクト信号送信ステップと、を有し、前記スレーブ装置は、前記マスタ装置から前記第１信号線を介して伝送されるデータを受信する第２データ受信ステップと、前記マスタ装置に対して前記第２信号線を介してデータを送信する第２データ送受信ステップと、前記マスタ装置から前記第３信号線を介して前記チップセレクト信号を受信するチップセレクト信号受信ステップと、を有し、前記ＳＰＩ通信によって通信を行う場合、前記チップセレクト信号を所定の論理状態にするとともに前記第２データ送受信ステップにおいて送信されたデータを前記第１データ送受信ステップにおいて受信し、前記ＳＰＩ通信以外の方式によって通信を行う場合、前記チップセレクト信号を前記所定の論理状態とは逆の論理状態にするとともに前記第１データ送受信ステップにおいて送信されたデータを前記第２データ送受信ステップにおいて受信する、ことを特徴とする。
このような方法によれば、製造コストの上昇とサイズの拡大を抑制しつつＳＰＩ通信以外の通信方式も実装することが可能となる。

【発明の効果】

【0014】

本発明によれば、製造コストの上昇とサイズの拡大を抑制しつつＳＰＩ通信以外の通信方式も実装することが可能な半導体装置および半導体装置の制御方法を提供することが可能となる。

【図面の簡単な説明】

【0015】

【図1】本発明の実施形態に係る半導体装置の構成例を示す図である。

【図2】図１に示すＦＰＧＡの構成例を示すブロック図である。

【図3】図２に示すＤＯ／Ｒｘｓｅｌ０送信部の構成例を示すブロック図である。

【図4】図２に示すＤＩ／Ｒｘｓｅｌ１送受信部の構成例を示すブロック図である。

【図5】図１に示すＭＭＩＣの構成例を示すブロック図である。

【図6】図５に示すＤＯ／Ｒｘｓｅｌ０受信部の構成例を示すブロック図である。

【図7】図５に示すＤＩ／Ｒｘｓｅｌ１送受信部の構成例を示すブロック図である。

【図8】図１に示す実施形態の動作を説明するためのタイミング図である。

【図9】図２に示すＦＰＧＡで実行されるフローチャートの一例である。

【図10】図５に示すＭＭＩＣで実行されるフローチャートの一例である。

【発明を実施するための形態】

【0016】

つぎに、本発明の実施形態について説明する。

【0017】

（Ａ）本発明の実施形態の構成の説明
図１は、本発明の実施形態に係る半導体装置の概略の構成例を示す図である。図１に示す例では、半導体装置１は、ＦＰＧＡ（Field-Programmable Gate Array）１０およびＭＭＩＣ（Monolithic Microwave Integrated Circuit）３０を主要な構成要素としている。なお、ＦＰＧＡ１０に代えて、ＳｏＣ（System-on-a-Chip）を用いるようにしてもよい。

【0018】

ＦＰＧＡ１０は、プログラム可能なゲートアレイであるＰＬＤ（Programmable Logic Device）の一種であり、設計者が構成を自由に設定できる半導体装置である。

【0019】

ＭＭＩＣ３０は、マイクロ波集積回路(ＭＩＣ：Microwave Integrated Circuit)の一種であり、従来はディスクリート部品で構成されていたマイクロ波回路を、単一の半導体基板上に形成した集積回路である。なお、本実施形態では、ＭＭＩＣ３０は、例えば、ＧＨｚ帯域の電波を送信し、ターゲットによって反射された反射波を解析することで、ターゲットの位置および速度等を検出するレーダ装置を構成する場合を例に挙げて説明する。なお、これ以外の適用分野のＭＭＩＣに本発明を適用したり、ＭＭＩＣ以外の半導体装置に本発明を適用したりするようにしてもよい。

【0020】

ＦＰＧＡ１０とＭＭＩＣ３０とは、ＳＰＩ通信および他の通信に関しては、４本の接続線２１〜２４によって接続される。ＦＰＧＡ１０とＭＭＩＣ３０とは、これら４本の接続線２１〜２４を用いて、ＳＰＩ通信によって情報を授受するとともに、他の通信方式（本実施形態ではパラレル通信）によって情報を授受することができる。

【0021】

ここで、接続線２１は、ＳＰＩ通信方式では周辺装置（図１ではＭＭＩＣ３０）を選択するためのＣＳ（Chip Select）信号を伝送する接続線である。

【0022】

接続線２２は、ＳＰＩ通信方式ではＭＭＩＣ３０に対してクロック信号を伝送する接続線であり、他の通信方式であるパラレル通信では送信する電波を増幅するための増幅部を駆動（ＯＮ／ＯＦＦ）するためのＴｘＤＲＶ信号が伝送される。

【0023】

接続線２３は、ＳＰＩ通信方式ではＦＰＧＡ１０からＭＭＩＣ３０に対してシリアルデータ信号であるＤＯ信号を伝送する接続線であり、パラレル通信ではＦＰＧＡ１０からＭＭＩＣ３０に対してパラレルデータ信号であるＲｘｓｅｌ０信号を伝送する接続線である。

【0024】

接続線２４は、ＳＰＩ通信方式ではＭＭＩＣ３０からＦＰＧＡ１０に対してシリアルデータ信号であるＤＩ信号を伝送する接続線であり、パラレル通信ではＦＰＧＡ１０からＭＭＩＣ３０に対してパラレルデータ信号であるＲｘｓｅｌ１信号を伝送する接続線である。

【0025】

図２は、図１に示すＦＰＧＡ１０のＭＭＩＣ３０との通信に関する部分の構成例を示す図である。図２に示すように、ＦＰＧＡ１０のＭＭＩＣ３０との通信に関する部分は、中央制御部１１、ＣＳ送信部１２、ＣＬＫ／ＴｘＤＲＶ送信部１３、ＤＯ／Ｒｘｓｅｌ０送信部１４、および、ＤＩ／Ｒｘｓｅｌ１送受信部１５を有している。

【0026】

ここで、中央制御部１１は、記憶部を内蔵しており、記憶部に記憶されているプログラム等に基づいて、装置の各部を制御する。

【0027】

ＣＳ送信部１２は、中央制御部１１の制御に応じて、ＳＰＩ通信の場合にはＣＳ（Chip Select）信号を“Ｌ”の状態にし、パラレル通信の場合にはＣＳ信号を“Ｈ”の状態にする。なお、逆の論理で構成するようにしてもよい。

【0028】

ＣＬＫ／ＴｘＤＲＶ送信部１３は、中央制御部１１の制御に応じて、ＳＰＩ通信の場合にはシリアルクロック信号を送信し、パラレル通信の場合には送信信号を増幅する増幅部をオン／オフ制御するためのＴｘＤＲＶ信号を送信する。

【0029】

ＤＯ／Ｒｘｓｅｌ０送信部１４は、中央制御部１１の制御に応じて、ＳＰＩ通信の場合にはシリアルデータ信号を送信し、パラレル通信の場合にはパラレルデータ信号（Ｒｘｓｅｌ０）を送信する。

【0030】

ＤＩ／Ｒｘｓｅｌ１送受信部１５は、中央制御部１１の制御に応じて、ＳＰＩ通信の場合にはシリアルデータ信号を受信し、パラレル通信の場合にはパラレルデータ信号（Ｒｘｓｅｌ１）を送信する。

【0031】

図３は、図２に示すＤＯ／Ｒｘｓｅｌ０送信部１４の構成例を示している。図３の例では、ＤＯ／Ｒｘｓｅｌ０送信部１４は、データ送信部１４１および増幅部１４２を有している。ここで、データ送信部１４１は、中央制御部１１から供給されるデータを、シリアルデータ信号またはパラレルデータ信号に変換して増幅部１４２に対して供給する。増幅部１４２は、データ送信部１４１から供給されるシリアルデータ信号またはパラレルデータ信号を増幅して送信する。

【0032】

図４は、図２に示すＤＩ／Ｒｘｓｅｌ１送受信部１５の構成例を示している。図４の例では、ＤＩ／Ｒｘｓｅｌ１送受信部１５は、データ受信部１５１、データ送信部１５２、選択部１５３、および、増幅部１５４，１５５を有している。ここで、データ受信部１５１は、ＳＰＩ通信の場合において増幅部１５４を介してＭＭＩＣ３０から供給されるシリアルデータ信号を受信し、中央制御部１１に供給する。データ送信部１５２は、パラレル通信の場合において中央制御部１１から供給されるデータをパラレルデータ信号に変換し、増幅部１５５に供給する。選択部１５３は、中央制御部１１の制御に応じて、増幅部１５４，１５５の動作をオン／オフさせる。増幅部１５４は、ＭＭＩＣ３０から供給されるシリアルデータ信号を増幅して出力する。増幅部１５５は、データ送信部１５２から供給されるパラレルデータ信号を増幅して出力する。

【0033】

図５は、図１に示すＭＭＩＣ３０のＦＰＧＡ１０との通信に関する部分の構成例を示す図である。図５に示すように、ＭＭＩＣ３０のＦＰＧＡ１０との通信に関する部分は、中央制御部３１、ＣＳ受信部３２、ＣＬＫ／ＴｘＤＲＶ受信部３３、ＤＯ／Ｒｘｓｅｌ０受信部３４、および、ＤＩ／Ｒｘｓｅｌ１送受信部３５を有している。

【0034】

ここで、中央制御部３１は、記憶部を内蔵しており、記憶部に記憶されているプログラム等に基づいて、装置の各部を制御する。

【0035】

ＣＳ受信部３２は、ＦＰＧＡ１０から供給されるＣＳ信号を受信し、ＣＳ信号の状態を中央制御部３１に通知する。

【0036】

ＣＬＫ／ＴｘＤＲＶ受信部３３は、中央制御部３１の制御に応じて、ＳＰＩ通信の場合にはシリアルクロック信号を受信し、パラレル通信の場合には送信信号を増幅する増幅器をオン／オフ制御するためのＴｘＤＲＶ信号を受信する。

【0037】

ＤＯ／Ｒｘｓｅｌ０受信部３４は、中央制御部３１の制御に応じて、ＳＰＩ通信の場合にはシリアルデータ信号（ＤＯ）を受信し、パラレル通信の場合にはパラレルデータ信号（Ｒｘｓｅｌ０）を受信する。

【0038】

ＤＩ／Ｒｘｓｅｌ１送受信部３５は、中央制御部３１の制御に応じて、ＳＰＩ通信の場合にはシリアルデータ信号（ＤＩ）を送信し、パラレル通信の場合にはパラレルデータ信号（Ｒｘｓｅｌ１）を受信する。

【0039】

図６は、図５に示すＤＯ／Ｒｘｓｅｌ０受信部３４の構成例を示している。図６の例では、ＤＯ／Ｒｘｓｅｌ０受信部３４は、データ受信部３４１および増幅部３４２を有している。ここで、増幅部３４２は、ＦＰＧＡ１０から供給されるシリアルデータ信号またはパラレルデータ信号を増幅してデータ受信部３４１に供給する。データ受信部３４１は、増幅部３４２から供給されるシリアルデータ信号またはパラレルデータ信号を元のデータに変換して中央制御部３１に供給する。

【0040】

図７は、図５に示すＤＩ／Ｒｘｓｅｌ１送受信部３５の構成例を示している。図７の例では、ＤＩ／Ｒｘｓｅｌ１送受信部３５は、データ受信部３５１、データ送信部３５２、選択部３５３、および、増幅部３５４，３５５を有している。ここで、データ受信部３５１は、パラレル通信の場合において増幅部３５４を介してＦＰＧＡ１０から供給されるパラレルデータ信号を受信し、中央制御部３１に供給する。データ送信部３５２は、シリアル通信の場合において中央制御部３１から供給されるデータをシリアルデータ信号に変換し、増幅部３５５に供給する。選択部３５３は、中央制御部３１の制御に応じて、増幅部３５４，３５５の動作をオン／オフさせる。増幅部３５４は、ＦＰＧＡ１０から供給されるパラレルデータ信号を増幅して出力する。増幅部３５５は、データ送信部３５２から供給されるシリアルデータ信号を増幅して出力する。

【0041】

（Ｂ）本発明の実施形態の動作の説明
つぎに、本発明の実施形態の動作について説明する。なお、以下では、図８に示すタイミング図に基づいて本発明の実施形態の動作について説明した後、図９および図１０に示すフローチャートを参照して、図２に示す中央制御部１１および図５に示す中央制御部３１によって実行される処理について説明する。

【0042】

図８に示す例では、時刻Ｔ１〜Ｔ４はＰＩＮ通信によるパラレル通信が実行され、時刻Ｔ５〜Ｔ６はＳＰＩ通信によるシリアル通信が実行されている。

【0043】

ＰＩＮ通信では、中央制御部１１は、ＤＩ／Ｒｘｓｅｌ１送受信部１５に対して、パラレル信号を送信するように指示する。

【0044】

この結果、ＤＩ／Ｒｘｓｅｌ１送受信部１５では、選択部１５３が増幅部１５４の動作を停止させるとともに増幅部１５５を動作させる。これにより、ＤＩ／Ｒｘｓｅｌ１送受信部１５は、パラレルデータ信号を送信可能な状態となる。

【0045】

つぎに、中央制御部１１は、ＣＳ送信部１２に対してＣＳ信号を“Ｈ”の状態にするように指示をする。この結果、図８（Ａ）に示すように、ＣＳ送信部１２はＣＳ信号を“Ｈ”の状態にする。

【0046】

ＣＳ信号が“Ｈ”の状態になると、ＣＳ受信部３２がこれを検出し、中央制御部３１に通知する。中央制御部３１は、ＣＳ信号が“Ｈ”の状態になっていることをＣＳ受信部３２から通知された場合には、ＤＩ／Ｒｘｓｅｌ１送受信部３５に対してパラレルデータ信号を受信するように指示する。

【0047】

この結果、ＤＩ／Ｒｘｓｅｌ１送受信部３５では、選択部３５３が増幅部３５４を動作させるとともに増幅部３５５の動作を停止させる。これにより、ＤＩ／Ｒｘｓｅｌ１送受信部３５は、パラレルデータ信号を受信可能な状態となる。

【0048】

つぎに、中央制御部１１は、図８（Ｃ）に示すようにＤＯ／Ｒｘｓｅｌ０信号を“Ｌ”の状態にするとともに、図８（Ｄ）に示すようにＤＩ／Ｒｘｓｅｌ１信号を“Ｌ”の状態にする。ＭＭＩＣ３０のＤＯ／Ｒｘｓｅｌ０受信部３４は、増幅部３４２がＤＯ／Ｒｘｓｅｌ０信号を増幅し、データ受信部３４１に供給する。データ受信部３４１は、受信したＤＯ／Ｒｘｓｅｌ０信号を中央制御部３１に供給する。ＤＩ／Ｒｘｓｅｌ１送受信部３５は、増幅部３５４がＤＩ／Ｒｘｓｅｌ１信号を増幅し、データ受信部３５１に供給する。データ受信部３５１は、受信したＤＩ／Ｒｘｓｅｌ１信号を中央制御部３１に供給する。

【0049】

中央制御部３１は、データ受信部３４１，３５１から供給されるデータに基づいて、ＤＯ／Ｒｘｓｅｌ０信号およびＤＩ／Ｒｘｓｅｌ１信号が共に“Ｌ”の状態であることを認識する。この結果、中央制御部３１は、４つ存在する受信アンテナ（不図示）の中から受信アンテナＲｘ１を選択する（図８（Ｆ）参照）。

【0050】

つぎに、中央制御部１１は、時刻Ｔ２において、ＣＬＫ／ＴｘＤＲＶ送信部１３を制御して、ＴｘＤＲＶ信号を送信させる。この結果、図８（Ｂ）に示すようにＴｘＤＲＶがパルス状に“Ｈ”の状態にされる。

【0051】

ＭＭＩＣ３０のＣＬＫ／ＴｘＤＲＶ受信部３３は、ＴｘＤＲＶが“Ｈ”の状態にされたことを検出し、中央制御部３１に通知する。中央制御部３１は、ＴｘＤＲＶが“Ｈ”の状態にされたことから、図８（Ｅ）に示すように、ＴｘＶＧＡ信号によって増幅部を駆動し、送信信号を図示しない送信アンテナから送出する。このようにして送信された送信信号は、対象物で反射され、受信アンテナＲｘ１によって受信される。

【0052】

つぎに、中央制御部１１は、時刻Ｔ３において、図８（Ｃ）に示すようにＤＯ／Ｒｘｓｅｌ０信号を“Ｈ”の状態にするとともに、図８（Ｄ）に示すようにＤＩ／Ｒｘｓｅｌ１信号を“Ｌ”の状態にする。

【0053】

中央制御部３１は、データ受信部３４１，３５１から供給されるデータに基づいて、ＤＯ／Ｒｘｓｅｌ０信号が“Ｈ”であり、ＤＩ／Ｒｘｓｅｌ１信号が“Ｌ”の状態であることを認識する。この結果、中央制御部３１は、受信アンテナＲｘ２を選択する（図８（Ｇ）参照）。

【0054】

つぎに、中央制御部１１は、時刻Ｔ４において、ＣＬＫ／ＴｘＤＲＶ送信部１３を制御して、ＴｘＤＲＶ信号を送信させる。この結果、図８（Ｂ）に示すようにＴｘＤＲＶがパルス状に“Ｈ”の状態にされる。

【0055】

ＭＭＩＣ３０のＣＬＫ／ＴｘＤＲＶ受信部３３は、ＴｘＤＲＶが“Ｈ”の状態にされたことを検出し、中央制御部３１に通知する。中央制御部３１は、ＴｘＤＲＶが“Ｈ”の状態にされたことから、図８（Ｅ）に示すように、送信信号を図示しない送信アンテナから送出する。このようにして送信された送信信号は、対象物で反射され、受信アンテナＲｘ２によって受信される。

【0056】

つぎに、中央制御部１１は、時刻Ｔ５において、図８（Ｃ）に示すようにＤＯ／Ｒｘｓｅｌ０信号を“Ｌ”の状態にするとともに、図８（Ｄ）に示すようにＤＩ／Ｒｘｓｅｌ１信号を“Ｈ”の状態にする。

【0057】

中央制御部３１は、データ受信部３４１，３５１から供給されるデータに基づいて、ＤＯ／Ｒｘｓｅｌ０信号が“Ｌ”であり、ＤＩ／Ｒｘｓｅｌ１信号が“Ｈ”の状態であることを認識する。この結果、中央制御部３１は、受信アンテナＲｘ３を選択する（図８（Ｈ）参照）。

【0058】

つぎに、中央制御部１１は、時刻Ｔ６において、ＣＬＫ／ＴｘＤＲＶ送信部１３を制御して、ＴｘＤＲＶ信号を送信させる。この結果、図８（Ｂ）に示すようにＴｘＤＲＶがパルス状に“Ｈ”の状態にされる。

【0059】

ＭＭＩＣ３０のＣＬＫ／ＴｘＤＲＶ受信部３３は、ＴｘＤＲＶが“Ｈ”の状態にされたことを検出し、中央制御部３１に通知する。中央制御部３１は、ＴｘＤＲＶが“Ｈ”の状態にされたことから、図８（Ｅ）に示すように、送信信号を図示しない送信アンテナから送出する。このようにして送信された送信信号は、対象物で反射され、受信アンテナＲｘ３によって受信される。

【0060】

つぎに、中央制御部１１は、時刻Ｔ７において、図８（Ｃ）に示すようにＤＯ／Ｒｘｓｅｌ０信号を“Ｈ”の状態にするとともに、図８（Ｄ）に示すようにＤＩ／Ｒｘｓｅｌ１信号を“Ｈ”の状態にする。

【0061】

中央制御部３１は、データ受信部３４１，３５１から供給されるデータに基づいて、ＤＯ／Ｒｘｓｅｌ０信号が“Ｈ”であり、ＤＩ／Ｒｘｓｅｌ１信号が“Ｈ”の状態であることを認識する。この結果、中央制御部３１は、受信アンテナＲｘ４を選択する（図８（Ｉ）参照）。

【0062】

つぎに、中央制御部１１は、時刻Ｔ８において、ＣＬＫ／ＴｘＤＲＶ送信部１３を制御して、ＴｘＤＲＶ信号を送信させる。この結果、図８（Ｂ）に示すようにＴｘＤＲＶがパルス状に“Ｈ”の状態にされる。

【0063】

ＭＭＩＣ３０のＣＬＫ／ＴｘＤＲＶ受信部３３は、ＴｘＤＲＶが“Ｈ”の状態にされたことを検出し、中央制御部３１に通知する。中央制御部３１は、ＴｘＤＲＶが“Ｈ”の状態にされたことから、図８（Ｅ）に示すように、送信信号を図示しない送信アンテナから送出する。このようにして送信された送信信号は、対象物で反射され、受信アンテナＲｘ４によって受信される。

【0064】

つぎに、中央制御部１１は、時刻Ｔ９において、ＰＩＮ通信からＳＰＩ通信に移行するために、ＣＳ送信部１２にＣＳ信号を“Ｌ”の状態にするように指示する。この結果、ＣＳ送信部１２はＣＳ信号を“Ｌ”の状態にする。

【0065】

また、中央制御部１１は、ＤＩ／Ｒｘｓｅｌ１送受信部１５に対して、シリアルデータ信号を受信するように制御する。この結果、ＤＩ／Ｒｘｓｅｌ１送受信部１５の選択部１５３は、増幅部１５４を動作させ、増幅部１５５の動作を停止させる。

【0066】

ＭＭＩＣ３０では、ＣＳ受信部３２が、ＣＳ信号が“Ｌ”の状態になったことを検出し、中央制御部３１に通知する。中央制御部３１は、ＣＳ信号が“Ｌ”の状態になったことから、ＳＰＩ通信に移行したと判定し、ＤＩ／Ｒｘｓｅｌ１送受信部３５に対して、シリアルデータ信号を送信するように制御する。この結果、ＤＩ／Ｒｘｓｅｌ１送受信部３５の選択部３５３は、増幅部３５４の動作を停止させ、増幅部３５５を動作させる。

【0067】

ＳＰＩ通信に移行すると、ＦＰＧＡ１０のＣＬＫ／ＴｘＤＲＶ送信部１３は、クロック信号を送信する。ＤＯ／Ｒｘｓｅｌ０送信部１４は、このクロック信号に同期して、シリアルデータ信号をＭＭＩＣ３０に送信する。すなわち、中央制御部１１から供給されたデータは、データ送信部１４１によってシリアルデータ信号に変換され、増幅部１４２で増幅された後、ＭＭＩＣ３０に供給される。ＭＭＩＣ３０では、増幅部３４２がシリアルデータ信号を増幅してデータ受信部３４１に供給する。データ受信部３４１は、増幅部３４２から供給されたシリアルデータ信号を元のデータに変換し、中央制御部３１に供給する。

【0068】

また、中央制御部３１が供給したデータは、データ送信部３５２に供給されシリアルデータ信号に変換された後に、増幅部３５５に供給される。増幅部３５５は、データ送信部３５２から供給されるシリアルデータ信号を増幅して出力する。

【0069】

ＦＰＧＡ１０のＤＩ／Ｒｘｓｅｌ１送受信部１５では、増幅部１５４が動作状態となっているので、ＭＭＩＣ３０から供給されるシリアルデータ信号を増幅部１５４が増幅してデータ受信部１５１に供給する。データ受信部１５１は、増幅部１５４から供給されるシリアルデータ信号を元のデータに変換して中央制御部１１に供給する。

【0070】

なお、ＳＰＩ通信においては、例えば、ＭＭＩＣ３０に内蔵されているレジスタに格納されているデータが、中央制御部３１によって書き換えられたり、レジスタに格納されているデータが読み出されて、ＦＰＧＡ１０に送信されたりする。これにより、例えば、送信する電波の強度を変更したり、温度による動作の補正を行ったりすることができる。もちろん、これら以外の動作を実行するようにしてもよい。

【0071】

つぎに、図９および図１０を参照して、図１に示す実施形態において実行される処理の一例について説明する。

【0072】

図９は、図２に示す、中央制御部１１において実行される処理の一例を説明するための図である。図９に示すフローチャートの処理が開始されると、以下のステップが実行される。

【0073】

ステップＳ１０では、中央制御部１１は、ＰＩＮ通信を実行するか否かを判定し、ＰＩＮ通信を実行すると判定した場合（ステップＳ１０：Ｙ）にはステップＳ１１に進み、それ以外の場合（ステップＳ１０：Ｎ）にはステップＳ１５に進む。例えば、図８の時刻Ｔ１において、ＰＩＮ通信を実行すると判定した場合にはＹと判定してステップＳ１１に進む。

【0074】

ステップＳ１１では、中央制御部１１は、ＣＳ信号を“Ｈ”の状態にする。より詳細には、中央制御部１１は、ＣＳ送信部１２を制御し、ＣＳ信号を“Ｈ”の状態にさせる。この結果、図８（Ａ）に示すように時刻Ｔ１ではＣＳ信号が“Ｈ”の状態になる。

【0075】

ステップＳ１２では、中央制御部１１は、ＤＩを送信に切り替える制御を実行する。より詳細には、中央制御部１１は、ＤＩ／Ｒｘｓｅｌ１送受信部１５を制御して送信に切り替える。この結果、選択部１５３が増幅部１５４の動作を停止し、増幅部１５５を動作させる。

【0076】

ステップＳ１３では、中央制御部１１は、ＰＩＮ通信を実行する。より詳細には、図８に示すように、中央制御部１１は、ＤＯ／Ｒｘｓｅｌ０送信部１４およびＤＩ／Ｒｘｓｅｌ１送受信部１５を制御して、パラレルデータ信号を送信させる。また、ＣＬＫ／ＴｘＤＲＶ送信部１３を制御して、ＴｘＤＲＶ信号を送信させる。これにより、ＭＭＩＣ３０が対象物に対して電波を送信するとともに、対象物で反射された反射波を受信アンテナＲｘ１〜Ｒｘ４によって受信することができる。

【0077】

ステップＳ１４では、中央制御部１１は、ＰＩＮ通信を終了するか否かを判定し、終了すると判定した場合（ステップＳ１４：Ｙ）にはステップＳ１５に進み、それ以外の場合（ステップＳ１４：Ｎ）にはステップＳ１３に戻って同様の処理を繰り返す。図８の例では、受信アンテナＲｘ１〜Ｒｘ４による受信動作が終了するまで同様の動作が繰り返される。

【0078】

ステップＳ１５では、中央制御部１１は、ＳＰＩ通信を実行するか否かを判定し、ＳＰＩ通信を実行すると判定した場合（ステップＳ１５：Ｙ）にはステップＳ１６に進み、それ以外の場合（ステップＳ１５：Ｎ）にはステップＳ２０に進む。例えば、図８の時刻Ｔ９において、ＳＰＩ通信を実行すると判定した場合にはＹと判定してステップＳ１６に進む。

【0079】

ステップＳ１６では、中央制御部１１は、ＣＳ信号を“Ｌ”の状態にする。より詳細には、中央制御部１１は、ＣＳ送信部１２を制御し、ＣＳ信号を“Ｌ”の状態にさせる。この結果、図８（Ａ）に示すように時刻Ｔ９においてＣＳ信号が“Ｌ”の状態になる。

【0080】

ステップＳ１７では、中央制御部１１は、ＤＩを受信に切り替える制御を実行する。より詳細には、中央制御部１１は、ＤＩ／Ｒｘｓｅｌ１送受信部１５を制御して受信に切り替える。この結果、選択部１５３が増幅部１５４を動作させ、増幅部１５５の動作を停止させる。

【0081】

ステップＳ１８では、中央制御部１１は、ＳＰＩ通信を実行する。より詳細には、図８に示すように、ＤＯ／Ｒｘｓｅｌ０送信部１４によってＭＭＩＣ３０にシリアルデータ信号を送信するとともに、ＤＩ／Ｒｘｓｅｌ１送受信部１５を制御してＭＭＩＣ３０からシリアルデータ信号を受信する。

【0082】

ステップＳ１９では、中央制御部１１は、ＳＰＩ通信を終了するか否かを判定し、終了すると判定した場合（ステップＳ１９：Ｙ）にはステップＳ２０に進み、それ以外の場合（ステップＳ１９：Ｎ）にはステップＳ１８に戻って同様の処理を繰り返す。

【0083】

ステップＳ２０では、中央制御部１１は、処理を終了するか否かを判定し、終了すると判定した場合（ステップＳ２０：Ｙ）には処理を終了し、それ以外の場合（ステップＳ２０：Ｎ）にはステップＳ１０に戻って同様の処理を繰り返す。

【0084】

つぎに、図１０を参照して、図５に示す中央制御部３１で実行される処理の一例について説明する。図１０に示すフローチャートの処理が開始されると、以下のステップが実行される。

【0085】

ステップＳ３０では、中央制御部３１は、ＣＳ受信部３２の出力を参照し、ＣＳ信号が“Ｈ”であるか否かを判定し、“Ｈ”であると判定した場合（ステップＳ３０：Ｙ）にはステップＳ３１に進み、それ以外の場合（ステップＳ３０：Ｎ）にはステップＳ３４に進む。例えば、図８の時刻Ｔ１において、ＣＳ信号が“Ｈ”であると判定した場合にはステップＳ３１に進む。

【0086】

ステップＳ３１では、中央制御部３１は、ＤＩを受信に切り替える制御を実行する。より詳細には、中央制御部３１は、ＤＩ／Ｒｘｓｅｌ１送受信部３５を制御して受信に切り替える。この結果、選択部３５３が増幅部３５４を動作させ、増幅部３５５の動作を停止させる。

【0087】

ステップＳ３２では、中央制御部３１は、ＰＩＮ通信を実行する。より詳細には、図８に示すように、ＤＯ／Ｒｘｓｅｌ０受信部３４およびＤＩ／Ｒｘｓｅｌ１送受信部３５を制御して、パラレルデータ信号を受信する。また、ＣＬＫ／ＴｘＤＲＶ送信部１３から送信されるＴｘＤＲＶ信号を受信する。これにより、ＭＭＩＣ３０は、対象物に対して電波を送信するとともに、対象物で反射された反射波を受信アンテナＲｘ１〜Ｒｘ４によって受信する。

【0088】

ステップＳ３３では、中央制御部３１は、ＰＩＮ通信を終了するか否かを判定し、終了すると判定した場合（ステップＳ３３：Ｙ）にはステップＳ３４に進み、それ以外の場合（ステップＳ３３：Ｎ）にはステップＳ３２に戻って同様の処理を繰り返す。図８の例では、受信アンテナＲｘ１〜Ｒｘ４による受信動作が終了するまで同様の動作が繰り返される。

【0089】

ステップＳ３４では、中央制御部３１は、ＣＳ受信部３２の出力を参照し、ＣＳ信号が“Ｌ”であるか否かを判定し、“Ｌ”であると判定した場合（ステップＳ３４：Ｙ）にはステップＳ３５に進み、それ以外の場合（ステップＳ３４：Ｎ）にはステップＳ３８に進む。例えば、図８の時刻Ｔ９において、ＣＳ信号が“Ｌ”であると判定した場合にはステップＳ３５に進む。

【0090】

ステップＳ３５では、中央制御部３１は、ＤＩを送信に切り替える制御を実行する。より詳細には、中央制御部３１は、ＤＩ／Ｒｘｓｅｌ１送受信部３５を制御して送信に切り替える。この結果、選択部３５３が増幅部３５４の動作を停止させ、増幅部３５５を動作させる。

【0091】

ステップＳ３６では、中央制御部３１は、ＳＰＩ通信を実行する。より詳細には、図８に示すように、ＤＯ／Ｒｘｓｅｌ０受信部３４によってシリアルデータ信号を受信するとともに、ＤＩ／Ｒｘｓｅｌ１送受信部３５によってシリアルデータ信号を送信する。

【0092】

ステップＳ３７では、中央制御部３１は、ＳＰＩ通信を終了するか否かを判定し、終了すると判定した場合（ステップＳ３７：Ｙ）にはステップＳ３８に進み、それ以外の場合（ステップＳ３７：Ｎ）にはステップＳ３６に戻って同様の処理を繰り返す。図８の例では、ＳＰＩ通信が終了するまで同様の動作が繰り返される。

【0093】

ステップＳ３８では、中央制御部３１は、処理を終了するか否かを判定し、終了すると判定した場合（ステップＳ３８：Ｙ）には処理を終了し、それ以外の場合（ステップＳ３８：Ｎ）にはステップＳ３０に戻って同様の処理を繰り返す。

【0094】

以上に説明したように、図９および図１０に示すフローチャートの処理によれば、図８を参照して前述した動作を実現することができる。

【0095】

（Ｃ）変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の実施形態では、ＳＰＩ通信とともに、ＰＩＮ通信を実行するようにしたが、ＰＩＮ通信以外の通信を実行するようにしてもよい。

【0096】

また、以上の実施形態では、ＰＩＮ通信としては、ＦＰＧＡ１０からＭＭＩＣ３０へ情報を送信するようにしたが、ＭＭＩＣ３０からＦＰＧＡ１０へ情報を送信するようにしてもよい。

【0097】

また、以上の実施形態では、ＦＰＧＡ１０とＭＭＩＣ３０の間で通信を行うようにしたが、これら以外の組み合わせであってもよい。例えば、ＦＰＧＡ１０の代わりにＳｏｃを用いるようにしたり、ＭＭＩＣ３０以外にも、高周波信号を扱うデバイスであったり、デジタル系の周辺装置を用いるようにしてもよい。

【0098】

また、図４および図７の例では、増幅部１５４，１５５および増幅部３５４，３５５を選択部１５３および選択部３５３によって動作させたり、動作を停止させたりすることで、送受信の切り替えを行うようにしたが、これ以外の方法を用いるようにしてもよい。

【0099】

また、以上の実施形態では、ＳＰＩ通信を実行する際にはＣＳ信号を“Ｌ”の状態にし、ＰＩＮ通信の場合にはＣＳ信号を“Ｈ”の状態にするようにしたが、ＳＰＩ通信を実行する際にはＣＳ信号を“Ｈ”の状態にし、ＰＩＮ通信の場合にはＣＳ信号を“Ｌ”の状態にするようにしてもよい。

【0100】

また、図８の例では、ＰＩＮ通信では、電波を送信するとともに、アンテナを切り替える処理を実行するようにしたが、これ以外の用途に本発明を適用するようにしてもよい。

【符号の説明】

【0101】

１ 半導体システム
１０ ＦＰＧＡ（マスタ装置）
１１ 中央制御部
１２ ＣＳ送信部（チップセレクト信号送信手段）
１３ ＣＬＫ／ＴｘＤＲＶ送信部
１４ ＤＯ／Ｒｘｓｅｌ０送信部（第１データ送信手段）
１５ ＤＩ／Ｒｘｓｅｌ１送受信部（第１データ送受信手段）
２１〜２４ 接続線
３０ ＭＭＩＣ（スレーブ装置）
３１ 中央制御部
３２ ＣＳ受信部（チップセレクト信号受信手段）
３３ ＣＬＫ／ＴｘＤＲＶ受信部
３４ ＤＯ／Ｒｘｓｅｌ０受信部（第２データ受信手段）
３５ ＤＩ／Ｒｘｓｅｌ１送受信部（第２データ送受信手段）
１４１ データ送信部
１４２ 増幅部
１５１ データ受信部（第１データ受信部）
１５２ データ送信部（第１データ送信部）
１５３ 選択部（第１選択部）
１５４ 増幅部
１５５ 増幅部
３４１ データ受信部
３４２ 増幅部
３５１ データ受信部（第２データ受信部）
３５２ データ送信部（第２データ送信部）
３５３ 選択部（第２選択部）
３５４ 増幅部
３５５ 増幅部
Ｒｘ１〜Ｒｘ４ 受信アンテナ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】