特許 6978249 異なる信頼性を有するメモリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6978249

(24)【登録日】2021年11月15日

(45)【発行日】2021年12月8日

(54)【発明の名称】異なる信頼性を有するメモリ

(51)【国際特許分類】

   G06F 11/10 20060101AFI20211125BHJP

   G11C 11/56 20060101ALI20211125BHJP

【ＦＩ】

   G06F11/10 672

   G11C11/56 220

【請求項の数】6

【外国語出願】

【全頁数】37

(21)【出願番号】特願2017-157068(P2017-157068)

(22)【出願日】2017年8月16日

(65)【公開番号】特開2018-45685(P2018-45685A)

(43)【公開日】2018年3月22日

【審査請求日】2017年8月18日

【審判番号】不服2020-8162(P2020-8162/J1)

【審判請求日】2020年6月12日

(31)【優先権主張番号】10 2016 115 272.2

(32)【優先日】2016年8月17日

(33)【優先権主張国】DE

(73)【特許権者】

【識別番号】501209070

【氏名又は名称】インフィネオン テクノロジーズ アーゲー

【氏名又は名称原語表記】ＩＮＦＩＮＥＯＮ ＴＥＣＨＮＯＬＯＧＩＥＳ ＡＧ

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林特許業務法人

(72)【発明者】

【氏名】ケルン， トーマス

(72)【発明者】

【氏名】ゲッセル， ミヒャエル

(72)【発明者】

【氏名】マイヤー， アルブレヒト

【合議体】

【審判長】 田中 秀人

【審判官】 塚田 肇

【審判官】 須田 勝巳

(56)【参考文献】

【文献】 特表２０１４−５２３５９５（ＪＰ，Ａ）

【文献】 特開２０１６−１１５３８８（ＪＰ，Ａ）

【文献】 特開２０１１−１０８３０６（ＪＰ，Ａ）

【文献】 特開平１１−２５０６９５（ＪＰ，Ａ）

【文献】 特開平８−１６６９１０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

G06F11/10

G11C11/56

(57)【特許請求の範囲】

【請求項1】

複数のメモリセルを有するメモリを含む回路であって、
前記メモリが、第１の範囲と、第２の範囲とを有し、
少なくとも１つのメモリセルが、前記第１の範囲の一部と、前記第２の範囲の一部とを含み、
前記回路が、前記第１の範囲に関する第１の処理ユニットを含み、ここで、前記第１の処理ユニットが、前記第１の範囲から第１のビットを読み出して処理し、
前記回路が、前記第２の範囲に関する第２の処理ユニットを含み、ここで、前記第２の処理ユニットが、前記第２の範囲から第２のビットを読み出して処理し、
誤りのない場合に、前記メモリに記憶されている前記第１のビットの１つが、第１の誤り符号の符号語のビットであり、
前記第２の処理ユニットに基づいて読み出された第２のビットが、誤りのない場合に、第２の誤り符号の符号語のビットであり、
前記第１の誤り符号の符号語が前記第２の誤り符号の符号語よりも長く、
前記メモリからの読出し時に、前記第１の誤り符号によって訂正された第１のビットが前記第１の範囲から提供されるとともに、
前記回路が、前記訂正された第１のビットが前記メモリとは異なるさらなるメモリに記憶されるように適合され、
前記メモリの前記メモリセルが、少なくとも３つの参照値Ｒｌ、Ｒｍ、Ｒｒを使用して読み出され、ここで、Ｒｌ＜Ｒｍ＜Ｒｒであり、
前記メモリセルに値ｚが記憶され、
前記第２のビットの１つのビットの値が、前記値ｚと参照値Ｒｍとの比較によって決定され、
前記第１のビットの１つのビットの値が、前記値ｚと、前記参照値Ｒｍ、および参照値Ｒｍとは異なる少なくとも１つのさらなる参照値との比較によって決定される
ように適合された
回路。

【請求項2】

前記第１の処理ユニットに基づいて誤り認識および／または誤り訂正が実施可能である請求項１に記載の回路。

【請求項3】

前記第２の処理ユニットに基づいて誤り認識および／または誤り訂正が実施可能である請求項１または２に記載の回路。

【請求項4】

前記第１の範囲が、前記第２の範囲よりも低い信頼性を有する請求項１から３のいずれか一項に記載の回路。

【請求項5】

メモリからのビットを処理するための方法であって、
前記メモリが、複数のメモリセルを有し、
前記メモリが、第１の範囲と、第２の範囲とを有し、
少なくとも１つのメモリセルが、前記第１の範囲の一部と、前記第２の範囲の一部とを含み、
前記方法が、
第１の処理ユニットによって、前記第１の範囲から第１のビットを読み出して処理するステップと、
第２の処理ユニットによって、前記第２の範囲から第２のビットを読み出して処理するステップと
を含み、
誤りのない場合に、前記メモリに記憶されている前記第１のビットの１つが、第１の誤り符号の符号語のビットであり、
前記第２の処理ユニットに基づいて読み出された第２のビットが、誤りのない場合に、第２の誤り符号の符号語のビットであり、
前記第１の誤り符号の符号語が前記第２の誤り符号の符号語よりも長く、
前記メモリからの読出し時に、前記第１の誤り符号によって訂正された第１のビットが前記第１の範囲から提供されるとともに、
前記方法が、前記訂正された第１のビットが前記メモリとは異なるさらなるメモリに記憶されるように適合され、
前記メモリの前記メモリセルが、少なくとも３つの参照値Ｒｌ、Ｒｍ、Ｒｒを使用して読み出され、ここで、Ｒｌ＜Ｒｍ＜Ｒｒであり、
前記メモリセルに値ｚが記憶され、
前記第２のビットの１つのビットの値が、前記値ｚと参照値Ｒｍとの比較によって決定され、
前記第１のビットの１つのビットの値が、前記値ｚと、前記参照値Ｒｍ、および参照値Ｒｍとは異なる少なくとも１つのさらなる参照値との比較によって決定される
ように適合された
方法。

【請求項6】

前記処理が、それぞれ、誤り認識および／または誤り訂正を含む請求項５に記載の方法。

【発明の詳細な説明】

【背景技術】

【0001】

揮発性または不揮発性メモリの個々のメモリセルに複数の値を記憶することが知られている。

【先行技術文献】

【特許文献】

【0002】

【特許文献1】米国特許第８，９３５，５９０号明細書

【特許文献2】米国特許第９，２０３，４３７号明細書

【非特許文献】

【0003】

【非特許文献1】Ｌｉｎ， Ｓ．， Ｃｏｓｔｅｌｌｏ， Ｄ．： “Ｅｒｒｏｒ Ｃｏｎｔｒｏｌ Ｃｏｄｉｎｇ， Ｆｕｎｄａｍｅｎｔａｌｓ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ“， Ｐｅａｒｓｏｎ Ｅｄｕｃａｔｉｏｎ， Ｌｏｎｄｏｎ， ２００４， （２０５〜２１７頁；８５２〜８５５頁）

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の目的は、１つのメモリでのビットの効率的な記憶に関する可能性を提供することである。

【課題を解決するための手段】

【0005】

この目的は、独立請求項の特徴に従って解決される。好ましい実施形態は、特に、従属請求項から理解することができる。

【0006】

この目的を達成するために、
−複数のメモリセルを有するメモリを含む回路であって、
−メモリが、第１の範囲と、第２の範囲とを有し、
−少なくとも１つのメモリセルが、第１の範囲の一部と、第２の範囲の一部とを含み、
−第１の範囲が、第２の範囲よりも低い信頼性を有し、
−回路が、第１のビットが第１の範囲に記憶され、第２のビットが第２の範囲に記憶されるように適合される
回路が提案される。

【0007】

回路とは、例えば、場合によっては書込みおよび／または読出しの追加の回路を有するメモリ装置でよい。

【0008】

第１のビットは、第１の情報とみなすこともでき、第２のビットは、第２の情報とみなすこともできる。第１の情報は、第２の情報とは異なることがある。例えば、第１の情報がデータを含み、第２の情報がプログラムコードを含んでいてよく、またはその逆でもよい。メモリセルは、２つの範囲（例えばＬＳＢおよびＭＳＢ）へのその区分により、異なる情報を記憶するために使用することができる。より低い信頼性を有する第１の範囲は、例えば誤り訂正を施すことができる。第２の範囲も（場合によってはより簡単な）誤り訂正を施すことができる。

【0009】

一改良形態は、メモリセルが、そこに記憶されているデジタル値に応じた物理的値を取り、第２の範囲の異なるデジタル値に対応する物理的値の頻度分布が、第１の範囲の異なるデジタル値に対応する頻度分布よりも小さい重畳を有するものである。

【0010】

メモリセルの一範囲に記憶されている各デジタル値は、（例えば読出し時に）物理的値の頻度分布に対応する。したがって、読出し時に、記憶されているデジタル値を別のデジタル値と高い安全性で区別することができるように、２つのデジタル値に属する物理的値の頻度分布が重畳を有さない、または小さい重畳しか有さないことが好ましい。より高い信頼性を保証する範囲に関しては、その範囲に記憶されているデジタル値は、互いに十分に離れており読出し時に（より）確実な認識を実現する物理的値に変換される。

【0011】

それに対応して、より低い信頼性の第１の範囲に記憶されているデジタル値に関しては、これらのデジタル値に属する物理的値の関連の頻度分布がより大きい重畳を有し得ると言える。例えば、（より高い信頼性の第２の範囲と比較して）より低い信頼性で第１の範囲から読み出されることがあるこれらのデジタル値に関して、信頼性を高めるために誤り認識および／または誤り訂正を提供することができる。当然、第２の範囲に関して誤り認識および／または誤り訂正を提供することも可能である。

【0012】

範囲とは、例えば、メモリセルのＭＳＢまたはＬＳＢである。例えば、ＬＳＢが０であるデジタル値の頻度分布が、ＬＳＢが１であるデジタル値の頻度分布とは異なる限り、ＬＳＢは、ＭＳＢよりも高い信頼性を有することができる。これは、頻度分布が重畳を有さない場合である。したがって、ＬＳＢが値０を有するいくつかの頻度分布を、ＬＳＢ＝０である頻度分布と解釈することができる。同様のことが、ＬＳＢ＝１についても成り立つ。

【0013】

一改良形態は、１つのメモリセルにつき３つ以上の値を記憶可能であるものである。

【0014】

特に、１つのオプションは、１つのメモリセルにつき３つ以上のビット、特に５つ以上の値が記憶されることである。

【0015】

一改良形態は、メモリが不揮発メモリであるものである。

【0016】

一改良形態は、少なくとも１つの第１のビットに対して、メモリの同じメモリセルに記憶されている第２のビットが存在するものである。

【0017】

一改良形態は、各第１のビットに対して、メモリの同じメモリセルに記憶可能な第２のビットが存在するものである。

【0018】

一改良形態は、第１のビットと第２のビットが異なるものである。

【0019】

一改良形態は、誤りのない場合に、メモリに記憶されている第１のビットの１つ、および／またはメモリに記憶されている第２のビットの１つが、誤り符号の符号語のビットであるものである。

【0020】

誤り符号は、誤り認識および／または誤り訂正符号でよい。

【0021】

一改良形態は、誤りのない場合に、メモリに記憶されている第１のビット、アドレスビット、および／またはアドレスビットから導出されたビットに基づいて、誤り符号の符号語が決定可能であるものである。

【0022】

したがって、特に、メモリは、アドレス指定可能なメモリであり、符号語を決定するときに、アドレスのビットまたはアドレスから導出されるビットを考慮に入れることができる。したがって、誤りのない場合には、第１のビットまたは第１のビットの一部は、アドレスビットおよび／または導出されたビットと共に符号語を表す。それに対して、書込みエラーがある場合、この書込みエラーを誤り符号に基づいて認識し、場合によっては訂正することができる。

【0023】

特に、１つのオプションは、アドレスビットまたは（アドレスビットから）導出されたビットがメモリに記憶されることである。

【0024】

アドレスエラーは、例えば符号語が存在しないことによって認識することができる。

【0025】

一改良形態は、誤りのない場合に、メモリに記憶されている第１のビットの１つが、第１の誤り符号の符号語のビットであるものである。

【0026】

一改良形態は、誤りのない場合に、メモリに記憶されている第２のビットの１つが、第２の誤り符号の符号語のビットであるものである。

【0027】

一改良形態は、第１の誤り符号と第２の誤り符号とが、異なるまたは同じ誤り符号であるものである。

【0028】

一改良形態は、第１の誤り符号が、第２の誤り符号よりも高い訂正性能を有するものである。

【0029】

第１の範囲が第２の範囲よりも低い信頼性を有するので、第１の誤り符号は、それに対応する、第２の誤り符号よりも高度な誤り訂正を可能にするように構成することができる。

【0030】

一改良形態は、メモリの第１の範囲からの読出し時に、第１の誤り符号によって訂正された第１のビットが提供されるように回路が適合されるものである。

【0031】

一改良形態は、回路がさらなるメモリを含み、回路が、訂正された第１のビットがさらなるメモリに記憶されるように適合されるものである。

【0032】

一改良形態は、訂正された第１のビットが、さらなる誤り符号を使用して符号化され、さらなるメモリに記憶されるように回路が適合されるものである。

【0033】

ここで、（第１の）メモリの第１の範囲から読み出されたビットが、第１の誤り符号による訂正後に、もう一度、さらなる誤り符号で保護されて、さらなる（第２の）メモリに記憶されることが利点である。したがって、第１のメモリの第１の範囲のより低い信頼性にも関わらず、第１のビットを最終的には誤りのない状態で(場合によっては訂正して)さらに処理することができることが高い確率で保証される。

【0034】

一改良形態は、誤りのない場合に、さらなるメモリに記憶されているビット、アドレスビット、および／またはアドレスビットから導出されたビットに基づいて、さらなる誤り符号の符号語が決定可能であるものである。

【0035】

したがって、特に、メモリは、アドレス指定可能なメモリであり、符号語を決定するときに、アドレスのビットまたはアドレスから導出されるビットを考慮に入れることができる。それにより、例えば、誤りのない場合には、第１の誤り符号によって訂正された第１のビットまたはそれらの一部が、アドレスビットおよび／または導出されたビットと組み合わさって、さらなる誤り符号の符号語となる。書込みエラーがある場合、この書込みエラーは、そのようにして符号化されたデータをさらなるメモリから読み出すときに、さらなる誤り符号に基づいて認識し、場合によっては訂正することができる。

【0036】

特に、１つのオプションは、アドレスビットまたは（アドレスビットから）導出されたビットがメモリに記憶されることである。

【0037】

一改良形態は、さらなるメモリが揮発性または不揮発性メモリであるものである。

【0038】

一改良形態は、回路が、
−メモリのメモリセルが、少なくとも３つの参照値Ｒ_ｌ、Ｒ_ｍ、Ｒ_ｒを使用して書き込まれ、または読み出され、ここで、Ｒ_ｌ＜Ｒ_ｍ＜Ｒ_ｒであり、
−メモリセルに値ｚが記憶され、
−第２のビットの１つのビットの値が、値ｚと参照値Ｒ_ｍとの比較によって決定され、
−第１のビットの１つのビットの値が、値ｚと、参照値Ｒ_ｍ、および参照値Ｒ_ｍとは異なる少なくとも１つのさらなる参照値との比較によって決定される
ように適合されるものである。

【0039】

一改良形態は、メモリセルが、値ｚに関して、誤りのない場合に、以下のことが成り立つように書き込まれるものである：
ｚ＜Ｒ_ｍに関しては、｜Ｒ_ｌ−ｚ｜＜｜Ｒ_ｍ−ｚ｜、および
ｚ＞Ｒ_ｍに関しては、｜Ｒ_ｒ−ｚ｜＜｜Ｒ_ｍ−ｚ｜

【0040】

さらに、
−複数のメモリセルを有するメモリを含む回路であって、
−メモリが、第１の範囲と、第２の範囲とを有し、
−少なくとも１つのメモリセルが、第１の範囲の一部と、第２の範囲の一部とを含み、
−回路が、第１の範囲に関する第１の処理ユニットを含み、ここで、第１の処理ユニットが、第１の範囲から第１のビットを読み出して処理し、
−回路が、第２の範囲に関する第２の処理ユニットを含み、ここで、第２の処理ユニットが、第２の範囲から第２のビットを読み出して処理する
回路が提案される。

【0041】

したがって、メモリのメモリセルからのビットの読出しを担当する２つの処理ユニットがあり、ここで、処理ユニットの各１つが、メモリセルの一部からビットを読み出して処理する。処理は、例えば誤り認識および／または誤り訂正を含むことがある。

【0042】

一改良形態は、第１の処理ユニットに基づいて誤り認識および／または誤り訂正が実施可能であるものである。

【0043】

一改良形態は、第１の処理ユニットに基づいて読み出された第１のビットが、誤りのない場合に、第１の誤り符号の符号語であるものである。

【0044】

一改良形態は、第２の処理ユニットに基づいて誤り認識および／または誤り訂正が実施可能であるものである。

【0045】

一改良形態は、第２の処理ユニットに基づいて読み出された第２のビットが、誤りのない場合に、第２の誤り符号の符号語であるものである。

【0046】

第１の誤り符号と第２の誤り符号とは、同一の誤り符号でも異なる誤り符号でもよい。

【0047】

一改良形態は、第１の範囲が第２の範囲よりも低い信頼性を有するものである。

【0048】

また、メモリにビットを記憶するための方法であって、
−メモリが、複数のメモリセルを有し、
−メモリが、第１の範囲と、第２の範囲とを有し、
−少なくとも１つのメモリセルが、第１の範囲の一部と、第２の範囲の一部とを含み、
−第１の範囲が、第２の範囲よりも低い信頼性を有し、
−方法が、第１のビットを第１の範囲に記憶し、第２のビットを第２の範囲に記憶するステップを含む
方法が提示される。

【0049】

一改良形態は、メモリセルが、そこに記憶されているデジタル値に応じた物理的値を取り、第２の範囲の異なるデジタル値に対応する物理的値の頻度分布が、第１の範囲の異なるデジタル値に対応する頻度分布よりも小さい重畳を有するものである。

【0050】

さらに、メモリからのビットを処理するための方法であって、
−メモリが、複数のメモリセルを有し、
−メモリが、第１の範囲と、第２の範囲とを有し、
−少なくとも１つのメモリセルが、第１の範囲の一部と、第２の範囲の一部とを含み、
−方法が、
−第１の処理ユニットによって、第１の範囲から第１のビットを読み出して処理するステップと、
−第２の処理ユニットによって、第２の範囲から第２のビットを読み出して処理するステップと
を含む方法が提案される。

【0051】

一改良形態は、処理が、それぞれ誤り認識および／または誤り訂正を含むものである。

【0052】

回路または本明細書で述べる処理ユニットは、例えば、プロセッサユニットおよび／または少なくとも一部が有線の回路構成もしくは論理回路構成を含むことができ、そのような回路構成は、例えば本明細書で述べるように方法を実施可能であるように適合されていることに留意されたい。

【0053】

特に、回路および／または処理ユニットに関して、各種のプロセッサまたは計算機またはコンピュータに、適宜必要な周辺機器（メモリ、入出力インターフェース、入出力デバイスなど）を提供することができる。

【0054】

方法に関する上記の説明は、それに対応して装置にも当て嵌まり、逆に、方法の特徴を装置（回路）の特徴と組み合わせることもできる。

【0055】

さらに、回路は、１つの構成要素に、または複数の構成要素に分散して実装することができる。

【0056】

また、上記の目的は、本明細書で述べる回路の少なくとも１つを含むシステムによって解決される。

【0057】

さらに、上記の目的を達成するために、デジタルコンピュータのメモリに直接ロード可能なコンピュータプログラム製品であって、本明細書で述べる方法のステップを実施するのに適したプログラムコード部分を含むコンピュータプログラム製品が提示される。

【0058】

また、上記の目的を達成するために、コンピュータによって実施可能な命令を含むコンピュータ読出し可能なメモリ媒体であって、命令が、本明細書で述べる方法のステップをコンピュータが実施するのに適している、コンピュータ読出し可能なメモリ媒体が提示される。

【0059】

以下、本発明の上述した特性、特徴、および利点、ならびにそれらが実現される様式を、例示的実施形態の概略的な記述と共に述べる。それらの例示的実施形態は、図面に関連してより詳細に説明する。ここで、分かりやすくするために、同一または同一の効果をもたらす要素には同じ参照符号を付すことができる。

【図面の簡単な説明】

【0060】

【図1】２進メモリセルからの読出し時に取得することができるアナログ値の２つの頻度分布、ならびに参照値を含む図であって、頻度分布が重畳範囲を有さない図である。

【図2】２進メモリセルからの読出し時に取得することができる２つの頻度分布、ならびに参照値を含む図であって、頻度分布が重畳範囲を有さない図である。

【図3】２進メモリセルからの読出し時に取得することができる４つの頻度分布と、頻度分布のうちの各２つの間にある３つの参照値と、参照値の領域での３つの重畳範囲とを含む図である。

【図4】２進メモリセルからの読出し時に取得することができる４つの頻度分布と、頻度分布のうちの各２つの間にある３つの参照値と、２つのみの重畳範囲とを含む図である。

【図5】２進メモリセルからの読出し時に取得することができる３つの頻度分布と、頻度分布のうちの各２つの間にある２つの参照値と、ただ１つの重畳範囲とを含む図である。

【図6】メモリの例示的な図であって、ここで、１つのアドレスにつき６４個のメモリセルにデータを記憶することができ、各メモリセルが、４つの異なるデジタル値を記憶することができる図である。

【図7】メモリの代替図であって、ここで、１つのアドレスにつき７２個のメモリセルにデータを記憶することができ、各メモリセルが、４つの異なるデジタル値を記憶することができる図である。

【図8】第２のメモリとして提供することができ、場合によっては第１のメモリから読み出されたＬＳＢを記憶する働きをするメモリの例示的な図である。

【図9】図８による第２のメモリに対して例として提供された第１のメモリの例示的な図である。

【図10a】ＬＳＢがＭＳＢよりも高い信頼性で（第１の）メモリのメモリセルに記憶される例示的な回路構成を示す図である。

【図10b】図１０ａに基づき、さらにまたＬＳＢが誤り符号および関連の訂正可能性を与えられている、例示的な回路構成を示す図である。

【図10c】図１０ａまたは図１０ｂに基づく例示的な回路構成であって、第２のメモリに記憶されているデータに関してさらなるエンコーダおよびさらなる訂正ユニットが提供されている図である。

【図10d】エンコーダおよび訂正ユニットが第１のメモリのアドレスも考慮に入れる、図１０ａに基づく例示的な回路構成を示す図である。

【図10e】エンコーダおよびＬＳＢの訂正ユニットが、第１のメモリのアドレスから導出される関数も考慮に入れる、図１０ｂに基づく例示的な回路構成を示す図である。

【図10f】さらなるエンコーダおよびさらなる訂正ユニットが、第２のメモリのアドレスも考慮に入れる、図１０ｃに基づく例示的な回路構成を示す図である。

【図11】メモリセルの制御ゲートでの電圧Ｖ_ＧＳに関してカットオフ電圧Ｖ_ｔｈを表すためのグラフである。

【発明を実施するための形態】

【0061】

メモリセルは、異なるデジタル値に対応する異なる物理的値または状態を取ることができる。

【0062】

本明細書では以後、特に以下の略称を使用する：
Ｇ：物理的値、例えば電流、電圧、抵抗；
Ｗ_Ｇ：メモリセルの物理的値；
Ｗ_Ｄ：メモリセルに記憶されるデジタル値；
Ｗ_Ａ：メモリセルから読み出される物理的値；
ＬＳＢ：最下位ビット（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）；
ＭＳＢ：最上位ビット（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）

【0063】

例えば、メモリセルの物理的値は電気抵抗であり得る。その場合、より大きい抵抗がデジタル２進値０に対応し、より小さい抵抗がデジタル２進値１に対応することがある。より大きい抵抗がデジタル２進値１に対応し、より小さい抵抗がデジタル２進値０に対応してもよい。

【0064】

メモリセルへの情報の記憶または書込み時、メモリセルの物理的値または状態は、記憶されているデジタル値に対応するように決定される。

【0065】

例えば、メモリセルへの書込みの持続時間および／または書込み電流が、メモリセルの物理的値Ｗ_Ｇまたは状態、したがってメモリセルに記憶されるデジタル値を決定することが可能である。

【0066】

メモリセルへの情報の書込み時に決定されたメモリセルの状態Ｗ_Ｇに応じた物理的なアナログ値Ｗ_Ａを、メモリセルからの読出し時に決定することができる。誤りのない場合には、読み出された値Ｗ_Ａから、関連の記憶されている値Ｗ_Ｄが得られる。この値Ｗ_Ｄは、本明細書では、例えばデジタル値または２進値とも呼ばれる。

【0067】

例えば、異なる電気抵抗値が異なる状態に対応する場合、メモリセルに記憶されている情報の読出し時に、メモリセルの抵抗、したがって記憶されているデジタル値に応じた電流を出力することができる。例えば、Ｗ_Ｇは抵抗値であり、Ｗ_Ａは電流の強さであり、Ｗ_Ｄは２進値０または１（または別のデジタル値）である。

【0068】

メモリセルからの情報の読出し時、読み出された値Ｗ_Ａを参照値Ｒと比較することができる。

【0069】

より大きい抵抗が２進値０に対応し、より小さい抵抗が２進値１に対応する場合、読み出された電流の強さの値Ｗ_Ａに関して、以下のことが得られる：より小さい電流の強さの値が２進値０に対応し、より大きい電流の強さの値が２進値１に対応する。

【0070】

それに対応して、メモリセルからの読出し時、前にメモリセルに２進値０が書き込まれたか２進値１が書き込まれたかに応じた大きさを有する電圧を決定することができる。

【0071】

代替として、読出し時、前にメモリセルに２進値０が書き込まれたか２進値１が書き込まれたかに応じた別の物理量の値が決定されてもよい。

【0072】

読み出された値Ｗ_Ａと参照値Ｒとの比較によってデジタル値Ｗ_Ｄが決定される場合、デジタル値Ｗ_Ｄに関して、以下のことが成立し得る：

【数1】

【0073】

複数のメモリセルに２進値０が書き込まれる場合、これらのメモリセルは、例えばランダム効果により、物理的値Ｗ_Ｇの異なる値を取り、誤りのない場合には、これらの値は全て２進値Ｗ_Ｄ＝０を割り当てられる。物理的値Ｗ_Ｇは、中央値または期待値Ｅ_Ｇ（０）を有する頻度分布によって表すことができる。同様に、メモリセルから読み出される値Ｗ_Ａも異なる値を取り、これらの値は、期待値Ｅ_Ａ（０）を有する頻度分布によって表すことができる。

【0074】

有意には、これは、２進値１が書き込まれるメモリセルにも当て嵌まる。複数のメモリセルに２進値１が書き込まれる場合、これらのメモリセルは、例えばランダム効果により、物理的値Ｗ_Ｇの異なる値を取り、誤りのない場合には、これらの値は全て２進値Ｗ_Ｄ＝１に対応し、中央値または期待値Ｅ_Ｇ（１）を有する頻度分布によって表すことができる。また、メモリセルから読み出される値Ｗ_Ａも異なる値を取り、これらの値は、期待値Ｅ_Ａ（１）を有する頻度分布によって表すことができる。

【0075】

１つのメモリセルに複数ビットを記憶することが可能である場合にも、これらの実施形態が同様に成り立つ。

【0076】

図１は、２進メモリセルからの読出し時に取得することができるアナログ値Ｗ_Ａの２つの頻度分布を例として示す。頻度分布Ｗ_Ａ（０）は期待値Ｅ_Ａ（０）を有し、頻度分布Ｗ_Ａ（１）は期待値Ｅ_Ａ（１）を有する。頻度分布Ｗ_Ａ（０）はデジタル値０に対応し、頻度分布Ｗ_Ａ（１）はデジタル値１に対応する。

【0077】

取り得る物理的値Ｗ_Ａの値範囲は、参照値Ｒによって２つの区間に区分される。

【0078】

図１に示される例では頻度分布Ｗ_Ａ（０）と頻度分布Ｗ_Ａ（１）は重畳しないので、２進値０または１の誤った割当ては生じない。

【0079】

図２は、頻度分布Ｗ_Ａ（０）および頻度分布Ｗ_Ａ（１）を含むアナログ値Ｗ_Ａの２つの頻度分布を例として示し、これらの頻度分布は、参照値Ｒによって２つの区間に区分される。ここでも、頻度分布Ｗ_Ａ（０）が２進値０に対応し、頻度分布Ｗ_Ａ（１）が２進値１に対応する。頻度分布Ｗ_Ａ（０）とＷ_Ａ（１）は、重畳範囲２０１（重畳範囲［０，１］とも呼ばれる）を有する。この重畳範囲２０１に関して、その範囲内にあるアナログ値Ｗ_Ａが２進値０に割り当てられるか２進値１に割り当てられるかは、最初は一義的には決定されない。

【0080】

読み出されたアナログ値Ｗ_Ａに、Ｗ_Ａ＜Ｒが成り立つときには２進値０が割り当てられ、Ｗ_Ａ≧Ｒが成り立つときには２進値１が割り当てられる場合、アナログ値Ｗ_Ａが重畳範囲２０１内にあると、２進値０または１として記憶されている値が誤って読み出される可能性がある。

【0081】

図３は、マルチレベルメモリセルからの読出し時に取得することができるアナログ値Ｗ_Ａの頻度分布を例として示す。ここでは、４つの異なる値０、１、２、および３をメモリセルに記憶することができると仮定する。それに対応して、図３には、これらの値に関して頻度分布Ｗ_Ａ（０）、Ｗ_Ａ（１）、Ｗ_Ａ（２）、およびＷ_Ａ（３）が示され、ここで、
−頻度分布Ｗ_Ａ（０）と頻度分布Ｗ_Ａ（１）との間で、重畳範囲３０１内に参照値Ｒ_−１、
−頻度分布Ｗ_Ａ（１）と頻度分布Ｗ_Ａ（２）との間で、重畳範囲３０２内に参照値Ｒ_０、
−頻度分布Ｗ_Ａ（２）と頻度分布Ｗ_Ａ（３）との間で、重畳範囲３０３内に参照値Ｒ_１
がある。したがって、アナログ値Ｗ_Ａの値範囲は、３つの参照値Ｒ_０、Ｒ_１、およびＲ_−１に基づいて４つの区間に区分されており、ここで、Ｒ_−１＜Ｒ_０＜Ｒ_１が成り立っている。

【0082】

読み出されたアナログ値Ｗ_Ａと参照値Ｒ_０、Ｒ_１、およびＲ_−１との比較によってデジタル値Ｗ_Ｄが決定される場合、図３に示される例によれば、以下のことが成り立つ：

【数2】

【0083】

図３に示される例では、頻度分布は重畳する：重畳範囲３０１内で、値０と１に対応するアナログ値に関する頻度分布Ｗ_Ａ（０）とＷ_Ａ（１）が重畳する；この重畳範囲３０１は、重畳範囲［０，１］とも呼ばれる。重畳範囲３０２内で、値１と２に対応するアナログ値に関する頻度分布Ｗ_Ａ（１）とＷ_Ａ（２）が重畳する；この重畳範囲３０２は、重畳範囲［１，２］とも呼ばれる。重畳範囲３０３内で、値２と３に対応するアナログ値に関する頻度分布Ｗ_Ａ（２）とＷ_Ａ（３）が重畳する；この重畳範囲３０３は、重畳範囲［２，３］とも呼ばれる。

【0084】

重畳範囲３０１により、メモリセルに値０が書き込まれたにも関わらず、読み出されたアナログ値から値１が誤って決定されることがある。同様に、逆に、メモリセルに値１が書き込まれたにも関わらず、読み出されたアナログ値から値０が誤って決定されることがある。同様のことが、値［１，２］および［２，３］の各対にも当て嵌まる。

【0085】

重畳範囲３０１がある場合、重畳範囲３０１がないときよりも、値０および１が正しく記憶される信頼性が低くなる可能性がある。特に、メモリからの読出し時に誤りが生じることがある；これらの誤りは、読出しエラーとも呼ばれる。

【0086】

アナログ値Ｗ_Ａ（０）が重畳範囲３０１内にある相対頻度は、値０の正しい記憶に関する信頼性に影響を及ぼす。同様に、アナログ値Ｗ_Ａ（１）が重畳範囲３０１内にある相対頻度は、値１の正しい記憶に関する信頼性に影響を及ぼす。

【0087】

他に誤りが生じていない場合、アナログ値Ｗ_Ａ（０）が重畳範囲３０１内にある相対頻度によって、値０の正しい記憶に関する信頼性が決定される。同様に以下のことも成り立つ：他に誤りが生じていない場合、アナログ値Ｗ_Ａ（１）が重畳範囲３０１内にある相対頻度によって、値１の正しい記憶に関する信頼性が決定される。

【0088】

同様のことが、４つの値０、１、２、または３を取ることができるマルチレベルメモリセル内の４つのデジタル値全ての記憶の信頼性に関して成り立つ。信頼性は、アナログ値Ｗ_Ａ（０）、Ｗ_Ａ（１）、Ｗ_Ａ（２）、およびＷ_Ａ（３）が対応する重畳範囲３０１〜３０３内にある相対頻度によって影響を及ぼされる。

【0089】

この手法は、任意のマルチレベルメモリセルに拡張可能である：すなわち、８つのデジタル値０、１、２、３、４、５、６、および７を有するマルチレベルメモリセルでのデジタル値の記憶の信頼性は、値Ｗ_Ａ（０）、Ｗ_Ａ（１）、…、Ｗ_Ａ（７）が対応する重畳範囲［０，１］、［１，２］、［２，３］、［３，４］、［４，５］、［５，６］、および［６，７］内にある相対頻度によって影響を及ぼされる。

【0090】

一般に、Ｎ個のデジタル値０、１、…、Ｎ−１を記憶するためのマルチレベルメモリセルでのデジタル値の記憶に関する信頼性は、アナログ値
Ｗ_Ａ（０）、Ｗ_Ａ（１）、…、Ｗ_Ａ（Ｎ−１）
が、対応するＮ−１個の重畳範囲
［０，１］、［１，２］、…、［Ｎ−２，Ｎ−１］（ここで、Ｎ＝２、３、…）
に属する相対頻度に依存する。

【0091】

図４は、メモリセルに４つのデジタル値００、１０、０１、および１１が記憶されるときに生じる複数の頻度分布Ｗ_Ａ（００）、Ｗ_Ａ（１０）、Ｗ_Ａ（０１）、およびＷ_Ａ（１１）を例として示す。頻度分布Ｗ_Ａ（００）は期待値Ｅ_Ａ（００）を有し、頻度分布Ｗ_Ａ（０１）は期待値Ｅ_Ａ（０１）を有し、頻度分布Ｗ_Ａ（１０）は期待値Ｅ_Ａ（１０）を有し、頻度分布Ｗ_Ａ（１１）は期待値Ｅ_Ａ（１１）を有する。

【0092】

例として、図４では、参照値Ｒ_０、Ｒ_１、およびＲ_−１が与えられており、ここで、
−頻度分布Ｗ_Ａ（００）と頻度分布Ｗ_Ａ（１０）との間で、重畳範囲４０１（重畳範囲［００，１０］とも呼ばれる）内に参照値Ｒ_−１、
−頻度分布Ｗ_Ａ（１０）と頻度分布Ｗ_Ａ（０１）との間に参照値Ｒ_０、
−頻度分布Ｗ_Ａ（０１）と頻度分布Ｗ_Ａ（１１）の間で、重畳範囲４０２（重畳範囲［０１，１１］とも呼ばれる）内に参照値Ｒ_１
があり、ここで、以下のことが成り立つ：
Ｅ_Ａ（００）＜Ｒ_−１＜Ｅ_Ａ（１０）＜Ｒ_０＜Ｅ_Ａ（０１）＜Ｒ_１＜Ｅ_Ａ（１１）

【0093】

図４による例によれば、デジタル値Ｗ_Ｄは、読み出されるアナログ値の期待値に関して以下のことが成り立つように、アナログ値Ｗ_Ｇとしてメモリセルに書き込まれる：
｜Ｅ_Ａ（０１）−Ｅ_Ａ（１０）｜＞｜Ｅ_Ａ（１１）−Ｅ_Ａ（０１）｜
および
｜Ｅ_Ａ（０１）−Ｅ_Ａ（１０）｜＞｜Ｅ_Ａ（１０）−Ｅ_Ａ（００）｜

【0094】

図４で、頻度分布Ｗ_Ａ（００）とＷ_Ａ（１０）は重畳範囲４０１を有し、頻度分布Ｗ_Ａ（０１）とＷ_Ａ（１１）は重畳範囲４０２を有する。それに対し、頻度分布Ｗ_Ａ（００）およびＷ_Ａ（１０）は、頻度分布Ｗ_Ａ（０１）およびＷ_Ａ（１１）との重畳範囲を有さない。

【0095】

ここで、説明した例では、頻度分布は、重畳範囲が生じるように、または重畳範囲が生じないように表されていることに留意されたい。特に、本明細書で示される実施形態について、「重畳範囲がない」頻度分布に関しては、「重畳範囲がある」頻度分布よりも明らかに小さくまたは弱く特徴付けられた重畳範囲が存在することを意味する。すなわち、選択された例示的実施形態に関して、「重畳範囲がない」は、重畳範囲があるときよりも明らかに高い信頼性の読出しプロセスを可能にする。

【0096】

重畳範囲４０１により、メモリにデジタル値００が書き込まれ、誤ってデジタル値１０として読み出されることが、いくらかの確率であり得る。逆に、メモリにデジタル値１０が書き込まれ、誤ってデジタル値００として読み出される可能性もある。

【0097】

重畳範囲４０２により、メモリにデジタル値０１が書き込まれ、誤ってデジタル値１１として読み出されることが、いくらかの確率であり得る。逆に、メモリにデジタル値１１が書き込まれ、誤ってデジタル値０１として読み出される可能性もある。

【0098】

図４に示される例では、頻度分布Ｗ_Ａ（００）およびＷ_Ａ（１０）と頻度分布Ｗ_Ａ（０１）およびＷ_Ａ（１１）との重畳範囲がないので、メモリにデジタル値００または１０が書き込まれ、誤ってデジタル値０１または１１が読み出されることは、さらなる誤りが生じていない限り起こり得ない。

【0099】

デジタル値００および１０の最下位ビット（ＬＳＢとも呼ばれる）は、値０を有する右のビットであり、すなわち、
ＬＳＢ（００）＝ＬＳＢ（１０）＝０
である。

【0100】

デジタル値０１および１１のＬＳＢは、値１を有する右のビットであり、すなわち、
ＬＳＢ（０１）＝ＬＳＢ（１１）＝１
である。

【0101】

デジタル値００の最上位ビット（ＭＳＢとも呼ばれる）は、値０を有する左のビットであり、デジタル値１０のＭＳＢは、値１を有する左のビットであり、すなわち、
ＭＳＢ（００）＝０
ＭＳＢ（１０）＝１
である。

【0102】

同様にして以下のことが成り立つ：
ＭＳＢ（０１）＝０
ＭＳＢ（１１）＝１

【0103】

図４に示される例では、デジタル値は、異なる信頼性でメモリセルに記憶されるようにメモリセルに書き込まれている。同じＬＳＢ、すなわち、
ＬＳＢ（０１）＝ＬＳＢ（１１）＝１
を有するデジタル値０１と１１に対応するアナログ値Ｗ_Ａ（０１）とＷ_Ａ（１１）の分布は、重畳範囲４０２を有する。したがって、メモリに書き込まれているデジタル値０１が、誤って値１１として読み出されることがあり、またはメモリに書き込まれているデジタル値１１が、誤って値０１として読み出されることがある。ここで、ＭＳＢは変化し、ＬＳＢ＝１は変化しない。したがって、誤りはＭＳＢのみに作用する。

【0104】

デジタル値００と１０は、同じＬＳＢ、すなわち、
ＬＳＢ（００）＝ＬＳＢ（１０）＝０
を有するデジタル値００と１０に対応するアナログ値Ｗ_Ａ（００）とＷ_Ａ（１０）の分布が重畳範囲４０１を有するようにメモリセルに書き込まれて記憶されている。したがって、メモリに書き込まれているデジタル値１０が、誤って値００として読み出されることがあり、またはメモリに書き込まれているデジタル値００が、誤って値１０として読み出されることがある。ここで、ＬＳＢ＝０は変化せず、したがって、誤りはＭＳＢのみに作用する。

【0105】

この例では、ＬＳＢ＝０を有するデジタル値００および１０の頻度分布Ｗ_Ａ（００）およびＷ_Ａ（１０）は、ＬＳＢ＝１を有するデジタル値０１および１１の分布Ｗ_Ａ（０１）およびＷ_Ａ（１１）との重畳範囲を有さないので、メモリに書き込まれているＬＳＢ＝０を有するデジタル値は、頻度分布の重畳により誤ってＬＳＢ＝１を有するデジタル値として読み出されることはない。同様に、メモリに書き込まれているＬＳＢ＝１を有するデジタル値は、頻度分布の重畳により誤ってＬＳＢ＝０を有するデジタル値として読み出されることはなく、したがって、ＬＳＢは、それに対応して高い信頼性で記憶されている。

【0106】

それに対し、ＭＳＢは、より低い信頼性で記憶される。なぜなら、異なるＭＳＢを有する頻度分布Ｗ_Ａ（０１）とＷ_Ａ（１１）が重畳範囲４０２を有し、異なるＭＳＢを有する頻度分布Ｗ_Ａ（００）とＷ_Ａ（１０）が重畳範囲４０１を有するからである。

【0107】

ＬＳＢとＭＳＢは、連続するステップでメモリに書き込むことができる。したがって、例えば、ＬＳＢとして、特に高い信頼性を必要とするビットをメモリセルに書き込むことが可能である。例えば、ＬＳＢによってプログラムコードを表すことができる。

【0108】

ＭＳＢとして、例えば、プログラムコードと比較して低い信頼性を許容する画像データを記憶することができる。画像データの数個のビットが誤っている場合でも、依然として良好に画像を表現することができ、または数個のビットエラーは画像表現において認識され得ない。それに対し、プログラムコードでの単一の誤りビットにより、プログラム全体が機能しなくなるおそれがある。同様に、誤り耐性がより高いまたは低いデータに関して別の例も知られており、本明細書で述べた手法と組み合わせることができる。

【0109】

また、１つのオプションは、例えばＭＳＢおよび／またはＬＳＢの信頼性を誤り符号によって高めることができることである。誤り符号の訂正機能および／または認識性能が十分に高い場合、例えば、そのような誤り訂正を使用して、ＭＳＢおよび／またはＬＳＢの記憶を所定の（高い）信頼性で行うことができる。ＬＳＢおよび／またはＭＳＢに関する誤り訂正および／または誤り認識のための誤り符号は、同じでも異なっていてもよい。

【0110】

以下では、例として、メモリセルへのデジタル値の書込み時、対応するアナログ値Ｗ_Ａを大きくすることができると仮定する。また、例として、メモリセルの値の削除をブロック毎に行うことができると仮定することができ、ここで、削除時、値を削除されたメモリセルでの対応するアナログ値は、小さい値、例えば最小値を取る。削除プロセスで値を削除することができるブロックは、複数のビットを含む。また、メモリセルが、個々にまたはまとめて（例えばワード毎に）値を削除される、および／または上書きされることも可能である。

【0111】

例えば、図４に示される表現に対応して４つのデジタル値００、１０、０１、および１１を記憶することができるメモリセルを考察する。ブロックの値の削除後、このブロックの全てのセルが、頻度分布Ｗ_Ａ（００）に対応するアナログ値を有する。これは、誤りが生じていない限り、デジタル値００に対応する。

【0112】

値００から始めて、値００、１０、０１、または１１の１つをメモリセルに記憶することが可能である。値００の書込み時には、状態の変化は生じない。値１０、０１、または１１の書込み時には、メモリセルのアナログ値が増加される。これは、デジタル値００が最小のアナログ値に対応し、デジタル値００から、（誤りのない場合には）値１０、０１、または１１の１つをメモリセルが表すようにアナログ値Ｗ_Ａを増加させることができるので可能である。

【0113】

上記の例では、例としてメモリセルによって４つの値（００、１０、０１、１１）が表されるものとして説明した。これら４つの値は、４つの値それぞれに関して、物理的に記憶されている値の頻度分布が得られるようにメモリセルに書き込まれる；頻度分布は、部分的に重畳を有する。したがって、複数の頻度分布に基づいてメモリセルの値範囲を使用し、それにより、メモリセルに複数の値が記憶されることを可能にすることができる。頻度分布はそれぞれ、デジタル値（００、１０、０１、１１）の１つに割り当てることができる物理的値を表す。

【0114】

したがって、頻度分布Ｗ_Ａ（１０）は、デジタル値１０に割り当てられた読み出される物理的値に対応する。このデジタル値１０は、２ビット、すなわち値１を有するＭＳＢと、値０を有するＬＳＢとからなる。

【0115】

メモリセルへの書込み時、書き込むべきデジタル値１０に関して、期待値Ｅ_Ａ（１０）で頻度分布Ｗ_Ａ（１０）が生じるように書込み電圧を調整することができる。

【0116】

同様のことが、別のデジタル値００、０１、および１１にも当て嵌まる。それにより、書込み時、デジタル値００と１０の間に重畳範囲４０１が生じ、デジタル値０１と１１の間に重畳範囲４０２が生じることが決定される。一方、デジタル値００および１０とデジタル値０１および１１との間には重畳範囲がない。これは、デジタル値のＭＳＢがより高い確率で誤っており、一方、ＬＳＢは（より）高い信頼性で読み出すことができることを意味する。

【0117】

したがって、書込みプロセスによって、ある範囲（ここではメモリセルのＬＳＢ）に関して、別の範囲（ここではＭＳＢ）よりも高い信頼性を提供することが定められている。ここで例として述べる範囲（ＬＳＢ、ＭＳＢ）の代わりに、メモリセルに別の区分を提供することもできる。特に、５つ以上の値を記憶することが可能である。例えば、２^３＝８の値を、デジタル値０００、００１、０１０、０１１、１００、１０１、１１０、１１１として記憶することができ、ここで、これらのデジタル値は、物理的値のそれぞれの頻度分布が３つのビットの少なくとも１つに関して重畳を有さないように物理的値の値範囲に対応付けることができる。

【0118】

フラッシュメモリの従来のメモリセルでは、様々なセル状態がカットオフ電圧Ｖ_ｔｈによって調整される。目標カットオフ電圧Ｖ_ｔｈに合わせてセルをプログラミングするために、対応する電圧Ｖ_ＣＧが、メモリセルの制御ゲート（ＣＧ）に印加される。次いで、カットオフ電圧Ｖ_ｔｈは、この電圧Ｖ_ＣＧに例えば直接従い、すなわち、
ΔＶ_ｔｈ＝ΔＶ_ＣＧ
である。

【0119】

ＬＳＢとＭＳＢに関して異なる信頼性を達成するために、例えば、カットオフ電圧ΔＶ_ｔｈ２は、カットオフ電圧ΔＶ_ｔｈ１およびΔＶ_ｔｈ３よりも明らかに大きく選択することができる。したがって、ＭＳＢ（またはＬＳＢ）に関するカットオフ電圧の変位に対する大きい信号対雑音比およびより高い信頼性、したがってＬＳＢ（またはＭＳＢ）に関するより低い信頼性が実現される。

【0120】

図１１は、メモリセルの制御ゲートでの電圧Ｖ_ＧＳに関してカットオフ電圧Ｖ_ｔｈを表すためのグラフを例として示す。ｘ軸にプログラム時間、ｙ軸にカットオフ電圧Ｖ_ｔｈがプロットされている。１０μｓのプログラム時間において、制御ゲート電圧Ｖ_ＣＧ＝１０Ｖ、１１Ｖ、１２Ｖ、１３Ｖに関して異なるカットオフ電圧ΔＶ_ｔｈ１、ΔＶ_ｔｈ２、およびΔＶ_ｔｈ３が示されている。

【0121】

すなわち、書込み時、デジタルで表される値の少なくとも一部（ここでは１ビット）に関して、関連の物理的値の頻度分布が（本質的に）重畳を有さないことが保証される。そのような重畳は、曖昧さをもたらすことになる。

【0122】

したがって、２つの値を有することができるそのような高信頼性のビットに関して、以下のことが成り立つ：高い信頼性のビットが第１の値を有する頻度分布は、高信頼性のビットが第２の値を有する頻度分布と重なり合わない。少なくとも１つのさらなる（場合によってはより低い信頼性の）ビットがここでどのような値を有するかは重要でない。したがって、高い信頼性のビットの第１の値は、その第２の値と高い安全性で区別可能である。したがって、この高い信頼性のビットをメモリセルで使用し、そこで、メモリのメモリセルの高い信頼性のビットのみに情報を記憶することができる。

【0123】

それに対応して、メモリセルの低い信頼性のビット（この例ではＭＳＢ）に関しては、より低い信頼性を甘受することができる；誤り訂正によって、信頼性を改良することができる。特に、誤り訂正値を、通常の動作で使用される高速メモリに書き込むことができる。

【0124】

書込みシーケンス：ＬＳＢ、次いでＭＳＢ
１つのオプションは、第１の書込みプロセスで、ＬＳＢの値をメモリセルに書き込み、その後、第２の書込みプロセスで、前に第１の書込みプロセスで既にＬＳＢを書き込まれたメモリセルに任意のＭＳＢを書き込むことである。

【0125】

例えば、値を削除されたメモリセルにＬＳＢの値０が記憶される場合、このメモリセルには値００が書き込まれる。この場合、メモリセルのアナログ値Ｗ_Ａ（００）は変更されない。

【0126】

値を削除されたメモリセルにＬＳＢの値１が記憶される場合、このメモリセルには値０１が書き込まれ、その結果、メモリセルはアナログ値Ｗ_Ａ（０１）を取る。

【0127】

次に、状況に応じて、以下のようにＭＳＢを記憶することができる：
１．第１のステップで、値０を有するＬＳＢが書き込まれ、したがって、メモリセルにはデジタル値００が記憶されている。
１．１．ＭＳＢが値０を有する。この場合、メモリセルへの書込みは行われず、記憶されているデジタル値は、引き続き００である。
１．２．ＭＳＢが値１を有する。この場合、メモリセルに値１０が書き込まれる。
２．第１のステップで、値１を有するＬＳＢが書き込まれ、それにより、メモリセルにはデジタル値０１が記憶されている。
２．１．ＭＳＢが値０を有する。この場合、メモリセルへの書込みは行われず、記憶されているデジタル値は、引き続き０１である。
２．２．ＭＳＢが値１を有する。この場合、メモリセルに値１１が書き込まれる。

【0128】

値１を有するＭＳＢの書込み時、ＬＳＢの書込み後のメモリセルの状態が、メモリセルにデジタル値１０が書き込まれることになるかデジタル値１１が書き込まれることになるかを決定する。したがって、値１を有するＭＳＢのこの書込みプロセスは、前に書き込まれたメモリセルのＬＳＢの読出しに依存する。値０を有するＭＳＢの書込み時、ＬＳＢとして前にどの値が記憶されたかは重要でない。したがって、ここで、メモリセルに記憶されている（ＬＳＢの）値の読出しを省略することができる。

【0129】

書込みシーケンス：ＭＳＢ、次いでＬＳＢ
まず第１の書込みプロセスで、ＭＳＢの値をメモリセルに書き込み、その後、第２の書込みプロセスで、第１の書込みプロセスで既にＭＳＢを書き込まれたメモリセルの１つに任意のＬＳＢを書き込むことも可能である。

【0130】

例えば、ＭＳＢの値が０である場合、このメモリセルに値００が書き込まれる。ＭＳＢの値が１である場合、対応するメモリセルに値１０が書き込まれる。

【0131】

次に、状況に応じて、以下のようにＬＳＢを記憶することができる：
１．第１のステップで、値０を有するＭＳＢが書き込まれ、したがって、メモリセルにはデジタル値００が記憶されている。
１．１．ＬＳＢが値０を有する。この場合、メモリセルへの書込みは行われず、記憶されているデジタル値は、引き続き００である。
１．２．ＬＳＢが値１を有する。この場合、メモリセルに値０１が書き込まれる。
２．第１のステップで、値１を有するＭＳＢが書き込まれ、したがって、メモリセルにはデジタル値１０が記憶されている。
２．１．ＬＳＢが値０を有する。この場合、メモリセルへの書込みは行われず、記憶されているデジタル値は、引き続き１０である。
２．２．ＬＳＢが値１を有する。この場合、メモリセルに値１１が書き込まれる。

【0132】

値１を有するＬＳＢの書込み時、ＭＳＢの書込み後のメモリセルの状態が、セルにデジタル値０１が書き込まれることになるかデジタル値１１が書き込まれることになるかを決定する。したがって、値１を有するＬＳＢのこの書込みプロセスは、前に書き込まれたメモリセルのＭＳＢの読出しに依存する。値０を有するＬＳＢの書込み時、メモリセルのＭＳＢとして前にどの値が記憶されたかは重要でない。この場合、前に記憶されているＭＳＢの値を読み出す必要はない。

【0133】

ここで、値を削除されたメモリセルにデジタル値００、１０、０１、または１１がそれぞれ直接書き込まれることも可能であることに留意されたい。特に、１つのオプションは、メモリセルが前にも値００を有しているときでさえ、メモリセルにデジタル値００を書き込むことである。その点で、前述した例の番号１．１．および２．１．の代替形態は、メモリセルの前の状態から変わらないときでさえ、値００が書き込まれるものである。

【0134】

さらなる例示的な頻度分布
図５は、３つのデジタル値０、１、および２がメモリセルに記憶されるときに生じ得るアナログ値の例示的な頻度分布Ｗ_Ａ（０）、Ｗ_Ａ（１）、およびＷ_Ａ（２）を示す。頻度分布Ｗ_Ａ（０）は期待値Ｅ_Ａ（０）を有し、頻度分布Ｗ_Ａ（１）は期待値Ｅ_Ａ（１）を有し、頻度分布Ｗ_Ａ（２）は期待値Ｅ_Ａ（２）を有する。

【0135】

例として、図５には参照値Ｒ_０およびＲ_１が提示されており、ここで、
−頻度分布Ｗ_Ａ（０）と頻度分布Ｗ_Ａ（１）との間に参照値Ｒ_０、
−頻度分布Ｗ_Ａ（１）と頻度分布Ｗ_Ａ（２）の間で、重畳範囲５０２（重畳範囲［１，２］とも呼ばれる）内に参照値Ｒ_１
があり、ここで、以下のことが成り立つ：
Ｅ_Ａ（０）＜Ｒ_０＜Ｅ_Ａ（１）＜Ｒ_１＜Ｅ_Ａ（２）

【0136】

図５で選択された例によれば、頻度分布Ｗ_Ａ（０）とＷ_Ａ（１）は重畳範囲を有さず、頻度分布Ｗ_Ａ（１）とＷ_Ａ（２）は重畳範囲５０１を有する。

【0137】

重畳範囲５０１では、デジタル値１がメモリに書き込まれ、誤ってデジタル値２として読み出されることが、いくらかの確率であり得る。

【0138】

頻度分布Ｗ_Ａ（０）と頻度分布Ｗ_Ａ（１）およびＷ_Ａ（２）との間には重畳範囲がないので、デジタル値０がメモリセルに書き込まれて、この値０とは異なるデジタル値１または２が読み出されることは、低い確率でしか起こり得ない。

【0139】

メモリ内のデータのアドレス指定
図６は、アドレス６０１およびデータ６０２を有するメモリの例示的な図を示す。１つのアドレス６０１につき６４個のメモリセルにデータ６０２を記憶することができ、ここで、各メモリセルが４つの異なるデジタル値を記憶することができる。図６に、例として、９つのアドレスａ^１、ａ^２、…、ａ^９に関するメモリの配列が示されている。

【0140】

アドレスａ^ｉ（ｉ＝１、２、…、９）はそれぞれ６４個のメモリセルをアドレス指定し、ここで、異なる形で２進符号化された４つの値を１つのメモリセルに記憶することができる。これら４つの異なる値は、２つの２進値ｘおよびｙからのタプルｘｙとして表される。ビットｘは、タプルｘｙのＭＳＢであり、ビットｙは、タプルｘｙのＬＳＢである。したがって、メモリセルに記憶されている値は、ＭＳＢおよびＬＳＢを有する。

【0141】

例として、ＬＳＢがＭＳＢよりも高い信頼性で記憶されていると仮定する。

【0142】

この例では、アドレスａ^１〜ａ^４は、以下のように値を設定される：

【数3】

【0143】

これは、ビットｕおよびｖを有するｘｙタプルであり、ｖビットの値がＭＳＢとして記憶され、ｕビットの値がＬＳＢとして記憶されている。

【0144】

アドレスａ^１の下でＬＳＢとして高い信頼性で記憶されているビットｕ^１は、６４ビットのワード幅を有するデータ語を形成する。これは、同様に、

【数4】

に従って、アドレスａ^２、ａ^３、およびａ^４の下で記憶されているＬＳＢ ｕ^２、ｕ^３、およびｕ^４に関しても当て嵌まる。

【0145】

アドレスａ^１、ａ^２、ａ^３、およびａ^４の下でＭＳＢとしてより低い信頼性で記憶されているビット

【数5】

は、２５６ビットのワード幅の第１のデータ語を形成する。

【0146】

例として、ビットｖ^１は、２８個のチェックビット

【数6】

を有する誤り符号のチェックビットによって保護される。この例では、ビットｕ^１、ｕ^２、ｕ^３、およびｕ^４は、追加のチェックビットによって保護されない。

【0147】

２８個のチェックビット

【数7】

は、アドレスａ^５の下で、ＭＳＢとしての３６個のデータビット

【数8】

およびＬＳＢとしての６４個のデータビット

【数9】

と共に記憶される。

【0148】

誤りのない場合、ビット

【数10】

が、第１の誤り符号Ｃｏｄ_１の符号語を形成する。

【0149】

一般に、誤り符号は、誤り認識および／または誤り訂正符号でよい。

【0150】

例えば、誤り符号Ｃｏｄ_１は、２５６個のデータビットのための合計２８個のチェックビットを有する追加の全パリティを有するガロア体ＧＦ（２^９）による既知の３ビットエラー訂正ＢＣＨ符号でよく、この３ビットエラー訂正ＢＣＨ符号も各４ビットエラーを認識する。

【0151】

同様に、アドレスａ^５〜ａ^９は、以下のように値を設定されている：

【数11】

【0152】

アドレスａ^５、ａ^６、ａ^７、ａ^８、およびａ^９の下でＭＳＢとしてより低い信頼性で記憶されるビット

【数12】

は、ワード幅２５６の第２のデータ語を形成する。これらの２５６個のビットｖ^２は、２８個のチェックビット

【数13】

によって保護される。

【0153】

誤りのない場合、ビット

【数14】

が、第１の誤り符号Ｃｏｄ_１の符号語を形成する。

【0154】

アドレスａ^５の下でＬＳＢとして高い信頼性で記憶されているビットｕ^５は、６４ビットのワード幅を有するデータ語を形成する。これは、同様に、

【数15】

によって、アドレスａ^６、ａ^７、ａ^８、およびａ^９の下で記憶されているＬＳＢ ｕ^６、ｕ^７、ｕ^８、およびｕ^９に関しても当て嵌まる。

【0155】

この例では、ビットｕ^５、ｕ^６、ｕ^７、ｕ^８、およびｕ^９は、誤り符号の追加のチェックビットによって保護されない。

【0156】

図７は、アドレス７０１およびデータ７０２を有するメモリの例示的な図を示す。１つのアドレス７０１につき７２個のメモリセルにデータ７０２を記憶することができ、ここで、各メモリセルが、４つの異なるデジタル値を記憶することができる。メモリセル当たりに記憶されるデジタル値はそれぞれ、２つの２進値ｘとｙのタプルｘｙとして与えることができる。

【0157】

ビットｘは、タプルｘｙのＭＳＢであり、ビットｙは、タプルｘｙのＬＳＢである。したがって、メモリセルに記憶されている値は、ＭＳＢおよびＬＳＢを有する。

【0158】

例として、ＭＳＢがＬＳＢよりも高い信頼性で記憶されていると仮定する。

【0159】

アドレスａ^１〜ａ^８の下で、それぞれ７２個のメモリセルが使用可能である。ここで、アドレスａ^１〜ａ^３は、以下のように値を設定されている：

【数16】

【0160】

２５６個のデータビット

【数17】

、および２８個のチェックビット

【数18】

は、誤りのない場合には、第１の誤り符号Ｃｏｄ_１の符号語

【数19】

を形成する。これらのビットは、ＬＳＢとして、より低い信頼性で記憶される。上の例では、ビットは、「−」で特徴付けられ、その値設定は重要でない。したがって、アドレスａ^４の下で、ＬＳＢの最後の４つの値は不特定である。これら最後の４つの値は、例えば、０または別の２進値に設定することができる。

【0161】

ビット

【数20】

は、誤りのない場合には、それぞれ第２の誤り符号Ｃｏｄ_２の符号語を形成する。ここで、ｉ＝１、…、４に関して、ビット

【数21】

はデータビットであり、ビット

【数22】

はチェックビットである。

【0162】

同様に、アドレスａ^５〜ａ^８は、以下のように値を設定されている：

【数23】

【0163】

２５６個のデータビット

【数24】

、および２８個のチェックビット

【数25】

は、誤りのない場合には、第１の誤り符号Ｃｏｄ_１の符号

【数26】

を形成する。これらのビットは、ＬＳＢとして、より低い信頼性で記憶される。

【0164】

ビット

【数27】

は、誤りのない場合には、それぞれ、第２の誤り符号Ｃｏｄ_２の符号語を形成する。ここで、ｉ＝５、…、８に関して、ビット

【数28】

はデータビットであり、ビット

【数29】

はチェックビットである。

【0165】

ここで挙げた例では、アドレスａ^８の下で、ＬＳＢの最後の４つの値は不特定のままである；これらのビットは、シンボル「−」で表されている。

【0166】

追加のメモリ
図８は、アドレス８０１およびデータ８０２を有するメモリの例示的な図を示す。図８に示されるメモリは、（追加の）第２のメモリとして提供することができる。この第２のメモリは、例えば、第１のメモリから読み出されたＬＳＢを記憶する働きをすることができる。例えば、ＬＳＢは、ＭＳＢよりも低い信頼性で記憶されることがある。

【0167】

例えば、場合によっては誤って読み出されたＬＳＢを、第１の誤り符号Ｃｏｄ_１を使用して訂正することができ、その結果、訂正されたビットを第２のメモリに記憶することができる。

【0168】

任意選択で、ＬＳＢのデータビットを、誤り符号Ｃｏｄ_１を使用して訂正することができ、これらの訂正されたデータビットを使用して、第３の誤り符号Ｃｏｄ_３のチェックビットを形成することができる。符号Ｃｏｄ_１を使用して訂正されたデータビット、およびそこから第３の誤り符号Ｃｏｄ_３を使用して形成されたチェックビットは、第２の２進メモリに記憶することができる。

【0169】

例えば、図７が、対応する第１のメモリを示し、図８が、第２のメモリを示すと仮定する。第１のメモリに記憶されているデータが、ワード幅２５６の場合によっては誤っているＬＳＢ

【数30】

を形成し、２５６ビット幅のデータｖ^ｉ’のそれぞれに関して、第１の誤り符号Ｃｏｄ_１の２８個のチェックビット

【数31】

があり、それにより、誤っているデータビットは、第１のメモリからの読出し時に、訂正ユニットによって、第１の誤り符号Ｃｏｄ_１を使用して訂正されて、訂正されたデータビット

【数32】

になる。

【0170】

図８に、第１の誤り符号を使用して訂正されたデータビットｖ^ｉｃｏｒが、以下のアドレスＡ_１〜Ａ_３２の下で、第３の誤り符号Ｃｏｄ_３の対応するチェックビットＣ^ｉと共に記憶されることが示されている：

【数33】

【0171】

チェックビット

【数34】

は、第３の誤り符号Ｃｏｄ_３に関して、エンコーダによって、誤りのない場合には以下のビット組合せがそれぞれ第３の誤り符号Ｃｏｄ_３の符号語を形成するように決定される：

【数35】

【0172】

第２のメモリは、揮発性メモリ、例えばＳＲＡＭやＭＲＡＭなど、および／または不揮発性メモリを含むことができる。第１のメモリは、不揮発性メモリ、例えばフラッシュメモリなどを含むことができる。特に、１つのオプションは、第１のメモリと第２のメモリが同じまたは異なるタイプの任意のメモリであることである。

【0173】

１つのオプションは、より低い信頼性を有する第１のメモリに記憶されているビットが、第１のメモリから大きなワード幅で読み出され、第１の誤り符号Ｃｏｄ_１を使用して訂正されることである。ここで、第１の誤り符号Ｃｏｄ_１は、多数の誤りを訂正するために比較的大きい符号距離を有することができる。誤りの訂正は、例えばＢＣＨ符号に関して（非特許文献１）に記載されているように順次に行うことができる。

【0174】

ここで、利点は、データビットの大きなワード幅に関して、チェックビットの数を比較的小さくすることができることである。したがって、例えば、１０２４個のデータビットを有する３ビットエラー訂正ＢＣＨ符号に関して、３３個のチェックビットが必要とされることがあり、それに対し、２５６個のデータビットに関して、既に２７個のチェックビットが必要である。したがって、データビットの数を７６８個増やすときに、チェックビットの数を６だけ増加させればよい。例えば、２^ｎ個のデータビットを有する符号に関して、１ビットエラーを訂正することができるようにするために、ｎ＋１個のチェックビットが必要である。したがって、１０２４個のデータビットに関して、ｎ＝１０であり、１１個のチェックビットとなる。ｔビットエラーが訂正される場合、ｔビットエラー訂正ＢＣＨ符号を使用することができる。例えば、ｔ×（ｎ＋１）個のチェックビットが得られる。３ビットエラー（ｔ＝３）に関して、前述した１０２４個のデータビットに関しては、３３個のチェックビットが必要とされ、２５６個のデータビットに関しては、３×（８＋１）＝２７個のチェックビットが必要とされる。

【0175】

また、（非特許文献１）によれば、誤り符号として（例えば、第１の誤り符号Ｃｏｄ_１に関して）、いわゆる低密度パリティ符号を使用することも可能である。

【0176】

第１の誤り符号Ｃｏｄ_１を使用して訂正されたビットを、第３の誤り符号Ｃｏｄ_３を使用して第３の誤り符号の符号語として符号化し、それらの符号語を第２のメモリに記憶することが可能である。第２のメモリに記憶されているビットには、例えば動作実行中に高速かつ高信頼性でアクセスすることができ、ここで、第２のメモリでの記憶中に生じた誤りを、第３の誤り符号を使用して訂正することができる。同様に、メモリに記憶されているビットを様々な様式で更新および／または復元することもできる。

【0177】

図９は、アドレス９０１およびデータ９０２を有するメモリの例示的な図を示す。図８に示されるメモリを、前の実施形態に対応して第１のメモリとして使用することができる。

【0178】

１つのアドレス９０１につき８個のメモリセルにデータ９０２を記憶することができ、ここで、各メモリセルが４つの異なるデジタル値を記憶することができる。メモリセル当たりに記憶されるデジタル値はそれぞれ、２つの２進値ｘとｙのタプルｘｙとして与えることができる。

【0179】

ビットｘは、タプルｘｙのＭＳＢであり、ビットｙは、タプルｘｙのＬＳＢである。したがって、メモリセルに記憶される値は、ＭＳＢ（ビットｘ）およびＬＳＢ（ビットｙ）を有する。

【0180】

例として、ＬＳＢがＭＳＢよりも高い信頼性で記憶されていると仮定する。

【0181】

アドレスａ^１〜ａ^６の下で、それぞれ８個のメモリセルが使用可能である。ここで、アドレスａ^１〜ａ^６は、以下のように値を設定される：

【数36】

【0182】

データビット

【数37】

およびチェックビット

【数38】

は、誤りのない場合、ＬＳＢの起こり得る誤りを訂正するための誤り符号Ｃｏｄ_２の符号語

【数39】

を形成する。誤り符号Ｃｏｄ_２は、例えば、１ビットエラーを訂正するためのハミング符号でよい。

【0183】

データビット

【数40】

およびチェックビット

【数41】

は、誤りのない場合、ＬＳＢの起こり得る誤りを訂正するための誤り符号Ｃｏｄ_２の符号語

【数42】

を形成する。

【0184】

データビット

【数43】

およびチェックビット

【数44】

は、誤りのない場合、ＬＳＢの起こり得る誤りを訂正するための誤り符号Ｃｏｄ_２の符号語

【数45】

を形成する。

【0185】

ビットｖ_１、…、ｖ_８は、それぞれＭＳＢとして、アドレスａ^１、ａ^２、およびａ^３の下に、したがって３重に（冗長で）記憶されている。ここでは、ＭＳＢを訂正するための誤り符号Ｃｏｄ_１として２重の反復符号を使用することができ、それにより、場合によっては誤っている値を例えば多数決によって訂正することができる。

【0186】

データビット

【数46】

およびチェックビット

【数47】

は、誤りのない場合、生じていることがあり得るＬＳＢの誤りを訂正するための誤り符号Ｃｏｄ_２の符号語

【数48】

を形成する。

【0187】

データビット

【数49】

およびチェックビット

【数50】

は、誤りのない場合、生じていることがあり得るＬＳＢの誤りを訂正するための誤り符号Ｃｏｄ_２の符号語

【数51】

を形成する。

【0188】

データビット

【数52】

およびチェックビット

【数53】

は、誤りのない場合、生じていることがあり得るＬＳＢの誤りを訂正するための誤り符号Ｃｏｄ_２の符号語

【数54】

を形成する。

【0189】

ビットｖ_９、…、ｖ_１６はそれぞれ、ＭＳＢとして、アドレスａ^４、ａ^５、およびａ^６の下に、したがって３重に（冗長で）記憶されている。ここでは、ＭＳＢを訂正するための誤り符号Ｃｏｄ_１として２重の反復符号を使用することができる。

【0190】

例示的な回路構成
図１０ａは、例示的な回路構成を示し、ここで、ＬＳＢは、メモリ１０３（前の実施形態による第１のメモリ）のメモリセルに、ＭＳＢよりも高い信頼性で記憶されている。

【0191】

エンコーダ１０１の入力にデータビットｖが入り、エンコーダ１０１の出力には、データビットｖを有する誤り符号Ｃｏｄ_１の符号語が提供される。したがって、エンコーダ１０１は、誤りのない場合にビット組合せｖ，ｃが誤り符号Ｃｏｄ_１の符号語になるように、データビットｖに基づいてチェックビットｃを決定する。

【0192】

ここで、エンコーダ１０１が、データビットｖを、並列または順次に、誤り符号Ｃｏｄ_１の符号語に符号化することも可能である。これらの符号語は、ＭＳＢとしてメモリ１０３に記憶される。

【0193】

エンコーダ１０１の出力は、マルチプレクサ１０２の０入力と接続されており、マルチプレクサ１０２の出力は、メモリ１０３のデータ入力と接続されている。マルチプレクサ１０２の１入力にはデータビットｕが入り、これは、ＬＳＢとしてメモリ１０３に記憶される。

【0194】

マルチプレクサ１０２は、２進制御信号ｓｔ１によって制御される；制御信号ｓｔ１の値に応じて、マルチプレクサ１０２は、その０入力または１入力をその出力と接続する。

【0195】

例えば、ＭＳＢは、ＬＳＢよりも低い信頼性でメモリ１０３のメモリセルに記憶される。

【0196】

データビットｖは、誤り符号Ｃｏｄ_１の符号語のビットである。それらは、ＭＳＢとしてメモリ１０３に記憶される。誤り符号Ｃｏｄ_１による符号化によって、追加のチェックビットが生成され、メモリ１０３のＭＳＢのより低い信頼性が少なくとも一部補償される。したがって、ＭＳＢの記憶中に生じた誤りは、メモリ１０３からのＭＳＢの読出し時に訂正ユニット１０５によって訂正することができる。それに従って、そのようにして訂正されたデータビットがメモリ１０６（前の実施形態による第２のメモリ）に記憶される。

【0197】

メモリ１０３は、例えば１つのメモリセルにつき４つのデジタル値を記憶するマルチレベルメモリとして構成することができる。

【0198】

ＬＳＢの読出しは、例えば、ただ１つの参照値との比較によって高速で行うことができ、したがって、ＬＳＢは、高信頼性かつ高速でメモリ１０３から読み出すことができる。

【0199】

ＭＳＢの読出しは、２つの参照値との比較を必要とし、これは、ＬＳＢに比べて時間がかかる。さらに、ＭＳＢの記憶はＬＳＢの記憶よりも信頼性が低く、これは、場合によっては、マルチビットエラーに関する誤り訂正を必要とする。例えば、マルチビットエラーに関する誤り訂正は順次に行うことができる。

【0200】

したがって、メモリ１０３に記憶されていたＭＳＢは、その誤り訂正の後にメモリ１０６に記憶することができる。例えば、メモリ１０６は、高速の読出しアクセスを可能にするように構成されている。メモリ１０６は、揮発性メモリ、例えばＳＲＡＭでよい。メモリ１０３は、不揮発性メモリとして構成することができる。

【0201】

メモリ１０３の出力は、デマルチプレクサ１０４と接続されている。メモリ１０３からＬＳＢが読み出される場合、デマルチプレクサ１０４は、その入力をその１出力と接続し、それによりＬＳＢ ｕを出力することができる。メモリ１０３のＭＳＢが読み出される場合、デマルチプレクサ１０４は、その入力をその０出力と接続し、それにより、メモリ１０３から読み出された、場合によっては誤っているＭＳＢ ｖ’が、訂正ユニット１０５の入力に送られる。訂正ユニット１０５は、場合によっては誤っているビットｖ’を、誤り符号Ｃｏｄ_１を使用して訂正し、訂正されたデータビットｖ^ｃｏｒにして、メモリ１０６に記憶することができる。

【0202】

デマルチプレクサ１０４は、２進制御信号ｓｔ２によって制御される；制御信号ｓｔ２の値に応じて、デマルチプレクサ１０４は、その入力を０出力または１出力と接続する。

【0203】

その結果、訂正されたデータビットをメモリ１０６から読み出すことができる。

【0204】

さらに、図１０ａで、メモリ１０３はアドレスａによってアドレス指定可能であり、メモリ１０６はアドレスＡによってアドレス指定可能であることが示唆されている。

【0205】

図１０ｂは、概して図１０ａに基づく例示的な回路構成を示す。その点で、同じ参照符号を使用する。図１０ａに関する説明を参照されたい。

【0206】

図１０ａとは異なり、ＬＳＢとしてメモリ１０３のメモリセルに記憶されるデータビットｕは、その記憶の前に、エンコーダ１０７によって、誤り符号Ｃｏｄ_２を使用してビットシーケンスｕ_ｃｏｄ２に符号化される。ビットシーケンスｕ_ｃｏｄ２は、誤りのない場合には、誤り符号Ｃｏｄ_２の符号語に対応する。したがって、メモリから読み出された、場合によっては誤っているビットｕ’_ｃｏｄ２が符号Ｃｏｄ_２の符号語を表すかどうかを訂正ユニット１０８が判定することによって、メモリ１０３からの読出し時の読出しエラー、メモリ１０３への書込み時の書込みエラー、または別の書込みエラーを認識し、場合によっては訂正することができる。符号語がない場合、ＬＳＢとしてメモリ１０３に記憶されていた誤っているビットｕ’_ｃｏｄ２を、訂正ユニット１０８を使用して訂正することができる。このために、デマルチプレクサ１０４の１出力が、訂正ユニット１０８の入力と接続されている。訂正ユニット１０８の出力に、場合によっては訂正されたデータｕ^ｃｏｒ２が提供される。

【0207】

図１０ｃは、図１０ａまたは図１０ｂに基づく例示的な回路構成を示し、ここでは、訂正ユニット１０５とメモリ１０６との間にさらなるエンコーダ１０９が提供され、このエンコーダ１０９は、訂正ユニット１０５から出力された訂正されたビットｖ^ｃｏｒ１を、誤り符号Ｃｏｄ_３を使用して符号語

【数55】

に符号化し、したがって、誤り符号Ｃｏｄ_１を使用して訂正され、誤り符号Ｃｏｄ_３を使用して符号化されたビットが２進メモリ１０６に記憶される。

【0208】

ここで、場合によっては誤っているビット

【数56】

をメモリ１０６から読み出し（誤りは、例えば記憶時、読出し時、または例えば光線もしくは加熱による記憶中に生じることがある）、メモリ１０６の下流に接続された訂正ユニット１１０に基づいて、誤り符号Ｃｏｄ_３を使用して、訂正されたビットｖ^ｃｏｒ３に訂正することができる。

【0209】

誤り符号Ｃｏｄ_３は、例えば、ハミング符号、Ｈｓｉａｏ符号、または別の符号でよく、これは、特に、メモリ１０６に記憶されているビットの高速の訂正を可能にする。

【0210】

図１０ｄは、図１０ａに示される回路構成に概して基づく例示的な回路構成を示す。図１０ａに示した回路構成とは異なり、エンコーダ１０１の代わりにエンコーダ１１１が提供され、訂正ユニット１０５の代わりに訂正ユニット１１２が提供される。

【0211】

エンコーダ１１１は、追加の入力を有し、その入力に、メモリ１０３のアドレスａが送られる。エンコーダ１１１は、その出力でチェックビットを提供し、これらのチェックビットは、エンコーダ１１１に入るデータビットｖと、アドレスａのアドレスビットとに基づく。ここで、チェックビットは、データビット、アドレスビット、およびチェックビットが誤り符号Ｃｏｄ_１の符号語を形成するように決定することができる。任意選択で、アドレスビット、またはアドレスビットから導出されたビットは、メモリ１０３に記憶されなくてもよい；アドレスビット、またはアドレスビットから導出されたビットをメモリ１０３に記憶することもできる。例えば、アドレスビットのパリティをメモリ１０３に記憶することができる。

【0212】

同様に、訂正ユニット１１２も（訂正ユニット１０５と比較して）追加の入力を有し、その入力に、メモリ１０３のアドレスａが送られる。それにより、エンコーダ１１１と訂正ユニット１０５それぞれに同じアドレスビットが利用可能であり、それに対応して訂正時に考慮に入れることができる。

【0213】

図１０ｅは、さらなる例示的な回路構成を示し、この回路構成は、概して図１０ｂに示した回路構成に基づいている。図１０ｂに示した回路構成とは異なり、エンコーダ１０７の代わりにエンコーダ１１３が提供され、訂正ユニット１０８の代わりに訂正ユニット１１４が提供されている。

【0214】

エンコーダ１１３および訂正ユニット１１４は、それぞれ追加の入力を有し、それらの入力に、メモリ１０３のアドレスａに基づいて特定されたビットが入る。これに関連してブロック１１５が提供され、ブロック１１５は、アドレスａのアドレスビットから導出されるビットｆ（ａ）を決定し、次いで、このビットｆ（ａ）がエンコーダ１１３または訂正ユニット１１４に入力される。

【0215】

エンコーダ１１３は、その出力でチェックビットを提供し、これらのチェックビットは、エンコーダ１１３に入力されたデータビットｕおよび導出されたビットｆ（ａ）に基づく。ここで、データビット、アドレスビットから形成されたビット、およびチェックビットが誤り符号Ｃｏｄ_２の符号語を形成するようにチェックビットを決定することができる。任意選択で、アドレスビット、またはアドレスビットから導出されたビットは、メモリ１０３に記憶されなくてもよい。

【0216】

訂正ユニット１１４は、導出されたビットｆ（ａ）に応じて訂正されたデータビットを形成する。

【0217】

例えば、ブロック１１５は、アドレスａのアドレスビットをそこから導出されたビットに対応付ける一意に特定される関数を提供する。例えば、関数ｆ（ａ）は、アドレスａのアドレスビットのパリティを決定することができる。

【0218】

図１０ｆは、図１０ｃの回路構成の変形形態を示す。図１０ｃに示した回路構成とは異なり、図１０ｆでは、エンコーダ１０９の代わりにエンコーダ１１６が提供され、訂正ユニット１１０の代わりに訂正ユニット１１７が提供されている。

【0219】

エンコーダ１１６および訂正ユニット１１７は、それぞれ追加の入力を有し、それらの入力に、メモリ１０６のアドレスＡのアドレスビットが入る。エンコーダ１１６は、その出力でチェックビットを提供し、これらのチェックビットは、エンコーダ１１６に入るデータビットおよびアドレスビットに基づいて決定することができる。訂正ユニット１１７は、提供されたアドレスビットに従って訂正されたデータビットを形成する。

【0220】

さらなる利点、用途、および例
本明細書で述べた手法は、様々な用途を可能にする。例えば、フラッシュメモリアレイに、多数のメモリセルを設けることが可能であり、これらのメモリセルは、読出し増幅器（センス増幅器）によって読み出される。メモリセルは、それぞれ第１の範囲および第２の範囲を含み、ここで、第２の範囲は、第１の範囲よりも高い信頼性を有する。ここで、読出し増幅器を様々なモードで作動させることができる。

【0221】

例として、読出し増幅器は、例えば、読み出される物理的値を記憶されているデジタル値に正確に割り当てることを高い信頼性で可能にする参照値との閾値比較を行うことによって、第１のモードで第２の範囲からの読出しのために動作させることができる。これは、メモリセルの第２の範囲に記憶されているデジタル値に関する物理的値の頻度分布が重畳を有さない、または小さな重畳しか有さないためである。

【0222】

読出し増幅器の第２のモードでは、両方の範囲（または第１の範囲のみ）を読み出すことができる。ここで、物理的値の頻度分布に対応して第１の範囲に記憶されたデジタルデータを区別するための追加の参照値を使用することができ、後続の誤り認識および／または誤り訂正が、これらの頻度分布の比較的大きいことがある重畳を少なくとも一部（あるいはまた完全に）補償することができる。

【0223】

したがって、ここで述べた例は、異なる読出し窓を有するメモリの使用を可能にして、メモリセルの別の範囲よりも高い信頼性を有するメモリセルの一範囲への迅速なアクセスを可能にする。より低い信頼性を有するメモリセルの範囲は、例えばさらなるメモリでの一時記憶によって、誤り訂正と組み合わせて読み出すことができ、したがって、生じ得る読出しエラーを少なくとも一部訂正することができる。

【0224】

さらなる実施形態は、奇数個のビットがメモリセルに割り振られ、ここで、これらのビットの一部が残りのビットよりも高い信頼性で記憶されるものである。例えば、３つのビットを、以下のようにメモリセルに記憶することができる：２つのビットが第１の範囲に記憶され、１つのビットが第２の範囲に記憶される（またはその逆）。補足として、（特許文献１）および（特許文献２）を参照されたい。それらの文献には、個々のメモリセルが少なくとも３つの異なる状態をどのように取ることができるかが説明されている。

【符号の説明】

【0225】

１０２ マルチプレクサ
１０３、１０６ メモリ
１０４ デマルチプレクサ
１０５、１０８、１１０、１１２、１１４、１１７ 訂正ユニット
１０７、１０９、１１１、１１３、１１６ エンコーダ
２０１、３０１、３０２、３０３、４０１、４０２、５０１ 重畳範囲

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10a】

【図10b】

【図10c】

【図10d】

【図10e】

【図10f】

【図11】