特許第6981774号(P6981774)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ラピスセミコンダクタ株式会社の特許一覧

特許6981774スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置
<>
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000026
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000027
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000028
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000029
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000030
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000031
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000032
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000033
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000034
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000035
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000036
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000037
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000038
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000039
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000040
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000041
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000042
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000043
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000044
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000045
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000046
  • 特許6981774-スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 図000047
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6981774
(24)【登録日】2021年11月22日
(45)【発行日】2021年12月17日
(54)【発明の名称】スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置
(51)【国際特許分類】
   H03F 3/34 20060101AFI20211206BHJP
   H03F 3/70 20060101ALI20211206BHJP
   G01J 5/14 20060101ALI20211206BHJP
   G01J 1/44 20060101ALI20211206BHJP
   G01J 1/46 20060101ALI20211206BHJP
【FI】
   H03F3/34 220
   H03F3/70
   G01J5/14
   G01J1/44 F
   G01J1/46
【請求項の数】2
【全頁数】27
(21)【出願番号】特願2017-93049(P2017-93049)
(22)【出願日】2017年5月9日
(65)【公開番号】特開2018-191169(P2018-191169A)
(43)【公開日】2018年11月29日
【審査請求日】2020年3月30日
(73)【特許権者】
【識別番号】308033711
【氏名又は名称】ラピスセミコンダクタ株式会社
(74)【代理人】
【識別番号】100079119
【弁理士】
【氏名又は名称】藤村 元彦
(74)【代理人】
【識別番号】100147728
【弁理士】
【氏名又は名称】高野 信司
(72)【発明者】
【氏名】矢部 幸治
【審査官】 渡井 高広
(56)【参考文献】
【文献】 特開平04−097608(JP,A)
【文献】 特開2002−199164(JP,A)
【文献】 特開2012−044347(JP,A)
【文献】 特表平06−501589(JP,A)
【文献】 特開2010−193332(JP,A)
【文献】 特開平06−343013(JP,A)
【文献】 特開2010−171886(JP,A)
【文献】 特開2009−081545(JP,A)
【文献】 特開平01−272312(JP,A)
【文献】 特開2006−129107(JP,A)
【文献】 特開平06−334483(JP,A)
【文献】 特開2010−134107(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H03F 3/34
H03F 3/70
G01J 5/14
G01J 1/44
G01J 1/46
(57)【特許請求の範囲】
【請求項1】
信号源から入力電圧の供給を受け、前記入力電圧に応じた電荷を保持する第1動作と、前記入力電圧を増幅した出力電圧を出力する第2動作と、を行うスイッチトキャパシタ増幅回路であって、
正入力端及び負入力端を有し、出力端から前記出力電圧を出力するオペアンプと、
前記オペアンプの前記正入力端に一端が接続された第1キャパシタと、
前記オペアンプの前記負入力端に一端が接続された第2キャパシタと、
前記オペアンプの前記負入力端に一端が接続され、他端が所定電位に接続された第3キャパシタと、
前記第1動作時に前記第1キャパシタの他端と前記信号源とを接続し、前記第2動作時に前記第1キャパシタの他端を前記所定電位に接続する第1スイッチ回路と、
前記第1動作時に前記第2キャパシタの他端を前記所定電位に接続するとともに前記オペアンプの前記出力端と前記負入力端とを短絡し、前記第2動作時に前記第2キャパシタの他端と前記オペアンプの前記出力端とを接続することにより前記オペアンプの前記出力端と前記負入力端とを前記第2キャパシタを介して接続する第2スイッチ回路と、
前記第1スイッチ回路と前記第1キャパシタの他端との間に接続され、前記信号源の出力インピーダンスを所定のインピーダンスに変換するインピーダンス変換回路と、
前記第2キャパシタの容量に相当する容量を有し、一端が前記オペアンプの前記正入力端に接続され、他端が前記所定電位に接続された第4キャパシタと、
前記第1動作時に前記オペアンプの前記正入力端を前記所定電位に接続し、前記第2動作時に前記オペアンプの前記正入力端と前記所定電位とを非接続にする切替スイッチと、
を含むことを特徴とするスイッチトキャパシタ増幅回路。
【請求項2】
信号源から入力電圧の供給を受け、前記入力電圧に応じた電荷を保持する第1動作と、前記入力電圧を増幅した出力電圧を出力する第2動作と、を行うスイッチトキャパシタ増幅回路であって、
正入力端及び負入力端を有し、出力端から前記出力電圧を出力するオペアンプと、
前記オペアンプの前記正入力端に一端が接続された第1キャパシタと、
前記オペアンプの前記負入力端に一端が接続された第2キャパシタと、
前記オペアンプの前記負入力端に一端が接続され、他端が所定電位に接続された第3キャパシタと、
前記第1動作時に前記第1キャパシタの他端を前記所定電位に接続し、前記第2動作時に前記第1キャパシタの他端と前記信号源とを接続する第1スイッチ回路と、
前記第1動作時に前記第2キャパシタの他端を前記所定電位に接続するとともに前記オペアンプの前記出力端と前記負入力端とを短絡し、前記第2動作時に前記第2キャパシタの他端と前記オペアンプの前記出力端とを接続することにより前記オペアンプの前記出力端と前記負入力端とを前記第2キャパシタを介して接続する第2スイッチ回路と、
前記第1スイッチ回路と前記第1キャパシタの他端との間に接続され、前記信号源の出力インピーダンスを所定のインピーダンスに変換するインピーダンス変換回路と、
前記第2キャパシタの容量に相当する容量を有し、一端が前記オペアンプの前記正入力端に接続され、他端が前記所定電位に接続された第4キャパシタと、
前記第1動作時に前記オペアンプの前記正入力端を前記所定電位に接続し、前記第2動作時に前記オペアンプの前記正入力端と前記所定電位とを非接続にする切替スイッチと、
を含むことを特徴とするスイッチトキャパシタ増幅回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置に関する。
【背景技術】
【0002】
入力電圧を増幅して出力電圧を生成する演算増幅器(オペアンプ)は、一般に増幅段としてのトランジスタ対を含む。トランジスタ対を構成する各トランジスタには製造ばらつき等に応じた特性の差(例えば、閾値のばらつき等)があり、これに起因してオペアンプにオフセット電圧が生じる。
【0003】
オペアンプのオフセット電圧を補償する回路として、スイッチトキャパシタ回路が用いられている(例えば、特許文献1)。スイッチトキャパシタ回路では、例えば第1のコンデンサ(以下、コンデンサC1と称する)の一端がオペアンプの負入力端子(反転入力端子)に接続されている。コンデンサC1の他端は、スイッチを介して信号源又は接地電位に接続されている。また、第2のコンデンサ(以下、コンデンサC2と称する)の一端は、オペアンプの負入力端子に接続されている。コンデンサC2の他端は、スイッチを介してオペアンプの出力端子又は接地電位に接続されている。また、オペアンプの負入力端子及び出力端子は、スイッチの切り替えに応じて、コンデンサC2を介して接続されるか又はコンデンサC2を介さずに直接接続される。オペアンプの正入力端子(非反転入力端子)は、接地電位に接続されている。
【0004】
入力電圧に応じた電荷を保持する第1動作時には、コンデンサC1の他端が信号源に接続され、コンデンサC2の他端が接地電位に接続される。オペアンプの負入力端子及び出力端子が短絡された状態となるため、オペアンプの出力端子からはオフセット電圧と同じ電圧が出力される。この状態において、入力電圧をVin、オフセット電圧をVosとすると、コンデンサC1(容量:C1)には、Q1=C1×(Vin+Vos)の電荷が蓄えられる。コンデンサC2(容量:C2)には、Q2=C2×Vosの電荷が蓄えられる。
【0005】
一方、増幅電圧を出力する第2動作時には、コンデンサC1の他端が接地電位に接続され、コンデンサC2の他端がオペアンプの出力端子に接続される。オペアンプの負入力端子は、コンデンサC2を介して出力端子に接続される。コンデンサC1には、Q1=C1×Vosの電荷が蓄えられる。コンデンサC2には、Q2=C2×Vos+C1×Vinの電荷が蓄えられる。これにより、出力電圧Vout=(C2/C1)×Vinとなり、オフセット電圧がキャンセルされる。C1=100pF、C2=1pFとすると、100倍の電圧利得が得られる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開平6−45875号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
上記のようなスイッチトキャパシタ回路では、入力電圧を供給する信号源がコンデンサC1(例えば100pF)を充放電しなければならないため、信号源のインピーダンスが高いとスイッチング動作(電荷の充電動作及び増幅電圧の出力動作の切り替え)を高速に行うことができないという問題があった。また、より高い電圧利得を得るためにはコンデンサC1の値をさらに大きくしなければならないため、スイッチング速度をさらに下げなければならなかった。
【0008】
また、コンデンサC2の値を小さくすることで、電圧利得を維持したままコンデンサC1の値を小さくすることができるが、その値が小さすぎると、コンデンサC2の両端に接続されたスイッチ(トランジスタ)のオフリーク電流によりコンデンサC2の電荷が放電してしまい、所望の電圧利得を得ることができないという問題があった。
【0009】
本発明は上記問題点に鑑みてなされたものであり、電荷の充電動作及び増幅電圧の出力動作の切り替えを高速に行いつつ、オフセットをキャンセルして所望の電圧利得を得ることが可能なスイッチトキャパシタ増幅回路を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明に係るスイッチトキャパシタ増幅回路は、信号源から入力電圧の供給を受け、前記入力電圧に応じた電荷を保持する第1動作と、前記入力電圧を増幅した出力電圧を出力する第2動作と、を行うスイッチトキャパシタ増幅回路であって、正入力端及び負入力端を有し、出力端から前記出力電圧を出力するオペアンプと、前記オペアンプの前記負入力端に一端が接続された第1キャパシタと、前記オペアンプの前記負入力端に一端が接続された第2キャパシタと、前記第1動作時に前記第1キャパシタの他端と前記信号源とを接続し、前記第2動作時に前記第1キャパシタの他端を所定電位に接続する第1スイッチ回路と、 前記第1動作時に前記第2キャパシタの他端を前記所定電位に接続するとともに前記オペアンプの前記出力端と前記負入力端とを短絡し、前記第2動作時に前記第2キャパシタの他端と前記オペアンプの前記出力端とを接続することにより前記オペアンプの前記出力端と前記負入力端とを前記第2キャパシタを介して接続する第2スイッチ回路と、前記第1スイッチ回路と前記第1キャパシタの他端との間に接続され、前記信号源の出力インピーダンスを所定のインピーダンスに変換するインピーダンス変換回路と、を含むことを特徴とする。
【0011】
本発明に係るスイッチトキャパシタ増幅回路は、信号源から入力電圧の供給を受け、前記入力電圧に応じた電荷を保持する第1動作と、前記入力電圧を増幅した出力電圧を出力する第2動作と、を行うスイッチトキャパシタ増幅回路であって、正入力端及び負入力端を有し、出力端から前記出力電圧を出力するオペアンプと、前記オペアンプの前記負入力端に一端が接続された第1キャパシタと、前記オペアンプの前記負入力端に一端が接続された第2キャパシタと、前記第1動作時に前記第1キャパシタの他端を所定電位に接続し、前記第2動作時に前記第1キャパシタの他端と前記信号源とを接続する第1スイッチ回路と、前記第1動作時に前記第2キャパシタの他端を前記所定電位に接続するとともに前記オペアンプの前記出力端と前記負入力端とを短絡し、前記第2動作時に前記第2キャパシタの他端と前記オペアンプの前記出力端とを接続することにより前記オペアンプの前記出力端と前記負入力端とを前記第2キャパシタを介して接続する第2スイッチ回路と、前記第1スイッチ回路と前記第1キャパシタの他端との間に接続され、前記信号源の出力インピーダンスを所定のインピーダンスに変換するインピーダンス変換回路と、を含むことを特徴とする。
【0012】
また、本発明に係るスイッチトキャパシタ増幅回路は、信号源から入力電圧の供給を受け、前記入力電圧に応じた電荷を保持する第1動作と、前記入力電圧を増幅した出力電圧を出力する第2動作と、を行うスイッチトキャパシタ増幅回路であって、正入力端及び負入力端を有し、出力端から前記出力電圧を出力するオペアンプと、前記オペアンプの前記正入力端に一端が接続された第1キャパシタと、前記オペアンプの前記負入力端に一端が接続された第2キャパシタと、前記オペアンプの前記負入力端に一端が接続され、他端が所定電位に接続された第3キャパシタと、前記第1動作時に前記第1キャパシタの他端と前記信号源とを接続し、前記第2動作時に前記第1キャパシタの他端を前記所定電位に接続する第1スイッチ回路と、前記第1動作時に前記第2キャパシタの他端を前記所定電位に接続するとともに前記オペアンプの前記出力端と前記負入力端とを短絡し、前記第2動作時に前記第2キャパシタの他端と前記オペアンプの前記出力端とを接続することにより前記オペアンプの前記出力端と前記負入力端とを前記第2キャパシタを介して接続する第2スイッチ回路と、前記第1スイッチ回路と前記第1キャパシタの他端との間に接続され、前記信号源の出力インピーダンスを所定のインピーダンスに変換するインピーダンス変換回路と、を含むことを特徴とする。
【0013】
また、本発明に係るスイッチトキャパシタ増幅回路は、信号源から入力電圧の供給を受け、前記入力電圧に応じた電荷を保持する第1動作と、前記入力電圧を増幅した出力電圧を出力する第2動作と、を行うスイッチトキャパシタ増幅回路であって、正入力端及び負入力端を有し、出力端から前記出力電圧を出力するオペアンプと、前記オペアンプの前記正入力端に一端が接続された第1キャパシタと、前記オペアンプの前記負入力端に一端が接続された第2キャパシタと、前記オペアンプの前記負入力端に一端が接続され、他端が所定電位に接続された第3キャパシタと、前記第1動作時に前記第1キャパシタの他端を前記所定電位に接続し、前記第2動作時に前記第1キャパシタの他端と前記信号源とを接続する第1スイッチ回路と、前記第1動作時に前記第2キャパシタの他端を前記所定電位に接続するとともに前記オペアンプの前記出力端と前記負入力端とを短絡し、前記第2動作時に前記第2キャパシタの他端と前記オペアンプの前記出力端とを接続することにより前記オペアンプの前記出力端と前記負入力端とを前記第2キャパシタを介して接続する第2スイッチ回路と、前記第1スイッチ回路と前記第1キャパシタの他端との間に接続され、前記信号源の出力インピーダンスを所定のインピーダンスに変換するインピーダンス変換回路と、を含むことを特徴とする。
【0014】
また、本発明に係るスイッチトキャパシタ増幅回路は、第1の信号源から第1の入力電圧の供給を受け、第2の信号源から第2の入力電圧の供給を受け、前記第1の入力電圧及び前記第2の入力電圧に応じた電荷を保持する第1動作と、前記第1の入力電圧と前記第2の入力電圧との差を増幅した出力電圧を出力する第2動作と、を行う増幅回路であって、正入力端及び負入力端を有し、出力端から前記出力電圧を出力するオペアンプと、前記オペアンプの前記負入力端に一端が接続された第1キャパシタと、前記オペアンプの前記負入力端に一端が接続された第2キャパシタと、前記オペアンプの前記正入力端に一端が接続された第3キャパシタと、前記第1動作時に前記第1キャパシタの他端と前記第1の信号源とを接続し、前記第2動作時に前記第1キャパシタの他端を所定電位に接続する第1スイッチ回路と、 前記第1動作時に前記第2キャパシタの他端を前記所定電位に接続するとともに前記オペアンプの前記出力端と前記負入力端とを短絡し、前記第2動作時に前記第2キャパシタの他端と前記オペアンプの前記出力端とを接続することにより前記オペアンプの前記出力端と前記負入力端とを前記第2キャパシタを介して接続する第2スイッチ回路と、前記第1動作時に前記第3キャパシタの他端と前記第2の信号源とを接続し、前記第2動作時に前記第3キャパシタの他端を前記所定電位に接続する第3スイッチ回路と、前記第1スイッチ回路と前記第1キャパシタの他端との間及び前記第3スイッチ回路と前記第3キャパシタの他端との間に接続され、前記第1の信号源及び前記第2の信号源の出力インピーダンスを所定のインピーダンスに変換するインピーダンス変換回路を含むことを特徴とする。
【0015】
また、本発明に係る電圧増幅方法は、出力電圧を出力するオペアンプと、前記オペアンプの負入力端に一端が接続された第1キャパシタと、前記オペアンプの負入力端に一端が接続された第2キャパシタと、前記第1キャパシタの他端の接続先を前記信号源又は所定電位に切り替える第1スイッチ回路と、前記第2キャパシタの他端の接続先を前記所定電位又は前記オペアンプの出力端に切り替えるとともに前記オペアンプの前記出力端と前記負入力端とを短絡するか又は前記第2キャパシタを介して接続するかを切り替える第2スイッチ回路と、前記第1スイッチ回路と前記第1キャパシタの他端との間に接続され前記信号源の出力インピーダンスを所定のインピーダンスに変換するインピーダンス変換回路と、を有するスイッチトキャパシタ増幅回路における電圧増幅方法であって、前記信号源と前記インピーダンス変換回路の入力端とを接続し、前記オペアンプの前記出力端と前記負入力端とを短絡し、前記第2キャパシタの他端を前記所定電位に接続するステップと、前記インピーダンス変換回路の前記入力端を前記所定電位に接続し、前記オペアンプの前記負入力端と前記出力端との間を前記第2キャパシタを介して接続するステップと、を含むことを特徴とする。
【0016】
また、本発明に係る赤外線センサ装置は、測定対象物から放射された赤外線に基づいて前記測定対象物の表面温度を検出する赤外線センサ装置であって、前記表面温度を示す測定電圧を生成するサーモパイルと、前記測定電圧を増幅して出力電圧を生成する増幅回路と、を含み、前記増幅回路は、前記サーモパイルから前記測定電圧の供給を受け、前記測定電圧に応じた電荷を保持する第1動作と、前記出力電圧を出力する第2動作と、を行うスイッチトキャパシタ増幅回路であって、正入力端及び負入力端を有し、出力端から前記出力電圧を出力するオペアンプと、前記オペアンプの前記負入力端に一端が接続された第1キャパシタと、前記オペアンプの前記負入力端に一端が接続された第2キャパシタと、前記第1動作時に前記第1キャパシタの他端と前記サーモパイルとを接続し、前記第2動作時に前記第1キャパシタの他端を所定電位に接続する第1スイッチ回路と、前記第1動作時に前記第2キャパシタの他端を前記所定電位に接続するとともに前記オペアンプの前記出力端と前記負入力端とを短絡し、前記第2動作時に前記第2キャパシタの他端と前記オペアンプの前記出力端とを接続することにより前記オペアンプの前記出力端と前記負入力端とを前記第2キャパシタを介して接続する第2スイッチ回路と、前記第1スイッチ回路と前記第1キャパシタの他端との間に接続され、前記サーモパイルの出力インピーダンスを所定のインピーダンスに変換するインピーダンス変換回路と、を含むことを特徴とする。
【発明の効果】
【0017】
本発明に係るスイッチトキャパシタ増幅回路によれば、電荷の充電動作及び増幅電圧の出力動作の切り替えを高速に行いつつ、オフセットをキャンセルして所望の電圧利得を得ることが可能となる。
【図面の簡単な説明】
【0018】
図1】実施例1の増幅回路を含む赤外線センサ装置の構成を示す回路図である。
図2】実施例1の増幅回路の構成を示す回路図である。
図3】実施例1の増幅回路の第1動作時の状態を示す図である。
図4】実施例1の増幅回路の第2動作時の状態を示す図である。
図5】実施例1の切替信号、入力電圧及び出力電圧の関係を示すタイムチャートである。
図6】実施例2の増幅回路の構成を示す回路図である。
図7】比較例としての増幅回路を示す図である。
図8】比較例の増幅回路の第1動作時の状態を示す図である。
図9】比較例の増幅回路の第2動作時の状態を示す図である。
図10】比較例の増幅回路にクロックフィードスルーキャンセル回路を追加した回路を示す図である。
図11】クロックフィードスルーキャンセル回路を追加した比較例の増幅回路の第1動作時の状態を示す図である。
図12】クロックフィードスルーキャンセル回路を追加した比較例の増幅回路の第2動作時の状態を示す図である。
図13】実施例3の増幅回路の構成を示す回路図である。
図14】実施例3の切替信号、入力電圧及び出力電圧の関係を示すタイムチャートである。
図15】実施例4の増幅回路の構成を示す回路図である。
図16】実施例4の切替信号、入力電圧及び出力電圧の関係を示すタイムチャートである。
図17】実施例5の増幅回路の構成を示す回路図である。
図18】実施例5の切替信号、入力電圧及び出力電圧の関係を示すタイムチャートである。
図19】実施例6の増幅回路の構成を示す回路図である。
図20】実施例6の切替信号、入力電圧及び出力電圧の関係を示すタイムチャートである。
図21】実施例7の増幅回路の構成を示す回路図である。
図22】実施例7における選択信号と電圧利得との関係を示すテーブルである
【発明を実施するための形態】
【0019】
以下、本発明の実施例について、図面を参照して説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。
【実施例1】
【0020】
図1は、本実施例の増幅回路を搭載する赤外線センサ装置の構成を示すブロック図である。赤外線センサ装置100は、サーモパイルセンサ110、増幅回路120及びA/D変換回路130を有する。
【0021】
サーモパイルセンサ110は、直列又は並列に接続された複数の熱電対からなる熱電対列を含み、測定対象物から放射された熱エネルギーを電気エネルギーに変換し、測定対象物の表面温度に対応する測定電圧として出力する。サーモパイルセンサ110は、当該測定電圧を入力電圧Vinとして増幅回路120に供給する。サーモパイルセンサ110は、例えば数百kΩのオーダーのインピーダンスを有する。
【0022】
増幅回路120は、サーモパイルセンサ110から入力電圧Vinの供給を受け、これを増幅した電圧を出力電圧Voutとして出力する。増幅回路120は、入力電圧Vinに応じた電荷を保持する第1動作と、出力電圧Voutを出力する第2動作と、をクロック信号に応じて周期的に切り替えつつ行う。
【0023】
A/D変換回路130は、出直電圧Voutにアナログデジタル変換を施し、センサ出力Soutとして出力する。
【0024】
図2は、増幅回路120の構成を示す回路図である。増幅回路120は、オペアンプ10、コンデンサC1及びC2、スイッチ回路S1及びS2、及びインピーダンス変換回路11を含む。
【0025】
オペアンプ10の正入力端(非反転入力端)は、接地電位に接続されている。オペアンプ10の負入力端(反転入力端)は、ノードn1を介して、コンデンサC1の一端及びコンデンサC2の一端に接続されている。オペアンプ10の出力端からは、出力電圧Voutが出力される。
【0026】
インピーダンス変換回路11は、信号源(サーモパイル110)の出力インピーダンスを所定のインピーダンスに変換する回路であり、演算増幅器12、抵抗R1及びR2を有する電圧増幅回路として構成されている。以下の説明では、インピーダンス変換回路11のことを電圧増幅回路11とも称する。
【0027】
演算増幅器12の出力端は、ノードn2を介して、コンデンサC1の他端及び抵抗R2の一端に接続されている。演算増幅器12の負入力端は、抵抗R1と抵抗R2との間のノードn3に接続されている。
【0028】
抵抗R1及びR2は、ノードn2と接地電位との間に直列に接続されている。抵抗R1の一端は接地電位に接続され、他端はノードn3に接続されている。抵抗R2の一端はノードn2に接続され、他端はノードn3に接続されている。抵抗R1は例えば1kΩの抵抗値を有し、抵抗R2は例えば10kΩの抵抗値を有する。
【0029】
スイッチ回路S1は、第1切替信号φ1及び第2切替信号φ2の供給を受けて接続を切り替える切替回路であり、スイッチM1及びスイッチM2から構成されている。
【0030】
第1切替信号φ1及びφ2は、相補的に論理レベル0(Lレベル)又は論理レベル1(Hレベル)に信号レベルが変化する信号である。第1切替信号φ1及びφ2の信号レベルの変化に応じて、増幅回路120の動作状態が第1動作及び第2動作に切り替わる。例えば、第1動作時には、第1切替信号φ1が論理レベル1(Hレベル)、第2切替信号φ2が論理レベル0(Lレベル)となる。第2動作時には、第1切替信号φ1が論理レベル0(Lレベル)、第2切替信号φ2が論理レベル1(Hレベル)となる。
【0031】
スイッチM1は、入力電圧Vinの信号源であるサーモパイルセンサ110(以下、単に信号源とも称する)の出力端に一端が接続され、他端が演算増幅器12の正入力端に接続されている。スイッチM1は、第1切替信号φ1に応じてオン又はオフとなるスイッチ素子であり、第1動作時にオン、第2動作時にオフとなるように制御される。スイッチM1がオンになると、演算増幅器12の正入力端と信号源とが接続され、入力電圧Vinが演算増幅器12の正入力端に供給される。スイッチM1は、例えばNチャネル型MOSトランジスタから構成されている。
【0032】
スイッチM2は、一端が演算増幅器12の正入力端に接続され、他端が接地電位に接続されている。スイッチM2は、第2切替信号φ2に応じてオン又はオフとなるスイッチ素子であり、第1動作時にオフ、第2動作時にオンとなるように制御される。スイッチM2がオンになると、演算増幅器12の正入力端が接地電位に接続される。スイッチM2は、例えばNチャネル型MOSトランジスタから構成されている。
【0033】
スイッチ回路S2は、第1切替信号φ1及び第2切替信号φ2の供給を受けて接続を切り替える切替回路であり、スイッチM3、スイッチM4及びスイッチM5から構成されている。
【0034】
スイッチM3は、一端がコンデンサC2の他端、他端がオペアンプ10の出力端に接続されている。スイッチM3は、第2切替信号φ2に応じてオン又はオフとなるスイッチ素子であり、第1動作時にオフ、第2動作時にオンとなるように制御される。スイッチM3がオンになると、コンデンサC2の他端とオペアンプ10の出力端とが接続され、これによりオペアンプ10の出力端と負入力端とがコンデンサC2を介して帰還接続される。スイッチM3は、例えばNチャネル型MOSトランジスタから構成されている。
【0035】
スイッチM4は、一端がノードn4を介してコンデンサC2の他端及びスイッチM3の一端に接続され、他端が接地電位に接続されている。スイッチM4は、第1切替信号φ1に応じてオン又はオフとなるスイッチ素子であり、第1動作時にオン、第2動作時にオフとなるように制御される。スイッチM4がオンになると、コンデンサC2の他端が接地電位に接続される。スイッチM4は、例えばNチャネル型MOSトランジスタから構成されている。
【0036】
スイッチM5は、一端がノードn1を介してコンデンサC1の一端及びオペアンプ10の負入力端に接続され、他端がオペアンプ10の出力端に接続されている。スイッチM5は、第1切替信号φ1に応じてオン又はオフとなるスイッチ素子であり、第1動作時にオン、第2動作時にオフとなるように制御される。スイッチM5がオンになると、オペアンプ10の出力端と負入力端とが短絡される。スイッチM5は、例えばNチャネル型MOSトランジスタから構成されている。
【0037】
コンデンサC1及びC2は、増幅回路120の第1動作時及び第2動作時において、電荷を蓄積(保持)する容量素子(キャパシタ)である。コンデンサC1は、演算増幅器12の出力端とオペアンプ10の負入力端との間に挿入されている。コンデンサC2は、オペアンプ10の負入力端とスイッチM3の一端との間に接続されており、スイッチM3がオンである場合にはオペアンプ10の出力端と負入力端とを接続する接続ラインに挿入された帰還容量となる。
【0038】
次に、増幅回路120の動作について、図3図4及び図5を参照して説明する。
【0039】
図3は、増幅回路120の第1動作における状態を示している。第1動作では、スイッチM1、M4及びM5がオンとなり、スイッチM2及びM3がオフとなる。これにより、演算増幅器12の正入力端に入力電圧Vinが供給され、オペアンプ10の負入力端と出力端とが短絡される。
【0040】
オペアンプ10の正入力端は接地され、負入力端及び出力端は短絡されているため、オペアンプ10のオフセット電圧(−Vos2)が出力電圧Voutとして出力される。この際、コンデンサC1(容量C1)に蓄えられる電荷Q1及びコンデンサC2(容量C2)に蓄えられる電荷Q2は、以下の数式(1)及び(2)で表される。
【0041】
【数1】
【0042】
【数2】
【0043】
図4は、増幅回路120の第2動作における状態を示している。第2動作では、スイッチM2及びM3がオンとなり、スイッチM1、M4及びM5がオフとなる。これにより、演算増幅器12の正入力端が接地され、オペアンプ10の出力端がコンデンサC2を介して負入力端に接続される。この際、コンデンサC1に蓄えられる電荷Q1´及びコンデンサC2に蓄えられる電荷Q2´は、以下の数式(3)及び(4)で表される。
【0044】
【数3】
【0045】
【数4】
【0046】
数式(3)及び(4)より、コンデンサC2の両端にかかる電圧V2´及びオペアンプ10の出力電圧Voutは、以下の数式(5)及び(6)のように求められる。
【0047】
【数5】
【0048】
【数6】
【0049】
数式(6)から分かる通り、出力電圧Voutは抵抗R1及びR2の比に1を加えた値に容量C1及びC2の比を乗じた値となり、オフセット電圧Vos1及びVos2はキャンセルされる。また、R1=1kΩ、R2=10kΩ、C1=10pF、C2=1pFとすると、110倍の電圧利得が得られる。
【0050】
増幅回路120は、第1切替信号φ1及び第2切替信号φ2の信号レベルの時間変化に応じて、第1動作及び第2動作を繰り返し行う。
【0051】
図5は、第1切替信号φ1、第2切替信号φ2、入力電圧Vin及び出力電圧Voutの時間変化を示すタイムチャートである。
【0052】
第1切替信号φ1がHレベルとなってから第2切替信号φ2がHレベルとなるまでの期間では、オペアンプ10のオフセット電圧(−Vos2)が出力電圧Voutとして出力される。
【0053】
一方、第2切替信号φ2がHレベルとなってから第1切替信号φ1がHレベルとなるまでの期間では、その直前の第1切替信号φ1がLレベルになった時点(図中、t1、t2、t3として示す)の入力電圧Vin(図中、V(t1)、V(t2)、V(t3)として示す)を増幅した電圧が出力電圧Voutとして出力される。例えば、電圧増幅回路11の増幅率をGとすると、出力電圧Voutは、G×C1/C2×V(t1)、G×C1/C2×V(t2)、G×C1/C2×V(t3)となる。
【0054】
以上のように、本実施例の増幅回路120では、サーモパイルセンサ110から入力電圧Vinの供給を受ける入力端とコンデンサC1との間に、インピーダンス変換回路11が挿入されている。従って、コンデンサC1の充放電はサーモパイルセンサ110によって直接行われるのではなく、電圧増幅回路であるインピーダンス変換回路11によって行われる。一方、サーモパイルセンサ110は、コンデンサC1よりも容量値が極めて低いインピーダンス変換回路11の入力寄生容量の充放電を行うことになる。
【0055】
上記の通り、サーモパイルセンサ110は比較的高いインピーダンスを有する。これに対し、インピーダンス変換回路11は、演算増幅器12、抵抗R1及びR2から構成されており、サーモパイルセンサ110と比べてインピーダンスが低い。また、インピーダンス変換回路11の入力寄生容量は、コンデンサC1よりも容量値が極めて低い。従って、本実施例の増幅回路120によれば、コンデンサC1の充放電を短時間で行うことができる。これにより、電荷の充電動作及び増幅電圧の出力動作の切り替えを高速に行いつつ、オフセットをキャンセルして所望の電圧利得を得ることが可能となる。
【実施例2】
【0056】
図6は、実施例2の増幅回路220の構成を示す回路図である。増幅回路220は、スイッチM6及びコンデンサC3からからなるクロックフィードスルーキャンセル回路21を有する点で、実施例1の増幅回路120と異なる。
【0057】
コンデンサC3は、一端がオペアンプ10の正入力端に接続され、他端が接地電位に接続されている。コンデンサC3は、コンデンサC1及びコンデンサC2の容量値の和と同じ容量値(すなわち、C3=C1+C2)を有する。
【0058】
スイッチM6は、一端がオペアンプ10の正入力端に接続され、他端が接地電位に接続されている。スイッチM6は、第1切替信号φ1に応じてオン又はオフとなるスイッチ素子であり、第1動作時にオン、第2動作時にオフとなるように制御される。スイッチM6がオンになると、オペアンプ10の正入力端が接地電位に接続される。スイッチM6は、例えばNチャネル型MOSトランジスタであり、スイッチM5を構成するトランジスタと同じディメンジョンで作成されている。
【0059】
クロックフィードスルーキャンセル回路21は、増幅回路220に生じるクロックフィードスルーをキャンセルするために設けられている。クロックフィードスルーとは、スイッチ素子としてのMOSトランジスタがオンからオフに遷移するとき、ゲート−ドレイン間又はゲート−ソース間の寄生容量により、スイッチトキャパシタ増幅回路を構成する容量の電荷が放電又は充電されてしまう現象である。
【0060】
以下、クロックフィードスルー現象について、図7図9を参照して説明する。なお、以下の説明では、スイッチM1〜M6がNチャネル型MOSトランジスタから構成される例について示し、スイッチM1〜M6をトランジスタM1〜M6とも称する。
【0061】
図7は、実施例1のインピーダンス変換回路11及び本実施例のクロックフィードスルーキャンセル回路21を有しない通常のスイッチトキャパシタ増幅回路を比較例として示す図である。
【0062】
トランジスタM5のゲート−ドレイン間には、寄生容量Cstが生じている。一方、トランジスタM1とM2との接続点、及びトランジスタM3とM4との接続点は、第1動作、第2動作のいずれにおいても固定電位(センサ出力、接地電位、オペアンプ出力)に接続され、トランジスタM1〜M4に寄生容量があっても所定の電位に充放電が行われるため、スイッチトキャパシタ増幅回路の動作に影響しない。
【0063】
図8は、第1切替信号φ1の供給を受けるトランジスタM1、M4及びM5がオンであり、第2切替信号φ2の供給を受けるトランジスタM2及びM3がオフである状態を、各トランジスタをスイッチに置き換えて示す図である。VthはトランジスタM5の閾値電圧、V3は寄生容量Cstの両端にかかる電圧を示している。
【0064】
この状態において、コンデンサC1(容量C1)に蓄えられる電荷Q1、コンデンサC2(容量C2)に蓄えられる電荷Q2、及び寄生容量Cstに蓄えられる電荷Qstは、以下の数式(7)〜(9)で表される。
【0065】
【数7】
【0066】
【数8】
【0067】
寄生容量Cstに蓄えられる電荷Qstは、以下の式(9)で表される。
【0068】
【数9】
【0069】
図9は、第1切替信号φ1の供給を受けるトランジスタM1、M4及びM5がオフであり、第2切替信号φ2の供給を受けるトランジスタM2及びM3がオンである状態を、各トランジスタをスイッチに置き換えて示す図である。寄生容量Cstは、トランジスタM5の閾値電圧を介さずに直接接地電位に接続される。
【0070】
この状態において、コンデンサC1に蓄えられる電荷Q1´、コンデンサC2に蓄えられる電荷Q2´、及び寄生容量Cstに蓄えられる電荷Qst´は、以下の数式(10)〜(12)で表される。
【0071】
【数10】
【0072】
【数11】
【0073】
【数12】
【0074】
数式(10)〜(12)より、コンデンサC2に蓄えられる電荷Q2´及びオペアンプ10の出力電圧Voutは、以下の数式(13)及び(14)のように求められる。
【0075】
【数13】
【0076】
【数14】
【0077】
このように、(Cst/C2)Vthの分だけ、クロックフィードスルーによる出力電圧の誤差が発生する。
【0078】
図10は、図7のスイッチトキャパシタ増幅回路に、トランジスタM6及びコンデンサC3からなるクロックフィードスルーキャンセル回路を追加した回路を示す図である。トランジスタM6のゲート−ドレイン間には、寄生容量Cstが生じている。
【0079】
図11は、第1切替信号φ1の供給を受けるトランジスタM1、M4、M5及びM6がオンであり、第2切替信号φ2の供給を受けるトランジスタM2及びM3がオフである状態を、各トランジスタをスイッチに置き換えて示す図である。
【0080】
この状態において、コンデンサC1に蓄えられる電荷Q1、コンデンサC2に蓄えられる電荷Q2は、及び寄生容量Cstに蓄えられる電荷Qstは、以下の数式(15)〜(17)で表される。また、コンデンサC3の両端にかかる電圧V4は、以下の数式(18)で表される。
【0081】
【数15】
【0082】
【数16】
【0083】
【数17】
【0084】
【数18】
【0085】
図12は、第1切替信号φ1の供給を受けるトランジスタM1、M4、M5及びM6がオフであり、第2切替信号φ2の供給を受けるトランジスタM2及びM3がオンである状態を、各トランジスタをスイッチに置き換えて示す図である。
【0086】
この状態において、コンデンサC1に蓄えられる電荷Q1´、コンデンサC2に蓄えられる電荷Q2´、寄生容量Cstに蓄えられる電荷Qst´、及びコンデンサC3の両端に係る電圧V4´は、以下の数式(19)〜(22)で表される。
【0087】
【数19】
【0088】
【数20】
【0089】
【数21】
【0090】
【数22】
【0091】
数式(19)〜(22)より、コンデンサC2に蓄えられる電荷Q2´オペアンプ10の出力電圧Voutは、以下の数式(23)及び(24)のように求められる。
【0092】
【数23】
【0093】
【数24】
【0094】
数式(14)との比較から分かるように、数式(24)では、クロックフィードスルーによる出力電圧の誤差((Cst/C2)Vth)がキャンセルされ、消滅している。
【0095】
再び図6を参照すると、本実施例の増幅回路220は、インピーダンス変換回路11に加えて、クロックフィードスルーキャンセル回路21を有する。従って、本実施例の増幅回路220によれば、クロックフィードスルーの影響を抑えつつ、電荷の充電動作及び増幅電圧の出力動作の切り替えを高速に行うことができる。
【実施例3】
【0096】
図13は、実施例3の増幅回路320の構成を示す回路図である。増幅回路320は、スイッチM1及びM2に供給される切替信号が入れ替わっている点で、実施例2の増幅回路220と異なる。すなわち、スイッチM1は第2切替信号φ2の供給を受けてオン又はオフとなり、スイッチM2は第1切替信号φ1の供給を受けてオン又はオフとなる。
【0097】
図14は、第1切替信号φ1、第2切替信号φ2、入力電圧Vin及び出力電圧Voutの時間変化を示すタイムチャートである。
【0098】
第1切替信号φ1がHレベルである期間、すなわちスイッチM2、M4、M5及びM6がオンである期間において、オペアンプ10のオフセット電圧(−Vos2)が出力電圧Voutとして出力される。
【0099】
一方、第2切替信号φ2がHレベルである期間、すなわちスイッチM1、M3がオンである期間において、入力電圧Vinを増幅率−1×G×(C1/C2)で増幅した電圧が出力電圧Voutとして出力される。すなわち、当該期間では、入力電圧Vinとは逆相の電圧である出力電圧Vout=−1×G×(C1/C2)×Vinが出力される。ここで、Gは電圧増幅回路11の増幅率である。
【0100】
本実施例の増幅回路320によれば、第2動作時において、入力電圧Vinの変化に応じた信号波形を有する出力電圧Voutを得ることが出来る。
【実施例4】
【0101】
図15は、実施例4の増幅回路420の構成を示す回路図である。増幅回路420は、インピーダンス変換回路11の出力端がコンデンサC1bを介してオペアンプ10の正入力端に接続されている点で、実施例2の増幅回路220と異なる。オペアンプ10の負入力端は、コンデンサC1aを介して接地電位に接続されている。コンデンサC1a及びC1bは、同じ容量値(容量値C1)を有する。
【0102】
オペアンプ10の負入力端は、コンデンサC2aを介してスイッチM3の一端に接続されている。オペアンプ10の正入力端は、スイッチM6及びコンデンサC2bからからなるクロックフィードスルーキャンセル回路により接地電位に接続されている。コンデンサC2a及びC2bは、同じ容量値(容量値C2)を有する。
【0103】
図16は、第1切替信号φ1、第2切替信号φ2、入力電圧Vin及び出力電圧Voutの時間変化を示すタイムチャートである。
【0104】
第1切替信号φ1がHレベルとなってから第2切替信号φ2がHレベルとなるまでの期間では、オペアンプ10のオフセット電圧(−Vos2)が出力電圧Voutとして出力される。
【0105】
一方、第2切替信号φ2がHレベルとなってから第1切替信号φ1がHレベルとなるまでの期間では、その直前の第1切替信号φ1がLレベルになった時点(t1、t2、t3)の入力電圧Vin(V(t1)、V(t2)、V(t3))を増幅率−1×G×(C1/C2)で増幅した電圧が出力電圧Voutとして出力される。すなわち、出力電圧Voutは、−G×C1/C2×V(t1)、−G×C1/C2×V(t2)、−G×C1/C2×V(t3)となる。ここで、Gは電圧増幅回路11の増幅率である。
【0106】
このように、本実施例の増幅回路420では、実施例1の増幅回路120とは逆相の出力電圧Voutが出力される。従って、クロックフィードスルーの影響を抑えつつ、電荷の充電動作及び増幅電圧の出力動作の切り替えを高速に行い、逆相の出力電圧Voutを得ることができる。
【実施例5】
【0107】
図17は、実施例5の増幅回路520の構成を示す回路図である。増幅回路520は、スイッチM1及びM2に供給される切替信号が入れ替わっている点で、実施例4の増幅回路420と異なる。すなわち、スイッチM1は第2切替信号φ2の供給を受けてオン又はオフとなり、スイッチM2は第1切替信号φ1の供給を受けてオン又はオフとなる。
【0108】
図18は、第1切替信号φ1、第2切替信号φ2、入力電圧Vin及び出力電圧Voutの時間変化を示すタイムチャートである。
【0109】
第1切替信号φ1がHレベルである期間、すなわちスイッチM2、M4、M5及びM6がオンである期間において、オペアンプ10のオフセット電圧(−Vos2)が出力電圧Voutとして出力される。
【0110】
一方、第2切替信号φ2がHレベルである期間、すなわちスイッチM1、M3がオンである期間において、入力電圧Vinを増幅率G×(C1/C2)で増幅した電圧が出力電圧Voutとして出力される。すなわち、当該期間では、入力電圧Vinと同相の電圧である出力電圧Vout=G×(C1/C2)×Vinが出力される。ここで、Gは電圧増幅回路11の増幅率である。
【0111】
本実施例の増幅回路520によれば、第2動作時において、入力電圧Vinの変化に応じた信号波形を有する出力電圧Voutを得ることが出来る。
【実施例6】
【0112】
図19は、実施例6の増幅回路620の構成を示す回路図である。増幅回路620は、インピーダンス変換回路61が電圧増幅回路G1及びG2から構成されており、図示せぬ第1の信号源及び第2の信号源から差動入力信号である入力電圧Vin(+)及びVin(−)の供給を受ける点で実施例2の増幅回路220と異なる。
【0113】
スイッチ回路S1には、第1の信号源から正の入力電圧Vin(+)が供給される。スイッチM1がオンで且つスイッチM2がオフの状態において、電圧増幅回路G1の入力端と信号源とが接続され、入力電圧Vin(+)が電圧増幅回路G1供給される。一方、スイッチM1がオフで且つスイッチM2がオンの状態において、電圧増幅回路G1の入力端は接地電位に接続される。
【0114】
電圧増幅回路G1は、入力端がスイッチ回路S1に接続され、出力端がコンデンサC1a(容量C1)を介してオペアンプ10の正入力端に接続されている。電圧増幅回路G1は、増幅率Gを有する。
【0115】
スイッチ回路S3は、第1切替信号φ1及び第2切替信号φ2の供給を受けて接続を切り替える切替回路であり、スイッチM7及びスイッチM8から構成されている。
【0116】
スイッチM7は、第1切替信号φ1に応じてオン又はオフとなるスイッチ素子であり、第1動作時にオン、第2動作時にオフとなるように制御される。スイッチM7は、例えばNチャネル型MOSトランジスタから構成されている。
【0117】
スイッチM8は、一端が電圧増幅回路G2の入力端に接続され、他端が接地電位に接続されている。スイッチM8は、第2切替信号φ2に応じてオン又はオフとなるスイッチ素子であり、第1動作時にオフ、第2動作時にオンとなるように制御される。スイッチM8は、例えばNチャネル型MOSトランジスタから構成されている。
【0118】
スイッチ回路S3には、第2の信号源から負の入力電圧Vin(−)が供給される。スイッチM7がオンで且つスイッチM8がオフの状態において、電圧増幅回路G2の入力端と信号源とが接続され、入力電圧Vin(−)が電圧増幅回路G1供給される。一方、スイッチM7がオフで且つスイッチM8がオンの状態において、電圧増幅回路G2の入力端は接地電位に接続される。
【0119】
電圧増幅回路G2は、入力端がスイッチ回路S3に接続され、出力端がコンデンサC1b(容量C1)を介してオペアンプ10の正入力端に接続されている。電圧増幅回路G2は、電圧増幅回路G1と同じ増幅率(増幅率G)を有する。
【0120】
コンデンサC1bは、一端が電圧増幅回路G2の出力端に接続され、他端がオペアンプ10の正入力端に接続されている。コンデンサC1bは、コンデンサC1aと同じ容量値を有する。
【0121】
スイッチM6の一端は、オペアンプ10の正入力端に接続されるとともにコンデンサC1bの他端に接続されている。スイッチM6は、第1切替信号φ1に応じてオン又はオフとなるスイッチ素子であり、例えばNチャネル型MOSトランジスタから構成されている。
【0122】
コンデンサC2bは、コンデンサC2aと同じ容量値(容量値C2)を有する容量素子である。コンデンサC2bは、一端がオペアンプ10の正入力端及びコンデンサC1bの他端に接続され、他端が接地電位に接続されている。
【0123】
本実施例の増幅回路620は、差動信号である正の入力電圧Vin(+)及び負の入力電圧Vin(−)の供給を受け、これらの差である電圧差Vin(+)−Vin(−)を増幅した電圧を出力電圧Voutとして出力する回路である。
【0124】
図20は、第1切替信号φ1、第2切替信号φ2、電圧差Vin(+)−Vin(−)及び出力電圧Voutの時間変化を示すタイムチャートである。
【0125】
第1切替信号φ1がHレベルとなってから第2切替信号φ2がHレベルとなるまでの期間では、オペアンプ10のオフセット電圧(−Vos2)が出力電圧Voutとして出力される。
【0126】
一方、第2切替信号φ2がHレベルとなってから第1切替信号φ1がHレベルとなるまでの期間では、その直前の第1切替信号φ1がLレベルになった時点(t1、t2、t3)における電圧差Vin(+)−Vin(−)の値(V(t1)、V(t2)、V(t3))を増幅率G×(C1/C2)で増幅した電圧が出力電圧Voutとして出力される。すなわち、出力電圧Voutは、G×C1/C2×V(t1)、G×C1/C2×V(t2)、G×C1/C2×V(t3)となる。
【0127】
このように、本実施例の増幅回路620によれば、クロックフィードスルーの影響を抑えつつ、電荷の充電動作及び増幅電圧の出力動作の切り替えを高速に行い、差動入力信号(Vin(+)、Vin(−))を増幅した出力電圧Voutを得ることができる。
【0128】
なお、実施例3や実施例5と同様に、スイッチM1及びM2に供給される切替信号を入れ替え、スイッチM7及びM8に供給される信号を入れ替えても良い。すなわち、スイッチM1が第2切替信号φ2の供給を受けてオン又はオフとなり、スイッチM2が第1切替信号φ1の供給を受けてオン又はオフとなり、スイッチM7が第2切替信号φ2の供給を受けてオン又はオフとなり、スイッチM8が第1切替信号φ1の供給を受けてオン又はオフとなるように制御を行う。これにより、実施例3及び実施例5と同様に、第2動作時において、差動入力信号(Vin(+)、Vin(−))の変化に応じた信号波形を有する出力電圧Voutを得ることが出来る。
【実施例7】
【0129】
図21は、実施例7の増幅回路720の構成を示す回路図である。増幅回路720は、インピーダンス変換回路71がプログラマブルゲインアンプとして構成されている点で、実施例6の増幅回路620と異なる。
【0130】
インピーダンス変換回路71は、演算増幅器71a及び71bを有する。演算増幅器71aの出力端は、コンデンサC1aを介してオペアンプ10の負入力端に接続されている。演算増幅器71bの出力端は、コンデンサC1bを介してオペアンプ10の正入力端に接続されている。
【0131】
演算増幅器71aの出力端及び負入力端の間には、スイッチM9〜M12が夫々並列に接続されている。スイッチM9〜M12は、例えばNチャネル型MOSトランジスタから構成されている。スイッチM9〜M12の各々の一端は、演算増幅器71aの負入力端に接続されている。スイッチM13〜M16の各々の一端は、演算増幅器71bの負入力端に接続されている。
【0132】
スイッチM9の他端はノードn5及び抵抗R5aを介して演算増幅器71aの出力端に接続されている。スイッチM16の他端はノードn6及び抵抗R5bを介して演算増幅器71bの出力端に接続されている。ノードn5及びn6の間には、抵抗R4a、R3a、R2a、R1、R2b、R3b及びR4bが直列に接続されている。抵抗R2bは抵抗R2aと同じ抵抗値R2を有し、抵抗R3bは抵抗R3aと同じ抵抗値R3を有し、抵抗R4bは抵抗R4aと同じ抵抗値R4を有し、抵抗R5bは抵抗R5aと同じ抵抗値R5を有する。
【0133】
スイッチM9は、一端が演算増幅器71aの負入力端に接続され、他端が抵抗R5aを介して演算増幅器71aの出力端に接続されている。スイッチM9は選択信号S3に応じてオン又はオフに制御される。スイッチM9がオンになると、演算増幅器71aの負入力端と出力端とが抵抗R5aを介して接続される。
【0134】
スイッチM10は、一端が演算増幅器71aの負入力端に接続され、他端が抵抗R4a及びR5aを介して演算増幅器71aの出力端に接続されている。スイッチM10は選択信号S2に応じてオン又はオフに制御される。スイッチM10がオンになると、演算増幅器71aの負入力端と出力端とが抵抗R4a及びR5aを介して接続される。
【0135】
スイッチM11は、一端が演算増幅器71aの負入力端に接続され、他端が抵抗R3a、R4a及びR5aを介して演算増幅器71aの出力端に接続されている。スイッチM11は選択信号S1に応じてオン又はオフに制御される。スイッチM11がオンになると、演算増幅器71aの負入力端と出力端とが抵抗R3a、R4a及びR5aを介して接続される。
【0136】
スイッチM12は、一端が演算増幅器71aの負入力端に接続され、他端が抵抗R2a、R3a、R4a及びR5aを介して演算増幅器71aの出力端に接続されている。スイッチM12は選択信号S0に応じてオン又はオフに制御される。スイッチM12がオンになると、演算増幅器71aの負入力端と出力端とが抵抗R2a、R3a、R4a及びR5aを介して接続される。
【0137】
スイッチM13は、一端が演算増幅器71bの負入力端に接続され、他端が抵抗R2b、R3b、R4b及びR5bを介して演算増幅器71bの出力端に接続されている。スイッチM13は選択信号S0に応じてオン又はオフに制御される。スイッチM13がオンになると、演算増幅器71bの負入力端と出力端とが抵抗R2b、R3b、R4b及びR5bを介して接続される。
【0138】
スイッチM14は、一端が演算増幅器71bの負入力端に接続され、他端が抵抗R3b、R4b及びR5bを介して演算増幅器71bの出力端に接続されている。スイッチM14は選択信号S1に応じてオン又はオフに制御される。スイッチM14がオンになると、演算増幅器71bの負入力端と出力端とが抵抗R3b、R4b及びR5bを介して接続される。
【0139】
スイッチM15は、一端が演算増幅器71bの負入力端に接続され、他端が抵抗R4b及びR5bを介して演算増幅器71bの出力端に接続されている。スイッチM15は選択信号S2に応じてオン又はオフに制御される。スイッチM15がオンになると、演算増幅器71bの負入力端と出力端とが抵抗R4b及びR5bを介して接続される。
【0140】
スイッチM16は、一端が演算増幅器71bの負入力端に接続され、他端が抵抗R5bを介して演算増幅器71bの出力端に接続されている。スイッチM16は選択信号S3に応じてオン又はオフに制御される。スイッチM16がオンになると、演算増幅器71bの負入力端と出力端とが抵抗R5bを介して接続される。
【0141】
選択信号S0〜S3は、いずれか1つが信号レベルH(すなわち、ON)となり、その他の3つが信号レベルL(すなわち、OFF)となるように制御される。これにより、スイッチM9及びM16、M10及びM15、M11及びM14、M12及びM13からなる組み合わせのうち、いずれか1組がオンとなり、他の3組はオフとなるように制御される。
【0142】
選択信号S0〜S3のON/OFFに応じてスイッチM9〜M16の状態(オン又はオフ)が変化し、演算増幅器71a及び71bの出力端及び負入力端に接続される抵抗の抵抗値が切り替わる。これにより、電圧増幅回路であるインピーダンス変換回路71の電圧利得Gが変化する。
【0143】
図22は、選択信号S0〜S3の信号レベルと電圧利得Gとの関係を示すテーブルである。
【0144】
選択信号S0がON、選択信号S1〜S3がOFFの場合、スイッチM12及びM13がオンとなり、他のスイッチがオフとなる。これにより、演算増幅器71aの負入力端と出力端との間が抵抗R2a、R3a、R4a及びR5aを介して接続される。また、演算増幅器71bの負入力端と出力端との間が抵抗R2b、R3b、R4b及びR5bを介して接続される。一方、演算増幅器71a及び71bの間は抵抗R1を介して接続される。これにより、電圧利得G=2×(R5+R4+R3+R2)/R1となる。
【0145】
選択信号S1がON、選択信号S0、S2及びS3がOFFの場合、スイッチM11及びM14がオンとなり、他のスイッチがオフとなる。これにより、演算増幅器71aの負入力端と出力端との間が抵抗R3a、R4a及びR5aを介して接続される。また、演算増幅器71bの負入力端と出力端との間が抵抗R3b、R4b及びR5bを介して接続される。一方、演算増幅器71a及び71bの間は抵抗R1、R2a及びR2bを介して接続される。これにより、電圧利得G=2×(R5+R4+R3)/(2×R2+R1)となる。
【0146】
選択信号S2がON、選択信号S0、S1及びS3がOFFの場合、スイッチM10及びM15がオンとなり、他のスイッチがオフとなる。これにより、演算増幅器71aの負入力端と出力端との間が抵抗R4a及びR5aを介して接続される。また、演算増幅器71bの負入力端と出力端との間が抵抗R4b及びR5bを介して接続される。一方、演算増幅器71a及び71bの間は抵抗R1、R2a、R3a、R2b及びR3bを介して接続される。これにより、電圧利得G=2×(R5+R4)/{2×(R3+R2)+R1}となる。
【0147】
選択信号S3がON、選択信号S0、S1及びS2がOFFの場合、スイッチM9及びM16がオンとなり、他のスイッチがオフとなる。これにより、演算増幅器71aの負入力端と出力端との間が抵抗R5aを介して接続される。また、演算増幅器71bの負入力端と出力端との間が抵抗R5bを介して接続される。一方、演算増幅器71a及び71bの間は抵抗R1、R2a、R3a、R4a、R2b、R3b及びR4bを介して接続される。これにより、電圧利得G=2×R5/{2×(R4+R3+R2)+R1}となる。
【0148】
以上のように、本実施例の増幅回路720によれば、差動入力信号である入力電圧を増幅して出力電圧を生成する増幅回路において、増幅利得を選択的に変化させることができる。また、実施例2と同様、クロックフィードスルーの影響を抑えつつ、電荷の充電動作及び増幅電圧の出力動作の切り替えを高速に行うことができる。
【0149】
なお、実施例3や実施例5と同様に、スイッチM1及びM2に供給される切替信号を入れ替え、スイッチM7及びM8に供給される信号を入れ替えても良い。すなわち、スイッチM1が第2切替信号φ2の供給を受けてオン又はオフとなり、スイッチM2が第1切替信号φ1の供給を受けてオン又はオフとなり、スイッチM7が第2切替信号φ2の供給を受けてオン又はオフとなり、スイッチM8が第1切替信号φ1の供給を受けてオン又はオフとなるように制御を行う。これにより、実施例3及び実施例5と同様に、第2動作時において、差動入力信号(Vin(+)、Vin(−))の変化に応じた信号波形を有する出力電圧Voutを得ることが出来る。
【0150】
なお、本発明は上記実施形態に限定されない。例えば、上記実施例では、インピーダンス変換回路が電圧増幅回路である例について説明したが、増幅利得1の回路であっても良い。すなわち、インピーダンス変換回路は、信号源の出力インピーダンスをより小なるインピーダンスに変換する回路であれば良い。
【0151】
また、上記実施例では、各スイッチがNチャネル型MOSトランジスタである場合を例として説明したが、これとは反対導電型のPチャネル型のMOSトランジスタから構成されていても良い。
【0152】
また、上記実施例では、増幅回路が赤外線センサ装置に用いられている場合を例として説明したが、本発明の増幅回路が適用される装置はこれに限られない。信号源の出力インピーダンスが比較的高い装置に本発明の増幅回路を適用することにより、出力インピーダンスを変換して切り替え動作を高速に行わせることが可能となる。
【0153】
また、上記実施例7では、選択信号S0〜S3に応じてスイッチM9〜M16がオン又はオフとなることにより、増幅回路の利得が4段階に変化する場合を例として説明した。しかし、増幅利得としてとりうる増幅率の値及びその個数はこれに限られない。例えば、選択信号の数をn(n;自然数)とし、これに応じてスイッチ及び抵抗の数を設定することにより、増幅利得をn段階に変化させることが可能である。
【符号の説明】
【0154】
100 赤外線センサ装置
110 サーモパイル
120 増幅回路
130 A/D変換回路
10 オペアンプ
11 インピーダンス変換回路
12 演算増幅器
S1,S2 スイッチ回路
M1〜M5 スイッチ
C1、C2 コンデンサ
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22