知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022102600
(43)【公開日】2022-07-07
(54)【発明の名称】増幅装置
(51)【国際特許分類】
H03F 3/34 20060101AFI20220630BHJP
H03F 1/26 20060101ALI20220630BHJP
H03F 3/42 20060101ALI20220630BHJP
【ＦＩ】
H03F3/34 220
H03F1/26
H03F3/42
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2020217428
(22)【出願日】2020-12-25
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002000
【氏名又は名称】特許業務法人栄光特許事務所
(72)【発明者】
【氏名】遠藤 大司
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA21
5J500AA26
5J500AA51
5J500AC13
5J500AC18
5J500AC50
5J500AF14
5J500AF15
5J500AF18
5J500AF19
5J500AH29
5J500AH39
5J500AH42
5J500AK03
5J500AK16
5J500AK19
5J500AK42
5J500AK46
5J500AK56
5J500AM08
5J500AM13
5J500AS15
5J500AT01
5J500LV07
5J500MU04
5J500MU05
5J500MV14
5J500RF02
5J500RU02
(57)【要約】
【課題】グリッチノイズを低減することによって、残差オフセットを低減した増幅装置を提供する。
【解決手段】増幅装置１Ａは、互いに並列接続された２つのオートゼロ増幅器２１Ａ、２２Ａを備えている。オートゼロ増幅器２１Ａ、２２Ａは、出力端と相互コンダクタンス増幅器２０１の出力とを切り離して、相互コンダクタンス増幅器２０１のオフセット成分及び低周波雑音成分を低減させる校正信号をサンプリングするオフセット校正モードと、出力端と相互コンダクタンス増幅器２０１の出力とを接続して、校正信号によりオフセット成分及び低周波雑音成分が低減された相互コンダクタンス増幅器２０１の出力を出力端から出力させる増幅モードと、出力端と相互コンダクタンス増幅器２０１の出力とを切り離した状態で、相互コンダクタンス増幅器２０１の出力を出力端の出力に近づけるグリッチ校正モードと、に切り替え可能に設けられている。
【選択図】図１
【解決手段】増幅装置１Ａは、互いに並列接続された２つのオートゼロ増幅器２１Ａ、２２Ａを備えている。オートゼロ増幅器２１Ａ、２２Ａは、出力端と相互コンダクタンス増幅器２０１の出力とを切り離して、相互コンダクタンス増幅器２０１のオフセット成分及び低周波雑音成分を低減させる校正信号をサンプリングするオフセット校正モードと、出力端と相互コンダクタンス増幅器２０１の出力とを接続して、校正信号によりオフセット成分及び低周波雑音成分が低減された相互コンダクタンス増幅器２０１の出力を出力端から出力させる増幅モードと、出力端と相互コンダクタンス増幅器２０１の出力とを切り離した状態で、相互コンダクタンス増幅器２０１の出力を出力端の出力に近づけるグリッチ校正モードと、に切り替え可能に設けられている。
【選択図】図１
【特許請求の範囲】
【請求項1】
出力端と第１増幅器の出力とを切り離して、前記第１増幅器の出力のオフセット成分及び低周波雑音成分を低減させる校正信号をサンプリングするオフセット校正モードと、
前記出力端と前記第１増幅器の出力とを接続して、前記校正信号によりオフセット成分及び低周波雑音成分が低減された前記第１増幅器の出力を前記出力端から出力させる増幅モードと、
前記出力端と前記第１増幅器の出力とを切り離した状態で、前記第１増幅器の出力を前記出力端の出力に近づけるグリッチ校正モードと、に切り替え可能なオートゼロ増幅器と、
前記オートゼロ増幅器を、前記オフセット校正モード、前記グリッチ校正モード、前記増幅モードの順に切り替え、該切り替えを繰り返す制御回路と、を備えた
増幅装置。
前記出力端と前記第１増幅器の出力とを接続して、前記校正信号によりオフセット成分及び低周波雑音成分が低減された前記第１増幅器の出力を前記出力端から出力させる増幅モードと、
前記出力端と前記第１増幅器の出力とを切り離した状態で、前記第１増幅器の出力を前記出力端の出力に近づけるグリッチ校正モードと、に切り替え可能なオートゼロ増幅器と、
前記オートゼロ増幅器を、前記オフセット校正モード、前記グリッチ校正モード、前記増幅モードの順に切り替え、該切り替えを繰り返す制御回路と、を備えた
増幅装置。
【請求項2】
請求項１に記載の増幅装置であって、
前記オートゼロ増幅器は、第２増幅器を有し、
前記制御回路は、前記グリッチ校正モード時に前記出力端と前記第１増幅器の出力との間に１倍のバッファ構成とした前記第２増幅器を接続する、
増幅装置。
前記オートゼロ増幅器は、第２増幅器を有し、
前記制御回路は、前記グリッチ校正モード時に前記出力端と前記第１増幅器の出力との間に１倍のバッファ構成とした前記第２増幅器を接続する、
増幅装置。
【請求項3】
請求項２に記載の増幅装置であって、
前記制御回路は、前記グリッチ校正モード時に前記第２増幅器を１倍のバッファ構成とし、前記増幅モード時に増幅器構成とした前記第２増幅器を、入力端と前記第１増幅器の出力との間に接続する、
増幅装置。
前記制御回路は、前記グリッチ校正モード時に前記第２増幅器を１倍のバッファ構成とし、前記増幅モード時に増幅器構成とした前記第２増幅器を、入力端と前記第１増幅器の出力との間に接続する、
増幅装置。
【請求項4】
請求項３に記載の増幅装置であって、
前記オートゼロ増幅器は、１倍バッファを有し、
前記制御回路は、前記オフセット校正モード時に、前記１倍バッファを前記出力端と前記第２増幅器の入力との間に接続する、
増幅装置。
前記オートゼロ増幅器は、１倍バッファを有し、
前記制御回路は、前記オフセット校正モード時に、前記１倍バッファを前記出力端と前記第２増幅器の入力との間に接続する、
増幅装置。
【請求項5】
請求項２又は３に記載の増幅装置であって、
前記オートゼロ増幅器は、前記第２増幅器の入力と前記出力端との間に接続されたフィルタ回路を有する、
増幅装置。
前記オートゼロ増幅器は、前記第２増幅器の入力と前記出力端との間に接続されたフィルタ回路を有する、
増幅装置。
【請求項6】
請求項１～５の何れか１項に記載の増幅装置であって、
前記オートゼロ増幅器が複数設けられ、
前記制御回路は、複数の前記オートゼロ増幅器の少なくとも１つを前記増幅モードに制御しているときに、他の前記オートゼロ増幅器の１つ以上を前記オフセット校正モード又は前記グリッチ校正モードに制御する、
増幅装置。
前記オートゼロ増幅器が複数設けられ、
前記制御回路は、複数の前記オートゼロ増幅器の少なくとも１つを前記増幅モードに制御しているときに、他の前記オートゼロ増幅器の１つ以上を前記オフセット校正モード又は前記グリッチ校正モードに制御する、
増幅装置。
【請求項7】
請求項１～５の何れか１項に記載の増幅装置であって、
前記オートゼロ増幅器として、前記増幅モード時に反転増幅する第１オートゼロ増幅器と、前記増幅モード時に非反転増幅する第２オートゼロ増幅器と、が設けられ、
前記制御回路は、前記第１オートゼロ増幅器を前記オフセット校正モード又は前記グリッチ校正モードに制御しているときに、前記第２オートゼロ増幅器を前記増幅モードに制御し、前記第２オートゼロ増幅器を前記オフセット校正モード又は前記グリッチ校正モードに制御しているときに、前記第１オートゼロ増幅器を前記増幅モードに制御する、
増幅装置。
前記オートゼロ増幅器として、前記増幅モード時に反転増幅する第１オートゼロ増幅器と、前記増幅モード時に非反転増幅する第２オートゼロ増幅器と、が設けられ、
前記制御回路は、前記第１オートゼロ増幅器を前記オフセット校正モード又は前記グリッチ校正モードに制御しているときに、前記第２オートゼロ増幅器を前記増幅モードに制御し、前記第２オートゼロ増幅器を前記オフセット校正モード又は前記グリッチ校正モードに制御しているときに、前記第１オートゼロ増幅器を前記増幅モードに制御する、
増幅装置。
【請求項8】
請求項１～７の何れか１項に記載の増幅装置であって、
前記制御回路は、前記オートゼロ増幅器を前記グリッチ校正モードに制御している時間を、前記オフセット校正モードに制御している時間よりも短くする、
増幅装置。
前記制御回路は、前記オートゼロ増幅器を前記グリッチ校正モードに制御している時間を、前記オフセット校正モードに制御している時間よりも短くする、
増幅装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、増幅装置に関する。
【背景技術】
【0002】
増幅器は、センサ信号等の増幅に広く用いられているが、いくつかの応用例では、増幅器内部のオフセット成分及び低周波雑音成分が非常に小さいことを要求される。従来の増幅器では、オフセット成分及び低周波雑音成分がその要求を満たすことができないため、オフセット成分及び低周波雑音成分を低減する手法が多く存在している。
【0003】
オフセット成分及び低周波雑音成分を低減する手法として、オートゼロ増幅器が知られている（特許文献１、非特許文献１）。オートゼロ増幅器は、内蔵している校正回路によって増幅器のオフセット成分及び低周波雑音成分を低減する手法である。一般にオートゼロ増幅器は、校正モードと増幅モードとを交互に動作させる。校正モードでは、オートゼロ増幅器に内蔵された増幅器は、反転入力及び非反転入力が短絡され、出力がサンプリング容量に接続される。これにより、サンプリング容量にオフセット成分及び低周波雑音成分を低減するための校正電圧がサンプリングされる。増幅モードでは、オートゼロ増幅器に内蔵された増幅器に入力信号が入力され、増幅器が入力信号を増幅した出力信号を出力する。また、増幅モードでは、サンプリングされた校正電圧によって出力信号に含まれるオフセット成分及び低周波雑音成分は低減される。
【0004】
そのため、一つのオートゼロ増幅器だけでは、校正モードのときに入力信号を増幅することができない。そこで、二つのオートゼロ増幅器を用意し、一方のオートゼロ増幅器が校正モードの時、他方が増幅モードとなり入力信号を増幅するように構成されたＰｉｎｇ－Ｐｏｎｇオートゼロ増幅器が採用されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】米国特許第６４７６６７１号明細書
【非特許文献】
【0006】
【非特許文献1】Ion E. Opris and Gregory T.A. Kovacs, “A Rail-to-Rail Ping-Pong Op-Amp”, IEEE J. Solid-State Circuits, vol. 31, no 9, pp. 1320-1324, Sep. 1996.
【発明の概要】
【発明が解決しようとする課題】
【0007】
上述したＰｉｎｇ－Ｐｏｎｇオートゼロ増幅器では、増幅モードをオートゼロ増幅器の一方から他方に切り替えるために、一方のオートゼロ増幅器の出力を出力端から切り離すと共に、他方のオートゼロ増幅器の出力を出力端に接続する。上述したオートゼロ増幅器の出力電圧は、校正モードと増幅モードとで違いがある。このため、他方のオートゼロ増幅器の出力と、出力端とに電圧差が生じ、図２０に示すように、出力端の出力電圧Ｖ２にノコギリ波状のグリッチノイズＮが発生してしまう。これにより、グリッチノイズＮの直流成分が増幅装置の残差オフセット成分となってしまうという問題があった。
【0008】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、グリッチノイズを低減することによって、残差オフセットを低減した増幅装置を提供することにある。
【課題を解決するための手段】
【0009】
前述した目的を達成するために、本発明に係る増幅装置は、下記［１］～［８］を特徴としている。
［１］
出力端と第１増幅器の出力とを切り離して、前記第１増幅器の出力のオフセット成分及び低周波雑音成分を低減させる校正信号をサンプリングするオフセット校正モードと、
前記出力端と前記第１増幅器の出力とを接続して、前記校正信号によりオフセット成分及び低周波雑音成分が低減された前記第１増幅器の出力を前記出力端から出力させる増幅モードと、
前記出力端と前記第１増幅器の出力とを切り離した状態で、前記第１増幅器の出力を前記出力端の出力に近づけるグリッチ校正モードと、に切り替え可能なオートゼロ増幅器と、
前記オートゼロ増幅器を、前記オフセット校正モード、前記グリッチ校正モード、前記増幅モードの順に切り替え、該切り替えを繰り返す制御回路と、を備えた
増幅装置であること。
［２］
［１］に記載の増幅装置であって、
前記オートゼロ増幅器は、第２増幅器を有し、
前記制御回路は、前記グリッチ校正モード時に前記出力端と前記第１増幅器の出力との間に１倍のバッファ構成とした前記第２増幅器を接続する、
増幅装置であること。
［３］
［２］に記載の増幅装置であって、
前記制御回路は、前記グリッチ校正モード時に前記第２増幅器を１倍のバッファ構成とし、前記増幅モード時に増幅器構成とした前記第２増幅器を、入力端と前記第１増幅器の出力との間に接続する、
増幅装置であること。
［４］
［３］に記載の増幅装置であって、
前記オートゼロ増幅器は、１倍バッファを有し、
前記制御回路は、前記オフセット校正モード時に、前記１倍バッファを前記出力端と前記第２増幅器の入力との間に接続する、
増幅装置であること。
［５］
［２］又は［３］に記載の増幅装置であって、
前記オートゼロ増幅器は、前記第２増幅器の入力と前記出力端との間に接続されたフィルタ回路を有する、
増幅装置であること。
［６］
［１］～［５］の何れか１項に記載の増幅装置であって、
前記オートゼロ増幅器が複数設けられ、
前記制御回路は、複数の前記オートゼロ増幅器の少なくとも１つを前記増幅モードに制御しているときに、他の前記オートゼロ増幅器の１つ以上を前記オフセット校正モード又は前記グリッチ校正モードに制御する、
増幅装置であること。
［７］
［１］～［５］の何れか１項に記載の増幅装置であって、
前記オートゼロ増幅器として、前記増幅モード時に反転増幅する第１オートゼロ増幅器と、前記増幅モード時に非反転増幅する第２オートゼロ増幅器と、が設けられ、
前記制御回路は、前記第１オートゼロ増幅器を前記オフセット校正モード又は前記グリッチ校正モードに制御しているときに、前記第２オートゼロ増幅器を前記増幅モードに制御し、前記第２オートゼロ増幅器を前記オフセット校正モード又は前記グリッチ校正モードに制御しているときに、前記第１オートゼロ増幅器を前記増幅モードに制御する、
増幅装置であること。
［８］
［１］～［７］の何れか１項に記載の増幅装置であって、
前記制御回路は、前記オートゼロ増幅器を前記グリッチ校正モードに制御している時間を、前記オフセット校正モードに制御している時間よりも短くする、
増幅装置であること。
［１］
出力端と第１増幅器の出力とを切り離して、前記第１増幅器の出力のオフセット成分及び低周波雑音成分を低減させる校正信号をサンプリングするオフセット校正モードと、
前記出力端と前記第１増幅器の出力とを接続して、前記校正信号によりオフセット成分及び低周波雑音成分が低減された前記第１増幅器の出力を前記出力端から出力させる増幅モードと、
前記出力端と前記第１増幅器の出力とを切り離した状態で、前記第１増幅器の出力を前記出力端の出力に近づけるグリッチ校正モードと、に切り替え可能なオートゼロ増幅器と、
前記オートゼロ増幅器を、前記オフセット校正モード、前記グリッチ校正モード、前記増幅モードの順に切り替え、該切り替えを繰り返す制御回路と、を備えた
増幅装置であること。
［２］
［１］に記載の増幅装置であって、
前記オートゼロ増幅器は、第２増幅器を有し、
前記制御回路は、前記グリッチ校正モード時に前記出力端と前記第１増幅器の出力との間に１倍のバッファ構成とした前記第２増幅器を接続する、
増幅装置であること。
［３］
［２］に記載の増幅装置であって、
前記制御回路は、前記グリッチ校正モード時に前記第２増幅器を１倍のバッファ構成とし、前記増幅モード時に増幅器構成とした前記第２増幅器を、入力端と前記第１増幅器の出力との間に接続する、
増幅装置であること。
［４］
［３］に記載の増幅装置であって、
前記オートゼロ増幅器は、１倍バッファを有し、
前記制御回路は、前記オフセット校正モード時に、前記１倍バッファを前記出力端と前記第２増幅器の入力との間に接続する、
増幅装置であること。
［５］
［２］又は［３］に記載の増幅装置であって、
前記オートゼロ増幅器は、前記第２増幅器の入力と前記出力端との間に接続されたフィルタ回路を有する、
増幅装置であること。
［６］
［１］～［５］の何れか１項に記載の増幅装置であって、
前記オートゼロ増幅器が複数設けられ、
前記制御回路は、複数の前記オートゼロ増幅器の少なくとも１つを前記増幅モードに制御しているときに、他の前記オートゼロ増幅器の１つ以上を前記オフセット校正モード又は前記グリッチ校正モードに制御する、
増幅装置であること。
［７］
［１］～［５］の何れか１項に記載の増幅装置であって、
前記オートゼロ増幅器として、前記増幅モード時に反転増幅する第１オートゼロ増幅器と、前記増幅モード時に非反転増幅する第２オートゼロ増幅器と、が設けられ、
前記制御回路は、前記第１オートゼロ増幅器を前記オフセット校正モード又は前記グリッチ校正モードに制御しているときに、前記第２オートゼロ増幅器を前記増幅モードに制御し、前記第２オートゼロ増幅器を前記オフセット校正モード又は前記グリッチ校正モードに制御しているときに、前記第１オートゼロ増幅器を前記増幅モードに制御する、
増幅装置であること。
［８］
［１］～［７］の何れか１項に記載の増幅装置であって、
前記制御回路は、前記オートゼロ増幅器を前記グリッチ校正モードに制御している時間を、前記オフセット校正モードに制御している時間よりも短くする、
増幅装置であること。
【発明の効果】
【0010】
本発明によれば、グリッチノイズを低減することによって、残差オフセットを低減した増幅装置を提供できる。
【0011】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【0012】
【発明を実施するための形態】
【0013】
本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。
【0014】
（第１実施形態）
図１～図３は、第１実施形態の増幅装置の構成を示す図である。第１実施形態の増幅装置１Ａは、Ｐｉｎｇ－Ｐｏｎｇオートゼロ増幅器から構成されている。増幅装置１Ａは、並列に接続された２つのオートゼロ増幅器２１Ａ、２２Ａ（第１オートゼロ増幅器、第２オートゼロ増幅器）を備える。オートゼロ増幅器２１Ａ、２２Ａは、並列に接続され、入力を反転増幅する。２つのオートゼロ増幅器２１Ａ、２２Ａは同じ構成である。ここではオートゼロ増幅器２１Ａを代表して説明して、オートゼロ増幅器２２Ａの詳細な説明については省略する。
図１～図３は、第１実施形態の増幅装置の構成を示す図である。第１実施形態の増幅装置１Ａは、Ｐｉｎｇ－Ｐｏｎｇオートゼロ増幅器から構成されている。増幅装置１Ａは、並列に接続された２つのオートゼロ増幅器２１Ａ、２２Ａ（第１オートゼロ増幅器、第２オートゼロ増幅器）を備える。オートゼロ増幅器２１Ａ、２２Ａは、並列に接続され、入力を反転増幅する。２つのオートゼロ増幅器２１Ａ、２２Ａは同じ構成である。ここではオートゼロ増幅器２１Ａを代表して説明して、オートゼロ増幅器２２Ａの詳細な説明については省略する。
【0015】
オートゼロ増幅器２１Ａは、相互コンダクタンス増幅器２０１（第１増幅器）と、オフセット校正回路２０２と、グリッチ校正回路２０３Ａとを有して構成される。相互コンダクタンス増幅器２０１は、入力端に供給される信号Ｖｉｎを増幅して出力端から信号Ｖｏｕｔとして出力する。
【0016】
オフセット校正回路２０２は、信号Ｖｏｕｔに含まれる相互コンダクタンス増幅器２０１、後述する相互コンダクタンス増幅器２０５、２０６のオフセット成分及び低周波雑音成分を低減させる回路である。オフセット校正回路２０２は、スイッチＳ１、Ｓ２、スイッチＳ３１、Ｓ３２、スイッチＳ４１、Ｓ４２と、相互コンダクタンス増幅器２０４と、サンプリング容量Ｃ１、Ｃ２と、を備えている。
【0017】
スイッチＳ１は、正側の入力端と、相互コンダクタンス増幅器２０１の反転入力との間に接続されている。スイッチＳ２は、相互コンダクタンス増幅器２０１の反転入力と、非反転入力との間に接続されている。スイッチＳ３１、Ｓ３２は、相互コンダクタンス増幅器２０１の出力と、出力端との間に接続されている。即ち、スイッチＳ３１は、相互コンダクタンス増幅器２０１の正側の出力と、正側の出力端との間に接続されている。スイッチＳ３２は、相互コンダクタンス増幅器２０１の負側の出力と、負側の出力端との間に接続されている。
【0018】
スイッチＳ４１、Ｓ４２は、相互コンダクタンス増幅器２０１の出力と、スイッチＳ３１、Ｓ３２との接続点と、サンプリング容量Ｃ１、Ｃ２との間に接続されている。サンプリング容量Ｃ１は、一端がグランドに接続され、他端がスイッチＳ４２を介して相互コンダクタンス増幅器２０１の負側の出力に接続されている。サンプリング容量Ｃ２は、一端がグランドに接続され、他端がスイッチＳ４１を介して相互コンダクタンス増幅器２０１の正側の出力に接続されている。相互コンダクタンス増幅器２０４は、反転入力にサンプリング容量Ｃ１の他端が接続され、非反転入力にサンプリング容量Ｃ２の他端が接続される。また、相互コンダクタンス増幅器２０４は、正側の出力が相互コンダクタンス増幅器２０１の負側の出力に接続され、負側の出力が相互コンダクタンス増幅器２０１の正側の出力に接続されている。
【0019】
オフセット校正回路２０２によりオートゼロ増幅器２１Ａは、動作モードとして、校正モードであるオフセット校正モードと、増幅モードとを有する。オフセット校正モードは、相互コンダクタンス増幅器２０１や後述する相互コンダクタンス増幅器２０５、２０６のオフセット成分及び低周波雑音成分を低減するための校正電圧をサンプリング容量Ｃ１、Ｃ２にサンプリングするモードである。
【0020】
図１に示すように、オフセット校正モードでは、スイッチＳ１がオフ、スイッチＳ２がオンされる。これにより、相互コンダクタンス増幅器２０１の反転入力、非反転入力が短絡され、相互コンダクタンス増幅器２０１からはオフセット成分及び低周波雑音成分が出力される。また、オフセット校正モードでは、スイッチＳ３１、Ｓ３２がオフされて、相互コンダクタンス増幅器２０１の出力が出力端から切り離される。また、オフセット校正モードでは、スイッチＳ４１、Ｓ４２がオンされ、相互コンダクタンス増幅器２０１の出力と、サンプリング容量Ｃ１、Ｃ２とが接続される。これにより、相互コンダクタンス増幅器２０１から出力されるオフセット成分及び低周波雑音成分を校正電圧としてサンプリング容量Ｃ１、Ｃ２にサンプリングすることができる。
【0021】
増幅モードは、相互コンダクタンス増幅器２０１に信号Ｖｉｎを入力して、相互コンダクタンス増幅器２０１から信号Ｖｉｎを増幅した信号Ｖｏｕｔを出力させる。また、増幅モードでは、サンプリングされた校正電圧によって信号Ｖｏｕｔに含まれるオフセット成分及び低周波雑音成分は低減される。
【0022】
図３に示すように、増幅モードでは、スイッチＳ２がオフ、スイッチＳ１、スイッチＳ３１、Ｓ３２がオンされる。これにより、入力端、出力端に相互コンダクタンス増幅器２０１が接続され、相互コンダクタンス増幅器２０１により信号Ｖｉｎを増幅した信号Ｖｏｕｔが出力端から出力される。また、増幅モードでは、スイッチＳ４１、Ｓ４２がオフされる。これにより、サンプリング容量Ｃ１、Ｃ２にサンプリングされた校正電圧が相互コンダクタンス増幅器２０４を介して相互コンダクタンス増幅器２０１の出力に印加され、信号Ｖｏｕｔに含まれるオフセット成分及び低周波雑音成分が低減される。
【0023】
増幅装置１Ａは、オートゼロ増幅器２１Ａがオフセット校正モードに切り替えられると、オートゼロ増幅器２２Ａが増幅モードに切り替えられる。オートゼロ増幅器２１Ａが増幅モードに切り替えられると、オートゼロ増幅器２２Ａがオフセット校正モードに切り替えられる。これにより、増幅装置１Ａは、オフセット成分及び低周波成分が低減された信号Ｖｏｕｔを常時、出力することができる。
【0024】
相互コンダクタンス増幅器２０１の出力電圧Ｖ１は、オフセット校正モードと増幅モードとで異なる。このため、オフセット校正モードから増幅モードに切り替えられ、スイッチＳ３１、Ｓ３２をオンすると、相互コンダクタンス増幅器２０１の出力電圧Ｖ１と、出力端の出力電圧Ｖ２との電圧差によって出力端からノコギリ波状のグリッチノイズが発生してしまう。そこで、本実施形態では、グリッチ校正回路２０３Ａを設けて、校正モードを上述したオフセット校正モードと、後述するグリッチ校正モードとに分け、校正モードから増幅モードに切り替える前に、出力電圧Ｖ１を出力電圧Ｖ２に近づける。
【0025】
グリッチ校正回路２０３Ａは、２つの相互コンダクタンス増幅器２０５、２０６（第２増幅器）と、スイッチＳ５１、Ｓ５２と、スイッチＳ６１、Ｓ６２とを備えている。相互コンダクタンス増幅器２０５は、反転入力が出力端の負側に接続され、非反転入力がスイッチＳ５１を介して負側の出力に接続されている。相互コンダクタンス増幅器２０５は、正側の出力が相互コンダクタンス増幅器２０１の正側の出力に接続され、負側の出力が相互コンダクタンス増幅器２０１の負側の出力に接続されている。
【0026】
相互コンダクタンス増幅器２０６は、非反転入力が出力端の正側に接続され、反転入力がスイッチＳ５２を介して正側の出力に接続されている。相互コンダクタンス増幅器２０６は、正側の出力が相互コンダクタンス増幅器２０１の正側の出力に接続され、負側の出力が相互コンダクタンス増幅器２０１の負側の出力に接続されている。また、スイッチＳ６１、Ｓ６２は、相互コンダクタンス増幅器２０５、２０６の反転入力と非反転入力との間に接続されている。
【0027】
グリッチ校正回路２０３Ａを設けることにより、増幅装置１Ａは、校正モードとして、上述したオフセット校正モードと、グリッチ校正モードとを有する。オフセット校正モードにおいて、グリッチ校正回路２０３Ａは、図１に示すように、スイッチＳ６１、Ｓ６２がオン、スイッチＳ５１、Ｓ５２がオフされる。これにより、相互コンダクタンス増幅器２０５、２０６は、自身のオフセット成分及び低周波雑音成分を、相互コンダクタンス増幅器２０１の出力に印加する。これにより、相互コンダクタンス増幅器２０５、２０６のオフセット成分及び低周波雑音成分もサンプリング容量Ｃ１、Ｃ２に校正電圧としてサンプリングされる。
【0028】
グリッチ校正モードは、出力電圧Ｖ１を出力電圧Ｖ２に近づけるモードである。グリッチ校正モードにおいて、グリッチ校正回路２０３Ａは、図２に示すように、スイッチＳ５１、Ｓ５２がオン、スイッチＳ６１、Ｓ６２がオフされる。これにより、ゲインが１倍のバッファ構成となった相互コンダクタンス増幅器２０５、２０６が、相互コンダクタンス増幅器２０１の出力と、出力端との間に接続される。そして、相互コンダクタンス増幅器２０１の出力に接続された寄生容量Ｃｐが出力端の出力電圧Ｖ２にチャージされ、出力電圧Ｖ１が出力電圧Ｖ２に近づく。
【0029】
また、グリッチ校正モードでは、スイッチＳ４１、Ｓ４２もオフされる。これにより、サンプリング容量Ｃ１、Ｃ２にサンプリングされた校正電圧が相互コンダクタンス増幅器２０１の出力に印加され、相互コンダクタンス増幅器２０１の出力に印加される出力電圧Ｖ２に含まれるオフセット成分及び低周波雑音成分が低減される。
【0030】
増幅モードでは、図３に示すように、スイッチＳ６１、Ｓ６２がオン、スイッチＳ５１、Ｓ５２がオフされる。
【0031】
次に、上述した構成の増幅装置の動作について図４に示すタイムチャートを参照して説明する。オートゼロ増幅器２１ＡのスイッチＳ１、Ｓ３１、Ｓ３２には、クロックＣＬＫ１が供給され、スイッチＳ２には、クロックＣＬＫ２が供給され、スイッチＳ４１、Ｓ４２には、クロックＣＬＫ３が供給される。スイッチＳ５１、Ｓ５２は、クロックＣＬＫ４が供給され、スイッチＳ６１、Ｓ６２は、クロックＣＬＫ５が供給される。このクロックＣＬＫ１～ＣＬＫ５により、オートゼロ増幅器２１Ａは、オフセット校正モード（図１）と、グリッチ校正モード（図２）と、増幅モード（図３）と、の順に動作モードが切り替わり、この切り替わりを繰り返す。このクロックＣＬＫ１～ＣＬＫ５を供給する回路（図示せず）が、オートゼロ増幅器２１Ａ、２２Ａの制御回路を構成する。
【0032】
オートゼロ増幅器２２ＡのスイッチＳ１、Ｓ２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２、Ｓ５１、Ｓ５２、Ｓ６１、Ｓ６２には、クロックＣＬＫ１～ＣＬＫ５の位相を１８０度ずらしたクロックが供給される。同様に、オートゼロ増幅器２２Ａは、オフセット校正モードと、グリッチ校正モードと、増幅モードと、の順に動作モードが切り替わる。このとき、オートゼロ増幅器２１Ａが増幅モードのときに、オートゼロ増幅器２２Ａは、オフセット校正モード、グリッチ校正モードとなる。また、オートゼロ増幅器２１Ａがオフセット校正モード、グリッチ校正モードのときに、オートゼロ増幅器２２Ａは増幅モードとなる。
【0033】
上述した実施形態によれば、グリッチ校正モードにおいて、相互コンダクタンス増幅器２０１の出力電圧Ｖ１は、図５中の点線で示すように、出力電圧Ｖ２に近づく。これにより、出力電圧Ｖ１を出力電圧Ｖ２に近づけた状態で増幅モードに切り替えることができ、図５に示すように、グリッチノイズＮを低減することができる。
【0034】
また、上述した実施形態によれば、グリッチ校正モードにおいて、出力端と相互コンダクタンス増幅器２０１との出力との間にゲインが１倍の相互コンダクタンス増幅器２０５、２０６を接続して、出力電圧Ｖ１を出力電圧Ｖ２に近づける。この相互コンダクタンス増幅器２０５、２０６により、出力電圧Ｖ２に影響を与えることなく、相互コンダクタンス増幅器２０１の出力に、出力電圧Ｖ２を供給することができる。
【0035】
また、上述した実施形態によれば、２つのオートゼロ増幅器２１Ａ、２２Ａが設けられ、オートゼロ増幅器２１Ａ、２２Ａの一方がオフセット校正モード又はグリッチ校正モードに制御しているときに、他方が増幅モードに制御される。これにより、出力端から常に信号Ｖｉｎを増幅した信号Ｖｏｕｔを出力することができる。
【0036】
また、上述した実施形態によれば、オートゼロ増幅器２１Ａ、２２Ａをグリッチ校正モードとする時間は、オフセット校正モードとする時間よりも短い。
【0037】
（第２実施形態）
次に、第２実施形態について説明する。図６～図８は、第２実施形態の増幅装置の構成を示す図である。図６～図８において、上述した第１実施形態において既に説明した図１～図３に示す増幅装置１Ａと同等の部分には、同一符号を付してその詳細な説明を省略する。
次に、第２実施形態について説明する。図６～図８は、第２実施形態の増幅装置の構成を示す図である。図６～図８において、上述した第１実施形態において既に説明した図１～図３に示す増幅装置１Ａと同等の部分には、同一符号を付してその詳細な説明を省略する。
【0038】
増幅装置１Ｂは、２つのオートゼロ増幅器２１Ｂ、２２Ｂを備えている。オートゼロ増幅器２１Ｂ、２２Ｂは、図１～図３に示すグリッチ校正回路２０３Ａに代え信号Ｖｉｎの増幅機能を有するグリッチ校正回路２０３Ｂを備えていてもよい。グリッチ校正回路２０３Ｂは、第１実施形態と同様に、２つの相互コンダクタンス増幅器２０５、２０６と、スイッチＳ５１、Ｓ５２、Ｓ６１、Ｓ６２とを備えている。また、グリッチ校正回路２０３Ｂは、スイッチＳ７１～Ｓ７４をさらに備えている。
【0039】
スイッチＳ７１～Ｓ７４は、相互コンダクタンス増幅器２０５、２０６の入力と、入力端との間に接続されている。即ち、スイッチＳ７１、Ｓ７３は、相互コンダクタンス増幅器２０５、２０６の反転入力と、正側の入力端との間に接続され、スイッチＳ７２、Ｓ７４は、相互コンダクタンス増幅器２０５、２０６の非反転入力と、負側の入力端との間に接続される。これらスイッチＳ７１～Ｓ７４には、クロックＣＬＫ１が供給され、増幅モード時に相互コンダクタンス増幅器２０５、２０６の入力に入力端を接続し、信号Ｖｉｎを入力する。
【0040】
また、相互コンダクタンス増幅器２０５、２０６の入力と出力端との間にスイッチＳ８１、Ｓ８２が設けられる。スイッチＳ８１、Ｓ８２には、クロックＣＬＫ２が供給され、増幅モード時に相互コンダクタンス増幅器２０５、２０６の入力と出力端との接続を切り離す。
【0041】
さらに、スイッチＳ６１、Ｓ６２には、ＣＬＫ５に代えてＣＬＫ３が供給される。これにより、増幅モード時に相互コンダクタンス増幅器２０５、２０６の反転入力、非反転入力が短絡されない。よって、増幅モード時に、相互コンダクタンス増幅器２０５、２０６の入力に信号Ｖｉｎが入力される。相互コンダクタンス増幅器２０５、２０６は、信号Ｖｉｎを増幅して、相互コンダクタンス増幅器２０１の出力に印加する。これにより、相互コンダクタンス増幅器２０５、２０６は、信号Ｖｉｎの増幅にも寄与することができる。すなわち、増幅モード時には、相互コンダクタンス増幅器２０５、２０６は増幅器として機能する。また、第２実施形態では、相互コンダクタンス増幅器２０１を備えていたが、これに限ったものではなく、相互コンダクタンス増幅器２０１は省略してもよい。
【0042】
（第３実施形態）
次に、第３実施形態について説明する。図９～図１１は、第３実施形態の増幅装置の構成を示す図である。図９～図１１において、上述した第２実施形態において既に説明した図６～図８に示す増幅装置１Ｂと同等の部分には、同一符号を付してその詳細な説明を省略する。
次に、第３実施形態について説明する。図９～図１１は、第３実施形態の増幅装置の構成を示す図である。図９～図１１において、上述した第２実施形態において既に説明した図６～図８に示す増幅装置１Ｂと同等の部分には、同一符号を付してその詳細な説明を省略する。
【0043】
増幅装置１Ｃは、２つのオートゼロ増幅器２１Ｃ、２２Ｃを備えている。オートゼロ増幅器２１Ｃ、２２Ｃは、図６～図８に示すグリッチ校正回路２０３Ｂに代えてグリッチ校正回路２０３Ｃを備える。実際の回路には、図９～図１１に示すように、出力端と相互コンダクタンス増幅器２０５、２０６の入力には、寄生容量Ｃｐ１、Ｃｐ２が存在する。このため、第２実施形態のように、グリッチ校正モードに切り替わり、相互コンダクタンス増幅器２０５、２０６の入力が、出力端に接続されると、寄生容量Ｃｐ１、Ｃｐ２に電荷がチャージされる。この寄生容量Ｃｐ１、Ｃｐ２へのチャージにより出力端にグリッチノイズが現れるおそれがある。そこで、第３実施形態のグリッチ校正回路２０３Ｃでは、１倍バッファ２０７、２０８を設けて、寄生容量Ｃｐ１、Ｃｐ２に電荷をチャージしてからグリッチ校正モードに切り替える。
【0044】
詳しく説明すると、第３実施形態のグリッチ校正回路２０３Ｃは、第２実施形態と同様に、相互コンダクタンス増幅器２０５、２０６と、スイッチＳ５１、Ｓ５２、Ｓ６１、Ｓ６２、Ｓ７１～Ｓ７４、Ｓ８１、Ｓ８２とに加えて、１倍バッファ２０７、２０８と、スイッチＳ９１、Ｓ９２と、を備えている。スイッチＳ９１、Ｓ９２には、クロックＣＬＫ３を供給し、オフセット校正モードにのみオンさせる。
【0045】
これにより、オフセット校正モード時に１倍バッファ２０７、２０８を介して寄生容量Ｃｐ１、Ｃｐ２にチャージすることができる。また、１倍バッファ２０７、２０８を介して、寄生容量Ｃｐ１、Ｃｐ２と、出力端とを接続しているため、出力端に寄生容量Ｃｐ１、Ｃｐ２へのチャージによるグリッチノイズが発生することがない。
【0046】
次に、グリッチ校正モードに切り替わり、スイッチＳ８１、Ｓ８２がオンされ、出力端に相互コンダクタンス増幅器２０５、２０６の入力が接続されると、既に寄生容量Ｃｐ１、Ｃｐ２には電荷がある程度チャージされているため、グリッチノイズの発生を低減させることができる。１倍バッファ２０７、２０８にはオフセット成分が存在するため、寄生容量Ｃｐ１、Ｃｐ２にチャージされる電荷は出力電圧Ｖ２とはオフセット成分の分だけずれてしまうが、１倍バッファ２０７、２０８のオフセット成分以上に出力電圧Ｖ２が大きいときに有効である。
【0047】
なお、図９～図１１は、オートゼロ増幅器２１Ｃ、２２Ｃにそれぞれ２つの１倍バッファ２０７、２０８を設けていたが、これに限ったものではない。図１２に示すように、２つのオートゼロ増幅器２１Ｃ、２２Ｃで２つの１倍バッファ２０７、２０８を共用してもよい。
【0048】
また、図１３に示すように、２つのバッファ２０７、２０８に代えてフィルタ回路２０９を設け、また共用してもよい。出力端と相互コンダクタンス増幅器２０５、２０６の入力とは上記フィルタ回路２０９を介して接続されている。この場合も、寄生容量Ｃｐ１、Ｃｐ２の充放電が原因となるグリッチノイズが出力端に現れる量を低減することができる。
【0049】
（第４実施形態）
次に、第４実施形態について説明する。図１４は、第４実施形態における増幅装置の構成を示す図である。上述した第１～第３実施形態に示す増幅装置１Ａ～１Ｃにさらに増幅器１００を接続して、２段の増幅装置としてもよい。増幅器１００の内部回路を多段構成として、２段以上の増幅装置としてもよい。
次に、第４実施形態について説明する。図１４は、第４実施形態における増幅装置の構成を示す図である。上述した第１～第３実施形態に示す増幅装置１Ａ～１Ｃにさらに増幅器１００を接続して、２段の増幅装置としてもよい。増幅器１００の内部回路を多段構成として、２段以上の増幅装置としてもよい。
【0050】
（第５実施形態）
次に、第５実施形態について説明する。図１５は、第５実施形態における増幅装置を組み込んだチョッパ安定化増幅器の構成を示す図である。第５実施形態における増幅装置は、チョッパ安定化増幅器に用いられている。チョッパ安定化増幅器１Ｄは、チョッパ変調器３１と、相互コンダクタンス増幅器３２と、第１～第４実施形態に示すオートゼロ増幅器２１Ａ～２１Ｃ、２２Ａ～２２Ｃを含んだチョッパ変調器３３と、増幅器３４Ａと、を備えている。
次に、第５実施形態について説明する。図１５は、第５実施形態における増幅装置を組み込んだチョッパ安定化増幅器の構成を示す図である。第５実施形態における増幅装置は、チョッパ安定化増幅器に用いられている。チョッパ安定化増幅器１Ｄは、チョッパ変調器３１と、相互コンダクタンス増幅器３２と、第１～第４実施形態に示すオートゼロ増幅器２１Ａ～２１Ｃ、２２Ａ～２２Ｃを含んだチョッパ変調器３３と、増幅器３４Ａと、を備えている。
【0051】
チョッパ変調器３１は、入力端により入力される信号Ｖｉｎを高周波帯に変調する（図１６（Ａ）、（Ｂ）参照）。相互コンダクタンス増幅器３２は、チョッパ変調器３１の出力を増幅する。チョッパ変調器３３は、相互コンダクタンス増幅器３２の出力の信号成分を低周波帯域に変調し、オフセット成分及び低周波雑音成分を高周波帯域に変調する（図１６（Ｂ）、（Ｃ）参照）。
【0052】
増幅器３４Ａは、チョッパ変調器３１により復調された信号を増幅する。第５実施形態では、増幅器３４Ａは、相互コンダクタンス増幅器３４１と、増幅器３４２と、相互コンダクタンス増幅器３４１と増幅器３４２の位相補償を行う位相補償回路３４３とを有している。相互コンダクタンス増幅器３４１の出力には、増幅器３４２の入力が接続され、増幅器３４２の出力が、チョッパ安定化増幅器の出力端となる。
【0053】
位相補償回路３４３は、容量Ｃｃ１～Ｃｃ３から構成されている。容量Ｃｃ１は、増幅器３４２の入力と出力との間に接続される。容量Ｃｃ２は、相互コンダクタンス増幅器３４１の反転入力と、増幅器３４２の出力との間に接続される。容量Ｃｃ３は、相互コンダクタンス増幅器３４１の非反転入力とグランドとの間に接続される。また、相互コンダクタンス増幅器３４１の出力と増幅器３４２の入力との間にフィードフォワードアンプとして機能する相互コンダクタンス増幅器３５を接続してもよい。
【0054】
チョッパ変調器３３には、図１７に示すようにノイズリダクションループ回路３３１が設けられている。同図に示すように、チョッパ変調器３３は、ノイズリダクションループ回路３３１と、チョッパ変調器本体３３３と、を備えている。
【0055】
ノイズリダクションループ回路３３１は、相互コンダクタンス増幅器３２のオフセット成分を抽出し、抽出したオフセット成分及び低周波雑音成分を相互コンダクタンス増幅器３２の出力に負帰還する回路である。このノイズリダクションループ回路３３１により相互コンダクタンス増幅器３２において発生するオフセット成分及び低周波雑音成分を低減して、チョッパ変調器３３の出力に含まれるリップルノイズを低減できる（図１６（Ｂ）、図１６（Ｃ）参照）。
【0056】
ノイズリダクションループ回路３３１は、入力が相互コンダクタンス増幅器３２の出力に接続され、入力を増幅する上述した第１～第４実施形態に示す増幅装置１Ａ～１Ｃと、増幅装置１Ａ～１Ｃの出力の高周波信号成分を低減するフィルタ回路３３４と、フィルタ回路３３４の出力を増幅して、相互コンダクタンス増幅器３２の出力に印加する相互コンダクタンス増幅器３３５とを有する構成である。ノイズリダクションループ回路３３１は、フィルタ回路３３４によって相互コンダクタンス増幅器３２のオフセット成分を抽出し、相互コンダクタンス増幅器３２の出力にフィードバックして、オフセット成分及び低周波雑音を低減する。
【0057】
チョッパ変調器３３には、図１８に示すようにリップル校正回路３３２が設けられていてもよい。同図に示すように、チョッパ変調器３３は、リップル校正回路３３２と、チョッパ変調器本体３３３と、を備えている。リップル校正回路３３２は、チョッパ変調器３３の出力のうち高周波雑音成分（リップルノイズ）を抽出して、抽出したリップルノイズを変調してオフセット成分に変調し、変調したオフセット成分を相互コンダクタンス増幅器３２の出力に負帰還する回路である。リップル校正回路３３２により、相互コンダクタンス増幅器３２の出力に含まれるオフセット成分を低減して、チョッパ変調器３３の出力に含まれるリップルノイズを低減できる（図１６（Ｂ）、（Ｃ）参照）。
【0058】
リップル校正回路３３２は、チョッパ変調器３３の出力に入力が接続され、入力される低周波雑音成分を低減し、リップルノイズを検出するハイパスフィルタ３３６と、ハイパスフィルタ３３６の出力のリップルノイズを低周波成分に復調してオフセット成分に変調する位相反転オートゼロ増幅器３３７と、位相反転オートゼロ増幅器３３７の出力の高周波成分を低減するフィルタ回路３３８と、フィルタ回路３３８の出力を増幅して、相互コンダクタンス増幅器３２の出力に印加する相互コンダクタンス増幅器３３９とを有する構成である。
【0059】
位相反転オートゼロ増幅器３３７は、上述した第１～第４実施形態で説明した２つのオートゼロ増幅器２１Ａ～２１Ｃ、２２Ａ～２２Ｃを有して構成される。オートゼロ増幅器２１Ａ～２１Ｃは、入力を反転増幅する。オートゼロ増幅器２２Ａ～２２Ｃは、入力を非反転増幅する。以上の構成の位相反転オートゼロ増幅器３３７によれば、２つのオートゼロ増幅器２１Ａ～２１Ｃ、２２Ａ～２２Ｃを増幅モード、校正モードに交互に切り替えると、反転増幅、非反転増幅に交互に切り替える。これにより、位相反転オートゼロ増幅器３３７は、入力を変調することができる。
【0060】
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。
【0061】
例えば、上述した第５実施形態で示した出力段の増幅器３４Ａは、相互コンダクタンス増幅器３４１と、増幅器３４２とから構成されていたが、これに限ったものではない。例えば、図１９に示すように、２つの相互コンダクタンス増幅器３４４、３４５から構成された増幅器３４Ｂを設けてもよい。図１９に示す例では、位相補償回路３４６は、２つの容量Ｃｃ４、Ｃｃ５から構成されている。容量Ｃｃ４は、相互コンダクタンス増幅器３４４の反転入力と正極側の出力との間に接続されている。容量Ｃｃ５は、相互コンダクタンス増幅器３４４の非反転入力と負極側の出力との間に接続されている。
【0062】
また、上述した実施形態によれば、増幅装置１Ａ～１Ｃは、２つのオートゼロ増幅器２１Ａ～２１Ｃ、２２Ａ～２２Ｃを備えていたが、これに限ったものではない。増幅装置は、３つ以上のオートゼロ増幅器を備えてもよい。３つ以上のオートゼロ増幅器のうち少なくとも一つが増幅モードになるように制御される。
【0063】
また、上述した実施形態によれば、グリッチ校正モード時に、出力端と、相互コンダクタンス増幅器２０１の出力との間を１倍バッファ構成の相互コンダクタンス増幅器２０５、２０６を介して接続することにより、出力端に影響を与えずに出力電圧Ｖ１を出力電圧Ｖ２に近づけていたが、これに限ったものではない。コンデンサを用いて、出力電圧Ｖ１を出力電圧Ｖ２に近づけるようにしてもよい。
【符号の説明】
【0064】
１Ａ～１Ｃ 増幅装置
２１Ａ～２１Ｃ オートゼロ増幅器（第１オートゼロ増幅器）
２２Ａ～２２Ｃ オートゼロ増幅器（第２オートゼロ増幅器）
２０１ 相互コンダクタンス増幅器（第１増幅器）
２０５、２０６ 相互コンダクタンス増幅器（第２増幅器）
２０７、２０８ １倍バッファ
２０９ フィルタ回路
２１Ａ～２１Ｃ オートゼロ増幅器（第１オートゼロ増幅器）
２２Ａ～２２Ｃ オートゼロ増幅器（第２オートゼロ増幅器）
２０１ 相互コンダクタンス増幅器（第１増幅器）
２０５、２０６ 相互コンダクタンス増幅器（第２増幅器）
２０７、２０８ １倍バッファ
２０９ フィルタ回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】