(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022131332
(43)【公開日】2022-09-07
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 31/10 20060101AFI20220831BHJP
H01L 27/146 20060101ALI20220831BHJP
【FI】
H01L31/10 H
H01L27/146 A
H01L31/10 E
【審査請求】未請求
【請求項の数】3
【出願形態】OL
(21)【出願番号】P 2021030218
(22)【出願日】2021-02-26
【新規性喪失の例外の表示】特許法第30条第2項適用申請有り 令和2年12月8日 https://www.ite.or.jp/winter/2020/winter2020.zipにて公開 令和2年12月24日 映像情報メディア学会 創立70周年記念大会 にて公開
(71)【出願人】
【識別番号】304023318
【氏名又は名称】国立大学法人静岡大学
(71)【出願人】
【識別番号】308033711
【氏名又は名称】ラピスセミコンダクタ株式会社
(74)【代理人】
【識別番号】110001519
【氏名又は名称】特許業務法人太陽国際特許事務所
(72)【発明者】
【氏名】川人 祥二
(72)【発明者】
【氏名】安富 啓太
(72)【発明者】
【氏名】三浦 規之
(72)【発明者】
【氏名】谷畑 篤史
【テーマコード(参考)】
4M118
5F849
【Fターム(参考)】
4M118AA01
4M118AB03
4M118CA02
4M118CA03
4M118CB01
4M118CB05
4M118DD04
4M118EA06
4M118FA28
4M118FA33
4M118GA02
5F849AA14
5F849BA01
5F849BA03
5F849BA21
5F849BA25
5F849BA26
5F849BB03
5F849BB07
5F849DA11
5F849DA44
5F849EA04
5F849EA06
5F849FA11
5F849GA03
5F849GA04
5F849LA01
5F849XB04
5F849XB43
(57)【要約】
【課題】集積度を高めることで電荷の収集効率を高めた半導体装置を提供することを目的とする。
【解決手段】半導体装置10は、BOX層22の第1の面と対向する第2の面に接した支持基板14に形成された、素子領域に対応する第1領域と異なる第2領域に設けられたp型の電極24と、BOX層22の第2の面に接した支持基板14に形成された一部の領域であり、第1領域、及び電極24を覆う領域を少なくとも含む領域に設けられた、電位が中性化されたp型の電荷遮蔽層18と、BOX層22の第2の面に接した支持基板14に形成された、n型の検出電極30と、BOX層22の第2の面に接した支持基板14に形成された電荷収集層16と、を備え、BOX層22に接して形成される転送電極TG1と検出電極30との距離が平面視において隣接する。
【選択図】
図2
【特許請求の範囲】
【請求項1】
素子領域に回路素子が形成されたSOI基板と、前記SOI基板に接する第1の面を有する絶縁層と、第1導電型の支持基板とが積層された半導体装置であって、
前記SOI基板に接する前記絶縁層の第1の面と対向する第2の面に接した支持基板に形成された、前記素子領域に対応する第1領域と異なる第2領域に設けられた前記第1導電型の第1半導体層と、
前記絶縁層の前記第2の面に接した支持基板に形成された一部の領域であり、前記第1領域、及び前記第1半導体層を覆う領域を少なくとも含む領域に設けられた、前記第1導電型の第2半導体層と、
前記絶縁層の前記第2の面に接した支持基板に形成された、第2導電型の第3半導体層と、
前記絶縁層の前記第2の面に接した支持基板に形成された前記第1半導体層、前記第2半導体層、及び前記第3半導体層が設けられた部分の前記絶縁層の前記第2の面と、前記支持基板との間に設けられ、電位障壁を形成する前記第2導電型の第4半導体層と、
前記支持基板の前記第3半導体層に接する面と対向する面に設けられ、前記支持基板を空乏化する電位を与えるための前記第1導電型の電極層と、
を備え、
前記SOI基板には、前記素子領域と異なる領域に、前記支持基板で発生した電荷を前記第3半導体層に転送するための転送電極が形成され、
前記転送電極と前記第3半導体層との距離が平面視において隣接する、半導体装置。
【請求項2】
前記転送電極と前記第3半導体層とは、セルフアラインメントによって形成された、請求項1に記載の半導体装置。
【請求項3】
前記転送電極は、間隔を置いて配置される複数の電極からなる、請求項1又は請求項2に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
一般に、対象物との距離の測定に用いるセンサの一種として、光の飛行時間を用いて距離画像を取得する光飛行時間(TOF:Time Of Flight)型のセンサが知られている。TOF型の距離イメージセンサでは、距離画像の取得に、測距用の光の検出用のフォトダイオードを備えた画素を有する半導体装置を備えた固体撮像装置が用いられる。
【0003】
TOF型のセンサは、ドローン又は自動車における高度運転支援などへの応用が期待され注目が集まっている。これらの用途においては直接TOF法が主流であるが、画素回路が複雑で空間分解能を高めることが難しい。一方で、計測した光の量から間接的に時間を算出する間接TOF法による距離イメージセンサは、画素構造が単純であり、空間解像度の高い距離イメージセンサを実現する上で有利である。
【0004】
一般に、固体撮像装置に用いられる半導体装置として、同一の半導体基板に、光の検出用のフォトダイオードとトランジスタとが形成されている半導体装置が知られている。この種の半導体装置として、例えば、特許文献1~3には、いわゆるBOX(Buried OXide)と呼ばれる、酸化膜(絶縁層)を埋め込んだSOI(Silicon On Insulator)基板を用いた半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2014-130920号公報
【特許文献2】特開2006-173351号公報
【特許文献3】特開2012-080045号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
TOF型のセンサは屋外で利用されることが多い。そのため、TOF型のセンサに用いるために屋外の利用に耐えうる素子の開発が強く望まれている。屋外用途においては,太陽光スペクトルが低下する940nm付近を使用することが必須となるが、撮像素子側の量子効率の低下と時間応答の劣化とが問題となる。特に、長距離においては、アイセーフによって制限された光源パワーを有効に使うために、高い量子効率が必要である。
【0007】
本発明は、上記の点に鑑みてなされたものであり、集積度を高めることで電荷の収集効率を高めた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の第1態様に係る半導体装置は、素子領域に回路素子が形成されたSOI基板と、前記SOI基板に接する第1の面を有する絶縁層と、第1導電型の支持基板とが積層された半導体装置であって、前記SOI基板に接する前記絶縁層の第1の面と対向する第2の面に接した支持基板に形成された、前記素子領域に対応する第1領域と異なる第2領域に設けられた前記第1導電型の第1半導体層と、前記絶縁層の前記第2の面に接した支持基板に形成された一部の領域であり、前記第1領域、及び前記第1半導体層を覆う領域を少なくとも含む領域に設けられた、前記第1導電型の第2半導体層と、前記絶縁層の前記第2の面に接した支持基板に形成された、第2導電型の第3半導体層と、前記絶縁層の前記第2の面に接した支持基板に形成された前記第1半導体層、前記第2半導体層、及び前記第3半導体層が設けられた部分の前記絶縁層の前記第2の面と、前記支持基板との間に設けられ、電位障壁を形成する前記第2導電型の第4半導体層と、前記支持基板の前記第3半導体層に接する面と対向する面に設けられ、前記支持基板を空乏化する電位を与えるための前記第1導電型の電極層と、を備え、前記SOI基板には、前記素子領域と異なる領域に、前記支持基板で発生した電荷を前記第3半導体層に転送するための転送電極が形成され、前記転送電極と前記第3半導体層との距離が平面視において隣接する。
【0009】
本発明の第2態様に係る半導体装置は、前記転送電極と前記第3半導体層とは、セルフアラインメントによって形成されている。
【0010】
本発明の第3態様に係る半導体装置は、前記転送電極は、間隔を置いて配置される複数の電極からなる。
【発明の効果】
【0011】
本発明によれば、転送電極と前記第3半導体層との距離が平面視において隣接することで集積度を高め、電荷の収集効率を高めた半導体装置を提供することができる。
【図面の簡単な説明】
【0012】
【
図2】
図1に示した半導体装置のX-X’線における断面図である。
【発明を実施するための形態】
【0013】
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。
【0014】
図1は、本実施形態に係る半導体装置10の平面図である。また、
図2は、
図1に示した半導体装置10のX-X’線における断面図である。
図1及び
図2に示した、本実施形態に係る半導体装置10は、間接TOF法による距離イメージセンサとして用いられる固体撮像装置の1つの画素に対応する領域に設けられうる。
【0015】
なお、本実施形態では、第1導電型の一例がp型であり、第2導電型の一例がn型である場合について説明する。なお、本発明においては、第1導電型がn型、第2導電型がp型であってもよい。
【0016】
図1に示したように、本実施形態に係る半導体装置10は、中央ゲートGC、転送ゲートG1~G4、ドレインゲートGD、浮遊拡散層(Floating Diffusion;FD)部FD1~FD4、及びドレインノードDRを備える。
【0017】
また、
図2に示したように、本実施形態に係る半導体装置10は、裏面電極12、p型(p--)の支持基板14、電荷収集層16、電荷遮蔽層18、画素分離層20、BOX(Buried OXide)層22、p型の電極24、電界緩和層28、及びn型の検出電極30を備える。
【0018】
裏面電極12は、p型シリコン(Si)の半導体基板であり、本発明の電極層の一例である。裏面電極12に光等の電磁波が照射されることで、支持基板14に電荷が発生する。
【0019】
本実施形態の支持基板14は、シリコン(Si)の、不純物の濃度が、6×10
11cm
-3程度の半導体基板である。なお、支持基板14の厚み(
図2における下方向の厚さ)は、検出対象の光に応じて定めればよい。また、支持基板14の材質等も、検出対象の光に応じて定めればよく、例えば、シリコンに限定されず、ゲルマニウム(Ge)、テルル化カドミウム(CdTe)、及びテルル化亜鉛カドミウム(ZnCdTe)等を用いてもよいし、さらに、不純物の濃度も、本実施形態に限定されない。
【0020】
n型(n-)のwell層である電荷収集層16は、支持基板14の裏面電極12が設けられている面と対向する面に設けられている。本実施形態の電荷収集層16が、本発明の第4半導体層の一例である。
【0021】
また、本実施形態の電荷収集層16は、電子を検出電極30に向けてBOX層22の第2の面に沿った方向にドリフトさせる機能も有する。本実施形態の電荷収集層16は、少なくとも電荷遮蔽層18の下面に設けられていることが好ましく、電荷遮蔽層18及び電極24等のp型の半導体層と支持基板14との間の全体に設けられていることがより好ましい。
【0022】
電荷遮蔽層18は、電荷収集層16が収集した電荷が検出電極30に直接入らないために設けられる層であり、p型の半導体層(p-層)である。電荷遮蔽層18は、本発明の第2半導体層の一例である。
【0023】
画素分離層20は、隣の画素と分離するために設けられる層であり、p型の半導体層(p-層)である。
【0024】
BOX層22は、本発明の絶縁層の一例である。BOX層22の、支持基板14側ではない面にはSOI(Silicon On Insulator)半導体層が形成される。
図2に示した例では、SOI半導体層に中央ゲートGC、転送ゲートG1、G4が形成されている。
【0025】
電極24は、裏面電極12と電気的に接続されており、支持基板14及び電荷収集層16を空乏化する際に、電源40により電圧VBBが印加される。電圧VBBは、支持基板14の空乏化の程度、又は支持基板14の厚みに応じて定められる。本実施形態の電極24が、本開示の第1半導体層の一例である。
【0026】
電界緩和層28は、検出電極30の周囲に設けられており、電界を緩和して暗電流が小さくなるようにするために設けられる層である。
【0027】
検出電極30は、裏面電極12への電磁波の照射によって発生した電荷を検出する電極である。検出電極30はFD部の構成の一部である。本実施形態の検出電極30が、本発明の第3半導体層の一例である。
【0028】
本実施形態に係る半導体装置10は、素子分離構造にSTI(Shallow Trench Isolation)を採用している。素子分離構造にSTIを採用することで、ゲート間のギャップによる電位障壁やディップの発生を抑えることができる。
【0029】
図2を用いて半導体装置10の作用を説明する。半導体装置10の裏面電極12に電磁波が照射されると、電磁波の照射によって裏面電極12で発生した電荷が電荷収集層16に集められる。電荷収集層16に集められた電荷は、SOI半導体層で形成され、所定の電圧が印加される転送ゲートG1、G4によって引き上げられる。
【0030】
転送ゲートG1、G4によって引き上げられた電荷は、N型の半導体層(N+層)のFD部FD1、FD4に転送される。そして、FD部FD1、FD4に転送された電荷は、検出電極30から信号として取り出される。
【0031】
また、転送ゲートG1~G4とFD部とはN層で同電位となっている。そのため、転送ゲートG1、G4によって引き上げられた電荷の一部は転送ゲートG1、G4を介さず直接FD部に入ってしまう。そのため、FD部の下には、
図2に示したように、電荷を遮蔽する電荷遮蔽層18を設け、裏面から来る電荷がFD部に直接入らないようにしている。
【0032】
本実施形態に係る半導体装置10を用いた固体撮像装置が撮像を行う際、撮像期間(光が照射されている期間)中に転送ゲートG1~G4に印加される電圧を切り替える。光が照射されるタイミングがずれると、転送ゲートG1~G4に対応して設けられる検出電極30により排出される信号電荷の量がそれぞれ異なる。照射される光が測距用の光パルスの場合、本実施形態に係る半導体装置10を用いた固体撮像装置によって、この排出される信号電荷の量の比から、光パルスの遅れ時間の推定が可能となる。
【0033】
そして、本実施形態に係る半導体装置10は、FD部FD1~FD4と、転送ゲートG1~G4とが、平面視において隣接していることを特徴とする。FD部FD1~FD4と、転送ゲートG1~G4とが、平面視において隣接していることにより、プロセスばらつきによるFD部FD1~FD4と、転送ゲートG1~G4との距離のばらつきが無くなる。
【0034】
本実施形態に係る半導体装置10は、FD部FD1~FD4を自己整合的に形成する。すなわち、本実施形態に係る半導体装置10は、セルフアラインメントによってFD部FD1~FD4と、転送ゲートG1~G4とを作製する。セルフアラインメントを用いることで、FD部FD1~FD4と、転送ゲートG1~G4とが、平面視において隣接するように作製することが可能となる。
【0035】
SOI半導体層で形成される転送ゲートG1~G4は、それぞれ、所定の間隔を置いて作製された複数の電極が配置される構成であってもよい。
図3は、半導体装置10の断面図である。
図3には、転送ゲートG1の代わりに転送ゲートG1a、G1b、G1cが、SOI半導体層で所定の間隔で配置されて作製されている例が示されている。そして、転送ゲートG1aは、FD部FDと平面視で隣接するように作製されている。
【0036】
図3に示したように、転送ゲートが所定の間隔を置いて作製された複数の電極が配置される構成であることで、転送ゲートのそれぞれの電極(転送ゲートG1a、G1b、G1c)に異なる電圧を印加することができる。すなわち、転送ゲートのそれぞれの電極に異なる電圧を印加し、電位勾配をかけることで、ポテンシャル勾配の細かい制御が可能となる。そして、
図3に示した半導体装置10は、電磁波の照射によって裏面電極12で発生した電荷PCの効率の良い収集が可能となる。
【0037】
本実施形態に係る半導体装置10の効果を説明する。
図4及び
図5は、比較例の半導体装置の平面図である。
図5は、
図4の符号Aで示した範囲を拡大して示したものである。この比較例は「S.lee, K.Yasutomi, M.Morita, H.Kawanishi, S.Kawahito “A Time-of-Flight Range Sensor Using four-tap Lock-in Pixels with High Near Infrared Sensitivity for LiDAR Applications”, MDPI Sensors 2020, 20, 116(Dec. 2019)」において開示されたものである。また、
図6及び
図7は、本実施形態に係る半導体装置10の平面図である。
図7は、
図6の符号Bで示した範囲を拡大して示したものである。
【0038】
比較例の半導体装置は、
図5に示したように、転送ゲートG3とFD部FDとの間に距離がある。そして、転送ゲートG3とFD部FDとの間隔が製造ばらつきによって離れると、FD部FDにポテンシャルバリアが形成され、転送ゲートG3をオンしてもFD部FDに電荷が転送されない。逆に転送ゲートG3とFD部FDとの間隔が製造ばらつきによって近づくと、転送ゲートG3をオフしても、FD部FDにポテンシャルバリアが形成されず、FD部に電荷が転送されてしまう。
【0039】
これに対して、本実施形態に係る半導体装置10は、転送ゲート及びFD部の作製をセルフアライン化することで、
図7に示したように、平面視で転送ゲートG3とFD部FDとが隣接する。本実施形態に係る半導体装置10は、転送ゲート及びFD部の作製をセルフアライン化することで、転送ゲートとFD部との間の距離がゼロになり、比較例の半導体装置で生じていた、製造ばらつきに起因する転送ゲートとFD部との間の距離のばらつきが無くなる。
【0040】
このように、本実施形態に係る半導体装置10は、平面視で転送ゲートとFD部とが隣接していることで、転送ゲートとFD部とが隣接しない場合と比較して、電磁波の照射によって発生した電荷を効率よく検出電極30から取り出すことができる。
【0041】
また、比較例の半導体装置は、FD部の面積が大きく,読み出し回路の実装を含めて微細化が困難であった。これに対して、本実施形態に係る半導体装置10は、FD部を転送ゲートに近づけて作製することができるので、比較例の半導体装置と比較して微細化が可能となる。
【0042】
本実施形態に係る半導体装置10は、比較例の半導体装置と比較して、集積度を高め、電荷の収集効率を高めることが出来るので、対象物との距離の測定に用いる固体撮像装置に用いることに好適である。
【0043】
なお、上記実施形態で説明した半導体装置10の構成は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。
【符号の説明】
【0044】
10 半導体装置
12 裏面電極
14 支持基板
16 電荷収集層
18 電荷遮蔽層
20 画素分離層
22 BOX層
24 電極
28 電界緩和層
30 検出電極
FD1~FD4 浮遊拡散層(FD)部
G1~G4 転送ゲート
GD ドレインゲート