(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022135540
(43)【公開日】2022-09-15
(54)【発明の名称】送信装置及び受信装置
(51)【国際特許分類】
H04L 27/26 20060101AFI20220908BHJP
H04L 1/00 20060101ALI20220908BHJP
【ＦＩ】
H04L27/26 110
H04L1/00 E
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2021035423
(22)【出願日】2021-03-05
【国等の委託研究の成果に係る記載事項】（出願人による申告）「平成２９年度、総務省、「次世代映像素材伝送の実現に向けた高効率周波数利用技術に関する研究開発」に関する委託研究、産業技術力強化法第１７条の適用を受ける特許出願
(71)【出願人】
【識別番号】000004352
【氏名又は名称】日本放送協会
(74)【代理人】
【識別番号】110001106
【氏名又は名称】弁理士法人キュリーズ
(72)【発明者】
【氏名】伊藤 史人
(72)【発明者】
【氏名】佐藤 貴弘
(72)【発明者】
【氏名】牧野 仁宣
(72)【発明者】
【氏名】中川 孝之
【テーマコード（参考）】
5K014
【Ｆターム（参考）】
5K014FA13
5K014FA16
(57)【要約】
【課題】 変調多値数を適応的に変更する場合であっても、畳み込みインタリーブ処理を適切に実行することを可能とする送信装置及び受信装置を提供する。
【解決手段】 送信装置は、固定長の誤り訂正ブロックを構成する直列のビット列を、並列な２以上のビット列に変換する中間並列変換部と、前記中間並列変換部から出力される並列な２以上のビット列のそれぞれに異なる遅延時間を適用するインタリーブ部と、前記インタリーブ部から出力される並列な２以上のビット列の少なくとも一部の所定ビットを間引くとともに、前記所定ビットが間引かれた並列な２以上のビット列を出力するパンクチャ部と、前記パンクチャ部から出力される並列な２以上のビット列を直列のビット列に変換する中間直列変換部と、前記中間直列変換部から出力される直列のビット列をサブキャリアの数に等しい並列な２以上のビット列に変換する並列変換部と、を備える。
【選択図】図２
【解決手段】 送信装置は、固定長の誤り訂正ブロックを構成する直列のビット列を、並列な２以上のビット列に変換する中間並列変換部と、前記中間並列変換部から出力される並列な２以上のビット列のそれぞれに異なる遅延時間を適用するインタリーブ部と、前記インタリーブ部から出力される並列な２以上のビット列の少なくとも一部の所定ビットを間引くとともに、前記所定ビットが間引かれた並列な２以上のビット列を出力するパンクチャ部と、前記パンクチャ部から出力される並列な２以上のビット列を直列のビット列に変換する中間直列変換部と、前記中間直列変換部から出力される直列のビット列をサブキャリアの数に等しい並列な２以上のビット列に変換する並列変換部と、を備える。
【選択図】図２
【特許請求の範囲】
【請求項1】
固定長の誤り訂正ブロックを構成する直列のビット列を、並列な２以上のビット列に変換する中間並列変換部と、
前記中間並列変換部から出力される並列な２以上のビット列のそれぞれに異なる遅延時間を適用するインタリーブ部と、
前記インタリーブ部から出力される並列な２以上のビット列の少なくとも一部の所定ビットを間引くとともに、前記所定ビットが間引かれた並列な２以上のビット列を出力するパンクチャ部と、
前記パンクチャ部から出力される並列な２以上のビット列を直列のビット列に変換する中間直列変換部と、
前記中間直列変換部から出力される直列のビット列をサブキャリアの数に等しい並列な２以上のビット列に変換する並列変換部と、を備える、送信装置。
前記中間並列変換部から出力される並列な２以上のビット列のそれぞれに異なる遅延時間を適用するインタリーブ部と、
前記インタリーブ部から出力される並列な２以上のビット列の少なくとも一部の所定ビットを間引くとともに、前記所定ビットが間引かれた並列な２以上のビット列を出力するパンクチャ部と、
前記パンクチャ部から出力される並列な２以上のビット列を直列のビット列に変換する中間直列変換部と、
前記中間直列変換部から出力される直列のビット列をサブキャリアの数に等しい並列な２以上のビット列に変換する並列変換部と、を備える、送信装置。
【請求項2】
前記パンクチャ部は、ターゲット符号化率に応じた前記所定ビットを間引く、請求項１に記載の送信装置。
【請求項3】
サブキャリアの数に等しい並列な２以上のビット列を復調する復調部と、
前記復調部から出力される並列な２以上のビット列を直列のビット列に変換する直列変換部と、
前記直列変換部から出力される直列のビット列を、並列な２以上のビット列に変換する中間並列変換部と、
前記中間並列変換部から出力される並列な２以上のビット列について所定ビットを補間するとともに、前記所定ビットが補間された並列な２以上のビット列を出力するデパンクチャ部と、
前記デパンクチャ部から出力される並列な２以上のビット列のそれぞれに異なる遅延時間を適用するデインタリーブ部と、
前記デインタリーブ部から出力される並列な２以上のビット列を直列のビット列に変換する中間直列変換部と、
前記中間直列変換部から出力される直列のビット列に基づいて、固定長の誤り訂正ブロックを復号する復号部と、を備える受信装置。
前記復調部から出力される並列な２以上のビット列を直列のビット列に変換する直列変換部と、
前記直列変換部から出力される直列のビット列を、並列な２以上のビット列に変換する中間並列変換部と、
前記中間並列変換部から出力される並列な２以上のビット列について所定ビットを補間するとともに、前記所定ビットが補間された並列な２以上のビット列を出力するデパンクチャ部と、
前記デパンクチャ部から出力される並列な２以上のビット列のそれぞれに異なる遅延時間を適用するデインタリーブ部と、
前記デインタリーブ部から出力される並列な２以上のビット列を直列のビット列に変換する中間直列変換部と、
前記中間直列変換部から出力される直列のビット列に基づいて、固定長の誤り訂正ブロックを復号する復号部と、を備える受信装置。
【請求項4】
前記デパンクチャ部は、ターゲット符号化率に応じた前記所定ビットを補間する、請求項３に記載の送信装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、送信装置及び受信装置に関する。
【背景技術】
【0002】
送信装置（例えば、FPU; Field Pickup Unit）から受信装置（例えば、放送局）に対してデジタル信号を無線で送信するデジタル無線伝送システムが知られている。デジタル無線伝送システムにおいて、TDD-SVD-MIMO（Time Division Duplex-Singular Value Decomposition-Multiple-Input Multiple-Output）方式の検討が進められている。TDD-SVD-MIMO方式では、受信装置から送信装置に対して伝送パラメータ（例えば、誤り訂正符号の符号化率及び変調多値数など）をフィードバックする適応制御によって、送信装置から受信装置への伝送を大容量かつ安定的に実行することが可能である。
【0003】
一方、一般にデジタル無線伝送システムでは、誤り訂正符号の訂正能力を高めるために、インタリーブと呼ばれる順番を入れ替える処理が行われる。デジタル無線伝送システムのうち、特にOFDMを用いるシステムでは、各サブキャリアで伝送するビットに対して、畳み込みインタリーブと呼ばれる手法がよく用いられる。畳み込みインタリーブは、他のインタリーブ手法と比較してインタリーブに必要な遅延時間が少なくなるという利点があり、FPU システムやデジタル放送システムにおいて広く用いられている。畳み込みインタリーブ処理では、サブキャリア毎のOFDMシンボルに対して異なる遅延時間が適用される（例えば、非特許文献１）。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】「超高精細度テレビジョン放送番組素材伝送用可搬形マイクロ波帯OFDM方式デジタル無線伝送システム」 標準規格 ARIB STD-B75 1.0版
【発明の概要】
【発明が解決しようとする課題】
【0005】
発明者等は、鋭意検討の結果、送信装置と受信装置との間の伝送路の状況に応じて変調多値数を適応的に変更する必要性に着目した。さらに、発明者等は、変調多値数を適応的に変更すると、１つのOFDMシンボルによって表されるビットの数が適応的に変更されるため、上述した畳み込みインタリーブ処理を適切に実行することができないことを見出した。
【0006】
そこで、本発明は、上述した課題を解決するためになされたものであり、変調多値数を適応的に変更する場合であっても、畳み込みインタリーブ処理を適切に実行することを可能とする送信装置及び受信装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
開示の一態様に係る送信装置は、固定長の誤り訂正ブロックを構成する直列のビット列を、並列な２以上のビット列に変換する中間並列変換部と、前記中間並列変換部から出力される並列な２以上のビット列のそれぞれに異なる遅延時間を適用するインタリーブ部と、前記インタリーブ部から出力される並列な２以上のビット列の少なくとも一部の所定ビットを間引くとともに、前記所定ビットが間引かれた並列な２以上のビット列を出力するパンクチャ部と、前記パンクチャ部から出力される並列な２以上のビット列を直列のビット列に変換する中間直列変換部と、前記中間直列変換部から出力される直列のビット列をサブキャリアの数に等しい並列な２以上のビット列に変換する並列変換部と、を備える。
【0008】
開示の一態様に係る受信装置は、サブキャリアの数に等しい並列な２以上のビット列を復調する復調部と、前記復調部から出力される並列な２以上のビット列を直列のビット列に変換する直列変換部と、前記直列変換部から出力される直列のビット列を、並列な２以上のビット列に変換する中間並列変換部と、前記中間並列変換部から出力される並列な２以上のビット列について所定ビットを補間するとともに、前記所定ビットが補間された並列な２以上のビット列を出力するデパンクチャ部と、前記デパンクチャ部から出力される並列な２以上のビット列のそれぞれに異なる遅延時間を適用するデインタリーブ部と、前記デインタリーブ部から出力される並列な２以上のビット列を直列のビット列に変換する中間直列変換部と、前記中間直列変換部から出力される直列のビット列に基づいて、誤り訂正ブロックを復号する復号部と、を備える。
【発明の効果】
【0009】
本発明によれば、変調多値数を適応的に変更する場合であっても、畳み込みインタリーブ処理を適切に実行することを可能とする送信装置及び受信装置を提供することができる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
次に、本発明の実施形態について説明する。なお、以下の図面の記載において、同一または類似の部分には、同一または類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。
【0012】
したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【0013】
［開示の概要］
開示の概要に係る送信装置は、固定長の誤り訂正ブロックを構成する直列のビット列を、並列な２以上のビット列に変換する中間並列変換部と、前記中間並列変換部から出力される並列な２以上のビット列のそれぞれに異なる遅延時間を適用するインタリーブ部と、前記インタリーブ部から出力される並列な２以上のビット列の少なくとも一部の所定ビットを間引くとともに、前記所定ビットが間引かれた並列な２以上のビット列を出力するパンクチャ部と、前記パンクチャ部から出力される並列な２以上のビット列を直列のビット列に変換する中間直列変換部と、前記中間直列変換部から出力される直列のビット列をサブキャリアの数に等しい並列な２以上のビット列に変換する並列変換部と、を備える。
開示の概要に係る送信装置は、固定長の誤り訂正ブロックを構成する直列のビット列を、並列な２以上のビット列に変換する中間並列変換部と、前記中間並列変換部から出力される並列な２以上のビット列のそれぞれに異なる遅延時間を適用するインタリーブ部と、前記インタリーブ部から出力される並列な２以上のビット列の少なくとも一部の所定ビットを間引くとともに、前記所定ビットが間引かれた並列な２以上のビット列を出力するパンクチャ部と、前記パンクチャ部から出力される並列な２以上のビット列を直列のビット列に変換する中間直列変換部と、前記中間直列変換部から出力される直列のビット列をサブキャリアの数に等しい並列な２以上のビット列に変換する並列変換部と、を備える。
【0014】
開示の概要では、送信装置は、直列のビット列をサブキャリアの数に等しい並列な２以上のビット列に変換する前段階において、誤り訂正ブロックを構成する直列のビット列を並列な２以上のビット列に変換した上で、並列な２以上のビット列のそれぞれに異なる遅延時間を適用するインタリーブ処理（以下、畳み込みインタリーブ処理）を実行して、並列な２以上のビット列を直列のビット列に戻す。このような構成によれば、変調多値数に依存せずに畳み込みインタリーブ処理を実行することができ、変調多値数を適応的に変更する場合であっても、畳み込みインタリーブ処理を適切に実行することができる。さらに、誤り訂正ブロックが固定長の誤り訂正ブロックであることに着目することって、畳み込みインタリーブ処理後の並列な２以上のビット列に所定ビットを間引くパンクチャ処理が適用される。このような構成によれば、変調多値数を適応的に変更すると同時に、ターゲット符号化率を適応的に変更することができる。
【0015】
開示の概要に係る受信装置は、サブキャリアの数に等しい並列な２以上のビット列を復調する復調部と、前記復調部から出力される並列な２以上のビット列を直列のビット列に変換する直列変換部と、前記直列変換部から出力される直列のビット列を、並列な２以上のビット列に変換する中間並列変換部と、前記中間並列変換部から出力される並列な２以上のビット列のそれぞれに異なる遅延時間を適用するデインタリーブ部と、前記中間並列変換部から出力される並列な２以上のビット列について所定ビットを補間するとともに、前記所定ビットが補間された並列な２以上のビット列を出力するデパンクチャ部と、前記デパンクチャ部から出力される並列な２以上のビット列を直列のビット列に変換する中間直列変換部と、前記中間直列変換部から出力される直列のビット列に基づいて、誤り訂正ブロックを復号する復号部と、を備える。
【0016】
開示の概要では、受信装置は、サブキャリアの数に等しい並列な２以上のビット列を直列のビット列に変換した後段階において、直列のビット列を並列な２以上のビット列に変換し直した上で、並列な２以上のビット列のそれぞれに異なる遅延時間を適用するデインタリーブ処理（以下、畳み込みデインタリーブ処理）を実行して、並列な２以上のビット列を直列のビット列に戻す。このような構成によれば、変調多値数に依存せずに畳み込みデインタリーブ処理を実行することができ、変調多値数を適応的に変更する場合であっても、畳み込みデインタリーブ処理を適切に実行することができる。さらに、誤り訂正ブロックが固定長の誤り訂正ブロックであることに着目することって、畳み込みインタリーブ処理前の並列な２以上のビット列に所定ビットを補間するデパンクチャ処理が適用される。このような構成によれば、変調多値数を適応的に変更すると同時に、ターゲット符号化率を適応的に変更することができる。
【0017】
［実施形態］
（デジタル無線伝送システム）
以下において、実施形態に係るデジタル無線伝送システムについて説明する。図１は、実施形態に係るデジタル無線伝送システム１０を示す図である。図１に示すように、デジタル無線伝送システムは、送信装置１００及び受信装置２００を備える。
（デジタル無線伝送システム）
以下において、実施形態に係るデジタル無線伝送システムについて説明する。図１は、実施形態に係るデジタル無線伝送システム１０を示す図である。図１に示すように、デジタル無線伝送システムは、送信装置１００及び受信装置２００を備える。
【0018】
実施形態において、デジタル無線伝送システムは、4K8K放送番組素材の無線伝送に対応するシステムである。送信装置１００は、FPU（Field Pickup Unit）であってもよく、受信装置２００は、放送局であってもよい。デジタル無線伝送システム１０では、OFDM（Orthogonal Frequency Division Multiplexing）及び畳み込みインタリーブ処理が適用される。デジタル無線伝送システム１０では、MIMO（Multiple-Input Multiple-Output）が適用されてもよい。デジタル無線伝送システム１０で採用される方式は、TDD-SVD-MIMO（Time Division Duplex-Singular Value Decomposition-Multiple-Input Multiple-Output）方式であってもよい。
【0019】
（送信装置）
以下において、実施形態に係る送信装置について説明する。図２は、実施形態に係る送信装置１００を示すブロック図である。
以下において、実施形態に係る送信装置について説明する。図２は、実施形態に係る送信装置１００を示すブロック図である。
【0020】
図２に示すように、送信装置１００は、誤り訂正符号化部１０１と、符号化S/P変換部１０３と、インタリーブ部１０５と、パンクチャ部１０７と、符号化P/S変換部１０９と、OFDM S/P変換部１１１と、OFDM変調部１１３と、を有する。
【0021】
誤り訂正符号化部１０１は、送信ビット列に誤り訂正符号を適用することによって、誤り訂正ブロック（以下、FEC（Forward Error Correction）ブロック）を生成する。後述するパンクチャ処理（デパンクチャ処理）が適用される場合には、FECブロックは、固定長のFECブロックであってもよい。特に限定されるものではないが、誤り訂正符号化部１０１は、誤り訂正符号として、ターボ符号を用いてもよく、LDPC（Low-Density Parity-check Code）を用いてもよい。例えば、固定長のFECブロックは、ブロックヘッダ、主信号（送信ビット列）、BCH符号パリティ、スタッフビット、LDPC符号パリティを含んでもよい。
【0022】
符号化S/P変換部１０３は、FECブロックを構成する直列のビット列を並列な２以上のビット列（以下、並列なkのビット列）に変換する中間並列変換部を構成する。kの値は、２以上の整数であればよい。特に限定されるものではないが、kの値は、FECブロックを構成するビットの数と同じであってもよい。
【0023】
ここで、符号化S/P変換部１０３は、所定数のビットを１つの単位として、直列のビット列を並列なkのビット列に変換する。特に限定されるものではないが、所定数は１であってもよい。
【0024】
インタリーブ部１０５は、符号化S/P変換部１０３から出力される並列なkのビット列のそれぞれに異なる遅延時間を適用するインタリーブ部を構成する。このような処理は、畳み込みインタリーブ処理と称されてもよい。
【0025】
例えば、インタリーブ部１０５は、kのバッファ（バッファ１０５１～バッファ１０５ｋ）を有しており、各バッファは、予め定められた遅延時間に亘って入力されたビットを保持した上でビットを出力する。
【0026】
パンクチャ部１０７は、インタリーブ部１０５から出力される並列なkのビット列の少なくとも一部の所定ビットを間引くパンクチャ処理を実行する。パンクチャ部１０７は、所定ビットが間引かれた並列な２以上のビット列（以下、並列なk’のビット列）を出力する。ここで、パンクチャ部１０７に入力される並列なkのビット列（例えば、FECブロック）は、パンクチャ処理が適用されない並列なkのビット列を含んでもよい。並列なkのビット列にパンクチャ処理が適用される場合には、k’の値は、kの値から所定ビットの数を除いた値である。一方で、並列なkのビット列にパンクチャ処理が適用されない場合には、k’の値は、kの値と同じである。
【0027】
パンクチャ部１０７は、最終的なターゲット符号化率に応じた所定ビットを間引いてもよい。ここで、ターゲット符号化率は、送信装置１００としての符号化率を表す用語であり、上述した誤り訂正符号化部１０１に適用される誤り訂正符号化率（例えば、ターボ符号化率、LDPC符号化率）と異なる符号化率となる場合がある。例えば、パンクチャ処理によって、ターゲット符号化率は誤り訂正符号化率よりも高くなる。
【0028】
符号化P/S変換部１０９は、パンクチャ部１０７から出力される並列なk’のビット列を直列のビット列に変換する中間直列変換部を構成する。
【0029】
特に限定されるものではないが、符号化S/P変換部１０３、インタリーブ部１０５、パンクチャ部１０７及び符号化P/S変換部１０９は、符号化器と称されてもよい。
【0030】
OFDM S/P変換部１１１は、符号化P/S変換部１０９から出力される直列のビット列をサブキャリアの数に等しい並列なNのビット列に変換する並列変換部を構成する。Nの値は、２以上の整数であり、サブキャリアの数と同じである。上述したkの値は、Nの値と同じであってもよく、Nの値と異なっていてもよい。
【0031】
ここで、OFDM S/P変換部１１１は、変調多値数に応じた数のビットを１つの単位として、直列のビット列を並列のビット列に変換する。例えば、OFDM S/P変換部１１１は、変調多値数が64QAMである場合には、６ビットを１つの単位として、直列のビット列を並列のビット列に変換する。同様に、OFDM S/P変換部１１１は、変調多値数が256QAMである場合には、８ビットを１つの単位として、直列のビット列を並列のビット列に変換する。
【0032】
OFDM変調部１１３は、OFDM S/P変換部１１１から出力される並列のビット列に基づいて、OFDMフレームを構成する。OFDMフレームは、周波数軸方向に沿って設けられる所定数のキャリア及び時間軸方向に沿って設ける所定数のOFDMシンボルによって構成されるフレームである。OFDM変調部１１３は、各サブキャリアを用いてOFDMフレーム（送信信号）を送信する。OFDM変調部１１３は、GI（Guard Interval）の付与を実行してもよく、直交変調を実行してもよい。
【0033】
（受信装置）
以下において、実施形態に係る受信装置について説明する。図３は、実施形態に係る受信装置２００を示すブロック図である。
以下において、実施形態に係る受信装置について説明する。図３は、実施形態に係る受信装置２００を示すブロック図である。
【0034】
図３に示すように、受信装置２００は、OFDM復調部２０１と、OFDM P/S変換部２０３と、復号S/P変換部２０５と、デパンクチャ部２０７と、デインタリーブ部２０９と、復号P/S変換部２１１と、誤り訂正復号部２１３と、を有する。
【0035】
OFDM復調部２０１は、各サブキャリアを用いてOFDMフレーム（受信信号）を送信装置１００から受信する。OFDM復調部２０１は、サブキャリアの数に等しい並列なNのビット列を復調する復調部を構成する。OFDM復調部２０１は、直交復調を実行してもよく、GI除去を実行してもよい。
【0036】
OFDM P/S変換部２０３は、OFDM復調部２０１から出力される並列なNのビット列を直列のビット列に変換する直列変換部を構成する。OFDM P/S変換部２０３の処理は、上述したOFDM S/P変換部１１１の処理と逆の処理である。
【0037】
復号S/P変換部２０５は、OFDM P/S変換部２０３から出力される直列のビット列を並列なk’のビット列に変換する中間並列変換部を構成する。復号S/P変換部２０５の処理は、上述した符号化P/S変換部１０９の処理と逆の処理である。
【0038】
デパンクチャ部２０７は、復号S/P変換部２０５から出力される並列なk’のビット列について所定ビットを補間する。所定ビットの補間は、軟判定結果がないことを示す値を代入する処理であってもよい。軟判定結果がないことを示す値は、対数尤度比（以下、LLR）がゼロであるという値であってもよい。デパンクチャ部２０７は、所定ビットが補間された並列なkのビット列をデインタリーブ部２０９に出力する。
【0039】
デインタリーブ部２０９は、デパンクチャ部２０７から出力される並列なkのビット列のそれぞれに異なる遅延時間を適用するデインタリーブ部を構成する。このような処理は、畳み込みデインタリーブ処理と称されてもよい。デインタリーブ部２０９の処理は、上述したインタリーブ部１０５の処理と逆の処理である。
【0040】
例えば、デインタリーブ部２０９は、kのバッファ（バッファ２０９１～バッファ２０９ｋ）を有しており、各バッファは、予め定められた遅延時間に亘って入力されたビットを保持した上でビットを出力する。
【0041】
復号P/S変換部２１１は、デインタリーブ部２０９から出力される並列なkのビット列を直列のビット列に変換する中間直列変換部を構成する。復号P/S変換部２１１の処理は、上述した符号化S/P変換部１０３の処理と逆の処理である。
【0042】
特に限定されるものではないが、復号S/P変換部２０５、デパンクチャ部２０７、デインタリーブ部２０９及び復号P/S変換部１１１は、復号器と称されてもよい。
【0043】
誤り訂正復号部２１３は、復号P/S変換部２１１から出力される直列のビット列に基づいて、FECブロックを復号する。誤り訂正復号部２１３の処理は、上述した誤り訂正符号化部１０１の処理と逆の処理である。
【0044】
（課題）
以下において、従来技術に係る課題について説明する。従来技術では、上述した畳み込みインタリーブ処理は、直列のビット列がサブキャリアの数に応じた並列のビット列に変換された後に実行される。同様に、上述した畳み込みデインタリーブ処理は、サブキャリアの数に応じた並列のビット列について実行される。
以下において、従来技術に係る課題について説明する。従来技術では、上述した畳み込みインタリーブ処理は、直列のビット列がサブキャリアの数に応じた並列のビット列に変換された後に実行される。同様に、上述した畳み込みデインタリーブ処理は、サブキャリアの数に応じた並列のビット列について実行される。
【0045】
このような背景下において、説明を簡略化するために、OFDMフレームが４つのサブキャリア×５つのOFDMシンボルによって構成されるケースを例に挙げて、従来技術に係る課題について説明する。
【0046】
第１に、フレームXの変調多値数が256QAMである場合に、フレームX+1の変調多値数を64QAMに変更するケースについて例示する。このようなケースにおいては、図４に示すように、畳み込みインタリーブ処理が実行されると、フレームXに含まれる一部のOFDMシンボルがフレームX+1にシフトする。しかしながら、フレームXに含まれるOFDMシンボルのサブキャリアで伝送するビット数は8bitであるのに対して、フレームX+1のOFDMシンボルのサブキャリアで伝送するビット数が6bitであるため、畳み込みインタリーブ処理によって、フレームXに含まれるOFDMシンボルのサブキャリアで伝送するビットの一部をフレームX+1にシフトすることができない。すなわち、変調多値数を適応的に増大することができない。
【0047】
第２に、フレームYの変調多値数が64QAMである場合に、フレームY+1の変調多値数を256QAMに変更するケースについて例示する。このようなケースにおいては、図５に示すように、畳み込みインタリーブ処理が実行されると、フレームYに含まれる一部のOFDMシンボルがフレームY+1にシフトする。しかしながら、フレームYに含まれるOFDMシンボルのサブキャリアで伝送するビット数は6bitであるのに対して、フレームY+1のOFDMシンボルのサブキャリアで伝送するビット数が8bitであるため、畳み込みインタリーブ処理によって、フレームYに含まれるOFDMシンボルのサブキャリアで伝送するビットの一部をフレームY+1にシフトすると、2bit（=8-6 bit）のスタッフビットを追加することが考えられるが、スタッフビットを除去するための情報要素（例えば、元々のビット数など）を各OFDMシンボルのサブキャリア毎に管理する必要がある。サブキャリア数や畳み込みインタリーブによる遅延が増加すると、スタッフビットを除去するための情報要素の数も増大するため、変調多値数を適応的に減少することは容易ではない。
【0048】
発明者等は、鋭意検討の結果、上述した課題を見出すとともに、OFDMシンボルの段階ではなく、誤り訂正符号化後のビットの段階において、畳み込みインタリーブ処理を実行することによって、変調多値数に依存せずに畳み込みインタリーブ処理を実行することができ、変調多値数を適応的に実行することができることを見出した。
【0049】
（畳み込みインタリーブ処理）
以下において、実施形態に係る畳み込みインタリーブ処理について説明する。図６では、１つのFECブロックがkのビットによって構成されるケースについて例示する。b(x,y)は、符号化ビットを表しており、xは、FECブロックの番号を表しており、yは、FECブロック内のビット番号を表している。
以下において、実施形態に係る畳み込みインタリーブ処理について説明する。図６では、１つのFECブロックがkのビットによって構成されるケースについて例示する。b(x,y)は、符号化ビットを表しており、xは、FECブロックの番号を表しており、yは、FECブロック内のビット番号を表している。
【0050】
このようなケースにおいて、送信装置１００のインタリーブ部１０５は、符号化S/P変換部１０３から出力される並列なkのビット列のそれぞれに異なる遅延時間を適用する。例えば、図６に示すように、インタリーブ部１０５は、FECブロック内の２番目のビットについて、１つのFECブロックの処理時間に相当する遅延時間を適用し、FECブロック内の３番目のビットについて、２つのFECブロックの処理時間に相当する遅延時間を適用し、FECブロック内の４番目のビットについて、３つのFECブロックの処理時間に相当する遅延時間を適用してもよい。
【0051】
さらに、図６に示すように、異なる遅延時間は、FECブロック内のビットに対して巡回的に適用されてもよい。例えば、x番目のビットに適用する遅延時間d(x)は、d(x) = (x-1) mod 4によって定義されてもよい。各ビット番号に適用される遅延時間は、受信装置２００にとって既知の態様で定められていればよい。
【0052】
【0053】
このようなケースにおいて、送信装置１００のパンクチャ部１０７は、並列なk’のビット列の少なくとも一部の所定ビットを間引くパンクチャ処理を実行する。これによって、所定ビットの数によってターゲット符号化率が変更可能である。言い換えると、パンクチャ部１０７は、ターゲット符号化率に応じて所定ビットを間引く。所定ビットは、パンクチャビットと称されてもよい。
【0054】
例えば、図７に示すように、パンクチャ部１０７は、b（1,3）、b（2,3）、b（3,3）、…、b（0,k）、（1,k）、b（2,k）などの所定ビットを間引いてもよい。所定ビットの数は、ターゲット符号化率に応じて定められる。例えば、b(1,1)、b(2,1)及びb(6,1)から始まる縦方向のビット群は、パンクチャ非対象であり、b(3,1)、b(4,1)及びb(5,1)から始まる縦方向のビット群は、パンクチャ対象であってもよい。
【0055】
このようなパンクチャ処理によれば、例えば、誤り訂正符号化率が1/3であっても、パンクチャ処理によって所定ビットを間引くことによって、ターゲット符号化率を1/2に増大することが可能である。例えば、伝送ビットが10ビットであり、誤り訂正符号化率が1/3である場合に、誤り訂正ブロックは30ビットであるが、10ビットのパンクチャ処理を実行すれば、ターゲット符号化率を1/2（10/20）に変更することができる。
【0056】
（デパンクチャ処理）
以下において、実施形態に係るデパンクチャ処理について説明する。図８では、図７で説明したパンクチャ処理が適用された受信信号を受信する受信装置２００のデパンクチャ処理について説明する。図８において、b’(x,y)は、符号化ビットの軟判定結果を表しており、xは、FECブロックの番号を表しており、yは、FECブロック内のビット番号を表している。
以下において、実施形態に係るデパンクチャ処理について説明する。図８では、図７で説明したパンクチャ処理が適用された受信信号を受信する受信装置２００のデパンクチャ処理について説明する。図８において、b’(x,y)は、符号化ビットの軟判定結果を表しており、xは、FECブロックの番号を表しており、yは、FECブロック内のビット番号を表している。
【0057】
このようなケースにおいて、受信装置２００のデパンクチャ部２０７は、並列なk’のビット列について所定ビットを補間する。所定ビットの補間は、軟判定結果がないことを示す値を代入する処理であってもよい。軟判定結果がないことを示す値は、対数尤度比（以下、LLR）がゼロであるという値であってもよい。所定ビットは、デパンクチャビットと称されてもよい。
【0058】
例えば、図８に示すように、デパンクチャ部２０７は、b’（1,3）、b’（2,3）、b’（3,3）、…、b’（0,k）、b’（1,k）、b’（2,k）などの所定ビットを補間してもよい。すなわち、デパンクチャ部２０７は、b’（1,3）、b’（2,3）、b’（3,3）、…、b’（0,k）、b’（1,k）、b’（2,k）などの所定ビットに関する軟判定結果（LLR）としてゼロをセットしてもよい。例えば、b’(1,1)、b’(2,1)及びb’(6,1)から始まる縦方向のビット群は、デパンクチャ非対象であり、b’(3,1)、b’(4,1)及びb’(5,1)から始まる縦方向のビット群は、デパンクチャ対象であってもよい。
【0059】
【0060】
このようなケースにおいて、受信装置２００のデインタリーブ部２０９は、並列なkのビット列のそれぞれに異なる遅延時間を適用する。例えば、図９に示すように、デインタリーブ部２０９は、FECブロック内の１番目のビットについて、３つのFECブロックの処理時間に相当する遅延時間を適用し、FECブロック内の２番目のビットについて、２つのFECブロックの処理時間に相当する遅延時間を適用し、FECブロック内の３番目のビットについて、１つのFECブロックの処理時間に相当する遅延時間を適用してもよい。
【0061】
さらに、図９に示すように、異なる遅延時間は、FECブロック内のビットに対して巡回的に適用されてもよい。例えば、x番目のビットに適用する遅延時間d(x)は、送信装置１００で適用される遅延時間と受信装置で適用される遅延時間の合計がビット番号間で等しくなるように定められる。各ビット番号に適用される遅延時間は、受信装置２００にとって既知の態様で定められていればよい。
【0062】
（作用及び効果）
実施形態では、送信装置１００は、直列のビット列をサブキャリアの数に等しい並列なNのビット列に変換する前段階において、FECブロックを構成する直列のビット列を並列なkのビット列に変換した上で、並列なkのビット列のそれぞれに異なる遅延時間を適用する畳み込みインタリーブ処理を実行して、並列なkのビット列（パンクチャ処理を想定する場合には、並列なk’のビット列）を直列のビット列に戻す。このような構成によれば、変調多値数に依存せずに畳み込みインタリーブ処理を実行することができ、変調多値数を適応的に変更する場合であっても、畳み込みインタリーブ処理を適切に実行することができる。
実施形態では、送信装置１００は、直列のビット列をサブキャリアの数に等しい並列なNのビット列に変換する前段階において、FECブロックを構成する直列のビット列を並列なkのビット列に変換した上で、並列なkのビット列のそれぞれに異なる遅延時間を適用する畳み込みインタリーブ処理を実行して、並列なkのビット列（パンクチャ処理を想定する場合には、並列なk’のビット列）を直列のビット列に戻す。このような構成によれば、変調多値数に依存せずに畳み込みインタリーブ処理を実行することができ、変調多値数を適応的に変更する場合であっても、畳み込みインタリーブ処理を適切に実行することができる。
【0063】
実施形態では、受信装置２００は、サブキャリアの数に等しい並列なNのビット列を直列のビット列に変換した後段階において、直列のビット列を並列なkのビット列（デパンクチャ処理を想定する場合には、並列なk’のビット列）に変換し直した上で、並列なkのビット列のそれぞれに異なる遅延時間を適用する畳み込みデインタリーブ処理を実行して、並列なkのビット列を直列のビット列に戻す。このような構成によれば、変調多値数に依存せずに畳み込みデインタリーブ処理を実行することができ、変調多値数を適応的に変更する場合であっても、畳み込みデインタリーブ処理を適切に実行することができる。
【0064】
実施形態では、FECブロックが固定長のFECブロックであることに着目することって、送信装置１００は、畳み込みインタリーブ処理後の並列なkのビット列にパンクチャ処理を適用し、受信装置２００は、畳み込みデインタリーブ処理前の並列なk’のビット列にデパンクチャ処理を適用する。このような構成によれば、変調多値数を適応的に変更すると同時に、ターゲット符号化率を適応的に変更することができる。
【0065】
［実験結果］
以下において、実施形態に関する実験結果について説明する。実験結果では、以下に示す条件下において、実施例１及び比較例１に係る誤り訂正復号後の残存誤りビットを調査した。実施例１は、上述した畳み込みインタリーブ処理が適用される実施例であり、比較例１は、上述した畳み込みインタリーブ処理が適用されない比較例である。比較例１は、畳み込みインタリーブ処理の非適用を除いて、他の条件は同一である。
以下において、実施形態に関する実験結果について説明する。実験結果では、以下に示す条件下において、実施例１及び比較例１に係る誤り訂正復号後の残存誤りビットを調査した。実施例１は、上述した畳み込みインタリーブ処理が適用される実施例であり、比較例１は、上述した畳み込みインタリーブ処理が適用されない比較例である。比較例１は、畳み込みインタリーブ処理の非適用を除いて、他の条件は同一である。
【0066】
サブキャリア数…860本
OFDMフレームを構成するOFDMシンボル数…24
誤り訂正符号…ターボ符号
誤り訂正ブロックの符号長…4908bit（誤り訂正符号化率＝1/3）
パンクチャ後の符号長…3276bit（ターゲット符号化率=1/2）
畳み込みインタリーブ処理…最大遅延時間=23
x番目のビットに適用する遅延時間…d(x) = (x-1) mod 24
伝送路…AWGN（Additive White Gaussian Noise）
OFDMフレームを構成するOFDMシンボル数…24
誤り訂正符号…ターボ符号
誤り訂正ブロックの符号長…4908bit（誤り訂正符号化率＝1/3）
パンクチャ後の符号長…3276bit（ターゲット符号化率=1/2）
畳み込みインタリーブ処理…最大遅延時間=23
x番目のビットに適用する遅延時間…d(x) = (x-1) mod 24
伝送路…AWGN（Additive White Gaussian Noise）
【0067】
このような条件下において、図１０に示すように、３つのOFDMフレームを用いて実験を行った。第１OFDMフレームでは、CNR（Carrier to Noise Ratio）が15dBである場合において、変調多値数として64QAMを適用し、符号化率として1/3を適用した。第２OFDMフレームでは、CNRが20dBである場合において、変調多値数として256QAMを適用し、パンクチャを適用することによって符号化率として1/2を適用した。第３OFDMフレームでは、CNRが15dBである場合において、変調多値数として64QAMを適用し、符号化率として1/3を適用した。さらに、第２OFDMフレームに含まれる１つのOFDMシンボルにおいてCNRを10dBに低下させる雑音を発生させた。
【0068】
実施例１では誤り訂正復号後に誤りビットは残らなかったのに対して、比較例１では誤り訂正復号後に誤りビットが残存した。このように、３つのOFDMフレームで変調多値数や符号化率を適応制御する場合でも、実施形態に係る畳み込みインタリーブ処理によって、各FECブロックを構成するビットが時間軸方向に分散され、誤り訂正符号の効果が向上することが確認された。
【0069】
なお、従来技術で説明したインタリーブ処理、すなわち、サブキャリア毎のOFDMシンボルに対して異なる遅延時間を適用する畳み込みインタリーブ処理では、OFDMフレーム毎に変調多値数及び符号化率を適応的に変更することができないことに留意すべきである。
【0070】
［その他の実施形態］
本発明は上述した開示によって説明したが、この開示の一部をなす論述及び図面は、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
本発明は上述した開示によって説明したが、この開示の一部をなす論述及び図面は、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【0071】
上述した開示では、符号化S/P変換部１０３及び復号S/P変換部２０５が、直列のビット列を並列なkのビット列に変換する際に１ビット単位で並列に変換するケースについて例示した。しかしながら、上述した開示はこれに限定されるものではない。直列のビット列を並列のビット列に変換する際の単位は２ビット以上であってもよい。
【0072】
上述した開示では、kの値がFECブロックを構成するビット数であるケースについて例示した。しかしながら、上述した開示はこれに限定されるものではない。kの値は、FECブロックを構成するビット数よりも少なくてもよく、FECブロックを構成するビット数よりも多くてもよい。
【0073】
上述した開示では、パンクチャ処理及びデパンクチャ処理が適用されるケースについて例示した。しかしながら、上述した開示はこれに限定されるものではない。パンクチャ処理及びデパンクチャ処理は適用されなくてもよい。このようなケースにおいて、送信装置１００及び受信装置２００においてパンクチャ部１０７及びデパンクチャ部２０７は省略されてもよい。
【0074】
上述した開示では特に触れていないが、送信装置１００及び受信装置２００が行う各処理をコンピュータに実行させるプログラムが提供されてもよい。また、プログラムは、コンピュータ読取り可能媒体に記録されていてもよい。コンピュータ読取り可能媒体を用いれば、コンピュータにプログラムをインストールすることが可能である。ここで、プログラムが記録されたコンピュータ読取り可能媒体は、非一過性の記録媒体であってもよい。非一過性の記録媒体は、特に限定されるものではないが、例えば、CD-ROMやDVD-ROM等の記録媒体であってもよい。
【0075】
或いは、送信装置１００及び受信装置２００が行う各処理を実行するためのプログラムを記憶するメモリ及びメモリに記憶されたプログラムを実行するプロセッサによって構成されるチップが提供されてもよい。
【符号の説明】
【0076】
１０…デジタル無線伝送システム、１００…送信装置、１０１…誤り訂正符号化部、１０３…符号化S/P変換部、１０５…インタリーブ部、１０７…パンクチャ部、１０９…符号化P/S変換部、１１１…OFDM SP変換部、１１３…OFDM変調部、２００…受信装置、２０１…OFDM復調部、２０３…OFDM PS変換部、２０５…復号S/P変換部、２０７…デパンクチャ部、２０９…デインタリーブ部、２１１…復号P/S変換部、２１３…誤り訂正復号部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】