知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022139808
(43)【公開日】2022-09-26
(54)【発明の名称】撮像素子および撮像装置
(51)【国際特許分類】
H01L 27/146 20060101AFI20220915BHJP
H04N 5/3745 20110101ALI20220915BHJP
【ＦＩ】
H01L27/146 A
H04N5/3745
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2021040349
(22)【出願日】2021-03-12
(71)【出願人】
【識別番号】000004112
【氏名又は名称】株式会社ニコン
(74)【代理人】
【識別番号】100161207
【弁理士】
【氏名又は名称】西澤 和純
(74)【代理人】
【識別番号】100140774
【弁理士】
【氏名又は名称】大浪 一徳
(74)【代理人】
【識別番号】100175824
【弁理士】
【氏名又は名称】小林 淳一
(72)【発明者】
【氏名】瀬尾 崇志
(72)【発明者】
【氏名】小倉 大輝
【テーマコード（参考）】
4M118
5C024
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA14
4M118BA19
4M118CA02
4M118CA14
4M118DB09
4M118DD04
4M118DD09
4M118GA02
4M118GC07
4M118GD04
4M118HA25
4M118HA31
5C024CX41
5C024GX03
5C024GX16
5C024GX18
5C024GY39
5C024GY41
(57)【要約】
【課題】リセット中に生成される電荷を光電変換出力に寄与させること。
【解決手段】撮像素子は、第１ポテンシャルを有し、光電変換された電荷が転送される第１蓄積部と、前記第１ポテンシャルよりも低い第２ポテンシャルを有する第２蓄積部と、前記第１蓄積部と前記第２蓄積部との間の接続を制御する制御部と、前記第２蓄積部に蓄積された電荷量に応じて制御信号を生成する制御信号生成部と、前記第２蓄積部の電位をリセットするリセット部と、を備える。
【選択図】図３
【解決手段】撮像素子は、第１ポテンシャルを有し、光電変換された電荷が転送される第１蓄積部と、前記第１ポテンシャルよりも低い第２ポテンシャルを有する第２蓄積部と、前記第１蓄積部と前記第２蓄積部との間の接続を制御する制御部と、前記第２蓄積部に蓄積された電荷量に応じて制御信号を生成する制御信号生成部と、前記第２蓄積部の電位をリセットするリセット部と、を備える。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１ポテンシャルを有し、光電変換された電荷が転送される第１蓄積部と、
前記第１ポテンシャルよりも低い第２ポテンシャルを有する第２蓄積部と、
前記第１蓄積部と前記第２蓄積部との間の接続を制御する制御部と、
前記第２蓄積部に蓄積された電荷量に応じて制御信号を生成する制御信号生成部と、
前記第２蓄積部の電位をリセットするリセット部と、
を備える撮像素子。
前記第１ポテンシャルよりも低い第２ポテンシャルを有する第２蓄積部と、
前記第１蓄積部と前記第２蓄積部との間の接続を制御する制御部と、
前記第２蓄積部に蓄積された電荷量に応じて制御信号を生成する制御信号生成部と、
前記第２蓄積部の電位をリセットするリセット部と、
を備える撮像素子。
【請求項2】
請求項１に記載の撮像素子において、
前記制御部は、前記制御信号に基づいて、前記第１蓄積部から前記第２蓄積部への電荷の移動を阻止する、撮像素子。
前記制御部は、前記制御信号に基づいて、前記第１蓄積部から前記第２蓄積部への電荷の移動を阻止する、撮像素子。
【請求項3】
請求項１または２に記載の撮像素子において、
前記リセット部は、前記制御部により前記第１蓄積部から前記第２蓄積部への電荷の移動が阻止されている間に前記第２蓄積部の電位をリセットする、撮像素子。
前記リセット部は、前記制御部により前記第１蓄積部から前記第２蓄積部への電荷の移動が阻止されている間に前記第２蓄積部の電位をリセットする、撮像素子。
【請求項4】
請求項１から３までのいずれか一項に記載の撮像素子において、
前記制御部は、前記第１蓄積部と前記第２蓄積部との間のポテンシャルを前記第１ポテンシャルより高く制御して前記第１蓄積部から前記第２蓄積部への電荷の移動を阻止する、撮像素子。
前記制御部は、前記第１蓄積部と前記第２蓄積部との間のポテンシャルを前記第１ポテンシャルより高く制御して前記第１蓄積部から前記第２蓄積部への電荷の移動を阻止する、撮像素子。
【請求項5】
請求項１から４までのいずれか一項に記載の撮像素子において、
前記制御部は、前記第１蓄積部と前記第２蓄積部との間のポテンシャルを前記第１ポテンシャルより低く制御して前記第１蓄積部から前記第２蓄積部へ電荷を移動させる、撮像素子。
前記制御部は、前記第１蓄積部と前記第２蓄積部との間のポテンシャルを前記第１ポテンシャルより低く制御して前記第１蓄積部から前記第２蓄積部へ電荷を移動させる、撮像素子。
【請求項6】
請求項１から５までのいずれか一項に記載の撮像素子において、
前記第１ポテンシャルは、前記リセット部でリセットする前の前記第２蓄積部の電位に対応する第３ポテンシャルよりも高い、撮像素子。
前記第１ポテンシャルは、前記リセット部でリセットする前の前記第２蓄積部の電位に対応する第３ポテンシャルよりも高い、撮像素子。
【請求項7】
請求項１から６までのいずれか一項に記載の撮像素子において、
光を電荷に変換する光電変換部を有し、
前記第１ポテンシャルは、前記光電変換部の空乏化電位に対応する第４ポテンシャルよりも低い、撮像素子。
光を電荷に変換する光電変換部を有し、
前記第１ポテンシャルは、前記光電変換部の空乏化電位に対応する第４ポテンシャルよりも低い、撮像素子。
【請求項8】
請求項１から７までのいずれか一項に記載の撮像素子において、
設定されている露光時間において、前記第２蓄積部による電荷の蓄積と、前記リセット部による前記第２蓄積部の電位のリセットとを繰り返す、撮像素子。
設定されている露光時間において、前記第２蓄積部による電荷の蓄積と、前記リセット部による前記第２蓄積部の電位のリセットとを繰り返す、撮像素子。
【請求項9】
請求項１から８までのいずれか一項に記載の撮像素子と、
前記撮像素子からの信号に基づいて画像データを生成する画像生成部と、
を備える撮像装置。
前記撮像素子からの信号に基づいて画像データを生成する画像生成部と、
を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、撮像素子および撮像装置に関する。
【背景技術】
【0002】
フォトダイオード等の光電変換部からフローティングディフュージョンへ転送された電荷に基づく信号を出力するＣＭＯＳセンサ等の撮像素子が知られている。従来より、フローティングディフュージョンに転送された電荷に基づく信号を精度よく検出することが求められている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１１－２３５９０号公報
【発明の概要】
【0004】
発明の第１の態様による撮像素子は、第１ポテンシャルを有し、光電変換された電荷が転送される第１蓄積部と、前記第１ポテンシャルよりも低い第２ポテンシャルを有する第２蓄積部と、前記第１蓄積部と前記第２蓄積部との間の接続を制御する制御部と、前記第２蓄積部に蓄積された電荷量に応じて制御信号を生成する制御信号生成部と、前記第２蓄積部の電位をリセットするリセット部と、を備える。
発明の第２の態様による撮像装置は、第１の態様による撮像素子と、前記撮像素子からの信号に基づいて画像データを生成する画像生成部と、を備える。
発明の第２の態様による撮像装置は、第１の態様による撮像素子と、前記撮像素子からの信号に基づいて画像データを生成する画像生成部と、を備える。
【図面の簡単な説明】
【0005】
【図1】実施の形態に係る撮像装置の構成を例示するブロック図である。
【図2】撮像素子の断面構造を例示する図である。
【図3】撮像素子の画素の構成を例示する回路図である。
【図6】Ａ／Ｄ変換回路の構成を例示する回路図である。
【発明を実施するための形態】
【0006】
以下、図面を参照して発明を実施するための形態について説明する。
＜撮像装置の構成＞
図１は、実施の形態に係る撮像素子を搭載する撮像装置の構成を例示するブロック図である。撮像装置１は、撮影光学系２、撮像素子３、および制御部４を備える。撮像装置１は、例えばカメラである。撮影光学系２は、撮像素子３上に被写体像を結像する。撮像素子３は、撮影光学系２により結像される被写体像を撮像して画像信号を生成する。撮像素子３は、例えばＣＭＯＳイメージセンサである。制御部４は、撮像素子３の動作を制御するための制御信号を撮像素子３に出力する。また、制御部４は、撮像素子３から出力された画像信号に対して各種の画像処理を施し、画像データを生成する画像生成部として機能する。
なお、撮影光学系２は、撮像装置１から着脱可能に構成してもよい。
＜撮像装置の構成＞
図１は、実施の形態に係る撮像素子を搭載する撮像装置の構成を例示するブロック図である。撮像装置１は、撮影光学系２、撮像素子３、および制御部４を備える。撮像装置１は、例えばカメラである。撮影光学系２は、撮像素子３上に被写体像を結像する。撮像素子３は、撮影光学系２により結像される被写体像を撮像して画像信号を生成する。撮像素子３は、例えばＣＭＯＳイメージセンサである。制御部４は、撮像素子３の動作を制御するための制御信号を撮像素子３に出力する。また、制御部４は、撮像素子３から出力された画像信号に対して各種の画像処理を施し、画像データを生成する画像生成部として機能する。
なお、撮影光学系２は、撮像装置１から着脱可能に構成してもよい。
【0007】
＜撮像素子の断面構造＞
図２は、図１の撮像素子３の断面構造を例示する図である。図２に示す撮像素子３は、裏面照射型の撮像素子である。撮像素子３は、第１基板１１１と、第２基板１１２と、第３基板１１３と、第４基板１１４とを備える。第１基板１１１、第２基板１１２、第３基板１１３および第４基板１１４は、それぞれ半導体基板等により構成される。第１基板１１１は、配線層１４０と配線層１４１を介して第２基板１１２に積層される。第２基板１１２は、配線層１４２と配線層１４３を介して第３基板１１３に積層される。第３基板１１３は、配線層１４４と配線層１４５を介して第４基板１１４に積層される。
図２は、図１の撮像素子３の断面構造を例示する図である。図２に示す撮像素子３は、裏面照射型の撮像素子である。撮像素子３は、第１基板１１１と、第２基板１１２と、第３基板１１３と、第４基板１１４とを備える。第１基板１１１、第２基板１１２、第３基板１１３および第４基板１１４は、それぞれ半導体基板等により構成される。第１基板１１１は、配線層１４０と配線層１４１を介して第２基板１１２に積層される。第２基板１１２は、配線層１４２と配線層１４３を介して第３基板１１３に積層される。第３基板１１３は、配線層１４４と配線層１４５を介して第４基板１１４に積層される。
【0008】
白抜き矢印で示す入射光Ｌは、Ｚ軸プラス方向へ向かって入射する。また、座標軸に示すように、Ｚ軸に直交する紙面右方向をＸ軸プラス方向、Ｚ軸およびＸ軸に直交する紙面手前方向をＹ軸プラス方向とする。撮像素子３は、入射光Ｌが入射する方向に、第１基板１１１と第２基板１１２と第３基板１１３と第４基板１１４とが積層されている。
【0009】
撮像素子３はさらに、マイクロレンズ層１０１、カラーフィルタ層１０２、パッシベーション層１０３を有する。これらのパッシベーション層１０３、カラーフィルタ層１０２およびマイクロレンズ層１０１は、第１基板１１１に順次積層されている。
マイクロレンズ層１０１は、複数のマイクロレンズＭＬを有する。マイクロレンズＭＬは、入射した光を後述する光電変換部１２に集光する。カラーフィルタ層１０２は、複数のカラーフィルタＦを有する。パッシベーション層１０３は、窒化膜や酸化膜で構成される。
マイクロレンズ層１０１は、複数のマイクロレンズＭＬを有する。マイクロレンズＭＬは、入射した光を後述する光電変換部１２に集光する。カラーフィルタ層１０２は、複数のカラーフィルタＦを有する。パッシベーション層１０３は、窒化膜や酸化膜で構成される。
【0010】
第１基板１１１、第２基板１１２、第３基板１１３、および第４基板１１４は、それぞれゲート電極やゲート絶縁膜が設けられる第１面１０５ａ、１０６ａ、１０７ａ、１０８ａと、第１面とは異なる第２面１０５ｂ、１０６ｂ、１０７ｂ、１０８ｂとを有する。また、第１面１０５ａ、１０６ａ、１０７ａ、１０８ａには、それぞれトランジスタ等の各種素子が設けられる。第１基板１１１の第１面１０５ａ、第２基板１１２の第１面１０６ａ、第３基板１１３の第１面１０７ａ、および第４基板１１４の第１面１０８ａには、それぞれ配線層１４０、１４１、１４４、１４５が積層して設けられる。また、第２基板１１２の第２面１０６ｂおよび第３基板１１３の第２面１０７ｂには、それぞれ配線層（基板間接続層）１４２、１４３が積層して設けられる。配線層１４０～配線層１４５は、導体膜（金属膜）および絶縁膜を含む層であり、それぞれ複数の配線やビアなどが配置される。
【0011】
第１基板１１１の第１面１０５ａの素子および第２基板１１２の第１面１０６ａの素子は、配線層１４０、１４１を介してバンプや電極等の接続部１０９により電気的に接続される。同様に第３基板１１３の第１面１０７ａの素子および第４基板１１４の第１面１０８ａの素子は、配線層１４４、１４５を介してバンプや電極等の接続部１０９により電気的に接続される。また、第２基板１１２および第３基板１１３は、複数の貫通電極１１０を有する。第２基板１１２の貫通電極１１０は、第２基板１１２の第１面１０６ａおよび第２面１０６ｂに設けられた回路を互いに接続し、第３基板１１３の貫通電極１１０は、第３基板１１３の第１面１０７ａおよび第２面１０７ｂに設けられた回路を互いに接続する。第２基板１１２の第２面１０６ｂに設けられた回路および第３基板１１３の第２面１０７ｂに設けられた回路は、基板間接続層１４２、１４３を介してバンプや電極等の接続部１０９により電気的に接続される。
なお、実施の形態では第１基板１１１、第２基板１１２、第３基板１１３、および第４基板１１４が積層される場合を例示するが、積層される基板の数は、実施の形態より多くても少なくてもよい。
また、第１基板１１１、第２基板１１２、第３基板１１３、および第４基板１１４を、それぞれ第１層、第２層、第３層および第４層と称してもよい。
なお、実施の形態では第１基板１１１、第２基板１１２、第３基板１１３、および第４基板１１４が積層される場合を例示するが、積層される基板の数は、実施の形態より多くても少なくてもよい。
また、第１基板１１１、第２基板１１２、第３基板１１３、および第４基板１１４を、それぞれ第１層、第２層、第３層および第４層と称してもよい。
【0012】
＜画素の構成＞
図３は、撮像素子３の画素の構成を例示する回路図である。画素１０は、例えば、フォトダイオード（ＰＤ）等の光電変換部１２と、光電変換部１２で生成された電荷に基づく信号を読み出す読出部３０とを有する。
画素１０は、第１層に構成される。読出部３０は、第２層、第３層および第４層のうちの一つの層に構成してもよいし、第１層から第４層のうちの複数の層に分けて構成してもよい。
図３は、撮像素子３の画素の構成を例示する回路図である。画素１０は、例えば、フォトダイオード（ＰＤ）等の光電変換部１２と、光電変換部１２で生成された電荷に基づく信号を読み出す読出部３０とを有する。
画素１０は、第１層に構成される。読出部３０は、第２層、第３層および第４層のうちの一つの層に構成してもよいし、第１層から第４層のうちの複数の層に分けて構成してもよい。
【0013】
光電変換部１２は、入射した光を電荷に変換し、光電変換された電荷を蓄積する機能を有する。
読出部３０は、転送部１３と、排出部１４と、第１のフローティングディフュージョン（ＦＤ１）１５と、第２のフローティングディフュージョン（ＦＤ２）１９と、制御スイッチ部２０と、増幅部１６と、電流源１７とを有する。
読出部３０は、転送部１３と、排出部１４と、第１のフローティングディフュージョン（ＦＤ１）１５と、第２のフローティングディフュージョン（ＦＤ２）１９と、制御スイッチ部２０と、増幅部１６と、電流源１７とを有する。
【0014】
転送部１３は、信号φＴＸにより制御される。信号φＴＸは、例えば不図示の画素制御部で生成される。光電変換部１２で光電変換された電荷は、転送部１３を介して第２のフローティングディフュージョン１９または第１のフローティングディフュージョン１５に転送される。転送部１３は、光電変換部１２と、第２のフローティングディフュージョン１９および第１のフローティングディフュージョン１５との間に電荷転送路を形成する。
なお、転送部１３は、信号φＴＸによりオフされている状態でも、光電変換部１２からあふれた電荷を通過させるように構成されている。
なお、転送部１３は、信号φＴＸによりオフされている状態でも、光電変換部１２からあふれた電荷を通過させるように構成されている。
【0015】
制御スイッチ部２０は、信号φＯＦにより制御される。信号φＯＦは、例えば図６を参照して後述する第２制御回路２１０からの出力信号φＯＦ－に基づいて生成される。制御スイッチ部２０は、光電変換部１２からの電荷を第１のフローティングディフュージョン１５で保持する、または、光電変換部１２からの電荷を第１のフローティングディフュージョン１５で保持しない、の切り替えを行う。実施の形態では、電荷を第１のフローティングディフュージョン１５で保持することは、電荷を第２のフローティングディフュージョン１９へ送らないことに対応し、光電変換部１２からの電荷を第１のフローティングディフュージョン１５で保持しないことは、電荷を制御スイッチ部２０を介して第２のフローティングディフュージョン１９へ送ることに対応する。
【0016】
第２のフローティングディフュージョン１９は、後述する排出部１４が信号φＲＥＳによりオフされている状態で、光電変換部１２から送られた電荷を保持（蓄積）する。
第１のフローティングディフュージョン１５は、制御スイッチ部２０が信号φＯＦによりオフされている状態で、光電変換部１２からあふれた電荷を一時的に保持（蓄積）する。
増幅部１６は、第２のフローティングディフュージョン１９に蓄積された電荷による信号を増幅し、信号線１８に出力する。図３に示す例では、増幅部１６は、ドレイン端子、ゲート端子およびソース端子がそれぞれ、電源ＶＤＤ、第２のフローティングディフュージョン１９および電流源１７に接続されるトランジスタＭ３により構成される。
第１のフローティングディフュージョン１５は、制御スイッチ部２０が信号φＯＦによりオフされている状態で、光電変換部１２からあふれた電荷を一時的に保持（蓄積）する。
増幅部１６は、第２のフローティングディフュージョン１９に蓄積された電荷による信号を増幅し、信号線１８に出力する。図３に示す例では、増幅部１６は、ドレイン端子、ゲート端子およびソース端子がそれぞれ、電源ＶＤＤ、第２のフローティングディフュージョン１９および電流源１７に接続されるトランジスタＭ３により構成される。
【0017】
排出部（リセット部）１４は、信号φＲＥＳにより制御される。信号φＲＥＳは、例えば図６を参照して後述する第２制御回路２１０で生成される。排出部１４は、第２のフローティングディフュージョン１９に蓄積されている電荷を排出し、第２のフローティングディフュージョン１９の電位を電源ＶＤＤの電位（リセット電位と呼ぶ）にリセットする。
また、必要に応じて制御スイッチ部２０も併用し、図４（ａ）を参照して後述するように、第１のフローティングディフュージョン１５の電荷も排出する。
転送部１３、制御スイッチ部２０、および排出部１４は、それぞれトランジスタＭ１、トランジスタＭ４およびトランジスタＭ２により構成される。
以上説明した読出部３０により、光電変換部１２で生成された電荷に応じた信号（光電変換信号）が、信号線１８を介して後述するＡ／Ｄ変換回路へ送出される。
また、必要に応じて制御スイッチ部２０も併用し、図４（ａ）を参照して後述するように、第１のフローティングディフュージョン１５の電荷も排出する。
転送部１３、制御スイッチ部２０、および排出部１４は、それぞれトランジスタＭ１、トランジスタＭ４およびトランジスタＭ２により構成される。
以上説明した読出部３０により、光電変換部１２で生成された電荷に応じた信号（光電変換信号）が、信号線１８を介して後述するＡ／Ｄ変換回路へ送出される。
【0018】
＜電荷転送路のポテンシャルダイアグラム＞
画素１０における電荷転送路のポテンシャルについて、図４（ａ）～図４（ｄ）、図５（ａ）および図５（ｂ）を参照して説明する。実施の形態では、リセット電位を基準としてポテンシャルを表す。図４（ａ）～図４（ｄ）、図５（ａ）および図５（ｂ）は、画素１０における電荷転送路のポテンシャルを説明する模式図である。これらの図は、図３における破線Ａ－Ｂに沿った電荷転送路のポテンシャルの高低を示す。横軸は、位置Ａから位置Ｂへ向かう電荷転送路を示し、縦軸は、ポテンシャルの高低を示す。実施の形態では、光電変換部１２のポテンシャルが１番高く（換言すると、光電変換部１２の空乏化電位が１番低い）、リセット時の第２のフローティングディフュージョン１９のポテンシャルが１番低い（換言すると、リセット電位が１番高い）。
画素１０における電荷転送路のポテンシャルについて、図４（ａ）～図４（ｄ）、図５（ａ）および図５（ｂ）を参照して説明する。実施の形態では、リセット電位を基準としてポテンシャルを表す。図４（ａ）～図４（ｄ）、図５（ａ）および図５（ｂ）は、画素１０における電荷転送路のポテンシャルを説明する模式図である。これらの図は、図３における破線Ａ－Ｂに沿った電荷転送路のポテンシャルの高低を示す。横軸は、位置Ａから位置Ｂへ向かう電荷転送路を示し、縦軸は、ポテンシャルの高低を示す。実施の形態では、光電変換部１２のポテンシャルが１番高く（換言すると、光電変換部１２の空乏化電位が１番低い）、リセット時の第２のフローティングディフュージョン１９のポテンシャルが１番低い（換言すると、リセット電位が１番高い）。
【0019】
また、図４（ｄ）を参照して後述するように、第１のフローティングディフュージョン１５のポテンシャルは、光電変換部１２よりも低く（換言すると、第１のフローティングディフュージョン１５の電位は光電変換部の空乏化電位よりも高い）、リセット直前の第２のフローティングディフュージョン１９のポテンシャルよりも高くなる（換言すると、第１のフローティングディフュージョン１５の電位はリセット直前の第２のフローティングディフュージョン１９の電位よりも低い）ように構成されている。
このようなポテンシャルの高低の設定は、例えば、光電変換部１２、第２のフローティングディフュージョン１９、および第１のフローティングディフュージョン１５を構成する半導体基板に注入する不純物イオンの濃度を変更することにより、設定してもよい。
このようなポテンシャルの高低の設定は、例えば、光電変換部１２、第２のフローティングディフュージョン１９、および第１のフローティングディフュージョン１５を構成する半導体基板に注入する不純物イオンの濃度を変更することにより、設定してもよい。
【0020】
図４（ａ）は、第２のフローティングディフュージョン１９のリセットに加えて、光電変換部１２および第１のフローティングディフュージョン１５からも電荷を排出する状態を示す。上記信号φＴＸ、上記信号φＯＦおよび上記信号φＲＥＳにより、各画素のトランジスタＭ１、トランジスタＭ４およびトランジスタＭ２はいずれもオンされる。
光電変換部１２および第１のフローティングディフュージョン１５に蓄積されていた電荷は、ポテンシャルが１番低い第２のフローティングディフュージョン１９へ移動する。また、リセット動作により、第２のフローティングディフュージョン１９の電荷が排出され、第２のフローティングディフュージョン１９の電位がリセット電位にリセットされる。
光電変換部１２および第１のフローティングディフュージョン１５に蓄積されていた電荷は、ポテンシャルが１番低い第２のフローティングディフュージョン１９へ移動する。また、リセット動作により、第２のフローティングディフュージョン１９の電荷が排出され、第２のフローティングディフュージョン１９の電位がリセット電位にリセットされる。
【0021】
図４（ｂ）は、光電変換部１２に対する露光が開始された状態、換言すると、光電変換により生成された電荷の蓄積が開始された状態を示す。上記信号φＴＸ、上記信号φＯＦおよび上記信号φＲＥＳにより、各画素のトランジスタＭ１、トランジスタＭ４およびトランジスタＭ２は、それぞれオフ、オン、オフされる。
【0022】
図４（ｃ）は、光電変換部１２に蓄積された電荷が光電変換部１２の蓄積容量を超えてあふれ出す状態を示す。トランジスタＭ１、トランジスタＭ４およびトランジスタＭ２は、図４（ｂ）の場合と同様に、それぞれオフ、オン、オフされている。光電変換部１２から第１のフローティングディフュージョン１５へあふれた電荷は、トランジスタＭ４を介して第１のフローティングディフュージョン１５よりもポテンシャルが低い第２のフローティングディフュージョン１９へ移動して蓄積される。これにより、第２のフローティングディフュージョン１９の電位が下がり始める。
【0023】
図４（ｄ）は、第２のフローティングディフュージョン１９に蓄積された電荷量が所定量に達し、第２のフローティングディフュージョン１９の電位が閾値電位まで低下した状態を示す。トランジスタＭ１、トランジスタＭ４およびトランジスタＭ２は、図４（ｂ）および図４（ｃ）の場合と同様に、それぞれオフ、オン、オフされている。第２のフローティングディフュージョン１９の電位が閾値電位まで低下すると、この電位の変化がトランジスタＭ３で増幅され、画素信号として読み出される。後述する第２制御回路２１０は、読み出された画素信号の信号レベルに基づいて、第２のフローティングディフュージョン１９をリセットさせる信号φＲＥＳを発生させる。そのため、閾値電位は、リセット直前の第２のフローティングディフュージョン１９のポテンシャルに対応する。
【0024】
図５（ａ）は、光電変換部１２および第１のフローティングディフュージョン１５の電荷を保持したままで、第２のフローティングディフュージョン１９をリセットする状態を示す。上記信号φＴＸ、上記信号φＯＦおよび上記信号φＲＥＳにより、各画素のトランジスタＭ１、トランジスタＭ４およびトランジスタＭ２は、それぞれオフ、オフ、オンされる。図４（ｄ）において第２のフローティングディフュージョン１９に保持されていた電荷は、トランジスタＭ２を介して排出され、第２のフローティングディフュージョン１９の電位がリセット電位にリセットされる。
【0025】
第２のフローティングディフュージョン１９のリセット中に第１のフローティングディフュージョン１５へ流入する電荷は、トランジスタＭ４がオフされていることによって第１のフローティングディフュージョン１５に保持される。すなわち、第１のフローティングディフュージョン１５に一時的に蓄積される。
【0026】
図５（ｂ）は、リセット後の第２のフローティングディフュージョン１９に対して電荷の蓄積が再開された状態を示す。上記信号φＴＸ、上記信号φＯＦおよび上記信号φＲＥＳにより、各画素のトランジスタＭ１、トランジスタＭ４およびトランジスタＭ２は、それぞれオフ、オン、オフされる。図５（ａ）において第１のフローティングディフュージョン１５に蓄積されていた電荷は、トランジスタＭ４を介して、第１のフローティングディフュージョン１５よりもポテンシャルが低い第２のフローティングディフュージョン１９に移動して蓄積される。つまり、第２のフローティングディフュージョン１９のリセット動作の間に光電変換部１２から第１のフローティングディフュージョン１５に移動し蓄積された電荷は、消失することなく第２のフローティングディフュージョン１９に蓄積される。
図５（ｂ）の状態以降は、撮像装置１に設定されている露光時間が終了するまで、図４（ｃ）、図４（ｄ）、図５（ａ）および図５（ｂ）の状態を繰り返すように各画素のトランジスタＭ１、トランジスタＭ４およびトランジスタＭ２のオン／オフが制御される。
図５（ｂ）の状態以降は、撮像装置１に設定されている露光時間が終了するまで、図４（ｃ）、図４（ｄ）、図５（ａ）および図５（ｂ）の状態を繰り返すように各画素のトランジスタＭ１、トランジスタＭ４およびトランジスタＭ２のオン／オフが制御される。
【0027】
実施の形態では、撮像装置１に設定されている露光時間の間に、第２のフローティングディフュージョン１９に対する所定量の電荷の蓄積と、第２のフローティングディフュージョン１９のリセットとが繰り返し行われる。そのため、露光時間の間に生成される画素当たりの電荷量は、図４（ｄ）を参照して説明した閾値電位に達するときの電荷の量と、第２のフローティングディフュージョン１９をリセットした回数との積で表すことができる。このようなＡ／Ｄ変換方式で電荷量を求める手法は、第２のフローティングディフュージョン１９の電位が閾値電位に達する毎にパルス信号を発生させ、発生したパルス信号の数をカウントすることから、パルスカウント方式のＡ／Ｄ変換と称される。
画素当たりの第２のフローティングディフュージョン１９のリセット回数をカウントする回路例について、図６を参照して説明する。
画素当たりの第２のフローティングディフュージョン１９のリセット回数をカウントする回路例について、図６を参照して説明する。
【0028】
＜Ａ／Ｄ変換回路＞
図６は、実施の形態に係るＡ／Ｄ変換回路２５０の構成を例示する回路図である。上述したように、第２のフローティングディフュージョン１９に保持された電荷に基づく信号は、増幅部１６で増幅され、信号線１８を介して画素信号として読み出される。
画素信号は、比較部としてのコンパレータ４０の端子４１に入力される。第１制御回路２００は、例えば、不図示の画素制御部からの指示に基づいて所定の電圧レベルの基準信号を生成する。基準信号は、図４（ｄ）を参照して説明した、第２のフローティングディフュージョン１９の電位が閾値電位まで低下した状態で生成される画素信号の電圧レベルに対応する。第１制御回路２００で生成された基準信号は、コンパレータ４０の端子４２に入力される。
図６は、実施の形態に係るＡ／Ｄ変換回路２５０の構成を例示する回路図である。上述したように、第２のフローティングディフュージョン１９に保持された電荷に基づく信号は、増幅部１６で増幅され、信号線１８を介して画素信号として読み出される。
画素信号は、比較部としてのコンパレータ４０の端子４１に入力される。第１制御回路２００は、例えば、不図示の画素制御部からの指示に基づいて所定の電圧レベルの基準信号を生成する。基準信号は、図４（ｄ）を参照して説明した、第２のフローティングディフュージョン１９の電位が閾値電位まで低下した状態で生成される画素信号の電圧レベルに対応する。第１制御回路２００で生成された基準信号は、コンパレータ４０の端子４２に入力される。
【0029】
コンパレータ４０は、画素１０からの画素信号と基準信号とを比較し、画素１０からの画素信号のレベルが基準信号のレベルとほぼ一致すると、出力信号４０＿Ｏｕｔの電位を遷移させる。
実施の形態では、第２のフローティングディフュージョン１９の電位が閾値電位まで低下する（図４（ｄ）に示す状態）と、コンパレータ４０の出力信号４０＿ＯｕｔがＨレベルからＬレベルに反転するように構成される。出力信号４０＿Ｏｕｔは、インバータ回路４４に入力される。
実施の形態では、第２のフローティングディフュージョン１９の電位が閾値電位まで低下する（図４（ｄ）に示す状態）と、コンパレータ４０の出力信号４０＿ＯｕｔがＨレベルからＬレベルに反転するように構成される。出力信号４０＿Ｏｕｔは、インバータ回路４４に入力される。
【0030】
インバータ回路４４は、複数のインバータが接続されており、出力が順次反転して伝達される。インバータを複数段接続したことにより、インバータ回路４４の出力信号は、コンパレータ４０の出力信号４０＿Ｏｕｔに比べて遅れたタイミングでＬレベルに反転する。このような遅延回路を含めることで、回路動作を安定化させることができる。なお、インバータの段数は、適宜変更して構わない。
【0031】
インバータ回路４４の出力信号は、第２制御回路２１０に入力される。第２制御回路２１０は、インバータ回路４４の出力信号がＨレベルからＬベルに反転したことに基づき、パルス状のカウント信号２１０＿Ｏｕｔと、信号φＲＥＳと、信号φＯＦ－とをそれぞれ生成する。
【0032】
カウント信号２１０＿Ｏｕｔは、カウンタ回路２２０に供給される。カウンタ回路２２０は、入力されるカウント信号２１０＿Ｏｕｔの数、換言すると、画素当たりの第２のフローティングディフュージョン１９のリセット回数をカウントする。
【0033】
信号φＲＥＳは、排出部１４を構成するトランジスタＭ２を制御する信号であり、排出部１４に供給される。第２制御回路２１０は、例えば、不図示の画素制御部からの指示に基づいて、カウント信号２１０＿Ｏｕｔよりもパルス半値幅を広げた信号φＲＥＳを生成するとともに、後述する信号φＯＦ－に比べて遅れたタイミングで信号φＲＥＳを出力する。信号φＲＥＳのパルス半値幅は、例えば５０nsec以下である。
【0034】
信号φＯＦ－は、制御スイッチ部２０を構成するトランジスタＭ４を制御する信号φＯＦの元になる信号である。実施の形態では、信号φＯＦ－の論理レベルをインバータ回路４６で反転させた信号を、信号φＯＦとする。第２制御回路２１０は、例えば、不図示の画素制御部からの指示に基づいて、カウント信号２１０＿Ｏｕｔよりもパルス半値幅を広げたφＯＦ－を生成する。信号φＯＦ－のパルス半値幅は、例えば６０nsecである。
【0035】
カウンタ回路２２０のカウント値は、セレクタ回路２３０を介してデータバス３００に出力される。なお、カウンタ回路２２０は、撮像装置１に設定されている露光時間を終了すると、カウント値が読み出された後にリセットされる。つまり、カウンタ回路２２０は、露光時間が開始された以降に入力されるカウント信号２１０＿Ｏｕｔの数をカウントし、露光時間が終了するとカウント値がリセットされる。
【0036】
＜タイミングチャートの説明＞
図７は、図４（ｄ）を参照して説明した、第２のフローティングディフュージョン１９の電位が閾値電位まで低下する状態において、主要な信号波形を例示するタイミングチャートを例示する図である。上から順に、信号φＯＦ、第２のフローティングディフュージョン１９の電位を示す信号Ｓｉｇ＿ＦＤ２、コンパレータ４０の出力信号４０＿Ｏｕｔ、カウント信号２１０＿Ｏｕｔ、および信号φＲＥＳの波形を示す。
図７は、図４（ｄ）を参照して説明した、第２のフローティングディフュージョン１９の電位が閾値電位まで低下する状態において、主要な信号波形を例示するタイミングチャートを例示する図である。上から順に、信号φＯＦ、第２のフローティングディフュージョン１９の電位を示す信号Ｓｉｇ＿ＦＤ２、コンパレータ４０の出力信号４０＿Ｏｕｔ、カウント信号２１０＿Ｏｕｔ、および信号φＲＥＳの波形を示す。
【0037】
第２のフローティングディフュージョン１９の電位が閾値電位まで低下した時刻をｔ１とすると、コンパレータ４０は、出力信号４０＿ＯｕｔをＨレベルからＬレベルに反転させる。第２制御回路２１０は、入力される信号がＨレベルからＬベルに反転したことに基づき、パルス状のカウント信号２１０＿Ｏｕｔを出力するとともに、パルス半値幅を広げた信号φＯＦ－を出力する。図７に示す信号φＯＦは、信号φＯＦ－の論理レベルをインバータ回路４６で反転した信号である。第２制御回路２１０はさらに、時刻ｔ１より所定時間（例えば５nsec）遅い時刻ｔ２に、信号φＯＦ－よりも狭いパルス半値幅の信号φＲＥＳを出力する。
【0038】
このように構成したので、信号φＯＦ－の元になる信号φＯＦを出力した後に信号φＲＥＳが出力される。そのため、図５（ａ）に例示したように、制御スイッチ部２０を構成するトランジスタＭ４をオフしてから、排出部１４を構成するトランジスタＭ２をオンして第２のフローティングディフュージョン１９のリセット動作を開始させることができる。
第２のフローティングディフュージョン１９のリセット動作が開始すると、第２のフローティングディフュージョン１９の電位を示す信号Ｓｉｇ＿ＦＤ２のレベルが上がり、リセット電位にリセットされる。
第２のフローティングディフュージョン１９のリセット動作が開始すると、第２のフローティングディフュージョン１９の電位を示す信号Ｓｉｇ＿ＦＤ２のレベルが上がり、リセット電位にリセットされる。
【0039】
時刻ｔ３において、信号φＲＥＳに基づいた第２のフローティングディフュージョン１９のリセット動作が終了する。時刻ｔ３の時点では、制御信号φＯＦによってスイッチ部２０を構成するトランジスタＭ４がオフされている。リセット動作の終了後、制御信号φＯＦによってスイッチ部２０を構成するトランジスタＭ４がオンされて、第２のフローティングディフュージョン１９に対して電荷の蓄積が再開される。
このように構成したので、第２のフローティングディフュージョン１９のリセット動作中に第１のフローティングディフュージョン１５へ流入する電荷は、トランジスタＭ４がオフされていることによって第１のフローティングディフュージョン１５に保持される（図５（ａ））。すなわち、リセット動作による排出を避けることができる。
なお、リセット動作中に第１のフローティングディフュージョン１５に蓄積された電荷は、第２のフローティングディフュージョン１９での電荷の蓄積が再開されると、第２のフローティングディフュージョン１９に移動する（図５（ｂ））。
このように構成したので、第２のフローティングディフュージョン１９のリセット動作中に第１のフローティングディフュージョン１５へ流入する電荷は、トランジスタＭ４がオフされていることによって第１のフローティングディフュージョン１５に保持される（図５（ａ））。すなわち、リセット動作による排出を避けることができる。
なお、リセット動作中に第１のフローティングディフュージョン１５に蓄積された電荷は、第２のフローティングディフュージョン１９での電荷の蓄積が再開されると、第２のフローティングディフュージョン１９に移動する（図５（ｂ））。
【0040】
以上説明した実施の形態によれば、以下の作用効果が得られる。
（１）撮像装置１に搭載される撮像素子３は、第１ポテンシャルを有し、光電変換された電荷が転送される第１のフローティングディフュージョン１５と、第１ポテンシャルよりも低い第２ポテンシャルを有する第２のフローティングディフュージョン１９と、第１のフローティングディフュージョン１５と第２のフローティングディフュージョン１９との間の接続を制御する制御スイッチ部２０と、第２のフローティングディフュージョン１９に蓄積された電荷量に応じて制御信号を生成するＡ／Ｄ変換回路２５０と、第２のフローティングディフュージョン１９の電位をリセットする排出部１４と、を備える。
このように構成したので、第２のフローティングディフュージョン１９のリセット動作中に生成された電荷に基づく信号を検出することが可能になる。例えば、第２のフローティングディフュージョン１９のリセット中は、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ電荷が移動しないように制御スイッチ部２０が制御を行うことで、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ移動した電荷が検出されることなく排出部１４で排出されることを防ぐことができる。
また、第２のフローティングディフュージョン１９のリセット終了後は、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ電荷が移動するように制御スイッチ部２０が制御を行うことで、第１のフローティングディフュージョン１５で一時的に保持した電荷を第２のフローティングディフュージョン１９へ移動させて、移動した電荷に基づく信号を検出することが可能になる。
（１）撮像装置１に搭載される撮像素子３は、第１ポテンシャルを有し、光電変換された電荷が転送される第１のフローティングディフュージョン１５と、第１ポテンシャルよりも低い第２ポテンシャルを有する第２のフローティングディフュージョン１９と、第１のフローティングディフュージョン１５と第２のフローティングディフュージョン１９との間の接続を制御する制御スイッチ部２０と、第２のフローティングディフュージョン１９に蓄積された電荷量に応じて制御信号を生成するＡ／Ｄ変換回路２５０と、第２のフローティングディフュージョン１９の電位をリセットする排出部１４と、を備える。
このように構成したので、第２のフローティングディフュージョン１９のリセット動作中に生成された電荷に基づく信号を検出することが可能になる。例えば、第２のフローティングディフュージョン１９のリセット中は、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ電荷が移動しないように制御スイッチ部２０が制御を行うことで、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ移動した電荷が検出されることなく排出部１４で排出されることを防ぐことができる。
また、第２のフローティングディフュージョン１９のリセット終了後は、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ電荷が移動するように制御スイッチ部２０が制御を行うことで、第１のフローティングディフュージョン１５で一時的に保持した電荷を第２のフローティングディフュージョン１９へ移動させて、移動した電荷に基づく信号を検出することが可能になる。
【0041】
（２）制御スイッチ部２０は、制御信号としての信号φＯＦに基づいて、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９への電荷の移動を阻止する。
このように構成したので、Ａ／Ｄ変換回路２５０は、第２のフローティングディフュージョン１９に蓄積された電荷量に基づいて適切なタイミングで信号φＯＦを生成する。これにより、制御スイッチ部２０は、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９への電荷の移動を適切なタイミングで阻止することができる。
このように構成したので、Ａ／Ｄ変換回路２５０は、第２のフローティングディフュージョン１９に蓄積された電荷量に基づいて適切なタイミングで信号φＯＦを生成する。これにより、制御スイッチ部２０は、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９への電荷の移動を適切なタイミングで阻止することができる。
【0042】
（３）リセット部としての排出部１４は、制御スイッチ部２０により第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９への電荷の移動が阻止されている間に第２のフローティングディフュージョン１９の電位をリセットする。
このように構成したので、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ移動した電荷が検出されることなく排出されることを、適切に防止することができる。
このように構成したので、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ移動した電荷が検出されることなく排出されることを、適切に防止することができる。
【0043】
（４）制御スイッチ部２０は、第１のフローティングディフュージョン１５と第２のフローティングディフュージョン１９との間（トランジスタＭ４）のポテンシャルを上記第１ポテンシャルより高く制御して第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９への電荷の移動を阻止する。
このように構成したので、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ電荷が移動することを、適切に阻止することができる。
このように構成したので、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ電荷が移動することを、適切に阻止することができる。
【0044】
（５）制御スイッチ部２０は、第１のフローティングディフュージョン１５と第２のフローティングディフュージョン１９との間（トランジスタＭ４）のポテンシャルを上記第１ポテンシャルより低く制御して第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ電荷を移動させる。
このように構成したので、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ、電荷を適切に移動させることができる。
このように構成したので、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ、電荷を適切に移動させることができる。
【0045】
（６）第１ポテンシャルは、排出部１４でリセットする直前の第２のフローティングディフュージョン１９の電位、すなわち閾値電位に対応する第３ポテンシャルよりも高い。
このように構成したので、第２のフローティングディフュージョン１９の電位が閾値電位に低下するまでは、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ、電荷を適切に移動させることができる。
このように構成したので、第２のフローティングディフュージョン１９の電位が閾値電位に低下するまでは、第１のフローティングディフュージョン１５から第２のフローティングディフュージョン１９へ、電荷を適切に移動させることができる。
【0046】
（７）撮像素子３はさらに、光を電荷に変換する光電変換部１２を有し、第１ポテンシャルは、光電変換部１２の空乏化電位に対応する第４ポテンシャルよりも低い。
このように構成したので、光電変換部１２から第１のフローティングディフュージョン１５へ、電荷を適切に移動させることができる。
このように構成したので、光電変換部１２から第１のフローティングディフュージョン１５へ、電荷を適切に移動させることができる。
【0047】
（８）撮像素子３は、設定されている露光時間において、第２のフローティングディフュージョン１９による電荷の蓄積と、排出部１４による第２のフローティングディフュージョン１９の電位のリセットとを繰り返す。
このように構成したので、パルスカウント方式のＡ／Ｄ変換における電荷の蓄積とリセットとを適切に繰り返すことができる。
このように構成したので、パルスカウント方式のＡ／Ｄ変換における電荷の蓄積とリセットとを適切に繰り返すことができる。
【0048】
（変形例１）
上述した実施の形態では、撮像素子３は、裏面照射型の構成とする例について説明した。これに代えて、撮像素子３を、光が入射する入射面側に配線層１４０を設ける表面照射型の構成としてもよい。
上述した実施の形態では、撮像素子３は、裏面照射型の構成とする例について説明した。これに代えて、撮像素子３を、光が入射する入射面側に配線層１４０を設ける表面照射型の構成としてもよい。
【0049】
（変形例２）
上述した実施の形態では、光電変換部１２としてフォトダイオードを用いる例について説明した。しかし、光電変換部１２として光電変換膜を用いるようにしてもよい。
上述した実施の形態では、光電変換部１２としてフォトダイオードを用いる例について説明した。しかし、光電変換部１２として光電変換膜を用いるようにしてもよい。
【0050】
（変形例３）
撮像素子３は、カメラ、スマートフォン、タブレット、ＰＣに内蔵のカメラ、車載カメラ等に適用されてもよい。
撮像素子３は、カメラ、スマートフォン、タブレット、ＰＣに内蔵のカメラ、車載カメラ等に適用されてもよい。
【0051】
（変形例４）
実施の形態の説明では、パルスカウント方式によりＡ／Ｄ変換する例を説明した。実施の形態の変形例４では、パルスカウント方式と、パルスカウント方式と異なる他のＡ／Ｄ変換方式とを併用してもよい。他のＡ／Ｄ変換方式は、例えば、シングルスロープ方式のＡ／Ｄ変換を採用することができる。
シングルスロープ方式は、画素１０からの画素信号と、ランプ信号と呼ばれる基準信号とをコンパレータ回路で比較する。ランプ信号のレベルは、シングルスロープ方式用のカウンタのクロック信号に同期して変化させるとともに、上記シングルスロープ方式用のカウンタのカウント値と相関を持たせる。
コンパレータ４０は、画素１０からの画素信号とランプ信号とを比較し、画素１０からの画素信号のレベルがランプ信号のレベルとほぼ一致すると、出力信号の電位を遷移させる。シングルスロープ方式では、画素信号のレベルとランプ信号のレベルとが一致した時点でのシングルスロープ方式用のカウンタのカウント値に基づいて、画素信号のレベルが検出される。
実施の形態の説明では、パルスカウント方式によりＡ／Ｄ変換する例を説明した。実施の形態の変形例４では、パルスカウント方式と、パルスカウント方式と異なる他のＡ／Ｄ変換方式とを併用してもよい。他のＡ／Ｄ変換方式は、例えば、シングルスロープ方式のＡ／Ｄ変換を採用することができる。
シングルスロープ方式は、画素１０からの画素信号と、ランプ信号と呼ばれる基準信号とをコンパレータ回路で比較する。ランプ信号のレベルは、シングルスロープ方式用のカウンタのクロック信号に同期して変化させるとともに、上記シングルスロープ方式用のカウンタのカウント値と相関を持たせる。
コンパレータ４０は、画素１０からの画素信号とランプ信号とを比較し、画素１０からの画素信号のレベルがランプ信号のレベルとほぼ一致すると、出力信号の電位を遷移させる。シングルスロープ方式では、画素信号のレベルとランプ信号のレベルとが一致した時点でのシングルスロープ方式用のカウンタのカウント値に基づいて、画素信号のレベルが検出される。
【0052】
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。実施の形態および変形例で示された各構成を組み合わせて用いる態様も本発明の範囲内に含まれる。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
【符号の説明】
【0053】
１…撮像装置、３…撮像素子、４…制御部、１０…画素、１２…光電変換部、１３…転送部、１４…排出部、１５…第１のフローティングディフュージョン、１６…増幅部、１８…信号線、１９…第２のフローティングディフュージョン、２０…制御スイッチ部、Ｍ１、Ｍ２、Ｍ４…トランジスタ、４０…コンパレータ、４４、４６…インバータ回路、２００…第１制御回路、２１０…第２制御回路、２２０…カウンタ回路、２５０…Ａ／Ｄ変換回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】