ホーム > 特許ランキング > インテル・コーポレーション
知財求人 - 知財ポータルサイト「IP Force」
特開2022-151572メタデータ要求をスケジューリングするためのシステム、装置、および方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022151572
(43)【公開日】2022-10-07
(54)【発明の名称】メタデータ要求をスケジューリングするためのシステム、装置、および方法
(51)【国際特許分類】
G06F 9/48 20060101AFI20220929BHJP
G06F 9/34 20060101ALI20220929BHJP
G06F 9/50 20060101ALI20220929BHJP
【ＦＩ】
G06F9/48 300B
G06F9/34 350A
G06F9/48 300C
G06F9/50 120A
【審査請求】未請求
【請求項の数】25
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2021212346
(22)【出願日】2021-12-27
(31)【優先権主張番号】17/213,700
(32)【優先日】2021-03-26
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】591003943
【氏名又は名称】インテル・コーポレーション
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】ラミヤ ジャヤラム マスティ
(72)【発明者】
【氏名】トーマス トール
(72)【発明者】
【氏名】エイドリアン シー．モガ
(72)【発明者】
【氏名】ヴィンセント フォン ボカーン
【テーマコード（参考）】
5B033
【Ｆターム（参考）】
5B033AA14
5B033DB00
(57)【要約】 （修正有）
【課題】メタデータ要求をスケジューリングする装置及び方法を提供する。
【解決手段】装置は、メモリ及びスケジューラを含む。スケジューラは、メモリ及びメモリコントローラに結合される。メモリは、複数のメタデータ要求を記憶する。複数のメタデータ要求の各々は、複数のメタデータ優先度レベルのうちの１つと関連付けられる。スケジューラは、メモリコントローラへの複数のメタデータ要求のうちの第１のメタデータ要求の送信を、第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベル及びメモリコントローラへのメタデータ要求の送信に割り当てられたメタデータ要求帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングする。メタデータ帯域幅の第１の帯域幅部分は、第１のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられる。
【選択図】図４
【解決手段】装置は、メモリ及びスケジューラを含む。スケジューラは、メモリ及びメモリコントローラに結合される。メモリは、複数のメタデータ要求を記憶する。複数のメタデータ要求の各々は、複数のメタデータ優先度レベルのうちの１つと関連付けられる。スケジューラは、メモリコントローラへの複数のメタデータ要求のうちの第１のメタデータ要求の送信を、第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベル及びメモリコントローラへのメタデータ要求の送信に割り当てられたメタデータ要求帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングする。メタデータ帯域幅の第１の帯域幅部分は、第１のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられる。
【選択図】図４
【特許請求の範囲】
【請求項1】
複数のメタデータ要求を記憶するためのメモリであって、前記複数のメタデータ要求の各々は複数のメタデータ優先度レベルのうちの１つと関連付けられる、メモリと、
前記メモリおよびメモリコントローラに結合されるスケジューラであって、前記スケジューラは、前記メモリコントローラへの前記複数のメタデータ要求の第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベルと、メタデータ要求帯域幅の第１の帯域幅部分とに少なくとも部分的に基づいてスケジューリングすることを行い、前記第１の帯域幅部分は前記第１のメタデータ優先度レベルと関連付けられる、スケジューラと
を備える装置。
前記メモリおよびメモリコントローラに結合されるスケジューラであって、前記スケジューラは、前記メモリコントローラへの前記複数のメタデータ要求の第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベルと、メタデータ要求帯域幅の第１の帯域幅部分とに少なくとも部分的に基づいてスケジューリングすることを行い、前記第１の帯域幅部分は前記第１のメタデータ優先度レベルと関連付けられる、スケジューラと
を備える装置。
【請求項2】
前記スケジューラはさらに、
前記メモリコントローラへの送信のために第１のデータトランザクション優先度レベルと関連付けられた第１のデータトランザクションを受信すること、
前記第１のデータトランザクションと関連付けられたメタデータがメタデータキャッシュにおいて利用可能であるかどうかを判断すること、および、
前記判断に基づいて前記第１のデータトランザクション優先度レベルから継承された第１のメタデータ優先度レベルを有するように前記メタデータと関連付けられた前記第１のメタデータ要求を生成すること
を行う、
請求項１に記載の装置。
前記メモリコントローラへの送信のために第１のデータトランザクション優先度レベルと関連付けられた第１のデータトランザクションを受信すること、
前記第１のデータトランザクションと関連付けられたメタデータがメタデータキャッシュにおいて利用可能であるかどうかを判断すること、および、
前記判断に基づいて前記第１のデータトランザクション優先度レベルから継承された第１のメタデータ優先度レベルを有するように前記メタデータと関連付けられた前記第１のメタデータ要求を生成すること
を行う、
請求項１に記載の装置。
【請求項3】
前記スケジューラはさらに、
第１のデータトランザクション優先度レベルと関連付けられたデータトランザクション優先度タグを含む第１のデータトランザクションを受信すること、および、
前記第１のデータトランザクションと関連付けられたメタデータに対する前記第１のメタデータ要求と関連付けるための前記第１のメタデータ優先度レベルを生成することであって、前記第１のメタデータ優先度レベルは前記第１のデータトランザクション優先度レベルから継承されることになる、生成すること
を行う、
請求項１に記載の装置。
第１のデータトランザクション優先度レベルと関連付けられたデータトランザクション優先度タグを含む第１のデータトランザクションを受信すること、および、
前記第１のデータトランザクションと関連付けられたメタデータに対する前記第１のメタデータ要求と関連付けるための前記第１のメタデータ優先度レベルを生成することであって、前記第１のメタデータ優先度レベルは前記第１のデータトランザクション優先度レベルから継承されることになる、生成すること
を行う、
請求項１に記載の装置。
【請求項4】
前記スケジューラはさらに、
複数のコアのうちの第１のコアから第１のデータトランザクションを受信することであって、前記第１のコアは第１のコア優先度レベルと関連付けられる、受信すること、および、
前記第１のデータトランザクションと関連付けられたメタデータに対する前記第１のメタデータ要求と関連付けるための前記第１のメタデータ優先度レベルを生成することであって、前記第１のメタデータ優先度レベルは前記第１のコア優先度レベルから継承されることになる、生成すること
を行う、
請求項１に記載の装置。
複数のコアのうちの第１のコアから第１のデータトランザクションを受信することであって、前記第１のコアは第１のコア優先度レベルと関連付けられる、受信すること、および、
前記第１のデータトランザクションと関連付けられたメタデータに対する前記第１のメタデータ要求と関連付けるための前記第１のメタデータ優先度レベルを生成することであって、前記第１のメタデータ優先度レベルは前記第１のコア優先度レベルから継承されることになる、生成すること
を行う、
請求項１に記載の装置。
【請求項5】
前記メモリは、複数のメタデータ要求キューであって、前記複数のメタデータ要求キューの各々は前記複数のメタデータ優先度レベルのうちの１つと関連付けられる、複数のメタデータ要求キューをさらに含み、前記スケジューラはさらに、
前記第１のメタデータ優先度レベルと関連付けられた前記第１のメタデータ要求を生成すること、
前記第１のメタデータ要求を前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、
前記第１のメタデータ要求キューにおける前記第１のメタデータ要求の位置に少なくとも部分的に基づいて前記メモリコントローラへの前記第１のメタデータ要求の送信をスケジューリングすること
を行う、
請求項１に記載の装置。
前記第１のメタデータ優先度レベルと関連付けられた前記第１のメタデータ要求を生成すること、
前記第１のメタデータ要求を前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、
前記第１のメタデータ要求キューにおける前記第１のメタデータ要求の位置に少なくとも部分的に基づいて前記メモリコントローラへの前記第１のメタデータ要求の送信をスケジューリングすること
を行う、
請求項１に記載の装置。
【請求項6】
前記スケジューラはさらに、
前記第１のメタデータ優先度レベルを有するメタデータ要求と関連付けられたデータトランザクションの生成を担う複数のコアのうちの第１のコアを識別すること、
前記メタデータ要求帯域幅の前記第１の帯域幅部分と関連付けられた帯域幅可用性データを生成すること、および、
前記第１のコアが、前記帯域幅可用性データに基づいて前記装置に送信されたいくつかのデータトランザクションを管理できるように、前記帯域幅可用性データを前記第１のコアに送信すること
を行う、
請求項１に記載の装置。
前記第１のメタデータ優先度レベルを有するメタデータ要求と関連付けられたデータトランザクションの生成を担う複数のコアのうちの第１のコアを識別すること、
前記メタデータ要求帯域幅の前記第１の帯域幅部分と関連付けられた帯域幅可用性データを生成すること、および、
前記第１のコアが、前記帯域幅可用性データに基づいて前記装置に送信されたいくつかのデータトランザクションを管理できるように、前記帯域幅可用性データを前記第１のコアに送信すること
を行う、
請求項１に記載の装置。
【請求項7】
前記スケジューラはさらに、
前記第１のメタデータ優先度レベルと関連付けられた前記複数のメタデータ要求のうちのいくつかのメタデータ要求を帯域幅調整閾値と比較すること、および、
前記比較に基づいて前記メタデータ要求帯域幅の前記第１の帯域幅部分を動的に調整すること
を行う、
請求項１に記載の装置。
前記第１のメタデータ優先度レベルと関連付けられた前記複数のメタデータ要求のうちのいくつかのメタデータ要求を帯域幅調整閾値と比較すること、および、
前記比較に基づいて前記メタデータ要求帯域幅の前記第１の帯域幅部分を動的に調整すること
を行う、
請求項１に記載の装置。
【請求項8】
前記スケジューラはさらに、
前記第１のメタデータ優先度レベルと関連付けられた前記複数のメタデータ要求のうちのいくつかのメタデータ要求がコアスロットリング閾値を超えるかどうかを判断することであって、前記第１のメタデータ優先度レベルは低優先度レベルである、判断すること、および、
前記第１のメタデータ優先度レベルを有するメタデータ要求と関連付けられたデータトランザクションの生成を担う複数のコアのうちの第１のコアを識別し、かつ前記判断に基づいてデータトランザクションスロットリング要求を前記第１のコアに送信すること
を行う、
請求項１に記載の装置。
前記第１のメタデータ優先度レベルと関連付けられた前記複数のメタデータ要求のうちのいくつかのメタデータ要求がコアスロットリング閾値を超えるかどうかを判断することであって、前記第１のメタデータ優先度レベルは低優先度レベルである、判断すること、および、
前記第１のメタデータ優先度レベルを有するメタデータ要求と関連付けられたデータトランザクションの生成を担う複数のコアのうちの第１のコアを識別し、かつ前記判断に基づいてデータトランザクションスロットリング要求を前記第１のコアに送信すること
を行う、
請求項１に記載の装置。
【請求項9】
前記複数のメタデータ優先度レベルの各々はメタデータ優先度レベル重みと関連付けられ、前記スケジューラはさらに、前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ優先度レベル重みに少なくとも部分的に基づいて前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求に前記メタデータ要求帯域幅の前記第１の帯域幅部分を割り当てることを行う、請求項１に記載の装置。
【請求項10】
前記メモリは少なくとも２つのメタデータ要求キューを含み、前記少なくとも２つのメタデータ要求キューの各々は前記複数のメタデータ優先度レベルのうちの１つと関連付けられ、前記スケジューラはさらに、
前記第１のメタデータ優先度レベルと関連付けられた前記第１のメタデータ要求を生成すること、
前記第１のメタデータ要求を前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、
前記第１のメタデータ要求キューにおける前記第１のメタデータ要求の位置に少なくとも部分的に基づいて前記メモリコントローラへの前記第１のメタデータ要求の送信をスケジューリングすること
を行う、
請求項１に記載の装置。
前記第１のメタデータ優先度レベルと関連付けられた前記第１のメタデータ要求を生成すること、
前記第１のメタデータ要求を前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、
前記第１のメタデータ要求キューにおける前記第１のメタデータ要求の位置に少なくとも部分的に基づいて前記メモリコントローラへの前記第１のメタデータ要求の送信をスケジューリングすること
を行う、
請求項１に記載の装置。
【請求項11】
前記スケジューラはさらに、
前記複数のメタデータ要求が前記第１のメタデータ優先度レベルと関連付けられた別のメタデータ要求を含むかどうかを判断すること、および、
前記判断に基づいて前記メタデータ要求帯域幅の前記第１の帯域幅部分の帯域幅を使用して前記メモリコントローラへの前記複数のメタデータ要求の第２のメタデータ要求の送信をスケジューリングすることであって、前記第２のメタデータ要求は前記複数のメタデータ優先度レベルのうちの第２のメタデータ優先度レベルを有する、スケジューリングすること
を行う、
請求項１から１０のいずれか一項に記載の装置。
前記複数のメタデータ要求が前記第１のメタデータ優先度レベルと関連付けられた別のメタデータ要求を含むかどうかを判断すること、および、
前記判断に基づいて前記メタデータ要求帯域幅の前記第１の帯域幅部分の帯域幅を使用して前記メモリコントローラへの前記複数のメタデータ要求の第２のメタデータ要求の送信をスケジューリングすることであって、前記第２のメタデータ要求は前記複数のメタデータ優先度レベルのうちの第２のメタデータ優先度レベルを有する、スケジューリングすること
を行う、
請求項１から１０のいずれか一項に記載の装置。
【請求項12】
前記スケジューラはさらに、
前記メモリコントローラへの前記複数のメタデータ要求のうちの第２のメタデータ要求の送信を、前記第２のメタデータ要求と関連付けられた第２のメタデータ優先度レベルと、前記メタデータ要求帯域幅の第２の帯域幅部分とに少なくとも部分的に基づいてスケジューリングすることであって、前記第２の帯域幅部分は前記第２のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられ、前記メタデータ要求帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルが前記第２のメタデータ優先度レベルより低いことに少なくとも部分的に基づいて前記メタデータ要求帯域幅の前記第２の帯域幅部分未満である、スケジューリングすること
を行う、
請求項１から１１のいずれか一項に記載の装置。
前記メモリコントローラへの前記複数のメタデータ要求のうちの第２のメタデータ要求の送信を、前記第２のメタデータ要求と関連付けられた第２のメタデータ優先度レベルと、前記メタデータ要求帯域幅の第２の帯域幅部分とに少なくとも部分的に基づいてスケジューリングすることであって、前記第２の帯域幅部分は前記第２のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられ、前記メタデータ要求帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルが前記第２のメタデータ優先度レベルより低いことに少なくとも部分的に基づいて前記メタデータ要求帯域幅の前記第２の帯域幅部分未満である、スケジューリングすること
を行う、
請求項１から１１のいずれか一項に記載の装置。
【請求項13】
メモリトラフィックスケジューラにおける複数のデータトランザクションを受信する段階であって、前記複数のデータトランザクションの各々は、トランザクション受信時間およびデータトランザクション優先度レベルと関連付けられる、受信する段階と、
前記メモリトラフィックスケジューラにおいて複数のメタデータ要求を生成する段階であって、前記複数のメタデータ要求の各々は、前記複数のデータトランザクションのうちの１つ、および前記複数のデータトランザクションのうちの前記１つの前記データトランザクション優先度レベルから継承された複数のメタデータ優先度レベルのうちのメタデータ優先度レベルと関連付けられる、生成する段階と、
メモリコントローラへの前記複数のメタデータ要求のうちの第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベルと、メタデータ要求帯域幅の第１の帯域幅部分とに少なくとも部分的に基づいてスケジューリングする段階であって、前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルと関連付けられる、スケジューリングする段階とを含む、方法。
前記メモリトラフィックスケジューラにおいて複数のメタデータ要求を生成する段階であって、前記複数のメタデータ要求の各々は、前記複数のデータトランザクションのうちの１つ、および前記複数のデータトランザクションのうちの前記１つの前記データトランザクション優先度レベルから継承された複数のメタデータ優先度レベルのうちのメタデータ優先度レベルと関連付けられる、生成する段階と、
メモリコントローラへの前記複数のメタデータ要求のうちの第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベルと、メタデータ要求帯域幅の第１の帯域幅部分とに少なくとも部分的に基づいてスケジューリングする段階であって、前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルと関連付けられる、スケジューリングする段階とを含む、方法。
【請求項14】
前記メモリコントローラへの第２のデータトランザクションと関連付けられた前記複数のメタデータ要求のうちの第２のメタデータ要求の送信を、前記第２のメタデータ要求と関連付けられた第２のメタデータ優先度レベルと、前記第２のデータトランザクションと関連付けられた第２の時間の受信と、前記第２のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられた前記メタデータ要求帯域幅の第２の帯域幅部分とに少なくとも部分的に基づいてスケジューリングする段階であって、前記メタデータ要求帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルが前記第２のメタデータ優先度レベルより低いことに少なくとも部分的に基づいて、前記メタデータ要求帯域幅の前記第２の帯域幅部分未満である、スケジューリングする段階をさらに含む、請求項１３に記載の方法。
【請求項15】
前記複数のメタデータ優先度レベルの各々をメタデータ優先度レベル重みと関連付ける段階と、
前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ優先度レベル重みに少なくとも部分的に基づいて前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求に前記メタデータ要求帯域幅の前記第１の帯域幅部分を割り当てる段階と
をさらに含む、
請求項１３に記載の方法。
前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ優先度レベル重みに少なくとも部分的に基づいて前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求に前記メタデータ要求帯域幅の前記第１の帯域幅部分を割り当てる段階と
をさらに含む、
請求項１３に記載の方法。
【請求項16】
プロセッサに請求項１３から１５のいずれか一項に記載の方法を実行させる、コンピュータプログラム。
【請求項17】
複数のコアと、
メモリコントローラと、
メタデータキャッシュと、
前記複数のコア、前記メモリコントローラ、および前記メタデータキャッシュに結合されるメモリトラフィックスケジューラであって、前記メモリトラフィックスケジューラは、
複数のメタデータ要求を記憶することであって、前記複数のメタデータ要求の各々は複数のメタデータ優先度レベルのうちの１つと関連付けられる、記憶すること、および、
前記メモリコントローラへの前記複数のメタデータ要求のうちの第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベルと、メタデータ要求帯域幅の第１の帯域幅部分とに少なくとも部分的に基づいてスケジューリングすることであって、前記第１の帯域幅部分は前記第１のメタデータ優先度レベルと関連付けられる、スケジューリングすることを行うメモリトラフィックスケジューラとを備える、システム。
メモリコントローラと、
メタデータキャッシュと、
前記複数のコア、前記メモリコントローラ、および前記メタデータキャッシュに結合されるメモリトラフィックスケジューラであって、前記メモリトラフィックスケジューラは、
複数のメタデータ要求を記憶することであって、前記複数のメタデータ要求の各々は複数のメタデータ優先度レベルのうちの１つと関連付けられる、記憶すること、および、
前記メモリコントローラへの前記複数のメタデータ要求のうちの第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベルと、メタデータ要求帯域幅の第１の帯域幅部分とに少なくとも部分的に基づいてスケジューリングすることであって、前記第１の帯域幅部分は前記第１のメタデータ優先度レベルと関連付けられる、スケジューリングすることを行うメモリトラフィックスケジューラとを備える、システム。
【請求項18】
前記メモリトラフィックスケジューラはさらに、
複数の読み取りデータトランザクションを記憶することであって、前記複数の読み取りデータトランザクションの各々は複数の読み取りデータトランザクション優先度レベルのうちの１つと関連付けられる、記憶すること、および、
前記メモリコントローラへの前記複数の読み取りデータトランザクションのうちの第１の読み取りデータトランザクションの送信を、前記第１の読み取りデータトランザクションと関連付けられた第１の読み取りデータトランザクション優先度レベルと、前記メモリコントローラへの読み取りデータトランザクションの送信に割り当てられた読み取りデータトランザクション帯域幅の第１の帯域幅部分とに少なくとも部分的に基づいてスケジューリングすることであって、前記読み取りデータトランザクション帯域幅の前記第１の帯域幅部分は前記第１の読み取りデータトランザクション優先度レベルと関連付けられた読み取りデータトランザクションの送信に割り当てられる、スケジューリングすること
を行う、
請求項１７に記載のシステム。
複数の読み取りデータトランザクションを記憶することであって、前記複数の読み取りデータトランザクションの各々は複数の読み取りデータトランザクション優先度レベルのうちの１つと関連付けられる、記憶すること、および、
前記メモリコントローラへの前記複数の読み取りデータトランザクションのうちの第１の読み取りデータトランザクションの送信を、前記第１の読み取りデータトランザクションと関連付けられた第１の読み取りデータトランザクション優先度レベルと、前記メモリコントローラへの読み取りデータトランザクションの送信に割り当てられた読み取りデータトランザクション帯域幅の第１の帯域幅部分とに少なくとも部分的に基づいてスケジューリングすることであって、前記読み取りデータトランザクション帯域幅の前記第１の帯域幅部分は前記第１の読み取りデータトランザクション優先度レベルと関連付けられた読み取りデータトランザクションの送信に割り当てられる、スケジューリングすること
を行う、
請求項１７に記載のシステム。
【請求項19】
前記メモリトラフィックスケジューラはさらに、
複数の書き込みデータトランザクションを記憶することであって、前記複数の書き込みデータトランザクションの各々は複数の書き込みデータトランザクション優先度レベルのうちの１つと関連付けられる、記憶すること、および、
前記メモリコントローラへの前記複数の書き込みデータトランザクションのうちの書き込みデータトランザクションの送信を、第１の書き込みデータトランザクションと関連付けられた第１の書き込みデータトランザクション優先度レベルと、前記メモリコントローラへの書き込みデータトランザクションの送信に割り当てられた書き込みデータトランザクション帯域幅の第１の帯域幅部分とに少なくとも部分的に基づいてスケジューリングすることであって、前記書き込みデータトランザクション帯域幅の前記第１の帯域幅部分は前記第１の書き込みデータトランザクション優先度レベルと関連付けられた書き込みデータトランザクションの送信に割り当てられる、スケジューリングすること
を行う、
請求項１７に記載のシステム。
複数の書き込みデータトランザクションを記憶することであって、前記複数の書き込みデータトランザクションの各々は複数の書き込みデータトランザクション優先度レベルのうちの１つと関連付けられる、記憶すること、および、
前記メモリコントローラへの前記複数の書き込みデータトランザクションのうちの書き込みデータトランザクションの送信を、第１の書き込みデータトランザクションと関連付けられた第１の書き込みデータトランザクション優先度レベルと、前記メモリコントローラへの書き込みデータトランザクションの送信に割り当てられた書き込みデータトランザクション帯域幅の第１の帯域幅部分とに少なくとも部分的に基づいてスケジューリングすることであって、前記書き込みデータトランザクション帯域幅の前記第１の帯域幅部分は前記第１の書き込みデータトランザクション優先度レベルと関連付けられた書き込みデータトランザクションの送信に割り当てられる、スケジューリングすること
を行う、
請求項１７に記載のシステム。
【請求項20】
前記メモリトラフィックスケジューラは少なくとも２つのメタデータ要求キューを含み、前記少なくとも２つのメタデータ要求キューの各々は前記複数のメタデータ優先度レベルのうちの１つと関連付けられ、前記メモリトラフィックスケジューラはさらに、
前記第１のメタデータ優先度レベルと関連付けられた前記第１のメタデータ要求を生成すること、前記第１のメタデータ要求を前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、
前記第１のメタデータ要求キューにおける前記第１のメタデータ要求の位置に少なくとも部分的に基づいて前記メモリコントローラへの前記第１のメタデータ要求の送信をスケジューリングすること
を行う、
請求項１７に記載のシステム。
前記第１のメタデータ優先度レベルと関連付けられた前記第１のメタデータ要求を生成すること、前記第１のメタデータ要求を前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、
前記第１のメタデータ要求キューにおける前記第１のメタデータ要求の位置に少なくとも部分的に基づいて前記メモリコントローラへの前記第１のメタデータ要求の送信をスケジューリングすること
を行う、
請求項１７に記載のシステム。
【請求項21】
前記メモリトラフィックスケジューラは、読み取りデータトランザクションキューおよび書き込みデータトランザクションキューを含み、前記メモリトラフィックスケジューラはさらに、
前記メモリコントローラへの前記読み取りデータトランザクションキューからの第１の読み取りデータトランザクションの送信を、前記読み取りデータトランザクションキューにおける前記第１の読み取りデータトランザクションの位置と、読み取りデータトランザクション帯域幅とに少なくとも部分的に基づいてスケジューリングすること、および、
前記メモリコントローラへの前記書き込みデータトランザクションキューからの第１の書き込みデータトランザクションの送信を、前記書き込みデータトランザクションキューにおける前記第１の書き込みデータトランザクションの位置と、書き込みデータトランザクション帯域幅とに少なくとも部分的に基づいてスケジューリングすること
を行う、
請求項２０に記載のシステム。
前記メモリコントローラへの前記読み取りデータトランザクションキューからの第１の読み取りデータトランザクションの送信を、前記読み取りデータトランザクションキューにおける前記第１の読み取りデータトランザクションの位置と、読み取りデータトランザクション帯域幅とに少なくとも部分的に基づいてスケジューリングすること、および、
前記メモリコントローラへの前記書き込みデータトランザクションキューからの第１の書き込みデータトランザクションの送信を、前記書き込みデータトランザクションキューにおける前記第１の書き込みデータトランザクションの位置と、書き込みデータトランザクション帯域幅とに少なくとも部分的に基づいてスケジューリングすること
を行う、
請求項２０に記載のシステム。
【請求項22】
複数のメタデータ要求を記憶するためのメモリ手段であって、前記複数のメタデータ要求の各々は複数のメタデータ優先度レベルのうちの１つと関連付けられる、メモリ手段と、
前記メモリ手段およびメモリコントローラ手段に結合されるスケジューラ手段であって、前記スケジューラ手段は、前記メモリコントローラ手段への前記複数のメタデータ要求の第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベルと、メタデータ要求帯域幅の第１の帯域幅部分とに少なくとも部分的に基づいてスケジューリングするためのものであり、前記第１の帯域幅部分は前記第１のメタデータ優先度レベルと関連付けられる、スケジューラ手段と
を含む装置。
前記メモリ手段およびメモリコントローラ手段に結合されるスケジューラ手段であって、前記スケジューラ手段は、前記メモリコントローラ手段への前記複数のメタデータ要求の第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベルと、メタデータ要求帯域幅の第１の帯域幅部分とに少なくとも部分的に基づいてスケジューリングするためのものであり、前記第１の帯域幅部分は前記第１のメタデータ優先度レベルと関連付けられる、スケジューラ手段と
を含む装置。
【請求項23】
前記スケジューラ手段はさらに、
前記メモリコントローラ手段への送信のために第１のデータトランザクション優先度レベルと関連付けられた第１のデータトランザクションを受信すること、
前記第１のデータトランザクションと関連付けられたメタデータがメタデータキャッシュ手段において利用可能であるかどうかを判断すること、および、
前記判断に基づいて前記第１のデータトランザクション優先度レベルから継承された第１のメタデータ優先度レベルを有するように前記メタデータと関連付けられた前記第１のメタデータ要求を生成すること
を行うためのものである、
請求項２２に記載の装置。
前記メモリコントローラ手段への送信のために第１のデータトランザクション優先度レベルと関連付けられた第１のデータトランザクションを受信すること、
前記第１のデータトランザクションと関連付けられたメタデータがメタデータキャッシュ手段において利用可能であるかどうかを判断すること、および、
前記判断に基づいて前記第１のデータトランザクション優先度レベルから継承された第１のメタデータ優先度レベルを有するように前記メタデータと関連付けられた前記第１のメタデータ要求を生成すること
を行うためのものである、
請求項２２に記載の装置。
【請求項24】
前記スケジューラ手段はさらに、
第１のデータトランザクション優先度レベルと関連付けられたデータトランザクション優先度タグを含む第１のデータトランザクションを受信すること、および、
前記第１のデータトランザクションと関連付けられたメタデータに対する前記第１のメタデータ要求と関連付けるための前記第１のメタデータ優先度レベルを生成することであって、前記第１のメタデータ優先度レベルは前記第１のデータトランザクション優先度レベルから継承されることになる、生成すること
を行うためのものである、
請求項２２に記載の装置。
第１のデータトランザクション優先度レベルと関連付けられたデータトランザクション優先度タグを含む第１のデータトランザクションを受信すること、および、
前記第１のデータトランザクションと関連付けられたメタデータに対する前記第１のメタデータ要求と関連付けるための前記第１のメタデータ優先度レベルを生成することであって、前記第１のメタデータ優先度レベルは前記第１のデータトランザクション優先度レベルから継承されることになる、生成すること
を行うためのものである、
請求項２２に記載の装置。
【請求項25】
前記スケジューラ手段はさらに、
複数のコアのうちの第１のコアから第１のデータトランザクションを受信することであって、前記第１のコアは第１のコア優先度レベルと関連付けられる、受信すること、および、
前記第１のデータトランザクションと関連付けられたメタデータに対する前記第１のメタデータ要求と関連付けるための前記第１のメタデータ優先度レベルを生成することであって、前記第１のメタデータ優先度レベルは前記第１のコア優先度レベルから継承されることになる、生成すること
を行うためのものである、
請求項２２から２４のいずれか一項に記載の装置。
複数のコアのうちの第１のコアから第１のデータトランザクションを受信することであって、前記第１のコアは第１のコア優先度レベルと関連付けられる、受信すること、および、
前記第１のデータトランザクションと関連付けられたメタデータに対する前記第１のメタデータ要求と関連付けるための前記第１のメタデータ優先度レベルを生成することであって、前記第１のメタデータ優先度レベルは前記第１のコア優先度レベルから継承されることになる、生成すること
を行うためのものである、
請求項２２から２４のいずれか一項に記載の装置。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態はコンピュータシステムにおけるデータ通信に関する。
【背景技術】
【0002】
コンピューティングプラットフォームは通常、複数のスレッドまたはコアを含む。異なるコアによって生成されたデータトランザクションは、しばしば異なる優先度レベルを有する。データトランザクションの例には、読み取りデータトランザクションおよび書き込みデータトランザクションが含まれる。全てのデータトランザクションはメタデータと関連付けられる。メタデータは通常、データトランザクションと関連付けられたユーザコードまたはデータに関する補助および／または二次情報を含む。メタデータの一例には、限定されるものではないが、メモリ安全タグ、アクセス許可、メモリ暗号情報、および完全性情報を含むセキュリティメタデータがある。メタデータはしばしば、メモリコントローラによってホストされるメモリの隔離された部分に記憶される。
【図面の簡単な説明】
【0003】
【図1】メモリトラフィックスケジューラを含むシステムの一実施形態のブロック図表示である。
【0004】
【図2】メモリトラフィックスケジューラの一実施形態のブロック図表示である。
【0005】
【図3】コアからメモリトラフィックスケジューラにデータトランザクションを送信する方法の一実施形態のフローチャート図である。
【0006】
【図4】メモリアクセス要求キューにメモリアクセス要求を入れる方法の一実施形態のフローチャート図である。
【0007】
【図5】メモリコントローラへのメモリアクセス要求の送信をスケジューリングする方法の一実施形態のフローチャート図である。
【0008】
【図6】重み付けメタデータ要求を含むメモリトランザクションスケジュールキューの一実施形態の一例の図である。
【0009】
【図7】重み付けメタデータ要求を含むメモリトランザクションスケジュールキューの一実施形態の一例の図である。
【0010】
【図8】コアからメモリトラフィックスケジューラへのデータトランザクションの送信を管理する方法の一実施形態のフローチャート図である。
【0011】
【図9】高優先度メタデータ要求および低優先度メタデータ要求の送信のためのメタデータ帯域幅の割り当てを動的に調整する方法の一実施形態のフローチャート図である。
【0012】
【図10】コアからメモリトラフィックスケジューラへのデータトランザクションの送信を管理する方法の一実施形態のフローチャート図である。
【0013】
【図11】メモリコントローラに対するメタデータ要求をスケジューリングする方法の一実施形態のフローチャート図である。
【0014】
【0015】
【図13】本発明の実施形態による、複数のコアを有し得、統合メモリコントローラを有し得、および統合グラフィックを有し得るプロセッサのブロック図である。
【0016】
【図14】一実施形態による第１のより具体的で例示的なシステムのブロック図である。
【0017】
【図15】一実施形態によるＳｏＣのブロック図である。
【0018】
【図16】実施形態による、ソース命令セットにおけるバイナリ命令をターゲット命令セットにおけるバイナリ命令に変換するためのソフトウェア命令コンバータの使用を対照するブロック図である。
【発明を実施するための形態】
【0019】
コンピューティングプラットフォームにおける複数のコアのうちのあるコアが、例えば、読み取りデータトランザクションまたは書き込みデータトランザクションなどのデータトランザクションを生成するとき、データトランザクションはメタデータと関連付けられ得る。メタデータは通常、データトランザクションと関連付けられたユーザコードまたはデータに関する補助および／または二次情報を含む。メタデータは、メモリコントローラによってホストされるメモリに記憶される。
【0020】
コンピューティングプラットフォームは、メモリコントローラと関連付けられ、かつコアによって共有されるメタデータキャッシュを含み得る。メタデータキャッシュは通常、メモリコントローラの近くに位置し、メモリに記憶されたメタデータのサブセットを記憶する。ユーザコードおよび／またはデータへのアクセスがデータトランザクションと関連付けられたメタデータへのアクセスをトリガするとき、メタデータは、メモリからフェッチされ、フェッチされたメタデータはメタデータキャッシュに記憶される。メタデータキャッシュに記憶されたメタデータは、そのメタデータに対する将来の要求についてサービスを提供するのに利用可能である。
【0021】
メモリトラフィックスケジューラは、メモリコントローラに対するメモリアクセス要求のスケジューリングを管理する。メモリコントローラは、メモリアクセス要求に従ってメモリからデータを取得する。メモリアクセス要求は、読み取りデータトランザクション、書き込みデータトランザクション、およびメタデータ要求を含む。
【0022】
異なるデータトランザクションは、異なるデータトランザクション優先度レベルまたはサービス品質（ＱｏＳ）クラスと関連付けられる。データトランザクションと関連付けられたメタデータは、データトランザクション優先度レベルをメタデータ優先度レベルとして継承する。コアからのデータトランザクションを受信すると、メモリトラフィックスケジューラは、データトランザクションと関連付けられたメタデータがメタデータキャッシュに存在するかどうかを確かめる。メタデータがメタデータキャッシュに存在しない場合、メモリトラフィックスケジューラは、メモリからメタデータを取得するためにメモリコントローラへの送信のためのメタデータ要求を生成する。メモリトラフィックスケジューラは、親データトランザクションと関連付けられたＱｏＳクラスに基づいて、メタデータ要求が高優先度メタデータ要求または低優先度メタデータ要求のうちの一方であるかどうかを判断する。
【0023】
メモリトラフィックスケジューラは、メモリアクセス帯域幅とも称されるメモリ帯域幅をこれらの優先度に基づくメモリトラフィックの異なるクラスの間でパーティショニングすることによって、メモリコントローラへのメモリアクセス要求の送信をスケジューリングする。メモリアクセス帯域幅の第１の部分は読み取りデータトランザクションの送信に割り当てられ、メモリアクセス帯域幅の第２の部分は書き込みデータトランザクションの送信に割り当てられ、メモリアクセス帯域幅の第３部分はメタデータ要求の送信に割り当てられる。メタデータ要求の送信に割り当てられたメモリアクセス帯域幅の部分は、さらに、高優先度メタデータ帯域幅および低優先度メタデータ帯域幅に分割される。高優先度メタデータ帯域幅は高優先度メタデータ要求の送信に割り当てられ、低優先度メタデータ帯域幅は低優先度メタデータ要求の送信に割り当てられる。低優先度メタデータ帯域幅は高優先度メタデータ帯域幅未満である。
【0024】
メモリトラフィックスケジューラは、高優先度メタデータ帯域幅、および高優先度メタデータ要求がメモリトラフィックスケジューラに到達する順序に基づいて高優先度メタデータ要求の送信をスケジューリングし、かつ、低優先度メタデータ帯域幅、および低優先度メタデータ要求がメモリトラフィックスケジューラに到達する順序に基づいて低優先度メタデータ要求の送信をスケジューリングする。
【0025】
図１を参照すると、メモリトラフィックスケジューラ１０６を含むシステム１００の一実施形態のブロック図表示が示されている。システム１００は、例えば、サーバコンピュータ、デスクトップコンピュータ、またはラップトップコンピュータの少なくとも一部分であり得る。システム１００は、少なくとも１つのコア１０２、データキャッシュ１０４、メモリトラフィックスケジューラ１０６、メタデータキャッシュ１０８、メモリコントローラ１１０、およびメモリ１１２を含む。システム１００は、システム１００の動作を容易にする追加的な構成要素を含み得る。システム１００の１つの構成が示されるが、代替的な実施形態はメモリトラフィックスケジューラ１０６を含むシステムの代替的構成を含み得る。
【0026】
コア１０２によって実行され得る他の機能の中で、コア１０２の各々はデータトランザクションを生成するように構成される。データトランザクションの例には、読み取りデータトランザクションおよび書き込みデータトランザクションが含まれる。一実施形態では、コア１０２の各々は、データトランザクション優先度タグを含むデータトランザクションを生成するように構成される。データトランザクションと関連付けられたデータトランザクション優先度タグは、そのデータトランザクションのデータトランザクション優先度レベルを定義する。一実施形態では、データトランザクション優先度レベルは、高いデータトランザクション優先度レベルおよび低いデータトランザクション優先度レベルを含む。代替的な実施形態では、データトランザクション優先度レベルは追加のデータトランザクション優先度レベルを含み得る。
【0027】
一実施形態では、コア１０２の各々は、特定のデータトランザクション優先度レベルを有するデータトランザクションを生成するように構成される。コア１０２の各々のコア識別子は、特定のデータトランザクション優先度レベルと関連付けられる。一実施形態では、システム１００は２つのコア１０２を含み得、ここで、２つのコア１０２のうちの第１のものは高いデータトランザクション優先度レベルを有するデータトランザクションを生成するように構成され、２つのコア１０２のうちの第２のものは低いデータトランザクション優先度レベルを有するデータトランザクションを生成するように構成される。第１のコア１０２のコア識別子は高いデータトランザクション優先度レベルを有するデータトランザクションと関連付けられ、第２のコア１０２の第２のコア識別子は低いデータトランザクション優先度レベルを有するデータトランザクションと関連付けられる。２つのコア１０２および２つのデータトランザクション優先度レベルを含む一実施形態について記載されているが、代替的な実施形態は、２つ以上のコアおよび２つ以上のデータトランザクション優先度レベルを含み得る。
【0028】
１つまたは複数のコア１０２はデータキャッシュ１０４に通信可能に結合される。データキャッシュ１０４はメモリ１１２に記憶されたデータのサブセットを記憶する。コア１０２がデータの読み取りデータトランザクションを生成するとき、データはメモリ１１２からフェッチされる。フェッチされたデータは、データキャッシュ１０４に記憶され、かつコア１０２のうちの１つによって生成された将来の読み取りデータトランザクションにおけるデータに対する将来の要求に利用可能である。
【0029】
メモリトラフィックスケジューラ１０６は１つまたは複数のコア１０２に通信可能に結合される。一実施形態では、メモリトラフィックスケジューラ１０６は、１つまたは複数のコア１０２にデータキャッシュ１０４を介して通信可能に結合される。メモリトラフィックスケジューラ１０６は、メモリコントローラ１１０およびメタデータキャッシュ１０８に通信可能に結合される。メモリコントローラ１１０はメモリ１１２に通信可能に結合される。メモリ１１２はメモリコントローラ１１０によってホストされる。
【0030】
一実施形態では、各々の読み取りデータトランザクションはメタデータと関連付けられる。一実施形態では、読み取りデータトランザクションのいくつかはメタデータと関連付けられる。一実施形態では、各々の書き込みデータトランザクションはメタデータと関連付けられる。一実施形態では、書き込みデータトランザクションのいくつかは、メタデータと関連付けられる。一実施形態では、読み取りデータトランザクションおよび書き込みデータトランザクションを含む各々のデータトランザクションは、メタデータと関連付けられる。一実施形態では、データトランザクションのいくつかはメタデータと関連付けられる。メタデータは、データトランザクションと関連付けられたユーザコードまたはデータに関する補助および／または二次情報を含む。メタデータの一例には、限定されるものではないが、メモリ安全タグ、アクセス許可、メモリ暗号情報、および完全性情報を含むセキュリティメタデータがある。一実施形態では、メタデータは、メモリ１１２の隔離された部分に記憶される。
【0031】
メタデータキャッシュ１０８は、メモリ１１２に記憶されたメタデータのサブセットを記憶するように構成される。一実施形態では、メタデータキャッシュ１０８は、メモリトラフィックスケジューラ１０６の近くに配置される。一実施形態では、メタデータキャッシュ１０８はメモリコントローラ１１０の近くに配置される。メタデータキャッシュ１０８はコア１０２によって共有される。ユーザコードおよび／またはデータへのアクセスがデータトランザクションと関連付けられたメタデータへのアクセスをトリガするとき、メモリトラフィックスケジューラ１０６は、メモリコントローラ１１２へのメタデータ要求送信をスケジューリングするように構成される。メモリコントローラ１１０はメモリ１１２からメタデータをフェッチするように構成される。フェッチされたメタデータは、メタデータキャッシュ１０８に記憶され、かつそのメタデータに対する将来の要求をサービスするのに利用可能である。
【0032】
メモリトラフィックスケジューラ１０６は、メモリコントローラ１１０への送信に対するメモリアクセス要求をスケジューリングするように構成される。メモリアクセス要求は、読み取りデータトランザクション、書き込みデータトランザクション、およびメタデータ要求を含む。メモリトラフィックスケジューラ１０６は、メモリ要求アクセス帯域幅とも称されるメモリ帯域幅をメモリトラフィックの異なるクラスの間でパーティショニングすることによって、メモリアクセス要求をメモリコントローラ１１０に送信するように構成される。例えば、メモリ要求アクセス帯域幅は、読み取りデータトランザクション帯域幅、書き込みデータトランザクション帯域幅、およびメタデータ帯域幅を含む。メモリトラフィックスケジューラ１０６は、読み取りデータトランザクションの送信には読み取りデータトランザクション帯域幅を、書き込みデータトランザクションの送信には書き込みデータトランザクション帯域幅を、メタデータ要求の送信にはメタデータ帯域幅を割り当てるように構成される。一実施形態では、メモリトラフィックスケジューラ１０６は、書き込みデータトランザクションがメモリトラフィックスケジューラ１０６で受信された順序で書き込みデータトランザクション帯域幅による書き込みデータトランザクションの送信をスケジューリングするように、かつ、読み取りデータトランザクションがメモリトラフィックスケジューラ１０６で受信された順序で読み取りデータトランザクション帯域幅による読み取りデータトランザクションの送信をスケジューリングするように構成される。
【0033】
メタデータ帯域幅は、高優先度メタデータ帯域幅および低優先度メタデータ帯域幅を含む。一実施形態では、メタデータ帯域幅は、高優先度メタデータ帯域幅および低優先度メタデータ帯域幅にパーティショニングされる。メモリトラフィックスケジューラ１０６は、高優先度メタデータ要求の送信には高優先度メタデータ帯域幅を、低優先度メタデータ要求の送信には低優先度メタデータ帯域幅を割り当てるように構成される。低優先度メタデータ帯域幅は通常、高優先度メタデータ帯域幅未満である。一実施形態では、メモリトラフィックスケジューラ１０６は、高優先度メタデータ帯域幅、および高優先度メタデータ要求がメモリトラフィックスケジューラ１０６で受信された順序に基づいて高優先度メタデータ要求の送信をスケジューリングするように、かつ、低優先度メタデータ帯域幅、および低優先度メタデータ要求がメモリトラフィックスケジューラ１０６で受信された順序に基づいて低優先度メタデータ要求の送信をスケジューリングするように構成される。
【0034】
一実施形態では、高優先度メタデータ帯域幅として指定されたメタデータ帯域幅の部分、および低優先度メタデータ帯域幅として指定されたメタデータ帯域幅の部分は、ユーザによって定義される。一実施形態では、高優先度メタデータ帯域幅として指定されたメタデータ帯域幅の部分と、低優先度メタデータ帯域幅として指定されたメタデータ帯域幅の部分は、高優先度メタデータ要求であるメタデータ要求の部分、および低優先度メタデータ要求であるメタデータ要求の部分に基づいて動的に調整される。一実施形態では、高優先度メタデータ要求の各々は高優先度サブレベルと関連付けられ得、低優先度メタデータ要求の各々は低優先度サブレベルと関連付けられ得る。高優先度メタデータの高帯域幅は、複数の高優先度サブレベルメタデータ帯域幅にパーティショニングされ得、この場合、高優先度サブレベルメタデータ帯域幅の各々は、同じ関連付けられたメタデータ高優先度サブレベルと関連付けられたメタデータ要求の送信に割り当てられる。同様に、低優先度メタデータの高帯域幅は、複数の低優先度サブレベルメタデータ帯域幅にパーティショニングされ得、この場合、低優先度サブレベルメタデータ帯域幅の各々は、同じ関連付けられたメタデータ低優先度サブレベルと関連付けられたメタデータ要求の送信に割り当てられる。代替的な実施形態では、メタデータ帯域幅は、２つ以上のメタデータ優先度レベル帯域幅を含み得、この場合、メタデータ優先帯域幅の各々は、特定のメタデータ優先度レベルを有するメタデータ要求の送信に割り当てられる。
【0035】
一実施形態では、読み取りデータトランザクション帯域幅は、高優先度読み取りデータトランザクション帯域幅および低優先度読み取りデータトランザクション帯域幅を含む。一実施形態では、読み取りデータトランザクション帯域幅は、高優先度読み取りデータトランザクション帯域幅および低優先度読み取りデータトランザクション帯域幅にパーティショニングされる。メモリトラフィックスケジューラ１０６は、高優先度読み取りデータトランザクションの送信には高優先度読み取りデータトランザクション帯域幅を、低優先度読み取りデータトランザクションの送信には低優先度読み取りデータトランザクション帯域幅を割り当てるように構成される。低優先度読み取りデータトランザクション帯域幅は通常、高優先度読み取りデータトランザクション帯域幅未満である。一実施形態では、メモリトラフィックスケジューラ１０６は、高優先度読み取りデータトランザクション帯域幅、および高優先度読み取りデータトランザクションがメモリトラフィックスケジューラ１０６で受信された順序に基づいて高優先度読み取りデータトランザクションの送信をスケジューリングするように、かつ、低優先度読み取りデータトランザクション帯域幅、および低優先度読み取りデータトランザクションがメモリトラフィックスケジューラ１０６で受信された順序に基づいて低優先度読み取りデータトランザクションの送信をスケジューリングするように構成される。
【0036】
一実施形態では、高優先度読み取りデータトランザクション帯域幅として指定された読み取りデータトランザクション帯域幅の部分、および、低優先度読み取りデータトランザクション帯域幅として指定された読み取りデータトランザクション帯域幅の部分は、ユーザによって定義される。一実施形態では、高優先度読み取りデータトランザクション帯域幅として指定された読み取りデータトランザクション帯域幅の部分と、低優先度読み取りデータトランザクション帯域幅として指定された読み取りデータトランザクション帯域幅の部分は、高優先度読み取りデータトランザクションである読み取りデータトランザクションの部分、および低優先度読み取りデータトランザクションである読み取りデータトランザクションの部分に基づいて動的に調整される。代替的な実施形態では、読み取りデータトランザクション帯域幅は２つ以上の読み取りデータトランザクション優先度レベル帯域幅を含み得、この場合、読み取りデータトランザクション優先帯域幅の各々は、特定の読み取りデータトランザクション優先度レベルを有する読み取りデータトランザクションの送信に割り当てられる。
【0037】
一実施形態では、書き込みデータトランザクション帯域幅は、高優先度書き込みデータトランザクション帯域幅および低優先度書き込みデータトランザクション帯域幅を含む。一実施形態では、書き込みデータトランザクション帯域幅は、高優先度書き込みデータトランザクション帯域幅および低優先度書き込みデータトランザクション帯域幅にパーティショニングされる。メモリトラフィックスケジューラ１０６は、高優先度書き込みデータトランザクションの送信には高優先度書き込みデータトランザクション帯域幅を、低優先度書き込みデータトランザクションの送信には低優先度書き込みデータトランザクション帯域幅を割り当てるように構成される。低優先度書き込みデータトランザクション帯域幅は通常、高優先度書き込みデータトランザクション帯域幅未満である。一実施形態では、メモリトラフィックスケジューラ１０６は、高優先度書き込みデータトランザクション帯域幅、および高優先度書き込みデータトランザクションがメモリトラフィックスケジューラ１０６で受信された順序に基づいて、高優先度書き込みデータトランザクションの送信をスケジューリングするように、かつ、低優先度書き込みデータトランザクション帯域幅、および低優先度書き込みデータトランザクションがメモリトラフィックスケジューラ１０６で受信された順序に基づいて低優先度書き込みデータトランザクションの送信をスケジューリングするように構成される。
【0038】
一実施形態では、高優先度書き込みデータトランザクション帯域幅として指定された書き込みデータトランザクション帯域幅の部分、および、低優先度書き込みデータトランザクション帯域幅として指定された書き込みデータトランザクション帯域幅の部分は、ユーザによって定義される。一実施形態では、高優先度書き込みデータトランザクション帯域幅として指定される書き込みデータトランザクション帯域幅の部分と、低優先度書き込みデータトランザクション帯域幅として指定される書き込みデータトランザクション帯域幅の部分は、高優先度書き込みデータトランザクションである書き込みデータトランザクションの部分、および低優先度書き込みデータトランザクションである書き込みデータトランザクションの部分に基づいて動的に調整される。代替的な実施形態では、書き込みデータトランザクション帯域幅は２つ以上の書き込みデータトランザクション優先度レベル帯域幅を含み得、この場合、書き込みデータトランザクション優先帯域幅の各々は、特定の書き込データトランザクション優先度レベルを有する書き込みデータトランザクションの送信に割り当てられる。
【0039】
メモリトラフィックスケジューラ１０６からメモリ要求を受信すると、メモリコントローラ１１０は、メモリ１１２からメモリ要求において要求されたデータを取得する。
【0040】
図２を参照すると、メモリトラフィックスケジューラ１０６の一実施形態のブロック図表示が示されている。メモリトラフィックスケジューラ１０６は、スケジューラメモリ２０２に通信可能に結合されるスケジューラ２００を含む。メモリトラフィックスケジューラ１０６は、メモリトラフィックスケジューラ１０６の動作を容易にする追加的な構成要素を含み得る。スケジューラ２００は、メモリコントローラ１１０へのメモリアクセス要求の送信をスケジューリングする。メモリアクセス要求は、読み取りデータトランザクション、書き込みデータトランザクション、およびメタデータ要求を含む。一実施形態では、メタデータ要求は、高優先度メタデータ要求および低優先度メタデータ要求を含む。代替的な実施形態では、メタデータ要求は、追加ののメタデータ優先度レベルと関連付けられたメタデータ要求を含み得る。
【0041】
一実施形態では、スケジューラメモリ２０２は、複数のメモリアクセス要求キューを含む。一実施形態では、スケジューラメモリ２０２におけるメモリアクセス要求キューは、読み取りデータトランザクションキュー２０４、書き込みデータトランザクションキュー２０６、高優先度メタデータ要求キュー２０８、および低優先度メタデータ要求キュー２１０を含む。一実施形態では、読み取りデータトランザクションキュー２０４、書き込みデータトランザクションキュー２０６、高優先度メタデータ要求キュー２０８、および低優先度メタデータ要求キュー２１０は、先入れ先出し方式（ＦＩＦＯ）のキューである。代替的な実施形態では、スケジューラメモリ２０２は追加のメタデータ要求キューを含み得、このメタデータ要求キューの各々は、追加のメタデータ優先度レベルを有するメタデータ要求と関連付けられる。
【0042】
コア１０２から読み取りデータトランザクションを受信すると、スケジューラ２００は読み取りデータトランザクションを読み取りデータトランザクションキュー２０４に入れるように構成される。コア１０２から書き込みデータトランザクションを受信すると、スケジューラ２００は書き込みデータトランザクションを書き込みデータトランザクションキュー２０６に入れるように構成される。受信されたデータトランザクションと関連付けられたメタデータがあり、かつ、このメタデータがメタデータキャッシュ１０８において利用可能ではないとスケジューラ２００が判断した場合、スケジューラ２００は、データトランザクションと関連付けられたメタデータが高優先度メタデータであるか、または低優先度メタデータであるかを判断するように構成される。メタデータが高優先度メタデータであると判断すると、スケジューラ２００は、高優先度メタデータに対する高優先度メタデータ要求を生成し、かつ高優先度メタデータ要求を高優先度メタデータ要求キュー２０８に入れるように構成される。メタデータが低優先度メタデータであると判断すると、スケジューラ２００は、低優先度メタデータに対する低優先度メタデータ要求を生成し、かつ低優先度メタデータ要求を低優先度メタデータ要求キュー２１０に入れるように構成される。
【0043】
スケジューラ２００は、読み取りデータトランザクション帯域幅、および読み取りデータトランザクションキュー２０４における読み取りデータトランザクションの位置に基づいて、個々の読み取りデータトランザクションの送信をスケジューリングする。スケジューラ２００は、書き込みデータトランザクション帯域幅、および書き込みデータトランザクションキュー２０６における書き込みデータトランザクションの位置に基づいて、個々の書き込みデータトランザクションの送信をスケジューリングする。スケジューラ２００は、高優先度メタデータ帯域幅、および高優先度メタデータ要求キュー２０８における高優先度メタデータ要求の位置に基づいて、個々の高優先度メタデータ要求の送信をスケジューリングする。スケジューラ２００は、低優先度メタデータ帯域幅、および低優先度メタデータ要求キュー２１０における低優先度メタデータ要求の位置に基づいて、個々の低優先度メタデータ要求の送信をスケジューリングする。低優先度メタデータ帯域幅は通常、高優先度メタデータ帯域幅より低い。
【0044】
一実施形態では、スケジューラ２００は、メモリアクセス要求が関連付けられたメモリアクセス要求キューからプルされると該メモリアクセス要求をメモリコントローラ１１０に送信するように構成される。一実施形態では、スケジューラメモリ２０２は、メタデータトランザクションスケジュールキュー２１２を含む。スケジューラ２０２は、メモリアクセス要求がスケジューリングされると、スケジューリングされたメモリアクセス要求をメタデータトランザクションスケジュールキュー２１２に入れるように構成される。
【0045】
一実施形態では、スケジューラメモリは、２つ以上の高優先度サブレベルメタデータキューおよび２つ以上の低優先度サブレベルメタデータキューを含み得る。高優先度メタデータ要求の各々は高優先度サブレベルと関連付けられ得、低優先度メタデータ要求の各々は低優先度サブレベルと関連付けられ得る。特定の高優先度サブレベルと関連付けられた高優先度メタデータ要求は、同じ特定の高優先度サブレベルと関連付けられた高優先度サブレベルメタデータキューに入れられる。同様に、特定の低優先度サブレベルと関連付けられた低優先度メタデータ要求は、同じ特定の低優先度サブレベルと関連付けられた低優先度サブレベルメタデータキューに入れられる。
【0046】
一実施形態では、スケジューラメモリは、高優先度読み取りデータトランザクションキューおよび低優先度読み取りデータトランザクションキューを含み得る。コアから読み取りデータトランザクションを受信すると、スケジューラは、読み取りデータトランザクションが高優先度読み取りデータトランザクションであるか、または低優先度読み取りデータトランザクションであるかを判断するように構成される。読み取りデータトランザクションが高優先度読み取りデータトランザクションであると判断すると、スケジューラは、高優先度読み取りデータトランザクションを高優先度読み取りデータトランザクションキューに入れるように構成される。読み取りデータトランザクションが低優先度読み取りデータトランザクションであると判断すると、スケジューラは、低優先度読み取りデータトランザクションを低優先度読み取りデータトランザクションキューに入れるように構成される。
【0047】
一実施形態では、スケジューラメモリは、高優先度書き込みデータトランザクションキューおよび低優先度書き込みデータトランザクションキューを含み得る。コアから書き込みデータトランザクションを受信すると、スケジューラは、書き込みデータトランザクションが高優先度書き込みデータトランザクションであるか、または低優先度書き込みデータトランザクションであるかを判断するように構成される。書き込みデータトランザクションが高優先度書き込みデータトランザクションであると判断すると、スケジューラは、高優先度書き込みデータトランザクションを高優先度書き込みデータトランザクションキューに入れるように構成される。書き込みデータトランザクションが低優先度書き込みデータトランザクションであると判断すると、スケジューラは、低優先度書き込みデータトランザクションを低優先度書き込みデータトランザクションキューに入れるように構成される。
【0048】
図３を参照すると、データトランザクションをコア１０２からメモリトラフィックスケジューラ１０６に送信する方法３００の一実施形態のフローチャート図が示されている。方法３００は、コア１０２がデータトランザクションを生成するときに実行される。方法３００は、システム１００の追加的な構成要素と組み合わせてコア１０２によって実行され得る。方法３００は、ハードウェア回路、ファームウェア、ソフトウェア、および／またはこれらの組み合わせによって実行され得る。
【0049】
３０２では、コア１０２はデータトランザクションを生成する。３０４では、コア１０２は、データトランザクションと関連付けられたデータがデータキャッシュ１０４に存在するかどうかを判断する。データトランザクションと関連付けられたデータがデータキャッシュ１０４に存在するとコア１０２が判断した場合、３０６において、コア１０２はデータキャッシュ１０４からデータを取得する。データトランザクションと関連付けられたデータがデータキャッシュ１０４に存在しないとコア１０２が判断した場合、３０８において、コア１０２はデータトランザクションをメモリトラフィックスケジューラ１０６に送信する。方法３００が図３において高水準で示され、かつ方法３００における多くの変形およびこの代替が可能であることを理解されたい。
【0050】
図４を参照すると、メモリアクセス要求をメモリアクセス要求キューに入れる方法４００の一実施形態のフローチャート図が示されている。メモリトラフィックスケジューラ１０６がコア１０２からデータトランザクションを受信するときに方法４００が実行される。方法４００は、システム１００の追加的な構成要素と組み合わせてメモリトラフィックスケジューラ１０６によって実行され得る。方法４００は、ハードウェア回路、ファームウェア、ソフトウェア、および／またはこれらの組み合わせによって実行され得る。
【0051】
４０２では、メモリトラフィックスケジューラ１０６はデータトランザクションを受信する。４０４では、メモリトラフィックスケジューラ１０６は、データトランザクションが読み取りデータトランザクションであるかどうかを判断する。データトランザクションが読み取りデータトランザクションではないとメモリトラフィックスケジューラ１０６が判断した場合、４０６において、メモリトラフィックスケジューラ１０６は、データトランザクションが書き込みデータトランザクションであると判断し、かつ書き込みデータトランザクションを書き込みデータトランザクションキューに入れる。データトランザクションが読み取りデータトランザクションであるとメモリトラフィックスケジューラ１０６が判断した場合、４０８において、メモリトラフィックスケジューラ１０６は、読み取りデータトランザクションを読み取りデータトランザクションキュー２０４に入れる。
【0052】
４１０では、メモリトラフィックスケジューラ１０６は、データトランザクションと関連付けられたメタデータがメタデータキャッシュ１０８に存在するかどうかを判断する。一実施形態では、メモリトラフィックスケジューラ１０６は、データトランザクションと関連付けられたメタデータが、データトランザクションが読み取りデータトランザクションである場合にのみ、メタデータキャッシュ１０８に存在するかどうかを判断する。一実施形態では、メモリトラフィックスケジューラ１０６は、データトランザクションと関連付けられたメタデータが、データトランザクションが書き込みデータトランザクションである場合にのみ、メタデータキャッシュ１０８に存在するかどうかを判断する。一実施形態では、メモリトラフィックスケジューラ１０６は、データトランザクションと関連付けられたメタデータが、読み取りデータトランザクションおよび書き込みデータトランザクションのメタデータキャッシュ１０８に存在するかどうかを判断する。
【0053】
データトランザクションと関連付けられたメタデータがメタデータキャッシュ１０８に存在するとメモリトラフィックスケジューラ１０６が判断した場合、４１２において、メモリトラフィックスケジューラ１０６はメタデータキャッシュ１０８からメタデータを取得する。データトランザクションと関連付けられたメタデータがメタデータキャッシュ１０８に存在しないとメモリトラフィックスケジューラ１０６が判断した場合、４１４において、メモリトラフィックスケジューラ１０６はメタデータに対するメタデータ要求を生成する。
【0054】
メモリトラフィックスケジューラ１０６は、４１６において、メタデータ要求に対するメタデータ優先度レベルを識別する。一実施形態では、データトランザクションはデータトランザクション優先度タグを含む。データトランザクション優先度タグは、データトランザクションのデータトランザクション優先度レベルを定義する。一実施形態では、データトランザクション優先度レベルは、高いデータトランザクション優先度レベルおよび低いデータトランザクション優先度レベルを含む。代替的な実施形態では、データトランザクション優先度レベルは追加のデータトランザクション優先度レベルを含み得る。メタデータ要求に対するメタデータ優先度レベルは、関連付けられたデータトランザクションのデータトランザクション優先度レベルから継承される。メモリトラフィックスケジューラ１０６は、４１６において、データトランザクションと関連付けられたデータトランザクション優先度レベルとして、メタデータ要求に対するメタデータ優先度レベルを識別する。
【0055】
一実施形態では、データトランザクションは、データトランザクションを生成したコア１０２と関連付けられたコア識別子を含む。各々のコア１０２は、特定のデータトランザクション優先度レベルを有するデータトランザクションを生成するように構成される。コア１０２のコア識別子は、特定のデータトランザクション優先度レベルと関連付けられる。一実施形態では、データトランザクション優先度レベルは、高いデータトランザクション優先度レベルおよび低いデータトランザクション優先度レベルを含む。代替的な実施形態では、データトランザクション優先度レベルは追加ののデータトランザクション優先度レベルを含み得る。メタデータ要求に対するメタデータ優先度レベルは、関連付けられたデータトランザクションのデータトランザクション優先度レベルから継承される。メモリトラフィックスケジューラ１０６は、データトランザクションにおけるコア識別子にに基づいてデータトランザクションに対するデータトランザクション優先度レベルを識別する。メモリトラフィックスケジューラ１０６は、４１６において、データトランザクションと関連付けられたデータトランザクション優先度レベルとしてメタデータ要求に対するメタデータ優先度レベルを識別する。
【0056】
４１８では、メモリトラフィックスケジューラ１０６は、メタデータ要求に対する識別されたメタデータ優先度レベルと関連付けられたメタデータ要求キューにメタデータ要求を入れる。メモリトラフィックスケジューラ１０６が高いメタデータ優先度レベルとしてメタデータ要求に対するメタデータ優先度レベルを識別した場合、メタデータ要求は高優先度メタデータ要求であり、メモリトラフィックスケジューラ１０６は高優先度メタデータ要求を高優先度メタデータ要求キュー２０８に入れる。メモリトラフィックスケジューラ１０６が低いメタデータ優先度レベルとしてメタデータ要求に対するメタデータ優先度レベルを識別した場合、メタデータ要求は低優先度メタデータ要求であり、メモリトラフィックスケジューラ１０６は低優先度メタデータ要求を低優先度メタデータ要求キュー２１０に入れる。
【0057】
方法４００が図４において高水準で示され、かつ方法４００における多くの変形およびこの代替が可能であることを理解されたい。
【0058】
図５を参照すると、メモリコントローラ１１０へのメモリアクセス要求の送信をスケジューリングする方法５００の一実施形態のフローチャート図が示されている。方法５００は、メモリトラフィックスケジューラ１０６がメモリコントローラ１１０へのメモリアクセス要求の送信をスケジューリングするときにメモリトラフィックスケジューラ１０６によって実行される。メモリアクセス要求は、読み取りデータトランザクション、書き込みデータトランザクション、およびメタデータ要求を含む。方法５００は、システム１００の追加的な構成要素と組み合わせてメモリトラフィックスケジューラ１０６によって実行され得る。方法５００は、ハードウェア回路、ファームウェア、ソフトウェア、および／またはこれらの組み合わせによって実行され得る。
【0059】
５０２では、メモリトラフィックスケジューラ１０６は、書き込みデータトランザクションキュー２０６からの書き込みデータトランザクションの送信をスケジューリングする。メモリトラフィックスケジューラ１０６は、メモリアクセス要求帯域幅をパーティショニングすることによって、メモリアクセス要求をメモリコントローラ１１０に送信するように構成される。メモリアクセス要求帯域幅は、読み取りデータトランザクション帯域幅、書き込みデータトランザクション帯域幅、およびメタデータ帯域幅を含む。メモリトラフィックスケジューラ１０６は、書き込みデータトランザクション帯域幅を書き込みデータトランザクションの送信に割り当てるように構成される。一実施形態では、書き込みデータトランザクション帯域幅はメモリアクセス要求帯域幅の３分の１である。メモリトラフィックスケジューラ１０６は、書き込みデータトランザクション帯域幅、および、書き込みデータトランザクションキュー２０６における書き込みデータトランザクションの位置に基づいて、書き込みデータトランザクションの送信をスケジューリングする。一実施形態では、書き込みデータトランザクションキュー２０６はＦＩＦＯキューである。書き込みデータトランザクションキュー２０６としてＦＩＦＯキューを使用することによって、メモリトラフィックスケジューラ１０６は、書き込みデータトランザクションがメモリトラフィックスケジューラ１０６で受信された順序で書き込みデータトランザクションの送信をスケジューリングすることが可能になる。
【0060】
５０４では、メモリトラフィックスケジューラ１０６は、読み取りデータトランザクションキュー２０４からの読み取りデータトランザクションの送信をスケジューリングする。メモリトラフィックスケジューラ１０６は、読み取りデータトランザクション帯域幅を読み取りデータトランザクションの送信に割り当てるように構成される。一実施形態では、読み取りデータトランザクション帯域幅はメモリアクセス要求帯域幅の３分の１である。メモリトラフィックスケジューラ１０６は、読み取りデータトランザクション帯域幅、および、読み取りデータトランザクションキュー２０４における読み取りデータトランザクションの位置に基づいて、読み取りデータトランザクションの送信をスケジューリングする。一実施形態では、読み取りデータトランザクションキュー２０４はＦＩＦＯキューである。読み取りデータトランザクションキュー２０４としてＦＩＦＯキューを使用することによって、メモリトラフィックスケジューラ１０６は、読み取りデータトランザクションがメモリトラフィックスケジューラ１０６で受信された順序で読み取りデータトランザクションの送信をスケジューリングすることが可能になる。
【0061】
５０６では、メモリトラフィックスケジューラ１０６は、高優先度メタデータ要求キュー２０８からスケジューリングされた連続番号のメタデータ要求が低優先度メタデータ重みに等しいかどうかを判断する。一実施形態では、低優先度メタデータ要求は低優先度メタデータ重みが割り当てられる。一実施形態では、低優先度メタデータ重みがユーザによって提供される。低優先度メタデータ重みは、メモリトラフィックスケジューラ１０６が、メモリコントローラ１１０への低優先度メタデータ要求の送信をスケジューリングする前に、メモリコントローラ１１０への送信をスケジューリングする連続番号の高優先度メタデータ要求を定義する。
【0062】
高優先度メタデータ要求キュー２０８からスケジューリングされた連続番号のメタデータ要求が低優先度メタデータ重みに等しくないとメモリトラフィックスケジューラ１０６が判断した場合、５０８において、メモリトラフィックスケジューラ１０６は、高優先度メタデータ要求キュー２０８からの高優先度メタデータ要求の送信をスケジューリングする。メモリトラフィックスケジューラ１０６は、メタデータ要求の送信にメタデータ帯域幅を割り当てるように構成される。メタデータ帯域幅は、高優先度メタデータ帯域幅および低優先度メタデータ帯域幅を含む。低優先度メタデータ重みは、高優先度メタデータ帯域幅としてメタデータ帯域幅の部分の割り当てを、および、低優先度メタデータ帯域幅としてメタデータ帯域幅の部分の割り当てを定義する。メモリトラフィックスケジューラ１０６は、高優先度メタデータ要求の送信に高優先度メタデータ帯域幅を割り当てるように構成される。メモリトラフィックスケジューラ１０６は、低優先度メタデータ重みによって定義されるような高優先度メタデータ帯域幅、および、高優先度メタデータ要求キュー２０８における高優先度メタデータ要求の位置に基づいて、高優先度メタデータ要求の送信をスケジューリングする。一実施形態では、高優先度メタデータ要求キュー２０８はＦＩＦＯキューである。高優先度メタデータ要求キュー２０８としてＦＩＦＯキューを使用することによって、メモリトラフィックスケジューラ１０６は、高優先度メタデータ要求がメモリトラフィックスケジューラ１０６で生成された順序で高優先度メタデータ要求の送信をスケジューリングすることが可能になる。
【0063】
方法５００はさらにまた、メモリトラフィックスケジューラ１０６が書き込みデータトランザクションキュー２０６から次の書き込みデータトランザクションの送信をスケジューリングすることにより、ラウンドロビン方式を実施する５０２に戻る。ラウンドロビン方式は、書き込みデータトランザクション、その後に読み取りデータトランザクション、その後にメタデータ要求を送信するスケジューリングを含む。書き込みデータトランザクション、読み取りデータトランザクション、およびメタデータ要求の送信をスケジューリングする特定の順序が記載されているが、代替的な実施形態では、書き込みデータトランザクション、読み取りデータトランザクション、およびメタデータ要求の送信を異なる順序でスケジューリングし得る。
【0064】
高優先度メタデータ要求キュー２０８からスケジューリングされた連続番号のメタデータ要求が低優先度メタデータ重みに等しいとメモリトラフィックスケジューラ１０６が判断した場合、メモリトラフィックスケジューラ１０６は、低優先度メタデータ要求キュー２１０からの低優先度メタデータ要求の送信をスケジューリングする。上述されるように、低優先度メタデータ重みは、高優先度メタデータ帯域幅としてのメタデータ帯域幅の部分の割り当て、および、低優先度メタデータ帯域幅としてのメタデータ帯域幅の部分の割り当てを定義する。メモリトラフィックスケジューラ１０６は、低優先度メタデータ帯域幅を低優先度メタデータ要求の送信に割り当てるように構成される。メモリトラフィックスケジューラ１０６は、低優先度メタデータ重みによって定義されるような低優先度メタデータ帯域幅、および低優先度メタデータ要求キュー２１０における低優先度メタデータ要求の位置に基づいて、低優先度メタデータ要求の送信をスケジューリングする。一実施形態では、低優先度メタデータ要求キュー２１０はＦＩＦＯキューである。低優先度メタデータ要求キュー２１０としてＦＩＦＯキューを使用することによって、メモリトラフィックスケジューラ１０６は、低優先度メタデータ要求がメモリトラフィックスケジューラ１０６で生成された順序で低優先度メタデータ要求の送信をスケジューリングすることが可能になる。方法５００は次いで、メモリトラフィックスケジューラ１０６が書き込みデータトランザクションキュー２０６における次の書き込みデータトランザクションの送信をスケジューリングする５０２に戻る。
【0065】
方法５００が図５において高水準で示されており、かつ方法５００における多くの変形およびこの代替が可能であることは、理解されたい。
【0066】
図６を参照すると、重み付けメタデータ要求を含むメモリトランザクションスケジュールキュー２１２の一実施形態の一例６００が示されている。メモリトラフィックスケジューラ１０６は、各々の個々のメモリアクセス要求がスケジューリングされると、スケジューリングされたメモリアクセス要求をメタデータトランザクションスケジュールキュー２１２に入れるように構成される。メモリアクセス要求は、書き込みデータトランザクションＷ、読み取りデータトランザクションＲ、高優先度メタデータ要求ＭＨ、および低優先度メタデータ要求ＭＬを含む。各々のサイクル１－１８はメモリアクセス要求送信サイクルを表す。メモリアクセス要求帯域幅は３つの等しい帯域幅に分割される。３つの等しい帯域幅は、書き込みデータトランザクション帯域幅、読み取りデータトランザクション帯域幅、およびメタデータ帯域幅である。
【0067】
メモリトラフィックスケジューラ１０６は、書き込みデータトランザクション帯域幅、および書き込みデータトランザクションキュー２０６における書き込みデータトランザクションＷの位置に基づいて個々の書き込みデータトランザクションＷの送信をスケジューリングし、かつ、読み取りデータトランザクション帯域幅、および読み取りデータトランザクションキュー２０４における読み取りデータトランザクションＲの位置に基づいて個々の読み取りデータトランザクションＲの送信をスケジューリングする。メモリトラフィックスケジューラ１０６は、書き込みデータトランザクションＷ、その後に読み取りデータトランザクションＲ、その後にメタデータ要求ＭＨ／ＭＬをスケジューリングし、かつ、メモリアクセス要求帯域幅の分割、およびラウンドロビン方式に従ってシーケンスを繰り返す。
【0068】
図示される例では、低優先度メタデータ重みは２の値を有する。メタデータ帯域幅は、低優先度メタデータ重みの値に従って、高優先度メタデータ帯域幅および低優先度メタデータ帯域幅に分割される。低優先度メタデータ重みは２の値を有するため、メモリトラフィックスケジューラ１０６は、メタデータ帯域幅の分割に従って、高優先度メタデータ要求キュー２０８からの連続した２つの高優先度メタデータ要求ＭＨ、その後に低優先度メタデータ要求キュー２１０からの低優先度メタデータ要求ＭＬをスケジューリングし、かつ、メタデータ要求スケジューリングシーケンスを繰り返す。
【0069】
メモリトラフィックスケジューラ１０６は、高優先度メタデータ帯域幅、および高優先度メタデータ要求キュー２０８における高優先度メタデータ要求ＭＨの位置に基づいて個々の高優先度メタデータ要求ＭＨの送信をスケジューリングし、かつ、低優先度メタデータ帯域幅、および低優先度メタデータ要求キュー２１０における低優先度メタデータ要求ＭＬの位置に基づいて個々の低優先度メタデータ要求ＭＬの送信をスケジューリングする。
【0070】
図７を参照すると、重み付けメタデータ要求を含むメモリトランザクションスケジュールキュー２１２の一実施形態の一例７００が示されている。メモリトラフィックスケジューラ１０６は、各々の個々のメモリアクセス要求がスケジューリングされると、スケジューリングされたメモリアクセス要求をメタデータトランザクションスケジュールキュー２１２に入れるように構成される。メモリアクセス要求は、書き込みデータトランザクションＷ、読み取りデータトランザクションＲ、高優先度メタデータ要求ＭＨ、および低優先度メタデータ要求ＭＬを含む。各々のサイクル１－１８はメモリアクセス要求送信サイクルを表す。メモリアクセス要求帯域幅は３つの等しい帯域幅に分割される。３つの等しい帯域幅は、書き込みデータトランザクション帯域幅、読み取りデータトランザクション帯域幅、およびメタデータ帯域幅である。
【0071】
メモリトラフィックスケジューラ１０６は、書き込みデータトランザクション帯域幅、および書き込みデータトランザクションキュー２０６における書き込みデータトランザクションの位置に基づいて個々の書き込みデータトランザクションＷの送信をスケジューリングし、かつ、読み取りデータトランザクション帯域幅、および読み取りデータトランザクションキュー２０４における読み取りデータトランザクションＲの位置に基づいて個々の読み取りデータトランザクションＲの送信をスケジューリングする。メモリトラフィックスケジューラ１０６は、書き込みデータトランザクションＷ、その後に読み取りデータトランザクションＲ、その後にメタデータ要求ＭＨ／ＭＬをスケジューリングし、かつメモリアクセス要求帯域幅の分割およびラウンドロビン方式に従ってシーケンスを繰り返す。
【0072】
図示される例では、低優先度メタデータ重みは４の値を有する。メタデータ帯域幅は、低優先度メタデータ重みの値に従って、高優先度メタデータ帯域幅および低優先度メタデータ帯域幅に分割される。低優先度メタデータ重みは４の値を有するため、メモリトラフィックスケジューラ１０６は、メタデータ帯域幅の分割に従って、高優先度メタデータ要求キュー２０８からの連続した４つの高優先度メタデータ要求ＭＨ、その後に低優先度メタデータ要求キュー２１０からの低優先度メタデータ要求ＭＬをスケジューリングし、かつメタデータ要求スケジューリングシーケンスを繰り返す。
【0073】
メモリトラフィックスケジューラ１０６は、高優先度メタデータ帯域幅、および高優先度メタデータ要求キュー２０８における高優先度メタデータ要求ＭＨの位置に基づいて個々の高優先度メタデータ要求ＭＨの送信をスケジューリングし、かつ、低優先度メタデータ帯域幅、および低優先度メタデータ要求キュー２１０における低優先度メタデータ要求ＭＬの位置に基づいて個々の低優先度メタデータ要求ＭＬの送信をスケジューリングする。
【0074】
代替的な実施形態では、メタデータ帯域幅はメタデータ要求送信繰り返し周期と関連付けられる。メタデータトラフィックスケジューラ１０６は、低優先度メタデータ要求の送信にはメタデータ要求送信繰り返し周期の第１の部分を、および高優先度メタデータ要求の送信にはメタデータ要求送信繰り返し周期の第２の部分を割り当てる。一定の間隔での一定の期間の低優先度メタデータ要求キューからのスケジューリング要求は、低優先度ワークロードのスターベーションを防止し得る。
【0075】
図８を参照すると、コア１０２からメモリトラフィックスケジューラ１０６へのデータトランザクションの送信を管理する方法８００の一実施形態のフローチャート図が示されている。方法８００は、クレジットベースフィードバックシステムを使用してコア１０２からメモリトラフィックスケジューラ１０６へのデータトランザクションの送信を管理するためにメモリトラフィックスケジューラ１０６によって実行される。方法８００は、システム１００の追加的な構成要素と組み合わせてメモリトラフィックスケジューラ１０６によって実行され得る。方法８００は、ハードウェア回路、ファームウェア、ソフトウェア、および／またはこれらの組み合わせによって実行され得る。
【0076】
一実施形態では、複数のコア１０２のうちの１つは、低優先度メタデータ要求と関連付けられたデータトランザクションを生成することを担う。８０２では、メモリトラフィックスケジューラ１０６は、低優先度メタデータ要求データキュー２１０で利用可能な空間の量を判断する。メモリトラフィックスケジューラ１０６は、８０４において、低いメタデータ優先度レベルを有するメタデータ要求と関連付けられたデータトランザクションを生成することを担う複数のコア１０２のうちの１つを識別する。メモリトラフィックスケジューラ１０６は、８０６において、低優先度メタデータ要求キュー２１０で利用可能な空間の量と関連付けられたいくつかのクレジットを識別されたコア１０２に送信する。コア１０２は、メモリトラフィックスケジューラ１０６から受信されたクレジットの数を使用して、コア１０２がメモリトラフィックスケジューラ１０６に送信することが許可されたデータトランザクションの数を判断する。メモリトラフィックスケジューラ１０６は、コア１０２に更新された数のクレジットを周期的に提供するために方法８００を周期的に実行する。方法８００が図８において高水準で示され、かつ方法８００の多くの変形およびこの代替が可能であることは、理解されたい。
【0077】
図９を参照すると、高優先度メタデータ要求の送信および低優先度メタデータ要求の送信に対するメタデータ帯域幅の割り当てを動的に調整する方法９００の一実施形態のフローチャート図が示されている。方法９００は、高優先度メタデータ帯域幅および低優先度メタデータ帯域幅へのメタデータ帯域幅の分割を動的に調整するためにメモリトラフィックスケジューラ１０６によって実行される。方法９００は、システム１００の追加的な構成要素と組み合わせてメモリトラフィックスケジューラ１０６によって実行され得る。方法９００は、ハードウェア回路、ファームウェア、ソフトウェア、および／またはこれらの組み合わせによって実行され得る。
【0078】
９０２では、メモリトラフィックスケジューラ１０６は、高優先度メタデータ要求キュー２０８における高優先度メタデータ要求の数が帯域幅調整閾値を下回っているかどうかを判断する。高優先度メタデータ要求キュー２０８における高優先度メタデータ要求の数が帯域幅調整閾値を下回るとき、メモリトラフィックスケジューラ１０６は、メタデータ要求の送信に対してメタデータ帯域幅を効率的に利用できない場合がある。
【0079】
高優先度メタデータ要求キュー２０８における高優先度メタデータ要求の数が帯域幅調整閾値を下回っているとメモリトラフィックスケジューラ１０６が判断した場合、メモリトラフィックスケジューラ１０６は、９０４において、低優先度メタデータ帯域幅として指定されたメタデータ帯域幅の部分を増大させる一方、高優先度メタデータ帯域幅として指定されたメタデータ帯域幅の部分を低減させる。これによって、メモリトラフィックスケジューラ１０６は、メモリコントローラ１１０へのメタデータ要求の送信に対してメタデータ帯域幅を効率的に利用することが可能になり得る。
【0080】
高優先度メタデータ要求キュー２０８における高優先度メタデータ要求の数が帯域幅調整閾値を下回っていないとメモリトラフィックスケジューラ１０６が判断した場合、メモリトラフィックスケジューラ１０６は、９０６において、高優先度メタデータ帯域幅および低優先度メタデータ帯域幅へのメタデータ帯域幅の現在の分割を維持する。メモリトラフィックスケジューラ１０６は、高優先度メタデータ帯域幅および低優先度メタデータ帯域幅へのメタデータ帯域幅の割り当てを動的に調整するために、方法９００を周期的に実行する。方法９００が図９において高水準で示され、かつ方法９００における多くの変形およびこの代替が可能であることは、理解されたい。
【0081】
図１０を参照すると、コア１０２からメモリトラフィックスケジューラ１０６へのデータトランザクションの送信を管理する方法１０００の一実施形態のフローチャート図が示されている。方法１０００は、コア１０２からメモリトラフィックスケジューラ１０６へのデータトランザクションの送信を管理するためにメモリトラフィックスケジューラ１０６によって実行される。方法１０００は、システム１００の追加的な構成要素と組み合わせてメモリトラフィックスケジューラ１０６によって実行され得る。方法１０００は、ハードウェア回路、ファームウェア、ソフトウェア、および／またはこれらの組み合わせによって実行され得る。
【0082】
一実施形態では、複数のコア１０２のうちの１つは、低優先度メタデータ要求と関連付けられたデータトランザクションを生成することを担う。１００２では、メモリトラフィックスケジューラ１０６は、メモリトラフィックスケジューラ１０６において生成された低優先度メタデータ要求の数がコアスロットリング閾値より大きいかどうかを判断する。メモリトラフィックスケジューラ１０６において生成された低優先度メタデータ要求の数がコアスロットリング閾値より大きいとメモリトラフィックスケジューラ１０６が判断した場合、メモリトラフィックスケジューラ１０６は、１００４において、低いメタデータ優先度レベルを有するメタデータ要求と関連付けられたデータトランザクションを生成することを担う複数のコア１０２のうちの１つを識別する。
【0083】
メモリトラフィックスケジューラ１０６は、１００６において、コアスロットリング要求を識別されたコア１０２に送信する。コアスロットリング要求を受信すると、コア１０２は、コア１０２がメモリトラフィックスケジューラ１０６に送信するデータトランザクションの数を抑制することにより、メモリトラフィックスケジューラ１０６において生成された低優先度メタデータ要求の数を減少させる。
【0084】
メモリトラフィックスケジューラ１０６で生成された低優先度メタデータ要求の数がコアスロットリング閾値より大きくないとメモリトラフィックスケジューラ１０６が判断した場合、１００８では更なる動作は行われない。メモリトラフィックスケジューラ１０６は周期的に方法１０００を実行する。方法１０００が図１０において高水準で示されており、かつ方法１０００の多くの変形およびこの代替が可能であることは、理解されたい。
【0085】
図１１を参照すると、メモリコントローラ１１０に対するメタデータ要求をスケジューリングする方法１１００の一実施形態のフローチャート図が示されている。方法１１００は、メモリトラフィックスケジューラ１０６からメモリコントローラ１１０へのメタデータ要求の送信を管理するためにメモリトラフィックスケジューラ１０６によって実行される。方法１１００は、システム１００の追加的な構成要素と組み合わせてメモリトラフィックスケジューラ１０６によって実行され得る。方法１１００は、ハードウェア回路、ファームウェア、ソフトウェア、および／またはこれらの組み合わせによって実行され得る。
【0086】
上述されるように、メタデータ帯域幅は、低優先度メタデータ重みの値に従って、高優先度メタデータ帯域幅および低優先度メタデータ帯域幅に分割される。例えば、低優先度メタデータ重みがＸの値を有する場合、メモリトラフィックスケジューラ１０６は、高優先度メタデータ要求キュー２０８からの連続したＸの高優先度メタデータ要求、その後、低優先度メタデータ要求キュー２１０からの低優先度メタデータ要求をスケジューリングし、かつメタデータ要求スケジューリングシーケンスを繰り返す。高優先度メタデータ要求キュー２０８が空である場合、メモリトラフィックスケジューラ１０６は、連続したＸの高優先度メタデータ要求スロットのうちの１つにおける高優先度メタデータ要求をスケジューリングすることができない場合があり、高優先度メタデータ要求スロットは未使用になる。同様に、低優先度メタデータ要求キュー２１０が空である場合、メモリトラフィックスケジューラ１０６は、連続したＸの高優先度メタデータ要求スロットの後に低優先度メタデータ要求スロットのうちの１つにおける低優先度メタデータ要求をスケジューリングすることができない場合があり、低優先度メタデータ要求スロットは未使用になる。方法１１００では、高優先度メタデータキュー２０８の要求キューが空であるか、または低優先度メタデータキュー２１０の要求キューが空であるかのいずれかであるとき、空のメタデータ要求スロットを埋めようとする。
【0087】
１１０２では、メモリトラフィックスケジューラ１０６は、高優先度メタデータ要求キュー２０８または低優先度メタデータ要求キュー２１０のうちの１つが空であるかどうかを判断する。高優先度メタデータ要求キュー２０８または低優先度メタデータ要求キュー２１０のうちの１つが空であるとメモリトラフィックスケジューラ１０６が判断した場合、メモリトラフィックスケジューラ１０６は、１１０４において、利用可能なメタデータ要求スロットを使用して、高優先度メタデータ要求キュー２０８または低優先度メタデータ要求キュー２１０のうちのもう一方からのメタデータ要求の送信をスケジューリングする。高優先度メタデータ要求キュー２０８または低優先度メタデータ要求キュー２１０のうちの１つが空ではないとメモリトラフィックスケジューラ１０６が判断した場合、１１０６において、メモリトラフィックスケジューラ１０６は、低いメタデータ優先度重みに従ってメタデータ要求の送信を維持する。方法１１００が図１１において高水準で示されており、かつ方法１１００の多くの変形およびこの代替が可能であることは、理解されたい。
【0088】
高優先度メタデータ要求の送信に対する高優先度メタデータ帯域幅および低優先度メタデータ要求の送信に対する低優先度メタデータ帯域幅の割り当てに基づいて高優先度メタデータ要求および低優先度メタデータ要求の送信を管理するためのサービス品質（ＱｏＳ）スキームの実施は、所与のコア／スレッドに対する適切に動作しないワークロードがプラットフォーム上に共在する他のワークロードの性能に悪影響を与えないことを保証し得る。ＱｏＳスキームは、メタデータ要求と関連付けられたサービスのクラスに基づいてメタデータルックアップに利用可能なメモリ帯域幅を限定することによって、メタデータキャッシュへの割り当て率を限定することに頼る場合がある。メタデータ要求と関連付けられたＱｏＳは、メタデータ要求と関連付けられたメタデータ優先度レベルに対応する。
【0089】
メタデータキャッシュのＱｏＳを実施するために、システム１００は、重み付けメタデータ優先度スケジューリングスキームに基づくメタデータ要求に対応するメモリトラフィックを処理することに頼り得る。メタデータ要求は、これらの親データトランザクションのＱｏＳサービスパラメータを継承し、かつ単なる先入れ先出し方式の代わりにこれらの優先度に基づいてスケジューリングされる。これは、低優先度スレッドがメタデータキャッシュにエントリを割り当てる、すなわち、これを汚染する可能性がある割合を間接的に制御することにより、より高い優先度スレッドの性能の改善に貢献する。
【0090】
メタデータトラフィックスケジューラ１０６は、親の読み取り／書き込みデータトランザクションのＱｏＳに基づいて別個のメタデータ要求キューを維持する。これによって、高優先度ワークロードからのメタデータ要求が低優先度ワークロードからのメタデータ要求より優先されることが保証され得る。
【0091】
代替的な実施形態では、リーキーバケット実装形態を使用して、トラフィックバーストおよびこれらの優先度を明らかにすることによって、メタデータキュー（またはさらには全てのキュー）の間の利用可能な帯域幅を正確にパーティショニングし得る。別の実施形態において、メモリトラフィックスケジューラ１０６は、利用可能なメタデータ帯域幅の一定の割合をサービスの各々のクラスに割り当て得る。代替的な実施形態では、メモリトラフィックスケジューラ１０６はまた、読み取りデータトランザクションおよび書き込みデータトランザクションに対してＱｏＳクラスごとの別個のキューを維持し得る。
【0092】
図１２Ａは、本発明の実施形態による、例示的なインオーダパイプラインおよび例示的なレジスタリネーミングアウトオブオーダ発行／実行パイプラインの両方を示すブロック図である。図１２Ｂは、本発明の実施形態によるプロセッサに含まれる、インオーダアーキテクチャコアの例示的な実施形態、および例示的なレジスタリネーミングアウトオブオーダ発行／実行アーキテクチャコアの両方を示すブロック図である。図１２Ａおよび図１２Ｂにおける実線で囲まれたボックスは、インオーダパイプラインおよびインオーダコアを示し、破線ボックスの任意の追加は、レジスタリネーミングアウトオブオーダ発行／実行パイプラインおよびコアを示す。インオーダ態様がアウトオブオーダ態様のサブセットであると仮定して、アウトオブオーダ態様について説明する。
【0093】
図１２Ａでは、プロセッサパイプライン１２００は、フェッチステージ１２０２と、長さデコードステージ１２０４と、デコードステージ１２０６と、アロケーションステージ１２０８と、リネーミングステージ１２１０と、（ディスパッチまたは発行としても既知の）スケジューリングステージ１２１２と、レジスタ読み取り／メモリ読み取りステージ１２１４と、実行ステージ１２１６と、ライトバック／メモリ書き込みステージ１２１８と、例外処理ステージ１２２２と、コミットステージ１２２４とを含む。本明細書で説明されるように、所与の実施形態では、コアがパイプライン１２００などの複数の処理パイプラインを含み得ることに留意されたい。
【0094】
図１２Ｂは、実行エンジンユニット１２５０に結合されるフロントエンドユニット１２３０を含み、かつ両方がメモリユニット１２７０に結合されるプロセッサコア１２９０を示す。コア１２９０は、縮小命令セットコンピューティング（ＲＩＳＣ）コア、複合命令セットコンピューティング（ＣＩＳＣ）コア、超長命令語（ＶＬＩＷ）コア、またはハイブリッドのもしくは代替的なコアタイプであり得る。さらに別の選択肢として、コア１２９０は、例えば、ネットワークもしくは通信コア、圧縮エンジン、コプロセッサコア、または汎用コンピューティンググラフィックス処理装置（ＧＰＧＰＵ）コア、またはグラフィックコアなどの特別用途コアであり得る。
【0095】
フロントエンドユニット１２３０は、命令キャッシュユニット１２３４に結合される分岐予測ユニット１２３２を含み、命令キャッシュユニット１２３４は命令トランスレーションルックアサイドバッファ（ＴＬＢ）１２３６に結合され、命令トランスレーションルックアサイドバッファ１２３６は命令フェッチユニット１２３８に結合され、命令フェッチユニット１２３８はデコードユニット１２４０に結合される。デコードユニット１２４０（またはデコーダ）は、命令をデコードし、かつ１つまたは複数のマイクロ操作の出力として、マイクロコードエントリーポイント、マイクロ命令、他の命令、または他の制御信号を生成してよく、これらは、オリジナルの命令からデコード、またはそうでなければこれを反映もしくはこれから導出される。デコードユニット１２４０は、さまざまな異なるメカニズムを使用して実施され得る。適切なメカニズムの例には、ルックアップテーブル、ハードウェア実装、プログラマブルロジックアレイ（ＰＬＡ）、マイクロコード読み出し専用メモリ（ＲＯＭ）などが含まれるが、これらに限定されるものではない。１つの実施形態において、コア１２９０は、（例えば、デコードユニット１２４０における、またはそうでなければフロントエンドユニット１２３０内の）特定のマクロ命令に対するマイクロコードを記憶するマイクロコードＲＯＭまたは他の媒体を含む。デコードユニット１２４０は、実行エンジンユニット１２５０におけるリネーミング／アロケータユニット１２５２に結合される。
【0096】
実行エンジンユニット１２５０は、リタイアメントユニット１２５４に結合されるリネーミング／アロケータユニット１２５２、および１つまたは複数のスケジューラユニット１２５６のセットを含む。スケジューラユニット１２５６は、予約ステーション、中央命令ウィンドウなどを含む任意の数の異ななるスケジューラを表す。スケジューラユニット１２５６は、物理レジスタファイルユニット１２５８に結合される。物理レジスタファイルユニット１２５８の各々は１つまたは複数の物理レジスタファイルを表し、これらの異なるものは、スカラ整数、スカラ浮動小数点、パック整数、パック浮動小数点、ベクトル整数、ベクトル浮動小数点、ステータス（例えば、実行される次の命令のアドレスである命令ポインタ）などといった、１つまたは複数の異なるデータ型を記憶する。１つの実施形態では、物理レジスタファイルユニット１２５８は、ベクトルレジスタユニット、書き込みマスクレジスタユニット、およびスカラレジスタユニットを含む。これらのレジスタユニットは、アーキテクチャベクトルレジスタ、ベクトルマスクレジスタ、および汎用レジスタを提供し得る。物理レジスタファイルユニット１２５８は、レジスタリネーミングおよびアウトオブオーダ実行が（例えば、リオーダバッファおよびリタイアメントレジスタファイルを使用して、将来のファイル、履歴バッファ、およびリタイアメントレジスタファイルを使用して、レジスタマップおよびレジスタのプールを使用して、など）実施され得るさまざまなやり方を示すようにリタイアメントユニット１２５４と重なっている。リタイアメントユニット１２５４および物理レジスタファイルユニット１２５８は、実行クラスタ１２６０に結合される。実行クラスタ１２６０は、１つまたは複数の実行ユニット１２６２のセット、および１つまたは複数メモリアクセスユニット１２６４のセットを含む。実行ユニット１２６２は、さまざまな動作（例えば、シフト、加算、減算、乗算）をさまざまなタイプのデータ（例えば、スカラ浮動小数点、パック整数、パック浮動小数点、ベクトル整数、ベクトル浮動小数点）に対して実行し得る。いくつかの実施形態は特定の機能または機能のセット専用のいくつかの実行ユニットを含み得るが、他の実施形態は、１つのみの実行ユニット、または全てが全ての機能を実行する複数の実行ユニットを含み得る。スケジューラユニット１２５６、物理レジスタファイルユニット１２５８、および実行クラスタ１２６０は複数の可能性があるように示されるが、これは、特定の実施形態が、特定のタイプのデータ／動作（例えば、各々が自身のスケジューラユニット、物理レジスタファイルユニット、および／または実行クラスタを有し、かつ別個のメモリアクセスパイプラインの場合、このパイプラインの実行クラスタのみがメモリアクセスユニット１２６４を有する特定の実施形態が実施される、スカラ整数パイプライン、スカラ浮動小数点／パック整数／パック浮動小数点／ベクトル整数／ベクトル浮動小数点パイプライン、および／またはメモリアクセスパイプライン）に対して別個のパイプラインを作成するもたらすからである。また、別個のパイプラインが使用される場合、これらのパイプラインの１つまたは複数がアウトオブオーダ発行／実行であり得、残りはインオーダであり得ることは、理解されるべきである。
【0097】
メモリアクセスユニット１２６４のセットはメモリユニット１２７０も結合され、このメモリユニット１２７０は、レベル２（Ｌ２）キャッシュユニット１２７６に結合されるデータキャッシュユニット１２７４に結合されるデータＴＬＢユニット１２７２を含む。１つの例示的な実施形態では、メモリアクセスユニット１２６４は、ロードユニット、ストアアドレスユニット、およびストアデータユニットを含み得、これらの各々は、メモリユニット１２７０におけるデータＴＬＢユニット１２７２に結合される。命令キャッシュユニット１２３４は、メモリユニット１２７０においてレベル２（Ｌ２）キャッシュユニット１２７６にさらに結合される。Ｌ２キャッシュユニット１２７６は、１つまたは複数他のレベルのキャッシュ、および最終的にはメインメモリに結合される。
【0098】
例として、例示的なレジスタリネーミングアウトオブオーダ発行／実行コアアーキテクチャは、以下のようにパイプライン１２００を実施し得る：１）命令フェッチ１２３８はフェッチステージ１２０２および長さデコードステージ１２０４を実行し、２）デコードユニット１２４０はデコードステージ１２０６を実行し、３）リネーミング／アロケータユニット１２５２はアロケーションステージ１２０８およびリネーミングステージ１２１０を実行し、４）スケジューラユニット１２５６はスケジューリングステージ１２１２を実行し、５）物理レジスタファイルユニット１２５８およびメモリユニット１２７０はレジスタ読み取り／メモリ読み取りステージ１２１４を実行し、実行クラスタ１２６０は実行ステージ１２１６を実行し、６）メモリユニット１２７０および物理レジスタファイルユニット１２５８はライトバック／メモリ書き込みステージ１２１８実行し、７）さまざまなユニットは例外処理ステージ１２２２に含まれ得、８）リタイアメントユニット１２５４および物理レジスタファイルユニット１２５８はコミットステージ１２２４を実行する。
【0099】
コア１２９０は、本明細書に記載される命令を含んで、１つまたは複数の命令セット（例えば、（より新しいバージョンが追加されたいくつかの拡張を有する）ｘ８６命令セット、カリフォルニア州サニーベールのＭＩＰＳ ＴｅｃｈｎｏｌｏｇｙのＭＩＰＳ命令セット、（カリフォルニア州サニーベールのＡＲＭ ＨｏｌｄｉｎｇのＮＥＯＮなどの任意選択の追加拡張を有する）ＡＲＭ命令セット）をサポートし得る。１つの実施形態において、コア１２９０は、パックドデータ命令セット拡張（例えば、ＡＶＸ１、ＡＶＸ２）をサポートするためのロジックを含むことにより、多くのマルチメディアアプリケーションによって使用される動作をパックされたデータを使用して実行することが可能になる。
【0100】
コアが、動作もしくはスレッドの２つ以上の並列セットを実行する）マルチスレッディングをサポートし得、かつタイムスライスされたマルチスレッディング、（１つの物理コアが、物理コアが同時にマルチスレッディングするスレッドの各々に論理コアを提供する場合の）同時マルチスレッディング、またはこれらの組み合わせ（例えば、Ｉｎｔｅｌ（登録商標）のハイパースレッディング技術など、タイムスライスされたフェッチおよびデコードならびにその後の同時マルチスレッディング）を含むさまざまなやり方でこれを行ってよいことは、理解されるべきである。
【0101】
レジスタリネーミングはアウトオブオーダ実行という文脈において説明されるが、レジスタリネーミングがインオーダーアーキテクチャで使用され得ることは理解されるべきである。プロセッサの示された実施形態はまた、別個の命令およびデータキャッシュユニット１２３４／１２７４ならびに共有Ｌ２キャッシュユニット１２７６を含むが、代替的な実施形態は、例えば、レベル１（Ｌ１）内部キャッシュまたは複数のレベルの内部キャッシュなど、命令およびデータ両方に対する１つの内部キャッシュを有し得る。いくつかの実施形態において、システムは、内部キャッシュ、および、コアおよび／またはプロセッサの外側にある外部キャッシュの組み合わせを含み得る。あるいは、キャッシュの全てはコアおよび／またはプロセッサの外側にあり得る。
【0102】
図１３は、本発明の実施形態による、複数のコアを有し得、統合メモリコントローラを有し得、および統合グラフィックを有し得るプロセッサ１３００のブロック図である。図１３における実線で囲まれたボックスは、単一コア１３０２Ａ、システムエージェント１３１０、１つまたは複数のバスコントローラユニット１３１６のセットを有するプロセッサ１３００を示し、任意で追加する破線ボックスは、複数のコア１３０２Ａ－Ｎ、システムエージェントユニット９１０における１つまたは複数の統合メモリコントローラユニットのセット、および専用ロジック１３０８を有する代替的なプロセッサ１３００を示す。
【0103】
従って、プロセッサ１３００の異なる実装形態は、１）（１つまたは複数のコアを含み得る）統合グラフィックおよび／または科学的な（スループット）ロジックである専用ロジック１３０８を有するＣＰＵ、および１つまたは複数の汎用コア（例えば、汎用インオーダコア、汎用アウトオブオーダコア、これら２つの組み合わせ）であるコア１３０２Ａ－Ｎと、２）主にグラフィックおよび／または科学（スループット）向けの多数の特定用途向けコアであるコア１３０２Ａ－Ｎを有するコプロセッサと、３）多数の汎用インオーダコアであるコア１３０２Ａ－Ｎを有するコプロセッサとを含み得る。従って、プロセッサ１３００は、例えば、ネットワークもしくは通信プロセッサ、圧縮エンジン、グラフィックスプロセッサ、ＧＰＧＰＵ（汎用グラフィックス処理装置）、（３０以上のコアを含む）高スループットメニー統合型コア（ＭＩＣ）コプロセッサ、または埋め込みプロセッサなどといった、汎用プロセッサ、コプロセッサ、または専用プロセッサであり得る。プロセッサは１つまたは複数のチップ上に実装され得る。プロセッサ１３００は、１つまたは複数の基板の一部であり得る、および／または、例えば、ＢｉＣＭＯＳ、ＣＭＯＳ、またはＮＭＯＳなどのいくつかののプロセス技術のいずれかを使用して１つまたは複数の基板上に実装され得る。
【0104】
メモリ階層は、コア内の１つまたは複数のレベルのキャッシュユニット１３０４Ａ－Ｎ、１セットのまたは１つもしくは複数の共有キャッシュユニット１３０６、および統合メモリコントローラユニット１３１４のセットに結合される（示されない）外部メモリを含む。共有キャッシュユニット１３０６のセットは、レベル２（Ｌ２）、レベル３（Ｌ３）、レベル４（Ｌ４）などの１つもしくは複数のミッドレベルキャッシュ、または他のレベルのキャッシュ、ラストレベルキャッシュ（ＬＬＣ）、および／あるいはこれらの組み合わせを含み得る。１つの実施形態では、リングベースの相互接続ユニット１３１２は、専用ロジック１３０８、共有キャッシュユニット１３０６のセット、およびシステムエージェントユニット１３１０／統合メモリコントローラユニット１３１４を相互接続するが、代替的な実施形態では、そのようなユニットを相互接続するための任意の数の周知の技法を使用し得る。１つの実施形態では、コヒーレンシは、１つまたは複数のキャッシュユニット１３０６とコア１３０２Ａ－Ｎとの間で維持される。
【0105】
システムエージェントユニット１３１０は、コア１３０２Ａ－Ｎを連係させかつ動作させるような構成要素を含む。システムエージェントユニット１３１０は、例えば、電力制御ユニット（ＰＣＵ）およびディスプレイユニットを含み得る。ＰＣＵは、コア１３０２Ａ－Ｎおよび専用ロジック１３０８の電力状態を調節するのに必要なロジックおよび構成要素であり得るまたはこれらを含み得る。ディスプレイユニットは１つまたは複数の外部接続されたディスプレイを駆動するためのものである。
【0106】
コア１３０２Ａ－Ｎは、アーキテクチャ命令セットの観点から均質または異種であり得、すなわち、コア１３０２Ａ－Ｎの２つ以上は同じ命令セットを実行可能であり得るが、その他は、この命令セットのサブセットのみまたは異なる命令セットを実行することが可能であり得る。
【0107】
図１４～図１５は例示的なコンピュータアーキテクチャのブロック図である。ラップトップ、デスクトップ、ハンドヘルドＰＣ、携帯情報端末、エンジニアリングワークステーション、サーバ、ネットワークデバイス、ネットワークハブ、スイッチ、埋め込みプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、グラフィックデバイス，ビデオゲームデバイス、セットトップボックス、マイクロコントローラ、携帯電話、ポータブルメディアプレーヤ、ハンドヘルドデバイス、およびさまざまな他の電子デバイス用の当技術分野で既知の他のシステム設計および構成も好適である。一般的に、本明細書に開示されるようなプロセッサおよび／または他の実行ロジックを組み込むことが可能な多様なシステムまたは電子デバイスが概ね好適である。
【0108】
ここで図１４を参照すると、本発明の一実施形態による第１のより具体的で例示的なシステム１４００のブロック図が示されている。図１４に示されるように、マルチプロセッサシステム１４００は、ポイントツーポイント相互接続システムであり、ポイントツーポイント相互接続１４５０を介して結合される第１のプロセッサ１４７０および第２のプロセッサ１４８０を含む。プロセッサ１４７０および１４８０の各々は、あるバージョンのプロセッサ１４００であり得る。
【0109】
統合メモリコントローラ（ＩＭＣ）ユニット１４７２および１４８２をそれぞれ含むプロセッサ１４７０および１４８０が示される。プロセッサ１４７０はまた、このバスコントローラユニットの一部としてポイントツーポイント（Ｐ―Ｐ）インタフェース１４７６および１４７８を含み、同様に、第２のプロセッサ１４８０はＰ‐Ｐインタフェース１４８６および１４８８を含む。プロセッサ１４７０、１４８０は、Ｐ－Ｐインタフェース回路１４７８、１４８８を使用してポイントツーポイント（Ｐ－Ｐ）インタフェース１４５０を介して情報を交換し得る。図１４に示されるように、ＩＭＣ１４７２および１４８２は、プロセッサを、それぞれのメモリ、すなわち、それぞれのプロセッサにローカルに取り付けられるメインメモリの部分であり得るメモリ１４３２およびメモリ１４３４に結合する。
【0110】
プロセッサ１４７０、１４８０はそれぞれ、ポイントツーポイントインタフェース回路１４７６、１４９４、１４８６、１４９８を使用して個々のＰ‐Ｐインタフェース１４５２、１４５４を介してチップセット１４９０と情報を交換し得る。チップセット１４９０は、任意選択で、高性能インタフェース１４３９を介してコプロセッサ１４３８と情報を交換し得る。１つの実施形態では、コプロセッサ１４３８は、例えば、高スループットＭＩＣプロセッサ、ネットワークもしくは通信プロセッサ、圧縮エンジン、グラフィックスプロセッサ、ＧＰＧＰＵ、または埋め込みプロセッサなどの専用プロセッサである。
【0111】
（示されない）共有キャッシュは、Ｐ―Ｐ相互接続を介してプロセッサと依然接続されている、いずれかのプロセッサにまたは両方のプロセッサの外部に含まれ得ることで、いずれかまたは両方のプロセッサのローカルキャッシュ情報は、プロセッサが低電力モードにされる場合は共有キャッシュに記憶され得る。
【0112】
チップセット１４９０はインタフェース１４９６を介して第１のバス１４１６に結合され得る。１つの実施形態では、第１のバス１４１６は、周辺構成要素相互接続（ＰＣＩ）バス，またはＰＣＩエクスプレスバスまたは別の第３世代のＩ／Ｏ相互接続バスなどのバスであり得るが、本発明の範囲はそのように限定されない。
【0113】
図１４に示されるように、さまざまなＩ／Ｏデバイス１４１４は、第１のバス１４１６を第２のバス１４２０に結合するバスブリッジ１４１８と共に第１のバス１４１６に結合され得る。１つの実施形態では、コプロセッサ、高スループットＭＩＣプロセッサ、（例えば、グラフィクスアクセラレータまたはデジタル信号処理（ＤＳＰ）ユニットなどの）ＧＰＧＰＵのアクセラレータ、フィールドプログラマブルゲートアレイ、または任意の他のプロセッサなどの１つまたは複数の追加のプロセッサ１４１５は、第１のバス１４１６に結合される。１つの実施形態では、第２のバス１４２０はローピンカウント（ＬＰＣ）バスであり得る。１つの実施形態において、例えば、キーボードおよび／またはマウス１４２２、通信デバイス１４２７、ならびに、命令／コードおよびデータ１４３０を含み得るディスクドライブまたは他の大容量ストレージデバイスなどのストレージユニット１４２８を含むさまざまなデバイスが第２のバス１４２０に結合され得る。さらに、オーディオＩ／Ｏ１４２４は第２のバス１４２０に結合され得る。他のアーキテクチャが可能であることに留意されたい。例えば、図１４のポイントツーポイントアーキテクチャの代わりに、システムはマルチドロップバスまたはその他のこのようなアーキテクチャを実装し得る。
【0114】
ここで、図１５を参照すると、本発明の一実施形態によるＳｏＣ１５００のブロック図が示されている。破線ボックスは、より高度なＳｏＣに関する任意選択の特徴である。図１５では、相互接続ユニット１５０２は、（構成キャッシュユニット１５０４Ａ－Ｎを含む）１つまたは複数のコア１５０２Ａ－Ｎのセットおよび共有キャッシュユニット１５０６を含むアプリケーションプロセッサ１５１０、システムエージェントユニット１５１０、バスコントローラユニット１５１６、統合メモリコントローラユニット１５１４、統合グラフィックロジック、画像プロセッサ、オーディオプロセッサ、およびビデオプロセッサを含み得る１セットのまたは１つもしくは複数のコプロセッサ１５２０、スタティックランダムアクセスメモリ（ＳＲＡＭ）ユニット１５３０、ダイレクトメモリアクセス（ＤＭＡ）ユニット１５３２、および、１つまたは複数の外部ディスプレイに結合するためのディスプレイユニット１５４０に結合される。１つの実施形態では、コプロセッサ１５２０は、例えば、ネットワークもしくは通信プロセッサ、圧縮エンジン、ＧＰＧＰＵ、高スループットＭＩＣプロセッサ、または埋め込みプロセッサなどの専用プロセッサを含む。
【0115】
本明細書に開示されるメカニズムの実施形態は、ハードウェア、ソフトウェア、ファームウェア、またはこのような実装アプローチの組み合わせで実装され得る。本発明の実施形態は、少なくとも１つのプロセッサ、（揮発性および不揮発性メモリならびに／または記憶要素を含む）ストレージシステム、少なくとも１つの入力デバイス、および少なくとも１つの出力デバイスを含むプログラム可能なシステム上で実行するコンピュータプログラムまたはプログラムコードとして実施され得る。
【0116】
図１４に示されるコード１４３０などのプログラムコードは、本明細書に説明される機能を実行しかつ出力情報を生成するために入力指示に適用され得る。出力情報は、既知の方式で１つまたは複数の出力デバイスに適用され得る。この適用の目的で、処理システムは、例えば、デジタル信号プロセッサ（ＤＳＰ）、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、またはマイクロプロセッサなどのプロセッサを有する任意のシステムを含む。
【0117】
プログラムコードは、処理システムと通信するために高水準手続き型またはオブジェクト指向プログラミング言語で実装され得る。プログラムコードはまた、必要に応じて、アセンブリ言語または機械語で実装され得る。実際は、本明細書に説明されるメカニズムは、範囲が、いずれの特定のプログラミング言語にも限定されるものではない。いずれの場合でも、言語はコンパイル型言語またはインタープリタ型言語であり得る。
【0118】
少なくとも１つの実施形態の１つまたは複数の態様は、プロセッサ内のさまざまなロジックを表す機械可読媒体上に記憶された代表的な命令によって実施され得、この命令は、機械によって読み取られるとき、機械に、本明細書に説明される技法を実行するためのロジックを作らせる。「ＩＰコア」として既知のそのような表現は、有形の機械可読媒体上に記憶され、かつ、実際にロジックまたはプロセッサを製作する製造機械に読み込まれるようにさまざまな顧客または製造設備に供給され得る。
【0119】
このような機械可読記憶媒体は、限定はされないが、ハードディスク、フロッピディスク、光ディスク、コンパクトディスクリードオンリメモリ（ＣＤ－ＲＯＭ）、書き換え可能コンパクトディスク（ＣＤ－ＲＷ）、および光磁気ディスクを含む任意の他のタイプのディスク、リードオンリメモリ（ＲＯＭ）などの半導体デバイス、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）などのランダムアクセスメモリ（ＲＡＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭ）、フラッシュメモリ、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、相変化メモリ（ＰＣＭ）、磁気もしくは光カード、または電子的命令を記憶するのに好適な他のタイプの媒体などの記憶媒体を含む、機械またはデバイスによって製造または形成される物品の非一時的な有形構造を含み得る。
【0120】
従って、本発明の実施形態はまた、構造、回路、装置、プロセッサ、および／または本明細書に説明されるシステム機能を定義する、ハードウェア記述言語（ＨＤＬ）などの、命令を含むまたは設計データを含む非一時的な有形の機械可読媒体を含む。このような実施形態はまた、プログラムプロダクトと称され得る。
【0121】
場合によっては、命令コンバータを使用して、命令を、ソース命令セットからターゲット命令セットに変換し得る。例えば、命令コンバータは、命令を、（例えば、静的バイナリトランスレーション、動的コンパイルを含む動的バイナリトランスレーションを使用する）翻訳、モーフィング、エミュレート、またはそうでなければ変換を行って、コアによって処理される１つまたは複数の他の命令にし得る。命令コンバータは、ソフトウェア、ハードウェア、ファームウェア、またはこれらの組み合わせで実装され得る。命令コンバータは、プロセッサにあり、プロセッサから離れ、またはプロセッサ上の一部でありかつプロセッサから離れた一部であり得る。
【0122】
図１６は、本発明の実施形態による、ソース命令セットにおけるバイナリ命令をターゲット命令セットにおけるバイナリ命令に変換するためのソフトウェア命令コンバータの使用を対照するブロック図である。示された実施形態では、命令コンバータはソフトウェア命令コンバータであるが、代替的には、命令コンバータは、ソフトウェア、ファームウェア、ハードウェア、またはこれらのさまざまな組み合わせで実装され得る。図１６は、高水準言語１６０２におけるプログラムが、少なくとも１つのｘ８６命令セットコア１６１６でプロセッサによってネイティブに実行され得るｘ８６二進コード１６０６を生成するためにｘ８６コンパイラ１６０４を使用してコンパイルされ得ることを示す。少なくとも１つのｘ８６命令セットコア１６１６を有するプロセッサは、少なくとも１つのｘ８６命令セットコアを有するインテル（登録商標）プロセッサと実質的に同じ結果を実現するために、（１）インテル（登録商標）ｘ８６命令セットコアの命令セットの大部分、または（２）少なくとも１つのｘ８６命令セットコアを有するインテル（登録商標）プロセッサ上で動作させることを対象としたオブジェクトコードバージョンのアプリケーションもしくは他のソフトウェアを共存させて実行するまたはそうでなければ処理することによって、少なくとも１つのｘ８６命令セットコアを有するインテル（登録商標）プロセッサと実質的に同じである複数の機能を実行することができる任意のプロセッサを表す。ｘ８６コンパイラ１６０４は、追加のリンケージ処理があってもなくても、少なくとも１つのｘ１８６命令セットコア１６１６を有するプロセッサ上で実行可能であるｘ８６二進コード１６０６（例えば、オブジェクトコード）を生成するように動作可能であるコンパイラを表す。同様に、図１６は、高水準言語１６０２におけるプログラムが、少なくとも１つのｘ８６命令セットコアがないプロセッサ１６１４（例えば、カリフォルニア州サニーベールのＭＩＰＳ ＴｅｃｈｎｏｌｏｇｙのＭＩＰＳ命令セットを実行する、および／またはカリフォルニア州サニーベールのＡＲＭ ＨｏｌｄｉｎｇのＡＲＭ命令セットを実行するコアを有するプロセッサ）によってネイティブに実行され得る代替的な命令セットバイナリコード１６１０を生成するために代替的な命令セットコンパイラ１６０８を使用してコンパイルされ得ることを示す。命令コンバータ１６１２を使用して、ｘ８６二進コード１６０６を、ｘ８６命令セットコアのないプロセッサ１６１４によってネイティブに実行され得るコードに変換する。変換済みコードは、これを行うことが可能である命令コンバータを製作することが困難であるため、代替的な命令セットバイナリコード１６１０と同じではない可能性があるが、変換済みコードは全般的なオペレーションを達成し、かつ代替的な命令セットから命令を構成することになる。従って、命令コンバータ１６１２は、エミュレーション、シミュレーション、または任意の他の処理によって、ｘ８６命令セットプロセッサまたはコアを有さないプロセッサまたは他の電子デバイスがｘ８６二進コード１６０６を実行できるようにする、ソフトウェア、ファームウェア、ハードウェア、またはこれらの組み合わせを表す。
【0123】
以下の実施例は、さらなる実施形態に関する。
【0124】
１つの例では、装置は複数のメタデータ要求を記憶するためのメモリであって、複数のメタデータ要求の各々は複数のメタデータ優先度レベルのうちの１つと関連付けられる、メモリと、メモリおよびメモリコントローラに結合されるスケジューラであって、スケジューラは、メモリコントローラへの複数のメタデータ要求の第１のメタデータ要求の送信を、第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベル、およびメモリコントローラへのメタデータ要求の送信に割り当てられたメタデータ要求帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることを行い、メタデータ帯域幅の第１の帯域幅部分は、第１のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられる、スケジューラとを含む。
【0125】
一例では、スケジューラは、メモリコントローラへの送信のために第１のデータトランザクション優先度レベルと関連付けられた第１のデータトランザクションを受信すること、第１のデータトランザクションと関連付けられたメタデータがメタデータキャッシュにおいて利用可能であるかどうかを判断すること、および、判断に基づいて第１のデータトランザクション優先度レベルから継承された第１のメタデータ優先度レベルを有するようにメタデータと関連付けられた第１のメタデータ要求を生成することを行う。
【0126】
一例では、スケジューラは、第１のデータトランザクション優先度レベルと関連付けられたデータトランザクション優先度タグを含む第１のデータトランザクションを受信すること、および、第１のデータトランザクションと関連付けられたメタデータに対する第１のメタデータ要求と関連付けるための第１のメタデータ優先度レベルを生成することであって、第１のメタデータ優先度レベルは第１のデータトランザクション優先度レベルから継承されることになる、生成することを行う。
【0127】
一例では、スケジューラは、複数のコアのうちの第１のコアから第１のデータトランザクションを受信することであって、第１のコアは第１のコア優先度レベルと関連付けられる、受信すること、および、第１のデータトランザクションと関連付けられたメタデータに対する第１のメタデータ要求と関連付けるための第１のメタデータ優先度レベルを生成することであって、第１のメタデータ優先度レベルは第１のコア優先度レベルから継承されることになる、生成することを行う。
【0128】
一例では、メモリは、複数のメタデータ要求キューであって、複数のメタデータ要求キューの各々は複数のメタデータ優先度レベルのうちの１つと関連付けられる、複数のメタデータ要求キューをさらに含み、スケジューラは、第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求を生成すること、第１のメタデータ要求を第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、第１のメタデータ要求キューにおける第１のメタデータ要求の位置に少なくとも部分的に基づいてメモリコントローラへの第１のメタデータ要求の送信をスケジューリングすることを行う。
【0129】
一例では、スケジューラは、第１のメタデータ優先度レベルを有するメタデータ要求と関連付けられたデータトランザクションの生成を担う複数のコアのうちの第１のコアを識別すること、メタデータ帯域幅の第１の帯域幅部分と関連付けられた帯域幅可用性データを生成すること、および、第１のコアが、帯域幅可用性データに基づいて装置に送信されたいくつかのデータトランザクションを管理できるように、帯域幅可用性データを第１のコアに送信すること、を行う。
【0130】
一例では、スケジューラは、第１のメタデータ優先度レベルと関連付けられた複数のメタデータ要求のうちのいくつかのメタデータ要求を帯域幅調整閾値と比較すること、および、比較に基づいてメタデータ帯域幅の第１の帯域幅部分を動的に調整すること、を行う。
【0131】
一例では、スケジューラは、第１のメタデータ優先度レベルと関連付けられた複数のメタデータ要求のうちのいくつかのメタデータ要求がコアスロットリング閾値を超えるかどうかを判断することであって、第１のメタデータ優先度レベルは低優先度レベルである、判断すること、および、判断に基づいて、第１のメタデータ優先度レベルを有するメタデータ要求と関連付けられたデータトランザクションの生成を担う複数のコアのうちの第１のコアを識別し、かつデータトランザクションスロットリング要求を第１のコアに送信すること、を行う。
【0132】
一例では、複数のメタデータ優先度レベルの各々はメタデータ優先度レベル重みと関連付けられ、スケジューラは、第１のメタデータ優先度レベルと関連付けられた第１のメタデータ優先度レベル重みに少なくとも部分的に基づいて第１のメタデータ優先度レベルと関連付けられたメタデータ要求にメタデータ帯域幅の第１の帯域幅部分を割り当てることを行う。
【0133】
一例では、メモリは少なくとも２つのメタデータ要求キューを含み、少なくとも２つのメタデータ要求キューの各々は複数のメタデータ優先度レベルのうちの１つと関連付けられ、スケジューラはさらに、第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求を生成すること、第１のメタデータ要求を第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、第１のメタデータ要求キューにおける第１のメタデータ要求の位置に少なくとも部分的に基づいてメモリコントローラへの第１のメタデータ要求の送信をスケジューリングすることを行う。
【0134】
一例では、スケジューラは、複数のメタデータ要求が第１のメタデータ優先度レベルと関連付けられた別のメタデータ要求を含むかどうかを判断すること、および、判断に基づいてメタデータ帯域幅の第１の第１の帯域幅部分の帯域幅を使用してメモリコントローラへの複数のメタデータ要求の第２のメタデータ要求の送信をスケジューリングすることであって、第２のメタデータ要求は複数のメタデータ優先度レベルのうちの第２のメタデータ優先度レベルを有する、スケジューリングすることを行う。
【0135】
一例では、スケジューラは、メモリコントローラへの複数のメタデータ要求のうちの第２のメタデータ要求の送信を、第２のメタデータ要求と関連付けられた第２のメタデータ優先度レベルおよびメタデータ要求帯域幅の第２の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、第２の帯域幅部分は第２メタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられ、メタデータ帯域幅の第１の帯域幅部分は、第１のメタデータ優先度レベルが第２のメタデータ優先度レベルより低いことに少なくとも部分的に基づいてメタデータ帯域幅の第２の帯域幅部分未満である、スケジューリングすることを行う。
【0136】
１つの例では、機械可読媒体は記憶されている命令を含み、命令は、機械によって実行される場合、機械に、メモリトラフィックスケジューラにおける複数のデータトランザクションを受信することであって、複数のデータトランザクションの各々は、トランザクション受信時間およびデータトランザクション優先度レベルと関連付けられる、受信すること、メモリトラフィックスケジューラにおいて複数のメタデータ要求を生成することであって、複数のメタデータ要求の各々は、複数のデータトランザクションのうちの１つ、および複数のデータトランザクションののうちの１つのデータトランザクション優先度レベルから継承された複数のメタデータ優先度レベルのうちのメタデータ優先度レベルと関連付けられる、生成すること、および、メモリコントローラへの第１のデータトランザクションと関連付けられた複数のメタデータ要求のうちの第１のメタデータ要求の送信を、第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベル、第１のデータトランザクションと関連付けられた第１の受信時間、およびメモリコントローラへのメタデータ要求の送信に割り当てられたメタデータ要求帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、メタデータ帯域幅の第１の帯域幅部分は、第１のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられる、スケジューリングすることを行わせる。
【0137】
一例では、機械可読媒体は、機械に、メモリコントローラへの第２のデータトランザクションと関連付けられた複数のメタデータ要求のうちの第２のメタデータ要求の送信を、第２のメタデータ要求と関連付けられた第２のメタデータ優先度レベル、第２のデータトランザクションと関連付けられた第２の時間の受信、および第２のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられたメタデータ要求帯域幅と関連付けられたメタデータ要求の送信に割り当てられたメタデータ要求帯域幅の第２の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、メタデータ帯域幅の第１の帯域幅部分は、第１のメタデータ優先度レベルが第２のメタデータ優先度レベルより低いことに少なくとも部分的に基づいて、メタデータ帯域幅の第２の帯域幅部分未満である、スケジューリングすることを行わせる命令を含む。
【0138】
一例では、機械可読媒体は、機械に、複数のメタデータ優先度レベルの各々をメタデータ優先度レベル重みと関連付けること、および、第１のメタデータ優先度レベルと関連付けられた第１のメタデータ優先度レベル重みに少なくとも部分的に基づいて第１のメタデータ優先度レベルと関連付けられたメタデータ要求にメタデータ帯域幅の第１の帯域幅部分を割り当てることを行わせる命令を含む。
【0139】
１つの例では、システムは、複数のコアと、メモリコントローラと、メタデータキャッシュと、複数のコア、メモリコントローラ、およびメタデータキャッシュに結合されるメモリトラフィックスケジューラとを含む。メモリトラフィックスケジューラは複数のメタデータ要求を記憶することであって、複数のメタデータ要求の各々は複数のメタデータ優先度レベルのうちの１つと関連付けられる、記憶すること、および、メモリコントローラへの複数のメタデータ要求のうちの第１のメタデータ要求の送信を、第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベル、およびメモリコントローラへのメタデータ要求の送信に割り当てられたメタデータ要求帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、メタデータ帯域幅の第１の帯域幅部分は、第１のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられる、スケジューリングすることを行う。
【0140】
一例では、メモリトラフィックスケジューラは、複数の読み取りデータトランザクションを記憶することであって、複数の読み取りデータトランザクションの各々は複数の読み取りデータトランザクション優先度レベルのうちの１つと関連付けられる、記憶すること、および、メモリコントローラへの複数の読み取りデータトランザクションのうちの第１の読み取りデータトランザクションの送信を、第１の読み取りデータトランザクションと関連付けられた第１の読み取りデータトランザクション優先度レベル、およびメモリコントローラへの読み取りデータトランザクションの送信に割り当てられた読み取りデータトランザクション帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、読み取りデータトランザクション帯域幅の第１の帯域幅部分は第１の読み取りデータトランザクション優先度レベルと関連付けられた読み取りデータトランザクションの送信に割り当てられる、スケジューリングすることを行う。
【0141】
一例では、メモリトラフィックスケジューラは、複数の書き込みデータトランザクションを記憶することであって、複数の書き込みデータトランザクションの各々は複数の書き込みデータトランザクション優先度レベルのうちの１つと関連付けられる、記憶すること、および、メモリコントローラへの複数の書き込みデータトランザクションのうちの書き込みデータトランザクションの送信を、第１の書き込みデータトランザクションと関連付けられた第１の書き込みデータトランザクション優先度レベル、およびメモリコントローラへの書き込みデータトランザクションの送信に割り当てられた書き込みデータトランザクション帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、書き込みデータトランザクション帯域幅の第１の帯域幅部分は第１の書き込みデータトランザクション優先度レベルと関連付けられた書き込みデータトランザクションの送信に割り当てられる、スケジューリングすることを行う。
【0142】
一例では、メモリトラフィックスケジューラは少なくとも２つのメタデータ要求キューを含み、少なくとも２つのメタデータ要求キューの各々は複数のメタデータ優先度レベルのうちの１つと関連付けられ、メモリトラフィックスケジューラは第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求を生成すること、第１のメタデータ要求を第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、第１のメタデータ要求キューにおける第１のメタデータ要求の位置に少なくとも部分的に基づいてメモリコントローラへの第１のメタデータ要求の送信をスケジューリングすることを行う。
【0143】
一例では、メモリトラフィックスケジューラは、読み取りデータトランザクションキューおよび書き込みデータトランザクションキューを含み、メモリトラフィックスケジューラはさらに、メモリコントローラへの読み取りデータトランザクションキューからの第１の読み取りデータトランザクションの送信を、読み取りデータトランザクションキューにおける第１の読み取りデータトランザクションの位置および読み取りデータトランザクション帯域幅に少なくとも部分的に基づいてスケジューリングすること、および、メモリコントローラへの書き込みデータトランザクションキューからの第１の書き込みデータトランザクションの送信を、書き込みデータトランザクションキューにおける第１の書き込みデータトランザクションの位置および書き込みデータトランザクション帯域幅に少なくとも部分的に基づいてスケジューリングすることを行う。
【0144】
用語「回路（ｃｉｒｃｕｉｔ）」および「回路（ｃｉｒｃｕｉｔｒｙ）」は本明細書では区別なく使用されることに留意されたい。本明細書で使用されるように、これらの用語および用語「ロジック」は、単独でまたは任意の組み合わせで、アナログ回路、デジタル回路、ハードワイヤード回路、プログラマブル回路、プロセッサ回路、マイクロコントローラ回路、ハードウェアロジック回路、状態機械回路、および／または任意の他のタイプの物理ハードウェアコンポーネントを指すように使用される。実施形態は多くの異なるタイプのシステムにおいて使用され得る。例えば、１つの実施形態では、通信デバイスは、本明細書に説明されるさまざまな方法および技法を実行するように配置可能である。当然ながら、本発明の範囲は通信デバイスに限定されるものではなく、代わりに、他の実施形態は、命令を処理するための他のタイプの装置、または、コンピューティングデバイス上で実行されることに応答して、デバイスに、本明細書に説明される方法および技法の１つまたは複数を実行させる命令を含む１つもしくは複数の機械可読媒体を対象とし得る。
【0145】
実施形態はコードで実施され得、かつ、命令が記憶されている非一時的記憶媒体上に記憶され得、非一時的記憶媒体は命令を実行するためのシステムをプログラミングするために使用可能である。実施形態はまた、データで実装され得、かつ少なくとも１つの機械によって使用される場合、少なくとも１つの機械に、１つまたは複数の動作を実行するための少なくとも１つの集積回路を作らせる非一時的記憶媒体上に記憶され得る。加えてさらなる実施形態は、ＳｏＣまたは他のプロセッサの製品にするとき、１つまたは複数の動作を実行するようにＳｏＣまたは他のプロセッサを構成する情報を含むコンピュータ可読記憶媒体に実装され得る。記憶媒体は、限定されるものではないが、フロッピディスク、光ディスク、ソリッドステートドライブ（ＳＳＤ）、コンパクトディスクリードオンリメモリ（ＣＤ－ＲＯＭ）、書き換え可能コンパクトディスク（ＣＤ－ＲＷ）、および光磁気ディスクを含む任意のタイプのディスク、リードオンリメモリ（ＲＯＭ）などの半導体デバイス、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）などのランダムアクセスメモリ（ＲＡＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭ）、フラッシュメモリ、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、磁気もしくは光カード、または電子的命令を記憶するのに好適な任意の他のタイプの媒体を含み得る。
【0146】
本発明は限定された数の実施形態に関して説明されているが、当業者はこれらから多くの修正および変形を認識することになるであろう。添付の特許請求の範囲は、本発明の真の趣旨および範囲内にあるそのような変更例および変形を全て包含することが意図される。
［他の考えられる項目］
（項目１）
複数のメタデータ要求を記憶するためのメモリであって、前記複数のメタデータ要求の各々は複数のメタデータ優先度レベルのうちの１つと関連付けられる、メモリと、
前記メモリおよびメモリコントローラに結合されるスケジューラであって、前記スケジューラは、前記メモリコントローラへの前記複数のメタデータ要求の第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベル、および前記メモリコントローラへのメタデータ要求の送信に割り当てられたメタデータ要求帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることを行い、前記メタデータ帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられる、スケジューラとを含む、装置。
（項目２）
前記スケジューラはさらに、前記メモリコントローラへの送信のために第１のデータトランザクション優先度レベルと関連付けられた第１のデータトランザクションを受信すること、前記第１のデータトランザクションと関連付けられたメタデータがメタデータキャッシュにおいて利用可能であるかどうかを判断すること、および、前記判断に基づいて前記第１のデータトランザクション優先度レベルから継承された第１のメタデータ優先度レベルを有するように前記メタデータと関連付けられた前記第１のメタデータ要求を生成することを行う、項目１に記載の装置。
（項目３）
前記スケジューラはさらに、第１のデータトランザクション優先度レベルと関連付けられたデータトランザクション優先度タグを含む第１のデータトランザクションを受信すること、および、前記第１のデータトランザクションと関連付けられたメタデータに対する前記第１のメタデータ要求と関連付けるための前記第１のメタデータ優先度レベルを生成することであって、前記第１のメタデータ優先度レベルは前記第１のデータトランザクション優先度レベルから継承されることになる、生成することを行う、項目１に記載の装置。
（項目４）
前記スケジューラはさらに、複数のコアのうちの第１のコアから第１のデータトランザクションを受信することであって、前記第１のコアは第１のコア優先度レベルと関連付けられる、受信すること、および、前記第１のデータトランザクションと関連付けられたメタデータに対する前記第１のメタデータ要求と関連付けるための前記第１のメタデータ優先度レベルを生成することであって、前記第１のメタデータ優先度レベルは前記第１のコア優先度レベルから継承されることになる、生成することを行う、項目１に記載の装置。
（項目５）
前記メモリは、複数のメタデータ要求キューであって、前記複数のメタデータ要求キューの各々は前記複数のメタデータ優先度レベルのうちの１つと関連付けられる、複数のメタデータ要求キューをさらに含み、前記スケジューラはさらに、前記第１のメタデータ優先度レベルと関連付けられた前記第１のメタデータ要求を生成すること、前記第１のメタデータ要求を前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、前記第１のメタデータ要求キューにおける前記第１のメタデータ要求の位置に少なくとも部分的に基づいて前記メモリコントローラへの前記第１のメタデータ要求の送信をスケジューリングすることを行う、項目１に記載の装置。
（項目６）
前記スケジューラはさらに、前記第１のメタデータ優先度レベルを有するメタデータ要求と関連付けられたデータトランザクションの生成を担う複数のコアのうちの第１のコアを識別すること、前記メタデータ帯域幅の前記第１の帯域幅部分と関連付けられた帯域幅可用性データを生成すること、および、前記第１のコアが、前記帯域幅可用性データに基づいて前記装置に送信されたいくつかのデータトランザクションを管理できるように、前記帯域幅可用性データを前記第１のコアに送信することを行う、項目１に記載の装置。
（項目７）
前記スケジューラはさらに、前記第１のメタデータ優先度レベルと関連付けられた前記複数のメタデータ要求のうちのいくつかのメタデータ要求を帯域幅調整閾値と比較すること、および、前記比較に基づいて前記メタデータ帯域幅の前記第１の帯域幅部分を動的に調整することを行う、項目１に記載の装置。
（項目８）
前記スケジューラはさらに、前記第１のメタデータ優先度レベルと関連付けられた前記複数のメタデータ要求のうちのいくつかのメタデータ要求がコアスロットリング閾値を超えるかどうかを判断することであって、前記第１のメタデータ優先度レベルは低優先度レベルである、判断すること、および、前記第１のメタデータ優先度レベルを有するメタデータ要求と関連付けられたデータトランザクションの生成を担う複数のコアのうちの第１のコアを識別し、かつ前記判断に基づいてデータトランザクションスロットリング要求を前記第１のコアに送信することを行う、項目１に記載の装置。
（項目９）
前記複数のメタデータ優先度レベルの各々はメタデータ優先度レベル重みと関連付けられ、前記スケジューラはさらに、前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ優先度レベル重みに少なくとも部分的に基づいて前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求に前記メタデータ帯域幅の前記第１の帯域幅部分を割り当てることを行う、項目１に記載の装置。
（項目１０）
前記メモリは少なくとも２つのメタデータ要求キューを含み、前記少なくとも２つのメタデータ要求キューの各々は前記複数のメタデータ優先度レベルのうちの１つと関連付けられ、前記スケジューラはさらに、前記第１のメタデータ優先度レベルと関連付けられた前記第１のメタデータ要求を生成すること、前記第１のメタデータ要求を前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、前記第１のメタデータ要求キューにおける前記第１のメタデータ要求の位置に少なくとも部分的に基づいて前記メモリコントローラへの前記第１のメタデータ要求の送信をスケジューリングすることを行う、項目１に記載の装置。
（項目１１）
前記スケジューラは、前記複数のメタデータ要求が前記第１のメタデータ優先度レベルと関連付けられた別のメタデータ要求を含むかどうかを判断すること、および、前記判断に基づいて前記メタデータ帯域幅の前記第１の帯域幅部分の帯域幅を使用して前記メモリコントローラへの前記複数のメタデータ要求の第２のメタデータ要求の送信をスケジューリングすることであって、前記第２のメタデータ要求は前記複数のメタデータ優先度レベルのうちの第２のメタデータ優先度レベルを有する、スケジューリングすることをさらに行う、項目１に記載の装置。
（項目１２）
前記スケジューラはさらに、前記メモリコントローラへの前記複数のメタデータ要求のうちの第２のメタデータ要求の送信を、前記第２のメタデータ要求と関連付けられた第２のメタデータ優先度レベル、および前記メタデータ要求帯域幅の第２の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、前記第２の帯域幅部分は前記第２メタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられ、前記メタデータ帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルが前記第２のメタデータ優先度レベルより低いことに少なくとも部分的に基づいて前記メタデータ帯域幅の前記第２の帯域幅部分未満である、スケジューリングすることを行う、項目１に記載の装置。
（項目１３）
記憶されている命令を含み、前記命令は、機械によって実行される場合、前記機械に、
メモリトラフィックスケジューラにおける複数のデータトランザクションを受信することであって、前記複数のデータトランザクションの各々は、トランザクション受信時間およびデータトランザクション優先度レベルと関連付けられる、受信すること、
前記メモリトラフィックスケジューラにおいて複数のメタデータ要求を生成することであって、前記複数のメタデータ要求の各々は、前記複数のデータトランザクションのうちの１つ、および前記複数のデータトランザクションのうちの前記１つの前記データトランザクション優先度レベルから継承された複数のメタデータ優先度レベルのうちのメタデータ優先度レベルと関連付けられる、生成すること、および、
メモリコントローラへの第１のデータトランザクションと関連付けられた前記複数のメタデータ要求のうちの第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベル、前記第１のデータトランザクションと関連付けられた第１の受信時間、および前記メモリコントローラへのメタデータ要求の送信に割り当てられたメタデータ要求帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、前記メタデータ帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられる、スケジューリングすることを行わせる、機械可読媒体。
（項目１４）
前記機械に、前記メモリコントローラへの第２のデータトランザクションと関連付けられた前記複数のメタデータ要求のうちの第２のメタデータ要求の送信を、前記第２のメタデータ要求と関連付けられた第２のメタデータ優先度レベル、前記第２のデータトランザクションと関連付けられた第２の時間の受信、および前記第２のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられた前記メタデータ要求帯域幅の第２の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、前記メタデータ帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルが前記第２のメタデータ優先度レベルより低いことに少なくとも部分的に基づいて前記メタデータ帯域幅の前記第２の帯域幅部分未満である、スケジューリングすることを行わせる命令をさらに含む、項目１３に記載の機械可読媒体。
（項目１５）
前記機械に、前記複数のメタデータ優先度レベルの各々をメタデータ優先度レベル重みと関連付けること、および、前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ優先度レベル重みに少なくとも部分的に基づいて前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求に前記メタデータ帯域幅の前記第１の帯域幅部分を割り当てることを行わせる命令をさらに含む、項目１３に記載の機械可読媒体。
（項目１６）
複数のコアと、
メモリコントローラと、
メタデータキャッシュと、
前記複数のコア、前記メモリコントローラ、および前記メタデータキャッシュに結合されるメモリトラフィックスケジューラであって、前記メモリトラフィックスケジューラは、
複数のメタデータ要求を記憶することであって、前記複数のメタデータ要求の各々は複数のメタデータ優先度レベルのうちの１つと関連付けられる、記憶すること、および、
前記メモリコントローラへの前記複数のメタデータ要求のうちの第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベル、および前記メモリコントローラへのメタデータ要求の送信に割り当てられたメタデータ要求帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、前記メタデータ帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられる、スケジューリングすることを行うメモリトラフィックスケジューラとを備える、システム。
（項目１７）
前記メモリトラフィックスケジューラは、複数の読み取りデータトランザクションを記憶することであって、前記複数の読み取りデータトランザクションの各々は複数の読み取りデータトランザクション優先度レベルのうちの１つと関連付けられる、記憶すること、および、前記メモリコントローラへの前記複数の読み取りデータトランザクションのうちの第１の読み取りデータトランザクションの送信を、前記第１の読み取りデータトランザクションと関連付けられた第１の読み取りデータトランザクション優先度レベル、および前記メモリコントローラへの読み取りデータトランザクションの送信に割り当てられた読み取りデータトランザクション帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、前記読み取りデータトランザクション帯域幅の前記第１の帯域幅部分は前記第１の読み取りデータトランザクション優先度レベルと関連付けられた読み取りデータトランザクションの送信に割り当てられる、スケジューリングすることをさらに行う、項目１６に記載のシステム。
（項目１８）
前記メモリトラフィックスケジューラは、複数の書き込みデータトランザクションを記憶することであって、前記複数の書き込みデータトランザクションの各々は複数の書き込みデータトランザクション優先度レベルのうちの１つと関連付けられる、記憶すること、および、前記メモリコントローラへの前記複数の書き込みデータトランザクションのうちの書き込みデータトランザクションの送信を、第１の書き込みデータトランザクション関連付けられた第１の書き込みデータトランザクション優先度レベル、および前記メモリコントローラへの書き込みデータトランザクションの送信に割り当てられた書き込みデータトランザクション帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、前記書き込みデータトランザクション帯域幅の前記第１の帯域幅部分は前記第１の書き込みデータトランザクション優先度レベルと関連付けられた書き込みデータトランザクションの送信に割り当てられる、スケジューリングすることをさらに行う、項目１６に記載のシステム。
（項目１９）
前記メモリトラフィックスケジューラは少なくとも２つのメタデータ要求キューを含み、前記少なくとも２つのメタデータ要求キューの各々は前記複数のメタデータ優先度レベルのうちの１つと関連付けられ、前記メモリトラフィックスケジューラは、前記第１のメタデータ優先度レベルと関連付けられた前記第１のメタデータ要求を生成すること、前記第１のメタデータ要求を前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、前記第１のメタデータ要求キューにおける前記第１のメタデータ要求の位置に少なくとも部分的に基づいて前記メモリコントローラへの前記第１のメタデータ要求の送信をスケジューリングすることをさらに行う、項目１６に記載のシステム。
（項目２０）
前記メモリトラフィックスケジューラは、読み取りデータトランザクションキューおよび書き込みデータトランザクションキューを含み、前記メモリトラフィックスケジューラはさらに、前記メモリコントローラへの前記読み取りデータトランザクションキューからの第１の読み取りデータトランザクションの送信を、前記読み取りデータトランザクションキューにおける前記第１の読み取りデータトランザクションの位置および読み取りデータトランザクション帯域幅に少なくとも部分的に基づいてスケジューリングすること、および、前記メモリコントローラへの前記書き込みデータトランザクションキューからの第１の書き込みデータトランザクションの送信を、前記書き込みデータトランザクションキューにおける前記第１の書き込みデータトランザクションの位置および書き込みデータトランザクション帯域幅に少なくとも部分的に基づいてスケジューリングすることをさらに行う、項目１９に記載のシステム。
［他の考えられる項目］
（項目１）
複数のメタデータ要求を記憶するためのメモリであって、前記複数のメタデータ要求の各々は複数のメタデータ優先度レベルのうちの１つと関連付けられる、メモリと、
前記メモリおよびメモリコントローラに結合されるスケジューラであって、前記スケジューラは、前記メモリコントローラへの前記複数のメタデータ要求の第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベル、および前記メモリコントローラへのメタデータ要求の送信に割り当てられたメタデータ要求帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることを行い、前記メタデータ帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられる、スケジューラとを含む、装置。
（項目２）
前記スケジューラはさらに、前記メモリコントローラへの送信のために第１のデータトランザクション優先度レベルと関連付けられた第１のデータトランザクションを受信すること、前記第１のデータトランザクションと関連付けられたメタデータがメタデータキャッシュにおいて利用可能であるかどうかを判断すること、および、前記判断に基づいて前記第１のデータトランザクション優先度レベルから継承された第１のメタデータ優先度レベルを有するように前記メタデータと関連付けられた前記第１のメタデータ要求を生成することを行う、項目１に記載の装置。
（項目３）
前記スケジューラはさらに、第１のデータトランザクション優先度レベルと関連付けられたデータトランザクション優先度タグを含む第１のデータトランザクションを受信すること、および、前記第１のデータトランザクションと関連付けられたメタデータに対する前記第１のメタデータ要求と関連付けるための前記第１のメタデータ優先度レベルを生成することであって、前記第１のメタデータ優先度レベルは前記第１のデータトランザクション優先度レベルから継承されることになる、生成することを行う、項目１に記載の装置。
（項目４）
前記スケジューラはさらに、複数のコアのうちの第１のコアから第１のデータトランザクションを受信することであって、前記第１のコアは第１のコア優先度レベルと関連付けられる、受信すること、および、前記第１のデータトランザクションと関連付けられたメタデータに対する前記第１のメタデータ要求と関連付けるための前記第１のメタデータ優先度レベルを生成することであって、前記第１のメタデータ優先度レベルは前記第１のコア優先度レベルから継承されることになる、生成することを行う、項目１に記載の装置。
（項目５）
前記メモリは、複数のメタデータ要求キューであって、前記複数のメタデータ要求キューの各々は前記複数のメタデータ優先度レベルのうちの１つと関連付けられる、複数のメタデータ要求キューをさらに含み、前記スケジューラはさらに、前記第１のメタデータ優先度レベルと関連付けられた前記第１のメタデータ要求を生成すること、前記第１のメタデータ要求を前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、前記第１のメタデータ要求キューにおける前記第１のメタデータ要求の位置に少なくとも部分的に基づいて前記メモリコントローラへの前記第１のメタデータ要求の送信をスケジューリングすることを行う、項目１に記載の装置。
（項目６）
前記スケジューラはさらに、前記第１のメタデータ優先度レベルを有するメタデータ要求と関連付けられたデータトランザクションの生成を担う複数のコアのうちの第１のコアを識別すること、前記メタデータ帯域幅の前記第１の帯域幅部分と関連付けられた帯域幅可用性データを生成すること、および、前記第１のコアが、前記帯域幅可用性データに基づいて前記装置に送信されたいくつかのデータトランザクションを管理できるように、前記帯域幅可用性データを前記第１のコアに送信することを行う、項目１に記載の装置。
（項目７）
前記スケジューラはさらに、前記第１のメタデータ優先度レベルと関連付けられた前記複数のメタデータ要求のうちのいくつかのメタデータ要求を帯域幅調整閾値と比較すること、および、前記比較に基づいて前記メタデータ帯域幅の前記第１の帯域幅部分を動的に調整することを行う、項目１に記載の装置。
（項目８）
前記スケジューラはさらに、前記第１のメタデータ優先度レベルと関連付けられた前記複数のメタデータ要求のうちのいくつかのメタデータ要求がコアスロットリング閾値を超えるかどうかを判断することであって、前記第１のメタデータ優先度レベルは低優先度レベルである、判断すること、および、前記第１のメタデータ優先度レベルを有するメタデータ要求と関連付けられたデータトランザクションの生成を担う複数のコアのうちの第１のコアを識別し、かつ前記判断に基づいてデータトランザクションスロットリング要求を前記第１のコアに送信することを行う、項目１に記載の装置。
（項目９）
前記複数のメタデータ優先度レベルの各々はメタデータ優先度レベル重みと関連付けられ、前記スケジューラはさらに、前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ優先度レベル重みに少なくとも部分的に基づいて前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求に前記メタデータ帯域幅の前記第１の帯域幅部分を割り当てることを行う、項目１に記載の装置。
（項目１０）
前記メモリは少なくとも２つのメタデータ要求キューを含み、前記少なくとも２つのメタデータ要求キューの各々は前記複数のメタデータ優先度レベルのうちの１つと関連付けられ、前記スケジューラはさらに、前記第１のメタデータ優先度レベルと関連付けられた前記第１のメタデータ要求を生成すること、前記第１のメタデータ要求を前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、前記第１のメタデータ要求キューにおける前記第１のメタデータ要求の位置に少なくとも部分的に基づいて前記メモリコントローラへの前記第１のメタデータ要求の送信をスケジューリングすることを行う、項目１に記載の装置。
（項目１１）
前記スケジューラは、前記複数のメタデータ要求が前記第１のメタデータ優先度レベルと関連付けられた別のメタデータ要求を含むかどうかを判断すること、および、前記判断に基づいて前記メタデータ帯域幅の前記第１の帯域幅部分の帯域幅を使用して前記メモリコントローラへの前記複数のメタデータ要求の第２のメタデータ要求の送信をスケジューリングすることであって、前記第２のメタデータ要求は前記複数のメタデータ優先度レベルのうちの第２のメタデータ優先度レベルを有する、スケジューリングすることをさらに行う、項目１に記載の装置。
（項目１２）
前記スケジューラはさらに、前記メモリコントローラへの前記複数のメタデータ要求のうちの第２のメタデータ要求の送信を、前記第２のメタデータ要求と関連付けられた第２のメタデータ優先度レベル、および前記メタデータ要求帯域幅の第２の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、前記第２の帯域幅部分は前記第２メタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられ、前記メタデータ帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルが前記第２のメタデータ優先度レベルより低いことに少なくとも部分的に基づいて前記メタデータ帯域幅の前記第２の帯域幅部分未満である、スケジューリングすることを行う、項目１に記載の装置。
（項目１３）
記憶されている命令を含み、前記命令は、機械によって実行される場合、前記機械に、
メモリトラフィックスケジューラにおける複数のデータトランザクションを受信することであって、前記複数のデータトランザクションの各々は、トランザクション受信時間およびデータトランザクション優先度レベルと関連付けられる、受信すること、
前記メモリトラフィックスケジューラにおいて複数のメタデータ要求を生成することであって、前記複数のメタデータ要求の各々は、前記複数のデータトランザクションのうちの１つ、および前記複数のデータトランザクションのうちの前記１つの前記データトランザクション優先度レベルから継承された複数のメタデータ優先度レベルのうちのメタデータ優先度レベルと関連付けられる、生成すること、および、
メモリコントローラへの第１のデータトランザクションと関連付けられた前記複数のメタデータ要求のうちの第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベル、前記第１のデータトランザクションと関連付けられた第１の受信時間、および前記メモリコントローラへのメタデータ要求の送信に割り当てられたメタデータ要求帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、前記メタデータ帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられる、スケジューリングすることを行わせる、機械可読媒体。
（項目１４）
前記機械に、前記メモリコントローラへの第２のデータトランザクションと関連付けられた前記複数のメタデータ要求のうちの第２のメタデータ要求の送信を、前記第２のメタデータ要求と関連付けられた第２のメタデータ優先度レベル、前記第２のデータトランザクションと関連付けられた第２の時間の受信、および前記第２のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられた前記メタデータ要求帯域幅の第２の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、前記メタデータ帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルが前記第２のメタデータ優先度レベルより低いことに少なくとも部分的に基づいて前記メタデータ帯域幅の前記第２の帯域幅部分未満である、スケジューリングすることを行わせる命令をさらに含む、項目１３に記載の機械可読媒体。
（項目１５）
前記機械に、前記複数のメタデータ優先度レベルの各々をメタデータ優先度レベル重みと関連付けること、および、前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ優先度レベル重みに少なくとも部分的に基づいて前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求に前記メタデータ帯域幅の前記第１の帯域幅部分を割り当てることを行わせる命令をさらに含む、項目１３に記載の機械可読媒体。
（項目１６）
複数のコアと、
メモリコントローラと、
メタデータキャッシュと、
前記複数のコア、前記メモリコントローラ、および前記メタデータキャッシュに結合されるメモリトラフィックスケジューラであって、前記メモリトラフィックスケジューラは、
複数のメタデータ要求を記憶することであって、前記複数のメタデータ要求の各々は複数のメタデータ優先度レベルのうちの１つと関連付けられる、記憶すること、および、
前記メモリコントローラへの前記複数のメタデータ要求のうちの第１のメタデータ要求の送信を、前記第１のメタデータ要求と関連付けられた第１のメタデータ優先度レベル、および前記メモリコントローラへのメタデータ要求の送信に割り当てられたメタデータ要求帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、前記メタデータ帯域幅の前記第１の帯域幅部分は、前記第１のメタデータ優先度レベルと関連付けられたメタデータ要求の送信に割り当てられる、スケジューリングすることを行うメモリトラフィックスケジューラとを備える、システム。
（項目１７）
前記メモリトラフィックスケジューラは、複数の読み取りデータトランザクションを記憶することであって、前記複数の読み取りデータトランザクションの各々は複数の読み取りデータトランザクション優先度レベルのうちの１つと関連付けられる、記憶すること、および、前記メモリコントローラへの前記複数の読み取りデータトランザクションのうちの第１の読み取りデータトランザクションの送信を、前記第１の読み取りデータトランザクションと関連付けられた第１の読み取りデータトランザクション優先度レベル、および前記メモリコントローラへの読み取りデータトランザクションの送信に割り当てられた読み取りデータトランザクション帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、前記読み取りデータトランザクション帯域幅の前記第１の帯域幅部分は前記第１の読み取りデータトランザクション優先度レベルと関連付けられた読み取りデータトランザクションの送信に割り当てられる、スケジューリングすることをさらに行う、項目１６に記載のシステム。
（項目１８）
前記メモリトラフィックスケジューラは、複数の書き込みデータトランザクションを記憶することであって、前記複数の書き込みデータトランザクションの各々は複数の書き込みデータトランザクション優先度レベルのうちの１つと関連付けられる、記憶すること、および、前記メモリコントローラへの前記複数の書き込みデータトランザクションのうちの書き込みデータトランザクションの送信を、第１の書き込みデータトランザクション関連付けられた第１の書き込みデータトランザクション優先度レベル、および前記メモリコントローラへの書き込みデータトランザクションの送信に割り当てられた書き込みデータトランザクション帯域幅の第１の帯域幅部分に少なくとも部分的に基づいてスケジューリングすることであって、前記書き込みデータトランザクション帯域幅の前記第１の帯域幅部分は前記第１の書き込みデータトランザクション優先度レベルと関連付けられた書き込みデータトランザクションの送信に割り当てられる、スケジューリングすることをさらに行う、項目１６に記載のシステム。
（項目１９）
前記メモリトラフィックスケジューラは少なくとも２つのメタデータ要求キューを含み、前記少なくとも２つのメタデータ要求キューの各々は前記複数のメタデータ優先度レベルのうちの１つと関連付けられ、前記メモリトラフィックスケジューラは、前記第１のメタデータ優先度レベルと関連付けられた前記第１のメタデータ要求を生成すること、前記第１のメタデータ要求を前記第１のメタデータ優先度レベルと関連付けられた第１のメタデータ要求キューに入れること、および、前記第１のメタデータ要求キューにおける前記第１のメタデータ要求の位置に少なくとも部分的に基づいて前記メモリコントローラへの前記第１のメタデータ要求の送信をスケジューリングすることをさらに行う、項目１６に記載のシステム。
（項目２０）
前記メモリトラフィックスケジューラは、読み取りデータトランザクションキューおよび書き込みデータトランザクションキューを含み、前記メモリトラフィックスケジューラはさらに、前記メモリコントローラへの前記読み取りデータトランザクションキューからの第１の読み取りデータトランザクションの送信を、前記読み取りデータトランザクションキューにおける前記第１の読み取りデータトランザクションの位置および読み取りデータトランザクション帯域幅に少なくとも部分的に基づいてスケジューリングすること、および、前記メモリコントローラへの前記書き込みデータトランザクションキューからの第１の書き込みデータトランザクションの送信を、前記書き込みデータトランザクションキューにおける前記第１の書き込みデータトランザクションの位置および書き込みデータトランザクション帯域幅に少なくとも部分的に基づいてスケジューリングすることをさらに行う、項目１９に記載のシステム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図13】
【図14】
【図15】
【図16】
【外国語明細書】