特開 2022-161812 低電力のコヒーレントメモリデバイスにアクセスする場合のプロセッサストールの回避法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022161812

(43)【公開日】2022-10-21

(54)【発明の名称】低電力のコヒーレントメモリデバイスにアクセスする場合のプロセッサストールの回避法

(51)【国際特許分類】

   G06F 12/1009 20160101AFI20221014BHJP

   G06F 15/167 20060101ALI20221014BHJP

【ＦＩ】

G06F12/1009 100

G06F15/167 610Z

【審査請求】未請求

【請求項の数】22

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2022003792

(22)【出願日】2022-01-13

(31)【優先権主張番号】17/227,220

(32)【優先日】2021-04-09

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】591003943

【氏名又は名称】インテル・コーポレーション

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】ジェームス エー．ボイド

(72)【発明者】

【氏名】クリストファー イー．コックス

(72)【発明者】

【氏名】ニヒル タルパリカー

【テーマコード（参考）】

5B045

5B205

【Ｆターム（参考）】

5B045BB54

5B045DD01

5B045KK02

5B205JJ05

5B205RR04

(57)【要約】      （修正有）

【課題】コヒーレントな低電力状態の管理が実施されるメモリ電源管理用のシステム、方法、プログラム及び記憶媒体を提供する。
【解決手段】コヒーレントアクセスを用いて管理されるメモリを備えたメモリサブシステムは、メモリを低電力状態にすることを可能にするようにページテーブルエントリを管理する。メモリ制御では、メモリを低電力状態に入るようにトリガする前に、メモリのページテーブルエントリを変更することができる。ページテーブルエントリに対する変更は、メモリへの次のアクセスに対してページフォールトを生じさせることになる。ページフォールトは、メモリへのアクセスのフォールトルーチンを用いた処理をトリガし、通常のアクセスであれば生じるメモリへの同期遅延を回避することになる。
【選択図】図３

【特許請求の範囲】

【請求項1】

コヒーレントアクセスを用いて管理されるメモリデバイスと、
前記メモリデバイスへのアクセスを管理するメモリ制御を実行するためのホストハードウェアと
を備えるメモリ電源管理用のシステムであって、前記メモリ制御が、前記メモリデバイスへの次のアクセスに対してページフォールトを生じさせるために、前記メモリデバイスのページテーブルエントリを変更し、前記ページテーブルエントリの前記変更の後に低電力状態に入るように前記メモリデバイスをトリガする、システム。

【請求項2】

前記メモリデバイスがバイトアドレス指定可能なメモリデバイスを有する、請求項１に記載のシステム。

【請求項3】

前記メモリデバイスが不揮発性メモリデバイスを有する、請求項２に記載のシステム。

【請求項4】

前記メモリデバイスがＣＸＬ（ｃｏｍｐｕｔｅ ｅｘｐｒｅｓｓ ｌｉｎｋ：コンピュートエクスプレスリンク）キャッシュ／メモリプロトコルインタフェース（ＣＰＩ）規格と互換性のあるメモリデバイスを有する、請求項２に記載のシステム。

【請求項5】

前記メモリデバイスが３次元クロスポイント（３ＤＸＰ）メモリデバイスを有する、請求項２に記載のシステム。

【請求項6】

前記ページテーブルエントリを変更するメモリドライバが、ページテーブルから前記ページテーブルエントリを削除することなく、前記ページテーブルエントリを無効にする前記メモリドライバを含む、請求項１から５のいずれか一項に記載のシステム。

【請求項7】

前記ページテーブルエントリを無効にする前記メモリドライバが、前記ページテーブル内のメモリアドレス範囲用の現ビットインジケータを消去する前記メモリドライバを含む、請求項６に記載のシステム。

【請求項8】

前記メモリデバイスがスレッショルド期間の間アイドルになっているとの判定に応答して、メモリドライバが前記ページテーブルエントリを変更する、請求項１から７のいずれか一項に記載のシステム。

【請求項9】

前記ページテーブルエントリを変更する前に、メモリドライバが、前記メモリデバイスの前記低電力状態がホストプロセッサをストールさせることになるウェイク遅延を有するかどうかを判定し、前記低電力状態が前記ホストプロセッサをストールさせることになるウェイク遅延を有するとの判定に応答して、前記ページテーブルエントリを変更する、請求項１から８のいずれか一項に記載のシステム。

【請求項10】

前記ページテーブルエントリを変更する前に、メモリドライバが、ロックされたページと関連したデータを前記メモリデバイスが格納しているかどうかを判定し、ロックされたページと関連したデータを前記メモリデバイスが格納していないとの判定のみに応答して、前記ページテーブルエントリを変更する、請求項１から９のいずれか一項に記載のシステム。

【請求項11】

前記ホストハードウェアが、
ホストプロセッサ、
ホストプロセッサに通信可能に結合されたディスプレイ、
ホストプロセッサに通信可能に結合されたネットワークインタフェース、または
前記システムに電力を供給するバッテリへのインタフェース
のうちの１つまたは複数を含む、請求項１から１０のいずれか一項に記載のシステム。

【請求項12】

メモリデバイスを低電力状態にする方法であって、
コヒーレントアクセスを用いて管理されるメモリデバイスがスレッショルド期間の間アイドルになっていると判定する段階と、
前記メモリデバイスへの次のアクセスに対してページフォールトを生じさせるために、前記メモリデバイスのページテーブルエントリを変更する段階と、
前記ページテーブルエントリを変更した後に低電力状態に入るように前記メモリデバイスをトリガする段階と
を備える方法。

【請求項13】

前記メモリデバイスがバイトアドレス指定可能なメモリデバイスを有する、請求項１２に記載の方法。

【請求項14】

前記メモリデバイスが不揮発性メモリデバイスを有する、請求項１３に記載の方法。

【請求項15】

前記メモリデバイスがＣＸＬ（コンピュートエクスプレスリンク）キャッシュ／メモリプロトコルインタフェース（ＣＰＩ）規格と互換性のあるメモリデバイスを有する、請求項１３に記載の方法。

【請求項16】

前記メモリデバイスが３次元クロスポイント（３ＤＸＰ）メモリデバイスを有する、請求項１３に記載の方法。

【請求項17】

前記ページテーブルエントリを変更する段階が、ページテーブルから前記ページテーブルエントリを削除することなく前記ページテーブルエントリを無効にする段階を有する、請求項１２から１６のいずれか一項に記載の方法。

【請求項18】

前記ページテーブルエントリを無効にする段階が、前記ページテーブル内のメモリアドレス範囲用の現ビットインジケータを消去する段階を有する、請求項１７に記載の方法。

【請求項19】

前記ページテーブルエントリを変更する段階の前に、前記メモリデバイスの前記低電力状態がホストプロセッサをストールさせることになるウェイク遅延を有するかどうかを判定し、前記低電力状態が前記ホストプロセッサをストールさせることになるウェイク遅延を有するとの判定に応答して、前記ページテーブルエントリを変更する、請求項１２から１８のいずれか一項に記載の方法。

【請求項20】

前記ページテーブルエントリを変更する段階の前に、ロックされたページと関連したデータを前記メモリデバイスが格納しているかどうかを判定し、ロックされたページと関連したデータを前記メモリデバイスが格納していないとの判定のみに応答して、前記ページテーブルエントリを変更する、請求項１２から１９のいずれか一項に記載の方法。

【請求項21】

コンピューティングデバイスに、請求項１２から２０のいずれか一項に記載の方法を実行させるためのコンピュータプログラム。

【請求項22】

請求項２１に記載のコンピュータプログラムを格納するコンピュータ可読記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

説明事項は概してコンピュータシステムに関連しており、より具体的な説明事項は、コヒーレントメモリデバイスにアクセスする場合のプロセッサのストール回避に関連している。

【背景技術】

【0002】

ＰＣＩｅ（ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔ ｅｘｐｒｅｓｓ：ペリフェラルコンポーネントインターコネクトエクスプレス）またはＮＶＭｅ（ｎｏｎｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｅｘｐｒｅｓｓ：不揮発性メモリエクスプレス）を介して接続されたデバイスには低電力リンク状態があり、システムがアクティブである間は低電力状態に入ることができる。ＰＣＩｅはもともと非コヒーレントであり、ホストドライバにより管理されている。デバイスドライバは、電源を切られたときに送出されてくるＩ／Ｏ（入力／出力）動作を処理することができる。あるいは、バスが自動的にハードウェアに戻ることにより、Ｉ／Ｏ動作を処理することもできる。低電力状態（リンク状態であるか、またはデバイス状態であるかを問わず）から抜けると、通常は遅延が生じるが、遅延はもともと、メモリが非コヒーレントである場合、ホストプロセッサが他のアクティビティを処理することまたは割り込みを処理することに影響を与えるものではない。こうしたリンクの非コヒーレントな性質により、この動作を非同期的にまたはノンブロッキング方式で処理することが可能になる。

【0003】

コヒーレントメモリがＩ／Ｏ動作を処理するために低電力状態からウェイクすると、ホストプロセッサでストールを引き起こすことがある。ＣＸＬ（ｃｏｍｐｕｔｅ ｅｘｐｒｅｓｓ ｌｉｎｋ：コンピュートエクスプレスリンク）は、ＰＣＩｅに基づくプロトコルであり、コヒーレントメモリ接続向けのＣＸＬ．ｍｅｍインタフェースを規定する。ＣＸＬ．ｍｅｍまたは別のコヒーレントメモリの相互接続を用いると、メモリインタフェースがコヒーレントになる。ホストプロセッサは、コヒーレントメモリへのＩ／Ｏ動作の完了を待つ。

【0004】

コヒーレントメモリが低電力状態に入ることを許可された場合、ホストプロセッサをストールさせる可能性があり、これによりシステム性能が低下することがある。遅延を減らす１つの仕組みは、ホストプロセッサをストールさせる可能性がある低電力状態にメモリが入るのを許可しないことである。しかしながら、コヒーレントメモリが低電力状態に入るのを防ぐことで遅延の影響を低減できるが、エネルギー使用量の増加を犠牲にしている。コヒーレントメモリの「常時オン」の性質により、かなりのエネルギーが浪費され、システムのバッテリ寿命が低下することになる。エネルギーの浪費によって、エネルギー順守規則を守れないことになる可能性もある。

【図面の簡単な説明】

【0005】

以下の説明には、一実装例の例として与えられる実例を有する図の考察が含まれる。これらの図面は、例として理解されるべきであり、限定として理解されるものではない。本明細書では、１つまたは複数の例への言及は、本発明の少なくとも１つの実装例に含まれる特定の機能、構造、または特徴を説明しているものと理解されたい。本明細書に現れる「１つの例において」または「代替例において」などの表現は、本発明に関する実装例の提供であり、必ずしも全てが同じ実装例に言及しているわけではない。しかしながら、こうした表現は必ずしも相互に排他的であるわけでもない。

【0006】

【図1】ホストプロセッサをストールさせることなく、低電力状態に入ることができるコヒーレントメモリを備えたマルチレベルメモリシステムの一例に関するブロック図である。

【0007】

【図2】コヒーレントメモリを低電力状態に置く前にページテーブルエントリを変更できるシステムの一例に関するブロック図である。

【0008】

【図3】コヒーレントメモリを低電力にするプロセスの一例に関するフロー図である。

【0009】

【図4】コヒーレントメモリを低電力からウェイクさせるプロセスの一例に関するフロー図である。

【0010】

【図5】コヒーレントな低電力状態の管理が実施され得るメモリサブシステムの一例に関するブロック図である。

【0011】

【図6】コヒーレントな低電力状態の管理が実施され得るコンピューティングシステムの一例に関するブロック図である。

【0012】

【図7】コヒーレントな低電力状態の管理が実施され得るモバイルデバイスの一例に関するブロック図である。

【0013】

いくつかの詳細および実装例に関する説明が後に続き、この説明には、一部または全部の実施例を示し得る図および他の可能性のある実装例に関する非限定的な説明が含まれる。

【発明を実施するための形態】

【0014】

本明細書に説明されるように、コヒーレントアクセスを用いて管理されるメモリを備えたメモリサブシステムが、メモリを低電力状態にすることを可能にするようにページテーブルエントリを管理できる。メモリ制御では、メモリを低電力状態に入るようにトリガする前に、メモリのページテーブルエントリを変更することができる。メモリ制御は、ホストオペレーティングシステム（ＯＳ）のメモリマネージャとメモリドライバとを含むことができる。ページテーブルエントリに対する変更は、メモリへの次のアクセスに対してページフォールトを生じさせることになる。ページフォールトは、メモリへのアクセスのフォールトルーチンを用いた処理をトリガし、通常のアクセスであれば生じるメモリへの同期遅延を回避することになる。

【0015】

コヒーレントメモリを含むシステムは、メインシステムメモリであるというよりは、セカンダリメモリまたは補助メモリであることが多い。したがって、コヒーレントメモリが、マルチレベルメモリ（ＭＬＭ）システムにおける第２階層のメモリ、またはＮＵＭＡ（ｎｏｎ－ｕｎｉｆｏｒｍ ｍｅｍｏｒｙ ａｃｃｅｓｓ：非対称メモリアクセス）アーキテクチャノード用の遠隔メモリである場合、システムはメインメモリにアクセスしているときである可能性が高く、コヒーレントメモリデバイスは利用されない。したがって、低電力状態に入るようデバイスをトリガする方が合理的である期間もあり得る。ＭＬＭシステムとは、プライマリメモリをニアメモリとして、またセカンダリメモリをファーメモリとして有するシステムを指し、ニアメモリアクセスはファーメモリアクセスより高速である（遅延が少ない）。ＮＵＭＡアーキテクチャとは、１本より多くのメモリバスを有するシステムを指し、遠隔メモリへのホップには、メモリバス境界を越えることが必要になる。したがって、遠隔メモリはローカルメモリより高い遅延を有する（アクセスが遅い）。

【0016】

いずれにしても、コヒーレントメモリは必ずしも利用されるとは限らないが、ワークロード要求を考慮すると、低電力モードに入る機会がコヒーレントメモリに与えられることがある。コヒーレントメモリのページテーブルエントリを管理することで、コヒーレントメモリがシステム性能に影響を与えることなく低電力状態に入ることが可能になり得る。本明細書で説明するように、ホストがコヒーレントメモリのアドレス範囲を使用していない場合、システムがアクティブである間、システムはデバイス電力を低下させることができる。１つの例では、ＯＳは、メモリマネージャまたはオペレーティングシステムのドライバなどによって、ページテーブルエントリの無効化後にコヒーレントメモリを低電力状態に入らせることができる。無効なページテーブルエントリがあると、システムは、プロセッサをストールさせてデバイスが低電力状態からウェイクするのを待つ代わりに、ページフォールトルーチンをトリガすることになる。プロセッサがストールすると、他にも、ＣＰＵ（中央演算処理装置）タイムアウト、ハードウェアエラー、ＯＳクラッシュなどのシステムエラー状態を引き起こすことがある。

【0017】

デバイスがウェイクするのを待つ代わりに、ホストプロセッサは、他のスレッドなどのプロセスまたは割り込みを処理し続けることができる。こうしたことは、コヒーレントメモリアクセスの完了を待っている場合にはできない。ホストプロセッサが他のタスクを行っている間に、コヒーレントメモリは低電力状態からウェイクして、ホストプロセッサからのメモリＩ／Ｏ動作を処理することができる。

【0018】

したがって、コヒーレントメモリは、ホストプロセッサに直接的影響を与えることなく、低電力状態を利用することができる。低電力状態を可能にする能力は、エネルギー消費の大幅な低減をもたらすことができ、こうしてデバイスのバッテリ寿命を延ばすことができる。低電力状態を用いる能力は、この能力がなければＣＸＬをサポートできないかもしれない厳しい規制要件を有するプラットフォーム上で、ＣＸＬ（コンピュートエクスプレスリンク：ＣＸＬコンソーシアムにより商標登録済み）のサポートを可能にし得る。ＣＸＬとは、ＣＸＬコンソーシアムが２０２０年１１月に最初にリリースしたＣＸＬ２．０仕様、または現在検討中のＣＸＬ３．０仕様のことを指してよい。

【0019】

メモリデバイスを低電力状態にする前にページテーブルを変更する能力があると、システムは、例えばＯＳを介して、ＣＸＬ．ｍｅｍインタフェースを有するメモリなどのコヒーレントデバイスを電源管理することができる。１つの例では、ページテーブルの変更は、ページテーブル内の参照の無効化であり、ページテーブルから参照を削除することはない。スリープ状態のコヒーレントデバイスに対する要求はフォールトになる。これにより、無効な参照を取得するためにフォールトルーチンがトリガされることになる。

【0020】

図１は、ホストプロセッサをストールさせることなく、低電力状態に入ることができるコヒーレントメモリを備えたマルチレベルメモリシステムの一例に関するブロック図である。システム１００は具体的には、コヒーレントデバイスの電源管理を行うことができるマルチレベルメモリシステムを示している。

【0021】

ＳＯＣ１１０は、プロセッサダイまたはプロセッサＳＯＣパッケージの一例を表している。ＳＯＣ１１０は、命令を実行する１つまたは複数のコア１２０を含むことが可能なプロセッサ１１２（すなわち、シングルコアプロセッサまたはマルチコアプロセッサ）を含む。１つの例では、コア１２０がプロセッサ側キャッシュ１２２を含み、このキャッシュにはキャッシュ制御回路およびキャッシュデータストレージが含まれる。キャッシュ１２２は、プロセッサ側のあらゆるタイプのキャッシュを表すことができる。１つの例では、個々のコア１２０は他のコアと共有されないローカルキャッシュリソース１２２を含む。１つの例では、複数のコア１２０がキャッシュリソース１２２を共有する。

【0022】

１つの例では、ＳＯＣ１１０は、プロセッサシステムの各コンポーネントを相互接続するシステムファブリック１３０を含む。システムファブリック１３０は、プロセッサ１１２、周辺制御１３２、メインメモリ１９０へのアクセスを管理する統合メモリコントローラ（ｉＭＣ）１５０およびセカンダリメモリ１７０へのアクセスを管理するｉＭＣ１４０といった１つまたは複数のメモリコントローラ、Ｉ／Ｏ制御（具体的に示されていない）、グラフィックスサブシステム（具体的に示されていない）、などのコンポーネント同士の相互接続であっても、またはこうした相互接続を含んでもよい。システムファブリック１３０により、これらのコンポーネントの間でデータ信号の交換が可能になる。システムファブリック１３０は一般的に、各コンポーネントを接続するように示されているが、システム１００は必ずしも全てのコンポーネントの相互接続を示しているわけではないことが理解されるであろう。システムファブリック１３０は、１つまたは複数のメッシュ型接続、中央交換機構、リング型接続、またはファブリックの階層構造などの相互接続トポロジを表すことができる。

【0023】

１つの例では、ＳＯＣ１１０は、ＳＯＣ１１０の外側にある周辺コンポーネントまたは周辺デバイスに接続する１つまたは複数の周辺コントローラ１３２を含む。１つの例では、周辺制御１３２はプラットフォームコントローラ１６０に対するハードウェアインタフェースを表しており、システム１００のハードウェアプラットフォームまたはシステムボードもしくはマザーボードにおける相互接続を制御して周辺機器をプロセッサ１１２に相互接続するための１つまたは複数のコンポーネントまたは回路を含む。周辺機器は、コンポーネント１６２で表されている。コンポーネント１６２は、プラットフォームコントローラ１６０を介してプロセッサ１１２に結合するあらゆるタイプのチップまたはインタフェースまたはハードウェア要素を表している。

【0024】

１つの例では、ＳＯＣ１１０はＳＯＣの各コンポーネントが配置されている共通の基板またはボードを有する。例えば、ＳＯＣ１１０の各コンポーネントは、共通のボードまたは基板に搭載された個別部品であっても、またはこれを含んでもよい。１つの例では、ＳＯＣ１１０の各コンポーネントは、同じ半導体基板に組み込まれた回路であっても、またはこれを含んでもよい。１つの例では、ＳＯＣ１１０の各コンポーネントは、共通の半導体基板上にある複数のコンポーネントと、半導体基板に搭載された、もしくは共通のボード上に共通の半導体基板と共に搭載された１つまたは複数の追加のコンポーネントとを含み得る。

【0025】

１つの例では、ＳＯＣ１１０はｉＭＣ１５０を含む。これは、メインメモリ１９０に接続してメインメモリ１９０へのアクセスを管理する制御ロジックを表している。ｉＭＣ１５０は、ハードウェア回路およびソフトウェアまたはファームウェア制御ロジックを含んでよい。１つの例では、ＳＯＣ１１０はｉＭＣ１４０を含む。これは、セカンダリメモリ１７０に接続してセカンダリメモリ１７０へのアクセスを制御する制御ロジックを表している。セカンダリメモリ１７０は、メインメモリ１９０と比較するとアクセス遅延が長い１つまたは複数のメモリデバイスを表している。セカンダリメモリ１７０は代替的に、補助メモリと呼ばれてもよい。ｉＭＣ１４０は、ハードウェア回路およびソフトウェアまたはファームウェア制御ロジックを含んでよい。１つの例では、ｉＭＣ１４０はプロセッサ１１２に統合されてよい。１つの例では、ｉＭＣ１５０はプロセッサ１１２に統合されてよい。１つの例では、ｉＭＣ１４０は、ｉＭＣ１５０で表されるメモリコントローラの制御ロジックの一部またはサブセットである。

【0026】

１つの例では、システム１００は、プラットフォームコントローラ１６０を介してＳＯＣ１１０に結合されたＮＶＭ（不揮発性媒体）１８０を含む。ＮＶＭ１８０は、媒体１８２（これはＮＶＭ媒体である）と、媒体１８２へのアクセスを制御するコントローラ１８４とを含む不揮発性メモリを表している。１つの例では、ＮＶＭ１８０は、ＰＣＩｅ（ペリフェラルコンポーネントインターコネクトエクスプレス）またはＮＶＭｅ（不揮発性メモリエクスプレス）などの周辺接続によってＳＯＣ１１０に結合されたメモリデバイスである。ＰＣＩｅは、ＰＣＩ－ＳＩＧにより２０１７年１０月に最初にリリースされたＰＣＩエクスプレス基本仕様改訂４．０版、ＰＣＩ－ＳＩＧにより２０１９年５月に最初にリリースされたＰＣＩエクスプレス基本仕様改訂５．０版、またはその変形版に従ってよい。ＮＶＭｅは、ＮＶＭ Ｅｘｐｒｅｓｓ Ｉｎｃ．により２０１９年６月に最初にリリースされたＮＶＭｅエクスプレス基本仕様またはその変形版に従ってよい。

【0027】

１つの例では、システム１００はメインメモリ１９０を含み、これはプライマリシステムメモリを提供する。メインメモリ１９０は通常、不揮発性方式でデータを格納する揮発性媒体１９６を含む。１つの例では、メインメモリ１９０は、ＮＶＭ媒体１９２と、ＮＶＭ媒体１９２もしくは揮発性媒体１９６へのアクセス、またはＮＶＭ媒体１９２および揮発性媒体１９６の両方へのアクセスを制御するコントローラ１９４とを含む。コントローラ１９４は、コマンドの受領またはＩ／Ｏ（入力／出力）操作に応答してメモリ上の操作を管理するメモリ側のコントローラを表している。

【0028】

１つの例では、セカンダリメモリ１７０が、コヒーレントインタフェースにより管理されるバイトアドレス指定可能な不揮発性メモリを含む。１つの例では、ｉＭＣ１４０は、ＣＸＬ２．０またはＣＸＬ３．０といったＣＸＬキャッシュ／メモリプロトコルインタフェース（ＣＰＩ）規格などのＣＸＬ．ｍｅｍインタフェースを介してセカンダリメモリ１７０に接続する。媒体１７２は、セカンダリメモリ１７０の記憶媒体を表している。コントローラ１７４は、コマンドの受領またはＩ／Ｏ操作に応答してメモリ上の操作を管理するメモリ側のコントローラを表している。

【0029】

システム１００のマルチレベルメモリシステムは、どのメモリリソースが含まれているか、またメモリリソースをどう用いるかに応じて、いくつかの方法のうちのいずれかで構成されてよい。システム１００の全ての実装例が、示された全てのメモリタイプを含むわけではない。システム１００には、マルチレベルシステムに用いることができるメモリの様々な考え得る変形版が示されている。

【0030】

１つの例では、ＮＶＭ媒体への言及は、３次元クロスポイントメモリデバイス、他の不揮発性メモリデバイスなどの、ブロックアドレス指定可能なメモリデバイスまたはバイトアドレス指定可能なメモリデバイスを指してよい。１つの例では、ＮＶＭ媒体は、メモリセルの抵抗状態またはメモリセルの相に基づいてデータを格納する不揮発性のブロックアドレス指定可能またはバイトアドレス指定可能な媒体を含んでよい。１つの例では、メモリデバイスは、カルコゲナイド系相変化材料（例えば、カルコゲナイドガラス）を用いてよい。１つの例では、メモリデバイスは、シングルレベルもしくはマルチレベルの相変化メモリ（ＰＣＭ）もしくはスイッチ付き相変化メモリ（ＰＣＭＳ）、抵抗変化メモリ、ナノワイヤメモリ、強誘電体トランジスタ型ランダムアクセスメモリ（ＦｅＴＲＡＭ）、メモリスタ技術を組み込んでいる磁気抵抗型ランダムアクセスメモリ（ＭＲＡＭ）、またはスピン注入磁化反転（ＳＴＴ）型ＭＲＡＭ、あるいは上記のうちのいずれかの組み合わせなどのメモリであっても、またはこれを含んでもよい。

【0031】

一般に、システム１００のセカンダリメモリ１７０が上位レベルのメモリまたは第２レベルのメモリ（例えば、２ＬＭ実装）として用いられる場合、システム１００は主にデータをメインメモリ１９０に格納し、セカンダリメモリ１７０は、システムメモリの記憶容量を拡張するのに役立ち得るが、メインメモリ１９０と比較すると、潜在的にアクセス時間が遅いまたは遅延が長い。

【0032】

１つの例では、セカンダリメモリ１７０は、システムメモリバスとインタフェース接続する不揮発性媒体を含むＮＶＤＩＭＭ（不揮発性デュアルインラインメモリモジュール）を表している。ＮＶＤＩＭＭは、あらゆるタイプのバイトアドレス指定可能またはブロックアドレス指定可能な媒体を含んでよい。１つの例では、セカンダリメモリ１７０は、３次元クロスポイント（３ＤＸＰ）メモリデバイスを表している。１つの例では、セカンダリメモリ１７０は、Ｏｐｔａｎｅ ＤＩＭＭを表している。Ｏｐｔａｎｅは、Ｉｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎの登録商標である。Ｏｐｔａｎｅには、バイトアドレス指定可能なメモリとしてシステムバスでアクセスされ得るメモリが含まれる。

【0033】

上述したように、１つの例では、セカンダリメモリ１７０はコヒーレントＣＸＬ．ｍｅｍインタフェースなどのコヒーレントインタフェースを介してＳＯＣ１１０とインタフェース接続することができる。プロセッサ１１２は、コンピューティングデバイスのＣＰＵ（中央演算処理装置）を表してよい。ＣＰＵのＭＯＶ命令またはＳＦＥＮＣＥにより、プロセッサはコヒーレントＣＸＬ．ｍｅｍデバイスからのデータまたはデータコミットメントを待つことになる。ＣＰＵコア１２０は、それらの命令の完了を待っている間に、割り込みを処理できない。したがって、プロセッサ１１２が低いリンク状態（例えば、高い終了遅延を有するリンク状態）、低いデバイス電力状態（Ｄ３状態などの低電力状態を含む）にあるコヒーレントデバイスとしてロードまたはＳＦＥＮＣＥをセカンダリメモリ１７０に発行するならば、これまではプロセッサ１１２がストールするか、またはランタイムエラーにあうであろう。デバイス状態が浅いと（例えば、低遅延終了の状態）、プロセッサ１１２による同期アクセスのためにストールが生じることはなく、プロセッサ１１２からの要求を処理するために再訓練またはウェイクすることになる。

【0034】

１つの例では、プロセッサ１１２は、ホストＯＳの一部としてメモリマネージャ（ＭＥＭ ＭＧＲ）１２８を実行する。１つの例では、プロセッサ１１２はメモリドライバ（ＭＥＭ ＤＲＶＲ）１２４を実行する。全体として、メモリマネージャ１２８およびメモリドライバ１２４は、コヒーレントメモリデバイスに対してメモリ制御を提供する。メモリドライバ１２４は、プロセッサ１１２がメモリのハードウェアインタフェースを管理するために実行されるドライバまたはソフトウェアを表している。１つの例では、メモリドライバ１２４は、コヒーレントメモリデバイスとしてセカンダリメモリ１７０とインタフェース接続する制御ロジックを含む。プロセッサ１１２は、ドライバ（ＤＲＶＲ）１２６を含む。これは、プロセッサ１１２により実行される１つまたは複数の他のデバイスドライバを表している。ドライバ１２６は、システム１００に含まれる別のコヒーレントデバイスに対するドライバを表してよい。

【0035】

１つの例では、メモリマネージャ１２８およびメモリドライバ１２４は、コヒーレントデバイスまたはコヒーレントデバイスリンクの低電力状態を管理する。より具体的には、メモリ制御はセカンダリメモリ１７０（またはシステム１００の他のコヒーレントメモリ）のアドレス空間用のページテーブルエントリを変更できる。ページテーブルエントリの変更が、プロセッサ１１２によるセカンダリメモリ１７０への次の要求に対するフォールト処理を伴うページフォールトをトリガし得る。セカンダリメモリ１７０がウェイクして要求を処理するのを同期的に待つ代わりに、プロセッサ１１２は、セカンダリメモリ１７０がフォールト処理に基づいてウェイクするのを非同期的に待つことができる。そのような操作により、プロセッサ１１２が解放されて、セカンダリメモリ１７０がウェイクしている間に他の操作を行うことができるので、プロセッサのストールが回避されることになる。

【0036】

１つの例では、メモリマネージャ１２８はコヒーレントなセカンダリメモリ１７０の低電力状態に対して予想される遅延を判定することができる。１つの例において、メモリマネージャ１２８は、ウェイク遅延が設定可能なスレッショルドを超えるかどうかを判定することができる。１つの例において、ウェイク遅延がスレッショルドより小さい状態では、メモリマネージャ１２８は、セカンダリメモリ１７０が低電力状態に入り、その状態から抜けることが正常にできるようにしてよい。ウェイク遅延がスレッショルドを超えている場合、メモリマネージャ１２８は、デバイスのウェイキング用のページフォールトをトリガすることにより低電力状態を電源管理することができる。

【0037】

図２は、コヒーレントメモリを低電力状態に置く前にページテーブルエントリを変更できるシステムの一例に関するブロック図である。システム２００は、システム１００の一例によるシステムを表している。システム２００は、複数のＣＰＵコアを示しており、これらにはＣＰＵ２１０というラベルが付いている。ＣＰＵまたはＣＰＵコアはメモリ２４０にアクセスする。このメモリは、アクセス用のコヒーレントインタフェースを備えたメモリを表している。

【0038】

１つのＣＰＵ２１０のみの詳細が示されている。他のＣＰＵにも、１つのＣＰＵの詳細図に示したものと同じまたは類似したコンポーネントがあってよい。１つの例では、ＣＰＵ２１０は１つまたは複数のアプリケーション（ＡＰＰ）インスタンス２１２を実行する。アプリケーションインスタンス２１２は、メモリ２４０に格納されたデータを求める要求を生成する任意のアプリケーションを含んでよい。アプリケーションインスタンス２１２は、メモリ２４０へのアクセスを求める要求などのリソース要求をＡＰＩ（アプリケーションプログラミングインタフェース）２１４を介して行うことができる。

【0039】

１つの例では、ＡＰＩ２１４を用いたアプリケーションインスタンス２１２による要求は、ドライバ２１６の１つまたは複数のインスタンスになる。ドライバ２１６は、ユーザデータ用のユーザモードドライバと、システム情報用のカーネルモードドライバとを含んでよい。ドライバ２１６は、低電力デバイス状態または低電力リンク状態からのアクセスを含んだメモリ２４０へのアクセスを管理できる。ＣＰＵ２１０は、バス２３０によってメモリ２４０に通信可能に結合され得る。バス２３０は、ＣＰＵ２１０とメモリ２４０との間の高速通信接続を表している。

【0040】

メモリ２４０は、アプリケーションインスタンス２１２、あるいはオペレーティングシステム（ＯＳ）２２０またはＯＳのコンポーネントもしくはエージェントのデータを格納できる。メモリ２４０は、ＣＰＵ２１０の内部で操作を実行するためのオペレーショナルコードおよびデータリソースを格納できる。オペレーショナルコードおよびデータリソースとは、ＣＰＵ２１０がアプリケーションまたはＯＳ２２０を実行するのにアクセスする必要があるデータおよびコードを指す。ＯＳ２２０は、システムハードウェアインタフェース管理およびドライバを含むソフトウェアプラットフォームを提供し、ＯＳがコンピューティング環境のハードウェアリソースにアクセスしている状態でアプリケーションが動作することを可能にする。ドライバ２１６は、ＯＳのもとで実行されるドライバを表している。１つの例では、ＯＳ２２０は、メモリ２４０の状態を管理するメモリマネージャ（ＭＧＲ）２２２を含む。メモリマネージャ２２２は、メモリ２４０へのアクセスがインタフェースの処理によっていつ低電力状態に入ることができるかを判定して、ＣＰＵ２１０のストールを防ぐことができる。

【0041】

１つの例では、メモリ２４０はメモリインタフェース２４２を含む。１つの例では、メモリインタフェース２４２はＣＸＬ．ｍｅｍインタフェースである。コヒーレントメモリデバイスとして、ＣＰＵ２１０は、他の操作を行う前に、Ｉ／Ｏ操作がメモリによって完了するのを待つことになる。メモリ２４０のコントローラ２４４は、メモリデバイスのコントローラを表しており、メモリデバイス固有の操作を管理する。アレイ２４６は、メモリ２４０のストレージアレイを表している。１つの例では、アレイ２４６は、バイトアドレス指定可能なメモリを提供する。１つの例では、アレイ２４６は揮発性メモリを表している。１つの例では、アレイ２４６は不揮発性メモリを表している。

【0042】

ＣＰＵ２１０のページテーブル２２４は、ファイルシステムまたはメモリマネージャ２２２などのＯＳ２２０により管理される情報を表しており、メモリに格納されたデータおよびコードの位置を示す。より具体的には、ページテーブル２２４はメモリ内のデータの状態を示す。ページテーブルは、参照がデータに利用できるかどうか、およびデータが利用できるかどうか、またはアクセス記述子をデータのためにリフレッシュする必要があるかどうかを示すことができる。

【0043】

ＴＬＢ（変換ルックアサイドバッファ）２２６は、ＣＰＵ２１０のＯＳおよびアプリケーションにアドレス変換を提供するロジックを表している。変換は、ＯＳにおけるデータ用のハンドルがメモリ２４０のアドレス空間にどうマッピングされるかを示すことができる。１つの例では、変換は、要求されたデータの物理アドレスに対するマッピング表を含んでよい。ＴＬＢ２２６は、仮想メモリインタフェース用の変換を行うことができる。

【0044】

１つの例では、ドライバ２１６は、コヒーレントメモリ２４０へのアクセスを管理するメモリドライバを含む。１つの例では、メモリ２４０が低電力状態に入るのをトリガする前に、メモリマネージャ２２２はページテーブル２２４を変更することができる。１つの例では、ドライバ２１６は、ページテーブルを変更する必要があるかどうかをメモリマネージャ２２２が最初に判定することなく、メモリ２４０を低電力状態にすることはない。

【0045】

以下の例では、ＣＸＬ．ｍｅｍがコヒーレントメモリインタフェースの一例として用いられることになる。これらの例は、説明を目的にしているだけであり、コヒーレントインタフェースはＣＸＬ．ｍｅｍに限定されるものではないことが理解されるであろう。１つの例では、ＯＳ２２０は、メモリマネージャ２２２およびドライバ２１６を通じて、ＣＸＬ．ｍｅｍによる低電力状態の管理が必要とされるかどうかを判定することができる。

【0046】

１つの例では、メモリマネージャ２２２は、低電力状態が所与の終了遅延基準を満たしているかどうかを判定する。低電力状態がこの遅延基準を満たしている場合、メモリマネージャ２２２は、メモリ２４０がこの状態に入ること、およびこの状態から抜けることを正常にできるようにしてよい。したがって、メモリ２４０はページテーブル２２４の変更を何もすることなく、ＰＣＩｅ／ＣＸＬアクセスによってウェイクアップすることになる。

【0047】

１つの例では、メモリマネージャ２２２は、低電力状態がシステム２００にとって許容できない終了遅延を有するかどうかを判定する。こうした終了遅延は、ＣＰＵ２１０のストールにつながることがあるからである。１つの例では、Ｄ３状態などの「オフ」状態の場合、メモリマネージャ２２２は終了遅延が許容できないと常に判定する。望ましくないＣＰＵ遅延を引き起こすようなデバイス状態では、メモリマネージャ２２２は、メモリ２４０を低電力状態にする前に、ページテーブル２２４のエントリを変更することができる。

【0048】

一般に、ページテーブル２２４の変更は、メモリ２４０への次のアクセスに応答してフォールトをトリガするまたは生成することになる変更を行うとみなされ得る。１つの例では、メモリマネージャ２２２はページテーブル２２４のエントリを無効にし、次いでメモリ２４０を低電力状態にする。エントリが無効になると、メモリ２４０のアドレス範囲に対する変換がなくなり、ページフォールトをトリガする。メモリマネージャ２２２は次に、ページフォールトハンドラを呼び出し、別の同期インタフェースの非同期操作を可能にしてよい。ページテーブル２２４のエントリを無効にするのは、そのエントリをページテーブル２２４から削除せずに行うことができる。

【0049】

１つの例では、メモリマネージャ２２２は、メモリ２４０が少なくともスレッショルド期間の間アイドルになっていると判定し、メモリ２４０を低電力状態に入るようにさせると決定する。スレッショルド期間は、ＯＳポリシーにより設定される期間であってよい。１つの例では、この期間は設定可能である。この期間は、デバイスおよびシステム構成によって異なることがある。通常、メモリトラフィックは、ソフトウェアまたはドライバから見えない。１つの例では、ドライバ２１６は管理インタフェースを介してメモリ２４０に対して周期的にポーリングまたは照会を行い（例えば、デバイスが最後のメモリアクセスからの経過時間を報告する）、どの程度の期間、メモリがアイドルになっているかを判定する。

【0050】

１つの例では、メモリマネージャ２２２は、ＣＸＬ．ｍｅｍのＨＰＡ（ホスト物理アドレス）範囲にあるいずれかのページがロックされているかどうかを確認する。これらのページは、例えば、ＤＭＡ（ダイレクトメモリアクセス）などの目的で、ロックされていることがある。１つの例では、いずれかのページがロックされている場合、メモリマネージャ２２２は低電力エントリを中止し、デバイスを高電力状態にしておく。そのような場合には、浅い低電力状態が認められてよいが、深い低電力状態は許可されていない。

【0051】

１つの例では、メモリマネージャ２２２は、ページテーブル２２４にあるＣＸＬ．ｍｅｍのＨＰＡページテーブルを無効にする。１つの例では、メモリマネージャ２２２は、これらのテーブルを削除することなく単にエントリを無効にする。１つの例では、メモリマネージャ２２２は、無効アドレスに対応するＴＬＢ２２６に含まれるアドレスに関してＴＬＢシュートダウンを行う。１つの例において、システム２００は、システムメモリの第１階層または第１レベルのページテーブルエントリを維持する。１つの例では、ＯＳはメモリマネージャ２２２を通じてテーブル内の現ビットを消去する。「現」ビットを消去することにより、システムは、メモリアドレス空間が参照されている場合、強制的にフォールトにする。ＣＰＵ２１０によるメモリ２４０のアドレス空間への次のアクセス要求に伴って参照が生じる。

【0052】

１つの例では、メモリマネージャ２２２は１つまたは複数のページテーブルエントリ（ＰＴＥ）を編集する。１つの例では、ページテーブル２２４は、最終的な物理アドレスを与えてメモリアクセス用のアドレスにフラグを付けるページテーブル階層の最終段階を表している。フラグは、例えば、有効ビット用のフラグを含んでよい。ＰＴＥを無効にすることで、アドレスがページテーブル２２４に残ることが可能になるので、ページの物理アドレスマッピング表を維持できる。ページを無効にしても、マッピング表が削除されてマッピング表の生成が必要になるわけではなく、単にマッピング表が無効になるだけであり、デバイスが低電力からアウェイクした後にアクセスが可能になるように、再度有効にすることができる。

【0053】

ＯＳメモリマネージャは（例えば、システムスタートから）明確なポリシーを有し、マルチレベルメモリの第１階層メモリにあるＣＸＬ．ｍｅｍ用の全ページテーブルの第１レベルを管理することができる。したがって、例えば、システムは、システム１００のシステムメモリ１９０などのシステムメモリ内にページテーブル２２４を維持してよい。ホストメモリの第１レベルは、テーブルを確認するためのメモリ２４０にアクセスしないと、ＣＸＬ．ｍｅｍのＨＰＡにアクセスすることになるのを確実にすることができる。ページテーブル２２４を変更した後に、メモリマネージャ２２２はメモリ２４０に低電力（例えば、リンク状態、デバイス状態、Ｄ３）に入るよう指示することができる。１つの例では、ＯＳ２２０は、ＣＸＬ．ｍｅｍオブジェクトの状態を低電力にあるとして今後の参照のために保存する。

【0054】

１つの例では、メモリアドレス範囲への次のアクセスまたはその次のアクセスでメモリ２４０を低電力状態からウェイクさせるために、ドライバ２１６は、低電力状態にあるメモリ２４０のＨＰＡにマッピングするＣＸＬ．ｍｅｍ仮想アドレスを参照できる。ＨＰＡ用の有効な変換がないと、参照はフォールトになる。１つの例では、第１レベルのページテーブルエントリ用の現ビットを消去することにより、アドレス範囲への参照がフォールトにつながることになる。１つの例では、変換がないことと消去またはリセットされた現ビットとの組み合わせが、フォールトをトリガすることになる。このフォールトは、命令がＣＰＵ２１０で実行される前に生じるので、ＣＰＵ２１０のストールを防ぐことになる。フォールトを生じさせたアドレスは、フォールトが処理されるまで実行されることはない。したがって、ＣＰＵ２１０は他の作業を続けるか、または割り込みを処理することができる。１つの例では、ＣＰＵ２１０は、フォールト処理と共に他の操作をタイムスライスする。

【0055】

１つの例では、フォールトハンドラが低電力状態フラグを確認する。フラグを保存してシステムメモリの第１階層にあるデータを管理するＯＳメモリマネージャによって、状態フラグが保存され得る。１つの例では、デバイスが低電力ではない場合、メモリマネージャはページテーブル２２４のページテーブル更新に対応できる。そのようなプロセスを、通常のページテーブルサービス操作に従って実行することができる。

【0056】

１つの例では、デバイスが低電力状態にある場合、メモリマネージャ２２２のフォールトハンドラがドライバ２１６にメモリ２４０をウェイクさせるよう要求する。１つの例では、メモリ２４０がＤ３状態などの電源を切られた状態にある場合、ドライバ２１６、すなわちＣＸＬ．ｍｅｍドライバまたはバスドライバ（バス２３０用のドライバ）のいずれかが、ＡＣＰＩ（アドバンスド・コンフィグレーション・アンド・パワー・インターフェイス）メソッドを呼び出して、プラットフォームにメモリ２４０への電源を回復させる。メモリ２４０への電源が回復した後に、メモリマネージャ２２２はＰＭＣＳＲ（電源管理制御およびステータスレジスタ）をアクティブ状態に設定する。１つの例では、メモリ２４０をアクティブ状態に設定するのと組み合わせて、メモリマネージャ２２２は、電源を切られた状態のデバイスをアクティブ状態に再列挙（例えば、Ｄ３からＤ０に移行）することができる。完全に電源が投入されると、デコーダおよびインタフェースハードウェアが再初期化され、システムはＣＰＵ２１０にフォールトを通知して、このＣＰＵがフォールト例外処理を行うのを可能にすることができる。

【0057】

メモリ２４０が超低電力リンク状態または超低電力デバイス状態にあるが、電源を切られていない場合、１つの例では、ドライバ２１６が明確な管理ウェイクコマンドを発行することができる。例えば、ドライバ２１６は、割り込み処理完了になる何もしないコマンドまたは任意の管理コマンドを発行することができる。フォールト処理などの管理は、非同期管理インタフェースと理解される。

【0058】

非同期管理インタフェースをトリガすることで、コヒーレントインタフェースの期待される同期動作から、この動作が取り除かれる。非同期管理インタフェースの一例が、ＭＳＩ－Ｘ（拡張メッセージ信号割り込み）が有効になったＣＸＬ管理処理であってよい。非同期管理コマンドインタフェースを用いて、フォールトハンドラ（例えば、ＣＸＬドライバによるもの）は、割り込みによって操作の完了が通知されるまで、管理コマンドを要求し、制御を放棄することができる。割り込みは、ＣＰＵをトリガして再度メモリ２４０にアクセスさせることができる。

【0059】

割り込みに応答して、メモリ２４０は、アクティブなリンク、アクティブなデバイス電力、アクティブなインタフェースなどと共に、完全にアウェイク状態であるとみなされることになる。次にメモリ２４０は、要求に対応できる状態になる。１つの例では、フォールト処理イベントが設定され、メモリマネージャによるフォールト処理の残りが発生する。１つの例では、ドライバ２１６はフォールト例外が処理されたことをＣＰＵ２１０に示し、ＣＰＵはメモリアクセスを処理し始めることができる。

【0060】

ページがＤＭＡのためにロックされることに関しては、上述されている。非同期操作をトリガするフォールト処理が機能するのは、ＣＰＵ２１０がアクセスを生成するときであることが理解されるであろう。しかしながら、ＤＭＡは一般に、フォールトを生成しない。したがって、あるページがＣＸＬデバイスへのＤＭＡにマッピングされている場合、１つの例では、システム２００はＣＸＬデバイスが低電力状態に入るのを許可しない。システム２００は、ＣＸＬデバイスへのＤＭＡアクセスを却下することもできる、またはＣＸＬデバイスへのＤＭＡを許可することもできるが、ＣＸＬデバイスを低電力状態にすることは許可しない。

【0061】

ＤＭＡエンジンは通常、デバイスを自然にウェイクさせ、ＤＭＡエンジンにはタイムアウトがある。終了遅延が長すぎるデバイスが、ウェイクするのに時間がかかりすぎる場合、ＤＭＡ故障を引き起こすことがある。ＤＭＡ動作はＣＰＵブロッキングイベントではないので、ＤＭＡ動作は、ＤＭＡエンジンのタイムアウトウインドウ内の終了遅延に対してＣＰＵをストールさせることなく遅延を追加することになる。通常のＣＸＬ操作では、ＯＳはＣＸＬ．ｍｅｍのＨＰＡ範囲へのアクセスを完全に制御し、ＯＳは、システム全体の役に立つ独自の用途のためにＣＸＬ．ｍｅｍを隠す。したがって、アドレス範囲との間でやり取りするコンテンツはＯＳおよびメモリマネージャの自由裁量に委ねられてよい。

【0062】

図３は、コヒーレントメモリを低電力にするプロセスの一例に関するフロー図である。プロセス３００は、メモリなどのコヒーレントデバイスを低電力状態に置くプロセスを表している。プロセス３００は、システム２００によるシステムにより実行され得るプロセスを表している。

【0063】

これらの操作は、ホストオペレーティングシステムのメモリマネージャなどのコンポーネント、ドライバ、およびメモリデバイスにより行われるものとして示されている。１つの例では、メモリマネージャを様々なコンポーネントに分離することができ、メモリマネージャ内の様々なコンポーネントによって様々な操作を行うことができる。１つの例では、メモリマネージャについて示されている１つまたは複数のコンポーネントが、ドライバなどのシステムコンポーネントにより実行されてよい。

【0064】

１つの例では、メモリマネージャは３０２において、メモリがアイドルスレッショルドに到達しているかどうかを判定する。１つの例では、アイドルスレッショルドに到達していない場合、３０４においてＮＯ分岐に進み、この操作３０６において開始に戻ることができるので、処理操作の終了に進む。スレッショルドに到達している場合、３０４ではＹＥＳ分岐に進み、１つの例では、３０８においてメモリマネージャは、メモリ用のいずれかのページがロックされているかどうかを判定する。

【0065】

ロックされているページがある場合、３１０ではＹＥＳ分岐に進み、１つの例では、３１２においてメモリマネージャは開始に戻ることができるので、処理操作の終了に進む。ロックされているページがない場合、３１０ではＮＯ分岐に進み、１つの例では、３１４においてメモリマネージャはページテーブルエントリを変更し、そのエントリを無効にする。ドライバは次に３１６において、低電力状態に入るメモリデバイスにコマンドを送出することができる。

【0066】

ホスト（メモリマネージャおよびドライバ）は、メモリを低電力状態に置く操作を完了することになる。メモリは３１８において、ドライバからパワーダウンコマンドまたは低電力コマンドを受領する。次にメモリは３２０において、コマンドに従って低電力状態に入ることができる。

【0067】

図４は、コヒーレントメモリを低電力からウェイクさせるプロセスの一例に関するフロー図である。プロセス４００は、メモリなどのコヒーレントデバイスを低電力状態からウェイクさせるプロセスを表している。プロセス４００は、システム２００によるシステムにより実行され得るプロセスを表している。

【0068】

これらの操作は、ホストオペレーティングシステムのメモリマネージャなどのコンポーネント、ドライバ、およびメモリデバイスにより行われるものとして示されている。１つの例では、メモリマネージャを様々なコンポーネントに分離することができ、メモリマネージャ内の様々なコンポーネントによって様々な操作を行うことができる。１つの例では、メモリマネージャについて示されている１つまたは複数のコンポーネントが、ドライバなどのシステムコンポーネントにより実行されてよい。

【0069】

１つの例では、メモリマネージャは４０２においてホストプロセッサからの要求を受領し、低電力状態にあるコヒーレントメモリにアクセスする。１つの例では、このアクセスがページフォールトにならない場合、４０４ではＮＯ分岐に進み、１つの例では、メモリマネージャは４０６において開始に戻ることができるので、処理操作の終了に進む。このアクセスがページフォールトになる場合、４０４ではＹＥＳ分岐に進み、１つの例では、メモリマネージャは４０８においてデバイス状態を確認することができる。

【0070】

デバイスの状態がアクティブ状態である場合、４１０ではＹＥＳ分岐に進み、１つの例では、メモリマネージャは４１２において、フォールトに対処するために通常のフォールト処理を行う。次に通常のフォールト処理によって、その操作が実行され、処理の終了に進むことができる。メモリデバイスがアクティブ状態にない場合、４１０ではＮＯ分岐に進み、１つの例では、メモリマネージャは、デバイスが超低電力状態にあるのか、または単に低電力状態にあるだけなのかを判定する。

【0071】

デバイスが超低電力状態にない場合（つまり、低電力状態にあるだけの場合）、４１４ではＮＯ分岐に進み、１つの例では、ドライバは４１６において、割り込み処理完了になるコマンドを発行する。割り込み処理完了とは、フォールトハンドラでアクセスを処理することを指し、これによりデバイスは低電力状態からウェイクするのに十分な時間を持つことが可能になる。次にこの処理は４１２において、通常のフォールト処理に進むことができる。

【0072】

デバイスが超低電力状態にある場合、４１４ではＹＥＳ分岐に進み、１つの例では、ドライバは４１８において、メモリをパワーダウンまたは超低電力状態からウェイクさせるために電源管理操作を行う。１つの例では、ドライバはメモリにコマンドを発行し、メモリは４２０において、このコマンドを受領して低電力状態からウェイクする。ドライバがコマンドをメモリに発行した場合、処理は４１２において通常のフォールト処理に進むことができる。

【0073】

図５は、コヒーレントな低電力状態の管理が実施され得るメモリサブシステムの一例に関するブロック図である。システム５００は、コンピューティングデバイス内のプロセッサとメモリサブシステムの要素とを含む。システム５００は、システム１００またはシステム２００の一例によるシステムの一例である。

【0074】

１つの例では、システム５００はＣＸＬ制御５９０を含み、これは、コヒーレント実装のメモリデバイス５４０の電源管理制御を表している。ＣＸＬ制御５９０は、上述したいずれかの例によるメモリマネージャおよびメモリドライバを表すことができる。ＣＸＬ制御５９０は、ページテーブルを管理して、メモリデバイス５４０への次のアクセスにページフォールトをトリガさせることができる。したがって、メモリアクセスはフォールトルーチンによって処理され得る。ページテーブルを変更した後に、ＣＸＬ制御５９０は、本明細書のいずれかの例に従って、低電力状態に入るようにメモリデバイス５４０をトリガすることができる。

【0075】

プロセッサ５１０は、オペレーティングシステム（ＯＳ）およびアプリケーションを実行できるコンピューティングプラットフォームの処理ユニットを表しており、全体としてメモリのホストまたはユーザと呼ばれることがある。ＯＳおよびアプリケーションは、メモリアクセスをもたらす操作を実行する。プロセッサ５１０は、１つまたは複数の別個のプロセッサを含んでよい。それぞれ別個のプロセッサは、単一の処理ユニット、マルチコアの処理ユニット、またはその組み合わせを含んでよい。処理ユニットは、ＣＰＵ（中央演算処理装置）などのプライマリプロセッサ、ＧＰＵ（グラフィックス処理装置）などの周辺プロセッサ、またはその組み合わせであってもよい。メモリアクセスは、ネットワークコントローラまたはハードディスクコントローラなどのデバイスによっても開始されてよい。そのようなデバイスは、システムによってはプロセッサと統合されても、もしくはバス（例えば、ＰＣＩエクスプレス）を介してプロセッサに接続されても、またはその組み合わせでもよい。システム５００は、ＳＯＣ（システムオンチップ）として実装されても、または複数のスタンドアロン型コンポーネントで実装されてもよい。

【0076】

メモリデバイスへの言及は、様々なメモリタイプに適用することができる。メモリデバイスは、揮発性メモリ技術を指すことが多い。揮発性メモリとは、その状態（したがって格納されているデータも）が、デバイスへの電源が遮断された場合に不確定になるメモリである。不揮発性メモリとは、その状態が、デバイスへの電源が遮断されても確定しているメモリを指す。動的揮発性メモリは、デバイスに格納されたデータをリフレッシュして状態を維持する必要がある。動的揮発性メモリの１つの例には、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）、または同期式ＤＲＡＭ（ＳＤＲＡＭ）などの何らかの派生品が含まれる。本明細書で説明されるようなメモリサブシステムは、ＤＤＲ４（ダブルデータレートバージョン４、ＪＥＳＤ７９－４：ＪＥＤＥＣ（電子デバイス技術合同協議会、現在のＪＥＤＥＣ固体素子技術協会）が２０１２年９月に最初に公開）、ＬＰＤＤＲ４（低電力ＤＤＲバージョン４、ＪＥＳＤ２０９－４：ＪＥＤＥＣが２０１４年８月に最初に公開）、ＷＩＯ２（ワイドＩ／Ｏ ２（ＷｉｄｅＩＯ２）、ＪＥＳＤ２２９－２：ＪＥＤＥＣが２０１４年８月に最初に公開）、ＨＢＭ（高帯域幅メモリＤＲＡＭ、ＪＥＳＤ２３５Ａ：ＪＥＤＥＣが２０１５年１１月に最初に公開）、ＤＤＲ５（ＤＤＲバージョン５：ＪＥＤＥＣが２０２０年７月に最初に公開）、ＬＰＤＤＲ５（ＬＰＤＤＲバージョン５、ＪＥＳＤ２０９－５：ＪＥＤＥＣが２０１９年２月に最初に公開）、ＨＢＭ２（ＨＢＭバージョン２、ＪＥＳＤ２３５Ｃ：ＪＥＤＥＣが２０２０年１月に最初に公開）、もしくはＨＢＭ３（ＨＢＭバージョン３、ＪＥＤＥＣが現在検討中）など、またはこうしたメモリ技術の組み合わせ、およびそのような仕様の派生版または拡張版に基づく技術といったいくつかのメモリ技術と互換性を有してよい。

【0077】

揮発性メモリに加えて、またはその代わりに、１つの例では、メモリモジュールは永続的メモリＤＩＭＭであっても、または不揮発性システムメモリであってもよく、これはシステムメモリバスに接続された不揮発性メモリを指す。そのようなメモリデバイスには、３次元クロスポイント（３ＤＸＰ）メモリデバイスが含まれ得る。３ＤＸＰは、バイトアドレス指定可能な不揮発性メモリデバイスまたはブロックアドレス指定可能な不揮発性メモリデバイスとして動作できる。メモリデバイスには、メモリセルの抵抗状態またはメモリセルの相に基づいてデータを格納する不揮発性のバイトアドレス指定可能な媒体、またはブロックアドレス指定可能な媒体が含まれ得る。１つの例では、メモリデバイスは、カルコゲナイド系相変化材料（例えば、カルコゲナイドガラス）を用いてよい。１つの例では、システムメモリデバイスは、永続的ランダムアクセスメモリ用のＮＡＮＤ型フラッシュメモリ、永続的ランダムアクセスメモリ用のＮＯＲ型フラッシュメモリ、シングルレベルもしくはマルチレベルの相変化メモリ（ＰＣＭ）もしくはスイッチ付き相変化メモリ（ＰＣＭＳ）、抵抗変化メモリ、ナノワイヤメモリ、強誘電体トランジスタ型ランダムアクセスメモリ（ＦｅＴＲＡＭ）、メモリスタ技術を組み込んでいる磁気抵抗型ランダムアクセスメモリ（ＭＲＡＭ）、またはスピン注入磁化反転（ＳＴＴ）型ＭＲＡＭ、あるいは上記のうちのいずれかの組み合わせなどのメモリであっても、またはこれを含んでもよい。

【0078】

メモリコントローラ５２０は、システム５００の１つまたは複数のメモリコントローラ回路またはデバイスを表している。メモリコントローラ５２０は、プロセッサ５１０による操作の実行に応答してメモリアクセスコマンドを生成する制御ロジックを表している。メモリコントローラ５２０は、１つまたは複数のメモリデバイス５４０にアクセスする。メモリデバイス５４０は、上記のいずれかによるＤＲＡＭデバイスであってよい。１つの例では、メモリデバイス５４０は様々なチャネルとして編成され且つ管理される。各チャネルは、複数のメモリデバイスに並列に結合するバスおよび信号ラインに結合する。各チャネルは独立して動作可能である。したがって、各チャネルは独立してアクセスされ且つ制御され、タイミング、データ転送、コマンドおよびアドレスの交換、並びに他の操作がチャネルごとに分かれている。結合とは、電気的結合、通信的結合、物理的結合、またはそれらの組み合わせを指してよい。物理的結合には、直接的接触が含まれ得る。電気的結合には、コンポーネント間の電気の流れを可能にする、またはコンポーネント間のシグナリングを可能にする、またはその両方を可能にするインタフェースまたは相互接続が含まれる。通信的結合には、コンポーネント同士のデータ交換を可能にする、有線または無線を含む接続が含まれる。

【0079】

１つの例では、チャネルごとの設定が、別個のモードレジスタなどのレジスタ設定によって制御される。１つの例では、それぞれのメモリコントローラ５２０が別個のメモリチャネルを管理するが、システム５００は単一のコントローラにより管理される複数のチャネルを有するように、または単一のチャネル上に複数のコントローラを有するように構成され得る。１つの例では、メモリコントローラ５２０は、プロセッサと同じダイ上に実装されるか、または同じパッケージ空間に実装されるロジックといったように、ホストプロセッサ５１０の一部である。

【0080】

メモリコントローラ５２０は、上記のようなメモリチャネルなどのメモリバスに結合するＩ／Ｏインタフェースロジック５２２を含む。Ｉ／Ｏインタフェースロジック５２２（およびメモリデバイス５４０のＩ／Ｏインタフェースロジック５４２）は、デバイス同士を接続するピン、パッド、コネクタ、信号ライン、配線、もしくは電線などのハードウェア、またはそれらの組み合わせを含み得る。Ｉ／Ｏインタフェースロジック５２２は、ハードウェアインタフェースを含み得る。示されるように、Ｉ／Ｏインタフェースロジック５２２は少なくとも、信号ライン用のドライバ／送受信器を含む。一般に、集積回路インタフェース内の電線は、パッド、ピン、またはコネクタと結合し、デバイス間の信号ラインまたは配線などの電線をインタフェース接続する。Ｉ／Ｏインタフェースロジック５２２は、デバイス間の信号ラインで信号を交換するドライバ、受信器、送受信器、もしくは終端器などの回路、または回路の組み合わせを含み得る。信号の交換には、送信または受信のうちの少なくとも一方が含まれる。Ｉ／Ｏ５２２をメモリコントローラ５２０からメモリデバイス５４０のＩ／Ｏ５４２に結合するように示されているが、メモリデバイス５４０のグループが並列にアクセスされるシステム５００の一実装例では、複数のメモリデバイスがメモリコントローラ５２０の同じインタフェースへのＩ／Ｏインタフェースを含み得ることが理解されるであろう。１つまたは複数のメモリモジュール５７０を含むシステム５００の一実装例では、Ｉ／Ｏ５４２は、メモリデバイス自体のインタフェースハードウェアに加えて、メモリモジュールのインタフェースハードウェアを含み得る。他のメモリコントローラ５２０は、他のメモリデバイス５４０への別個のインタフェースを含むことになる。

【0081】

メモリコントローラ５２０とメモリデバイス５４０との間のバスは、メモリコントローラ５２０をメモリデバイス５４０に結合する複数の信号ラインとして実装され得る。バスは通常少なくとも、クロック（ＣＬＫ）５３２と、コマンド／アドレス（ＣＭＤ）５３４と、書き込みデータ（ＤＱ）および読み出しデータ（ＤＱ）５３６と、０またはそれより多くの他の信号ライン５３８とを含んでよい。１つの例では、メモリコントローラ５２０とメモリとの間のバスまたは接続がメモリバスと呼ばれることがある。１つの例では、メモリバスはマルチドロップバスである。ＣＭＤ用の信号ラインは、「Ｃ／Ａバス」（またはＡＤＤ／ＣＭＤバス、もしくはコマンドの転送（ＣまたはＣＭＤ）およびアドレス（ＡまたはＡＤＤ）情報の転送を示す何らかの他の名称）と呼ばれることがあり、書き込みＤＱおよび読み出ＤＱ用の信号ラインは、「データバス」と呼ばれることがある。１つの例では、独立した各チャネルが異なるクロック信号、Ｃ／Ａバス、データバス、および他の信号ラインを有する。したがって、システム５００は、独立したインタフェースパスが別個のバスとみなされ得るという点では、複数の「バス」を有するとみなされてよい。バスには、明示的に示されているラインに加えて、ストローブ信号ライン、アラートライン、補助ラインなどの信号ライン、またはその組み合わせのうちの少なくとも１つが含まれ得ることが理解されるであろう。シリアルバス技術がメモリコントローラ５２０とメモリデバイス５４０との間の接続に用いられ得ることも理解されるであろう。シリアルバス技術の一例が、５Ｂ１０Ｂエンコーディングおよび、単一の差動ペアの信号を介した埋め込みクロックを各方向に用いた高速データの送信である。１つの例では、ＣＭＤ５３４は、複数のメモリデバイスと並列に共有された信号ラインを表している。１つの例では、複数のメモリデバイスがＣＭＤ５３４のエンコーディングコマンド信号ラインを共有し、それぞれが個々のメモリデバイスを選択する別個のチップ選択（ＣＳ＿ｎ）信号ラインを有する。

【0082】

システム５００の例では、メモリコントローラ５２０とメモリデバイス５４０との間のバスは、補助コマンドバスＣＭＤ５３４と、書き込みデータおよび読み出しデータを搬送する補助バスＤＱ５３６とを含むことが理解されるであろう。１つの例では、データバスは、読み出しデータ用および書き込み／コマンドデータ用の双方向ラインを含み得る。別の例では、補助バスＤＱ５３６は、ホストからメモリへの書き込みおよびデータ用の単方向書き込み信号ラインを含んでよく、またメモリからホストへの読み出しデータ用の単方向ラインを含んでよい。選択したメモリ技術およびシステム設計に従って、他の信号５３８がストローブラインＤＱＳなどのバスまたはサブバスに付随してよい。システム５００の設計、またはある設計例が複数の実装例をサポートする場合には実装例に基づいて、データバスはメモリデバイス５４０ごとに多少の帯域幅を有し得る。例えば、データバスは、ｘ４インタフェース、ｘ８インタフェース、ｘ１６インタフェースなどのインタフェースのいずれかを有するメモリデバイスをサポートできる。慣例表現の「ｘＷ」において、Ｗはメモリデバイス５４０のインタフェースサイズまたはインタフェースの幅を意味する整数であり、これはメモリコントローラ５２０とデータを交換する信号ラインの数を表している。メモリデバイスのインタフェースサイズは、いくつのメモリデバイスをシステム５００のチャネルごとに同時に用いることができるか、または同じ信号ラインに並列に結合できるかに関する制御因子である。１つの例では、高帯域幅メモリデバイス、ワイドインタフェースデバイス、もしくはスタックメモリ構成、またはその組み合わせにより、ｘ１２８インタフェース、ｘ２５６インタフェース、ｘ５１２インタフェース、ｘ１０２４インタフェースなどのデータバスインタフェース幅といったより広いインタフェースが可能になり得る。

【0083】

１つの例では、メモリデバイス５４０およびメモリコントローラ５２０は、バースト時にまたは連続データ転送のシーケンスでデータバスを介してデータを交換する。バーストは転送サイクルの数に対応し、転送サイクルはバス周波数に関連している。１つの例では、転送サイクルは、同じクロックまたはストローブ信号エッジ（例えば、立ち上がりエッジ）で生じる転送のクロックサイクル全体であってよい。１つの例では、システムクロックのサイクルを参照する全てのクロックサイクルが、複数の単位間隔（ＵＩ）に分離され、各ＵＩは転送サイクルである。例えば、ダブルデータレート転送では、クロック信号の両方のエッジ（例えば、立ち上がりおよび立ち下がり）でトリガする。バーストは、設定された数のＵＩの間続き得るものであり、これはレジスタに格納されるコンフィグレーションでも、または実行時にトリガされるコンフィグレーションでもよい。例えば、８個連続の転送期間のシーケンスはバースト長８（ＢＬ８）とみなされてよく、各メモリデバイス５４０は各ＵＩでデータを転送することができる。したがって、ＢＬ８で動作するｘ８メモリデバイスでは、６４ビットのデータ（［８本のデータ信号ライン］×［バーストの間にラインごとに転送される８個のデータビット］）を転送することができる。この簡単な例は、単なる実例であって限定しているわけではないことが理解されるであろう。

【0084】

メモリデバイス５４０は、システム５００のメモリリソースを表している。１つの例では、各メモリデバイス５４０は別個のメモリダイである。１つの例では、各メモリデバイス５４０は、デバイスまたはダイごとに、複数の（例えば、２つの）チャネルとインタフェース接続することができる。各メモリデバイス５４０はＩ／Ｏインタフェースロジック５４２を含み、これは、デバイスの実装により決定される帯域幅（例えば、ｘ１６もしくはｘ８または何らかの他のインタフェース帯域幅）を有する。Ｉ／Ｏインタフェースロジック５４２により、メモリデバイスはメモリコントローラ５２０とインタフェース接続することが可能になる。Ｉ／Ｏインタフェースロジック５４２は、ハードウェアインタフェースを含むことができ、メモリデバイス側においては、メモリコントローラのＩ／Ｏ５２２に従ってよい。１つの例では、複数のメモリデバイス５４０が同じコマンドバスおよびデータバスに並列に接続される。別の例では、複数のメモリデバイス５４０が同じコマンドバスに並列に接続され、且つ異なるデータバスに接続される。例えば、システム５００は並列に結合される複数のメモリデバイス５４０で構成されてよく、各メモリデバイスはコマンドに応答し、それぞれの内部にあるメモリリソース５６０にアクセスする。書き込み操作では、個々のメモリデバイス５４０がデータワード全体の一部を書き込むことができ、読み出し操作では、個々のメモリデバイス５４０がデータワード全体の一部をフェッチすることができる。このワードの残りのビットは、他のメモリデバイスにより並列に提供されるか、または受信されることになる。

【0085】

１つの例では、メモリデバイス５４０は、コンピューティングデバイスのマザーボードまたはホストシステムプラットフォーム（例えば、プロセッサ５１０が配置されているＰＣＢ（プリント回路基板））に直接的に配置される。１つの例では、これらのメモリデバイス５４０がメモリモジュール５７０に編成されてよい。１つの例では、メモリモジュール５７０はデュアルインラインメモリモジュール（ＤＩＭＭ）を表している。１つの例では、メモリモジュール５７０は、アクセスまたは制御回路の少なくとも一部を共有する複数のメモリデバイスによる他の編成を表しており、この回路は、ホストシステムプラットフォームとは別個の回路、別個のデバイス、または別個のボードであってよい。メモリモジュール５７０は複数のメモリデバイス５４０を含んでよく、メモリモジュールは、それらに配置されて含まれているメモリデバイスへの複数の別個のチャネルのためのサポートを含むことができる。別の例では、メモリデバイス５４０は、例えば、マルチチップモジュール（ＭＣＭ）、パッケージオンパッケージ、シリコン貫通電極（ＴＳＶ）などの手法、またはその組み合わせといった手法によって、メモリコントローラ５２０と同じパッケージに組み込まれてよい。同様に、１つの例では、複数のメモリデバイス５４０はメモリモジュール５７０に組み込まれてよく、これらのメモリデバイス自体は、メモリコントローラ５２０と同じパッケージに組み込まれてよい。それらの実装例および他の実装例では、メモリコントローラ５２０はホストプロセッサ５１０の一部であってよいことが理解されるであろう。

【0086】

メモリデバイス５４０はそれぞれ、１つまたは複数のメモリアレイ５６０を含む。メモリアレイ５６０は、データ用のアドレス指定可能なメモリ位置またはストレージ位置を表している。通常、メモリアレイ５６０は、ワード線（行）およびビット線（行の中の個々のビット）の制御によってアクセスされるデータの行として管理される。メモリアレイ５６０は、メモリの別個のチャネル、ランク、およびバンクとして編成されてよい。チャネルとは、メモリデバイス５４０内のストレージ位置への独立した制御パスを指してよい。ランクとは、並列になっている複数のメモリデバイス全体で共通の位置（例えば、様々なデバイス内の同じ行アドレス）を指してよい。バンクとは、メモリデバイス５４０内のメモリ位置のサブアレイを指してよい。１つの例では、メモリのバンクは複数のサブバンクに分割され、これらのサブバンクには共有回路の少なくとも一部（例えば、ドライバ、信号ライン、制御ロジック）があるので、別々のアドレス指定およびアクセスが可能になる。チャネル、ランク、バンク、サブバンク、バンクグループなどのメモリ位置編成、およびこうした編成の組み合わせは、それらを物理リソースに適用する際に重複し得ることが理解されるであろう。例えば、同じ物理メモリ位置が特定のバンクとして特定のチャネルでアクセスされてよく、このバンクはランクにも属してよい。したがって、メモリリソースの編成は、排他的ではなく包含的な方式で理解されるであろう。

【0087】

１つの例では、メモリデバイス５４０は１つまたは複数のレジスタ５４４を含む。レジスタ５４４は、メモリデバイスの操作用のコンフィグレーションまたは設定を提供する１つまたは複数のストレージデバイスまたはストレージ位置を表している。１つの例では、レジスタ５４４は、メモリコントローラ５２０が制御操作または管理操作の一部としてアクセスするデータを格納するメモリデバイス５４０のストレージ位置を提供することができる。１つの例では、レジスタ５４４は１つまたは複数のモードレジスタを含む。１つの例では、レジスタ５４４は１つまたは複数の多目的レジスタを含む。レジスタ５４４内の位置に関するコンフィグレーションによって、メモリデバイス５４０を様々な「モード」で動作するように設定することができる。このモードに基づいて、コマンド情報がメモリデバイス５４０内の様々な操作をトリガすることができる。さらに、またはその代わりに、様々なモードがモードに応じて、アドレス情報などの信号ラインからも様々な操作をトリガすることができる。レジスタ５４４の設定は、Ｉ／Ｏ設定（例えば、タイミング、終端器またはＯＤＴ（オンダイ終端器）５４６、ドライバコンフィグレーションなどのＩ／Ｏ設定）のコンフィグレーションを示すことができる。

【0088】

１つの例では、メモリデバイス５４０は、Ｉ／Ｏ５４２と関連するインタフェースハードウェアの一部としてＯＤＴ５４６を含む。ＯＤＴ５４６は、上述したように構成されて、指定された信号ラインへのインタフェースに適用されるインピーダンスの設定を提供することができる。１つの例では、ＯＤＴ５４６がＤＱ信号ラインに適用される。１つの例では、ＯＤＴ５４６はコマンド信号ラインに適用される。１つの例では、ＯＤＴ５４６はアドレス信号ラインに適用される。１つの例では、ＯＤＴ５４６は前項のあらゆる組み合わせに適用され得る。ＯＤＴ設定は、メモリデバイスがアクセス操作の選択対象なのか、または対象外デバイスなのかに基づいて変更されてよい。ＯＤＴ５４６設定は、終端ラインでのシグナリングのタイミングおよび反射に影響を与える可能性がある。ＯＤＴ５４６による綿密な制御により、適用されるインピーダンスと負荷のマッチングが改善されて、高速動作が可能になり得る。ＯＤＴ５４６は、Ｉ／Ｏインタフェース５４２、５２２の特定の信号ラインに適用されてよく（例えば、ＤＱライン用のＯＤＴまたはＣＡライン用のＯＤＴ）、必ずしも全ての信号ラインに適用されるわけではない。

【0089】

メモリデバイス５４０はコントローラ５５０を含み、これはメモリデバイス内の内部操作を制御するメモリデバイス内の制御ロジックを表している。例えば、コントローラ５５０は、メモリコントローラ５２０により送出されるコマンドをデコードし、そのコマンドを実行するまたは満足させる内部操作を生成する。コントローラ５５０は、内蔵コントローラと呼ばれることがあり、ホストのメモリコントローラ５２０とは別である。コントローラ５５０は、どのモードが選択されているかをレジスタ５４４に基づいて決定し、選択されているモードに基づいて、メモリリソース５６０にアクセスする操作などの操作の内部実行を設定することができる。コントローラ５５０は、制御信号を生成してメモリデバイス５４０内のビットのルーティングを制御し、選択されているモードに適切なインタフェースを提供し、適切なメモリ位置またはアドレスにコマンドを送る。コントローラ５５０はコマンドロジック５５２を含み、これは、コマンド信号ラインおよびアドレス信号ラインで受信したコマンドエンコーディングをデコードすることができる。したがって、コマンドロジック５５２はコマンドデコーダであっても、またはこれを含んでもよい。コマンドロジック５５２を用いることで、メモリデバイスはコマンドを識別して、要求されたコマンドを実行する内部操作を生成することができる。

【0090】

再度メモリコントローラ５２０を参照すると、メモリコントローラ５２０はコマンド（ＣＭＤ）ロジック５２４を含み、これは、メモリデバイス５４０に送出するコマンドを生成するロジックまたは回路を表している。コマンドの生成とは、スケジューリング前のコマンドのこと、またはキューコマンドを送出できる状態に準備することを指し得る。一般に、メモリサブシステムにおけるシグナリングは、メモリデバイスがコマンドを実行すべき１つまたは複数のメモリ位置を示すかまたは選択するために、コマンド内にまたはコマンドに付随してアドレス情報を含む。メモリデバイス５４０のトランザクションに関するスケジューリングに応答して、メモリコントローラ５２０はＩ／Ｏ５２２を介してコマンドを発行して、メモリデバイス５４０にコマンドを実行させることができる。１つの例では、メモリデバイス５４０のコントローラ５５０は、Ｉ／Ｏ５４２を介してメモリコントローラ５２０から受信したコマンドおよびアドレス情報を受領してデコードする。受領したコマンドおよびアドレス情報に基づいて、コントローラ５５０は、メモリデバイス５４０内のロジックおよび回路の動作のタイミングを制御して、コマンドを実行することができる。コントローラ５５０は、タイミングおよびシグナリングの要件などの、メモリデバイス５４０内の規格または仕様の順守を担っている。メモリコントローラ５２０は、アクセスのスケジューリングおよび制御によって、規格または仕様の順守を実施することができる。

【0091】

メモリコントローラ５２０はスケジューラ５３０を含み、これは、メモリデバイス５４０に送出するトランザクションを生成して順に並べるロジックまたは回路を表している。１つの観点から、メモリコントローラ５２０の主な機能は、メモリデバイス５４０へのメモリアクセスおよび他のトランザクションをスケジューリングすることであると言われることがある。そのようなスケジューリングには、トランザクション自体を生成して、プロセッサ５１０によるデータの要求を実施し、データの完全性を（例えば、リフレッシュに関連したコマンドなどを用いて）維持することが含まれてよい。トランザクションは１つまたは複数のコマンドを含み、クロックサイクルまたは単位間隔などの１つまたは複数のタイミングサイクルでのコマンドもしくはデータまたはその両方の転送をもたらすことができる。トランザクションは、読み出しコマンドもしくは書き込みコマンドもしくは関連コマンドまたはその組み合わせといったアクセスのためのものであってよく、他のトランザクションは、コンフィグレーション、設定、データ完全性などのコマンド、またはその組み合わせ用のメモリ管理コマンドを含んでよい。

【0092】

メモリコントローラ５２０は通常、システム５００の性能を向上させるためにトランザクションの選択および順序付けを可能にするスケジューラ５３０などのロジックを含む。したがって、メモリコントローラ５２０は、未処理のトランザクションのうちのどれをどの順序でメモリデバイス５４０に送出したらよいかを選択することができ、これは通常、簡単な先入れ先出しアルゴリズムよりはるかに複雑なロジックで実現される。メモリコントローラ５２０は、トランザクションのメモリデバイス５４０への送信を管理し、トランザクションと関連するタイミングを管理する。１つの例では、トランザクションには確定的タイミングがあり、これは、メモリコントローラ５２０により管理され、トランザクションをスケジューラ５３０でどうスケジューリングするかを決定する際に用いられてよい。

【0093】

１つの例では、メモリコントローラ５２０はリフレッシュ（ＲＥＦ）ロジック５２６を含む。リフレッシュロジック５２６は、揮発性であるため、確定的状態を保持するのにリフレッシュする必要があるメモリリソースに用いられ得る。１つの例では、リフレッシュロジック５２６は、リフレッシュの位置、および実行するリフレッシュのタイプを示す。リフレッシュロジック５２６は、メモリデバイス５４０内でセルフリフレッシュをトリガすることも、もしくはリフレッシュコマンドを送出することにより外部リフレッシュ（自動リフレッシュコマンドと呼ばれることがある）を実行することも、またはそれらを組み合わせることもできる。１つの例では、メモリデバイス５４０内のコントローラ５５０は、メモリデバイス５４０内でリフレッシュを適用するリフレッシュロジック５５４を含む。１つの例では、リフレッシュロジック５５４は、内部操作を生成して、メモリコントローラ５２０から受信した外部リフレッシュに従ってリフレッシュを行う。リフレッシュロジック５５４は、リフレッシュがメモリデバイス５４０を対象にしているかどうか、コマンドに応答してどのメモリリソース５６０をリフレッシュすべきかを判定することができる。

【0094】

図６は、コヒーレントな低電力状態の管理が実施され得るコンピューティングシステムの一例に関するブロック図である。システム６００は、本明細書のいずれかの例によるコンピューティングデバイスを表しており、ラップトップコンピュータ、デスクトップコンピュータ、タブレットコンピュータ、サーバ、ゲーム用またはエンターテイメント用制御システム、組み込み型コンピューティングデバイスなどの電子デバイスであってよい。

【0095】

システム６００は、システム１００またはシステム２００の一例によるシステムを表している。１つの例では、システム６００はＣＸＬ制御６９０を含み、これは、コヒーレント実装のメモリ６３０の電源管理制御を表している。ＣＸＬ制御６９０は、上述したいずれかの例によるメモリマネージャおよびメモリドライバを表すことができる。ＣＸＬ制御６９０は、ページテーブルを管理して、メモリ６３０への次のアクセスにページフォールトをトリガさせることができる。したがって、メモリアクセスはフォールトルーチンによって処理され得る。ページテーブルを変更した後に、ＣＸＬ制御６９０は、本明細書のいずれかの例に従って、低電力状態に入るようにメモリ６３０をトリガすることができる。

【0096】

システム６００は、あらゆるタイプのマイクロプロセッサ、中央演算処理装置（ＣＰＵ）、グラフィックス処理装置（ＧＰＵ）、処理コアなどの処理ハードウェア、またはその組み合わせを含み得るプロセッサ６１０を含み、システム６００の命令の処理または実行をもたらす。プロセッサ６１０は、ホストプロセッサデバイスであってよい。プロセッサ６１０は、システム６００の操作全体を制御し、１つまたは複数のプログラム可能型の汎用マイクロプロセッサまたは専用マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、プログラム可能型コントローラ、特定用途向け集積回路（ＡＳＩＣ）、プログラム可能型ロジックデバイス（ＰＬＤ）、またはそのようなデバイスの組み合わせであっても、またはこれを含んでもよい。

【0097】

システム６００は起動／設定６１６を含み、これは、起動コード（例えば、基本入力／出力システム（ＢＩＯＳ））、コンフィグレーション設定を格納するストレージ、セキュリティハードウェア（例えば、トラステッドプラットフォームモジュール（ＴＰＭ））などの、ホストＯＳの外側で動作するシステムレベルのハードウェアを表している。起動／設定６１６は、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリなどのメモリデバイスといった不揮発性ストレージデバイスを含み得る。

【0098】

１つの例では、システム６００はプロセッサ６１０に結合されたインタフェース６１２を含み、これは、メモリサブシステム６２０またはグラフィックスインタフェースコンポーネント６４０などの、より高帯域幅の接続を必要とするシステムコンポーネントの高速インタフェースまたは高スループットインタフェースを表し得る。インタフェース６１２はインタフェース回路を表しており、これは、スタンドアロン型コンポーネントであっても、またはプロセッサダイ上に統合されてもよい。インタフェース６１２は、プロセッサダイ上に回路として統合されても、またはシステムオンチップにコンポーネントとして統合されてもよい。存在する場合、グラフィックスインタフェース６４０は、システム６００のユーザに視覚表示を提供するグラフィックスコンポーネントにインタフェース接続する。グラフィックスインタフェース６４０は、スタンドアロン型コンポーネントであっても、またはプロセッサダイもしくはシステムオンチップ上に統合されてもよい。１つの例では、グラフィックスインタフェース６４０は、ユーザに出力を提供する高精細度（ＨＤ）ディスプレイまたは超高精細度（ＵＨＤ）ディスプレイを駆動し得る。１つの例では、このディスプレイは、タッチスクリーンディスプレイを含んでよい。１つの例では、グラフィックスインタフェース６４０は、メモリ６３０に格納されたデータに基づいて、もしくはプロセッサ６１０により実行される操作に基づいて、またはその両方に基づいて、表示を生成する。

【0099】

メモリサブシステム６２０は、システム６００のメインメモリを表しており、プロセッサ６１０により実行されるコード用の、またはルーチンを実行する際に用いられるデータ値用のストレージを提供する。メモリサブシステム６２０は、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、ＤＲＡＭなどの１つまたは複数の様々なランダムアクセスメモリ（ＲＡＭ）、３ＤＸＰ（３次元クロスポイント）、などのメモリデバイス、またはそのようなデバイスの組み合わせといった１つまたは複数のメモリデバイス６３０を含み得る。メモリ６３０は、とりわけ、オペレーティングシステム（ＯＳ）６３２を格納し且つホストして、システム６００において命令を実行するためのソフトウェアプラットフォームを提供する。さらに、アプリケーション６３４は、メモリ６３０からＯＳ６３２のソフトウェアプラットフォーム上で実行され得る。アプリケーション６３４は、１つまたは複数の機能を実行する独自の動作ロジックを有するプログラムを表している。プロセス６３６は、ＯＳ６３２または１つもしくは複数のアプリケーション６３４、あるいはその組み合わせに補助機能を提供するエージェントまたはルーチンを表している。ＯＳ６３２、アプリケーション６３４、および処理６３６は、システム６００に各機能を提供するソフトウェアロジックを提供する。１つの例では、メモリサブシステム６２０はメモリコントローラ６２２を含み、これは、コマンドを生成して、そのコマンドをメモリ６３０に発行するメモリコントローラである。メモリコントローラ６２２は、プロセッサ６１０の物理的部分またはインタフェース６１２の物理的部分の可能性があることが理解されるであろう。例えば、メモリコントローラ６２２は、プロセッサダイまたはシステムオンチップ上に統合されるといったように、プロセッサ６１０と共に回路上に統合される統合メモリコントローラであってよい。

【0100】

具体的に示されていないが、システム６００は、メモリバス、グラフィックスバス、インタフェースバスなどといった１つまたは複数のバスまたはバスシステムをデバイス間に含み得ることが理解されるであろう。バスなどの信号ラインは、各コンポーネントを互いに通信可能にもしくは電気的に結合できるか、または各コンポーネントを通信可能に且つ電気的に両方で結合できる。これらのバスには、物理的通信回線、二地点間接続、ブリッジ、アダプタ、コントローラなどの回路、またはその組み合わせが含まれてよい。これらのバスには、例えば、システムバス、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）バス、ハイパートランスポートまたは業界標準アーキテクチャ（ＩＳＡ）バス、スモールコンピュータシステムインタフェース（ＳＣＳＩ）バス、ユニバーサルシリアルバス（ＵＳＢ）などのバス、またはその組み合わせのうちの１つまたは複数が含まれてよい。

【0101】

１つの例では、システム６００はインタフェース６１４を含み、これはインタフェース６１２に結合され得る。インタフェース６１４は、インタフェース６１２より低速のインタフェースであってよい。１つの例では、インタフェース６１４はインタフェース回路を表しており、これは、スタンドアロン型コンポーネントおよび集積回路を含み得る。１つの例では、複数のユーザインタフェースコンポーネントもしくは周辺コンポーネントまたはその両方が、インタフェース６１４に結合する。ネットワークインタフェース６５０は、１つまたは複数のネットワークを介して遠隔デバイス（例えば、サーバなどのコンピューティングデバイス）と通信する能力をシステム６００に提供する。ネットワークインタフェース６５０には、イーサネット（登録商標）アダプタ、無線相互接続コンポーネント、セルラネットワーク相互接続コンポーネント、ＵＳＢ（ユニバーサルシリアルバス）などの有線規格もしくは無線規格ベースのインタフェースまたは専用インタフェースが含まれてよい。ネットワークインタフェース６５０は、遠隔デバイスとデータを交換することができ、データの交換には、メモリに格納されたデータの送出、またはメモリに格納されるデータの受領が含まれてよい。

【0102】

１つの例では、システム６００は１つまたは複数の入力／出力（Ｉ／Ｏ）インタフェース６６０を含む。Ｉ／Ｏインタフェース６６０は、１つまたは複数のインタフェースコンポーネントを含んでよく、それを介して、ユーザはシステム６００とやり取りする（例えば、オーディオ、英数字、触知／タッチなどのインタフェース接続）。周辺インタフェース６７０は、具体的に上述されていない任意のハードウェアインタフェースを含んでよい。周辺機器とは一般に、システム６００に従属的に接続しているデバイスを指す。従属的な接続とは、システム６００がソフトウェアプラットフォームもしくはハードウェアプラットフォームまたはその両方を提供し、そのプラットフォーム上で操作が実行され、ユーザがそのプラットフォームとやり取りする接続である。

【0103】

１つの例では、システム６００は、データを不揮発性方式で格納するストレージサブシステム６８０を含む。１つの例では、いくつかのシステム実装例において、ストレージ６８０の少なくともいくつかのコンポーネントがメモリサブシステム６２０のコンポーネントと重複してもよい。ストレージサブシステム６８０はストレージデバイス６８４を含み、これは不揮発性方式で大量のデータを格納するための、１つもしくは複数の磁気媒体、固体媒体、３ＤＸＰ媒体、もしくは光学ベースのディスク、またはこの組み合わせなどのあらゆる従来型の媒体であっても、またはこれを含んでもよい。ストレージ６８４は、コードまたは命令およびデータ６８６を永続的状態で保持する（すなわち、その値はシステム６００への電源が遮断されても保持される）。ストレージ６８４は一般的に「メモリ」とみなされることがあるが、メモリ６３０は通常、プロセッサ６１０に命令を提供する実行メモリまたはオペレーティングメモリである。ストレージ６８４は不揮発性であるが、メモリ６３０には揮発性メモリが含まれることがある（すなわち、システム６００への電源が遮断された場合、データの値または状態が不確定になる）。１つの例では、ストレージサブシステム６８０は、ストレージ６８４とインタフェース接続するコントローラ６８２を含む。１つの例では、コントローラ６８２は、インタフェース６１４またはプロセッサ６１０の物理的部分であるか、またはプロセッサ６１０およびインタフェース６１４の両方に回路もしくはロジックを含むことがある。

【0104】

電源６０２は、システム６００の各コンポーネントに電力を供給する。より具体的には、電源６０２は通常、システム６００の１つまたは複数の電力供給装置６０４にインタフェース接続して、システム６００の各コンポーネントに電力を供給する。１つの例では、電力供給装置６０４は、壁のコンセントに差し込むＡＣ／ＤＣ（交流／直流）変換アダプタを含む。そのようなＡＣ電源は、再生可能エネルギー（例えば、太陽エネルギー）による電源６０２であってもよい。１つの例では、電源６０２は、外付けのＡＣ／ＤＣ変換器などのＤＣ電源を含む。１つの例では、電源６０２または電力供給装置６０４は、充電場に近づけることによって充電するワイヤレス充電ハードウェアを含む。１つの例では、電源６０２は、内蔵のバッテリまたは燃料電池電源を含んでもよい。

【0105】

図７は、コヒーレントな低電力状態の管理が実施され得るモバイルデバイスの一例に関するブロック図である。システム７００は、コンピューティングタブレット、携帯電話もしくはスマートフォン、ウェアラブルコンピューティングデバイスなどのモバイルデバイス、または組み込み型コンピューティングデバイスといったモバイルコンピューティングデバイスを表している。いくつかのコンポーネントが一般的に示されており、そのようなデバイスの全てのコンポーネントがシステム７００に示されているわけではないことが理解されるであろう。システム７００は、システム１００またはシステム２００と互換性のあるシステムを組み込むことができるシステムの１つの例である。

【0106】

１つの例では、メモリサブシステム７６０がメモリ７６２を含み、これは、コヒーレントメモリ７９２と特定される１つまたは複数のコヒーレントメモリリソースを含み得る。１つの例では、システム７００はＣＸＬ制御７９４を備えたＯＳ７９０を含み、これはコヒーレントメモリ７９２の電源管理制御を表している。ＣＸＬ制御７９４は、上述したいずれかの例によるメモリマネージャおよびメモリドライバを表すことができる。ＣＸＬ制御７９４は、ページテーブルを管理して、コヒーレントメモリ７９２への次のアクセスにページフォールトをトリガさせることができる。したがって、メモリアクセスはフォールトルーチンによって処理され得る。ページテーブルを変更した後に、ＣＸＬ制御７９４は、本明細書のいずれかの例に従って、低電力状態に入るようにコヒーレントメモリ７９２をトリガすることができる。

【0107】

システム７００はプロセッサ７１０を含み、これはシステム７００の主な処理操作を行う。プロセッサ７１０は、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラム可能型ロジックデバイスなどの処理手段といった１つもしくは複数の物理デバイスを含んでよい。プロセッサ７１０により行われる処理操作には、アプリケーションおよびデバイス機能が実行されるオペレーティングプラットフォームまたはオペレーティングシステムの実行が含まれる。処理操作には、人間のユーザまたは他のデバイスとのＩ／Ｏ（入力／出力）に関連した操作、電源管理に関連した操作、システム７００を別のデバイスに接続することに関連した操作、またはその組み合わせが含まれる。処理操作には、オーディオＩ／Ｏ、ディスプレイＩ／Ｏなどのインタフェース接続、またはその組み合わせに関連した操作も含まれてよい。プロセッサ７１０は、メモリに格納されたデータを実行することができる。プロセッサ７１０は、データをメモリに書き込むまたはメモリに格納されたデータを編集することができる。

【0108】

１つの例では、システム７００は１つまたは複数のセンサ７１２を含む。センサ７１２は、組み込み型センサもしくは外部センサへのインタフェース、またはその組み合わせを表している。センサ７１２によって、システム７００は、システム７００が実装される環境またはデバイスに関する１つまたは複数の状態を監視または検出することが可能になる。センサ７１２には、環境センサ（温度センサ、動き検出器、光検出器、カメラ、化学センサ（例えば、一酸化炭素センサ、二酸化炭素センサなどの化学センサ）など）、圧力センサ、加速度計、ジャイロスコープ、医療用センサもしくは生理学センサ（例えば、バイオセンサ、心拍数モニタなどの生理的属性を検出するセンサ）などのセンサ、またはその組み合わせが含まれてよい。センサ７１２には、指紋認識システム、顔検出システムまたは顔認識システムなどの、ユーザの特徴を検出または認識するシステムといった生体認証システム用のセンサも含まれてよい。センサ７１２は広範に理解されるべきであり、システム７００を用いて実装される可能性がある多くの異なるタイプのセンサに限定するべきではない。１つの例では、１つまたは複数のセンサ７１２が、プロセッサ７１０と統合されたフロントエンド回路を介してプロセッサ７１０に結合する。１つの例では、１つまたは複数のセンサ７１２が、システム７００の別のコンポーネントを介してプロセッサ７１０に結合する。

【0109】

１つの例では、システム７００はオーディオサブシステム７２０を含み、これは、コンピューティングデバイスにオーディオ機能を提供することと関連したハードウェア（例えば、オーディオハードウェアおよびオーディオ回路）およびソフトウェア（例えば、ドライバ、コーデック）の各コンポーネントを表している。オーディオ機能には、スピーカまたはヘッドホンによる出力、およびマイクによる入力が含まれてよい。そのような機能用のデバイスが、システム７００に統合されても、またはシステム７００に接続されてもよい。１つの例では、ユーザが、プロセッサ７１０により受信されて処理されるオーディオコマンドを提供することにより、システム７００とやり取りする。

【0110】

ディスプレイサブシステム７３０は、ユーザに提示するための視覚表示を提供するハードウェアコンポーネント（例えば、ディスプレイデバイス）およびソフトウェアコンポーネント（例えば、ドライバ）を表している。１つの例では、ディスプレイには、ユーザがコンピューティングデバイスとやり取りするための触知コンポーネントまたはタッチスクリーン素子が含まれている。ディスプレイサブシステム７３０はディスプレイインタフェース７３２を含み、このディスプレイインタフェースには、ユーザに表示を提供するのに用いられる特定のスクリーンまたはハードウェアデバイスが含まれる。１つの例では、ディスプレイインタフェース７３２には、表示に関連した少なくともいくつかの処理を行う、プロセッサ７１０とは別のロジック（グラフィックスプロセッサなど）が含まれる。１つの例では、ディスプレイサブシステム７３０には、ユーザに出力および入力の両方を提供するタッチスクリーンデバイスが含まれる。１つの例では、ディスプレイサブシステム７３０には、ユーザに出力を提供する高精細度（ＨＤ）または超高精細度（ＵＨＤ）のディスプレイが含まれる。１つの例では、ディスプレイサブシステムはタッチスクリーンディスプレイを含む、またはこれを駆動する。１つの例では、ディスプレイサブシステム７３０は、メモリに格納されたデータに基づいて、もしくはプロセッサ７１０により実行される操作に基づいて、またはその両方に基づいて表示情報を生成する。

【0111】

Ｉ／Ｏコントローラ７４０は、ユーザとのやり取りに関連したハードウェアデバイスおよびソフトウェアコンポーネントを表している。Ｉ／Ｏコントローラ７４０は、オーディオサブシステム７２０もしくはディスプレイサブシステム７３０、またはその両方の一部であるハードウェアを管理するように動作することができる。さらに、Ｉ／Ｏコントローラ７４０は、システム７００に接続する追加デバイス用の接続ポイントを示しており、この接続ポイントを介してユーザがシステムとやり取りし得る。例えば、システム７００に接続され得るデバイスには、マイクデバイス、スピーカもしくはステレオシステム、ビデオシステムなどのディスプレイデバイス、キーボードもしくはキーパッドデバイス、ボタン／スイッチ、または特定のアプリケーションと共に用いるカードリーダなどのデバイスといった他のＩ／Ｏデバイスが含まれ得る。

【0112】

上述したように、Ｉ／Ｏコントローラ７４０は、オーディオサブシステム７２０もしくはディスプレイサブシステム７３０またはその両方とやり取りすることができる。例えば、マイクなどのオーディオデバイスを介した入力で、システム７００の１つまたは複数のアプリケーションまたは機能に入力またはコマンドを提供することができる。さらに、オーディオ出力が、表示出力の代わりに、または表示出力に加えて提供され得る。別の例では、ディスプレイサブシステムがタッチスクリーンを含む場合、ディスプレイデバイスは入力デバイスの機能も果たし、Ｉ／Ｏコントローラ７４０によって少なくとも部分的に管理され得る。システム７００には、Ｉ／Ｏコントローラ７４０により管理されるＩ／Ｏ機能を提供するための追加のボタンまたはスイッチもあってよい。

【0113】

１つの例では、Ｉ／Ｏコントローラ７４０は、加速度計、カメラ、光センサなどの環境センサ、ジャイロスコープ、全地球測位システム（ＧＰＳ）、などのシステム７００に含まれ得るハードウェアまたはセンサ７１２といったデバイスを管理する。入力は、直接的なユーザインタラクションの一部である他に、システムの操作（ノイズにはフィルタリング、輝度検出にはディスプレイの調整、カメラにはフラッシュの適用などの機能といったもの）に影響を与える環境入力もシステムに提供することができる。

【0114】

１つの例では、システム７００は、バッテリ電力使用量、バッテリの充電、および省電力操作に関連した機能を管理する電源管理７５０を含む。電源管理７５０は、システム７００の各コンポーネントに電力を供給する電源７５２からの電力を管理する。１つの例では、電源７５２は、壁のコンセントに差し込むＡＣ／ＤＣ（交流／直流）変換アダプタを含む。そのようなＡＣ電源は、再生可能エネルギー（例えば、太陽エネルギー、動きに基づくエネルギー）であってよい。１つの例では、電源７５２はＤＣ電力だけを含み、このＤＣ電力は外付けのＡＣ／ＤＣ変換器などのＤＣ電源によって供給され得る。１つの例では、電源７５２は、充電場に近づけることによって充電するワイヤレス充電ハードウェアを含む。１つの例では、電源７５２は、内蔵のバッテリまたは燃料電池電源を含んでもよい。

【0115】

メモリサブシステム７６０は、情報をシステム７００に格納するためのメモリデバイス７６２を含む。メモリサブシステム７６０には、不揮発性（メモリデバイスへの電源が遮断されても状態が変わらない）または揮発性（メモリデバイスへの電源が遮断されると状態が不確定になる）のメモリデバイス、またはその組み合わせが含まれてよい。メモリ７６０は、アプリケーションデータ、ユーザデータ、音楽、写真、文書などのデータの他に、システム７００のアプリケーションおよび機能の実行に関連したシステムデータ（長期か、または一時的かを問わず）を格納することができる。１つの例では、メモリサブシステム７６０はメモリコントローラ７６４を含む（これは、システム７００の制御部の一部とみなされる可能性もあり、また潜在的にプロセッサ７１０の一部とみなされる可能性がある）。メモリコントローラ７６４は、メモリデバイス７６２へのアクセスを制御するためのコマンドを生成して発行するスケジューラを含む。

【0116】

接続性７７０は、システム７００が外部デバイスと通信することを可能にするためのハードウェアデバイス（例えば、無線もしくは有線のコネクタおよび通信ハードウェア、または有線ハードウェアと無線ハードウェアとの組み合わせ）と、ソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）とを含む。外部デバイスは別個のデバイスであってよく、他のコンピューティングデバイス、無線アクセスポイントまたは基地局などの他に、ヘッドセット、プリンタなどのデバイスといった周辺機器でもよい。１つの例では、システム７００は、メモリに記憶するために、またはディスプレイデバイスに表示するために、外部デバイスとデータを交換する。交換したデータには、データの読み出し、書き込み、または編集のためにメモリに格納されるデータ、またはすでにメモリに格納されているデータが含まれてよい。

【0117】

接続性７７０は、複数の異なるタイプの接続性を含んでよい。一般化するために、システム７００は、セルラ接続性７７２および無線接続性７７４と共に示されている。セルラ接続性７７２は一般に、無線キャリアにより提供されるセルラネットワーク接続性を指し、例えば、ＧＳＭ（登録商標）（移動体通信用グローバルシステム）またはその変形版もしくは派生版、ＣＤＭＡ（符号分割多元接続）またはその変形版もしくは派生版、ＴＤＭ（時分割多重化）またはその変形版もしくは派生版、ＬＴＥ（ロングタームエボリューション、「４Ｇ」とも呼ばれる）、５Ｇなどのセルラサービス規格によって提供される。無線接続性７７４は、セルラ方式ではない無線接続性を指し、パーソナルエリアネットワーク（Ｂｌｕｅｔｏｏｔｈ（登録商標）など）、ローカルエリアネットワーク（ＷｉＦｉ（登録商標）など）、もしくはワイドエリアネットワーク（ＷｉＭＡＸ（登録商標）など）などの無線通信、またはその組み合わせを含んでよい。無線通信は、非固体媒体を介した変調電磁放射を用いたデータの転送を指す。有線通信は、固体通信媒体を介して行われる。

【0118】

周辺接続７８０には、ハードウェアインタフェースおよびコネクタの他に、周辺接続を行うためのソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）が含まれる。システム７００は、他のコンピューティングデバイスへの周辺デバイス（「外へ」７８２）であること、またシステム７００に接続された周辺デバイス（「外から」７８４）も有することの両方の可能性があることが理解されるであろう。システム７００は一般に、システム７００のコンテンツを管理する（例えば、ダウンロードする、アップロードする、変更する、同期させる）などの目的で他のコンピューティングデバイスに接続するための「ドッキング」コネクタを有する。さらに、ドッキングコネクタにより、システム７００は、例えば、視聴覚システムなどのシステムに出力されるコンテンツをシステム７００が制御できるようにするいくつかの周辺機器に接続することが可能になり得る。

【0119】

専用ドッキングコネクタなどの独自の接続ハードウェアに加えて、システム７００は一般的なコネクタまたは規格ベースのコネクタを介して周辺接続７８０を形成することができる。一般的なタイプには、ユニバーサルシリアルバス（ＵＳＢ）コネクタ（これは、いくつかの異なるハードウェアインタフェースのうちのいずれかを含み得る）、ＭｉｎｉＤｉｓｐｌａｙＰｏｒｔ（ＭＤＰ）を含むＤｉｓｐｌａｙＰｏｒｔ、高精細度マルチメディアインタフェース（ＨＤＭＩ（登録商標））などのタイプが含まれてよい。

【0120】

一般に本明細書の説明に関連して、１つの例では、装置が、基板と、基板上のホストハードウェアとを含み、ホストハードウェアはメモリデバイスへのアクセスを管理するためにメモリ制御を実行し、メモリ制御は、メモリデバイスへの次のアクセスに対してページフォールトを生じさせるために、メモリデバイスのページテーブルエントリを変更し、ページテーブルエントリの変更後に低電力状態に入るようにメモリデバイスをトリガする。

【0121】

本装置の一例では、メモリデバイスはバイトアドレス指定可能なメモリデバイスを有する。本装置に関する前述したいずれかの例では、メモリデバイスは不揮発性メモリデバイスを有する。本装置に関する前述したいずれかの例では、メモリデバイスはＣＸＬ（コンピュートエクスプレスリンク）キャッシュ／メモリプロトコルインタフェース（ＣＰＩ）規格と互換性のあるメモリデバイスを有する。本装置に関する前述したいずれかの例では、メモリデバイスは３次元クロスポイント（３ＤＸＰ）メモリデバイスを有する。本装置に関する前述したいずれかの例では、ページテーブルを変更するメモリ制御は、ページテーブルからエントリを削除することなく、そのエントリを無効にするメモリ制御を含む。本装置に関する前述したいずれかの例では、エントリを無効にするメモリ制御は、ページテーブル内のメモリアドレス範囲用の現ビットインジケータを消去するメモリ制御を含む。本装置に関する前述したいずれかの例では、メモリデバイスがスレッショルド期間の間アイドルになっているとの判定に応答して、メモリ制御がページテーブルエントリを変更する。本装置に関する前述したいずれかの例では、ページテーブルを変更する前に、メモリ制御は、メモリデバイスの低電力状態がホストプロセッサをストールさせることになるウェイク遅延を有するかどうかを判定し、この低電力状態がホストプロセッサをストールさせることになるウェイク遅延を有するとの判定に応答して、ページテーブルを変更する。本装置に関する前述したいずれかの例では、ページテーブルを変更する前に、メモリ制御は、ロックされたページと関連したデータをメモリデバイスが格納しているかどうかを判定し、ロックされたページと関連したデータをメモリデバイスが格納していないとの判定のみに応答して、ページテーブルを変更する。

【0122】

一般に本明細書の説明に関連して、１つの例では、システムが、コヒーレントアクセスを用いて管理されるメモリデバイスと、メモリデバイスへのアクセスを管理するメモリ制御を実行するためのホストハードウェアとを含み、メモリ制御は、メモリデバイスへの次のアクセスに対してページフォールトを生じさせるために、メモリデバイスのページテーブルエントリを変更し、ページテーブルエントリの変更後に低電力状態に入るようにメモリデバイスをトリガする。

【0123】

本システムの一例では、メモリデバイスはバイトアドレス指定可能なメモリデバイスを有する。本システムに関する前述したいずれかの例では、メモリデバイスは不揮発性メモリデバイスを有する。本システムに関する前述したいずれかの例では、メモリデバイスはＣＸＬ（コンピュートエクスプレスリンク）キャッシュ／メモリプロトコルインタフェース（ＣＰＩ）規格と互換性のあるメモリデバイスを有する。本システムに関する前述したいずれかの例では、メモリデバイスは３次元クロスポイント（３ＤＸＰ）メモリデバイスを有する。本システムに関する前述したいずれかの例では、ページテーブルを変更するメモリ制御は、ページテーブルからエントリを削除することなく、そのエントリを無効にするメモリ制御を含む。本システムに関する前述したいずれかの例では、エントリを無効にするメモリ制御は、ページテーブル内のメモリアドレス範囲用の現ビットインジケータを消去するメモリ制御を含む。本システムに関する前述したいずれかの例では、メモリデバイスがスレッショルド期間の間アイドルになっているとの判定に応答して、メモリ制御がページテーブルエントリを変更する。本システムに関する前述したいずれかの例では、ページテーブルを変更する前に、メモリ制御は、メモリデバイスの低電力状態がホストプロセッサをストールさせることになるウェイク遅延を有するかどうかを判定し、この低電力状態がホストプロセッサをストールさせることになるウェイク遅延を有するとの判定に応答して、ページテーブルを変更する。本システムに関する前述したいずれかの例では、ページテーブルを変更する前に、メモリ制御は、ロックされたページと関連したデータをメモリデバイスが格納しているかどうかを判定し、ロックされたページと関連したデータをメモリデバイスが格納していないとの判定のみに応答して、ページテーブルを変更する。本システムに関する前述したいずれかの例では、ホストハードウェアは、ホストプロセッサ、ホストプロセッサに通信可能に結合されたディスプレイ、ホストプロセッサに通信可能に結合されたネットワークインタフェース、または本システムに電力を供給するバッテリへのインタフェースのうちの１つまたは複数を含む。

【0124】

一般に本明細書の説明に関連して、１つの例では、メモリデバイスを低電力状態にする方法が、コヒーレントアクセスを用いて管理されるメモリデバイスがスレッショルド期間の間アイドルになっていると判定する段階と、メモリデバイスへの次のアクセスに対してページフォールトを生じさせるために、メモリデバイスのページテーブルエントリを変更する段階と、ページテーブルエントリの変更後に低電力状態に入るようにメモリデバイスをトリガする段階とを含む。

【0125】

本方法の一例では、メモリデバイスはバイトアドレス指定可能なメモリデバイスを有する。本方法に関する前述したいずれかの例では、メモリデバイスは不揮発性メモリデバイスを有する。本方法に関する前述したいずれかの例では、メモリデバイスはＣＸＬ（コンピュートエクスプレスリンク）キャッシュ／メモリプロトコルインタフェース（ＣＰＩ）規格と互換性のあるメモリデバイスを有する。本方法に関する前述したいずれかの例では、メモリデバイスは３次元クロスポイント（３ＤＸＰ）メモリデバイスを有する。本方法に関する前述したいずれかの例では、ページテーブルを変更する段階は、ページテーブルからエントリを削除することなくエントリを無効にする段階を有する。本方法に関する前述したいずれかの例では、エントリを無効にする段階は、ページテーブル内のメモリアドレス範囲用の現ビットインジケータを消去する段階を有する。本方法に関する前述したいずれかの例では、ページテーブルを変更する段階の前に、メモリデバイスの低電力状態がホストプロセッサをストールさせることになるウェイク遅延を有するかどうかを判定し、この低電力状態がホストプロセッサをストールさせることになるウェイク遅延を有するとの判定に応答して、ページテーブルを変更する段階がある。本方法に関する前述したいずれかの例では、ページテーブルを変更する段階の前に、ロックされたページと関連したデータをメモリデバイスが格納しているかどうかを判定し、ロックされたページと関連したデータをメモリデバイスが格納していないとの判定のみに応答して、ページテーブルを変更する段階がある。

【0126】

一般に本明細書の説明に関連して、１つの例では、コンピュータ可読記憶媒体が、コンピュータ可読記憶媒体に格納された、プロセッサにより実行されると前述の２つの段落のうちのいずれかの例による方法をプロセッサに実行させる命令を含む。

【0127】

本明細書に示される各フロー図は、様々なプロセス動作のシーケンスに関する例を提供する。これらのフロー図は、ソフトウェアまたはファームウェアルーチンにより実行される操作の他に、物理的操作も示すことができる。フロー図は、有限ステートマシン（ＦＳＭ）の状態の実装例に関する一例を示すことができ、ＦＳＭはハードウェアおよび／またはソフトウェアで実装され得る。動作の順序は、特定のシーケンスまたは順序で示されているが、特に指定のない限り変更することができる。したがって、示された図は単に例として理解されるべきであり、このプロセスは異なる順序で行われてもよく、一部の動作が並列に行われてもよい。さらに、１つまたは複数の動作が省略されてもよく、したがって、全ての実装例が全ての動作を行うわけではない。

【0128】

様々な操作または機能が本明細書で説明されている限り、そのような操作または機能は、ソフトウェアコード、命令、コンフィグレーション、および／またはデータとして説明されても、または規定されてもよい。コンテンツは、直接的に実行可能なファイル（「オブジェクト」形式または「実行可能ファイル」形式）、ソースコード、または差分コード（「デルタ」コードまたは「パッチ」コード）であってもよい。本明細書に説明されていることに関するソフトウェアコンテンツは、コンテンツが格納されている製品を介して提供されても、または通信インタフェースを介してデータを送出するために通信インタフェースを操作する方法によって提供されてもよい。機械可読記憶媒体は、説明された機能または操作を機械に実行させることができ、機械（例えば、コンピューティングデバイス、電子システムなど）がアクセスできる形式で情報を格納するあらゆる機構、例えば、追記型／非追記型媒体（例えば、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光学式記憶媒体、フラッシュメモリデバイスなど）といった機構を含む。通信インタフェースは、別のデバイスと通信するためのハードワイヤード媒体、無線媒体、光媒体などのうちのいずれかにインタフェース接続するあらゆる機構、例えば、メモリバスインタフェース、プロセッサバスインタフェース、インターネット接続、ディスクコントローラなどといった機構を含む。通信インタフェースは、コンフィグレーションパラメータを提供することによって且つ／または通信インタフェースを準備するための信号を送出することによって、ソフトウェアコンテンツを記述するデータ信号を提供するように構成されてよい。通信インタフェースは、通信インタフェースに送出される１つまたは複数のコマンドもしくは信号を介してアクセスされてよい。

【0129】

本明細書で説明された様々なコンポーネントは、説明された操作または機能を実行するための手段であってよい。本明細書で説明された各コンポーネントは、ソフトウェア、ハードウェア、またはそれらの組み合わせを含む。各コンポーネントは、ソフトウェアモジュール、ハードウェアモジュール、専用ハードウェア（例えば、特定用途向けハードウェア、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）など）、埋め込み型コントローラ、ハードワイヤード回路などとして実装されてよい。

【0130】

本明細書で説明されていることに加えて、開示されていることおよび本発明の実装例に対して、その範囲から逸脱することなく様々な変更を行うことができる。したがって、本明細書における説明および例は、限定的な意味ではなく、例示的な意味で解釈されるべきである。本発明の範囲は、以下の特許請求の範囲を参照することによってのみ判断されるべきである。
［他の考え得る項目］
（項目１）
基板と、
前記基板上のホストハードウェアと
を備える装置であって、前記ホストハードウェアがメモリデバイスへのアクセスを管理するメモリ制御を実行し、前記メモリ制御が、前記メモリデバイスへの次のアクセスに対してページフォールトを生じさせるために、前記メモリデバイスのページテーブルエントリを変更し、前記ページテーブルエントリの前記変更の後に低電力状態に入るよう前記メモリデバイスをトリガする、装置。
（項目２）
前記メモリデバイスがバイトアドレス指定可能なメモリデバイスを有する、項目１に記載の装置。
（項目３）
前記メモリデバイスが不揮発性メモリデバイスを有する、項目２に記載の装置。
（項目４）
前記メモリデバイスがＣＸＬ（ｃｏｍｐｕｔｅ ｅｘｐｒｅｓｓ ｌｉｎｋ：コンピュートエクスプレスリンク）キャッシュ／メモリプロトコルインタフェース（ＣＰＩ）規格と互換性のあるメモリデバイスを有する、項目２に記載の装置。
（項目５）
前記メモリデバイスが３次元クロスポイント（３ＤＸＰ）メモリデバイスを有する、項目２に記載の装置。
（項目６）
前記ページテーブルを変更する前記メモリ制御が、前記ページテーブルから前記エントリを削除することなく、前記エントリを無効にする前記メモリ制御を含む、項目１に記載の装置。
（項目７）
前記エントリを無効にする前記メモリ制御が、前記ページテーブル内のメモリアドレス範囲用の現ビットインジケータを消去する前記メモリ制御を含む、項目６に記載の装置。
（項目８）
前記メモリデバイスがスレッショルド期間の間アイドルになっているとの判定に応答して、前記メモリ制御が前記ページテーブルエントリを変更する、項目１に記載の装置。
（項目９）
前記ページテーブルを変更する前に、前記メモリ制御が、前記メモリデバイスの前記低電力状態がホストプロセッサをストールさせることになるウェイク遅延を有するかどうかを判定し、前記低電力状態が前記ホストプロセッサをストールさせることになるウェイク遅延を有するとの判定に応答して、前記ページテーブルを変更する、項目１に記載の装置。
（項目１０）
前記ページテーブルを変更する前に、前記メモリ制御が、ロックされたページと関連したデータを前記メモリデバイスが格納しているかどうかを判定し、ロックされたページと関連したデータを前記メモリデバイスが格納していないとの判定のみに応答して、前記ページテーブルを変更する、項目１に記載の装置。
（項目１１）
コヒーレントアクセスを用いて管理されるメモリデバイスと、
前記メモリデバイスへのアクセスを管理するメモリ制御を実行するためのホストハードウェアと
を備えるシステムであって、前記メモリ制御が、前記メモリデバイスへの次のアクセスに対してページフォールトを生じさせるために、前記メモリデバイスのページテーブルエントリを変更し、前記ページテーブルエントリの前記変更の後に低電力状態に入るように前記メモリデバイスをトリガする、システム。
（項目１２）
前記メモリデバイスが不揮発性のバイトアドレス指定可能なメモリデバイスを有する、項目１１に記載のシステム。
（項目１３）
前記メモリデバイスがＣＸＬ（コンピュートエクスプレスリンク）キャッシュ／メモリプロトコルインタフェース（ＣＰＩ）規格と互換性のあるメモリデバイスを有する、項目１２に記載のシステム。
（項目１４）
前記メモリデバイスが３次元クロスポイント（３ＤＸＰ）メモリデバイスを有する、項目１２に記載のシステム。
（項目１５）
前記ページテーブルを変更する前記メモリ制御が、前記ページテーブルから前記エントリを削除することなく、前記エントリを無効にする前記メモリ制御を含む、項目１１に記載のシステム。
（項目１６）
前記メモリデバイスがスレッショルド期間の間アイドルになっているとの判定に応答して、前記メモリ制御が前記ページテーブルエントリを変更する、項目１１に記載のシステム。
（項目１７）
前記ホストハードウェアが、
ホストプロセッサ、
ホストプロセッサに通信可能に結合されたディスプレイ、
ホストプロセッサに通信可能に結合されたネットワークインタフェース、または
前記システムに電力を供給するバッテリへのインタフェース
のうちの１つまたは複数を含む、項目１１に記載のシステム。
（項目１８）
メモリデバイスを低電力状態にする方法であって、
コヒーレントアクセスを用いて管理されるメモリデバイスがスレッショルド期間の間アイドルになっていると判定する段階と、
前記メモリデバイスへの次のアクセスに対してページフォールトを生じさせるために、前記メモリデバイスのページテーブルエントリを変更する段階と、
前記ページテーブルエントリを変更した後に低電力状態に入るように前記メモリデバイスをトリガする段階と
を備える方法。
（項目１９）
前記メモリデバイスがＣＸＬ（コンピュートエクスプレスリンク）キャッシュ／メモリプロトコルインタフェース（ＣＰＩ）規格と互換性のあるメモリデバイスを有する、項目１８に記載の方法。
（項目２０）
前記ページテーブルを変更する段階が、前記ページテーブルから前記エントリを削除することなく前記エントリを無効にする段階を有する、項目１８に記載の方法。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【外国語明細書】