ホーム > 特許ランキング > ＳＫ ｈｙｎｉｘ Ｉｎｃ．
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022162974
(43)【公開日】2022-10-25
(54)【発明の名称】イメージセンシング装置及びその動作方法
(51)【国際特許分類】
H04N 5/3745 20110101AFI20221018BHJP
【ＦＩ】
H04N5/3745 500
【審査請求】未請求
【請求項の数】22
【出願形態】ＯＬ
(21)【出願番号】P 2022044132
(22)【出願日】2022-03-18
(31)【優先権主張番号】10-2021-0047962
(32)【優先日】2021-04-13
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】310024033
【氏名又は名称】エスケーハイニックス株式会社
【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．
【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ－ｄａｅｒｏ，Ｂｕｂａｌ－ｅｕｂ，Ｉｃｈｅｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000796
【氏名又は名称】弁理士法人三枝国際特許事務所
(72)【発明者】
【氏名】ソン ジョン ウン
(72)【発明者】
【氏名】クォン オ ジュン
(72)【発明者】
【氏名】パク ユ ジン
(72)【発明者】
【氏名】ソ ソン ウク
(72)【発明者】
【氏名】シン ミン ソク
(72)【発明者】
【氏名】イ ソン ヨン
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CY17
5C024EX13
5C024GX03
5C024GX16
5C024GX18
5C024GY31
5C024HX23
5C024HX24
5C024HX29
5C024HX32
5C024HX50
(57)【要約】
【課題】複数のピクセル信号を１回のＡ／Ｄ変換動作を介して変換できるイメージセンシング装置を提供する。
【解決手段】基準ランプ信号ＶＲＡＭＰＩをランプ信号ＶＲＥＦＰとしてサンプリングするための第１のサンプリング回路Ｃ０と、第１及び第２の制御信号ＳＷ＿Ａ，ＳＷ＿Ｂに基づいて第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとを共通ノードＣＮに順次出力するためのスイッチング回路ＳＣと、共通ノードＣＮを介して順次出力される第１及び第２のピクセル信号ＶＩＮを測定信号ＶＩＮＮとしてサンプリングするための第２のサンプリング回路Ｃ１と、ランプ信号ＶＲＥＦＰと測定信号ＶＩＮＮとを比較し、その比較結果に対応する比較信号ＶＯＵＴＰを生成するための比較回路１７１と、比較信号ＶＯＵＴＰとクロック信号ＣＬＫとに基づいて前記測定信号の電圧レベルに対応するカウント信号を生成するためのカウント回路１７３とを備える。
【選択図】図３
【解決手段】基準ランプ信号ＶＲＡＭＰＩをランプ信号ＶＲＥＦＰとしてサンプリングするための第１のサンプリング回路Ｃ０と、第１及び第２の制御信号ＳＷ＿Ａ，ＳＷ＿Ｂに基づいて第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとを共通ノードＣＮに順次出力するためのスイッチング回路ＳＣと、共通ノードＣＮを介して順次出力される第１及び第２のピクセル信号ＶＩＮを測定信号ＶＩＮＮとしてサンプリングするための第２のサンプリング回路Ｃ１と、ランプ信号ＶＲＥＦＰと測定信号ＶＩＮＮとを比較し、その比較結果に対応する比較信号ＶＯＵＴＰを生成するための比較回路１７１と、比較信号ＶＯＵＴＰとクロック信号ＣＬＫとに基づいて前記測定信号の電圧レベルに対応するカウント信号を生成するためのカウント回路１７３とを備える。
【選択図】図３
【特許請求の範囲】
【請求項1】
基準ランプ信号をランプ信号としてサンプリングするための第１のサンプリング回路と、
第１及び第２の制御信号に基づいて第１のピクセル信号と第２のピクセル信号とを共通ノードに順次出力するためのスイッチング回路と、
前記共通ノードを介して順次出力される第１及び第２のピクセル信号を測定信号としてサンプリングするための第２のサンプリング回路と、
前記ランプ信号と前記測定信号とを比較し、比較結果に対応する比較信号を生成するための比較回路と、
前記比較信号とクロック信号とに基づいて前記測定信号の電圧レベルに対応するカウント信号を生成するためのカウント回路と、
を備えるイメージセンシング装置。
第１及び第２の制御信号に基づいて第１のピクセル信号と第２のピクセル信号とを共通ノードに順次出力するためのスイッチング回路と、
前記共通ノードを介して順次出力される第１及び第２のピクセル信号を測定信号としてサンプリングするための第２のサンプリング回路と、
前記ランプ信号と前記測定信号とを比較し、比較結果に対応する比較信号を生成するための比較回路と、
前記比較信号とクロック信号とに基づいて前記測定信号の電圧レベルに対応するカウント信号を生成するためのカウント回路と、
を備えるイメージセンシング装置。
【請求項2】
前記測定信号は、前記第１のピクセル信号と前記第２のピクセル信号との間の電圧レベル差に対応する電圧レベルを有する請求項１に記載のイメージセンシング装置。
【請求項3】
前記スイッチング回路は、
前記第１の制御信号に基づいて、シングルローリング（ｒｏｌｌｉｎｇ）読み出し区間のうち、オートゼロイング（ａｕｔｏ ｚｅｒｏｉｎｇ）区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、いずれか１つを前記共通ノードに出力するための第１のスイッチング素子と、
前記第２の制御信号に基づいて、前記シングルローリング読み出し区間のうち、変換区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、残りの１つを前記共通ノードに出力するための第２のスイッチング素子と、
を備える請求項１に記載のイメージセンシング装置。
前記第１の制御信号に基づいて、シングルローリング（ｒｏｌｌｉｎｇ）読み出し区間のうち、オートゼロイング（ａｕｔｏ ｚｅｒｏｉｎｇ）区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、いずれか１つを前記共通ノードに出力するための第１のスイッチング素子と、
前記第２の制御信号に基づいて、前記シングルローリング読み出し区間のうち、変換区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、残りの１つを前記共通ノードに出力するための第２のスイッチング素子と、
を備える請求項１に記載のイメージセンシング装置。
【請求項4】
前記比較回路は、
前記ランプ信号を受信する非反転入力端と、
前記測定信号を受信する反転入力端と、
前記比較信号を出力する出力端と、
を備える請求項１に記載のイメージセンシング装置。
前記ランプ信号を受信する非反転入力端と、
前記測定信号を受信する反転入力端と、
前記比較信号を出力する出力端と、
を備える請求項１に記載のイメージセンシング装置。
【請求項5】
被写体との距離を表す前記第１及び第２のピクセル信号を生成するためのピクセル対をさらに含む請求項１に記載のイメージセンシング装置。
【請求項6】
第１の基準ランプ信号を第１のランプ信号としてサンプリングするための第１のサンプリング回路と、
第２の基準ランプ信号を第２のランプ信号としてサンプリングするための第２のサンプリング回路と、
第１及び第２の制御信号に基づいて第１のピクセル信号と第２のピクセル信号とを第１の順序によって第１の共通ノードに出力するための第１のスイッチング回路と、
前記第１の共通ノードを介して出力される第１及び第２のピクセル信号を第１の測定信号としてサンプリングするための第３のサンプリング回路と、
第３及び第４の制御信号に基づいて前記第１のピクセル信号と前記第２のピクセル信号とを第２の順序（前記第１の順序と反対である）によって第２の共通ノードに出力するための第２のスイッチング回路と、
前記第２の共通ノードを介して出力される第１及び第２のピクセル信号を第２の測定信号としてサンプリングするための第４のサンプリング回路と、
前記第１のランプ信号と前記第２のランプ信号と前記第１の測定信号と前記第２の測定信号とを同時に比較し、比較結果に対応する比較信号を生成するための比較回路と、
前記比較信号とクロック信号とに基づいて前記第１の測定信号の電圧レベルと前記第２の測定信号の電圧レベルとに対応するカウント信号を生成するためのカウント回路と、
を備えるイメージセンシング装置。
第２の基準ランプ信号を第２のランプ信号としてサンプリングするための第２のサンプリング回路と、
第１及び第２の制御信号に基づいて第１のピクセル信号と第２のピクセル信号とを第１の順序によって第１の共通ノードに出力するための第１のスイッチング回路と、
前記第１の共通ノードを介して出力される第１及び第２のピクセル信号を第１の測定信号としてサンプリングするための第３のサンプリング回路と、
第３及び第４の制御信号に基づいて前記第１のピクセル信号と前記第２のピクセル信号とを第２の順序（前記第１の順序と反対である）によって第２の共通ノードに出力するための第２のスイッチング回路と、
前記第２の共通ノードを介して出力される第１及び第２のピクセル信号を第２の測定信号としてサンプリングするための第４のサンプリング回路と、
前記第１のランプ信号と前記第２のランプ信号と前記第１の測定信号と前記第２の測定信号とを同時に比較し、比較結果に対応する比較信号を生成するための比較回路と、
前記比較信号とクロック信号とに基づいて前記第１の測定信号の電圧レベルと前記第２の測定信号の電圧レベルとに対応するカウント信号を生成するためのカウント回路と、
を備えるイメージセンシング装置。
【請求項7】
前記第１の測定信号は、前記第２のピクセル信号の電圧レベルから前記第１のピクセル信号の電圧レベルが差し引かれた第１の電圧レベルを有し、
前記第２の測定信号は、前記第１のピクセル信号の前記電圧レベルから前記第２のピクセル信号の前記電圧レベルが差し引かれた第２の電圧レベルを有する請求項６に記載のイメージセンシング装置。
前記第２の測定信号は、前記第１のピクセル信号の前記電圧レベルから前記第２のピクセル信号の前記電圧レベルが差し引かれた第２の電圧レベルを有する請求項６に記載のイメージセンシング装置。
【請求項8】
前記第１のスイッチング回路は、
前記第１の制御信号に基づいて、シングルローリング（ｒｏｌｌｉｎｇ）読み出し区間のうち、オートゼロイング（ａｕｔｏ ｚｅｒｏｉｎｇ）区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、いずれか１つを前記第１の共通ノードに出力するための第１のスイッチング素子と、
前記第２の制御信号に基づいて、前記シングルローリング読み出し区間のうち、変換区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、残りの１つを前記第１の共通ノードに出力するための第２のスイッチング素子と、
を備え、
前記第２のスイッチング回路は、
前記第３の制御信号に基づいて、前記シングルローリング読み出し区間のうち、前記オートゼロイング区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、前記残りの１つを前記第２の共通ノードに出力するための第３のスイッチング素子と、
前記第４の制御信号に基づいて、前記シングルローリング読み出し区間のうち、前記変換区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうちいずれか１つを前記第２の共通ノードに出力するための第４のスイッチング素子と、
を備える請求項６に記載のイメージセンシング装置。
前記第１の制御信号に基づいて、シングルローリング（ｒｏｌｌｉｎｇ）読み出し区間のうち、オートゼロイング（ａｕｔｏ ｚｅｒｏｉｎｇ）区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、いずれか１つを前記第１の共通ノードに出力するための第１のスイッチング素子と、
前記第２の制御信号に基づいて、前記シングルローリング読み出し区間のうち、変換区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、残りの１つを前記第１の共通ノードに出力するための第２のスイッチング素子と、
を備え、
前記第２のスイッチング回路は、
前記第３の制御信号に基づいて、前記シングルローリング読み出し区間のうち、前記オートゼロイング区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、前記残りの１つを前記第２の共通ノードに出力するための第３のスイッチング素子と、
前記第４の制御信号に基づいて、前記シングルローリング読み出し区間のうち、前記変換区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうちいずれか１つを前記第２の共通ノードに出力するための第４のスイッチング素子と、
を備える請求項６に記載のイメージセンシング装置。
【請求項9】
前記比較回路は、
前記第１のランプ信号を受信する第１の非反転入力端と、
前記第１の測定信号を受信する第１の反転入力端と、
前記第２の測定信号を受信する第２の非反転入力端と、
前記第２のランプ信号を受信する第２の反転入力端と、
前記比較信号を出力する出力端と、
を備える請求項６に記載のイメージセンシング装置。
前記第１のランプ信号を受信する第１の非反転入力端と、
前記第１の測定信号を受信する第１の反転入力端と、
前記第２の測定信号を受信する第２の非反転入力端と、
前記第２のランプ信号を受信する第２の反転入力端と、
前記比較信号を出力する出力端と、
を備える請求項６に記載のイメージセンシング装置。
【請求項10】
前記第１及び第２のランプ信号は、同じランピング範囲で互いに反対方向にランピングする請求項６に記載のイメージセンシング装置。
【請求項11】
被写体との距離を表す前記第１及び第２のピクセル信号を生成するためのピクセル対をさらに含む請求項６に記載のイメージセンシング装置。
【請求項12】
第１及び第２のピクセル信号を生成するピクセル対と、
１回のＡ／Ｄ（ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ）変換動作を介して前記第１及び第２のピクセル信号の電圧レベル差に対応する距離（ｄｅｐｔｈ）情報信号を生成するための信号変換器と、
を備えるイメージセンシング装置。
１回のＡ／Ｄ（ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ）変換動作を介して前記第１及び第２のピクセル信号の電圧レベル差に対応する距離（ｄｅｐｔｈ）情報信号を生成するための信号変換器と、
を備えるイメージセンシング装置。
【請求項13】
前記信号変換器は、
基準ランプ信号をランプ信号としてサンプリングするための第１のサンプリング回路と、
第１及び第２の制御信号に基づいて前記第１のピクセル信号と前記第２のピクセル信号とを共通ノードに順次出力するためのスイッチング回路と、
前記共通ノードを介して順次出力される第１及び第２のピクセル信号を測定信号としてサンプリングするための第２のサンプリング回路と、
前記ランプ信号と前記測定信号とを比較し、比較結果に対応する比較信号を生成するための比較回路と、
前記比較信号とクロック信号とに基づいて前記測定信号の電圧レベルに対応するカウント信号を前記距離情報信号として生成するためのカウント回路と、
を備える請求項１２に記載のイメージセンシング装置。
基準ランプ信号をランプ信号としてサンプリングするための第１のサンプリング回路と、
第１及び第２の制御信号に基づいて前記第１のピクセル信号と前記第２のピクセル信号とを共通ノードに順次出力するためのスイッチング回路と、
前記共通ノードを介して順次出力される第１及び第２のピクセル信号を測定信号としてサンプリングするための第２のサンプリング回路と、
前記ランプ信号と前記測定信号とを比較し、比較結果に対応する比較信号を生成するための比較回路と、
前記比較信号とクロック信号とに基づいて前記測定信号の電圧レベルに対応するカウント信号を前記距離情報信号として生成するためのカウント回路と、
を備える請求項１２に記載のイメージセンシング装置。
【請求項14】
前記測定信号は、前記第１のピクセル信号と前記第２のピクセル信号との間の電圧レベル差に対応する電圧レベルを有する請求項１３に記載のイメージセンシング装置。
【請求項15】
前記スイッチング回路は、
前記第１の制御信号に基づいて、シングルローリング（ｒｏｌｌｉｎｇ）読み出し区間のうち、オートゼロイング（ａｕｔｏ ｚｅｒｏｉｎｇ）区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、いずれか１つを前記共通ノードに出力するための第１のスイッチング素子と、
前記第２の制御信号に基づいて、前記シングルローリング読み出し区間のうち、変換区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、残りの１つを前記共通ノードに出力するための第２のスイッチング素子と、
を備える請求項１３に記載のイメージセンシング装置。
前記第１の制御信号に基づいて、シングルローリング（ｒｏｌｌｉｎｇ）読み出し区間のうち、オートゼロイング（ａｕｔｏ ｚｅｒｏｉｎｇ）区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、いずれか１つを前記共通ノードに出力するための第１のスイッチング素子と、
前記第２の制御信号に基づいて、前記シングルローリング読み出し区間のうち、変換区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、残りの１つを前記共通ノードに出力するための第２のスイッチング素子と、
を備える請求項１３に記載のイメージセンシング装置。
【請求項16】
前記比較回路は、
前記ランプ信号を受信する非反転入力端と、
前記測定信号を受信する反転入力端と、
前記比較信号を出力する出力端と、
を備える請求項１３に記載のイメージセンシング装置。
前記ランプ信号を受信する非反転入力端と、
前記測定信号を受信する反転入力端と、
前記比較信号を出力する出力端と、
を備える請求項１３に記載のイメージセンシング装置。
【請求項17】
前記信号変換器は、
第１の基準ランプ信号を第１のランプ信号としてサンプリングするための第１のサンプリング回路と、
第２の基準ランプ信号を第２のランプ信号としてサンプリングするための第２のサンプリング回路と、
第１及び第２の制御信号に基づいて前記第１のピクセル信号と前記第２のピクセル信号とを第１の順序によって第１の共通ノードに出力するための第１のスイッチング回路と、
前記第１の共通ノードを介して出力される第１及び第２のピクセル信号を第１の測定信号としてサンプリングするための第３のサンプリング回路と、
第３及び第４の制御信号に基づいて前記第１のピクセル信号と前記第２のピクセル信号とを第２の順序（前記第１の順序と反対である）によって第２の共通ノードに出力するための第２のスイッチング回路と、
前記第２の共通ノードを介して出力される第１及び第２のピクセル信号を第２の測定信号としてサンプリングするための第４のサンプリング回路と、
前記第１のランプ信号と前記第２のランプ信号と前記第１の測定信号と前記第２の測定信号とを同時に比較し、比較結果に対応する比較信号を生成するための比較回路と、
前記比較信号とクロック信号とに基づいて前記第１の測定信号の電圧レベルと前記第２の測定信号の電圧レベルとに対応するカウント信号を前記距離情報信号として生成するためのカウント回路と、
を備える請求項１２に記載のイメージセンシング装置。
第１の基準ランプ信号を第１のランプ信号としてサンプリングするための第１のサンプリング回路と、
第２の基準ランプ信号を第２のランプ信号としてサンプリングするための第２のサンプリング回路と、
第１及び第２の制御信号に基づいて前記第１のピクセル信号と前記第２のピクセル信号とを第１の順序によって第１の共通ノードに出力するための第１のスイッチング回路と、
前記第１の共通ノードを介して出力される第１及び第２のピクセル信号を第１の測定信号としてサンプリングするための第３のサンプリング回路と、
第３及び第４の制御信号に基づいて前記第１のピクセル信号と前記第２のピクセル信号とを第２の順序（前記第１の順序と反対である）によって第２の共通ノードに出力するための第２のスイッチング回路と、
前記第２の共通ノードを介して出力される第１及び第２のピクセル信号を第２の測定信号としてサンプリングするための第４のサンプリング回路と、
前記第１のランプ信号と前記第２のランプ信号と前記第１の測定信号と前記第２の測定信号とを同時に比較し、比較結果に対応する比較信号を生成するための比較回路と、
前記比較信号とクロック信号とに基づいて前記第１の測定信号の電圧レベルと前記第２の測定信号の電圧レベルとに対応するカウント信号を前記距離情報信号として生成するためのカウント回路と、
を備える請求項１２に記載のイメージセンシング装置。
【請求項18】
前記第１の測定信号は、前記第２のピクセル信号の電圧レベルから前記第１のピクセル信号の電圧レベルが差し引かれた第１の電圧レベルを有し、
前記第２の測定信号は、前記第１のピクセル信号の前記電圧レベルから前記第２のピクセル信号の前記電圧レベルが差し引かれた第２の電圧レベルを有する請求項１７に記載のイメージセンシング装置。
前記第２の測定信号は、前記第１のピクセル信号の前記電圧レベルから前記第２のピクセル信号の前記電圧レベルが差し引かれた第２の電圧レベルを有する請求項１７に記載のイメージセンシング装置。
【請求項19】
前記第１のスイッチング回路は、
前記第１の制御信号に基づいて、シングルローリング（ｒｏｌｌｉｎｇ）読み出し区間のうち、オートゼロイング（ａｕｔｏ ｚｅｒｏｉｎｇ）区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、いずれか１つを前記第１の共通ノードに出力するための第１のスイッチング素子と、
前記第２の制御信号に基づいて、前記シングルローリング読み出し区間のうち、変換区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、残りの１つを前記第１の共通ノードに出力するための第２のスイッチング素子と、
を備え、
前記第２のスイッチング回路は、
前記第３の制御信号に基づいて、前記シングルローリング読み出し区間のうち、前記オートゼロイング区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、前記残りの１つを前記第２の共通ノードに出力するための第３のスイッチング素子と、
前記第４の制御信号に基づいて、前記シングルローリング読み出し区間のうち、前記変換区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうちいずれか１つを前記第２の共通ノードに出力するための第４のスイッチング素子と、
を備える請求項１７に記載のイメージセンシング装置。
前記第１の制御信号に基づいて、シングルローリング（ｒｏｌｌｉｎｇ）読み出し区間のうち、オートゼロイング（ａｕｔｏ ｚｅｒｏｉｎｇ）区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、いずれか１つを前記第１の共通ノードに出力するための第１のスイッチング素子と、
前記第２の制御信号に基づいて、前記シングルローリング読み出し区間のうち、変換区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、残りの１つを前記第１の共通ノードに出力するための第２のスイッチング素子と、
を備え、
前記第２のスイッチング回路は、
前記第３の制御信号に基づいて、前記シングルローリング読み出し区間のうち、前記オートゼロイング区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうち、前記残りの１つを前記第２の共通ノードに出力するための第３のスイッチング素子と、
前記第４の制御信号に基づいて、前記シングルローリング読み出し区間のうち、前記変換区間の間、前記第１のピクセル信号と前記第２のピクセル信号のうちいずれか１つを前記第２の共通ノードに出力するための第４のスイッチング素子と、
を備える請求項１７に記載のイメージセンシング装置。
【請求項20】
前記比較回路は、
前記第１のランプ信号を受信する第１の非反転入力端と、
前記第１の測定信号を受信する第１の反転入力端と、
前記第２の測定信号を受信する第２の非反転入力端と、
前記第２のランプ信号を受信する第２の反転入力端と、
前記比較信号を出力する出力端と、
を備える請求項１７に記載のイメージセンシング装置。
前記第１のランプ信号を受信する第１の非反転入力端と、
前記第１の測定信号を受信する第１の反転入力端と、
前記第２の測定信号を受信する第２の非反転入力端と、
前記第２のランプ信号を受信する第２の反転入力端と、
前記比較信号を出力する出力端と、
を備える請求項１７に記載のイメージセンシング装置。
【請求項21】
前記第１及び第２のランプ信号は、同じランピング範囲で互いに反対方向にランピングする請求項１７に記載のイメージセンシング装置。
【請求項22】
基準ランプ信号をランプ信号としてサンプリングするステップと、
被写体との距離（ｄｅｐｔｈ）を表す一対のピクセル信号を測定信号として順次サンプリングするステップと、
前記ランプ信号と前記測定信号とに基づいて前記一対のピクセル信号の間の電圧差に対応する比較信号を生成するステップと、
前記比較信号に基づいて距離情報信号を生成するステップと、
を含むイメージセンシング装置の動作方法。
被写体との距離（ｄｅｐｔｈ）を表す一対のピクセル信号を測定信号として順次サンプリングするステップと、
前記ランプ信号と前記測定信号とに基づいて前記一対のピクセル信号の間の電圧差に対応する比較信号を生成するステップと、
前記比較信号に基づいて距離情報信号を生成するステップと、
を含むイメージセンシング装置の動作方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体設計技術に関し、より詳細には、イメージセンシング装置及びその動作方法に関する。
【背景技術】
【0002】
イメージセンシング装置は、光に反応する半導体の性質を利用してイメージをキャプチャ（ｃａｐｔｕｒｅ）する素子である。イメージセンシング装置は、大別してＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）を用いたイメージセンシング装置と、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いたイメージセンシング装置とに区分されることができる。近年、アナログ及びデジタル制御回路を１つの集積回路（ＩＣ）上に直接実現できるという長所により、ＣＭＯＳを用いたイメージセンシング装置が多用されている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明の実施形態は、複数のピクセル信号を１回のＡ／Ｄ（ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ）変換動作を介して変換できるイメージセンシング装置及びその動作方法を提供する。
【課題を解決するための手段】
【0004】
本発明の一側面によれば、イメージセンシング装置は、基準ランプ信号をランプ信号としてサンプリングするための第１のサンプリング回路と、第１及び第２の制御信号に基づいて第１のピクセル信号と第２のピクセル信号とを共通ノードに順次出力するためのスイッチング回路と、前記共通ノードを介して順次出力される第１及び第２のピクセル信号を測定信号としてサンプリングするための第２のサンプリング回路と、前記ランプ信号と前記測定信号とを比較し、その比較結果に対応する比較信号を生成するための比較回路と、前記比較信号とクロック信号とに基づいて前記測定信号の電圧レベルに対応するカウント信号を生成するためのカウント回路とを備えることができる。
【0005】
前記測定信号は、前記第１のピクセル信号と前記第２のピクセル信号との間の電圧レベル差に対応する電圧レベルを有することができる。
【0006】
本発明の他の側面によれば、イメージセンシング装置は、第１の基準ランプ信号を第１のランプ信号としてサンプリングするための第１のサンプリング回路と、第２の基準ランプ信号を第２のランプ信号としてサンプリングするための第２のサンプリング回路と、第１及び第２の制御信号に基づいて第１のピクセル信号と第２のピクセル信号とを第１の順序によって第１の共通ノードに出力するための第１のスイッチング回路と、前記第１の共通ノードを介して出力される第１及び第２のピクセル信号を第１の測定信号としてサンプリングするための第３のサンプリング回路と、第３及び第４の制御信号に基づいて前記第１のピクセル信号と前記第２のピクセル信号とを第２の順序（前記第１の順序と反対である）によって第２の共通ノードに出力するための第２のスイッチング回路と、前記第２の共通ノードを介して出力される第１及び第２のピクセル信号を第２の測定信号としてサンプリングするための第４のサンプリング回路と、前記第１のランプ信号と前記第２のランプ信号と前記第１の測定信号と前記第２の測定信号とを第１ないし第４の入力端を介して各々受信し、前記第１のランプ信号と前記第２のランプ信号と前記第１の測定信号と前記第２の測定信号とを同時に比較し、その比較結果に対応する比較信号を生成するための比較回路と、前記比較信号とクロック信号とに基づいて前記第１の測定信号の電圧レベルと前記第２の測定信号の電圧レベルとが適用されたカウント信号を生成するためのカウント回路とを備えることができる。
【0007】
前記第１の測定信号は、前記第２のピクセル信号の電圧レベルから前記第１のピクセル信号の電圧レベルが差し引かれた第１の電圧レベルを有することができ、前記第２の測定信号は、前記第１のピクセル信号の前記電圧レベルから前記第２のピクセル信号の前記電圧レベルが差し引かれた第２の電圧レベルを有することができる。
【0008】
本発明のさらに他の側面によれば、イメージセンシング装置は、第１及び第２のピクセル信号を生成するピクセル対と、１回のＡ／Ｄ（ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ）変換動作を介して前記第１及び第２のピクセル信号の電圧レベル差に対応する距離（ｄｅｐｔｈ）情報信号を生成するための信号変換器とを備えることができる。
【0009】
本発明のさらに他の側面によれば、イメージセンシング装置の動作方法は、基準ランプ信号をランプ信号としてサンプリングするステップと、被写体との距離（ｄｅｐｔｈ）を表す一対のピクセル信号を測定信号として順次サンプリングするステップと、前記ランプ信号と前記測定信号とに基づいて前記一対のピクセル信号の間の電圧差に対応する比較信号を生成するステップと、前記比較信号に基づいて距離情報信号を生成するステップとを含むことができる。
【発明の効果】
【0010】
本発明の実施形態は、複数のピクセル信号を１回のＡ／Ｄ（ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ）変換動作を介して変換することにより、前記Ａ／Ｄ変換と関連した回路（すなわち、信号変換器）の面積を減らすことができ、前記Ａ／Ｄ変換の際、時間所要及び電力消費を減らすことができるという効果がある。
【図面の簡単な説明】
【0011】
【図1】本発明の実施形態に係るイメージセンシング装置のブロック構成図である。
【発明を実施するための形態】
【0012】
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の実施形態を添付図面を参照して説明する。
【0013】
そして、明細書全体において、ある部分が他の部分と「接続」されているとするとき、これは、「直接的に接続」されている場合だけでなく、その中間に他の素子を挟んで「電気的に接続」されている場合も含む。また、ある部分がある構成要素を「含む」または「備える」とするとき、これは、特に反対される記載がない限り、他の構成要素を除くことでなく、他の構成要素をさらに含むか、備えることができるということを意味する。また、明細書全体の記載において、一部構成要素を単数型に記載したとして、本発明がそれに限定されるものではなく、当該構成要素が複数個からなり得ることが分かるであろう。
【0014】
図１には、本発明の実施形態に係るイメージセンシング装置がブロック構成図で示されている。
【0015】
図１に示すように、イメージセンシング装置１００は、ＴＯＦ（ｔｉｍｅ ｏｆ ｆｌｉｇｈｔ）方式を利用して被写体２００との距離（ｄｅｐｔｈ）を表わす距離情報信号ＤＯＵＴを生成できる。例えば、イメージセンシング装置１００は、被写体２００に出力される第１の光信号ＭＳと被写体２００から反射される第２の光信号ＲＳとの位相差を検出することにより距離情報信号ＤＯＵＴを生成できる。
【0016】
イメージセンシング装置１００は、光発信機１１０、ロー（ｒｏｗ）コントローラ１３０、位相コントローラ１４０、ピクセルアレイ１５０、ランプ信号生成器１６０、及び信号変換器１７０を備えることができる。
【0017】
光発信機１１０は、被写体２００に第１の光信号ＭＳを出力することができる。例えば、第１の光信号ＭＳは、周期的にトグルする周期信号であることができる。第１の光信号ＭＳは、被写体２００から反射されて第２の光信号ＲＳとしてピクセルアレイ１５０により受信されることができる。
【0018】
ロー（ｒｏｗ）コントローラ１３０は、ピクセルアレイ１５０をロー別に制御するための複数のロー制御信号ＣＴＲＬｓを生成できる。例えば、ローコントローラ１３０は、ピクセルアレイ１５０の第１のローに配列されたピクセルを制御するための第１のロー制御信号を生成でき、ピクセルアレイ１５０の第ｎのローに配列されたピクセルを制御するための第ｎのロー制御信号を生成できる（ただし、「ｎ」は、２より大きい自然数）。
【0019】
位相コントローラ１４０は、互いに異なる位相を有する第１及び第２の制御信号ＭＩＸＡ、ＭＩＸＢを生成できる。例えば、第１及び第２の制御信号ＭＩＸＡ、ＭＩＸＢは、１８０度の位相差を有することができる。第１及び第２の制御信号ＭＩＸＡ、ＭＩＸＢは、第１の光信号ＭＳと同じ周期を有し、第１及び第２の制御信号ＭＩＸＡ、ＭＩＸＢのうち、いずれか１つは、第１の光信号ＭＳと同じ位相を有することができる。
【0020】
ピクセルアレイ１５０は、第２の光信号ＲＳ、複数のロー制御信号ＣＴＲＬｓ、第１及び第２の制御信号ＭＩＸＡ、ＭＩＸＢを受信し、複数のピクセル信号ＶＰＸｓを生成できる。ピクセルアレイ１５０は、第２の光信号ＲＳを受信するとき、周辺光（ｂａｃｋｇｒｏｕｎｄ ｌｉｇｈｔ）を共に受信することができる。ピクセルアレイ１５０は、被写体２００との距離を測定するための少なくとも１つのピクセル対を含むことができる。例えば、前記ピクセル対は、複数のロー制御信号ＣＴＲＬｓに基づいて選択されることができ、第１及び第２の制御信号ＭＩＸＡ、ＭＩＸＢと第２の光信号ＲＳとに基づいて第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢを生成できる。第１及び第２の制御信号ＭＩＸＡ、ＭＩＸＢは、１８０度位相差を有する信号であることができる。前記ピクセル対は、図２を参照してより詳細に説明する。
【0021】
ランプ信号生成器１６０は、少なくとも１つの基準ランプ信号を生成できる。一例によれば、ランプ信号生成器１６０は、基準ランプ信号ＶＲＡＭＰＩを生成できる。他の例によれば、ランプ信号生成器１６０は、第１及び第２の基準ランプ信号ＶＲＡＭＰＩ、ＶＲＡＭＰＩＩを生成できる。第１の基準ランプ信号ＶＲＡＭＰ１と第２の基準ランプ信号ＶＲＡＭＰＩＩとは、同じランピング範囲で互いに反対方向にランピングすることができる。
【0022】
信号変換器１７０は、前記少なくとも１つの基準ランプ信号と複数のピクセル信号ＶＰＸｓとに基づいて距離情報信号ＤＯＵＴを生成できる。例えば、信号変換器１７０は、１回のＡ／Ｄ（ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ）変換動作を介して第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢ間の電圧レベル差に対応する距離情報信号ＤＯＵＴを生成できる。
【0023】
【0024】
図２に示すように、前記ピクセル対は、第１のピクセルＴＡＰＡ、及び第２のピクセルＴＡＰＢを含むことができる。第１及び第２の制御信号ＭＩＸＡ、ＭＩＸＢを受信する前記ピクセル対は、被写体２００との距離（ｄｅｐｔｈ）を表す第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢを生成できる。
【0025】
第１のピクセルＴＡＰＡは、リセット信号ＲＸ、伝達信号ＴＸ、選択信号ＳＸ、及び第１の制御信号ＭＩＸＡに基づいて第１のピクセル信号ＶＰＸＡを生成できる。リセット信号ＲＸ、伝達信号ＴＸ、及び選択信号ＳＸは、前述した複数のロー制御信号ＣＴＲＬｓに含まれる信号であることができる。例えば、第１のピクセルＴＡＰＡは、第１のセンシング回路Ｐ１、第１の伝達回路ＴＴ１、第１の電荷蓄積回路ＰＣ１、第１のリセット回路ＲＴ１、第１の駆動回路ＤＴ１、及び第１の選択回路ＳＴ１を備えることができる。
【0026】
第１のセンシング回路Ｐ１は、第１の伝達回路ＴＴ１と低電圧端との間に接続されることができる。第１のセンシング回路Ｐ１は、第１の制御信号ＭＩＸＡに基づいて第２の光信号ＲＳと前記周辺光とに対応する第１の電荷を生成できる。例えば、第１のセンシング回路Ｐ１は、フォトダイオードを含むことができる。
【0027】
第１の伝達回路ＴＴ１は、第１のフローティング拡散（ｆｌｏａｔｉｎｇ ｄｉｆｆｕｓｉｏｎ）ノードＦＤ１と第１のセンシング回路Ｐ１との間に接続されることができる。第１の伝達回路ＴＴ１は、伝達信号ＴＸに基づいて第１のセンシング回路Ｐ１がリセットされるとき、第１のリセット回路ＲＴ１と第１の電荷蓄積回路ＰＣ１との間を連結するか、または第１のセンシング回路Ｐ１から生成された前記第１の電荷を第１の電荷蓄積回路ＰＣ１に伝達することができる。例えば、第１の伝達回路ＴＴ１は、ＮＭＯＳトランジスタを備えることができる。
【0028】
第１の電荷蓄積回路ＰＣ１は、第１のフローティング拡散ノードＦＤ１と前記低電圧端との間に接続されることができる。例えば、第１の電荷蓄積回路ＰＣ１は、寄生キャパシタであることができる。
【0029】
第１のリセット回路ＲＴ１は、第１の高電圧端と第１のセンシング回路Ｐ１との間に接続されることができる。第１のリセット回路ＲＴ１は、リセット信号ＲＸに基づいて第１のセンシング回路Ｐ１と第１の電荷蓄積回路ＰＣ１とをリセットすることができる。例えば、第１のリセット回路ＲＴ１は、ＮＭＯＳトランジスタを備えることができる。
【0030】
第１の駆動回路ＤＴ１は、第２の高電圧端と第１の選択回路ＳＴ１との間に接続されることができる。前記第２の高電圧端は、前記第１の高電圧端と同じであるか、異なることができる。第１の駆動回路ＤＴ１は、第１のフローティング拡散ノードＦＤ１にかかった電圧に基づいて前記第２の高電圧端を介して供給される高電圧で第１のカラムラインＣＯＬ１を駆動できる。例えば、第１の駆動回路ＤＴ１は、ＮＭＯＳトランジスタを備えることができる。
【0031】
第１の選択回路ＳＴ１は、第１の駆動回路ＤＴ１と第１のカラムラインＣＯＬ１との間に接続されることができる。第１の選択回路ＳＴ１は、選択信号ＳＸに基づいて第１の駆動回路ＤＴ１と第１のカラムラインＣＯＬ１とを選択的に接続することができる。例えば、第１の選択回路ＳＴ１は、ＮＭＯＳトランジスタを備えることができる。
【0032】
第２のピクセルＴＡＰＢは、リセット信号ＲＸ、伝達信号ＴＸ、選択信号ＳＸ、及び第２の制御信号ＭＩＸＢに基づいて第２のピクセル信号ＶＰＸＢを生成できる。例えば、第２のピクセルＴＡＰＢは、第２のセンシング回路Ｐ２、第２の伝達回路ＴＴ２、第２の電荷蓄積回路ＰＣ２、第２のリセット回路ＲＴ２、第２の駆動回路ＤＴ２、及び第２の選択回路ＳＴ２を備えることができる。
【0033】
第２のセンシング回路Ｐ２は、第２の伝達回路ＴＴ２と低電圧端との間に接続されることができる。第２のセンシング回路Ｐ２は、第２の制御信号ＭＩＸＢに基づいて第２の光信号ＲＳと前記周辺光とに対応する第２の電荷を生成できる。例えば、第２のセンシング回路Ｐ２は、フォトダイオードを含むことができる。
【0034】
第２の伝達回路ＴＴ２は、第２のフローティング拡散ノードＦＤ２と第２のセンシング回路Ｐ２との間に接続されることができる。第２の伝達回路ＴＴ２は、伝達信号ＴＸに基づいて第２のセンシング回路Ｐ２がリセットされるとき、第２のリセット回路ＲＴ２と第２の電荷蓄積回路ＰＣ２との間を連結するか、または第２のセンシング回路Ｐ２から生成された前記第２の電荷を第２の電荷蓄積回路ＰＣ２に伝達することができる。例えば、第２の伝達回路ＴＴ２は、ＮＭＯＳトランジスタを備えることができる。
【0035】
第２の電荷蓄積回路ＰＣ２は、第２のフローティング拡散ノードＦＤ２と前記低電圧端との間に接続されることができる。例えば、第２の電荷蓄積回路ＰＣ２は、寄生キャパシタであることができる。
【0036】
第２のリセット回路ＲＴ２は、前記第１の高電圧端と第２のセンシング回路Ｐ２との間に接続されることができる。第２のリセット回路ＲＴ２は、リセット信号ＲＸに基づいて第２のセンシング回路Ｐ２と第２の電荷蓄積ノードＣ２とをリセットすることができる。例えば、第２のリセット回路ＲＴ２は、ＮＭＯＳトランジスタを備えることができる。
【0037】
第２の駆動回路ＤＴ２は、前記第２の高電圧端と第２の選択回路ＳＴ２との間に接続されることができる。第２の駆動回路ＤＴ２は、第２のフローティング拡散ノードＦＤ２にかかった電圧に基づいて前記第２の高電圧端を介して供給される前記高電圧で第２のカラムラインＣＯＬ２を駆動できる。例えば、第２の駆動回路ＤＴ２は、ＮＭＯＳトランジスタを備えることができる。
【0038】
第２の選択回路ＳＴ２は、第２の駆動回路ＤＴ２と第２のカラムラインＣＯＬ２との間に接続されることができる。第２の選択回路ＳＴ２は、選択信号ＳＸに基づいて第１の駆動回路ＤＴ２と第２のカラムラインＣＯＬ２とを選択的に接続することができる。例えば、第２の選択回路ＳＴ２は、ＮＭＯＳトランジスタを備えることができる。
【0039】
【0040】
図３に示すように、信号変換器１７０は、第１のサンプリング回路Ｃ０、スイッチング回路ＳＣ、第２のサンプリング回路Ｃ１、比較回路１７１、及びカウント回路１７３を備えることができる。
【0041】
第１のサンプリング回路Ｃ０は、基準ランプ信号ＶＲＡＭＰＩをサンプリングして第１のランプ信号ＶＲＥＦＰを生成できる。例えば、第１のサンプリング回路Ｃ０は、キャパシタを備えることができる。
【0042】
スイッチング回路ＳＣは、第１の制御信号ＳＷ＿Ａと第２の制御信号ＳＷ＿Ｂとに基づいて第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとをピクセル信号ＶＩＮとして共通ノードＣＮに順次出力することができる。
【0043】
第２のサンプリング回路Ｃ１は、共通ノードＣＮを介して順次出力されるピクセル信号ＶＩＮをサンプリングして測定信号ＶＩＮＮとして出力することができる。例えば、第２のサンプリング回路Ｃ１は、キャパシタを備えることができる。
【0044】
比較回路１７１は、２－入力（２－ｉｎｐｕｔ）／２－出力（２－ｏｕｔｐｕｔ）構造を有することができる。例えば、比較回路１７１は、ランプ信号ＶＲＥＦＰを受信する非反転（＋）入力端と、測定信号ＶＩＮＮを受信する反転（－）入力端、及び比較信号ＶＯＵＴＰを出力する出力端を有することができる。本発明の実施形態に係る比較回路１７１は、第１及び第２の出力端を有するが、前記第１及び第２の出力端のうち、第１の出力端を介して比較信号ＶＯＵＴＰを出力することを例に挙げて説明する。
【0045】
比較回路１７１は、ランプ信号ＶＲＥＦＰと測定信号ＶＩＮＮとを比較し、その比較結果に対応する比較信号ＶＯＵＴＰを出力できる。例えば、比較回路１７１は、１回の比較動作を介して第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢ間の電圧レベル差に対応する比較信号ＶＯＵＴＰを生成できる。
【0046】
カウント回路１７３は、比較信号ＶＯＵＰとクロック信号ＣＬＫとに基づいて第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢ間の電圧レベル差に対応するカウント信号を距離情報信号ＤＯＵＴとして生成することができる。
【0047】
【0048】
図４に示すように、第１のサンプリング回路Ｃ０は、シングルローリング（ｒｏｌｌｉｎｇ）読み出し区間ＣＣの間、基準ランプ信号ＶＲＡＭＰＩと同じ波形のランプ信号ＶＲＥＦＰを比較回路１７１の非反転（＋）入力端に出力することができる。
【0049】
スイッチング回路ＳＣは、第１及び第２のスイッチング素子Ｓ０、Ｓ１を備えることができる。第１のスイッチング素子Ｓ０は、第１の制御信号ＳＷ＿Ａに基づいて、シングルローリング読み出し区間ＣＣのうち、変換区間ＲＲの間、第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとのうち１つのピクセル信号（すなわち、第１のピクセル信号ＶＰＸＡ）を共通ノードＣＮに出力することができる。例えば、第１のスイッチング素子Ｓ０は、変換区間ＲＲの間、第１のピクセル信号ＶＰＸＡを共通ノードＣＮに出力することができる。第２のスイッチング素子Ｓ１は、第２の制御信号ＳＷ＿Ｂに基づいて、シングルローリング読み出し区間ＣＣのうち、オートゼロイング（ａｕｔｏ ｚｅｒｏｉｎｇ）区間ＺＺの間、第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとのうち、他の１つのピクセル信号（すなわち、第２のピクセル信号ＶＰＸＢ）を共通ノードＣＮに出力することができる。例えば、第２のスイッチング素子Ｓ１は、オートゼロイング区間ＺＺの間、第２のピクセル信号ＶＰＸＢを共通ノードＣＮに出力することができる。
【0050】
第２のサンプリング回路Ｃ１は、シングルローリング読み出し区間ＣＣの間、順次入力された第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢに応じて第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢ間の電圧レベル差に対応する測定信号ＶＩＮＮを生成できる。
【0051】
比較回路１７１は、電流供給回路ＣＬ、入力回路ＩＮ、シンク回路ＣＳ、第３のスイッチング素子Ｓ２、及び第４のスイッチング素子Ｓ３を備えることができる。
【0052】
電流供給回路ＣＬは、高電圧端と出力端対ＮＮ、ＰＰとの間に接続されることができる。
【0053】
入力回路ＩＮは、出力端対ＮＮ、ＰＰとノードＣＣＮとの間に接続されることができる。入力回路ＩＮは、測定信号ＶＩＮＮとランプ信号ＶＲＥＦＰとを受信することができる。例えば、入力回路ＩＮは、第１の入力素子と第２の入力素子とを備えることができる。前記第１の入力素子は、出力端対ＮＮ、ＰＰのうち、第１の出力端ＰＰと前記ノードＣＣＮとの間に接続され、測定信号ＶＩＮＮを受信することができる。前記第２の入力素子は、出力端対ＮＮ、ＰＰのうち、第２の出力端ＮＮと前記ノードＣＣＮとの間に接続され、ランプ信号ＶＲＥＦＰを受信することができる。
【0054】
シンク回路ＣＳは、前記ノードＣＣＮと低電圧端との間に接続されることができる。
【0055】
第３のスイッチＳ２は、前記非反転（＋）入力端と第２の出力端ＮＮとの間に接続されることができる。第３のスイッチＳ２は、第３の制御信号ＳＷ＿ＡＺに基づいてオートゼロイング区間ＺＺの間、前記非反転（＋）入力端を予定された電圧レベルＶＡＺにプリチャージ（ｐｒｅｃｈａｇｅ）することができる。予定された電圧レベルＶＡＺは、電流供給回路ＣＬに含まれたダイオード接続された（ｄｉｏｄｅ ｃｏｎｎｅｃｔｅｄ）ＰＭＯＳトランジスタのゲート－ソース電圧Ｖｇｓに対応することができる。
【0056】
第４のスイッチＳ３は、前記反転（－）入力端と第１の出力端ＰＰとの間に接続されることができる。第４のスイッチＳ３は、第３の制御信号ＳＷ＿ＡＺに基づいてオートゼロイング区間ＺＺの間、前記反転（－）入力端を予定された電圧レベルＶＡＺにプリチャージすることができる。
【0057】
【0058】
図５に示すように、信号変換器１７０は、第１のサンプリング回路Ｃ０、第１のスイッチング回路ＳＣ０、第２のサンプリング回路Ｃ１、第２のスイッチング回路ＳＣ１、第３のサンプリング回路Ｃ２、第４のサンプリング回路Ｃ３、比較回路１７１、及びカウント回路１７３を備えることができる。
【0059】
第１のサンプリング回路Ｃ０は、第１の基準ランプ信号ＶＲＡＭＰＩをサンプリングして第１のランプ信号ＶＲＥＦＰを生成できる。例えば、第１のサンプリング回路Ｃ０は、キャパシタを備えることができる。
【0060】
第１のスイッチング回路ＳＣ０は、第１の制御信号ＳＷ＿Ａと第２の制御信号ＳＷ＿Ｂとに基づいて第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとを第１の順序によって第１の共通ノードＣＮ０に出力することができる。例えば、第１のスイッチング回路ＳＣ０は、第２のピクセル信号ＶＰＸＢを第１の共通ノードＣＮ０に出力した後、第１のピクセル信号ＶＰＸＡを第１の共通ノードＣＮ０に出力することができる。
【0061】
第２のサンプリング回路Ｃ１は、第１の共通ノードＣＮ０を介して前記第１の順序で出力されるピクセル信号ＶＩＮ＜０＞をサンプリングして第１の測定信号ＶＩＮＮとして出力することができる。例えば、第２のサンプリング回路Ｃ１は、キャパシタを備えることができる。
【0062】
第２のスイッチング回路ＳＣ１は、第１の制御信号ＳＷ＿Ａと第２の制御信号ＳＷ＿Ｂとに基づいて第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとを前記第１の順序と反対である第２の順序によって第２の共通ノードＣＮ１に出力することができる。例えば、第２のスイッチング回路ＳＣ１は、第１のピクセル信号ＶＰＸＡを第２の共通ノードＣＮ１に出力した後、第２のピクセル信号ＶＰＸＢを第２の共通ノードＣＮ１に出力することができる。
【0063】
第３のサンプリング回路Ｃ２は、第２の共通ノードＣＮ１を介して前記第２の順序で出力されるピクセル信号ＶＩＮ＜１＞をサンプリングして第２の測定信号ＶＩＮＰとして出力することができる。例えば、第３のサンプリング回路Ｃ２は、キャパシタを備えることができる。
【0064】
第４のサンプリング回路Ｃ３は、第２の基準ランプ信号ＶＲＡＭＰＩＩをサンプリングして第２のランプ信号ＶＲＥＦＮを生成できる。第２の基準ランプ信号ＶＲＡＭＰＩＩは、第１の基準ランプ信号ＶＲＡＭＰＩと反対方向にランピングすることができる。例えば、第４のサンプリング回路Ｃ３は、キャパシタを備えることができる。
【0065】
比較回路１７１は、４－入力（４－ｉｎｐｕｔ）／２－出力（２－ｏｕｔｐｕｔ）構造を有することができる。例えば、比較回路１７１は、第１のランプ信号ＶＲＥＦＰを受信する第１の非反転（＋）入力端と、第１の測定信号ＶＩＮＮを受信する第１の反転（－）入力端、第２の測定信号ＶＩＮＰを受信する第２の非反転（＋）入力端と、第２のランプ信号ＶＲＥＦＮを受信する第２の反転（－）入力端、及び比較信号ＶＯＵＴＰを出力する出力端を有することができる。本発明の実施形態に係る比較回路１７１は、第１及び第２の出力端を有するが、前記第１及び第２の出力端のうち、第１の出力端を介して比較信号ＶＯＵＴＰを出力することを例に挙げて説明する。
【0066】
比較回路１７１は、第１のランプ信号ＶＲＥＦＰと第１の測定信号ＶＩＮＮ、そして第２のランプ信号ＶＲＥＦＮと第２の測定信号ＶＩＮＰとを同時に比較し、その比較結果に対応する比較信号ＶＯＵＴＰを出力できる。例えば、比較回路１７１は、１回の比較動作を介して第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢ間の電圧レベル差に対応する比較信号ＶＯＵＴＰを生成できる。
【0067】
カウント回路１７３は、比較信号ＶＯＵＰとクロック信号ＣＬＫとに基づいて第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢ間の電圧レベル差に対応するカウント信号を距離情報信号ＤＯＵＴとして生成することができる。
【0068】
図６には、図５に示された第１のサンプリング回路Ｃ０、第２のサンプリング回路Ｃ１、第３のサンプリング回路Ｃ２、第４のサンプリング回路Ｃ３、第１のスイッチング回路ＳＣ０、第２のスイッチング回路ＳＣ１、及び比較回路１７１の一例を見せた回路図が示されている。
【0069】
図６に示すように、第１のサンプリング回路Ｃ０は、シングルローリング（ｒｏｌｌｉｎｇ）読み出し区間ＣＣの間、第１の基準ランプ信号ＶＲＡＭＰＩと同じ波形の第１のランプ信号ＶＲＥＦＰを比較回路１７１の第１の非反転（＋）入力端に出力することができる。
【0070】
第１のスイッチング回路ＳＣ０は、第１及び第２のスイッチング素子Ｓ０、Ｓ１を備えることができる。第１のスイッチング素子Ｓ０は、第１の制御信号ＳＷ０＿Ａに基づいて、シングルローリング読み出し区間ＣＣのうち、変換区間ＲＲの間、第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢのうち、いずれか１つを第１の共通ノードＣＮ０に出力することができる。例えば、第１のスイッチング素子Ｓ０は、変換区間ＲＲの間、第１のピクセル信号ＶＰＸＡを第１の共通ノードＣＮ０に出力することができる。第２のスイッチング素子Ｓ１は、第２の制御信号ＳＷ０＿Ｂに基づいて、シングルローリング読み出し区間ＣＣのうち、オートゼロイング（ａｕｔｏ ｚｅｒｏｉｎｇ）区間ＺＺの間、第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢのうち、残りの１つを第１の共通ノードＣＮ０に出力することができる。第２の制御信号ＳＷ０＿Ｂは、例えば、第２のスイッチング素子Ｓ１は、オートゼロイング区間ＺＺの間、第２のピクセル信号ＶＰＸＢを第１の共通ノードＣＮ０に出力することができる。
【0071】
第２のサンプリング回路Ｃ１は、シングルローリング読み出し区間ＣＣの間、前記第１の順序で入力された第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢに応じて第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢ間の電圧レベル差に対応する第１の測定信号ＶＩＮＮを比較回路１７１の第１の反転（－）入力端に出力することができる。すなわち、第２のサンプリング回路Ｃ１は、第２のピクセル信号ＶＰＸＢの電圧レベルから第１のピクセル信号ＶＰＸＡの電圧レベルを差し引くことによって得られた電圧レベルを有する第１の測定信号ＶＩＮＮを生成できる。
【0072】
第２のスイッチング回路ＳＣ１は、第３及び第４のスイッチング素子Ｓ２、Ｓ３を備えることができる。第３のスイッチング素子Ｓ２は、第３の制御信号ＳＷ１＿Ａに基づいて、シングルローリング読み出し区間ＣＣのうち、オートゼロイング区間ＺＺの間、第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢのうち、いずれか１つを第２の共通ノードＣＮ１に出力することができる。第３の制御信号ＳＷ１＿Ａは、第２の制御信号ＳＷ０＿Ｂと同じ信号であることができる。例えば、第３のスイッチング素子Ｓ２は、オートゼロイング区間ＺＺの間、第１のピクセル信号ＶＰＸＡを第２の共通ノードＣＮ１に出力することができる。第４のスイッチング素子Ｓ３は、第４の制御信号ＳＷ１＿Ｂに基づいて、シングルローリング読み出し区間ＣＣのうち、変換区間ＲＲの間、第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢのうち、残りの１つを第２の共通ノードＣＮ１に出力することができる。第４の制御信号ＳＷ１＿Ｂは、第１の制御信号ＳＷ０＿Ａと同じ信号であることができる。例えば、第４のスイッチング素子Ｓ３は、変換区間ＲＲの間、第２のピクセル信号ＶＰＸＢを第２の共通ノードＣＮ１に出力することができる。
【0073】
第３のサンプリング回路Ｃ２は、シングルローリング読み出し区間ＣＣの間、前記第２の順序で入力された第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢに応じて第１及び第２のピクセル信号ＶＰＸＡ、ＶＰＸＢ間の電圧レベル差に対応する第２の測定信号ＶＩＮＰを比較回路１７１の第２の非反転（＋）入力端に出力することができる。すなわち、第３のサンプリング回路Ｃ２は、第１のピクセル信号ＶＰＸＡの電圧レベルから第２のピクセル信号ＶＰＸＢの電圧レベルを差し引くことによって得られた電圧レベルを有する第２の測定信号ＶＩＮＰを生成できる。
【0074】
第４のサンプリング回路Ｃ３は、シングルローリング読み出し区間ＣＣの間、第２の基準ランプ信号ＶＲＡＭＰＩＩと同じ波形の第２のランプ信号ＶＲＥＦＮを比較回路１７１の第２の反転（－）入力端に出力することができる。
【0075】
比較回路１７１は、電流供給回路ＣＬ、第１の入力回路ＩＮ０、第１のシンク回路ＣＳ０、第５のスイッチング素子Ｓ４、第２の入力回路ＩＮ１、第２のシンク回路ＣＳ１、及び第６のスイッチング素子Ｓ５を備えることができる。
【0076】
電流供給回路ＣＬは、高電圧端と出力端対ＮＮ、ＰＰとの間に接続されることができる。
【0077】
第１の入力回路ＩＮ０は、出力端対ＮＮ、ＰＰと第１のノードＣＣＮ０との間に接続されることができる。第１の入力回路ＩＮ０は、第１の測定信号ＶＩＮＮと第１のランプ信号ＶＲＥＦＰとを受信することができる。例えば、第１の入力回路ＩＮ０は、第１の入力素子と第２の入力素子とを備えることができる。前記第１の入力素子は、出力端対ＮＮ、ＰＰのうち、第１の出力端ＰＰと前記第１のノードＣＣＮ０との間に接続され、第１の測定信号ＶＩＮＮを受信することができる。前記第２の入力素子は、出力端対ＮＮ、ＰＰのうち、第２の出力端ＮＮと前記第１のノードＣＣＮ０との間に接続され、第１のランプ信号ＶＲＥＦＰを受信することができる。
【0078】
第１のシンク回路ＣＳ０は、前記第１のノードと低電圧端との間に接続されることができる。
【0079】
第５のスイッチＳ４は、前記第１の非反転（＋）入力端と第２の出力端ＮＮとの間に接続されることができる。第５のスイッチＳ４は、第５の制御信号ＳＷ＿ＡＺに基づいてオートゼロイング区間ＺＺの間、前記第１の非反転（＋）入力端を予定された電圧レベルＶＡＺにプリチャージ（ｐｒｅｃｈａｇｅ）することができる。予定された電圧レベルＶＡＺは、電流供給回路ＣＬに含まれたダイオード接続された（ｄｉｏｄｅ ｃｏｎｎｅｃｔｅｄ）ＰＭＯＳトランジスタのゲート－ソース電圧Ｖｇｓに対応することができる。
【0080】
第２の入力回路ＩＮ１は、出力端対ＮＮ、ＰＰと第２のノードＣＣＮ１との間に接続されることができる。第２の入力回路ＩＮ１は、第２の測定信号ＶＩＮＰと第２のランプ信号ＶＲＥＦＮとを受信することができる。例えば、第２の入力回路ＩＮ１は、第３の入力素子と第４の入力素子とを備えることができる。前記第３の入力素子は、出力端対ＮＮ、ＰＰのうち、第１の出力端ＰＰと前記第２のノードＣＣＮ１との間に接続され、第２のランプ信号ＶＲＥＦＮを受信することができる。前記第４の入力素子は、出力端対ＮＮ、ＰＰのうち、第２の出力端ＮＮと前記第２のノードＣＣＮ１との間に接続され、第２の測定信号ＶＩＮＰを受信することができる。
【0081】
第２のシンク回路ＣＳ１は、前記第２のノードと低電圧端との間に接続されることができる。
【0082】
第６のスイッチＳ５は、前記第２の反転（－）入力端と第１の出力端ＰＰとの間に接続されることができる。第６のスイッチＳ５は、第３の制御信号ＳＷ＿ＡＺに基づいてオートゼロイング区間ＺＺの間、前記第２の反転（－）入力端を予定された電圧レベルＶＡＺにプリチャージすることができる。
【0083】
【0084】
【0085】
図７には、第１のフローティング拡散ノードＦＤ１にかかった電圧（以下、「第１の電圧ＶＦＤ１」と称する）が第２のフローティング拡散ノードＦＤ２にかかった電圧（以下、「第２の電圧ＶＦＤ２」と称する）より高い場合を見せたタイミング図が示されている。
【0086】
図７に示すように、第１の電圧ＶＦＤ１と第２の電圧ＶＦＤ２とは、リセット区間ＡＡの間、リセットレベルＶＲＳＴを有することができる。リセットレベルＶＲＳＴは、前記第１の高電圧端を介して供給される高電圧に対応することができる。第１の電圧ＶＦＤ１は、露出時間（ｉｎｔｅｇｒａｔｉｏｎ ｔｉｍｅ）ＢＢの間、第１のターゲットレベルに変わることができ、第２の電圧ＶＦＤ２は、露出時間ＢＢの間、第２のターゲットレベルに変わることができる。第１の電圧ＶＦＤ１と第２の電圧ＶＦＤ２とは、シングルローリング読み出し区間ＣＣの間、第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとして各々読み出されることができる。このとき、第１の電圧ＶＦＤ１の電圧レベルの変化量ΔＶＦＤ１は、第２の電圧ＶＦＤ２の電圧レベルの変化量ΔＶＦＤ２より小さいことができる。
【0087】
図８には、図７に示されたシングルローリング読み出し区間ＣＣによるイメージセンシング装置１００の動作を一例によって説明するためのタイミング図が示されている。図８には、図３及び図４に示された回路を備えるイメージセンシング装置１００の動作を説明するためのタイミング図が示されていることに留意する。
【0088】
図８に示すように、オートゼロイング区間ＺＺの間、スイッチング回路ＳＣは、第２の制御信号ＳＷ＿Ｂに基づいて第２のピクセル信号ＶＰＸＢを共通ノードＣＮに出力することができる。変換区間ＲＲの間、スイッチング回路ＳＣは、第１の制御信号ＳＷ＿Ａに基づいて第１のピクセル信号ＶＰＸＡを共通ノードＣＮに出力することができる。共通ノードＣＮを介して生成されるピクセル信号ＶＩＮは、オートゼロイング区間ＺＺの間、第２のピクセル信号ＶＰＸＢに対応する電圧レベルを有することができ、変換区間ＲＲの間、第１のピクセル信号ＶＰＸＡに対応する電圧レベルを有することができる。測定信号ＶＩＮＮは、オートゼロイング区間ＺＺの間、予定された電圧ＶＡＺに対応する電圧レベルを有することができ、変換区間ＲＲの間、予定された電圧ＶＡＺと第２のピクセル信号ＶＰＸＢの電圧レベルと第１のピクセル信号ＶＰＸＡの電圧レベルとが適用された電圧レベル（すなわち、ＶＡＺ＋（ＶＰＸＡ－ＶＰＸＢ））を有することができる。
【0089】
比較回路１７１は、変換区間ＲＲの間、ランプ信号ＶＲＥＦＰと測定信号ＶＩＮＮとを比較し、その比較結果、ランプ信号ＶＲＥＦＰと測定信号ＶＩＮＮとが同じ電圧レベルを有する時点ＶＴ１に比較信号ＶＯＵＴＰを遷移（ｔｒａｎｓｉｔｉｏｎ）することができる。
【0090】
カウント回路１７３は、比較信号ＶＯＵＰとクロック信号ＣＬＫとに基づいて第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとの間の電圧レベル差に対応するカウント信号を距離情報信号ＤＯＵＴとして生成することができる。
【0091】
図９には、図７に示されたシングルローリング読み出し区間ＣＣによるイメージセンシング装置１００の動作を他の例によって説明するためのタイミング図が示されている。図９には、図５及び図６に示された回路を備えるイメージセンシング装置１００の動作を説明するためのタイミング図が示されていることに留意する。
【0092】
図９に示すように、オートゼロイング区間ＺＺの間、第１のスイッチング回路ＳＣ０は、第２の制御信号ＳＷ０＿Ｂに基づいて第２のピクセル信号ＶＰＸＢを第１の共通ノードＣＮ０に出力することができる。変換区間ＲＲの間、第１のスイッチング回路ＳＣ０は、第１の制御信号ＳＷ０＿Ａに基づいて第１のピクセル信号ＶＰＸＡを第１の共通ノードＣＮ０に出力することができる。第１の共通ノードＣＮ０を介して生成されるピクセル信号ＶＩＮ＜０＞は、オートゼロイング区間ＺＺの間、第２のピクセル信号ＶＰＸＢに対応する電圧レベルを有することができ、変換区間ＲＲの間、第１のピクセル信号ＶＰＸＡに対応する電圧レベルを有することができる。第１の測定信号ＶＩＮＮは、オートゼロイング区間ＺＺの間、予定された電圧ＶＡＺに対応する電圧レベルを有することができ、変換区間ＲＲの間、予定された電圧ＶＡＺと第２のピクセル信号ＶＰＸＢの電圧レベルと第１のピクセル信号ＶＰＸＡの電圧レベルとが適用された電圧レベル（すなわち、ＶＡＺ＋（ＶＰＸＡ－ＶＰＸＢ））を有することができる。
【0093】
オートゼロイング区間ＺＺの間、第２のスイッチング回路ＳＣ１は、第３の制御信号ＳＷ１＿Ａに基づいて第１のピクセル信号ＶＰＸＡを第２の共通ノードＣＮ１に出力することができる。変換区間ＲＲの間、第２のスイッチング回路ＳＣ１は、第４の制御信号ＳＷ１＿Ｂに基づいて第２のピクセル信号ＶＰＸＢを第２の共通ノードＣＮ１に出力することができる。第２の共通ノードＣＮ１を介して生成されるピクセル信号ＶＩＮ＜１＞は、オートゼロイング区間ＺＺの間、第１のピクセル信号ＶＰＸＡに対応する電圧レベルを有することができ、変換区間ＲＲの間、第２のピクセル信号ＶＰＸＢに対応する電圧レベルを有することができる。第２の測定信号ＶＩＮＰは、オートゼロイング区間ＺＺの間、予定された電圧ＶＡＺに対応する電圧レベルを有することができ、変換区間ＲＲの間、予定された電圧ＶＡＺと第１のピクセル信号ＶＰＸＡの電圧レベルと第２のピクセル信号ＶＰＸＢの電圧レベルとが適用された電圧レベル（すなわち、ＶＡＺ＋（ＶＰＸＢ－ＶＰＸＡ））を有することができる。
【0094】
比較回路１７１は、変換区間ＲＲの間、第１及び第２のランプ信号ＶＲＥＦＰ、ＶＲＥＦＮと第１及び第２の測定信号ＶＩＮＮ、ＶＩＮＰとに基づいて比較信号ＶＯＵＴＰを生成できる。比較信号ＶＯＵＴＰは、第１及び第２のランプ信号ＶＲＥＦＰ、ＶＲＥＦＮと第１及び第２の測定信号ＶＩＮＮ、ＶＩＮＰとが各々同じ電圧レベルを有する時点ＶＴ１１に遷移（ｔｒａｎｓｉｔｉｏｎ）されることができる。例えば、比較回路１７１は、２倍のランプ信号（すなわち、ＶＲＥＦＰ－ＶＲＥＦＮ）と２倍の測定信号（すなわち、２×（ＶＰＸＡ－ＶＰＸＢ））とを比較し、その比較結果に対応する比較信号ＶＯＵＴＰを生成できる。比較信号ＶＯＵＴＰは、前記２倍の測定信号（すなわち、２×（ＶＰＸＡ－ＶＰＸＢ））を用いて生成されることにより、図３及び図４に示された比較信号ＶＯＵＴＰに比べて比較信号ＶＯＵＴＰの信号対雑音比（ＳＮＲ）が向上しうる。
【0095】
カウント回路１７３は、比較信号ＶＯＵＰとクロック信号ＣＬＫとに基づいて第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとの間の電圧レベル差に対応するカウント信号を距離情報信号ＤＯＵＴとして生成することができる。
【0096】
【0097】
図１０には、第１の電圧ＶＦＤ１の電圧レベルが第２の電圧ＶＦＤ２の電圧レベルより低い場合を見せたタイミング図が示されている。
【0098】
図１０に示すように、第１の電圧ＶＦＤ１と第２の電圧ＶＦＤ２とは、リセット区間ＡＡの間、リセットレベルＶＲＳＴを有することができる。第１の電圧ＶＦＤ１は、露出時間ＢＢの間、第３のターゲットレベルに変わることができ、第２の電圧ＶＦＤ２は、露出時間ＢＢの間、第４のターゲットレベルに変わることができる。第１の電圧ＶＦＤ１と第２の電圧ＶＦＤ２とは、シングルローリング読み出し区間ＣＣの間、第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとして各々読み出されることができる。このとき、第１の電圧ＶＦＤ１の電圧レベルの変化量ΔＶＦＤ１は、第２の電圧ＶＦＤ２の電圧レベルの変化量ΔＶＦＤ２より大きいことができる。
【0099】
図１１には、図１０に示されたシングルローリング読み出し区間ＣＣによるイメージセンシング装置１００の動作を一例によって説明するためのタイミング図が示されている。図１１には、図３及び図４に示された回路を備えるイメージセンシング装置１００の動作を説明するためのタイミング図が示されていることに留意する。
【0100】
図１１に示すように、オートゼロイング区間ＺＺの間、スイッチング回路ＳＣは、第２の制御信号ＳＷ＿Ｂに基づいて第２のピクセル信号ＶＰＸＢを共通ノードＣＮに出力することができる。変換区間ＲＲの間、スイッチング回路ＳＣは、第１の制御信号ＳＷ＿Ａに基づいて第１のピクセル信号ＶＰＸＡを共通ノードＣＮに出力することができる。共通ノードＣＮを介して生成されるピクセル信号ＶＩＮは、オートゼロイング区間ＺＺの間、第２のピクセル信号ＶＰＸＢに対応する電圧レベルを有することができ、変換区間ＲＲの間、第１のピクセル信号ＶＰＸＡに対応する電圧レベルを有することができる。これにより、測定信号ＶＩＮＮは、第２のサンプリング回路Ｃ１により、オートゼロイング区間ＺＺの間、予定された電圧ＶＡＺと第２のピクセル信号ＶＰＸＢの電圧レベルとが適用された電圧レベル（例：ＶＡＺ－ＶＰＸＢ）を有することができ、変換区間ＲＲの間、予定された電圧ＶＡＺと第２のピクセル信号ＶＰＸＢの電圧レベルと第１のピクセル信号ＶＰＸＡの電圧レベルとが適用された電圧レベル（例：ＶＡＺ－ＶＰＸＢ＋ＶＰＸＡ）を有することができる。
【0101】
比較回路１７１は、変換区間ＲＲの間、ランプ信号ＶＲＥＦＰと測定信号ＶＩＮＮとを比較し、その比較結果、ランプ信号ＶＲＥＦＰと測定信号ＶＩＮＮとが同じ電圧レベルを有する時点（ＶＴ２）に比較信号ＶＯＵＴＰを遷移（ｔｒａｎｓｉｔｉｏｎ）することができる。
【0102】
カウント回路１７３は、比較信号ＶＯＵＰとクロック信号ＣＬＫとに基づいて第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとの間の電圧レベル差に対応するカウント信号を距離情報信号ＤＯＵＴとして生成することができる。
【0103】
図１２には、図１０に示されたシングルローリング読み出し区間ＣＣによるイメージセンシング装置１００の動作を他の例によって説明するためのタイミング図が示されている。図１２には、図５及び図６に示された回路を備えるイメージセンシング装置１００の動作を説明するためのタイミング図が示されていることに留意する。
【0104】
図１２に示すように、オートゼロイング区間ＺＺの間、第１のスイッチング回路ＳＣ０は、第２の制御信号ＳＷ０＿Ｂに基づいて第２のピクセル信号ＶＰＸＢを第１の共通ノードＣＮ０に出力することができる。変換区間ＲＲの間、第１のスイッチング回路ＳＣ０は、第１の制御信号ＳＷ０＿Ａに基づいて第１のピクセル信号ＶＰＸＡを第１の共通ノードＣＮ０に出力することができる。第１の共通ノードＣＮ０を介して生成されるピクセル信号ＶＩＮ＜０＞は、オートゼロイング区間ＺＺの間、第２のピクセル信号ＶＰＸＢに対応する電圧レベルを有することができ、変換区間ＲＲの間、第１のピクセル信号ＶＰＸＡに対応する電圧レベルを有することができる。これにより、第１の測定信号ＶＩＮＮは、第２のサンプリング回路Ｃ１により、オートゼロイング区間ＺＺの間、予定された電圧ＶＡＺと第２のピクセル信号ＶＰＸＢの電圧レベルとが適用された電圧レベル（例：ＶＡＺ－ＶＰＸＢ）を有することができ、変換区間ＲＲの間、予定された電圧ＶＡＺと第２のピクセル信号ＶＰＸＢの電圧レベルと第１のピクセル信号ＶＰＸＡの電圧レベルとが適用された電圧レベル（例：ＶＡＺ－ＶＰＸＢ＋ＶＰＸＡ）を有することができる。
【0105】
オートゼロイング区間ＺＺの間、第２のスイッチング回路ＳＣ１は、第３の制御信号ＳＷ１＿Ａに基づいて第１のピクセル信号ＶＰＸＡを第２の共通ノードＣＮ１に出力することができる。変換区間ＲＲの間、第２のスイッチング回路ＳＣ１は、第４の制御信号ＳＷ１＿Ｂに基づいて第２のピクセル信号ＶＰＸＢを第２の共通ノードＣＮ１に出力することができる。第２の共通ノードＣＮ１を介して生成されるピクセル信号ＶＩＮ＜１＞は、オートゼロイング区間ＺＺの間、第１のピクセル信号ＶＰＸＡに対応する電圧レベルを有することができ、変換区間ＲＲの間、第２のピクセル信号ＶＰＸＢに対応する電圧レベルを有することができる。これにより、第２の測定信号ＶＩＮＰは、第３のサンプリング回路Ｃ２により、オートゼロイング区間ＺＺの間、予定された電圧ＶＡＺと第１のピクセル信号ＶＰＸＡの電圧レベルとが適用された電圧レベル（例：ＶＡＺ－ＶＰＸＡ）を有することができ、変換区間ＲＲの間、予定された電圧ＶＡＺと第１のピクセル信号ＶＰＸＡの電圧レベルと第２のピクセル信号ＶＰＸＢの電圧レベルとが適用された電圧レベル（例：ＶＡＺ－ＶＰＸＡ＋ＶＰＸＢ）を有することができる。
【0106】
比較回路１７１は、変換区間ＲＲの間、第１及び第２のランプ信号ＶＲＥＦＰ、ＶＲＥＦＮと第１及び第２の測定信号ＶＩＮＮ、ＶＩＮＰとを各々比較し、その比較結果、第１及び第２のランプ信号ＶＲＥＦＰ、ＶＲＥＦＮと第１及び第２の測定信号ＶＩＮＮ、ＶＩＮＰとが各々同じ電圧レベルを有する時点ＶＴ２２に比較信号ＶＯＵＴＰを遷移（ｔｒａｎｓｉｔｉｏｎ）することができる。
【0107】
カウント回路１７３は、比較信号ＶＯＵＰとクロック信号ＣＬＫとに基づいて第１のピクセル信号ＶＰＸＡと第２のピクセル信号ＶＰＸＢとの間の電圧レベル差に対応するカウント信号を距離情報信号ＤＯＵＴとして生成することができる。
【0108】
このような本発明の実施形態によれば、第１及び第２のピクセル信号を対象として１回のＡ／Ｄ変換動作を行うことができるという利点があり、前記第１及び第２のピクセル信号のレベル差に対応する距離情報信号を前記１回のＡ／Ｄ変換動作の結果として得ることができるという利点がある。さらに、前記１回のＡ／Ｄ変換動作の際、前記第１及び第２のピクセル信号のレベル差を利用することにより、前記第１及び第２のピクセル信号に各々反映された周辺光が相殺されるという利点がある。
【0109】
本発明の技術思想は、上記の実施形態によって具体的に記述されたが、以上で説明した実施形態は、その説明のためのものであり、その制限のためのものでないことに注意すべきである。また、本発明の技術分野の通常の専門家であれば、本発明の技術思想の範囲内で種々の置換、変形、及び変更により様々な実施形態が可能であることが理解できるであろう。
【符号の説明】
【0110】
１００ イメージセンシング装置
１１０ 光発信機
１３０ ローコントローラ
１４０ 位相コントローラ
１５０ ピクセルアレイ
１６０ ランプ信号生成器
１７０ 信号変換器
１１０ 光発信機
１３０ ローコントローラ
１４０ 位相コントローラ
１５０ ピクセルアレイ
１６０ ランプ信号生成器
１７０ 信号変換器
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】