知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022164803
(43)【公開日】2022-10-27
(54)【発明の名称】撮像素子及び撮像装置
(51)【国際特許分類】
H04N 5/355 20110101AFI20221020BHJP
H04N 5/3745 20110101ALI20221020BHJP
【ＦＩ】
H04N5/355 900
H04N5/3745 700
【審査請求】有
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2022137447
(22)【出願日】2022-08-31
(62)【分割の表示】P 2020191558の分割
【原出願日】2013-11-19
(71)【出願人】
【識別番号】000004112
【氏名又は名称】株式会社ニコン
(74)【代理人】
【識別番号】100096770
【弁理士】
【氏名又は名称】四宮 通
(72)【発明者】
【氏名】渡邉 佳之
(72)【発明者】
【氏名】駒井 敦
(57)【要約】
【課題】ダイナミックレンジの拡大を可能としつつ高感度読出し時のＳＮ比を向上させる。
【解決手段】素子４は、１つの光電変換部ＰＤ、第１のノードＰａ、及び、前記１つの光電変換部ＰＤから第１のノードＰａに電荷を転送する１つの転送スイッチを有する複数の画素ブロックＢＬと、３つ以上の画素ブロックＢＬの第１のノードＰａにそれぞれ対応する３つ以上の第２のノードＰｂと、前記３つ以上の画素ブロックＢＬの第１のノードＰａと前記３つ以上の第２のノードＰｂとの間を、それぞれ電気的に接続及び切断する３つ以上の第１のスイッチ部ＳＷＡと、前記３つ以上の第２のノードＰｂを接続し、各々が２つの前記第２のノードＰｂ間を電気的に接続及び切断する複数の第２のスイッチ部ＳＷＢとを備える。
【選択図】図２
【解決手段】素子４は、１つの光電変換部ＰＤ、第１のノードＰａ、及び、前記１つの光電変換部ＰＤから第１のノードＰａに電荷を転送する１つの転送スイッチを有する複数の画素ブロックＢＬと、３つ以上の画素ブロックＢＬの第１のノードＰａにそれぞれ対応する３つ以上の第２のノードＰｂと、前記３つ以上の画素ブロックＢＬの第１のノードＰａと前記３つ以上の第２のノードＰｂとの間を、それぞれ電気的に接続及び切断する３つ以上の第１のスイッチ部ＳＷＡと、前記３つ以上の第２のノードＰｂを接続し、各々が２つの前記第２のノードＰｂ間を電気的に接続及び切断する複数の第２のスイッチ部ＳＷＢとを備える。
【選択図】図２
【特許請求の範囲】
【請求項1】
光を電荷に変換する複数の光電変換部と、前記複数の光電変換部でそれぞれ変換された電荷が転送されるノードの一部を構成するソース部を含む第１のトランジスタとを有する複数の画素ブロックと、
前記複数の画素ブロックのうち第１画素ブロックが有する前記第１のトランジスタのドレイン部と、前記複数の画素ブロックのうち、列方向において前記第１画素ブロックの隣に並ぶ第２画素ブロックが有する前記第１のトランジスタのドレイン部とを接続する配線を有する第１接続部と、
前記複数の画素ブロックのうち、前記列方向において前記第２画素ブロックの隣に並ぶ第３画素ブロックが有する前記第１のトランジスタのドレイン部と、前記複数の画素ブロックのうち、前記列方向において前記第３画素ブロックの隣に並ぶ第４画素ブロックが有する前記第１のトランジスタのドレイン部とを接続する配線を有する第２接続部と
を備える撮像素子。
前記複数の画素ブロックのうち第１画素ブロックが有する前記第１のトランジスタのドレイン部と、前記複数の画素ブロックのうち、列方向において前記第１画素ブロックの隣に並ぶ第２画素ブロックが有する前記第１のトランジスタのドレイン部とを接続する配線を有する第１接続部と、
前記複数の画素ブロックのうち、前記列方向において前記第２画素ブロックの隣に並ぶ第３画素ブロックが有する前記第１のトランジスタのドレイン部と、前記複数の画素ブロックのうち、前記列方向において前記第３画素ブロックの隣に並ぶ第４画素ブロックが有する前記第１のトランジスタのドレイン部とを接続する配線を有する第２接続部と
を備える撮像素子。
【請求項2】
請求項１に記載の撮像素子において、
前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタを有し、
前記ノードは、前記第１のトランジスタのソース部と、前記増幅トランジスタのゲート部とを接続する配線を有する撮像素子。
前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタを有し、
前記ノードは、前記第１のトランジスタのソース部と、前記増幅トランジスタのゲート部とを接続する配線を有する撮像素子。
【請求項3】
請求項１に記載の撮像素子において、
前記画素ブロックは、前記ノードの電位をリセットするリセットトランジスタを有し、
前記ノードは、前記第１のトランジスタのソース部と、前記リセットトランジスタのソース部とを接続する配線を有する撮像素子。
前記画素ブロックは、前記ノードの電位をリセットするリセットトランジスタを有し、
前記ノードは、前記第１のトランジスタのソース部と、前記リセットトランジスタのソース部とを接続する配線を有する撮像素子。
【請求項4】
請求項１に記載の撮像素子において、
前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタと、前記ノードの電位をリセットするリセットトランジスタとを有し、
前記ノードは、前記第１のトランジスタのソース部と、前記増幅トランジスタのゲート部と、前記リセットトランジスタのソース部とを接続する配線を有する撮像素子。
前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタと、前記ノードの電位をリセットするリセットトランジスタとを有し、
前記ノードは、前記第１のトランジスタのソース部と、前記増幅トランジスタのゲート部と、前記リセットトランジスタのソース部とを接続する配線を有する撮像素子。
【請求項5】
請求項１から請求項４のいずれか一項に記載の撮像素子において、
前記画素ブロックは、２つ以上の前記光電変換部を有する撮像素子。
前記画素ブロックは、２つ以上の前記光電変換部を有する撮像素子。
【請求項6】
請求項５に記載の撮像素子において、
前記画素ブロックは、３つ以上の前記光電変換部を有する撮像素子。
前記画素ブロックは、３つ以上の前記光電変換部を有する撮像素子。
【請求項7】
請求項１から請求項６のいずれか一項に記載の撮像素子において、
前記第１接続部の配線と、前記第２接続部の配線とを接続するためのスイッチ部を備える撮像素子。
前記第１接続部の配線と、前記第２接続部の配線とを接続するためのスイッチ部を備える撮像素子。
【請求項8】
請求項７に記載の撮像素子において、
前記スイッチ部は、複数のトランジスタにより構成される撮像素子。
前記スイッチ部は、複数のトランジスタにより構成される撮像素子。
【請求項9】
請求項１から請求項８のいずれか一項に記載の撮像素子において、
前記画素ブロックが有する前記第１のトランジスタを制御する制御部を備え、
前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタ、前記第２画素ブロックが有する前記第１のトランジスタ、前記第３画素ブロックが有する前記第１のトランジスタおよび前記第４画素ブロックが有する前記第１のトランジスタをそれぞれオフにした状態で、前記第１画素ブロックの前記ノードに転送された電荷に基づく信号、前記第２画素ブロックの前記ノードに転送された電荷に基づく信号、前記第３画素ブロックの前記ノードに転送された電荷に基づく信号、前記第４画素ブロックの前記ノードに転送された電荷に基づく信号を順番に出力させる撮像素子。
前記画素ブロックが有する前記第１のトランジスタを制御する制御部を備え、
前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタ、前記第２画素ブロックが有する前記第１のトランジスタ、前記第３画素ブロックが有する前記第１のトランジスタおよび前記第４画素ブロックが有する前記第１のトランジスタをそれぞれオフにした状態で、前記第１画素ブロックの前記ノードに転送された電荷に基づく信号、前記第２画素ブロックの前記ノードに転送された電荷に基づく信号、前記第３画素ブロックの前記ノードに転送された電荷に基づく信号、前記第４画素ブロックの前記ノードに転送された電荷に基づく信号を順番に出力させる撮像素子。
【請求項10】
請求項９に記載の撮像素子において、
前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタと、前記第２画素ブロックが有する前記第１のトランジスタとをオンにした状態で、前記第１画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第２画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させる撮像素子。
前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタと、前記第２画素ブロックが有する前記第１のトランジスタとをオンにした状態で、前記第１画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第２画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させる撮像素子。
【請求項11】
請求項１０に記載の撮像素子において、
前記制御部は、前記第３画素ブロックが有する前記第１のトランジスタと、前記第４画素ブロックが有する前記第１のトランジスタとをオンにした状態で、前記第３画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第４画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させる撮像素子。
前記制御部は、前記第３画素ブロックが有する前記第１のトランジスタと、前記第４画素ブロックが有する前記第１のトランジスタとをオンにした状態で、前記第３画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第４画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させる撮像素子。
【請求項12】
請求項９から請求項１１のいずれか一項に記載の撮像素子において、
前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタをオン、および、前記第２画素ブロックが有する前記第１のトランジスタをオフにした状態で、前記第１画素ブロックの前記ノードに転送された電荷に基づく信号を出力させる撮像素子。
前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタをオン、および、前記第２画素ブロックが有する前記第１のトランジスタをオフにした状態で、前記第１画素ブロックの前記ノードに転送された電荷に基づく信号を出力させる撮像素子。
【請求項13】
請求項１２に記載の撮像素子において、
前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタをオフ、および、前記第２画素ブロックが有する前記第１のトランジスタをオンにした状態で、前記第２画素ブロックの前記ノードに転送された電荷に基づく信号を出力させる撮像素子。
前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタをオフ、および、前記第２画素ブロックが有する前記第１のトランジスタをオンにした状態で、前記第２画素ブロックの前記ノードに転送された電荷に基づく信号を出力させる撮像素子。
【請求項14】
請求項１３に記載の撮像素子において、
前記制御部は、前記第３画素ブロックが有する前記第１のトランジスタをオン、および、前記第４画素ブロックが有する前記第１のトランジスタをオフにした状態で、前記第３画素ブロックの前記ノードに転送された電荷に基づく信号を出力させる撮像素子。
前記制御部は、前記第３画素ブロックが有する前記第１のトランジスタをオン、および、前記第４画素ブロックが有する前記第１のトランジスタをオフにした状態で、前記第３画素ブロックの前記ノードに転送された電荷に基づく信号を出力させる撮像素子。
【請求項15】
請求項１４に記載の撮像素子において、
前記制御部は、前記第３画素ブロックが有する前記第１のトランジスタをオフ、および、前記第４画素ブロックが有する前記第１のトランジスタをオンにした状態で、前記第４画素ブロックの前記ノードに転送された電荷に基づく信号を出力させる撮像素子。
前記制御部は、前記第３画素ブロックが有する前記第１のトランジスタをオフ、および、前記第４画素ブロックが有する前記第１のトランジスタをオンにした状態で、前記第４画素ブロックの前記ノードに転送された電荷に基づく信号を出力させる撮像素子。
【請求項16】
請求項１から請求項１５のいずれか一項に記載の撮像素子を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固体撮像素子及びこれを用いた撮像装置に関するものである。
【背景技術】
【0002】
下記特許文献１には、複数の画素であって少なくとも２つの画素がそれぞれ（ａ）フォトディテクタ、（ｂ）フローティング容量部をなす電荷電圧変換領域及び（ｃ）増幅器への入力部を含む複数の画素と、前記電荷電圧変換領域同士を選択的に接続する連結スイッチとを備えた固体撮像素子が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特表２００８－５４６３１３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
前記従来の固体撮像素子において、前記連結スイッチをオンして前記電荷電圧変換領域同士を接続することによって、接続された全体の電荷電圧変換領域での飽和電子数が拡大されるため、ダイナミックレンジを拡大させることができる。
【0005】
また、前記従来の固体撮像素子において、前記連結スイッチをオフして前記電荷電圧変換領域を他の電荷電圧変換領域から切り離すことによって、電荷電圧変換容量が小さくなってその電荷電圧変換係数が大きくなるため、高感度読出し時のＳＮ比が高くなる。
【0006】
しかし、前記従来の固体撮像素子では、前記連結スイッチをオフにしても、高感度読み出し時のＳＮ比をさほど高くすることはできなかった。
【0007】
本発明は、このような事情に鑑みてなされたもので、ダイナミックレンジを拡大させることができるとともに、高感度読出し時のＳＮ比を向上させることができる固体撮像素子、及び、これを用いた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、１つの光電変換部、第１のノード、及び、前記１つの光電変換部に対応して設けられ前記光電変換部から前記第１のノードに電荷を転送する１つの転送スイッチを有する複数の画素ブロックと、３つ以上の前記画素ブロックの前記第１のノードにそれぞれ対応する３つ以上の第２のノードと、
前記３つ以上の前記画素ブロックの第１のノードと前記３つ以上の第２のノードとの間を、それぞれ電気的に接続及び切断する３つ以上の第１のスイッチ部と、前記３つ以上の第２のノードを接続し、各々が２つの前記第２のノード間を電気的に接続及び切断する複数の第２のスイッチ部と、を備えたものである。
前記３つ以上の前記画素ブロックの第１のノードと前記３つ以上の第２のノードとの間を、それぞれ電気的に接続及び切断する３つ以上の第１のスイッチ部と、前記３つ以上の第２のノードを接続し、各々が２つの前記第２のノード間を電気的に接続及び切断する複数の第２のスイッチ部と、を備えたものである。
【0009】
前記画素ブロックは、前記光電変換部を１つのみ有していて１つの画素で構成されたものでもよいし、前記光電変換部を２つ以上有していて複数の画素で構成されたものでもよい。この点は、後述する各態様についても同様である。
【0010】
第２の態様による固体撮像素子は、前記第１の態様において、前記複数の第２のスイッチ部は、前記３つ以上の第２のノードを数珠繋ぎ状に接続するものである。
【0011】
第３の態様による固体撮像素子は、前記第１又は第２の態様において、所定動作モードにおいて、前記各第１のスイッチ部のうちのｐ個（ｐは１以上の整数）のオン状態の第１のスイッチ部及び前記各第２のスイッチ部のうちのｑ個（ｑはｐよりも大きい整数）のオン状態の第２のスイッチ部が、前記３つ以上の画素ブロックのうちの１つの画素ブロックの前記第１のノードに対して電気的に接続された状態となるように、前記各第１のスイッチ部及び前記各第２のスイッチ部を制御する制御部を備えたものである。
【0012】
第４の態様による固体撮像素子は、前記第３の態様において、前記ｐが１であるものである。
【0013】
第５の態様による固体撮像素子は、前記第１乃至第４のいずれかの態様において、前記制御部は、他の所定動作モードにおいて、前記３つ以上の画素ブロックのうちの１つの画素ブロックの前記第１のノードとこれに対応する前記第２のノードとの間を電気的に接続及び切断する前記第１のスイッチ部がオフするように、前記３つ以上の画素ブロックのうちの前記１つの画素ブロックの前記第１のスイッチ部を制御するものである。
【0014】
第６の態様による固体撮像素子は、前記第１乃至第５のいずれかの態様において、前記各画素ブロックは、前記光電変換部及び前記転送スイッチをそれぞれ複数有するものである。
【0015】
第７の態様による撮像装置は、前記第１乃至第６のいずれかの固体撮像素子を備えたものである。
【0016】
第８の態様による撮像装置は、前記第７の態様において、ＩＳＯ感度の設定値に応じて前記所定動作モードと前記他の所定動作モードとを切り替える制御手段を備えたものである。
前記課題を解決するための手段として、以下の各態様も提示する。第１の面による撮像素子は、光を電荷に変換する複数の光電変換部と、前記複数の光電変換部でそれぞれ変換された電荷が転送されるノードの一部を構成するソース部を含む第１のトランジスタとを有する複数の画素ブロックと、前記複数の画素ブロックのうち第１画素ブロックが有する前記第１のトランジスタのドレイン部と、前記複数の画素ブロックのうち、列方向において前記第１画素ブロックの隣に並ぶ第２画素ブロックが有する前記第１のトランジスタのドレイン部とを接続する配線を有する第１接続部と、前記複数の画素ブロックのうち、前記列方向において前記第２画素ブロックの隣に並ぶ第３画素ブロックが有する前記第１のトランジスタのドレイン部と、前記複数の画素ブロックのうち、前記列方向において前記第３画素ブロックの隣に並ぶ第４画素ブロックが有する前記第１のトランジスタのドレイン部とを接続する配線を有する第２接続部とを備えるものである。
第２の面による撮像素子は、前記第１の面による撮像素子において、前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタを有し、前記ノードは、前記第１のトランジスタのソース部と、前記増幅トランジスタのゲート部とを接続する配線を有するものである。
第３の面による撮像素子は、前記第１の面による撮像素子において、前記画素ブロックは、前記ノードの電位をリセットするリセットトランジスタを有し、前記ノードは、前記第１のトランジスタのソース部と、前記リセットトランジスタのソース部とを接続する配線を有するものである。
第４の面による撮像素子は、前記第１の面による撮像素子において、前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタと、前記ノードの電位をリセットするリセットトランジスタとを有し、前記ノードは、前記第１のトランジスタのソース部と、前記増幅トランジスタのゲート部と、前記リセットトランジスタのソース部とを接続する配線を有するものである。
第５の面による撮像素子は、前記第１乃至第４のいずれかの面による撮像素子において、前記画素ブロックは、２つ以上の前記光電変換部を有するものである。
第６の面による撮像素子は、前記第５の面による撮像素子において、前記画素ブロックは、３つ以上の前記光電変換部を有するものである。
第７の面による撮像素子は、前記第１乃至第６のいずれかの面による撮像素子において、前記第１接続部の配線と、前記第２接続部の配線とを接続するためのスイッチ部を備えるものである。
第８の面による撮像素子は、前記第７の面による撮像素子において、前記スイッチ部は、複数のトランジスタにより構成されるものである。
第９の面による撮像素子は、前記第１乃至第８のいずれかの面による撮像素子において、前記画素ブロックが有する前記第１のトランジスタを制御する制御部を備え、前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタ、前記第２画素ブロックが有する前記第１のトランジスタ、前記第３画素ブロックが有する前記第１のトランジスタおよび前記第４画素ブロックが有する前記第１のトランジスタをそれぞれオフにした状態で、前記第１画素ブロックの前記ノードに転送された電荷に基づく信号、前記第２画素ブロックの前記ノードに転送された電荷に基づく信号、前記第３画素ブロックの前記ノードに転送された電荷に基づく信号、前記第４画素ブロックの前記ノードに転送された電荷に基づく信号を順番に出力させるものである。
第１０の面による撮像素子は、前記第９の面による撮像素子において、前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタと、前記第２画素ブロックが有する前記第１のトランジスタとをオンにした状態で、前記第１画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第２画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させるものである。
第１１の面による撮像素子は、前記第１０の面による撮像素子において、前記制御部は、前記第３画素ブロックが有する前記第１のトランジスタと、前記第４画素ブロックが有する前記第１のトランジスタとをオンにした状態で、前記第３画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第４画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させるものである。
第１２の面による撮像素子は、前記第９乃至第１１のいずれかの面による撮像素子において、前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタをオン、および、前記第２画素ブロックが有する前記第１のトランジスタをオフにした状態で、前記第１画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第１３の面による撮像素子は、前記第１２の面による撮像素子において、前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタをオフ、および、前記第２画素ブロックが有する前記第１のトランジスタをオンにした状態で、前記第２画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第１４の面による撮像素子は、前記第１３の面による撮像素子において、前記制御部は、前記第３画素ブロックが有する前記第１のトランジスタをオン、および、前記第４画素ブロックが有する前記第１のトランジスタをオフにした状態で、前記第３画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第１５の面による撮像素子は、前記第１４の面による撮像素子において、前記制御部は、前記第３画素ブロックが有する前記第１のトランジスタをオフ、および、前記第４画素ブロックが有する前記第１のトランジスタをオンにした状態で、前記第４画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第１６の面による撮像装置は、前記第１乃至第１５のいずれかの面による撮像素子を備えるものである。
前記課題を解決するための手段として、以下の各態様も提示する。第１の面による撮像素子は、光を電荷に変換する複数の光電変換部と、前記複数の光電変換部でそれぞれ変換された電荷が転送されるノードの一部を構成するソース部を含む第１のトランジスタとを有する複数の画素ブロックと、前記複数の画素ブロックのうち第１画素ブロックが有する前記第１のトランジスタのドレイン部と、前記複数の画素ブロックのうち、列方向において前記第１画素ブロックの隣に並ぶ第２画素ブロックが有する前記第１のトランジスタのドレイン部とを接続する配線を有する第１接続部と、前記複数の画素ブロックのうち、前記列方向において前記第２画素ブロックの隣に並ぶ第３画素ブロックが有する前記第１のトランジスタのドレイン部と、前記複数の画素ブロックのうち、前記列方向において前記第３画素ブロックの隣に並ぶ第４画素ブロックが有する前記第１のトランジスタのドレイン部とを接続する配線を有する第２接続部とを備えるものである。
第２の面による撮像素子は、前記第１の面による撮像素子において、前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタを有し、前記ノードは、前記第１のトランジスタのソース部と、前記増幅トランジスタのゲート部とを接続する配線を有するものである。
第３の面による撮像素子は、前記第１の面による撮像素子において、前記画素ブロックは、前記ノードの電位をリセットするリセットトランジスタを有し、前記ノードは、前記第１のトランジスタのソース部と、前記リセットトランジスタのソース部とを接続する配線を有するものである。
第４の面による撮像素子は、前記第１の面による撮像素子において、前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタと、前記ノードの電位をリセットするリセットトランジスタとを有し、前記ノードは、前記第１のトランジスタのソース部と、前記増幅トランジスタのゲート部と、前記リセットトランジスタのソース部とを接続する配線を有するものである。
第５の面による撮像素子は、前記第１乃至第４のいずれかの面による撮像素子において、前記画素ブロックは、２つ以上の前記光電変換部を有するものである。
第６の面による撮像素子は、前記第５の面による撮像素子において、前記画素ブロックは、３つ以上の前記光電変換部を有するものである。
第７の面による撮像素子は、前記第１乃至第６のいずれかの面による撮像素子において、前記第１接続部の配線と、前記第２接続部の配線とを接続するためのスイッチ部を備えるものである。
第８の面による撮像素子は、前記第７の面による撮像素子において、前記スイッチ部は、複数のトランジスタにより構成されるものである。
第９の面による撮像素子は、前記第１乃至第８のいずれかの面による撮像素子において、前記画素ブロックが有する前記第１のトランジスタを制御する制御部を備え、前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタ、前記第２画素ブロックが有する前記第１のトランジスタ、前記第３画素ブロックが有する前記第１のトランジスタおよび前記第４画素ブロックが有する前記第１のトランジスタをそれぞれオフにした状態で、前記第１画素ブロックの前記ノードに転送された電荷に基づく信号、前記第２画素ブロックの前記ノードに転送された電荷に基づく信号、前記第３画素ブロックの前記ノードに転送された電荷に基づく信号、前記第４画素ブロックの前記ノードに転送された電荷に基づく信号を順番に出力させるものである。
第１０の面による撮像素子は、前記第９の面による撮像素子において、前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタと、前記第２画素ブロックが有する前記第１のトランジスタとをオンにした状態で、前記第１画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第２画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させるものである。
第１１の面による撮像素子は、前記第１０の面による撮像素子において、前記制御部は、前記第３画素ブロックが有する前記第１のトランジスタと、前記第４画素ブロックが有する前記第１のトランジスタとをオンにした状態で、前記第３画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第４画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させるものである。
第１２の面による撮像素子は、前記第９乃至第１１のいずれかの面による撮像素子において、前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタをオン、および、前記第２画素ブロックが有する前記第１のトランジスタをオフにした状態で、前記第１画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第１３の面による撮像素子は、前記第１２の面による撮像素子において、前記制御部は、前記第１画素ブロックが有する前記第１のトランジスタをオフ、および、前記第２画素ブロックが有する前記第１のトランジスタをオンにした状態で、前記第２画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第１４の面による撮像素子は、前記第１３の面による撮像素子において、前記制御部は、前記第３画素ブロックが有する前記第１のトランジスタをオン、および、前記第４画素ブロックが有する前記第１のトランジスタをオフにした状態で、前記第３画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第１５の面による撮像素子は、前記第１４の面による撮像素子において、前記制御部は、前記第３画素ブロックが有する前記第１のトランジスタをオフ、および、前記第４画素ブロックが有する前記第１のトランジスタをオンにした状態で、前記第４画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第１６の面による撮像装置は、前記第１乃至第１５のいずれかの面による撮像素子を備えるものである。
【発明の効果】
【0017】
本発明によれば、ダイナミックレンジを拡大させることができるとともに、高感度読出し時のＳＮ比を向上させることができる固体撮像素子、及び、これを用いた撮像装置を提供することができる。
【図面の簡単な説明】
【0018】
【発明を実施するための形態】
【0019】
以下、本発明による固体撮像素子及び撮像装置について、図面を参照して説明する。
【0020】
［第１の実施の形態］
図１は、本発明の第１の実施の形態による電子カメラ１を模式的に示す概略ブロック図である。
図１は、本発明の第１の実施の形態による電子カメラ１を模式的に示す概略ブロック図である。
【0021】
本実施の形態による電子カメラ１は、例えば一眼レフのデジタルカメラとして構成されるが、本発明による撮像装置は、これに限らず、コンパクトカメラなどの他の電子カメラや、携帯電話に搭載された電子カメラや、動画を撮像するビデオカメラ等の電子カメラなどの種々の撮像装置に適用することができる。
【0022】
電子カメラ１には、撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部３によってフォーカスや絞りが駆動される。この撮影レンズ２の像空間には、固体撮像素子４の撮像面が配置される。
【0023】
固体撮像素子４は、撮像制御部５の指令によって駆動され、デジタルの画像信号を出力する。通常の本撮影時（静止画撮影時）などでは、撮像制御部５は、例えば、全画素を同時にリセットするいわゆるグローバルリセット後に、図示しないメカニカルシャッタで露光した後に、所定の読み出し動作を行うように固体撮像素子４を制御する。また、電子ビューファインダーモード時や動画撮影時などでは、撮像制御部５は、例えばいわゆるローリング電子シャッタを行いつつ所定の読み出し動作を行うように固体撮像素子４を制御する。これらのとき、撮像制御部５は、後述するように、ＩＳＯ感度の設定値に応じて、後述する各動作モードの読み出し動作を行うように、固体撮像素子４を制御する。デジタル信号処理部６は、固体撮像素子４から出力されるデジタルの画像信号に対して、デジタル増幅、色補間処理、ホワイトバランス処理などの画像処理等を行う。デジタル信号処理部６による処理後の画像信号は、メモリ７に一旦蓄積される。メモリ７は、バス８に接続されている。バス８には、レンズ制御部３、撮像制御部５、ＣＰＵ９、液晶表示パネル等の表示部１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。ＣＰＵ９には、レリーズ釦などの操作部１４が接続される。操作部１４によって、ＩＳＯ感度を設定することができるようになっている。記録部１１には記録媒体１１ａが着脱自在に装着される。
【0024】
電子カメラ１内のＣＰＵ９は、操作部１４の操作により電子ビューファインダーモードや動画撮影や通常の本撮影（静止画撮影）などが指示されると、それに合わせて撮像制御部５を駆動する。このとき、レンズ制御部３によって、フォーカスや絞りが適宜調整される。固体撮像素子４は、撮像制御部５の指令によって駆動され、デジタルの画像信号を出力する。固体撮像素子４からのデジタルの画像信号は、デジタル信号処理部６で処理された後に、メモリ７に蓄積される。ＣＰＵ９は、電子ビューファインダーモード時にはその画像信号を表示部１０に画像表示させ、動画撮影時にはその画像信号を記録媒体１１ａに記録する。通常の本撮影時（静止画撮影時）などの場合は、ＣＰＵ９は、固体撮像素子４からのデジタルの画像信号がデジタル信号処理部６で処理されてメモリ７に蓄積された後に、操作部１４の指令に基づき、必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部１１に処理後の信号を出力させ記録媒体１１ａに記録する。
【0025】
図２は、図１中の固体撮像素子４の概略構成を示す回路図である。図３は、図２中の列方向に順次並んだ４つの画素ブロックＢＬの付近を拡大して示す回路図である。本実施の形態では、固体撮像素子４は、ＣＭＯＳ型の固体撮像素子として構成されているが、これに限らず、例えば、他のＸＹアドレス型固体撮像素子として構成してもよい。
【0026】
固体撮像素子４は、図２及び図３に示すように、Ｎ行Ｍ列に２次元マトリクス状に配置されそれぞれ２つの画素ＰＸ（ＰＸＡ，ＰＸＢ）を有する画素ブロックＢＬと、後述する第１のノードＰａとこれに対応する第２のノードＰｂとの間を電気的に接続及び切断する第１のスイッチ部としての第１のトランジスタＳＷＡと、２つの第２のノードＰｂ間を電気的に接続及び切断する第２のスイッチ部としての第２のトランジスタＳＷＢと、垂直走査回路２１と、画素ブロックＢＬの行毎に設けられた制御線２２～２７と、画素ＰＸの列毎に（画素ブロックＢＬの列毎に）設けられ対応する列の画素ＰＸ（画素ブロックＢＬ）からの信号を受け取る複数の（Ｍ本の）垂直信号線２８と、各垂直信号線２８に設けられた定電流源２９と、各垂直信号線２８に対応して設けられたカラムアンプ３０、ＣＤＳ回路（相関２重サンプリング回路）３１及びＡ／Ｄ変換器３２と、水平読み出し回路３３とを有している。
【0027】
なお、カラムアンプ３０として、アナログ増幅器を用いてもよいし、いわゆるスイッチトキャパシタアンプを用いてもよい。また、カラムアンプ３０は、必ずしも設けなくてもよい。
【0028】
図面表記の便宜上、図２ではＭ＝２として示しているが、列数Ｍは実際にはより多くの任意の数にされる。また、行数Ｎも限定されない。画素ブロックＢＬを行毎に区別する場合、ｊ行目の画素ブロックＢＬは符号ＢＬ（ｊ）で示す。この点は、他の要素や後述する制御信号についても同様である。図２及び図３には、４行に渡るｎ－１行目乃至ｎ＋２行目の画素ブロックＢＬ（ｎ－１）～ＢＬ（ｎ＋２）が示されている。
【0029】
なお、図面では、画素ブロックＢＬのうち図２及び図３中下側の画素の符号をＰＸＡとし、図２及び図３中上側の画素の符号をＰＸＢとして、両者を区別しているが、両者を区別しないで説明するときには両者に符号ＰＸを付して説明する場合がある。また、図面では、画素ＰＸＡのフォトダイオードの符号をＰＤＡとし、画素ＰＸＢのフォトダイオードの符号をＰＤＢとして、両者を区別しているが、両者を区別しないで説明するときには両者に符号ＰＤを付して説明する場合がある。同様に、画素ＰＸＡの転送トランジスタの符号をＴＸＡとし、画素ＰＸＢの転送トランジスタの符号をＴＸＢとして、両者を区別しているが、両者を区別しないで説明するときには両者に符号ＴＸを付して説明する場合がある。なお、本実施の形態では、画素ＰＸのフォトダイオードＰＤは、２Ｎ行Ｍ列に２次元マトリクス状に配置されている。
【0030】
本実施の形態では、各画素ＰＸは、入射光に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオードＰＤと、フォトダイオードＰＤから第１のノードＰａに電荷を転送する転送スイッチとしての転送トランジスタＴＸとを有している。
【0031】
本実施の形態では、複数の画素ＰＸは、フォトダイオードＰＤが列方向に順次並んだ２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）毎に画素ブロックＢＬをなしている。図２及び図３に示すように、各画素ブロックＢＬ毎に、当該画素ブロックＢＬに属する２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）が、１組の第１のノードＰａ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬを共有している。第１のノードＰａには基準電位との間に容量（電荷電圧変換容量）が形成され、その容量によって、第１のノードＰａに転送されてきた電荷が電圧に変換される。増幅トランジスタＡＭＰは、第１のノードＰａの電位に応じた信号を出力する増幅部を構成している。リセットトランジスタＲＳＴは、第１のノードＰａの電位をリセットするリセットスイッチを構成している。選択トランジスタＳＥＬは、当該画素ブロックＢＬを選択するための選択部を構成している。フォトダイオードＰＤ及び転送トランジスタＴＸは、２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）で共有されることなく、画素ＰＸ毎に設けられている。図２及び図３では、ｎは画素ブロックＢＬの行を示している。例えば、１行目の画素ＰＸ（ＰＸＡ）と２行目の画素ＰＸ（ＰＸＢ）とにより１行目の画素ブロックＢＬが構成され、３行目の画素ＰＸ（ＰＸＡ）と４行目の画素ＰＸ（ＰＸＢ）とにより２行目の画素ブロックＢＬが構成されている。
【0032】
例えば、画素ブロックＢＬ（ｎ）の転送トランジスタＴＸＡ（ｎ）は、フォトダイオードＰＤＡ（ｎ）から第１のノードＰａ（ｎ）に電荷を転送し、転送トランジスタＴＸＢ（ｎ）はフォトダイオードＰＤＢ（ｎ）から第１のノードＰａ（ｎ）に電荷を転送する。第１のノードＰａ（ｎ）には基準電位との間に容量（電荷電圧変換容量）が形成され、その容量によって、第１のノードＰａ（ｎ）に転送されてきた電荷が電圧に変換される。増幅トランジスタＡＭＰ（ｎ）は、第１のノードＰａ（ｎ）の電位に応じた信号を出力する。リセットトランジスタＲＳＴ（ｎ）は、第１のノードＰａ（ｎ）の電位をリセットする。これらの点は、他の画素ブロックＢＬの行についても同様である。
【0033】
なお、本発明では、例えば、フォトダイオードＰＤが列方向に順次並んだ３個以上の画素ＰＸ毎に画素ブロックＢＬを構成するようにしてもよい。
【0034】
図面には示していないが、本実施の形態では、各々の画素ＰＸのフォトダイオードＰＤの光入射側には、それぞれが異なる色成分の光を透過させる複数種類のカラーフィルタが、所定の色配列（例えば、ベイヤー配列）で配置されている。画素ＰＸは、カラーフィルタでの色分解によって各色に対応する電気信号を出力する。
【0035】
第１のトランジスタＳＷＡ（ｎ）は、第１のノードＰａ（ｎ）とこれに対応する第２のノードＰｂ（ｎ）との間を電気的に接続及び切断する第１のスイッチ部を構成している。このような第１のスイッチ部は、複数のトランジスタ等のスイッチを組み合わせて構成することも可能であるが、構造を簡単にするため、本実施の形態のように単一の第１のトランジスタＳＷＡ（ｎ）で構成することが好ましい。これらの点は、他の第１のトランジスタＳＷＡについても同様である。
【0036】
各第２のトランジスタＳＷＢは、各画素ブロックＢＬのうちの列方向に互いに隣り合う各２つの画素ブロックＢＬについて、一方の画素ブロックＢＬの第１のノードＰａに対応する第２のノードＰｂと他方の画素ブロックＢＬの第１のノードＰａに対応する第２のノードＰｂとの間を電気的に接続及び切断するように設けられた第２のスイッチ部を構成している。これによって、本実施の形態では、３つ以上の画素ブロックＢＬの第１のノードＰａが、複数の前記第２のスイッチ部により数珠繋ぎ状に接続されている。前述したような第２のスイッチ部は、複数のトランジスタ等のスイッチを組み合わせて構成することも可能であるが、構造を簡単にするため、本実施の形態のように単一の第２のトランジスタＳＷＢで構成することが好ましい。
【0037】
例えば、第２のトランジスタＳＷＢ（ｎ）は、ｎ行目の画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対応する第２のノードＰｂ（ｎ）とｎ－１行目の画素ブロックＢＬ（ｎ－１）の第１のノードＰａ（ｎ－１）に対応する第２のノードＰｂ（ｎ－１）との間を電気的に接続及び切断するように、設けられている。この点は、他の第２のトランジスタＳＷＢについても同様である。
【0038】
画素ブロックＢＬ（ｎ）の増幅トランジスタＡＭＰ（ｎ）のゲート電極、リセットトランジスタＲＳＴ（ｎ）のソース領域、転送トランジスタＴＸＡ（ｎ），ＴＸＢ（ｎ）のドレイン拡散領域、及び、第１のトランジスタＳＷＡ（ｎ）のソース拡散領域の間が、配線７１（ｎ）によって互いに電気的に接続されて導通している。第１のノードＰａ（ｎ）は、配線７１（ｎ）及びこれに対して電気的に接続されて導通している箇所全体に相当している。これらの点は、他の画素ブロックＢＬの行についても同様である。
【0039】
第１のトランジスタＳＷＡ（ｎ）のドレイン拡散領域、第２のトランジスタＳＷＢ（ｎ）のドレイン拡散領域及び第２のトランジスタＳＷＢ（ｎ＋１）のソース拡散領域の間が、配線７２（ｎ）によって互いに電気的に接続されて導通している。第２のノードＰｂ（ｎ）は、配線７２（ｎ）及びこれに対して電気的に接続されて導通している箇所全体に相当している。これらの点は、他の第１のトランジスタＳＷＡ及び他の第２のトランジスタＳＷＢについても同様である。
【0040】
【0041】
転送トランジスタＴＸＡのゲートは行毎に制御線２６に共通に接続され、そこには、制御信号φＴＸＡが垂直走査回路２１から供給される。転送トランジスタＴＸＢのゲートは行毎に制御線２５に共通に接続され、そこには、制御信号φＴＸＢが垂直走査回路２１から供給される。リセットトランジスタＲＳＴのゲートは行毎に制御線２４に共通に接続され、そこには、制御信号φＲＳＴが垂直走査回路２１から供給される。選択トランジスタＳＥＬのゲートは行毎に制御線２３に共通に接続され、そこには、制御信号φＳＥＬが垂直走査回路２１から供給される。第１のトランジスタＳＷＡのゲートは行毎に制御線２２に共通に接続され、そこには、制御信号φＳＷＡが垂直走査回路２１から供給される。第２のトランジスタＳＷＢのゲートは行毎に制御線２７に共通に接続され、そこには、制御信号φＳＷＢが垂直走査回路２１から供給される。例えば、転送トランジスタＴＸＡ（ｎ）のゲートには制御信号φＴＸＡ（ｎ）が供給され、転送トランジスタＴＸＢ（ｎ）のゲートには制御信号φＴＸＢ（ｎ）が供給され、リセットトランジスタＲＳＴ（ｎ）のゲートには制御信号φＲＳＴ（ｎ）が供給され、選択トランジスタＳＥＬ（ｎ）のゲートには制御信号φＳＥＬ（ｎ）が供給され、第１のトランジスタＳＷＡ（ｎ）のゲートには制御信号φＳＷＡ（ｎ）が供給され、第２のトランジスタＳＷＢ（ｎ）のゲートには制御信号φＳＷＢ（ｎ）が供給される。
【0042】
各トランジスタＴＸＡ，ＴＸＢ，ＲＳＴ，ＳＥＬ，ＳＷＡ，ＳＷＢは、対応する制御信号φＴＸＡ，φＴＸＢ，φＲＳＴ，φＳＥＬ，φＳＷＡ，φＳＷＢがハイレベル（Ｈ）のときにオンし、ローレベル（Ｌ）のときにオフする。
【0043】
垂直走査回路２１は、図１中の撮像制御部５による制御下で、画素ブロックＢＬの行毎に、制御信号φＴＸＡ，φＴＸＢ，φＲＳＴ，φＳＥＬ，φＳＷＡ，φＳＷＢをそれぞれ出力し、画素ブロックＢＬ、第１のトランジスタＳＷＡ、第２のトランジスタＳＷＢを制御し、静止画読み出し動作や動画読み出し動作などを実現する。この制御において、例えばＩＳＯ感度の設定値に応じて、後述する各動作モードの読み出し動作が行われる。この制御によって、各垂直信号線２８には、それに対応する列の画素ＰＸの信号（アナログ信号）が供給される。
【0044】
本実施の形態では、垂直走査回路２１は、後述する各動作モードを、図１中の撮像制御部５からの指令（制御信号）に応じて切り替えて行う制御部を構成している。
【0045】
垂直信号線２８に読み出された信号は、各列毎に、カラムアンプ３０で増幅され更にＣＤＳ回路３１にて光信号（画素ＰＸで光電変換された光情報を含む信号）と暗信号（光信号から差し引くべきノイズ成分を含む差分用信号）との差分を得る処理が施された後に、Ａ／Ｄ変換器３２にてデジタル信号に変換され、そのデジタル信号はＡ／Ｄ変換器３２に保持される。各Ａ／Ｄ変換器３２に保持されたデジタルの画像信号は、水平読み出し回路３３によって水平走査され、必要に応じて所定の信号形式に変換されて、外部（図１中のデジタル信号処理部６）へ出力される。
【0046】
なお、ＣＤＳ回路３１は、図１中の撮像制御部５による制御下でタイミング発生回路（図示せず）から暗信号サンプリング信号φＤＡＲＫＣを受け、φＤＡＲＫＣがハイレベル（Ｈ）の場合にカラムアンプ３０の出力信号を暗信号としてサンプリングするとともに、図１中の撮像制御部５による制御下で前記タイミング発生回路から光信号サンプリング信号φＳＩＧＣを受け、φＳＩＧＣがＨの場合にカラムアンプ３０の出力信号を光信号としてサンプリングする。そして、ＣＤＳ回路３１は、前記タイミング発生回路からのクロックやパルスに基づいて、サンプリングした暗信号と光信号との差分に応じた信号を出力する。このようなＣＤＳ回路３１の構成としては、公知の構成を採用することができる。
【0047】
図２及び図３おいて、ＣＣ（ｎ）は、第１のトランジスタＳＷＡ（ｎ）がオフしている場合の、第１のノードＰａ（ｎ）と基準電位との間の容量である。容量ＣＣ（ｎ）の容量値をＣｆｄ１とする。ＣＤ（ｎ）は、第１のトランジスタＳＷＡ（ｎ）及び第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋１）がオフしている場合の、第２のノードＰｂ（ｎ）と基準電位との間の容量である。容量ＣＤ（ｎ）の容量値をＣｆｄ２とする。これらの点は、他の第１のトランジスタＳＷＡ及び他の第２のトランジスタＳＷＢについても同様である。
【0048】
容量ＣＤ（ｎ）は、配線７２（ｎ）の配線容量と、第１のトランジスタＳＷＡ（ｎ）のドレイン拡散領域の容量と、第２のトランジスタＳＷＢ（ｎ）のドレイン拡散領域の容量と、第２のトランジスタＳＷＢ（ｎ＋１）のソース拡散領域の容量とから構成される。トランジスタのソース拡散領域やドレイン拡散領域の容量は、加わる電圧が変化すると空乏層の寸法が変化するので、ＣＤ（ｎ）に加わる電圧が変化するとＣＤ（ｎ）の容量値ｃｆｄ２は変化する。しかし、第１のトランジスタＳＷＡ（ｎ）のドレイン拡散領域の容量と、第２のトランジスタＳＷＢ（ｎ）のドレイン拡散領域の容量と、第２のトランジスタＳＷＢ（ｎ＋１）のソース拡散領域の容量は、配線７２（ｎ）の配線容量に対して小さいので、ＣＤ（ｎ）に加わる電圧が変化したときのＣＤ（ｎ）の容量値ｃｆｄ２の変化量は無視可能である。したがって、ＣＤ（ｎ）の容量値ｃｆｄ２の電圧依存性は無視可能である。
【0049】
容量ＣＣ（ｎ）は、転送トランジスタＴＸＡ（ｎ），ＴＸＢ（ｎ）のドレイン拡散領域の容量と、リセットトランジスタＲＳＴ（ｎ）のソース拡散領域の容量と、第１のトランジスタＳＷＡ（ｎ）のソース拡散領域の容量と、増幅トランジスタＡＭＰ（ｎ）のゲート電極の容量と、配線７１（ｎ）の配線容量とから構成され、それらの容量値の合計が容量ＣＣ（ｎ）の容量値Ｃｆｄ１となる。したがって、トランジスタのソース拡散領域の容量やゲート電極の容量は、加わる電圧が変化すると空乏層の寸法が変化することから、容量ＣＣ（ｎ）の容量値Ｃｆｄ１には電圧依存性がある。この点は、他の画素ブロックＢＬの行についても同様である。なお、第２のトランジスタＳＷＢ（ｎ）のソース拡散領域の容量は容量ＣＣ（ｎ）の構成要素とならないので、その分、容量ＣＣ（ｎ）の容量値Ｃｆｄ１は小さくなる。
【0050】
ここで、第１のトランジスタＳＷＡのオン時のチャネル容量の値及び第２のトランジスタＳＷＢのオン時のチャネル容量の値を、両方ともＣｓｗとする。通常、容量値Ｃｓｗは、容量値Ｃｆｄ１，Ｃｆｄ２に対して小さい値である。
【0051】
今、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ）がオフする（すなわち、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちのオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならない）と、第１のノードＰａ（ｎ）と基準電位との間の容量（電荷電圧変換容量）は、容量ＣＣ（ｎ）となる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１となる。この状態は、後述する第１の動作モードを示す図４中の期間Ｔ２の状態に相当している。
【0052】
また、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ）がオンすると、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち、第１のトランジスタＳＷＡ（ｎ）以外のオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋１）がオフであれば）、第１のノードＰａ（ｎ）と基準電位との間の容量（電荷電圧変換容量）は、容量ＣＣ（ｎ）に対して、容量ＣＤ（ｎ）及び第１のトランジスタＳＷＡ（ｎ）のオン時のチャネル容量を付加したものとなる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋Ｃｆｄ２＋Ｃｓｗ≒Ｃｆｄ１＋Ｃｆｄ２となる。この状態は、後述する第２の動作モードを示す図５中の期間Ｔ２の状態に相当している。
【0053】
さらに、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ）及び第２のトランジスタＳＷＢ（ｎ＋１）がオンすると、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち、トランジスタＳＷＡ（ｎ），ＳＷＢ（ｎ＋１）以外のオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、トランジスタＳＷＢ（ｎ），ＳＷＡ（ｎ＋１），ＳＷＢ（ｎ＋２）がオフであれば）、第１のノードＰａ（ｎ）の電荷電圧変換容量は、容量ＣＣ（ｎ）に対して、容量ＣＤ（ｎ）、容量ＣＤ（ｎ＋１）及びトランジスタＳＷＡ（ｎ），ＳＷＢ（ｎ＋１）のオン時のチャネル容量を付加したものとなる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋２×Ｃｆｄ２＋２×Ｃｓｗ≒Ｃｆｄ１＋２×Ｃｆｄ２となる。この状態は、後述する第３の動作モードを示す図６中の期間Ｔ２の状態に相当している。
【0054】
さらにまた、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ＋１）がオンすると、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち、トランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１），ＳＷＢ（ｎ＋１）以外のオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、トランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋２）がオフであれば）、第１のノードＰａ（ｎ）の電荷電圧変換容量は、容量ＣＣ（ｎ）に対して、容量ＣＤ（ｎ）、容量ＣＤ（ｎ＋１）、容量ＣＣ（ｎ＋１）及びトランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１），ＳＷＢ（ｎ＋１）のオン時のチャネル容量を付加したものとなる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、２×Ｃｆｄ１＋２×Ｃｆｄ２＋３×Ｃｓｗ≒２×Ｃｆｄ１＋２×Ｃｆｄ２となる。この状態は、後述する第４の動作モードを示す図７中の期間Ｔ２の状態に相当している。
【0055】
また、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ）及び第２のトランジスタＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２）がオンすると、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち、トランジスタＳＷＡ（ｎ），ＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２）以外のオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、トランジスタＳＷＡ（ｎ＋１），ＳＷＡ（ｎ＋２），ＳＷＢ（ｎ），ＳＷＢ（ｎ＋３）がオフであれば）、第１のノードＰａ（ｎ）の電荷電圧変換容量は、容量ＣＣ（ｎ）に対して、容量ＣＤ（ｎ）、容量ＣＤ（ｎ＋１）、容量ＣＤ（ｎ＋２）及びトランジスタＳＷＡ（ｎ），ＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２）のオン時のチャネル容量を付加したものとなる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋３×Ｃｆｄ２＋３×Ｃｓｗ≒Ｃｆｄ１＋３×Ｃｆｄ２となる。この状態は、後述する第５の動作モードを示す図８中の期間Ｔ２の状態に相当している。
【0056】
このように、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち第１のノードＰａ（ｎ）に対して電気的に接続されるオン状態のトランジスタがなければ、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値が最小の容量値Ｃｆｄ１となり、その電荷電圧変換容量による電荷電圧変換係数が大きくなるため、最高のＳＮ比での読出しが可能となる。
【0057】
一方、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち第１のノードＰａ（ｎ）に対して電気的に接続されるオン状態のトランジスタの数を１つ以上の所望の数に増やしていけば、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値を所望の値に大きくすることができ、大きな信号電荷量を扱うことができるため、飽和電子数を拡大することができる。これにより、ダイナミックレンジを拡大することができる。
【0058】
以上、画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）について説明したが、他の画素ブロックＢＬの第１のノードＰａについても同様である。
【0059】
図４は、図２に示す固体撮像素子４の第１の動作モードを示すタイミングチャートである。この第１の動作モードは、各画素ブロックＢＬを行毎に順次選択していき、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるオン状態のトランジスタがない状態（当該第１のノードＰａの電荷電圧変換容量が最小である状態）で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。図４に示す例では、全画素ＰＸＡ，ＰＸＢの信号を読み出すが、これに限らず、例えば、画素行を間引いて読み出す間引き読み出し等を行ってもよい。この点は、後述する図５乃至図８にそれぞれ示す各例についても同様である。
【0060】
図４は、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。いずれの行の画素ブロックＢＬが選択された場合の動作も同様であるので、ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択された場合の動作についてのみ説明する。
【0061】
期間Ｔ２の開始前に既に、所定の露光期間において、フォトダイオードＰＤＡ（ｎ），ＰＤＢ（ｎ）の露光が終了している。この露光は、通常の本撮影時（静止画撮影時）などでは、全画素を同時にリセットするいわゆるグローバルリセット後にメカニカルシャッタ（図示せず）により行われ、電子ビューファインダーモード時や動画撮影時などでは、いわゆるローリング電子シャッタ動作により行われる。期間Ｔ２の開始直前には、全てのトランジスタＳＥＬ，ＲＳＴ，ＴＸＡ，ＴＸＢ，ＳＷＡ，ＳＷＢはオフしている。
【0062】
期間Ｔ２において、ｎ行目のφＳＥＬ（ｎ）がＨにされ、ｎ行目の画素ブロックＢＬ（ｎ）の選択トランジスタＳＥＬ（ｎ）がオンにされ、ｎ行目の画素ブロックＢＬ（ｎ）が選択される。
【0063】
また、期間Ｔ２において、φＳＷＡ（ｎ）がＬにされ、第１のトランジスタＳＷＡ（ｎ）がオフにされる。これにより、期間Ｔ２において、各トランジスタＳＷＡ，ＳＷＢのうち選択された画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対して電気的に接続されるオン状態のトランジスタがない状態となる。したがって、前述したように、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１となり、最小となる。
【0064】
期間Ｔ２の開始直後から一定期間だけ、φＲＳＴ（ｎ）がＨにされてｎ行目のリセットトランジスタＲＳＴ（ｎ）が一旦オンにされ、第１のノードＰａ（ｎ）の電位が一旦電源電位ＶＤＤにリセットされる。
【0065】
期間Ｔ２中のその後の時点ｔ１から一定期間だけ、暗信号サンプリング信号φＤＡＲＫＣがＨにされて、第１のノードＰａ（ｎ）に現れる電位がｎ行目の増幅トランジスタＡＭＰ（ｎ）で増幅された後に選択トランジスタＳＥＬ（ｎ）及び垂直信号線２８を経由し更にカラムアンプ３０で増幅された信号が、暗信号として、ＣＤＳ回路３１によりサンプリングされる。
【0066】
期間Ｔ２中のその後の時点ｔ２から一定期間だけ、φＴＸＡ（ｎ）がＨにされてｎ行目の転送トランジスタＴＸＡ（ｎ）がオンにされる。これにより、ｎ行目の画素ブロックＢＬ（ｎ）のフォトダイオードＰＤＡ（ｎ）に蓄積されていた信号電荷が、第１のノードＰａ（ｎ）の電荷電圧変換容量に転送される。第１のノードＰａ（ｎ）の電位は、ノイズ成分を除くと、この信号電荷の量と第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値の逆数とに比例した値となる。
【0067】
期間Ｔ２中のその後の時点ｔ３において、光信号サンプリング信号φＳＩＧＣがＨにされて、第１のノードＰａ（ｎ）に現れる電位がｎ行目の増幅トランジスタＡＭＰ（ｎ）で増幅された後に選択トランジスタＳＥＬ（ｎ）及び垂直信号線２８を経由し更にカラムアンプ３０で増幅された信号が、光信号として、ＣＤＳ回路３１によりサンプリングされる。
【0068】
その後にφＳＩＧＣがＬになった時点の後に、ＣＤＳ回路３１は、時点ｔ１からの一定期間でサンプリングした暗信号と時点ｔ３からの一定時間でサンプリングした光信号との差分に応じた信号を出力する。Ａ／Ｄ変換器３２は、この差分に応じた信号をデジタル信号に変換して保持する。各Ａ／Ｄ変換器３２に保持されたデジタルの画像信号は、水平読み出し回路３３によって水平走査され、デジタル信号画像信号として外部（図１中のデジタル信号処理部６）へ出力される。
【0069】
そして、期間Ｔ２中の時点ｔ４から一定期間だけ、φＲＳＴ（ｎ）がＨにされてｎ行目のリセットトランジスタＲＳＴ（ｎ）が一旦オンにされ、第１のノードＰａ（ｎ）の電位が一旦電源電位ＶＤＤにリセットされる。
【0070】
期間Ｔ２中のその後の時点ｔ５から一定期間だけ、暗信号サンプリング信号φＤＡＲＫＣがＨにされて、第１のノードＰａ（ｎ）に現れる電位がｎ行目の増幅トランジスタＡＭＰ（ｎ）で増幅された後に選択トランジスタＳＥＬ（ｎ）及び垂直信号線２８を経由し更にカラムアンプ３０で増幅された信号が、暗信号として、ＣＤＳ回路３１によりサンプリングされる。
【0071】
期間Ｔ２中のその後の時点ｔ６から一定期間だけ、φＴＸＢ（ｎ）がＨにされてｎ行目の転送トランジスタＴＸＢ（ｎ）がオンにされる。これにより、ｎ行目の画素ブロックＢＬ（ｎ）のフォトダイオードＰＤＢ（ｎ）に蓄積されていた信号電荷が、第１のノードＰａ（ｎ）の電荷電圧変換容量に転送される。第１のノードＰａ（ｎ）の電位は、ノイズ成分を除くと、この信号電荷の量と第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値の逆数とに比例した値となる。
【0072】
期間Ｔ２中のその後の時点ｔ７において、光信号サンプリング信号φＳＩＧＣがＨにされて、第１のノードＰａ（ｎ）に現れる電位がｎ行目の増幅トランジスタＡＭＰ（ｎ）で増幅された後に選択トランジスタＳＥＬ（ｎ）及び垂直信号線２８を経由し更にカラムアンプ３０で増幅された信号が、光信号として、ＣＤＳ回路３１によりサンプリングされる。
【0073】
その後にφＳＩＧＣがＬになった時点の後に、ＣＤＳ回路３１は、時点ｔ５からの一定期間でサンプリングした暗信号と時点ｔ７からの一定時間でサンプリングした光信号との差分に応じた信号を出力する。Ａ／Ｄ変換器３２は、この差分に応じた信号をデジタル信号に変換して保持する。各Ａ／Ｄ変換器３２に保持されたデジタルの画像信号は、水平読み出し回路３３によって水平走査され、デジタル信号画像信号として外部（図１中のデジタル信号処理部６）へ出力される。
【0074】
このように、前記第１の動作モードでは、各トランジスタＳＷＡ，ＳＷＢのうち選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるオン状態のトランジスタがないので、選択された画素ブロックＢＬの第１のノードＰａの電荷電圧変換容量の容量値が最小となり、その電荷電圧変換容量による電荷電圧変換係数が大きくなるため、最高のＳＮ比での読出しが可能となる。例えば、ＩＳＯ感度の設定値が最も高い場合に、撮像制御部５によって、前記第１の動作モードを行うように指令される。
【0075】
図５は、図２に示す固体撮像素子４の第２の動作モードを示すタイミングチャートである。この第２の動作モードは、各画素ブロックＢＬを行毎に順次選択していき、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちの１つのオン状態のトランジスタＳＷＡが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続された状態で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。
【0076】
図５も、図４と同様に、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。図５に示す第２の動作モードが図４に示す前記第１の動作モードと異なる所は、以下に説明する点である。
【0077】
図５に示す第２の動作モードでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２において、φＳＷＡ（ｎ）がＨにされるとともにφＳＷＢ（ｎ），φＳＷＢ（ｎ＋１）がＬにされ、第１のトランジスタＳＷＡ（ｎ）がオンにされるとともに第２のトランジスタＳＷＢ（ｎ），φＳＷＢ（ｎ＋１）がオフにされる。これにより、期間Ｔ２において、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷ（ここでは、第１のトランジスタＳＷＡ（ｎ））が、選択された画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対して電気的に接続された状態となる。したがって、前述したように、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋Ｃｆｄ２＋Ｃｓｗ≒Ｃｆｄ１＋Ｃｆｄ２となり、図４に示す前記第１の動作モードに比べていわば１段階大きくなる。
【0078】
ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２について説明したが、他の画素ブロックＢＬが選択される期間についても同様である。
【0079】
このように、前記第２の動作モードでは、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるので、選択された画素ブロックＢＬの第１のノードＰａの電荷電圧変換容量の容量値がいわば１段階大きくなり、第１のノードＰａの電荷電圧変換容量での飽和電子数を１段階拡大することができる。これにより、ダイナミックレンジを１段階拡大することができる。例えば、ＩＳＯ感度の設定値が最も高い値から１段階小さい値である場合に、撮像制御部５によって、前記第２の動作モードを行うように指令される。
【0080】
図６は、図２に示す固体撮像素子４の第３の動作モードを示すタイミングチャートである。この第３の動作モードは、各画素ブロックＢＬを行毎に順次選択していき、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡ及び１つのオン状態の第２のトランジスタＳＷＢが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続された状態で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。
【0081】
図６も、図４と同様に、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。図６に示す第３の動作モードが図４に示す前記第１の動作モードと異なる所は、以下に説明する点である。
【0082】
図６に示す第３の動作モードでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２において、φＳＷＡ（ｎ）及びφＳＷＢ（ｎ＋１）がＨにされるとともにφＳＷＡ（ｎ＋１），φＳＷＢ（ｎ），φＳＷＢ（ｎ＋２）がＬにされ、第１のトランジスタＳＷＡ（ｎ）及び第２のトランジスタＳＷＢ（ｎ＋１）がオンにされるとともに第１のトランジスタＳＷＡ（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋２）がオフにされる。これにより、期間Ｔ２において、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡ（ここでは、第１のトランジスタＳＷＡ（ｎ））及び１つのオン状態の第２のトランジスタＳＷＢ（ここでは、第２のトランジスタＳＷＢ（ｎ＋１））が、選択された画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対して電気的に接続された状態となる。したがって、前述したように、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋２×Ｃｆｄ２＋Ｃｓｗ≒Ｃｆｄ１＋２×Ｃｆｄ２となり、図４に示す前記第１の動作モードに比べていわば２段階大きくなる。
【0083】
ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２について説明したが、他の画素ブロックＢＬが選択される期間についても同様である。
【0084】
このように、前記第３の動作モードでは、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡ及び１つのオン状態の第２のトランジスタＳＷＢが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるので、選択された画素ブロックＢＬの第１のノードＰａの電荷電圧変換容量の容量値がいわば２段階大きくなり、第１のノードＰａの電荷電圧変換容量での飽和電子数を２段階拡大することができる。これにより、ダイナミックレンジを２段階拡大することができる。例えば、ＩＳＯ感度の設定値が最も高い値から２段階小さい値である場合に、撮像制御部５によって、前記第３の動作モードを行うように指令される。
【0085】
図７は、図２に示す固体撮像素子４の第４の動作モードを示すタイミングチャートである。この第４の動作モードは、各画素ブロックＢＬを行毎に順次選択していき、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちの２つのオン状態の第１のトランジスタＳＷＡ及び１つのオン状態の第２のトランジスタＳＷＢが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続された状態で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。
【0086】
図７も、図４と同様に、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。図７に示す第４の動作モードが図４に示す前記第１の動作モードと異なる所は、以下に説明する点である。
【0087】
図７に示す第４の動作モードでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２において、φＳＷＡ（ｎ），φＳＷＡ（ｎ＋１）及びφＳＷＢ（ｎ＋１）がＨにされるとともにφＳＷＢ（ｎ），φＳＷＢ（ｎ＋２）がＬにされ、第１のトランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ＋１）がオンにされるとともに第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋２）がオフにされる。これにより、期間Ｔ２において、各トランジスタＳＷＡ，ＳＷＢのうちの２つのオン状態の第１のトランジスタＳＷＡ（ここでは、第１のトランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１））及び１つのオン状態の第２のトランジスタＳＷＢ（ここでは、第２のトランジスタＳＷＢ（ｎ＋１））が、選択された画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対して電気的に接続された状態となる。したがって、前述したように、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、２×Ｃｆｄ１＋２×Ｃｆｄ２＋３×Ｃｓｗ≒２×Ｃｆｄ１＋２×Ｃｆｄ２となり、図４に示す前記第１の動作モードに比べていわば３段階大きくなる。
【0088】
ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２について説明したが、他の画素ブロックＢＬが選択される期間についても同様である。
【0089】
このように、前記第４の動作モードでは、各トランジスタＳＷＡ，ＳＷＢのうちの２つのオン状態の第１のトランジスタＳＷＡ及び１つのオン状態の第２のトランジスタＳＷＢが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるので、選択された画素ブロックＢＬの第１のノードＰａの電荷電圧変換容量の容量値がいわば３段階大きくなり、第１のノードＰａの電荷電圧変換容量での飽和電子数を３段階拡大することができる。これにより、ダイナミックレンジを３段階拡大することができる。例えば、ＩＳＯ感度の設定値が最も高い値から３段階小さい値である場合に、撮像制御部５によって、前記第４の動作モードを行うように指令される。
【0090】
図８は、図２に示す固体撮像素子４の第５の動作モードを示すタイミングチャートである。この第５の動作モードは、各画素ブロックＢＬを行毎に順次選択していき、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡ及び２つのオン状態の第２のトランジスタＳＷＢが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続された状態で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。
【0091】
図８も、図４と同様に、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。図８に示す第５の動作モードが図４に示す前記第１の動作モードと異なる所は、以下に説明する点である。
【0092】
図８に示す第５の動作モードでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２において、φＳＷＡ（ｎ）及びφＳＷＢ（ｎ＋１），φＳＷＢ（ｎ＋２）がＨにされるとともにφＳＷＡ（ｎ＋１），φＳＷＡ（ｎ＋２），φＳＷＢ（ｎ），φＳＷＢ（ｎ＋３）がＬにされ、第１のトランジスタＳＷＡ（ｎ）及び第２のトランジスタＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２）がオンにされるとともに第１のトランジスタＳＷＡ（ｎ＋１），ＳＷＡ（ｎ＋２）及び第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋３）がオフにされる。これにより、期間Ｔ２において、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡ（ここでは、第１のトランジスタＳＷＡ（ｎ））及び２つのオン状態の第２のトランジスタＳＷＢ（ここでは、第２のトランジスタＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２））が、選択された画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対して電気的に接続された状態となる。したがって、前述したように、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋３×Ｃｆｄ２＋３×Ｃｓｗ≒Ｃｆｄ１＋３×Ｃｆｄ２となり、図４に示す前記第１の動作モードに比べていわば３段階大きくなる。
【0093】
ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２について説明したが、他の画素ブロックＢＬが選択される期間についても同様である。
【0094】
このように、前記第５の動作モードでは、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡ及び２つのオン状態の第２のトランジスタＳＷＢが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるので、選択された画素ブロックＢＬの第１のノードＰａの電荷電圧変換容量の容量値がいわば３段階大きくなり、第１のノードＰａの電荷電圧変換容量での飽和電子数を３段階拡大することができる。これにより、ダイナミックレンジを３段階拡大することができる。例えば、ＩＳＯ感度の設定値が最も高い値から３段階小さい値である場合に、撮像制御部５によって、前記第５の動作モードを行うように指令される。
【0095】
ここで、図７に示す第４の動作モードと前記図８に示す第５の動作モードとを比較する。前述したように、前記第４の動作モードでは、各トランジスタＳＷＡ，ＳＷＢのうちの２つのオン状態の第１のトランジスタＳＷＡ及び１つのオン状態の第２のトランジスタＳＷＢが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続され、その第１のノードＰａの電荷電圧変換容量の容量値は、２×Ｃｆｄ１＋２×Ｃｆｄ２＋３×Ｃｓｗ≒２×Ｃｆｄ１＋２×Ｃｆｄ２となる。一方、前記第５の動作モードでは、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡ及び２つのオン状態の第２のトランジスタＳＷＢが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続され、その第１のノードＰａの電荷電圧変換容量の容量値は、Ｃｆｄ１＋３×Ｃｆｄ２＋３×Ｃｓｗ≒Ｃｆｄ１＋３×Ｃｆｄ２となる。
【0096】
したがって、容量ＣＣの容量値Ｃｆｄ１と容量ＣＤの容量値Ｃｆｄ２とが同一であれば、前記第４の動作モード及び前記第５の動作モードのいずれにおいても、選択された画素ブロックＢＬの第１のノードＰａの容量値は同一となり、ダイナミックレンジを同程度拡大することができる。
【0097】
ところが、前述したように、容量値Ｃｆｄ１には電圧依存性がある一方で、容量値Ｃｆｄ２の電圧依存性は無視可能である。したがって、前記第５の動作モードにおいて選択された画素ブロックＢＬの第１のノードＰａの電荷電圧変換容量の容量値の電圧依存性は、１個の容量ＣＣの容量値Ｃｆｄ１の電圧依存性の分だけ、前記第４の動作モードにおいて選択された画素ブロックＢＬの第１のノードＰａの電荷電圧変換容量の容量値の電圧依存性よりも小さくなる。
【0098】
したがって、前記第５の動作モードによれば、前記第４の動作モードに比べて、ダイナミックレンジ拡大時の容量の電圧依存性の影響を低減することができ、ひいては、光電変換の線形性を高めることができる。
【0099】
前記第５の動作モードは、各第１のトランジスタＳＷＡのうちのｐ個（ｐは１以上の整数）のオン状態の第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちのｑ個（ｑはｐよりも大きい整数）のオン状態の第２のトランジスタＳＷＢが、選択された１つの画素ブロックＢＬの第１のノードＰａに対して電気的に接続された状態となるように、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢが制御される動作モードの一例であり、ｐ＝１かつｑ＝２とした例である。先の説明から理解することができるように、この動作モードでは、ｐ＋ｑの値が３以上の任意の所定値であるとき、ｑ≦ｐとした動作モード（その動作モードの一例としてｐ＝２かつｑ＝１としたものが前記第４の動作モードである。）に比べて、ダイナミックレンジ拡大時の容量の電圧依存性の影響を低減することができる。前記ｐは１以上の整数であればよいが、ｐ＋ｑの値が同一であれば、前記ｐが小さいほど容量の電圧依存性の影響を低減することができるので、好ましい。特に、ｐ＝１にすると、容量の電圧依存性の影響を最小限に抑えることができるので、最も好ましい。
【0100】
本実施の形態では、列方向に順次隣り合う全ての２つの第２のノードＰｂ間に第２のトランジスタＳＷＢを設けているが、本発明では、必ずしもこれに限らない。例えば、列方向に並ぶｒ個（ｒは２以上の整数）置きの第２のノードＰｂと当該第２のノードＰｂに対し図中下側に隣り合う第２のノードＰｂとの間には、第２のトランジスタＳＷＢを設けずにその間を常に開放しておいてもよい。この場合、ｒの数が小さいほど、ダイナミックレンジの拡大の度合いが低下するが、高感度読出し時のＳＮ比を向上させることができる。また、例えば、列方向に並ぶｓ個（ｓは４以上の整数）置きの第２のノードＰｂと当該第２のノードＰｂに対し図中下側に隣り合う第２のノードＰｂとの間には、第２のトランジスタＳＷＢを設けずにその間を電気的に短絡させておいてもよい。
【0101】
なお、例えば配線７２の幅等を調整することによって、容量ＣＤの容量値を、容量ＣＣの容量値に対して±２０％の範囲内の値にしてもよいし、容量ＣＣの容量値に対して±１０％の範囲内の値にしてもよい。この点は、後述する第２の実施の形態についても同様である。
【0102】
なお、図４乃至図８を参照して説明した各動作例は、各画素ＰＸのフォトダイオードＰＤの信号電荷を、他の画素ＰＸのフォトダイオードＰＤの信号電荷と混合することなく読み出す動作の例であった。しかし、本発明では、各画素ＰＸのフォトダイオードＰＤの信号電荷を、同色の他の画素ＰＸのフォトダイオードＰＤの信号電荷と混合して読み出してもよい。
【0103】
例えば、第１のトランジスタＳＷＡ（ｎ－１），ＳＷＡ（ｎ），ＳＷＡ（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋１）をオンにして第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）を互いに連結し、ＴＸＡ（ｎ－１），ＴＸＡ（ｎ），ＴＸＡ（ｎ＋１）を同時にオンにすると、ベイヤー配列等を前提とした場合における同色の３つの画素ＰＸＡ（ｎ－１），ＰＸＡ（ｎ），ＰＸＡ（ｎ－１）のフォトダイオードＰＤＡ（ｎ－１），ＰＤＡ（ｎ），ＰＤＡ（ｎ－１）の信号電荷が互いに連結された第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）で平均化され、同色３画素混合読出しの機能を実現することができる。このとき、第２のトランジスタＳＷＢ（ｎ－２），ＳＷＢ（ｎ＋２）をオフにし、第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）に対して電気的に接続されるオン状態の第１又は第２のトランジスタの数を最小限にすることによって、連結された第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）における電荷電圧変換容量値が最小となり、最高のＳＮ比で同色３画素混合読出しを行うことができる。一方、第１のトランジスタＳＷＡ（ｎ－１），ＳＷＡ（ｎ），ＳＷＡ（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋１）の他に、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちの１個以上のオン状態のトランジスタが第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）に対して電気的に接続されるようにすれば、その数に応じて、連結された第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）における電荷電圧変換容量値が大きくなり、同色３画素混合読出しのダイナミックレンジを拡大することができる。
【0104】
［第２の実施の形態］
図９は、本発明の第２の実施の形態による電子カメラの固体撮像素子８４の概略構成を示す回路図であり、図２に対応している。図９において、図２中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
図９は、本発明の第２の実施の形態による電子カメラの固体撮像素子８４の概略構成を示す回路図であり、図２に対応している。図９において、図２中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【0105】
本実施の形態が前記第１の実施の形態と異なる所は、本実施の形態では、前記第１の実施の形態において、各画素ブロックＢＬにおいて、フォトダイオードＰＤＢ及び転送トランジスタＴＸＢが取り除かれ、各画素ブロックＢＬが画素ＰＸＡになっている点である。ただし、本実施の形態では、フォトダイオードＰＤＡの列方向の密度は、前記第１の実施の形態におけるフォトダイオードＰＤＡの列方向の密度の２倍にされ、前記第１の実施の形態におけるフォトダイオードＰＤＡ，ＰＤＢ全体の列方向の密度と同一になっている。本実施の形態では、ｎは、画素ブロックＢＬの行を示すと同時に、画素ＰＸＡの行を示すことになる。
【0106】
換言すれば、前記第１の実施の形態では、各画素ブロックＢＬは２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）で構成されているのに対し、本実施の形態では、各画素ブロックＢＬは１個の画素ＰＸ（ＰＸＡ）で構成されている。そして、前記第１の実施の形態では、画素ブロックＢＬに属する２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）が、１組の第１のノードＰａ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬを共有しているに対し、本実施の形態では、各画素ＰＸ（本実施の形態では、ＰＸＡのみ）が、それぞれ１組の第１のノードＰａ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬを有している。
【0107】
基本的に、前記第１の実施の形態の説明は、画素ブロックＢＬを画素ＰＸＡに置き換えることで、本実施の形態の説明として適合する。よって、ここでは、本実施の形態の詳細な説明は省略する。
【0108】
本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。
【0109】
以上、本発明の各実施の形態及び変形例について説明したが、本発明はこれらに限定されるものではない。
【符号の説明】
【0110】
４ 固体撮像素子
ＢＬ 画素ブロック
ＰＸ 画素
ＰＤ フォトダイオード
ＴＸＡ，ＴＸＢ 転送トランジスタ
Ｐａ 第１のノード
Ｐｂ 第２のノード
ＡＭＰ 増幅トランジスタ
ＳＷＡ 第１のトランジスタ
ＳＷＢ 第２のトランジスタ
ＢＬ 画素ブロック
ＰＸ 画素
ＰＤ フォトダイオード
ＴＸＡ，ＴＸＢ 転送トランジスタ
Ｐａ 第１のノード
Ｐｂ 第２のノード
ＡＭＰ 増幅トランジスタ
ＳＷＡ 第１のトランジスタ
ＳＷＢ 第２のトランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】