特開 2022-172851 スイッチング電源回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022172851

(43)【公開日】2022-11-17

(54)【発明の名称】スイッチング電源回路

(51)【国際特許分類】

   H02M 3/155 20060101AFI20221110BHJP

   G05F 1/10 20060101ALI20221110BHJP

【ＦＩ】

H02M3/155 H

G05F1/10 302C

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2021079133

(22)【出願日】2021-05-07

(71)【出願人】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110000785

【氏名又は名称】ＳＳＩＰ弁理士法人

(72)【発明者】

【氏名】宮島 一之

【テーマコード（参考）】

5H410

5H730

【Ｆターム（参考）】

5H410BB01

5H410BB04

5H410CC02

5H410DD02

5H410EA11

5H410EA32

5H410EB01

5H410FF03

5H410FF25

5H410HH02

5H410JJ03

5H730AS01

5H730BB13

5H730BB57

5H730DD04

5H730EE59

5H730FD01

5H730FF02

5H730FG05

(57)【要約】

【課題】回路レイアウト面積や端子数の増加を抑えながら、安定した位相補償を行う。
【解決手段】スイッチング電源回路は、スイッチング素子のスイッチング動作によって、負荷に印加される電圧が所定値になるように、電源回路からの電力を前記負荷に供給する。当該回路は、誤差増幅器と、発振回路と、比較器と、位相補償回路とを備える。位相補償回路は、誤差増幅器の前記出力電圧を第１電流信号及び第２電流信号にそれぞれ変換するための第１抵抗及び第２コンデンサと、第１電流信号及び第２電流信号がそれぞれ入力される第１カレントミラー回路及び第２カレントミラー回路と、第１カレントミラー回路及び第２カレントミラー回路の出力電流が入力され、比較器の入力端子に対する出力電圧を生成するための第２抵抗と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

スイッチング素子のスイッチング動作によって、負荷に印加される電圧が所定値になるように、電源回路からの電力を前記負荷に供給可能なスイッチング電源回路であって、
出力端子に第１コンデンサが接続されており、前記負荷に印加される電圧に応じて、線形又は非線形に変化する出力検出電圧と参照電圧との差分に基づく信号を前記出力端子から出力可能な誤差増幅器と、
一定の周期を有する三角波電圧を発生可能な発振回路と、
前記誤差増幅器の出力電圧と前記発振回路の前記三角波電圧とを比較することにより、前記スイッチング素子の前記スイッチング動作を制御可能な比較器と、
前記誤差増幅器の前記出力端子と前記比較器の入力端子との間に挿入された位相補償回路と、
を備え、
前記位相補償回路は、
前記誤差増幅器の前記出力電圧を第１電流信号に変換するための第１抵抗と、
前記誤差増幅器の前記出力電圧を第２電流信号に変換するための第２コンデンサと、
前記第１電流信号及び前記第２電流信号がそれぞれ入力される第１カレントミラー回路及び第２カレントミラー回路と、
前記第１カレントミラー回路及び前記第２カレントミラー回路の出力電流が入力され、前記比較器の前記入力端子に対する出力電圧を生成するための第２抵抗と、
を備える、スイッチング電源回路。

【請求項2】

前記位相補償回路は、前記第２カレントミラー回路の出力電流から直流成分を相殺するための電流を供給可能な電流源を更に備える、請求項１に記載のスイッチング電源回路。

【請求項3】

起動時に前記第１コンデンサを充電するための充電回路を更に備える、請求項１又は２に記載のスイッチング電源回路。

【請求項4】

前記スイッチング動作が検知された場合、前記充電回路による前記第１コンデンサの充電動作が終了されるように構成された、請求項３に記載のスイッチング電源回路。

【請求項5】

前記充電回路は、前記位相補償回路に内蔵されている、請求項３又は４に記載のスイッチング電源回路。

【請求項6】

前記第２カレントミラー回路は、前記充電回路によって前記第１コンデンサを充電している間、前記第２カレントミラー回路からの出力電流が遮断されるように構成される、請求項５に記載のスイッチング電源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、スイッチング電源回路に関する。

【背景技術】

【0002】

電力の供給先となる負荷を安定的に動作させるために、電源からの電圧を所定の値に安定化させるための電源回路として、スイッチング素子のスイッチング動作を利用した、いわゆるスイッチング電源回路が知られている（例えば特許文献１）。この種のスイッチング電源回路は複合電源ＩＣ等の態様で用いられ、例えば車両では、他の回路（アンプやＬＤＯ（Ｌｏｗ Ｄｒｏｐ－Ｏｕｔ）等）と共に搭載され、１２Ｖの車載バッテリの電源電圧を降圧して、車両に搭載された負荷である各種機器（マイコン等）に対して電力供給を行う。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１０－５１１２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ここで背景技術に係るスイッチング電源回路について、図７及び図８を参照して説明する。図７及び図８は、それぞれ参考技術に係るスイッチング電源回路１Ａ´、１Ｂ´を周辺構成とともに示す回路図である。尚、図７及び図８では、電圧帰還形の降圧スイッチング電源回路が例示されており、破線より左側は、ＩＣ（集積回路）の内部回路を示し、破線より右側はＩＣの外付け回路の構成を示している。

【0005】

図７に示すスイッチング電源回路１Ａ´は、誤差増幅器ＡＭＰ１及び比較器ＣＯＭＰ１を備える。誤差増幅器ＡＭＰ１は、一対の入力端子、すなわち反転入力端子２及び非反転入力端子４と、反転入力端子２及び非反転入力端子４の電位差に応じた差動の出力を取り出すための差動出力端子６とを有する。反転入力端子２には、出力電圧Ｖｏｕｔを帰還抵抗ＲＦＢ１、ＲＦＢ２で分圧した帰還電圧（出力検出電圧）が入力されるとともに、非反転入力端子４には基準電圧ＶＲＥＦが入力され、両者の差分を増幅した電圧が差動出力端子６から出力される。比較器ＣＯＭＰ１は、差動出力端子６からの出力電圧が入力される非反転入力端子８と、発振回路７で生成された一定の周期を有する三角波（又は鋸波）電圧が入力される反転入力端子１０とを有し、両者の比較結果に応じた電圧が出力端子１２から出力される。比較器ＣＯＭＰ１の出力電圧はゲート駆動回路１４に入力され、ゲート駆動回路１４は、これに対応するゲート駆動電圧を端子ＧＡＴＥに出力する。

【0006】

出力用トランジスタＭＰ１は、Ｐチャンネル型のＭＯＳトランジスタ（ＭＯＳＦＥＴ）であり、そのソースは電源電圧ＶＢＡＴに接続されており、そのドレインはインダクタンスＬ１を介して負荷抵抗ＲＬに接続されており、そのゲートは端子ＧＡＴＥに接続される。出力用トランジスタＭＰ１は、ゲートに端子ＧＡＴＥからゲート駆動電圧が入力され、ゲート駆動電圧に応じてソース－ドレイン間を同通又は遮断するスイッチング動作を行うことにより、電源ＶＢＡＴ側から負荷抵抗ＲＬに対して、所定の出力電圧ＶＯＵＴで電力供給を行う。

【0007】

スイッチング電源回路１Ａ´では、負荷として負荷抵抗ＲＬを有しており、帰還抵抗ＲＦＢ１及びＲＦＢ２を含む帰還回路１５に、位相補償用コンデンサＣＦＢが設けられている。より詳しくは、位相補償用コンデンサＣＦＢは、帰還回路１５の入力側と、帰還抵抗ＲＦＢ１とＲＦＢ２の間のノードとの間に設けられる。ここで複合電源ＩＣでは、部品数を抑えるために、これら帰還抵抗ＲＦＢ１、ＲＦＢ２及び位相補償用コンデンサＣＦＢ等の各素子をＩＣ内に搭載することが要求されることがある。この場合、スイッチング電源回路１Ａ´の出力電圧ＶＯＵＴが比較的高くなると、動作中に位相補償用コンデンサＣＦＢに印加される電圧が大きくなるため、高い耐電圧の位相補償用コンデンサＣＦＢが必要となる。半導体の製造プロセスによっては、このような高い耐電圧の位相補償用コンデンサＣＦＢを製造することができなかったり、仮に製造できたとしても単位面積当たりの容量値が小さいため、必要な容量値を実現しようとするとその面積が大きくなるため、ＩＣ内に搭載することが難しい。

【0008】

また図８に示すように、負荷に発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）が含まれるスイッチング電源回路１Ｂ´では、以下の課題もある。
スイッチング電源回路１Ｂ´は、前述のスイッチング電源回路１Ａ´と比較して、負荷に発光ダイオードＬＥＤ１、ＬＥＤ２が含まれる。これらの発光ダイオードＬＥＤ１、ＬＥＤ２は、負荷の抵抗成分ＲＬＥＤに流れる電流が一定になるようにスイッチング電源回路１Ｂ´の出力電圧を制御するために、図７のスイッチング電源回路１Ａ´のように帰還回路１５に位相補償用コンデンサＣＦＢを設けることができない。そのためスイッチング電源回路１Ｂ´では、出力用トランジスタＭＰ１のソースと電源電圧ＶＢＡＴとの間に、電流検出用抵抗ＲＳＥＮＳＥを配置するとともに、出力用トランジスタＭＰ１のソースと電流検出用抵抗ＲＳＥＮＳＥとの間に設けられたノードの電位を検出するためのＳＥＮＳＥ端子を増設することで、出力用トランジスタＭＰ１のソース電流をモニタリングして電流モード制御を行う方法が取られる場合がある。

【0009】

複合電源ＩＣとして構成されるスイッチング電源回路では、端子数をできるだけ削減して他の回路のピンに割り当てることが好ましいが、スイッチング電源回路１Ｂ´のように負荷に発光ダイオードが含まれる場合には、上述のようにＳＥＮＳＥ端子の増設が必要となり、端子数が増加してしまう。またＩＣの外付け回路についても汎用性を高めるよりも、その仕様に限定して部品点数を減らすことが好ましいが、スイッチング電源回路１Ｂ´では電流検出用抵抗ＲＳＥＮＳＥが必要になり、部品点数が増加してしまう。また電流検出用抵抗ＲＳＥＮＳＥを設けることで動作時に少なからず電力消費が増加し、損失も発生する。

【0010】

本開示の少なくとも一実施形態は上述の事情に鑑みなされたものであり、回路レイアウト面積や端子数の増加を抑えながら、安定した位相補償を行うことが可能なスイッチング電源回路を提供することを目的とする。

【課題を解決するための手段】

【0011】

一実施形態に係るスイッチング電源回路は、上記課題を解決するために、
スイッチング素子のスイッチング動作によって、負荷に印加される電圧が所定値になるように、電源回路からの電力を前記負荷に供給可能なスイッチング電源回路であって、
出力端子に第１コンデンサが接続されており、前記負荷に印加される電圧に応じて、線形又は非線形に変化する出力検出電圧と参照電圧との差分に基づく信号を前記出力端子から出力可能な誤差増幅器と、
一定の周期を有する三角波電圧を発生可能な発振回路と、
前記誤差増幅器の出力電圧と前記発振回路の前記三角波電圧とを比較することにより、前記スイッチング素子の前記スイッチング動作を制御可能な比較器と、
前記誤差増幅器の前記出力端子と前記比較器の入力端子との間に挿入された位相補償回路と、
を備え、
前記位相補償回路は、
前記誤差増幅器の前記出力電圧を第１電流信号に変換するための第１抵抗と、
前記誤差増幅器の前記出力電圧を第２電流信号に変換するための第２コンデンサと、
前記第１電流信号及び前記第２電流信号がそれぞれ入力される第１カレントミラー回路及び第２カレントミラー回路と、
前記第１カレントミラー回路及び前記第２カレントミラー回路の出力電流が入力され、前記比較器の前記入力端子に対する出力電圧を生成するための第２抵抗と、
を備える。

【発明の効果】

【0012】

本開示の少なくとも一実施形態によれば、回路レイアウト面積や端子数の増加を抑えながら、安定した位相補償を行うことが可能なスイッチング電源回路を提供できる。

【図面の簡単な説明】

【0013】

【図1】第１実施形態に係るスイッチング電源回路の構成を示す回路図である。

【図2】図１の位相補償回路の構成を示す回路図である。

【図3】第２実施形態に係るスイッチング電源回路が有する位相補償回路を示す回路図である。

【図4】スイッチング電源回路内の各信号波形を示す図である。

【図5】第３実施形態に係るスイッチング電源回路の回路図である。

【図6】図５の位相補償回路を示す回路図である。

【図7】参考技術に係るスイッチング電源回路を示す回路図である。

【図8】参考技術に係るスイッチング電源回路を示す回路図である。

【発明を実施するための形態】

【0014】

以下、添付図面を参照して本開示の幾つかの実施形態について説明する。ただし、実施形態として記載されている又は図面に示されている構成部品の寸法、材質、形状、その相対的配置等は、本開示の範囲をこれに限定する趣旨ではなく、単なる説明例にすぎない。

【0015】

まず本開示に係る実施形態の前提として、図７を参照して前述した参考技術に係るスイッチング電源回路１Ａ´における基本的な位相補償について説明する。スイッチング電源回路１Ａ´においてコンデンサＣＯＵＴ及びインダクタンスＬ１で構成される出力部１６における共振周波数ｆ_０は、以下のように表される。

【0016】

位相補償においては、誤差増幅器ＡＭＰ１の出力端子６（ＥＯＵＴ端子）と接地点との間に接続された第１コンデンサＣＥＯ及び抵抗ＲＥＯにより発生するゼロと、位相補償用コンデンサＣＦＢ及び帰還抵抗ＲＦＢ１により生じるゼロとを、式（１）で表される共振周波数ｆ０の付近に設定することで、インダクタンスＬ１及びコンデンサＣＯＵＴの共振周波数で生じる位相の遅れを打ち消す。第１コンデンサＣＥＯ及び抵抗ＲＥＯにより発生するゼロの周波数ｆ_Ｚ１、及び、帰還抵抗ＲＦＢ１により生じるゼロの周波数ｆ_Ｚ２は、それぞれ以下のように表される。

【0017】

（第１実施形態）
続いて図１及び図２を参照して第１実施形態に係るスイッチング電源回路１Ａについて説明する。図１は第１実施形態に係るスイッチング電源回路１Ａの構成を示す回路図であり、図２は図１の位相補償回路２０Ａの構成を示す回路図である。

【0018】

スイッチング電源回路１Ａは、負荷に対して所定の電圧で電力供給を行うための回路である。図１では、スイッチング電源回路１Ａの負荷として抵抗ＲＬが例示されているが、負荷には図８のスイッチング電源回路１Ｂ´に示すように発光ダイオードＬＥＤが含まれてもよい。スイッチング電源回路１Ａは、位相補償を行う機能を有する位相補償回路２０Ａを備える。位相補償回路２０Ａは、誤差増幅器ＡＭＰ１の出力端子６と比較器ＣＯＭＰ１の非反転入力端子８との間に挿入されるように配置され、抵抗や発光ダイオードを含む多彩な素子を含む負荷に対して電力を供給するスイッチング電源回路に適用可能である。

【0019】

位相補償回路２０Ａは、図２に示すように、誤差増幅器ＡＭＰ１の出力電圧を第１電流信号ＣＳ１に変換するための第１抵抗Ｒ１と、誤差増幅器ＡＭＰ１の出力電圧を第２電流信号ＣＳ２に変換するための第２コンデンサＣ２と、第１電流信号ＣＳ１及び第２電流信号ＣＳ２がそれぞれ入力される第１カレントミラー回路ＣＭ１及び第２カレントミラー回路ＣＭ２と、第１カレントミラー回路ＣＭ１及び第２カレントミラー回路ＣＭ２の出力電流が入力され、比較器ＣＯＭＰ１に対する出力電圧を生成するための第２抵抗Ｒ２と、を備える。

【0020】

位相補償回路２０Ａは、入力端子であるＳＩＮ端子、及び、出力端子であるＳＯＵＴ端子を有する。ＳＩＮ端子には、誤差増幅器ＡＭＰ１からＳＩＮ端子に入力される電圧をバッファするためのＮチャンネル型のＭＯＳトランジスタ（ＭＯＳＦＥＴ）であるトランジスタＭＮ１及びＭＮ２が接続される。より詳しくは、トランジスタＭＮ１は、そのゲートがＳＩＮ端子に接続され、そのソースが第２コンデンサＣ２に接続され、そのドレインが第２カレントミラー回路ＣＭ２に接続される。またトランジスタＭＮ２は、そのゲートがＳＩＮ端子に接続され、そのソースが第１抵抗Ｒ１に接続され、そのドレインが第１カレントミラー回路ＣＭ１に接続される。第１抵抗Ｒ１は、トランジスタＭＮ２のソースと接地点ＧＮＤとの間に接続されており、誤差増幅器ＡＭＰ１からの出力電圧を第１電流信号ＣＳ１に変換する。第２コンデンサＣ２は、トランジスタＭＮ１のソースと接地点ＧＮＤとの間に接続されており、誤差増幅器ＡＭＰ１の出力電圧を第２電流信号ＣＳ２に変換する。

【0021】

第１電流信号ＣＳ１は、Ｐチャンネル型のＭＯＳトランジスタ（ＭＯＳＦＥＴ）であるトランジスタＭＰ２及びＭＰ３を含む第１カレントミラー回路ＣＭ１で折り返される。第１カレントミラー回路ＣＭ１は、トランジスタＭＰ２及びＭＰ３を有する。より詳しくは、トランジスタＭＰ２は、そのゲート及びドレインがトランジスタＭＮ２のドレインに接続され、そのソースがトランジスタＭＰ３のソースに接続される。またトランジスタＭＰ３は、そのゲートがトランジスタＭＮ２のドレインに接続され、そのソースがトランジスタＭＰ２のソースに接続され、そのドレインがＳＯＵＴ端子に接続される。

【0022】

第２電流信号ＣＳ２は、Ｐチャンネル型のＭＯＳトランジスタ（ＭＯＳＦＥＴ）であるトランジスタＭＰ４及びＭＰ５を含む第２カレントミラー回路ＣＭ２で折り返される。第２カレントミラー回路ＣＭ２は、トランジスタＭＰ４及びＭＰ５を有する。より詳しくは、トランジスタＭＰ４は、そのゲート及びドレインがトランジスタＭＮ１のドレインに接続され、そのソースがトランジスタＭＰ５のソースに接続される。またトランジスタＭＰ５は、そのゲートがトランジスタＭＮ１のドレインに接続され、そのソースがトランジスタＭＰ４のソースに接続され、そのドレインがＳＯＵＴ端子に接続される。

【0023】

第１カレントミラー回路ＣＭ１及び第２カレントミラー回路ＣＭ２の出力側には、ＳＯＵＴ端子と接地点ＧＮＤとの間に第２抵抗Ｒ２が接続されている。このように位相補償回路２０Ａの出力端子ＳＯＵＴは、第２抵抗Ｒ２、カレントミラー回路ＣＭ１及びＣＭ２の出力が互いに接続されたノードとして構成され、比較器ＣＯＭＰ１の非反転入力端子８に接続される。

【0024】

このような構成を有する位相補償回路２０Ａでは、誤差増幅器ＡＭＰ１の出力電圧が、ＳＩＮ端子からトランジスタＭＮ１及びＭＮ２のゲートに入力される。トランジスタＭＮ１及びＭＮ２は、ＳＩＮ端子から入力された電圧信号のバッファとして機能し、トランジスタＭＮ１及びＭＮ２のゲート－ソース間電位差（Ｖｇｓ）だけ低下した電圧を、それぞれのソースに接続された第２コンデンサＣ２及び第１抵抗Ｒ１に印加する。トランジスタＭＮ１及びＭＮ２のドレイン電流（第１電流信号ＣＳ１及び第２電流信号ＣＳ２）は、第１カレントミラー回路ＣＭ１及び第２カレントミラー回路ＣＭ２によって折り返され、第２抵抗Ｒ２に流れる。また電流源Ｉ１は、トランジスタＭＰ４及びＭＰ５を含む第２カレントミラー回路ＣＭ２に直流バイアス電流を流すための構成であり、このような位相補償回路２０Ａの伝達関数は以下のように表される。

ここでｖ_ｓｏ：ＳＯＵＴ端子における電圧（小信号）、ｖ_ｓｉ：ＳＩＮ端子における電圧（小信号）、ｍ：トランジスタＭＰ４及びＭＰ５のドレイン電流比である。

【0025】

上記式（４）により、本実施形態においてゼロとなる周波数ｆ_ｚ３は以下のように求められる。

【0026】

ここでｍはトランジスタＭＰ４及びＭＰ５による第２カレントミラー回路ＣＭ２の入力（トランジスタＭＰ４のドレイン電流）と出力（トランジスタＭＰ５のドレイン電流）との比であり、トランジスタＭＰ４及びＭＰ５のゲートアスペクト比により決定されるパラメータである。式（５）に示すゼロとなる周波数ｆ_ｚ３は、ｍの値に依存するため、ｍの値を調整することで変化させる事が可能である。そのため、仮に位相補償回路２０Ａに含まれる第２コンデンサＣ２の容量値が小さい場合であっても、ｍの値を調整することで、低い周波数にゼロを生じさせることができる。このことは、大きなレイアウト面積を必要とするコンデンサを削減してスイッチング電源回路全体のレイアウト面積を縮小することに貢献する。

【0027】

このように本実施形態によれば、従来例のような高い耐圧の位相補償用コンデンサＣＦＢが不要となる上に位相補償回路２０Ａの第２コンデンサＣ２を小さい容量値とすることが可能でありレイアウト面積を削減し、端子数の増加も伴うことなく、安定的な位相補償を実施可能な位相補償回路２０Ａを構成できる。スイッチング電源回路１Ａは、このような位相補償回路２０Ａを備えることで、全体のレイアウト面積を効果的に縮小可能である。

【0028】

ここで図２に示す位相補償回路２０Ａでは、トランジスタＭＮ１のソースに接続される電流源Ｉ１によって、第２カレントミラー回路ＣＭ２の入力側にあるトランジスタＭＰ４に直流を印加し、そのゲート－ソース間に閾値以上の電圧を発生させている。この電流は、トランジスタＭＮ２のドレイン電流に比べて小さい場合には問題は生じないが、ＳＩＮ端子の入力電圧とは無関係に常に流れるため、ＳＯＵＴ端子の電圧に対して直流バイアスとして作用し、ｍの値に比例して増加する。そのため、ｍの値を大きく設定すると、比較器ＣＯＭＰ１で比較対象となる三角波（又は鋸波）電圧に対してＳＯＵＴ端子の電圧が下がり切らず、比較器ＣＯＭＰ１がオンデューティーの低い信号を出力できなくなるなど、スイッチング電源回路１Ａにおいて安定的な動作が困難になるおそれがある。このような課題は、以下に説明する第２実施形態に係るスイッチング電源回路１Ｂによって解消可能である。

【0029】

（第２実施形態）
図３は第２実施形態に係るスイッチング電源回路が有する位相補償回路２０Ｂを示す回路図である。尚、第２実施形態に係るスイッチング電源回路のうち位相補償回路２０Ｂを除く構成は前述の第１実施形態に係るスイッチング電源回路１Ａと同様であるため、ここでは詳述を省略する。

【0030】

この第２実施形態の位相補償回路２０Ｂでは、前述の位相補償回路２０Ａ（図２を参照）と比較して、第３カレントミラー回路ＣＭ３を更に備える。第３カレントミラー回路ＣＭ３はトランジスタＭＮ３、ＭＮ４及びＭＮ５を有する。より詳しくは、トランジスタＭＮ３は、そのゲート及びドレインが第２電流源Ｉ２に接続され、そのソースが接地点ＧＮＤに接続される。またトランジスタＭＮ４は、そのゲートが第２電流源Ｉ２に接続され、そのソースが接地点ＧＮＤに接続され、そのドレインがトランジスタＭＮ１のソースと第２コンデンサＣ２との間に設けられたノードに接続される。またトランジスタＭＮ５は、そのゲートがトランジスタＭＮ３及びＭＮ４のゲートに接続され、そのソースが接地点ＧＮＤに接続され、そのドレインがＳＯＵＴ端子に接続される。ここで、第３カレントミラー回路ＣＭ３の入力（トランジスタＭＮ３のドレイン電流）と出力（トランジスタＭＮ５のドレイン電流）との比を、第２カレントミラー回路ＣＭ２のトランジスタＭＰ４及びＭＰ５のドレイン電流比と同じｍに設定する。

【0031】

この回路構成では、第３カレントミラー回路ＣＭ３によって電流源Ｉ２のｍ倍の電流がトランジスタＭＮ５によりＳＯＵＴ端子からシンクし、前述の直流バイアス分を打ち消すことができる。これにより、ｍの値を大きく設定した場合であっても、スイッチング電源回路１Ａの動作を安定的に維持することができる。

【0032】

ここで前述の位相補償回路２０Ａ（位相補償回路２０Ｂも同様）では、ＳＯＵＴ端子の電圧は、ＳＩＮ端子の電圧がトランジスタＭＮ１及びＭＮ２の閾値電圧Ｖｔｈｎに達するまで変化しない。そのためスイッチング電源回路の起動時に、ＳＩＮ端子（ＥＯＵＴ端子）の電圧が０ＶからトランジスタＭＮ１、ＭＮ２の閾値電圧Ｖｔｈｎまで増加しないと、第１カレントミラー回路ＣＭ１、第２カレントミラー回路ＣＭ２が動作しないため、ＳＯＵＴの出力電圧は０Ｖのままであり、その後、ＳＩＮ端子の電圧がトランジスタＭＮ１、ＭＮ２の閾値電圧Ｖｔｈｎまで増加してようやくＳＯＵＴ端子の出力電圧が増加する。そのため、出力用トランジスタＭＰ１がスイッチング動作を開始するまでに時間を要してしまう。

【0033】

また図１中の比較器ＣＯＭＰ１の反転入力端子１０に入力される三角波（又は鋸波）電圧は、図４に示すように、上限値ＶＯＳＣＨと下限値ＶＯＳＣＬとの間を周期的に変動する波形を有する。特に、この三角波（又は鋸波）電圧は、ＳＯＵＴ端子の電圧が０Ｖになった際に出力用トランジスタＭＰ１がＯＮしないために、常にＶＯＳＣＬ以上になる。その結果、図１においてスイッチング電源回路１Ａの起動時にＥＯＵＴ端子の電圧が０Ｖから上昇して出力用トランジスタＭＰ１がスイッチング動作を開始する電圧Ｖ_ＥＯＳＷは、トランジスタＭＮ１及びＭＮ２の閾値電圧Ｖｔｈｎを用いて、以下のように表される。

【0034】

図１に示すように、ＥＯＵＴ端子には位相補償用の第１コンデンサＣＥＯが接続されている。そのため、スイッチング電源回路１Ａの起動時には、ＥＯＵＴ端子の電圧が０Ｖから上昇して電圧Ｖ_ＥＯＳＷに達するまで、誤差増幅器ＡＭＰ１によって第１コンデンサＣＥＯを充電するための時間がかかり、ＶＯＵＴ端子の電圧が規定値に達するまでに遅れ時間が生じてしまう。このような遅れ時間を短縮するためには、出力用トランジスタＭＰ１がスイッチング動作を開始するまでに要する時間を短縮する必要がある。このような課題は以下に説明する第３実施形態に係るスイッチング電源回路１Ｃによって好適に解消可能である。

【0035】

（第３実施形態）
図５は第３実施形態に係るスイッチング電源回路１Ｃの回路図であり、図６は図５の位相補償回路２０Ｃを示す回路図である。

【0036】

スイッチング電源回路１Ｃは、起動時に第１コンデンサＣＥＯを充電するための充電回路３０を更に備える。充電回路３０は、トランジスタＭＰ６及びＭＰ７を備える。より詳しくは、トランジスタＭＰ６は、そのゲートがＣＯＮＴ端子に接続され、そのソースが第３電流源Ｉ３に接続され、そのドレインがＳＩＮ端子に接続される。またトランジスタＭＰ７は、そのゲートがＣＯＮＴ端子に接続され、そのソースが第３電流源Ｉ３に接続され、そのドレインがトランジスタＭＮ１のドレインに接続される。

【0037】

充電回路３０には、ＣＯＮＴ端子からラッチ回路２４の出力電圧が入力される。ラッチ回路２４の出力電圧は起動時にＬｏｗであり、トランジスタＭＰ６、ＭＰ７がＯＮ状態となる。このとき、電流源Ｉ３はトランジスタＭＰ６を介してＳＩＮ端子から第１コンデンサＣＥＯに向けて充電電流Ｉｃ（図５を参照）を印加する。

【0038】

第１コンデンサＣＥＯは、電流源Ｉ３からの充電電流Ｉｃによって次第に充電され、時間の経過に伴ってＥＯＵＴ端子の電圧が上昇する。そしてＳＯＵＴ端子電圧がＶＯＣＳＬに達すると比較器ＣＯＭＰ１の出力電圧がＨｉｇｈからＬｏｗに切り替わり、出力用トランジスタＭＰ１のスイッチング動作が開始する。このとき比較器ＣＯＭＰ１の出力端子１２の電圧はラッチ回路２４のＩＮ端子にも入力され、スイッチング動作が開始するタイミングで、ラッチ回路２４のＯＵＴ端子の出力がＬｏｗからＨｉｇｈに切り替わり、以後、Ｈｉｇｈ状態が保持される。このようにラッチ回路２４の出力電圧がＨｉｇｈになると、充電回路３０のトランジスタＭＰ６、ＭＰ７はＯＦＦ状態になり、第１コンデンサＣＥＯの充電は終了する。

【0039】

このように本実施形態では、スイッチング電源回路１Ｃの起動時に充電回路３０によって第１コンデンサＣＥＯを充電する。また充電回路３０は、出力用トランジスタＭＰ１のスイッチング動作が検知されたことを条件に充電完了を判定し、第１コンデンサＣＥＯの充電動作を終了する。これにより、出力用トランジスタＭＰ１がスイッチング動作を開始するまでに要する時間を効果的に短縮できる。尚、充電回路３０による第１コンデンサＣＥＯの充電が完了した後は、位相補償回路２０Ｃは、前述の位相補償回路２０Ａ，２０Ｂと同様に位相補償を行う。

【0040】

本実施形態の充電回路３０は、図６に示すように、位相補償回路２０Ｃに内蔵されている。これにより、スイッチング電源回路１Ｃの回路構成の複雑化を抑えつつ、効率的なレイアウトでスイッチング電源回路１Ｃに充電回路３０を搭載することができる。尚、図６では充電回路３０が位相補償回路２０Ｃに内蔵された場合が例示されているが、充電回路３０は位相補償回路２０Ｃとは別構成としてスイッチング電源回路１Ｃに搭載されていてもよく、例えば、誤差増幅器ＡＭＰ１のような他の構成に内蔵されていてもよい。

【0041】

ここで充電回路３０による第１コンデンサＣＥＯの充電時間を短縮するためには電流源Ｉ３の出力電流値を大きく設定すればよいが、これに伴ってＳＩＮ端子の電圧が急激に上昇すると第２コンデンサＣ２に印加される電圧も急激に増加する。すると、第２カレントミラー回路ＣＭ２を構成するトランジスＭＰ５のドレイン電流が一時的に増加し、ＳＯＵＴ端子の電圧も上昇することで、いわゆるオーバーシュートが生じることがある。このようなオーバーシュートは、ＥＯＵＴ端子の出力電圧が十分に上昇する前に誤差増幅器ＡＭＰ１の出力がＨｉｇｈに切り替わり、トランジスタＭＰ６がＯＦＦ状態に切り替わることで、ＥＯＵＴ端子の充電が終了してしまうおそれがある。

【0042】

本実施形態の位相補償回路２０Ｃは、このような課題を解決するために、充電回路３０によって第１コンデンサＣＥＯを充電している間、第２カレントミラー回路ＣＭ２からの出力電流が遮断されるように構成される。具体的には、トランジスタＭＰ７は、起動時に第１コンデンサＣＥＯを充電している間、トランジスタＭＰ４、ＭＰ５を含む第２カレントミラー回路ＣＭ２の動作を止める。同時に、トランジスタＭＮ６は、そのゲートがＣＯＮＴ端子に接続されており、第１コンデンサＣＥＯを充電している間トランジスタＭＮ６をＯＦＦ状態にすることで、トランジスタＭＮ５のドレイン電流を停止させる。これにより、第１コンデンサＣＥＯが充電されている間に電流源Ｉ３からの充電電流が停止することを防ぐこともできる。

【0043】

以上説明したように上記各実施形態によれば、帰還回路１５（図７を参照）で位相補償を行う必要がないため、高い耐圧のコンデンサを必要とすることなく、またＬＥＤを含む負荷に対しても位相補償を行うことが可能なスイッチング電源回路を実現できる。特に位相補償回路では、第２コンデンサＣ２に流れる電流を第２カレントミラー回路ＣＭ２で増加させることができるため、第２コンデンサＣ２の容量値が小さくて済み、集積回路上のレイアウト面積を効果的に縮小できる。このような特性を生かし、少ない端子数で安定した位相補償を行うことが可能なスイッチング電源回路を提供できる。

【0044】

その他、本開示の趣旨を逸脱しない範囲で、上記した実施形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上記した実施形態を適宜組み合わせてもよい。

【0045】

上記各実施形態に記載の内容は、例えば以下のように把握される。

【0046】

（１）一態様に係るスイッチング電源回路は、
スイッチング素子（例えば上記実施形態の出力用トランジスタＭＰ１）のスイッチング動作によって、負荷に印加される電圧が所定値になるように、電源回路からの電力を前記負荷に供給可能なスイッチング電源回路（例えば上記実施形態のスイッチング電源回路１Ａ、１Ｂ、１Ｃ）であって、
出力端子に第１コンデンサ（例えば上記実施形態の第１コンデンサＣＥＯ）が接続されており、前記負荷に印加される電圧に応じて、線形又は非線形に変化する出力検出電圧と参照電圧との差分に基づく信号を前記出力端子から出力可能な誤差増幅器（例えば上記実施形態の誤差増幅器ＡＭＰ１）と、
一定の周期を有する三角波電圧を発生可能な発振回路（例えば上記実施形態の発振回路７）と、
前記誤差増幅器の出力電圧と前記発振回路の前記三角波電圧とを比較することにより、前記スイッチング素子の前記スイッチング動作を制御可能な比較器（例えば上記実施形態の比較器ＣＯＭＰ１）と、
前記誤差増幅器の前記出力端子と前記比較器の入力端子との間に挿入された位相補償回路（例えば上記実施形態の位相補償回路２０Ａ、２０Ｂ、２０Ｃ）と、
を備え、
前記位相補償回路は、
前記誤差増幅器の前記出力電圧を第１電流信号に変換するための第１抵抗（例えば上記実施形態の第１抵抗Ｒ１）と、
前記誤差増幅器の前記出力電圧を第２電流信号に変換するための第２コンデンサ（例えば上記実施形態の第２コンデンサＣ２）と、
前記第１電流信号及び前記第２電流信号がそれぞれ入力される第１カレントミラー回路（例えば上記実施形態の第１カレントミラー回路ＣＭ１）及び第２カレントミラー回路（例えば上記実施形態の第２カレントミラー回路ＣＭ２）と、
前記第１カレントミラー回路及び前記第２カレントミラー回路の出力電流が入力され、前記比較器の前記入力端子に対する出力電圧を生成するための第２抵抗（例えば上記実施形態の第２抵抗Ｒ２）と、
を備える。

【0047】

上記（１）の態様によれば、位相補償用の第２コンデンサのレイアウト面積を削減し、端子数の増加も伴うことなく、安定的な位相補償を実施可能な位相補償回路を構成できる。

【0048】

（２）他の態様では、上記（１）の態様において、
前記位相補償回路は、前記第２カレントミラー回路の出力電流から直流成分を相殺するための電流を供給可能な電流源（例えば上記実施形態の電流源Ｉ３）を更に備える。

【0049】

上記（２）の態様によれば、第２カレントミラー回路が備えるトランジスタのゲートアスペクト比を大きく設定した場合においても、スイッチング電源回路においてスイッチング動作を安定的に確保できる。

【0050】

（３）他の態様では、上記（１）又は（２）の態様において、
起動時に前記第１コンデンサを充電するための充電回路（例えば上記実施形態の充電回路３０）を更に備える。

【0051】

上記（３）の態様によれば、スイッチング電源回路の起動時に充電回路によって第１コンデンサを充電することにより、出力用トランジスタがスイッチング動作を開始するまでに要する時間を効果的に短縮できる。

【0052】

（４）他の態様では、上記（３）の態様において、
前記スイッチング動作が検知された場合、前記充電回路による前記第１コンデンサの充電動作が終了されるように構成される。

【0053】

上記（４）の態様によれば、出力用トランジスタのスイッチング動作が開始された際に第１コンデンサの充電動作を終了することで、無駄な電力消費を抑えつつ、出力用トランジスタのスイッチング動作を迅速に開始できる。

【0054】

（５）他の態様では、上記（３）又は（４）の態様において、
前記充電回路は、前記位相補償回路に内蔵されている。

【0055】

上記（５）の態様によれば、スイッチング電源回路の回路構成の複雑化を抑えつつ、効率的なレイアウトでスイッチング電源回路に充電回路を搭載することができる。

【0056】

（６）他の態様では、上記（５）の態様において、
前記第２カレントミラー回路は、前記充電回路によって前記第１コンデンサを充電している間、前記第２カレントミラー回路からの出力電流が遮断されるように構成される。

【0057】

上記（６）の態様によれば、充電回路による第１コンデンサの充電時間を短縮するために充電電流を大きく設定した場合であっても、位相補償回路の出力電圧にオーバーシュートが生じることを効果的に防止できる。

【符号の説明】

【0058】

１ スイッチング電源回路
７ 発振回路
１０ 位相補償回路
１４ ゲート駆動回路
１５ 帰還回路
１６ 出力部
２４ ラッチ回路
３０ 充電回路
ＡＭＰ１ 誤差増幅器
ＣＯＭＰ１ 比較器
ＣＥＯ 第１コンデンサ
Ｃ２ 第２コンデンサ
ＣＭ１ 第１カレントミラー回路
ＣＭ２ 第２カレントミラー回路
ＣＭ３ 第３カレントミラー回路
Ｉ１、Ｉ２、Ｉ３ 電流源

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】