ホーム > 特許ランキング > 日本電信電話株式会社
知財求人 - 知財ポータルサイト「IP Force」
▶ 日本電信電話株式会社の特許一覧 ▶ 学校法人早稲田大学の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022178001
(43)【公開日】2022-12-02
(54)【発明の名称】ヘテロ構造およびその作製方法
(51)【国際特許分類】
H01L 21/20 20060101AFI20221125BHJP
H01L 21/338 20060101ALI20221125BHJP
【ＦＩ】
H01L21/20
H01L29/80 H
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2021084478
(22)【出願日】2021-05-19
(71)【出願人】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(71)【出願人】
【識別番号】899000068
【氏名又は名称】学校法人早稲田大学
(74)【代理人】
【識別番号】100098394
【弁理士】
【氏名又は名称】山川 茂樹
(74)【代理人】
【識別番号】100153006
【弁理士】
【氏名又は名称】小池 勇三
(74)【代理人】
【識別番号】100064621
【弁理士】
【氏名又は名称】山川 政樹
(74)【代理人】
【識別番号】100121669
【弁理士】
【氏名又は名称】本山 泰
(72)【発明者】
【氏名】廣木 正伸
(72)【発明者】
【氏名】熊倉 一英
(72)【発明者】
【氏名】牧本 俊樹
【テーマコード（参考）】
5F102
5F152
【Ｆターム（参考）】
5F102GJ10
5F102GL04
5F102GM04
5F102GQ01
5F102GQ03
5F152LL09
5F152LM08
5F152MM18
5F152NN14
5F152NN20
5F152NN23
5F152NP09
5F152NQ09
(57)【要約】
【課題】非晶質基板の上に低温で窒化物半導体を成長したヘテロ構造における電子の移動度を、より高くする。
【解決手段】ヘテロ構造は、基板１０１と、基板１０１の上に形成された第１半導体層１０２と、第１半導体層１０２の上に形成された第２半導体層１０３とを備える。基板１０１は、非晶質の絶縁材料から構成されている。第１半導体層１０２は、基板１０１の上に接して形成され、Ｉｎを含む窒化物半導体から構成されている。第２半導体層１０３は、第１半導体層１０２の上に接して形成され、第１半導体層１０２より大きなバンドギャップの窒化物半導体から構成されている。第２半導体層１０３は、例えば、可視光を吸収しない程度のバンドギャップエネルギーをもつ窒化物半導体から構成することが望ましい。
【選択図】 図１
【解決手段】ヘテロ構造は、基板１０１と、基板１０１の上に形成された第１半導体層１０２と、第１半導体層１０２の上に形成された第２半導体層１０３とを備える。基板１０１は、非晶質の絶縁材料から構成されている。第１半導体層１０２は、基板１０１の上に接して形成され、Ｉｎを含む窒化物半導体から構成されている。第２半導体層１０３は、第１半導体層１０２の上に接して形成され、第１半導体層１０２より大きなバンドギャップの窒化物半導体から構成されている。第２半導体層１０３は、例えば、可視光を吸収しない程度のバンドギャップエネルギーをもつ窒化物半導体から構成することが望ましい。
【選択図】 図１
【特許請求の範囲】
【請求項1】
非晶質の絶縁材料からなる基板の上に接して形成された、Ｉｎを含む窒化物半導体からなる第１半導体層と、
前記第１半導体層の上に接して形成された前記第１半導体層より大きなバンドギャップの窒化物半導体からなる第２半導体層と
を備えるヘテロ構造。
前記第１半導体層の上に接して形成された前記第１半導体層より大きなバンドギャップの窒化物半導体からなる第２半導体層と
を備えるヘテロ構造。
【請求項2】
請求項１記載のヘテロ構造において、
前記第１半導体層は、厚さが５ｎｍ以下とされていることを特徴とするヘテロ構造。
前記第１半導体層は、厚さが５ｎｍ以下とされていることを特徴とするヘテロ構造。
【請求項3】
請求項１または２記載のヘテロ構造において、
前記第２半導体層は、バンドギャップエネルギーが３ｅＶ以上とされ、厚さが１０ｎｍ以下とされていることを特徴とするヘテロ構造。
前記第２半導体層は、バンドギャップエネルギーが３ｅＶ以上とされ、厚さが１０ｎｍ以下とされていることを特徴とするヘテロ構造。
【請求項4】
請求項１～３のいずれか１項に記載のヘテロ構造において、
前記第１半導体層は、ＩｎＮから構成されていることを特徴とするヘテロ構造。
前記第１半導体層は、ＩｎＮから構成されていることを特徴とするヘテロ構造。
【請求項5】
請求項１～４のいずれか１項に記載のヘテロ構造において、
前記第２半導体層は、ＧａＮから構成されていることを特徴とするヘテロ構造。
前記第２半導体層は、ＧａＮから構成されていることを特徴とするヘテロ構造。
【請求項6】
アモルファスの基板の上に、Ｉｎを含む窒化物半導体を成長して、前記基板の上に接して第１半導体層を形成する第１工程と、
前記第１半導体層の上に、Ｉｎを含む窒化物半導体の成長に連続して前記第１半導体層より大きなバンドギャップの窒化物半導体を成長して、前記第１半導体層の上に接して第２半導体層を形成する第２工程と
を備えるヘテロ構造の作製方法。
前記第１半導体層の上に、Ｉｎを含む窒化物半導体の成長に連続して前記第１半導体層より大きなバンドギャップの窒化物半導体を成長して、前記第１半導体層の上に接して第２半導体層を形成する第２工程と
を備えるヘテロ構造の作製方法。
【請求項7】
請求項６記載のヘテロ構造の作製方法において、
前記第１工程、および前記第２工程は、成長の温度を３００℃以下とすることを特徴とするヘテロ構造の作製方法。
前記第１工程、および前記第２工程は、成長の温度を３００℃以下とすることを特徴とするヘテロ構造の作製方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体によるヘテロ構造およびその作製方法に関する。
【背景技術】
【0002】
ＧａＮをはじめとした窒化物半導体は、ＩＩＩ族元素の混合比を変えることで０．７～６．２ｅＶという広範な範囲のエネルギーギャップを有する材料を得ることができるという特徴を有している。エネルギーギャップの大きい範囲に属する窒化物半導体は、高耐圧が要求される高出力トランジスタへの応用が期待され、開発が進められている。
【0003】
例えば、サファイア基板の上に、ＧａＮからなる層を形成し、この上にＡｌ0.25Ｇａ0.75Ｎからなる層を形成したヘテロ構造は、高出力トランジスタ用の構造として広く利用されている。このような従来のＡｌＧａＮ／ＧａＮヘテロ構造は、窒化物半導体シングルヘテロ構造であるものの、ＧａＮからなる層の厚さは、１μｍ程度となる。
【0004】
ＧａＮやＡｌＮに比べて、ＩｎＮにおける電子の有効質量は小さいので、Ｉｎを含むＩｎＧａＮにおける電子の移動度は高いことが知られている。このため、ＩｎＧａＮを電子のチャネル層（電子が走行する層）に用いることにより、電界効果トランジスタ（ＦＥＴの特性）が向上することが報告されている（非特許文献１）。
【0005】
上述した技術では、ＧａＮからなる層と、Ａｌ0.25Ｇａ0.75Ｎからなる層とに挾まれたＩｎ0.1Ｇａ0.9Ｎからなる層を電子が走行するので、ＩｎＧａＮの層がチャネル層となる。そして、ＡｌＧａＮの層とＧａＮの層がＩｎＧａＮの層を挟み込む障壁層となる。この構造は、ＩｎＧａＮの層をバンドギャップエネルギーの大きな２つの窒化物半導体層で挟み込んでおり、窒化物半導体ダブルヘテロ構造を形成している、この窒化物半導体ダブルヘテロ構造は、厚さの薄いＩｎＧａＮからなるチャネル層に二次元電子ガスを強く閉じ込めることができるため、ＦＥＴ特性が向上するという利点がある。
【0006】
ところで、一般には、窒化物半導体ではない異種基板の上に窒化物半導体の層を作製して上述したＦＥＴなどの素子を作製している。このように、異種基板を用いる場合、異種基板の上に窒化物半導体のバッファー層を形成している。上述したダブルヘテロ構造においては、ＳｉＣからなる基板の上に、ＧａＮを厚さ４００ｎｍに成長してバッファー層としている。
【0007】
また、前述したシングルヘテロ構造では、有機金属気相成長（ＭＯＶＰＥ）法や分子線エピタキシー（ＭＢＥ）法などを用いて、サファイア基板、Ｓｉ基板、ＳｉＣ基板などの単結晶基板の上に、窒化物半導体の成長することが多い。これらの単結晶基板の上に、高温で窒化物半導体を成長することでダブルヘテロ構造を形成、高い移動度を得ることができるからである。例えば、従来、５００℃から１２００℃程度の高温で窒化物半導体を成長して上述したヘテロ構造を成長することで、室温において１０００ｃｍ2／Ｖｓ以上の高い電子移動度を得ている。
【0008】
一方で、プラスティック基板などの非晶質（アモルファス）基板上に作製した透明薄膜トランジスタ（透明薄膜ＦＥＴ）は、ディスプレイの制御などに用いられている。これらのプラスティック基板上に薄膜ＦＥＴを作製する場合には、プラスティック基板の耐熱温度が低いために、成長温度を高くすることができない。このような低温で窒化物半導体の成長を行うと、一般的に、キャリアの移動度は大きく減少する。このため、アモルファス基板上に作製する透明薄膜ＦＥＴでは、１０ｃｍ2／Ｖｓ程度の移動度であっても高い移動度であるとされている。
【0009】
低温で成長した窒化物半導体薄膜に関しては、スパッタ法を用いて、３００℃の低温で８０ｎｍのＩｎＧａＮをガラス基板上に成長し、２２ｃｍ2／Ｖｓの高い移動度を得た報告がある（非特許文献２）。この技術では、ＩｎＧａＮの層の厚さが比較的厚い８０ｎｍであり、Ｉｎ組成が４５％であることから、可視光を吸収するので、光の透過率は十分に高くない。
【0010】
また、アモルファス基板であるガラス基板上に低温で成長したＡｌＮ／ＩｎＡｌＮヘテロ構造を用いたＦＥＴの報告がある（非特許文献３）。この技術では、ＩｎＡｌＮからチャネル層を構成している。ここで、ＩｎＡｌＮのＩｎ組成は７９％であるので、バンドギャップエネルギーは１．８ｅＶ程度（７００ｎｍ程度の波長に相当）である。また、このＩｎＡｌＮの層の厚さは７ｎｍと比較的厚く、青色光（４８０ｎｍ程度）の透過率は低いものと考えられる。また、ＦＥＴ作製プロセスにおいて、ＩｎＡｌＮを加工した後に、３５ｎｍのＡｌＮ絶縁層をＩｎＡｌＮの上に室温で成長している。
【先行技術文献】
【非特許文献】
【0011】
【非特許文献1】G. Simin et al., "AlGaN/InGaN/GaN Double Heterostructure Field-Effect Transistor", Japanese Journal of Applied Physics, vol. 40, pp. L1142-L1144, 2001.
【非特許文献2】T. Itoh et al., "Fabrication of InGaN thin-film transistors using pulsed sputtering deposition", Scientific Reports, vol. 6, Article number: 29500, 2016.
【非特許文献3】K. Nakamura et al., "AlN/InAlN thin-film transistors fabricated on glass substrates at room temperature", Scientific Reports, vol. 9, Article number: 6254, 2019.
【発明の概要】
【発明が解決しようとする課題】
【0012】
上述したように、従来の技術では、非晶質基板の上に低温で窒化物半導体を成長したヘテロ構造では、電子の移動度が低いという問題があった。
【0013】
本発明は、以上のような問題点を解消するためになされたものであり、非晶質基板の上に低温で窒化物半導体を成長したヘテロ構造における電子の移動度を、より高くすることを目的とする。
【課題を解決するための手段】
【0014】
本発明に係るヘテロ構造は、非晶質の絶縁材料からなる基板の上に接して形成された、Ｉｎを含む窒化物半導体からなる第１半導体層と、第１半導体層の上に接して形成された第１半導体層より大きなバンドギャップの窒化物半導体からなる第２半導体層とを備える。
【0015】
本発明に係るヘテロ構造の作製方法は、アモルファスの基板の上に、Ｉｎを含む窒化物半導体を成長して、基板の上に接して第１半導体層を形成する第１工程と、第１半導体層の上に、Ｉｎを含む窒化物半導体の成長に連続して第１半導体層より大きなバンドギャップの窒化物半導体を成長して、第１半導体層の上に接して第２半導体層を形成する第２工程とを備える。
【発明の効果】
【0016】
以上説明したように、本発明によれば、非晶質の絶縁材料からなる基板の上に接してＩｎを含む窒化物半導体からなる第１半導体層を形成し、この上に接してより大きなバンドギャップの窒化物半導体からなる第２半導体層を形成したので、非晶質基板の上に低温で窒化物半導体を成長したヘテロ構造における電子の移動度を、より高くすることができる。
【図面の簡単な説明】
【0017】
【図5】図５は、本発明の実施の形態に係るヘテロ構造の基板１０１と、第１半導体層１０２との間に、ＧａＮからなるバッファー層を挿入した比較サンプル２の、バッファー層の厚さを４０ｎｍとした場合のシート電子濃度の、第１半導体層１０２の厚さ依存性を示す特性図である。
【図6】図６は、本発明の実施の形態に係るヘテロ構造の基板１０１と、第１半導体層１０２との間に、ＧａＮからなるバッファー層を挿入した比較サンプル２の、バッファー層の厚さを８０ｎｍとした場合のシート電子濃度の、第１半導体層１０２の厚さ依存性を示す特性図である。
【図7】図７は、本発明の実施の形態に係るヘテロ構造の基板１０１と、第１半導体層１０２との間に、ＧａＮからなるバッファー層を挿入した比較サンプル２の、バッファー層の厚さを４０ｎｍとした場合の電子移動度の、第１半導体層１０２の厚さ依存性を示す特性図である。
【発明を実施するための形態】
【0018】
以下、本発明の実施の形態に係るヘテロ構造について図１を参照して説明する。このヘテロ構造は、基板１０１と、基板１０１の上に形成された第１半導体層１０２と、第１半導体層１０２の上に形成された第２半導体層１０３とを備える。第１半導体層１０２は、電子が走行するいわゆるチャネル層となる。
【0019】
基板１０１は、非晶質（アモルファス）の絶縁材料から構成されている。基板１０１は、例えば、ガラス、プラスティック、ビニール、ポリイミドなどから構成することができる。第１半導体層１０２は、基板１０１の上に接して形成され、Ｉｎを含む窒化物半導体から構成されている。第１半導体層１０２は、例えば、ＩｎＮから構成することができる。また、第１半導体層１０２は、バンドギャップエネルギー（Ｅｇ）が３ｅＶ以下のＩｎＧａＮ、バンドギャップエネルギーが３ｅＶ以下のＩｎＡｌＮ、バンドギャップエネルギーが３ｅＶ以下のＩｎＡｌＧａＮなどから構成することもできる。また、第１半導体層１０２は、後述するように、よりよくは、厚さが５ｎｍ以下とされていることが望ましい。
【0020】
例えば、Ｉｎ組成を１５％以上としたＩｎＧａＮは、バンドギャップエネルギーが３ｅＶ以下となる。また、Ｉｎ組成は約６０％以上としたＩｎＡｌＮは、バンドギャップエネルギーが３ｅＶ以下となる。なお、これらの数値は、ＧａＮのＥｇは３．４ｅＶ、ＩｎＮのＥｇは０．７ｅＶ、および、ＡｌＮのＥｇは６．２ｅＶであるとして、ベガード則を仮定して計算することで求めている。
【0021】
第２半導体層１０３は、第１半導体層１０２の上に接して形成され、第１半導体層１０２より大きなバンドギャップの窒化物半導体から構成されている。第２半導体層１０３は、例えば、可視光を吸収しない程度のバンドギャップエネルギーをもつ窒化物半導体から構成することが望ましい。第２半導体層１０３は、ＧａＮから構成することができる。また、第２半導体層１０３は、例えば、ＡｌＧａＮ、Ｅｇが３ｅＶ以上のＩｎＡｌＮ、Ｅｇが３ｅＶ以上のＩｎＡｌＧａＮから構成することができる。例えば、Ａｌ組成を約４０％以上としたＩｎＡｌＮは、Ｅｇが３ｅＶ以上となる。また、第２半導体層１０３は、後述するように、よりよくは、厚さが１０ｎｍ以下とされていることが望ましい。
【0022】
ここで、実施の形態に係るヘテロ構造の作製について、簡単に説明する。まず、第１工程で、アモルファスの基板１０１の上に、Ｉｎを含む窒化物半導体を成長して、基板１０１の上に接して第１半導体層１０２を形成する。次いで、第２工程で、第１半導体層１０２の上に、Ｉｎを含む窒化物半導体の成長に連続して第１半導体層１０２より大きなバンドギャップの窒化物半導体を成長して、第１半導体層１０２の上に接して第２半導体層１０３を形成する。第１半導体層１０２の形成と第２半導体層１０３の形成とを、同一の成長装置内で実施することで、第１半導体層１０２を形成した後、第１半導体層１０２を外気に曝すことなく、原料を切り替えることで、連続して第２半導体層１０３の成長を実施する。また、第１工程、および第２工程は、成長の温度を３００℃以下とする。上述した窒化物半導体の成長は、例えば、プラズマを用いた分子線エピタキシー（プラズマＭＢＥ）法を用いることができる。
【0023】
耐熱性が低いプラスティックなどのアモルファス材料から構成したアモルファス基板の上に窒化物半導体薄膜を成長するためには、成長温度を低くする必要がある。このように低温で窒化物半導体によるバッファー層をアモルファス基板の上に成長する場合には、バッファー層の品質が悪くなるとともに、バッファー層の表面が平坦でなくなる。このため、このバッファー層の上に、薄い厚さのチャネル層を成長すると、チャネル層を走行する電子の散乱が大きくなり、電子の移動度が大幅に減少する。
【0024】
このように、アモルファス基板の上に、低温でバッファー層を成長すると、チャネル層の電気的特性を劣化させることになる。この観点より、アモルファス基板の上に、チャネル層を形成する場合、バッファー層を用いずに、基板の上にチャネル層を直接成長する方が良いものと考えられる。
【0025】
また、チャネル層の上に、チャネル層よりバンドギャップエネルギーの大きな窒化物半導体の層を成長することにより、電子はチャネル層に強く閉じ込めることができる。このようなヘテロ構造を用いた電界効果トランジスタは、特性の向上が期待できる。さらに、チャネル層を成長した後に、ＦＥＴの作製プロセスを進めると、チャネル層の表面が酸化されるとともに、不純物が付着する。これらは、チャネル層における電子の移動度が低下する原因となる。これを防ぐために、チャネル層を成長したら、チャネル層の表面を大気に曝すこと無く、連続して、バンドギャップエネルギーの高い窒化物半導体を成長することが重要となる。
【0026】
次に、実際に作製したヘテロ構造の特性評価について説明する。まず、石英ガラスからなる基板１０１の上に、プラズマＭＢＥ法を用いることにより、室温で、ＩｎＮからなる第１半導体層１０２を成長し、引き続き、ＧａＮからなる第２半導体層１０３を形成してシングルヘテロ構造を形成した。ここで、第２半導体層１０３は、厚さを１０ｎｍとし、第１半導体層１０２は、厚さを、２ｎｍ、５ｎｍ、１０ｎｍと変化させ、３つのサンプルを作製した。
【0027】
比較サンプルとして、基板１０１の上に、プラズマＭＢＥ法を用いることにより、室温で、ＩｎＮからなる第１半導体層１０２のみを成長した。また、第１半導体層１０２の厚さを、２ｎｍ、５ｎｍ、１０ｎｍと変化させて３つの比較サンプルを作製した。
【0028】
サンプルの作製においては、成長温度を室温とし、窒素流量を２ｓｃｃｍとし、窒素のプラズマ生成のためのＲＦパワーを５００Ｗとした。なお、ｓｃｃｍは流量の単位であり、０℃・１０１３ｈＰａの流体が１分間に１ｃｍ3流れることを示す。また、通常のＭＢＥセルを用いることで、金属Ｇａおよび金属Ｉｎを供給した。また、ＩｎＮの成長速度は、７ｎｍ／ｍｉｎとし、ＧａＮの成長速度は、３ｎｍ／ｍｉｎとした。一方、比較サンプルの作製においては、成長温度を室温とし、プラズマ生成のためのＲＦパワーを５００Ｗとし、窒素流量を２ｓｃｃｍとし、ＩｎＮの成長速度は、７ｎｍ／ｍｉｎとした。
【0029】
サンプルおよび比較サンプルの各々において、平面視で１辺が５ｍｍの正方形の形状に基板を切り出してサンプル片、比較サンプル片とした。また、サンプル片、比較サンプル片の各々について、蒸着法を用い、４隅にＡｌ／Ａｕオーミック電極を形成した。
【0030】
上述したサンプル、および比較サンプルの各々について、「Van der Pauw」法を用いて、室温でのホール効果測定を行った。なお、石英ガラス基板の上に、厚さ１０ｎｍに形成した単層のＧａＮ層に対しても室温でのホール効果測定を行ったところ、このＧａＮ層は高抵抗であったので、ＧａＮからなる第２半導体層１０３におけるキャリア濃度は無視できる。
【0031】
サンプルおよび比較サンプルにおけるシート電子濃度の、第１半導体層１０２の厚さ依存性を図２に示す。また、サンプルおよび比較サンプルにおける電子移動度の、第１半導体層１０２の厚さ依存性を図３に示す。サンプルの結果は、黒丸で示し、比較サンプルの結果は、黒四角で示している。
【0032】
図２に示すように、第１半導体層１０２を厚くするほどシート電子濃度が増加することがわかる。第１半導体層１０２を単独で形成した比較サンプル（黒四角）では、厚さが２ｎｍであってもシート電子濃度が測定できることから、第１半導体層１０２には浅いドナーが存在しており、室温においても、電子が第１半導体層１０２内に存在していることがわかる。
【0033】
また、図３に示すように、サンプルおよび比較サンプルのいずれも、第１半導体層１０２を厚くするほど移動度が向上することがわかる。ただし、第１半導体層１０２が厚い場合には、第２半導体層１０３とのシングルヘテロ構造における可視光の透過率が減少する。このため、後述するように、第１半導体層１０２の厚さには、上限が存在する。
【0034】
また、比較例において、第１半導体層１０２を薄くした場合には、移動度が急激に減少する。これに対して、実施の形態に係るヘテロ構造であるサンプルでは、比較サンプルに比べて、第１半導体層１０２を薄くしても移動度が低下しにくいものとなっている。
この理由として、後でも述べるように、第１半導体層１０２の表面に不純物が吸着し、あるいは、第１半導体層１０２の表面が酸化されることにより、第１半導体層１０２の中の電子が散乱を受けることが考えられる。この効果は、比較サンプルにおける第１半導体層１０２が薄い条件において、顕著に現れている。
この理由として、後でも述べるように、第１半導体層１０２の表面に不純物が吸着し、あるいは、第１半導体層１０２の表面が酸化されることにより、第１半導体層１０２の中の電子が散乱を受けることが考えられる。この効果は、比較サンプルにおける第１半導体層１０２が薄い条件において、顕著に現れている。
【0035】
次に、実施の形態に係るヘテロ構造における光透過率について説明する。このヘテロ構造を、ディスプレイなどに適用する場合、光透過率が重要な因子となる。例えば、ディスプレイに用いる薄膜ＦＥＴでは、可視光の波長領域（３６０ｎｍ～８００ｎｍ）での光の透過率が８０％以上であることが望ましい。
【0036】
以下、上述したサンプルについて、光透過率の測定を行った結果について説明する。光透過率の測定は、第２半導体層１０３の厚さを、１０ｎｍとし、第１半導体層１０２の厚さを２ｎｍ、５ｎｍ、１０ｎｍとした３つのサンプルについて実施した。図４に、測定の結果を示す。第１半導体層１０２の厚さを２ｎｍとしたサンプルの測定結果を破線で示している。また、第１半導体層１０２の厚さを５ｎｍとしたサンプルの測定結果を一点鎖線で示している。また、第１半導体層１０２の厚さを１０ｎｍとしたサンプルの測定結果を実線で示している。また、３６０ｎｍの波長および８０％の光透過率を点線で示している。図４に示されているように、第１半導体層１０２の厚さが１０ｎｍのＧａＮ／ＩｎＮシングルヘテロ構造では、４００ｎｍ付近の波長領域において光透過率が８０％よりも低くなる。以上のことから、第１半導体層１０２の厚さは５ｎｍ以下であることが望ましい。
【0037】
次に、実施の形態に係るヘテロ構造と、ダブルヘテロ構造とを比較するために、基板１０１と、第１半導体層１０２との間に、ＧａＮからなるバッファー層を挿入した比較サンプル２を作製し、この電気的特性を調査した。バッファー層の厚さを４０ｎｍおよび８０ｎｍとした、２つの比較サンプル２を作製した。いずれのバッファー層も高抵抗であり、バッファー層中のキャリア濃度は無視できる。
【0038】
また、比較サンプル２においては、第２半導体層１０３の厚さは、１０ｎｍとし、第１半導体層１０２の厚さを２ｎｍ、５ｎｍ、１０ｎｍと変化させた。まず、バッファー層の厚さを４０ｎｍとした比較サンプル２のシート電子濃度の、第１半導体層１０２の厚さ依存性を図５に示す。また、バッファー層の厚さを８０ｎｍとした比較サンプル２のシート電子濃度の、第１半導体層１０２の厚さ依存性を図６に示す。
【0039】
図５，図６において、シングルヘテロ構造としている実施の形態におけるヘテロ構造のサンプルについて、シート電子濃度を黒丸で示している。一方、比較サンプル２のシート電子濃度は、黒三角で示している。いずれにおいても、第１半導体層１０２の厚さが増加するとシート電子濃度が増加する。これは、前述したように、第１半導体層１０２には浅いドナーが存在しているためである。
【0040】
次に、バッファー層の厚さを４０ｎｍとした比較例２における電子移動度の、第１半導体層１０２の厚さ依存性を図７に示す。また、バッファー層の厚さを８０ｎｍとした比較例２における電子移動度の、第１半導体層１０２の厚さ依存性を図８に示す。図７，図８において、シングルヘテロ構造としている実施の形態におけるヘテロ構造のサンプルについて、電子移動度を黒丸で示している。一方、比較サンプル２の電子移動度は、黒三角で示している。
【0041】
いずれの場合にも、第１半導体層１０２の厚さが増加すると移動度が増加する。ただし、第１半導体層１０２のいずれの厚さにおいても、実施の形態１に係るヘテロ構造のサンプルの移動度は、比較サンプル２の移動度よりも大きい。このように、アモルファス状の基板１０１の上に、窒化物半導体ヘテロ構造を成長する構成においては、バッファー層が無い方が良いことがわかる。
【0042】
次に、作製方法の違いによるヘテロ構造への影響について説明する。前述した実施の形態では、第１半導体層１０２の形成に連続して第２半導体層１０３を形成した。これに対し、基板１０１の上に、第１半導体層１０２を形成した後、これを、一度成長装置から取り出して大気中で３日間保管し、この後、第１半導体層１０２の上に第２半導体層１０３を形成する。第１半導体層１０２は、厚さ２ｎｍに形成し、第２半導体層１０３は、厚さ１０ｎｍに形成する。この、比較サンプル３とする。
【0043】
この、成長中断をした比較サンプル３におけるシート電子濃度は、１．０×１０14／ｃｍ2となった。また、比較サンプル３における移動度は、２．７ｃｍ2／Ｖｓとなった。前述したように、これに対して、成長中断をすることなく形成した実施の形態に係るヘテロ構造のサンプルでは、第１半導体層１０２の厚さ２ｎｍにおいて、電子濃度は、１．２×１０14／ｃｍ2であり、移動度は、３．９ｃｍ2／Ｖｓである。
【0044】
上述したように、成長中断を行った場合は、シート電子濃度が少し減少するとともに、移動度も３０％ほど減少する。この理由として、成長中断中に、不純物が第１半導体層１０２の表面に吸着し、あるいは、第１半導体層１０２の表面が酸化したことが考えられる。不純物の吸着あるいは表面の酸化によって、第１半導体層１０２の中を走行する電子が散乱されるために、移動度が減少する。この効果は、I第１半導体層１０２が薄く、シート電子濃度が低いほど顕著になるものと考えられる。比較サンプル３は、大気中に３日間保管しておいただけであるが、第１半導体層１０２の表面に対してＦＥＴ作製プロセスなどを行った場合には、多量の不純物が表面に付着するので、移動度がさらに減少するものと考えられる。
【0045】
次に、実施の形態に係るヘテロ構造における電気的特性における、第２半導体層１０３の厚さ依存性について説明する。以下では、第１半導体層１０２の厚さを２ｎｍとし、第２半導体層１０３の厚さを変化させて、電気的特性を評価した。第２半導体層１０３の厚さを変化させた場合の、実施の形態に係るヘテロ構造における、シート電子濃度の変化を図９に示す。また、第２半導体層１０３の厚さを変化させた場合の、実施の形態に係るヘテロ構造における、電子移動度の変化を図１０に示す。なお、第２半導体層１０３の厚さを０とした構成は、第１半導体層１０２のみを形成した単層の構造に対応している。
【0046】
図９に示すように、第２半導体層１０３を形成することで、これがない場合に比較して、シート電子濃度が大きく増加することがわかる。第２半導体層１０３を形成することによりシート電子濃度が大きく増加した理由の１つとして、ＧａＮとＩｎＮでは、フェルミレベルの表面ピニング位置が異なっていることが考えられる。図１０に示すように、第２半導体層１０３を形成することにより、電子移動度が増加する。また、第２半導体層１０３が薄くなるとともに、電子移動度が大きくなる。この理由は、第２半導体層１０３が薄い場合には、電子の波動関数が、移動度の高い第１半導体層１０２に強く閉じ込められていることが考えられる。ただし、第２半導体層１０３が薄くなりすぎると、表面電荷による散乱が強くなるために、電子移動度が低くなるものと考えられる。
【0047】
上述では、基板１０１を石英ガラスから構成した場合を例示したが、これに限るものではなく、一般的なガラス、プラスティック、ビニール、ポリイミドなどのアモルファス材料から基板１０１を構成しても、同様な効果が期待できる。また、Ｉｎを含む窒化物半導体の電子の有効質量は小さいため、低温で成長した場合でも、比較的高い移動度が期待できる。このため、前述したように、第１半導体層１０２は、ＩｎＮに限るものではなく、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮなどのＩｎを含む窒化物半導体から構成することができる。
【0048】
また、第２半導体層１０３は、可視光を吸収しない程度のバンドギャップエネルギーをもっていれば良く、第２半導体層１０３のバンドギャップエネルギーは３ｅＶ以上であることが望ましい。従って、第２半導体層は、ＧａＮに限るものではなく、前述したように、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮなどの窒化物半導体から構成することができる。
【0049】
なお、前述したように、高温で成長した窒化物半導体ヘテロ構造の電子移動度は高いことが報告されている。このため、実際の透明薄膜ＦＥＴを作製する３００℃程度以下の低温でＧａＮ／ＩｎＮヘテロ構造を成長する際に、上記で述べた効果が現れやすいものと考えられる。
【0050】
以上説明したように、本発明によれば、非晶質の絶縁材料からなる基板の上に接してＩｎを含む窒化物半導体からなる第１半導体層を形成し、この上に接してより大きなバンドギャップの窒化物半導体からなる第２半導体層を形成したので、非晶質基板の上に低温で窒化物半導体を成長したヘテロ構造における電子の移動度を、より高くすることができる。
【0051】
また、本発明によれば、第１半導体層を５ｎｍよりも薄くし、第２半導体層を３ｅＶ以上のバンドギャップエネルギーの大きな窒化物半導体から構成することにより、ヘテロ構造の光透過率は８０％以上にすることができる。第１半導体層の表面を第２半導体層で覆うので、第１半導体層の表面に不純物が吸着せず、また、第１半導体層の表面は酸化されない。このため、電子が走行するチャネル層となる第１半導体層内の電子に対する散乱が少なくなり、移動度が減少しにくいという利点がある。さらに、ヘテロ構造を電界効果トランジスタ（ＦＥＴ）に適用する場合、ＦＥＴにおけるキャリアとなる電子は、薄い第１半導体層に強く閉じ込められているので、ＦＥＴの特性が向上するという利点も期待できる。この結果、本発明に係るヘテロ構造を利用することによって、アモルファス基板上に特性の良い透明薄膜ＦＥＴを作製することが期待できる。
【0052】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【0053】
１０１…基板、１０２…第１半導体層、１０３…第２半導体層。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】