(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022185486
(43)【公開日】2022-12-14
(54)【発明の名称】ブランキングアパーチャアレイユニット
(51)【国際特許分類】
H01L 21/027 20060101AFI20221207BHJP
H01J 37/147 20060101ALI20221207BHJP
【FI】
H01L21/30 541W
H01J37/147 C
【審査請求】未請求
【請求項の数】5
【出願形態】OL
(21)【出願番号】P 2021093207
(22)【出願日】2021-06-02
(71)【出願人】
【識別番号】504162958
【氏名又は名称】株式会社ニューフレアテクノロジー
(74)【代理人】
【識別番号】100091487
【弁理士】
【氏名又は名称】中村 行孝
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(72)【発明者】
【氏名】吉野 修司
【テーマコード(参考)】
5C101
5F056
【Fターム(参考)】
5C101AA27
5C101EE03
5C101EE23
5C101EE40
5F056AA07
5F056EA03
(57)【要約】
【課題】散乱電子による基板の帯電およびノイズの発生を抑制することができるブランキングアパーチャアレイユニットを提供する。
【解決手段】本実施形態によるブランキングアパーチャアレイユニットは、荷電粒子ビームを処理対象に照射するか否かを切り替えるブランキング制御により荷電粒子ビームを制御するチップと、チップを搭載する基板と、チップと基板とを電気的に接続し、ブランキング制御の制御信号を基板からチップに送る配線と、第1端が基板に接続されており、第2端がチップと離間して位置する導電性のカバー部材であって、配線との電気的な絶縁を維持したまま、該配線を覆うように第1端から第2端まで設けられたカバー部材と、チップとカバー部材の第2端との間の間隙に設けられた非磁性で導電性を有するシールド部材と、を備える。
【選択図】
図4
【特許請求の範囲】
【請求項1】
荷電粒子ビームを処理対象に照射するか否かを切り替えるブランキング制御により前記荷電粒子ビームを制御するチップと、
前記チップを搭載する基板と、
前記チップと前記基板とを電気的に接続し、前記ブランキング制御の制御信号を前記基板から前記チップに送る配線と、
第1端が前記基板に接続されており、第2端が前記チップと離間して位置する導電性のカバー部材であって、前記配線との電気的な絶縁を維持したまま、該配線を覆うように前記第1端から前記第2端まで設けられたカバー部材と、
前記チップと前記カバー部材の前記第2端との間の間隙に設けられた非磁性で導電性を有するシールド部材と、を備えるブランキングアパーチャアレイユニット。
【請求項2】
前記荷電粒子ビームの照射方向視において、前記カバー部材は、前記チップの外縁に沿って設けられる、請求項1に記載のブランキングアパーチャアレイユニット。
【請求項3】
前記シールド部材は、圧力又は熱により変形可能な材料で構成される請求項1または請求項2に記載のブランキングアパーチャアレイユニット。
【請求項4】
前記カバー部材の前記第2端には、前記シールド部材を嵌め込み可能な溝部が設けられている、請求項3に記載のブランキングアパーチャアレイユニット。
【請求項5】
前記シールド部材の材料は、インジウムである、請求項3または請求項4に記載のブランキングアパーチャアレイユニット。
【発明の詳細な説明】
【技術分野】
【0001】
本発明による実施形態は、ブランキングアパーチャアレイユニットに関する。
【背景技術】
【0002】
電子ビーム描画装置は、マスクブランクスへ電子ビームを照射しマスクパターンを描画することによって、フォトマスクを形成する。電子ビーム描画装置として、マルチビームを使った描画装置が用いられる場合がある。このようなマルチビーム方式の描画装置は、例えば、電子銃から放出された電子ビームを、複数の開口部を持った成形アパーチャアレイでマルチビームに成形する。その後、マルチビーム方式の描画装置は、各マルチビームをブランキングアパーチャアレイ(BAA)でブランキング制御し、遮蔽されなかったビームを光学系で縮小・偏向して試料へ照射する。
【0003】
マルチビームの成形の際、電子が成形アパーチャアレイの開口部の内側面にぶつかると、散乱電子が放出されてしまう。この散乱電子がブランキングアパーチャアレイに到達すると、ブランキングアパーチャアレイの基板の絶縁物が帯電してしまう。この場合、ブランキング制御に誤作動が発生する可能性があるという問題があった。さらに、散乱電子が金属配線に流入すると、ブランキング制御の制御信号にノイズが発生してしまう。この場合、ブランキング制御が不安定になる可能性があるという問題もあった。
【先行技術文献】
【特許文献】
【0004】
【発明の概要】
【発明が解決しようとする課題】
【0005】
散乱電子による基板の帯電およびノイズの発生を抑制することができるブランキングアパーチャアレイユニットを提供する。
【課題を解決するための手段】
【0006】
本実施形態によるブランキングアパーチャアレイユニットは、荷電粒子ビームを処理対象に照射するか否かを切り替えるブランキング制御により荷電粒子ビームを制御するチップと、チップを搭載する基板と、チップと基板とを電気的に接続し、ブランキング制御の制御信号を基板からチップに送る配線と、第1端が基板に接続されており、第2端がチップと離間して位置する導電性のカバー部材であって、配線との電気的な絶縁を維持したまま、該配線を覆うように第1端から第2端まで設けられたカバー部材と、チップとカバー部材の第2端との間の間隙に設けられた非磁性で導電性を有するシールド部材と、を備える。
【図面の簡単な説明】
【0007】
【
図1】第1実施形態による描画装置の構成の一例を示す概念図。
【
図2】第1実施形態によるブランキングアパーチャアレイ機構の構成の一例を示す平面図。
【
図3】第1実施形態によるブランキングアパーチャアレイ機構の構成の一例を示す斜視図。
【
図4】第1実施形態によるブランキングアパーチャアレイ機構の構成の一例を示す断面図。
【
図5】第2実施形態によるブランキングアパーチャアレイ機構の構成の一例を示す断面図。
【
図6】変形例による内周端部およびシールド部材を拡大した断面図。
【発明を実施するための形態】
【0008】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【0009】
図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0010】
(第1実施形態)
図1は、第1実施形態による描画装置の構成の一例を示す概念図である。描画装置100は、例えば、マルチ荷電子ビーム露光装置であり、半導体装置の製造に用いられるリソグラフィのフォトマスクを描画するために用いられる。本実施形態は、描画装置の他、露光装置、電子顕微鏡、光学顕微鏡等の電子ビーム(荷電粒子ビーム)や光を処理対象に照射する装置であってもよい。従って、処理対象としての試料101は、マスクブランクスの他、半導体基板等であってもよい。
【0011】
描画装置100は、描画部150と制御部160とを備えている。描画部150は、電子鏡筒102と、描画室103とを備えている。電子鏡筒102内には、電子銃201と、照明レンズ202と、成形アパーチャアレイ基板203と、ブランキングアパーチャアレイ機構204と、縮小レンズ205と、制限部206と、対物レンズ207と、偏向器208と、成形アパーチャステージ機構211と、ブランキングアパーチャステージ機構212が配置されている。描画室103内には、XYステージ105が配置される。XYステージ105は、描画時に処理対象となるマスクブランクス等の試料101を搭載可能である。試料101は、半導体基板(シリコンウェハ)等であってもよい。また、XYステージ105上には、XYステージ105の位置を測定するためにミラー210が配置される。
【0012】
電子鏡筒102内には、成形アパーチャステージ機構211が配置され、成形アパーチャステージ機構211上に成形アパーチャアレイ基板203が載置される。成形アパーチャステージ機構211の下には、ブランキングアパーチャステージ機構212が配置され、ブランキングアパーチャステージ機構212上にブランキングアパーチャアレイ機構204が載置される。以下、成形アパーチャアレイ基板203、ブランキングアパーチャアレイ機構204、成形アパーチャステージ機構211、ブランキングアパーチャステージ機構212の全体をまとめてアパーチャ機構220ともいう。
【0013】
成形アパーチャアレイ基板203は、複数の開口部を有し、電子ビーム200をマルチビーム20a~20eに成形する。
【0014】
ブランキングアパーチャアレイ機構204は、各マルチビーム20a~20eをブランキング制御する。ブランキング制御とは、マルチビーム20a~20eを試料101に照射するか否かをビームごとに切り替える制御である。ブランキング制御がON状態の場合、
図1の点線に示すように、ブランキングアパーチャアレイ機構204を通過するマルチビーム20aが電圧の印加により偏向される。偏向されたマルチビーム20aは、制限部206により遮蔽(ブランキング)される。一方、ブランキング制御がOFF状態の場合、マルチビーム20aは試料101に到達する。尚、ブランキングアパーチャアレイ機構204のより詳細な構成は、
図2を参照して説明する。
【0015】
制御部160は、制御計算機110、メモリ112、偏向制御回路130、ステージ位置検出器139および磁気ディスク装置等の記憶装置140,142を有している。制御計算機110、メモリ112、偏向制御回路130、ステージ位置検出器139および記憶装置140,142は、図示しないバスを介して互いに接続されている。記憶装置140は、外部から入力された描画データを格納している。記憶装置142は、各ショットの照射時間データを格納している。
【0016】
制御計算機110は、データ処理部56、および、描画制御部58を備えている。データ処理部56および描画制御部58は、処理回路を含み、その処理回路は、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等を含む。また、データ処理部56および描画制御部58には、共通する処理回路(同じ処理回路)を用いてもよく、或いは、別々の処理回路を用いてもよい。データ処理部56および描画制御部58に入出力される情報および演算中の情報はメモリ112にその都度格納される。
【0017】
ここで、
図1では、第1実施形態を説明する上で必要な構成を記載している。描画装置100は、その他の必要な構成を備えていても構わない。
【0018】
図2は、第1実施形態によるブランキングアパーチャアレイ機構204の構成の一例を示す平面図である。
図3は、第1実施形態によるブランキングアパーチャアレイ機構204の構成の一例を示す斜視図である。ブランキングアパーチャアレイユニットとしてのブランキングアパーチャアレイ機構204は、BAA(Blanking Aperture Array)チップ31と、ワイヤボンディングWBと、BAA基板33と、ワイヤボンディングカバーWBC(以下では、カバーWBCと呼ぶ)とを備える。尚、マルチビーム20は、
図2の紙面手前の方向に進行するものとし、
図3においては、紙面の上方向に進行するものとする。また、以下の実施形態において、BAA基板33の上下方向は、BAAチップ31が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
【0019】
チップとしてのBAAチップ31は、ブランキング制御により、
図1に示すマルチビーム20a~20e(以下、マルチビーム20とも言う)を制御する。BAAチップ31は、ブランキング制御に用いる制御信号を受け取るための複数のパッド43を有する。例えば、ブランキング制御がON状態の場合、パッド43に電圧が印加されて、マルチビーム20が偏向される。一方、ブランキング制御がOFF状態の場合、パッド43に電圧が印加されない。また、BAAチップ31は、シリコン基板上に図示しない電子回路が設けられている。
【0020】
配線としてのワイヤボンディングWBは、BAAチップ31上のパッド43からBAA基板33上のパッド44に接続されている。これにより、ワイヤボンディングWBは、BAAチップ31とBAA基板33とを電気的に接続することができる。従って、ブランキング制御の制御信号をBAA基板33からBAAチップ31へ送ることができる。
【0021】
基板としてのBAA基板33は、BAAチップ31を搭載する。BAA基板33は、内部に図示しない配線を有し、BAA基板33上のパッド45やコンデンサ46などの素子と接続している。また、BAA基板33内の配線は、BAA基板33の裏面側に設けられるコネクタC1とも接続している。コネクタC1は、BAA基板33とFPGA(Field Programmable Gate Array)基板14とを接続するために用いられる。BAA基板33は、例えば、表面が金めっきされた非導電性のセラミックである。金めっきによって、BAA基板33の表面の帯電(チャージアップ)を抑制することができる。しかし、ワイヤボンディングWBが金めっきと接触しないようにするため、ワイヤボンディングWBおよびパッド44周辺のBAA基板33には金めっきされていない領域が存在する。また、パッド45およびコンデンサ46周辺のBAA基板33にも、金めっきされていない領域が存在する。金めっきされていない領域は、非導電性のBAA基板33の材料(例えば、セラミック)が露出している。従って、以下、金めっきされていないBAA基板33の領域を、露出領域とも呼ぶ。
【0022】
FPGA基板14の表面側には、コネクタC1と接続するコネクタC2が設けられている。このコネクタC1,C2によりBAA基板33とFPGA基板14とが接続されている(
図3を参照)。FPGA基板14は、コネクタC1,C2を介してBAAチップ31上の複数のパッド43に制御信号を伝送するために、複数の伝送回路13を備えている。伝送回路13として、例えば、FPGA(Field Programmable Gate Array)が用いられる。伝送回路13は、FPGA基板14の外部から供給される高速信号のバッファー、該高速信号のBAAチップ31への送信、データエラー検査、データの再送信要求および再受信処理などを行う。
図2の例では、例えば、2つの伝送回路13が、BAAチップ31を挟んで配置されている。
【0023】
カバー部材としてのカバーWBCは、ワイヤボンディングWBとの電気的な絶縁を維持したまま、ワイヤボンディングWBの上方を覆うように設けられている。マルチビーム20の照射方向(
図2の紙面に対して垂直方向)から見たときに(照射方向視において)、カバーWBCは、BAAチップ31の外周に沿って、その外周全体に亘って設けられている。カバーWBCの外周端部(第1端)WBC_oは、BAA基板33上に接続されており、ネジSによるネジ留め等により固定されている。カバーWBCの内周端部(第2端)WBC_iは、BAAチップ31の上方にあり、BAAチップ31に接触しないように設けられている。即ち、カバーWBCは、BAA基板33に接続され固定されているが、BAAチップ31からは離間しており、カバーWBCの内周端部とBAAチップ31との間に間隙Gが設けられている(
図4を参照)。また、マルチビーム20の照射方向から見たときに、カバーWBCは、略四角形の環状を有し、その中心部をマルチビーム20が通過可能となっている。これにより、カバーWBCは、マルチビーム20の進行を妨げない。
【0024】
カバーWBCの材料には、例えば、チタンなどの非磁性かつ導電性金属が用いられる。カバーWBCが非磁性であることによって、カバーWBCの磁場によってマルチビーム20が偏向されてしまうことを抑制することができる。カバーWBCが導電性であることによって、カバーWBCは接地され、マルチビーム20から生じる散乱電子をグランドへ逃がすことができる。これにより、カバーWBCは、散乱電子がワイヤボンディングWBに接近することを抑制し、散乱電子によるブランキング制御や回路素子の動作不良を防止する。また、カバーWBCのより詳細な構成および
図2のA-A線に沿った断面構造については、
図4を参照して、後で説明する。
【0025】
図3に示すように、BAAチップ31は、BAA基板33上に搭載されている。また、カバーWBCは、BAA基板33およびBAAチップ31の上方に、ワイヤボンディングWBを覆うように設けられている。
【0026】
また、BAA基板33の下面は、コネクタC1,C2を介してFPGA基板14と接続されている。コネクタC1とコネクタC2とを付け外しすることにより、BAA基板33の交換が可能になっている。
【0027】
次に、
図4を参照して、カバーWBCについて説明する。
【0028】
図4は、第1実施形態によるブランキングアパーチャアレイ機構204の構成の一例を示す断面図である。
図4は、
図2のA-A線で切断した断面を示す。尚、マルチビーム20は、
図4の下方向に進行するものとする。従って、
図4に示すブランキングアパーチャアレイ機構204の上下関係は、
図3に示すブランキングアパーチャアレイ機構204のそれと逆となっていることに留意されたい。
【0029】
図4において、成形アパーチャアレイ基板203による電子ビーム200の成形の際に、電子が成形アパーチャアレイ基板203の開口部の内側面で散乱されて散乱電子SEが発生する。散乱電子SEは、ブランキングアパーチャアレイ機構204の周囲の空間に広がって存在している。
【0030】
カバーWBCは、BAA基板33からBAAチップ31の上方まで設けられる。カバーWBCは、例えば、ネジSによりBAA基板33に固定されている。
図4において、カバーWBCの外周端部WBC_oがBAA基板33に固定されている。カバーWBCは、例えば、四角形を有し、その4隅にネジSにより固定される(
図3を参照)。
【0031】
BAA基板33の下面にはグランド部材GNDが設けられる。グランド部材GNDは、容量の大きな電子鏡筒102等に接続され、グランドとして機能する。また、BAA基板33の上面、下面および側面は、金めっき(P)され、それぞれグランド部材GNDに電気的に接続されている。従って、金めっきPを介してBAA基板33の上面および下面は接地されている。カバーWBCも、BAA基板33の金めっきPを介してグランド部材GNDに電気的に接続されている。さらに、ネジSは導電性を有し、グランド部材GNDと接続している。従って、カバーWBCは、金めっきPおよびネジSを介して接地されている。グランド部材GNDは、接地電圧を与える機能およびネジSを受けてカバーWBCを固定する機能を兼ね備える。
【0032】
また、
図2を参照して説明したように、ワイヤボンディングWBおよびパッド44周辺のBAA基板33には、金めっきされていない露出領域がある。散乱電子SEが非導電性のBAA基板33の露出領域に到達すると、BAA基板33が帯電してしまう。また、ワイヤボンディングWBに過分で不規則な散乱電子SEが流入すると、ブランキング制御の制御信号にノイズが発生してしまう。
【0033】
そこで、導電性のカバーWBCが、BAA基板33の露出領域を含め、ワイヤボンディングWBの上方をカバーしている。これにより、散乱電子SEがカバーWBC内に入ることを抑制することができる。従って、ワイヤボンディングWBおよびパッド44周辺のBAA基板33が帯電することを抑制することができる。さらに、ワイヤボンディングWBに電子が流入してブランキング制御の制御信号にノイズが発生することを抑制することができる。尚、カバーWBCは、導電性材料で構成されているため、ワイヤボンディングWBから電気的に分離されている必要がある。
【0034】
上述の通り、マルチビーム20のカバーWBCの外周端部(第1端)はBAA基板33と接しているのに対して、カバーWBCの内周端部(第2端)とBAAチップ31との間には間隙Gが空いている。ワイヤボンディングWBは、間隙G以外の部分において、BAAチップ31、BAA基板33およびカバーWBCによって取り囲まれた内部空間IS内に設けられている。この間隙Gが狭いほど、散乱電子SEはカバーWBC内に入り難くなる。従って、間隙Gは狭いほど好ましいと言える。一方、カバーWBCをBAAチップ31に接触させると、BAAチップ31に負荷がかかり、BAAチップ31上の回路の金属薄膜が損傷してしまう。従って、BAAチップ31とカバーWBCとの間には小さな間隙Gを空けている。間隙Gの幅は、例えば、0.3mmである。カバーWBCは、間隙G以外の領域において、内部空間ISをカバーWBCの外側にある外部空間OSから分離している。これにより、カバーWBCは、BAAチップ31の損傷を抑制しつつ、散乱電子がワイヤボンディングWBに接近することを抑制している。
【0035】
以上のように、第1実施形態によれば、BAAチップ31とBAA基板33との間を電気的に接続するワイヤボンディングWBを覆うようにカバーWBCが設けられる。カバーWBCは導電性を有するため、カバーWBC内部への散乱電子の進入が抑制される。これにより、散乱電子SEによるBAA基板33の露出領域の帯電を抑制することができる。その結果、BAAチップ31およびBAA基板33が誤動作することを抑制することができる。さらに、散乱電子SEによってブランキング制御の制御信号にノイズが発生することを抑制することができる。
【0036】
尚、カバーWBCは、ワイヤボンディングWBだけでなく、
図2に示すパッド45やコンデンサ46なども覆うように設けられてもよい。これにより、パッド45やコンデンサ46の周辺におけるBAA基板33の帯電を抑制することができる。
【0037】
また、
図4に示すカバーWBCの外周端部WBC_oは、BAAチップ31の外縁全体に沿ってBAA基板33と接している。しかし、カバーWBCの外周端部WBC_oのうちの一部は、BAA基板33と接続せずに開いていてもよい。散乱電子SEが成形アパーチャアレイ基板203の開口部から離れた外周端部WBC_oに到達するには、多くの散乱回数が必要になり、散乱電子SEの数やそのエネルギーは小さくなる。従って、外周端部WBC_oの一部がBAA基板33から離間していても、散乱電子SEによるブランキング制御や回路素子の動作不良への影響は小さい。
【0038】
尚、
図4において、マルチビーム20は、カバーWBCが設けられたBAA基板33の表面とは逆の裏面から照射されている。しかし、マルチビーム20は、カバーWBCが設けられたBAA基板33の表面から照射されてもよい。
【0039】
(第2実施形態)
図5は、第2実施形態によるブランキングアパーチャアレイ機構204の構成の一例を示す断面図である。第2実施形態によれば、カバーWBCの内周端部WBC_iにシールド部材IWが設けられる点で、第1実施形態と異なる。
【0040】
シールド部材IWは、カバーWBCの内周端部WBC_iとBAAチップ31との間に設けられている。シールド部材IWは、カバーWBCとBAAチップ31との間に間隙Gを塞ぐように設けられている。BAAチップ31を損傷しないように、シールド部材IWにはBAAチップ31の材料よりも柔らかい材料を用いている。このように、間隙Gを塞ぐようにシールド部材IWを設けることによって、散乱電子SEがカバーWBCおよびシールド部材IWで囲まれワイヤボンディングWBのある内部空間ISにさらに進入し難くなる。即ち、カバーWBCおよびシールド部材IWは、内部空間ISをカバーWBCおよびシールド部材IWの外側にある外部空間OSから分離し、散乱電子SEからワイヤボンディングWBを保護している。
【0041】
第2実施形態によるブランキングアパーチャアレイ機構204のその他の構成は、第1実施形態によるブランキングアパーチャアレイ機構204の対応する構成と同様であるため、その詳細な説明を省略する。
【0042】
磁場によるマルチビーム20の偏向を抑制するために、シールド部材IWは、非磁性であることが好ましい。また、カバーWBCを介してBAAチップ31を接地させ、BAAチップ31を帯電させないようにするために、シールド部材IWは導電性であることが好ましい。これにより、BAAチップ31の接地容量を増大させることができる。また、圧力や熱により変形可能な材料であることが好ましい。
【0043】
例えば、シールド部材IWの一例として、四角形状に成形されたインジウムワイヤが用いられる。インジウムは、常温において柔らかく塑性変形する。従って、BAAチップ31がBAA基板33に固定されると、シールド部材IWは、BAAチップ31とBAA基板33との間で押しつぶされ、断面が楕円状になることでBAAチップ31およびBAA基板33に密着する。また、ブランキング制御により、FPGAなどの回路素子が発熱する。この熱により、BAAチップ31およびカバーWBCは熱膨張する。従って、シールド部材IWは、さらに押しつぶされ、BAAチップ31およびカバーWBCに対してさらに密着する。また、シールド部材IW自体も熱膨張するため、シールド部材IWはBAAチップ31およびカバーWBCにさらに密着する。すなわち、カバーWBCとBAAチップ31との間の間隙Gがさらに埋まり塞がれる。従って、散乱電子SEがカバーWBC内に流入することをさらに抑制することができる。
【0044】
また、シールド部材IWは、BAAチップ31を構成する材料よりも柔らかいことが好ましい。例えば、BAAチップ31上の金属薄膜の回路が破壊されない程度に、シールド部材IWは柔らかいことが好ましい。カバーWBCの固定時に、BAAチップ31上の配線がはがれたり配線同士がショートすると、BAAチップ31を使用することができなくなってしまう。従って、シールド部材IWがインジウムのように柔らかいことにより、BAAチップ31が損傷することを抑制することができる。なお、BAAチップ31の硬さによれば、金や白金も使用することができる。この場合、シート状の金や白金を四角形状にカットして用いられ、断面が極薄の長方形となるシートが、カバーWBCとBAAチップ31との間の間隙Gに埋まり塞がれる。
【0045】
シールド部材IWの断面形状は、略円形や楕円形などの角のない形状であることが好ましい。これにより、シールド部材IWがBAAチップ31に接触しても、狭い面積に力が集中しづらくなるため、BAAチップ31が損傷することを抑制することができる。
【0046】
(変形例)
図6(A)および
図6(B)は、変形例による内周端部WBC_iおよびシールド部材IWを拡大した断面図である。カバーWBCは、内周端部WBC_iにシールド部材IWを嵌め込むための溝部D(つぶし代)を有してもよい。溝部Dは、カバーWBCの内周端部WBC_iにおけるBAAチップ31との対向面に設けられており、内周端部WBC_iに沿ってその全体に亘って設けられている。溝部Dの断面は、シールド部材IWの断面形状に適合するように設定すればよい。例えば、シールド部材IWが略円形の断面を有する場合、溝部Dの断面は、
図6(A)に示す略半円形のように、略円形状であることが好ましい。溝部Dにシールド部材IWを嵌めることによって、カバーWBCをBAA基板33に取り付ける際に、シールド部材IWがカバーWBCから離脱しない。カバーWBCをBAA基板33に取り付けたときに、
図6(B)に示すシールド部材IWは、BAAチップ31に接触して押圧され幾分潰れるとともに、溝部D内を埋め込む。これにより、シールド部材IWがカバーWBCとよく密着し、散乱電子SEがカバーWBC内に入ることを抑制することができる。ただし、溝部Dの形状や深さは、BAAチップ31が損傷しないように設定されればよく、特に限定しない。
【0047】
第2実施形態によるブランキングアパーチャアレイ機構204は、第1実施形態によるブランキングアパーチャアレイ機構204と同様に、散乱電子SEによるBAA基板33の帯電を抑制することができ、散乱電子SEによってブランキング制御の制御信号にノイズが発生することを抑制することができる。
【0048】
また、BAAチップ31は、接地されたシールド部材IWとの接触により接地面積が大きくなっている。BAAチップ31は、複数のパッド43の一部を介して接地されている。シールド部材IWにより接地面積がさらに大きくなるため、より安定したブランキング制御が可能になる。
【0049】
尚、第2実施形態におけるシールド部材IWの材料は、インジウムに限られず、他の材料であってもよい。また、シールド部材IWに代えて、例えば、導電性Oリングが用いられてもよい。導電性Oリングは、例えば、フッ素ゴムにカーボンフィラーを含有させたOリングである。導電性Oリングは、弾性変形により、カバーWBCとBAAチップ31との間の間隙Gを埋めることができる。尚、導電性Oリングが用いられる場合、カバーWBCの溝部Dは、Oリングの形状に合わせて溝部Dの深さや幅が設定される。その他、導電性ペースト、導電性接着剤、Ag/In合金、はんだ、中空メタルOリング、等を用いることもできる。
【0050】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0051】
31 BAAチップ、33 BAA基板、WB ワイヤボンディング、WBC カバー、IW シールド部材、D 溝部