特開 2022-37770 半導体ウェーハの割れの発生率低減方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022037770

(43)【公開日】2022-03-09

(54)【発明の名称】半導体ウェーハの割れの発生率低減方法

(51)【国際特許分類】

   H01L 21/66 20060101AFI20220302BHJP

【ＦＩ】

H01L21/66 Z

H01L21/66 J

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2020142076

(22)【出願日】2020-08-25

(71)【出願人】

【識別番号】302006854

【氏名又は名称】株式会社ＳＵＭＣＯ

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】230118913

【弁護士】

【氏名又は名称】杉村 光嗣

(74)【代理人】

【識別番号】100165696

【弁理士】

【氏名又は名称】川原 敬祐

(72)【発明者】

【氏名】藤瀬 淳

(72)【発明者】

【氏名】小野 敏昭

(72)【発明者】

【氏名】多久島 武

【テーマコード（参考）】

4M106

【Ｆターム（参考）】

4M106AA01

4M106BA11

4M106CA38

4M106CA70

4M106DJ27

4M106DJ38

(57)【要約】

【課題】ウェーハ製造工程またはデバイス形成工程において、半導体ウェーハの割れの発生率を低減する方法を提案する。
【解決手段】半導体ウェーハの割れの発生率を抑制する方法であって、半導体インゴットから半導体ウェーハを製造し、製造された半導体ウェーハ上に半導体デバイスを形成するプロセスにおける、上記半導体ウェーハに傷が形成されうる第１工程と、該第１工程を経た半導体ウェーハに応力が負荷されて半導体ウェーハが割れうる第２工程との間に、上記第２工程において半導体ウェーハに負荷される応力に応じた応力を半導体ウェーハに負荷する曲げ試験を行って半導体ウェーハが割れるか否かを判定し、割れなかった半導体ウェーハを前記第２工程に搬送する第３工程を備えることを特徴とする。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体ウェーハの割れの発生率を抑制する方法であって、
半導体インゴットから半導体ウェーハを製造し、製造された半導体ウェーハ上に半導体デバイスを形成するプロセスにおける、前記半導体ウェーハに傷が形成されうる第１工程と、該第１工程を経た前記半導体ウェーハに応力が負荷されて前記半導体ウェーハが割れうる第２工程との間に、
前記第２工程において前記半導体ウェーハに負荷される応力に応じた応力を前記半導体ウェーハに負荷する曲げ試験を行って前記半導体ウェーハが割れるか否かを判定し、割れなかった前記半導体ウェーハを前記第２工程に搬送する第３工程を備えることを特徴とする半導体ウェーハの割れの発生率低減方法。

【請求項2】

前記第３工程は、前記第２工程の直前に行うことを特徴とする、請求項１に記載の方法。

【請求項3】

前記第３工程は、前記第１工程を経た前記半導体ウェーハの全てに対して行う、請求項１または２に記載の方法。

【請求項4】

前記第３工程は、前記第１工程を経た前記半導体ウェーハの一部に対してのみ行う、請求項１または２に記載の方法。

【請求項5】

前記第１工程と前記第３工程との間に、前記半導体ウェーハの外観を検査する第４工程をさらに備え、該第４工程において不良品と判定された半導体ウェーハに対して前記第３工程を行う、請求項１～４のいずれか一項に記載の方法。

【請求項6】

前記第３工程は、前記半導体ウェーハをウェーハ周方向に回転させて前記半導体ウェーハに負荷される応力の位置が異なる複数の配置について行う、請求項１～５のいずれか一項に記載の方法。

【請求項7】

前記半導体ウェーハはシリコンウェーハである、請求項１～６のいずれか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体ウェーハの割れの発生率低減方法に関する。

【背景技術】

【0002】

従来、半導体デバイスの基板として、シリコンウェーハが広く使用されている。シリコンウェーハは、チョクラルスキー（Czochralski、ＣＺ）法や浮遊帯溶融（Floating Zone、ＦＺ）法などによって育成された単結晶シリコンインゴットに対して、例えば、スライス処理、平坦化処理、面取り処理、エッチング処理、熱処理、両面研磨処理、仕上研磨処理などを施すことによって製造される（ウェーハ製造工程）。

【0003】

半導体デバイスは、上述のように製造されたシリコンウェーハに、例えば、成膜処理、露光・現像処理、エッチング処理、不純物拡散処理を施してシリコンウェーハの表面にＬＳＩを形成し（前工程）、ダイシング処理、薄膜化処理、マウント処理、ボンディング処理、モールド処理などを施す（後工程）ことによって形成される（デバイス形成工程）。

【0004】

上記ウェーハ製造工程およびウェーハへのデバイス形成工程の前工程においては、シリコンウェーハに衝撃、応力等が負荷される場合が多く、シリコンウェーハには傷が形成されやすい。例えば、ウェーハ製造工程では、研削処理や研磨処理の際に、ウェーハ端部がホルダー内周面に当接するため、ウェーハ端部に衝撃が負荷される。同様に、デバイス形成工程の前工程では、最初の熱処理工程である酸化熱処理工程において、ボート等の冶具との接触によりシリコンウェーハに傷が形成されやすい。

【0005】

上述のようにシリコンウェーハに傷が形成されると、ウェーハの破壊強度が低下し、後段の工程においてシリコンウェーハに応力が負荷されると、シリコンウェーハが割れるおそれがある。シリコンウェーハが割れてしまった場合、その回収作業およびその処理における装置の清掃、点検などを行う必要があり、シリコンウェーハの製造あるいは半導体デバイスの形成に多大なロスを生じさせる懸念がある。

【0006】

こうした背景の下、特許文献１には、ウェーハ製造工程時にウェーハ端部の傷などを防止する上で、ウェーハ端部の強度を正確に評価できる装置について記載されている。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０１１－０２７４３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

特許文献１に記載された装置によって、ウェーハの破壊試験を行って、ウェーハ自体の強度を正確に測定することができる。しかし、特許文献１には、ウェーハの割れの発生率を低減することについては検討されていない。

【0009】

そこで、本発明の目的は、ウェーハ製造工程またはデバイス形成工程において、半導体ウェーハの割れの発生率を低減する方法を提案することにある。

【課題を解決するための手段】

【0010】

上記課題を解決する本発明は、以下の通りである。
［１］半導体ウェーハの割れの発生率を抑制する方法であって、
半導体インゴットから半導体ウェーハを製造し、製造された半導体ウェーハ上に半導体デバイスを形成するプロセスにおける、前記半導体ウェーハに傷が形成されうる第１工程と、該第１工程を経た前記半導体ウェーハに応力が負荷されて前記半導体ウェーハが割れうる第２工程との間に、
前記第２工程において前記半導体ウェーハに負荷される応力に応じた応力を前記半導体ウェーハに負荷する曲げ試験を行って前記半導体ウェーハが割れるか否かを判定し、割れなかった前記半導体ウェーハを前記第２工程に搬送する第３工程を備えることを特徴とする半導体ウェーハの割れの発生率低減方法。

【0011】

［２］前記第３工程は、前記第２工程の直前に行うことを特徴とする、前記［１］に記載の方法。

【0012】

［３］前記第３工程は、前記第１工程を経た前記半導体ウェーハの全てに対して行う、前記［１］または［２］に記載の方法。

【0013】

［４］前記第３工程は、前記第１工程を経た前記半導体ウェーハの一部に対してのみ行う、前記［１］または［２］に記載の方法。

【0014】

［５］前記第１工程と前記第３工程との間に、前記半導体ウェーハの外観を検査する第４工程をさらに備え、該第４工程において不良品と判定された半導体ウェーハに対して前記第３工程を行う、前記［１］～［４］のいずれか一項に記載の方法。

【0015】

［６］前記第３工程は、前記半導体ウェーハをウェーハ周方向に回転させて前記半導体ウェーハに負荷される応力の位置が異なる複数の配置について行う、前記［１］～［５］のいずれか一項に記載の方法。

【0016】

［７］前記半導体ウェーハはシリコンウェーハである、前記［１］～［６］のいずれか一項に記載の方法。

【発明の効果】

【0017】

本発明によれば、ウェーハ製造工程またはデバイス形成工程において、半導体ウェーハの割れの発生率を低減することができる。

【図面の簡単な説明】

【0018】

【図1】本発明による半導体ウェーハの割れの発生率低減方法の一例のフローチャートを示す図である。

【図2】３点曲げ試験装置を示す図である。

【図3】４点曲げ試験装置を示す図である。

【図4】本発明による半導体ウェーハの割れの発生率低減方法の別の例のフローチャートを示す図である。

【発明を実施するための形態】

【0019】

以下、図面を参照して、本発明の実施形態について説明する。図１は、本発明による半導体ウェーハの割れの発生率低減方法のフローチャートを示している。本発明による半導体ウェーハの割れの発生率低減方法は、半導体インゴットから半導体ウェーハを製造し、製造された半導体ウェーハ上に半導体デバイスを形成するプロセスにおける、上記半導体ウェーハに傷が形成されうる第１工程（ステップＳ１）と、該第１工程を経た上記半導体ウェーハに応力が負荷されて上記半導体ウェーハが割れうる第２工程（ステップＳ２）との間に、第２工程において半導体ウェーハに負荷される応力に応じた応力を半導体ウェーハに負荷する曲げ試験を行って半導体ウェーハが割れるか否かを判定し、割れなかった半導体ウェーハを上記第２工程に搬送する第３工程（ステップＳ３）を備えることを特徴とする。

【0020】

上述のように、ウェーハ製造工程およびデバイス形成工程においては、ある処理工程（第１工程）において半導体デバイスの基板である半導体ウェーハの表面に傷が形成され、後段の処理工程（第２工程）において半導体ウェーハが割れ得る。第２工程においてウェーハ割れが発生すると、装置の清掃、点検等によって半導体ウェーハの製造あるいは半導体デバイスの形成に多大なロスを生じさせる。こうしたロスを低減するためには、半導体ウェーハの割れの発生率を低減することが肝要である。

【0021】

そこで、本発明者らは、半導体ウェーハの割れの発生率を低減する方途について鋭意検討した。その結果、ウェーハ製造工程およびデバイス形成工程において、半導体ウェーハの表面に傷が形成されうる前段の工程（第１工程）と、上記第１工程を経た半導体ウェーハに応力が負荷されて半導体ウェーハが割れうる後段の工程（第２工程）との間に、上記第２工程において半導体ウェーハに負荷される応力に応じた応力を半導体ウェーハに負荷する曲げ試験を行って半導体ウェーハが割れるか否かを判定し、割れなかった半導体ウェーハを上記第２工程に搬送する第３工程を行うことに想到し、本発明を完成させたのである。以下、各工程について説明する。

【0022】

まず、第１工程は、ウェーハ製造工程またはデバイス形成工程において、半導体ウェーハに対して処理を施して、半導体ウェーハの表面に傷が形成されうる工程である。本発明において、「傷」とは、ウェーハ製造工程およびデバイス形成工程の一連の工程において、装置などの構成部材との接触によって半導体ウェーハの表面に意図せずに形成された傷を意味し、例えば引っ掻き傷やクラックなどが含まれる。

【0023】

こうした第１工程としては、ウェーハ製造工程におけるワイヤーソー工程、面取り工程、表面研削工程、熱処理工程、両面研磨工程、仕上研磨工程などを挙げることができる。特に、ワイヤーソー工程、面取り工程、熱処理工程および両面研磨工程では傷が形成されやすい。

【0024】

例えば、ワイヤーソー工程では、ワイヤーに異物が付着した状態で切断が開始されると、半導体ウェーハにクラックが導入されうる。また、面取り工程や表面研削工程、研磨工程についても、砥石やパッドの不良があれば、半導体ウェーハにクラックが導入されうる。さらに、熱処理工程では、半導体ウェーハは、熱処理中に半導体ウェーハを支持する表面が固い部材が半導体ウェーハと接触するため、半導体ウェーハにクラックが導入されうる。

【0025】

また、第１工程としては、デバイス形成工程における酸化工程、ＣＶＤ工程、不純物拡散工程など、昇温・降温を伴う工程を挙げることができる。

【0026】

また、上記半導体ウェーハに対して処理を施す工程間の一部の搬送工程においても、半導体ウェーハの表面に傷が形成されうる。こうした傷が形成されうる搬送工程についても第１工程に含まれる。

【0027】

第２工程は、第１工程の後段の工程であり、ウェーハ製造工程またはデバイス形成工程において、半導体ウェーハに対して処理を施して、半導体ウェーハに応力が負荷されて半導体ウェーハが割れうる工程である。こうした第２工程としては、ウェーハ製造工程における面取り工程、表面研削工程、研磨工程、熱処理工程などを挙げることができる。面取り工程、表面研削工程、研磨工程では、研削資材または研磨資材を半導体ウェーハに押し付けるため、半導体ウェーハに力が負荷される。また、熱処理工程においては、半導体ウェーハに温度差が生じることによって、熱応力が半導体ウェーハに負荷され、半導体ウェーハが割れうる。

【0028】

また、第２工程としては、デバイス形成工程における高速昇降温熱処理工程などを挙げることができる。

【0029】

なお、本発明において、第１工程と第２工程とは互いに異なる工程である。

【0030】

本発明においては、上述の第１工程および第２工程との間に、第２工程において半導体ウェーハに負荷される応力に応じた応力を半導体ウェーハに負荷する曲げ試験を行って半導体ウェーハが割れるか否かを判定し、割れなかった半導体ウェーハを上記第２工程に搬送する第３工程を行う。これにより、第２工程において半導体ウェーハが割れるのを抑制することができ、半導体ウェーハの割れの発生率を低減することができる。

【0031】

上記曲げ試験工程である第３工程は、例えば、本出願人による特許出願である特開２０１１－２７４３０号公報に記載された、シリコンウェーハの機械的強度測定装置を用いて行うことができる。

【0032】

図２は、特開２０１１－２７４３０号公報に記載された、半導体ウェーハに対して３点曲げ試験を行うことにより、半導体ウェーハに応力を負荷させる機械的強度測定装置を示している。図２に示した装置では、所定の間隔を置いて互いに平行に配置された一対の棒状の支持部材１ａ、１ｂに半導体ウェーハｗを載置した状態で、半導体ウェーハｗの真上から押圧部材２を降下させてウェーハ中央部を押圧する。これにより、半導体ウェーハｗに対して試験荷重を負荷して半導体ウェーハｗを押圧部材２を包む方向へ曲げ変形させ、半導体ウェーハｗに対して３点曲げ試験を行う。この際、押圧部材２の表面をテフロン（登録商標）コートする、等、ウェーハと接触する箇所をシリコンよりも柔らかい素材で構成することにより、ウェーハの表面の傷を防止することができる。

【0033】

支持部材１ａ、１ｂおよび押圧部材２の長手方向の寸法をウェーハｗの直径の約１．１～１．６倍に設定し、支持部材１ａ、１ｂの間隔をウェーハｗの直径の約０．５～０．７倍に設定することにより、半導体ウェーハｗに対して試験荷重を安定に負荷させることができ、好ましい。ウェーハ接触部分の表面を算術平均粗さＲａ：０．４μｍ以上３．０μｍ以下の範囲にすることにより、支持部材－ウェーハ間および押圧部材－ウェーハ間でのすべりを抑制でき、半導体ウェーハｗに設定された応力を負荷することができる。この装置を、本発明における第３工程の曲げ試験装置として用いることができる。

【0034】

また、図３は、特開２０１１－２７４３０号公報に記載された別の機械的強度測定装置を示しており、半導体ウェーハに対して４点曲げ試験を行うことにより、半導体ウェーハに応力を負荷させる機械的強度測定装置を示している。図３に示した装置では、所定の間隔を置いて互いに平行に配置された一対の棒状の支持部材１ａ、１ｂに半導体ウェーハｗを載置した状態で、半導体ウェーハｗの真上から所定の間隔を置いて互いに平行に配置された一対の棒状の押圧部材２ａ、２ｂを降下させて、ウェーハ中央部を押圧する。これにより、半導体ウェーハｗに対して試験荷重を負荷して半導体ウェーハｗを押圧部材２ａ、２ｂを包む方向へ曲げ変形させ、半導体ウェーハｗに対して４点曲げ試験を行う。

【0035】

支持部材１ａ、１ｂおよび押圧部材２ａ、２ｂの長手方向の寸法をウェーハｗの直径の約１．１～１．６倍に設定し、支持部材１ａ、１ｂの間隔をウェーハｗの直径の約０．５～０．７倍、押圧部材２ａ、２ｂの間隔をウェーハｗの直径の約０．１～０．３５倍に設定することにより、半導体ウェーハｗに対して試験荷重を安定に負荷させることができ、好ましい。また、ウェーハ接触部分の表面を算術平均粗さＲａ：０．４μｍ以上３．０μｍ以下の範囲にすることにより、支持部材－ウェーハ間および押圧部材－ウェーハ間でのすべりを抑制でき、半導体ウェーハｗに設定された応力を負荷することができる。この装置を、本発明における第３工程の曲げ試験装置として用いることができる。

【0036】

上記図２および図３に示した装置を本発明における第３工程の曲げ試験装置として用いることによって、第２工程において負荷される応力に応じた応力を半導体ウェーハに負荷させることができる。

【0037】

なお、上記曲げ試験装置を用いた曲げ試験では、押圧部材２、２ａ、２ｂが接触する部分に試験荷重が負荷される。そのため、半導体ウェーハｗの表面の傷の位置が押圧部材２、２ａ、２ｂからずれている場合には、傷に負荷される力が弱められてしまう可能性がある。傷が形成されている位置が目視などにより明らかである場合には、押圧部材２、２ａ、２ｂの直下に傷が配置されるようにする。また、傷の存在や傷の位置が分からない場合には、半導体ウェーハｗをウェーハ周方向に回転させて、半導体ウェーハｗに負荷される応力の位置が異なる複数の配置について曲げ試験を行うことが好ましい。これは、例えば半導体ウェーハｗを所定の角度（例えば、３０°）毎に回転させて行うことができる。

【0038】

また、本発明の方法に供する半導体ウェーハｗは、特に限定されず、シリコン、ゲルマニウム、炭化シリコンなどのＩＶ族半導体や、ヒ化ガリウム、ヒ化インジウム、窒化ガリウム、窒化アルミニウムなどのＩＩＩ－Ｖ族半導体のウェーハとすることができる。中でも、シリコンウェーハに対して、好適に適用することができる。

【0039】

なお、上記第３工程は、第１工程を経た半導体ウェーハの一部に対してのみ行うこともできる。すなわち、処理工程によっては、全ての半導体ウェーハに対して曲げ試験を行うのは困難な場合がある。このような場合には、一部の半導体ウェーハに対して曲げ試験を行うことができる。どの割合で曲げ試験を行うことによって、半導体ウェーハの割れの発生率を抑制できるかは、工程に依存するため、一意に決定できない。そのため、第２工程における半導体ウェーハの割れの頻度を予め測定しておき、割れの発生率が低減できる割合で曲げ試験を行えばよい。

【0040】

しかし、上記第３工程は、第１工程を経た半導体ウェーハの全てに対して行うことが好ましい。これにより、第１工程を経た半導体ウェーハが第２工程において割れるのを防止することができ、半導体ウェーハの割れの発生率をさらに抑制することができる。

【0041】

また、第３工程は、第２工程の直前に行うこともできる。これにより、曲げ試験である第３工程の回数を減らして半導体ウェーハの割れの発生率を低減することができる。

【0042】

また、ウェーハ製造工程においては、表面検査装置や目視外観検査などによって、クラックなどの表面異常を検出する工程（外観検査工程）があり、外観検査工程では半導体ウェーハが割れる原因となるクラックなどがウェーハ表面に検出され、異常と判定されれば、ウェーハ製造工程ラインから外される処置（廃棄）がなされている。

【0043】

しかしながら、製造ラインから外されたウェーハが必ずしも第２工程中に割れるとは限らない。異常と判定された原因が、半導体ウェーハの破壊強度の低下に影響しないＬＰＤ（Light Point Defect）の集合体がウェーハ表面に存在した場合や、ウェーハの最表層のみに存在する微小クラックの場合には、第２工程である研磨工程やエッチング工程によって除去される可能性があり、割れが発生しないことも考えられる。これらの半導体ウェーハを不良品としてウェーハ製造工程ラインから外して廃棄すると、生産量が低減する。

【0044】

そこで、図２に示すように、第２工程を経た半導体ウェーハを外観検査工程である第４工程に搬送し、第４工程において良品として判定された半導体ウェーハを第２工程に搬送し、不良品と判定された半導体ウェーハを廃棄するウェーハ製造工程において、不良品と半導体された半導体ウェーハに対して、曲げ試験である上記第３工程を行う。そして、割れなかった半導体ウェーハを第２工程に搬送するようにする。

【0045】

これにより、異常と判定されてウェーハ製造工程ラインから除外された半導体ウェーハのうち、割れた半導体ウェーハだけを除外することができ、割れなかった半導体ウェーハを再度ウェーハ製造工程ラインに戻すことができる。その結果、半導体ウェーハの割れの発生率を抑制することができるとともに、ウェーハ製造の生産性を向上させることができる。

【実施例0046】

以下、本発明の実施例について説明するが、本発明は実施例に限定されない。

【0047】

＜ウェーハに負荷すべき応力の検討＞
半導体ウェーハが直径３００ｍｍのシリコンウェーハであり、シリコンウェーハの表面に傷が形成されうる第１工程がウェーハ製造工程におけるワイヤーソー工程、シリコンウェーハが割れうる第２工程が研削工程である場合に、第１工程と第２工程との間で行う曲げ試験工程である第３工程において、第２工程においてシリコンウェーハが割れるのを抑制するために、シリコンウェーハにどの程度の応力を負荷するべきかを検討した。

【0048】

まず、外観検査において不良品とされたウェーハを３００枚集めた。次に、図２に示した３点曲げ試験装置を用い、負荷する応力を１０ＭＰａずつ変えて、シリコンウェーハが割れるか否かを判定した。そして、割れなかったシリコンウェーハを、研削工程に搬送して、研削工程においてシリコンウェーハが割れるか否かを確認した。得られた結果を表１に示す。

【0049】

【表1】

【0050】

表１に示すように、曲げ試験工程である第３工程においてシリコンウェーハに負荷した応力が７０ＭＰａ以下だった場合に、第３工程において割れなかったシリコンウェーハが、応力負荷工程（第２工程）である研削工程で割れが発生した。ただし、第３工程においてシリコンウェーハに負荷した応力が６０ＭＰａの場合には、第３工程においては全てのウェーハが割れなかったのに対して、負荷した応力が７０ＭＰａの場合には、第３工程において２枚のシリコンウェーハが割れた。つまり、第３工程においてシリコンウェーハに負荷した応力が７０ＭＰａの場合には、第２工程において上記２枚のシリコンウェーハが割れるのを防止できたことが分かる。

【0051】

また、第３工程においてシリコンウェーハに対して負荷した応力が８０ＭＰａ以上の場合には、第３工程において割れなかったシリコンウェーハが、応力負荷工程（第２工程）である研削工程で割れることはなかった。ただし、シリコンウェーハに負荷した応力が１３０ＭＰａ以上の場合には、第３工程において全てのシリコンウェーハが割れてしまった。これについて、シリコンウェーハに負荷した応力が８０ＭＰａ以上１２０ＭＰａ以下の場合には、第３工程において割れなかったシリコンウェーハが第２工程においても割れなかったことから、第３工程においてシリコンウェーハに１３０ＭＰａ以上の応力を負荷するのは過剰であることが分かる。このように、第３工程においてシリコンウェーハに負荷する応力は８０ＭＰａ以上１２０ＭＰａである。この場合、第２工程である研削工程においてシリコンウェーハが割れるのを防止することができ、かつ過検出を防止することができる。さらに、外観検査によるクラックの有無の評価も不要とすることができる。

【0052】

（実施例１）
図１に示したフローチャートに従って、本発明による半導体ウェーハの割れの発生率低減方法を実施した。具体的には、チョクラルスキー（Czochralski、ＣＺ）法によって育成された単結晶シリコンインゴットを外周研削工程に搬送して直径を３００ｍｍに調整した後、ワイヤーソー工程（第１工程）に搬送した。得られた１１９０枚のシリコンウェーハの各々について、研削工程（第２工程）に搬送する前に、図２に示した装置を用いて３点曲げ試験工程（第３工程）を行った。その際、シリコンウェーハに負荷した応力は８０ＭＰａとした。その結果、７枚のシリコンウェーハが割れた。割れなかった１１８３枚のシリコンウェーハは、研削工程に搬送され、バッチ式で研削処理を施した。その結果、研削工程においてシリコンウェーハは１枚も割れなかった。このように、研削工程におけるシリコンウェーハの割れの発生率は０％であり、ワイヤーソー工程を通過したシリコンウェーハの枚数に対して、研削工程を通過したシリコンウェーハの枚数の割合は９９．４％であった。

【0053】

【表2】

【0054】

（従来例１）
ＣＺ法によって育成された単結晶シリコンインゴットを実施例１と同様の工程に搬送した。ただし、ワイヤーソー工程（第１工程）によって得られた１４３２枚のシリコンウェーハの各々を、そのまま研削工程（第２工程）に搬送した。その結果、研削工程において８枚のシリコンウェーハが割れた。割れたシリコンウェーハと同時に研削処理が施されていた残りのシリコンウェーハは使用できないため、結果として割れたウェーハと合わせて３０枚のシリコンウェーハが廃棄された。このように、研削工程におけるシリコンウェーハの割れの発生率は０．６％であり、ワイヤーソー工程を通過したシリコンウェーハの枚数に対して、研削工程を通過したシリコンウェーハの枚数の割合は９７．９％であった。

【0055】

（実施例２）
ＣＺ法によって育成された単結晶シリコンインゴットを実施例１と同様の工程に搬送した。ただし、ワイヤーソー工程における単結晶シリコンインゴットの送り速度を実施例１よりも速くした。単結晶シリコンインゴットの送り速度を速くすることによって、ワイヤーソー工程に要する時間を短縮できる一方、得られたシリコンウェーハに傷が形成される頻度も高くなり、研削工程において割れが発生しやすくなる。具体的には、ワイヤーソー工程において送り速度を速くして得られた５６１枚のシリコンウェーハの各々に対して曲げ試験を行った。その結果、３８枚のシリコンウェーハが割れた。割れなかった５２３枚のシリコンウェーハを研削工程に搬送した結果、研削工程では１枚も割れなかった。このように、研削工程におけるシリコンウェーハの割れの発生率は０％であり、ワイヤーソー工程を通過したシリコンウェーハの枚数に対して、研削工程を通過したシリコンウェーハの枚数の割合は９３．２％であった。

【0056】

【表3】

【0057】

（従来例２）
ＣＺ法によって育成された単結晶シリコンインゴットを実施例２と同様の工程に搬送した。ただし、ワイヤーソー工程と研削工程との間で、シリコンウェーハに対して曲げ試験工程を行わなかった。具体的には、ワイヤーソー工程において得られた５２３枚のシリコンウェーハを研削工程に搬送した結果、４１枚のシリコンウェーハが割れた。また、同時に研削処理が施された６７枚のシリコンウェーハが廃棄され、合計１０８枚のシリコンウェーハが廃棄された。このように、研削工程におけるシリコンウェーハの割れの発生率は７．８％であり、ワイヤーソー工程を通過したシリコンウェーハの枚数に対して、研削工程を通過したシリコンウェーハの枚数の割合は７９．３％であった。

【0058】

（実施例３）
図４に示したフローチャートに従って、本発明による半導体ウェーハの割れの発生率低減方法を実施した。具体的には、チョクラルスキー（Czochralski、ＣＺ）法によって育成された単結晶シリコンインゴットを外周研削工程に搬送して直径を３００ｍｍに調整した後、ワイヤーソー工程に搬送した。得られた２８７６枚のシリコンウェーハの各々について、研削エッチング工程（第１工程）に搬送した。その際のエッチング取り代は２０μｍとした。続いて、第１工程を経たシリコンウェーハを両面研磨工程（第２工程）に搬送する前に、目視による外観検査（第４工程）を行った。その結果、６４枚が不良品と判定された。さらに、不良品と判定された６４枚のシリコンウェーハの各々に対して曲げ試験（第３工程）を行った。その結果、１１枚のみが割れた。第３工程で割れなかった残りの５３枚と、第４工程で良品と判定された２８１２枚、合計２８６５枚のシリコンウェーハを両面研磨工程（第２工程）に搬送し、バッチ式でシリコンウェーハに対して両面研磨処理を施した。その結果、両面研磨工程において７枚のシリコンウェーハが割れ、割れたシリコンウェーハと同時に両面研磨処理が施されていたシリコンウェーハと合わせて合計３０枚のシリコンウェーハが廃棄された。このように、両面研磨工程におけるシリコンウェーハの割れの発生率は０．２％であり、研削エッチング工程を通過したシリコンウェーハの枚数に対して、両面研磨工程を通過したシリコンウェーハの枚数の割合は９８．６％であった。

【0059】

【表4】

【0060】

（従来例３）
実施例３と同様に、シリコンウェーハを処理工程に搬送した。ただし、研削エッチング工程を経た２６４１枚のシリコンウェーハの各々を、外観検査によって不良品と判定された４７枚のシリコンウェーハを廃棄し、良品と判定された２５９４枚のシリコンウェーハを両面研磨工程に搬送した。その結果、両面研磨工程において７枚のシリコンウェーハが割れ、割れたシリコンウェーハと同時に両面研磨処理が施されていたシリコンウェーハと合わせて合計２５枚のシリコンウェーハが廃棄された。このように、両面研磨工程におけるシリコンウェーハの割れの発生率は０．３％であり、研削エッチング工程を通過したシリコンウェーハの枚数に対して、両面研磨工程を通過したシリコンウェーハの枚数の割合は９７．３％であった。

【0061】

（実施例４）
実施例３と同様に、シリコンウェーハに対して処理を施した。ただし、研削エッチング工程において、エッチングの取り代を１０μｍとした。エッチング工程は、シリコンウェーハに残留する加工歪み層を除去するために行うが、エッチング工程の取り代を少なくすれば、ワイヤーソー工程時のウェーハを薄くできたり、エッチング時間の短縮に繋がり、製造効率を高めたりすることができる。しかしながら、除去量が少ないために、加工歪みが残留し、傷が残り、製造中に割れる可能性は高くなる。エッチングの取り代を１０μｍとした結果、研削エッチング工程を経た７５１枚のシリコンウェーハについて、外観検査（第４工程）で９５枚のシリコンウェーハが不良品と判定され、これらのシリコンウェーハに対して曲げ試験を行った。その結果、３５枚のシリコンウェーハが割れた。割れなかった６０枚を両面研磨工程に搬送して両面研磨処理を施した結果、１１枚のシリコンウェーハが割れ、また割れたシリコンウェーハと同時に両面研磨処理が施されていたシリコンウェーハと合わせて合計５５枚のシリコンウェーハが廃棄された。このように、両面研磨工程におけるシリコンウェーハの割れの発生率は１．５％であり、研削エッチング工程を通過したシリコンウェーハの枚数に対して、両面研磨工程を通過したシリコンウェーハの枚数の割合は８８．０％であった。

【0062】

【表5】

【0063】

（従来例４）
従来例３と同様に、シリコンウェーハを処理工程に搬送した。その結果、研削エッチング工程を経た６３５枚のシリコンウェーハのうち、外観検査工程において８２枚が不良品として廃棄され、良品と判定された５５３枚のシリコンウェーハを両面研磨工程に搬送した。その結果、両面研磨工程において１０枚のシリコンウェーハが割れ、また割れたシリコンウェーハと同時に両面研磨処理が施されていたシリコンウェーハと合わせて合計５０枚のシリコンウェーハが廃棄された。このように、両面研磨工程におけるシリコンウェーハの割れの発生率は１．８％であり、研削エッチング工程を通過したシリコンウェーハの枚数に対して、両面研磨工程を通過したシリコンウェーハの枚数の割合は７９．２％であった。

【0064】

（実施例５）
図１に示したフローチャートに従って、本発明による半導体ウェーハの割れの発生率低減方法を実施した。具体的には、ウェーハ製造工程において得られた直径３００ｍｍのシリコンウェーハをデバイス形成工程に搬送した。まず、デバイス形成工程における最初の熱処理工程である酸化熱処理工程（第１工程）を経た１９７枚のシリコンウェーハの各々に対して、図２に示した装置を用いて曲げ試験（第３工程）を行った。その結果、４枚のシリコンウェーハが割れた。割れなかった残りの１９３枚のシリコンウェーハを、高速昇降温熱処理工程（第２工程）に搬送した。その際、高速昇降温熱処理としては、シリコンウェーハの表面を瞬間的に加熱できる枚葉式のフラッシュランプアニール（Flash Lamp Annealing、ＦＬＡ）処理を採用した。ＦＬＡ処理中、シリコンウェーハの表裏面に大きな温度差が生じ、加熱中にシリコンウェーハにはウェーハが反るような応力が負荷される。本実施例の結果、高速昇降温熱処理工程において割れたシリコンウェーハは０枚であった。このように、高速昇降温熱処理工程におけるシリコンウェーハの割れの発生率は０％であり、酸化熱処理工程を通過したシリコンウェーハの枚数に対して、高速昇降温熱処理工程を通過したシリコンウェーハの枚数の割合は９８．０％であった。

【0065】

【表6】

【0066】

（従来例５）
実施例５と同様に、ウェーハ製造工程において得られた直径３００ｍｍのシリコンウェーハをデバイス形成工程に搬送した。ただし、最初の熱処理工程である酸化熱処理工程（第１工程）を経た３１２枚のシリコンウェーハをそのまま高速昇降温熱処理工程（第２工程）に搬送した。その結果、高速昇降温熱処理工程において割れたシリコンウェーハは１０枚であった。このように、高速昇降温熱処理工程におけるシリコンウェーハの割れの発生率は３．２％であり、酸化熱処理工程を通過したシリコンウェーハの枚数に対して、高速昇降温熱処理工程を通過したシリコンウェーハの枚数の割合は９６．８％であった。

【産業上の利用可能性】

【0067】

本発明によれば、ウェーハ製造工程またはデバイス形成工程において半導体ウェーハの割れの発生率を低減することができるため、半導体産業において有用である。

【符号の説明】

【0068】

１ａ，１ｂ 支持部材
２，２ａ，２ｂ 押圧部材
ｗ ウェーハ

【図1】

【図2】

【図3】

【図4】