知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022038352
(43)【公開日】2022-03-10
(54)【発明の名称】演算増幅器
(51)【国際特許分類】
H03F 3/45 20060101AFI20220303BHJP
H03F 1/52 20060101ALI20220303BHJP
【ＦＩ】
H03F3/45 210
H03F1/52 210
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2020142809
(22)【出願日】2020-08-26
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】100099818
【弁理士】
【氏名又は名称】安孫子 勉
(72)【発明者】
【氏名】境 要典
(72)【発明者】
【氏名】小川 正訓
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA12
5J500AA47
5J500AC46
5J500AC56
5J500AH02
5J500AH08
5J500AH25
5J500AH29
5J500AK09
5J500AT02
5J500DN01
5J500DN12
5J500DP01
5J500PF05
5J500PG02
(57)【要約】 （修正有）
【課題】過電流保護回路の出力電流値の不要な増加を招くことなく、電源ラインに混入する高周波外来ノイズに対するノイズ耐性の高い演算増幅器を提供する。
【解決手段】演算増幅器は、出力段における過電流を検出すると共に、過電流が検出された場合に出力段の電流抑圧を可能としてなる過電流保護回路１１７を有する。過電流保護回路１１７には、所望の高周波領域における過電流検出の感度を抑制する高周波ノイズ対策回路１２２が設けられており、それによって、過電流保護回路１１７の出力電流値を変化させることなく、電源ラインに混入する高周波外来ノイズによる演算増幅器の出力電圧への影響が低減可能となっている。
【選択図】図１
【解決手段】演算増幅器は、出力段における過電流を検出すると共に、過電流が検出された場合に出力段の電流抑圧を可能としてなる過電流保護回路１１７を有する。過電流保護回路１１７には、所望の高周波領域における過電流検出の感度を抑制する高周波ノイズ対策回路１２２が設けられており、それによって、過電流保護回路１１７の出力電流値を変化させることなく、電源ラインに混入する高周波外来ノイズによる演算増幅器の出力電圧への影響が低減可能となっている。
【選択図】図１
【特許請求の範囲】
【請求項1】
非反転入力端子と反転入力端子間に印加された入力信号の差動増幅可能に構成されてなる演算増幅器であって、
前記演算増幅器は、出力段における過電流が検出された場合に前記出力段の電流抑圧を可能としてなる過電流保護回路を有し、前記過電流保護回路は、所望の高周波領域における過電流検出の感度を抑制する高周波ノイズ対策回路が設けられてなることを特徴とする演算増幅器。
前記演算増幅器は、出力段における過電流が検出された場合に前記出力段の電流抑圧を可能としてなる過電流保護回路を有し、前記過電流保護回路は、所望の高周波領域における過電流検出の感度を抑制する高周波ノイズ対策回路が設けられてなることを特徴とする演算増幅器。
【請求項2】
前記過電流保護回路は、過電流検出用トランジスタと、前記出力段に流れる電流検出のために前記出力段に設けられた検出用抵抗器とを有し、前記過電流検出用トランジスタのベースとエミッタ間に前記検出用抵抗器が接続されて、前記検出用抵抗器における過電流が検出された場合に前記過電流検出用トランジスタにより前記出力段の電流を低減するよう構成されてなり、
前記高周波ノイズ対策回路は、前記検出抵抗器と並列接続された第１のノイズ対策コンデンサを有してなり、
前記第１のノイズ対策コンデンサの容量値ＣＸ２は、
不等式ＣＸ２＞１／（２π×２１／２×ｆｃ×Ｒ２）を満たす値に設定され、
前記不等式におけるｆｃは、除去する高周波ノイズの周波数、前記不等式におけるＲ２は、前記検出抵抗器の抵抗値であり、
前記検出抵抗器と前記第１のノイズ対策コンデンサとの並列接続部分におけるインピーダンスの低下により前記過電流保護回路における前記高周波領域での過電流検出感度を低下せしめることで前記高周波ノイズに起因する出力電圧の変動抑圧を図ったことを特徴とする請求項１記載の演算増幅器。
前記高周波ノイズ対策回路は、前記検出抵抗器と並列接続された第１のノイズ対策コンデンサを有してなり、
前記第１のノイズ対策コンデンサの容量値ＣＸ２は、
不等式ＣＸ２＞１／（２π×２１／２×ｆｃ×Ｒ２）を満たす値に設定され、
前記不等式におけるｆｃは、除去する高周波ノイズの周波数、前記不等式におけるＲ２は、前記検出抵抗器の抵抗値であり、
前記検出抵抗器と前記第１のノイズ対策コンデンサとの並列接続部分におけるインピーダンスの低下により前記過電流保護回路における前記高周波領域での過電流検出感度を低下せしめることで前記高周波ノイズに起因する出力電圧の変動抑圧を図ったことを特徴とする請求項１記載の演算増幅器。
【請求項3】
前記検出用抵抗器と前記過電流検出用トランジスタのベースとの間に、ノイズ対策抵抗器が接続される一方、前記第１のノイズ対策コンデンサに代えて第２のノイズ対策コンデンサが前記過電流検出用トランジスタのベースとエミッタ間に接続され、
前記ノイズ対策抵抗器の抵抗値ＲＸ２と前記第２のノイズ対策コンデンサの容量値ＣＸ３は、
不等式ｆｃ＞１／（２π×ＣＸ３×ＲＸ２）を満たす値に設定され、
前記ノイズ対策抵抗器と前記第２のノイズ対策コンデンサによるローパスフィルタ作用により前記過電流保護回路における高周波領域での過電流検出感度を低下せしめることで前記高周波ノイズに起因する出力電圧の変動抑圧を図ったことを特徴とする請求項１記載の演算増幅器。
前記ノイズ対策抵抗器の抵抗値ＲＸ２と前記第２のノイズ対策コンデンサの容量値ＣＸ３は、
不等式ｆｃ＞１／（２π×ＣＸ３×ＲＸ２）を満たす値に設定され、
前記ノイズ対策抵抗器と前記第２のノイズ対策コンデンサによるローパスフィルタ作用により前記過電流保護回路における高周波領域での過電流検出感度を低下せしめることで前記高周波ノイズに起因する出力電圧の変動抑圧を図ったことを特徴とする請求項１記載の演算増幅器。
【請求項4】
前記過電流検出用トランジスタのベースと前記検出抵抗器との間に、ノイズ対策抵抗器が設けられると共に、前記過電流検出用トランジスタのベースとエミッタとの間に第２のノイズ対策コンデンサが設けられ
前記ノイズ対策抵抗器の抵抗値ＲＸ２と前記第２のノイズ対策コンデンサの容量値ＣＸ３は、
不等式ｆｃ＞１／（２π×ＣＸ３×ＲＸ２）を満たす値に設定され、
前記検出抵抗器と前記第１のノイズ対策コンデンサとの並列接続部分におけるインピーダンスの低下による前記高周波ノイズに起因する出力電圧の変動抑圧に加えて、
前記ノイズ対策抵抗器と前記第２のノイズ対策コンデンサによるローパスフィルタ作用により前記過電流保護回路における高周波領域での過電流検出感度を低下せしめることで前記高周波ノイズに起因する出力電圧の変動抑圧を図ったことを特徴とする請求項２記載の演算増幅器。
前記ノイズ対策抵抗器の抵抗値ＲＸ２と前記第２のノイズ対策コンデンサの容量値ＣＸ３は、
不等式ｆｃ＞１／（２π×ＣＸ３×ＲＸ２）を満たす値に設定され、
前記検出抵抗器と前記第１のノイズ対策コンデンサとの並列接続部分におけるインピーダンスの低下による前記高周波ノイズに起因する出力電圧の変動抑圧に加えて、
前記ノイズ対策抵抗器と前記第２のノイズ対策コンデンサによるローパスフィルタ作用により前記過電流保護回路における高周波領域での過電流検出感度を低下せしめることで前記高周波ノイズに起因する出力電圧の変動抑圧を図ったことを特徴とする請求項２記載の演算増幅器。
【請求項5】
前記第１のノイズ対策コンデンサを前記過電流検出用トランジスタのベース・エミッタ間の寄生容量とすることを特徴とする請求項２記載の演算増幅器。
【請求項6】
前記第２のノイズ対策コンデンサを前記過電流検出用トランジスタのベース・エミッタ間の寄生容量とすることを特徴とする請求項３又は請求項４記載の演算増幅器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、演算増幅器に係り、特に、高周波外来ノイズに起因する出力特性の劣化防止、動作の安定性確保等を図ったものに関する。
【背景技術】
【0002】
従来、演算増幅器における高周波外来ノイズに対する方策としては、ノイズが入力端子に混入することに着目して対策を施したものが多い。例えば、特許文献１等には、入力に混入する高周波外来ノイズをコンデンサと抵抗器で構成されるローパスフィルタ（ＬＰＦ）で軽減するものが提案されている。
【0003】
特許文献１においては、同文献で開示されたローパスフィルタによる高周波外来ノイズ対策は、図１０に示された回路を用いて高周波外来ノイズの混入について検証した結果を反映したものである旨が述べられている。
図１０に示された検証回路は、演算増幅器ＯＰ１の非反転入力端子に、ＤＣカット用コンデンサＣＡ１を介してＡＣ電圧源ＲＦが接続されているところに特徴を有するものである。
図１０に示された検証回路は、演算増幅器ＯＰ１の非反転入力端子に、ＤＣカット用コンデンサＣＡ１を介してＡＣ電圧源ＲＦが接続されているところに特徴を有するものである。
【0004】
また、図１１には、演算増幅器ＯＰ１の具体的な回路構成例が示されている。
この図１１に示された回路は、特許文献１において演算増幅器ＯＰ１の従来回路として開示されているものと基本的に同一構成のものであるが、図１１においては、電流分配用のカレントミラー回路の具体回路構成も示されたものとなっている。
この電流分配用のカレントミラー回路は、カレントミラー元であるトランジスタＱ１０９と電流源ＣＳ１とを用いて構成されており、トランジスタＱ１０９に電流源ＣＳ１が接続されて、この電流源ＣＳ１の電流がトランジスタＱ１１０～Ｑ１１７にミラーされている。
この図１１に示された回路は、特許文献１において演算増幅器ＯＰ１の従来回路として開示されているものと基本的に同一構成のものであるが、図１１においては、電流分配用のカレントミラー回路の具体回路構成も示されたものとなっている。
この電流分配用のカレントミラー回路は、カレントミラー元であるトランジスタＱ１０９と電流源ＣＳ１とを用いて構成されており、トランジスタＱ１０９に電流源ＣＳ１が接続されて、この電流源ＣＳ１の電流がトランジスタＱ１１０～Ｑ１１７にミラーされている。
【0005】
図１２には、図１０に示された検証回路において、ＡＣ電圧源ＲＦによりＡＣ電圧を演算増幅器ＯＰ１に印加した場合の出力電圧Ｖｏｕｔの変化の測定結果が示されている。なお、ＡＣ電圧源ＲＦの電圧振幅は０．２Ｖｐｐである。
同図によれば、出力電圧Ｖｏｕｔは、周波数が低い領域では０Ｖ付近で安定しているが、周波数が高くなるにつれて変動することが確認できる。この出力電圧Ｖｏｕｔの変動は、演算増幅器の後段の集積回路において誤動作を招く原因となる。
同図によれば、出力電圧Ｖｏｕｔは、周波数が低い領域では０Ｖ付近で安定しているが、周波数が高くなるにつれて変動することが確認できる。この出力電圧Ｖｏｕｔの変動は、演算増幅器の後段の集積回路において誤動作を招く原因となる。
【0006】
かかる出力電圧Ｖｏｕｔの変動対策として、特許文献１においては、図１３に示されたように、反転入力端子ＩＮＭとトランジスタＱ１のベースとの間に抵抗器Ｒｉｎ１を、非反転入力端子ＩＮＰとトランジスタＱ２のベースとの間に抵抗器Ｒｉｎ２を、それぞれ挿入した構成が開示されている。
上述の構成において、トランジスタＱ１、Ｑ２のベースと負電源端子ＶＥＥとの間には、寄生容量Ｃｉｎ１、Ｃｉｎ２が存在する。
その結果、抵抗器Ｒｉｎ１、Ｒｉｎ２と寄生容量Ｃｉｎ１、Ｃｉｎ２とでローパスフィルタ（ＬＰＦ）が構成され、それによる高周波外来ノイズの低減によって出力電圧Ｖｏｕｔの変動抑制が可能となっている。
上述の構成において、トランジスタＱ１、Ｑ２のベースと負電源端子ＶＥＥとの間には、寄生容量Ｃｉｎ１、Ｃｉｎ２が存在する。
その結果、抵抗器Ｒｉｎ１、Ｒｉｎ２と寄生容量Ｃｉｎ１、Ｃｉｎ２とでローパスフィルタ（ＬＰＦ）が構成され、それによる高周波外来ノイズの低減によって出力電圧Ｖｏｕｔの変動抑制が可能となっている。
【0007】
本願発明者は、実際に図１３の構成における高周波外来ノイズの低減効果の検証を行った。図１４には、その検証結果である入力周波数変化に対する出力電圧Ｖｏｕｔの変化特性が示されている。すなわち、同図において、実線の特性線は、図１３に示された回路構成における入力周波数変化に対する出力電圧Ｖｏｕｔの変化特性であり、対策がない場合（点線の特性線）に比して、高周波外来ノイズに対する一定の低減効果が確認できる。
【0008】
ところが、高周波外来ノイズが混入するのは入力端子だけとは限らず、例えば、電源ラインに混入する可能性を否定できない。特に、近年の車載半導体においては、電源ラインにおける高周波外来ノイズに対する高い耐性が求められる場合が増加している。
本願発明者は、かかる観点から、先の図１３に示された演算増幅器における電源ラインへの高周波外来ノイズ混入の際の出力電圧Ｖｏｕｔの挙動を検証した。
本願発明者は、かかる観点から、先の図１３に示された演算増幅器における電源ラインへの高周波外来ノイズ混入の際の出力電圧Ｖｏｕｔの挙動を検証した。
【0009】
図１５には、検証に用いた回路例が示されており、同図を参照しつつ検証内容について説明する。
まず、図１５に示された回路例において、演算増幅器ＯＰ１は、先の図１３の回路構成のものである。演算増幅器ＯＰ１の端子にはインダクタンスＬ１～Ｌ５が付加されているが、これらは、パッケージングされた演算増幅器ＯＰ１に用いられている金線のインダクタンスを等価的に表したものである。
まず、図１５に示された回路例において、演算増幅器ＯＰ１は、先の図１３の回路構成のものである。演算増幅器ＯＰ１の端子にはインダクタンスＬ１～Ｌ５が付加されているが、これらは、パッケージングされた演算増幅器ＯＰ１に用いられている金線のインダクタンスを等価的に表したものである。
【0010】
図１５に示された回路例は、演算増幅器ＯＰ１によりボルテージフォロア回路が構成されており、反転入力端子ＩＮＭは寄生インダクタンスＬ２、Ｌ５を介して出力端子ＯＵＴに接続されている。
一方、非反転入力端子ＩＮＰは、寄生インダクタンスＬ３を介してＤＣ電圧源Ｖ２＝６Ｖに接続されている。
一方、非反転入力端子ＩＮＰは、寄生インダクタンスＬ３を介してＤＣ電圧源Ｖ２＝６Ｖに接続されている。
【0011】
また、負電源端子ＶＥＥは、寄生インダクタンスＬ４を介してグランドに接続されている。
正電源端子ＶＣＣは、寄生インダクタンスＬ１及びインダクタＬＡ１を介してＤＣ電圧源Ｖ１＝１２Ｖに接続されると共に、ＤＣカット用コンデンサＣＡ１を介してＡＣ電圧源ＲＦに接続されている。インダクタＬＡ１は、ＤＣ電圧源への高周波信号を遮断する。
ＡＣ電圧源ＲＦは、高周波外来ノイズを模しており、出力はＰｉｎ（ｄＢｍ）である。
正電源端子ＶＣＣは、寄生インダクタンスＬ１及びインダクタＬＡ１を介してＤＣ電圧源Ｖ１＝１２Ｖに接続されると共に、ＤＣカット用コンデンサＣＡ１を介してＡＣ電圧源ＲＦに接続されている。インダクタＬＡ１は、ＤＣ電圧源への高周波信号を遮断する。
ＡＣ電圧源ＲＦは、高周波外来ノイズを模しており、出力はＰｉｎ（ｄＢｍ）である。
【0012】
ここで、ＤＣ電圧源Ｖ１＝１２Ｖと、ＤＣカットコンデンサＣＡ１と、寄生インダクタンスＬ１とが電気的に導通状態とされるノードを、以下、説明の便宜上”電源ライン”と称する。
以下、この電源ラインにおける高周波外来ノイズの混入に対する演算増幅器ＯＰ１への影響に関する検証について説明する。
以下、この電源ラインにおける高周波外来ノイズの混入に対する演算増幅器ＯＰ１への影響に関する検証について説明する。
【0013】
かかる検証は、ＡＣ電圧源ＲＦからの入力電力を増加した場合の出力電圧ＶｏｕｔのＤＣレベルを計測することで行う。
例えば、図１５の回路において、ＡＣ電圧源ＲＦからの入力電圧が無い場合、出力電圧Ｖｏｕｔが６Ｖとなることは自明である。しかし、ＡＣ電圧源ＲＦからの入力電力Ｐｉｎが増加すると、演算増幅器ＯＰ１は何等かの影響を受け、出力電圧Ｖｏｕｔは変動を来す。
例えば、図１５の回路において、ＡＣ電圧源ＲＦからの入力電圧が無い場合、出力電圧Ｖｏｕｔが６Ｖとなることは自明である。しかし、ＡＣ電圧源ＲＦからの入力電力Ｐｉｎが増加すると、演算増幅器ＯＰ１は何等かの影響を受け、出力電圧Ｖｏｕｔは変動を来す。
【0014】
図１６には、図１５の回路における検証結果として、電源ラインへのＡＣ入力電力Ｐｉｎの変化に対する出力電圧Ｖｏｕｔの変化特性が点線の特性線により示されている。
この検証結果は、入力電力Ｐｉｎを変化させた際の、出力電圧Ｖｏｕｔの変化を計測した結果である。
なお、ＡＣ電圧源ＲＦの周波数は０．５ＧＨｚである。
この検証結果は、入力電力Ｐｉｎを変化させた際の、出力電圧Ｖｏｕｔの変化を計測した結果である。
なお、ＡＣ電圧源ＲＦの周波数は０．５ＧＨｚである。
【0015】
演算増幅器ＯＰ１は、先に図１３に示されたように入力端子に対する高周波外来ノイズに対する対策が施されたものであるが、図１６に示された検証結果においては、ＡＣ電圧源ＲＦの入力電力Ｐｉｎが２８ｄＢｍ付近になると、出力電圧Ｖｏｕｔは大きく変動し始めていることが確認できる。
これは、高周波外来ノイズが電源ラインに混入すると、出力電圧Ｖｏｕｔが変動することを意味するものである。
これは、高周波外来ノイズが電源ラインに混入すると、出力電圧Ｖｏｕｔが変動することを意味するものである。
【0016】
このような出力電圧Ｖｏｕｔの変動は、実使用において誤動作を招く原因となる。なお、このようにＡＣ電源などを用いて、特定の端子に高周波外来ノイズを印加する実験は、Direct Power Injectionと称され、ＤＰＩと略称されることもある。
本願発明者は、多くの試験を積み重ね、鋭意研究の結果、図１７に示された回路構成を用いることで、正電源端子への高周波外来ノイズ耐性の高い演算増幅器を得ることができる結論を導くに至った。
本願発明者は、多くの試験を積み重ね、鋭意研究の結果、図１７に示された回路構成を用いることで、正電源端子への高周波外来ノイズ耐性の高い演算増幅器を得ることができる結論を導くに至った。
【0017】
この図１７に示された回路構成は、コンデンサＣＸ１と抵抗器ＲＸ１、ＲＸ１１及びダイオードＤＸ１を設けると共に、それぞれ、所定の条件を満たす回路定数を選定することで、次述するように高い高周波外来ノイズ耐性を得ることができるものとなっている。
【0018】
以下、図１８に示された特性線図を参照しつつ、図１７に示された回路構成の演算増幅器の高周波外来ノイズ耐性について説明する。
図１８は、演算増幅器における高周波外来ノイズの入力電力変化に対する出力電圧の変化特性例を示す特性線図であり、横軸は電源ラインへの高周波外来ノイズのＡＣ入力電力を、縦軸は出力電圧を、それぞれ示している。
図１８は、演算増幅器における高周波外来ノイズの入力電力変化に対する出力電圧の変化特性例を示す特性線図であり、横軸は電源ラインへの高周波外来ノイズのＡＣ入力電力を、縦軸は出力電圧を、それぞれ示している。
【0019】
同図には、先に図１３に示された回路構成の演算増幅器（従来回路）における高周波外来ノイズのＡＣ入力電力変化に対する出力電圧Ｖｏｕｔの変化例が点線の特性線により、また、図１７の回路構成の演算増幅器（提案回路）における高周波外来ノイズのＡＣ入力電力変化に対する出力電圧Ｖｏｕｔの変化例が実線の特性線により、それぞれ示されている。なお、いずれの特性線も高周波外来ノイズの周波数が０．５ＧＨｚとした場合のものである。
【0020】
まず、図１３に示された回路構成の演算増幅器の場合、ＡＣ入力電力が２８ｄＢｍ付近からＡＣ入力電力の増加に伴い出力電力Ｖｏｕｔが低下する傾向を示している。
これに対して、図１７に示された回路構成の演算増幅器の場合、ＡＣ入力電力が３３ｄＢｍとなるまでは出力電力Ｖｏｕｔをほぼ一定に維持できていることが確認できるものとなっている。
これに対して、図１７に示された回路構成の演算増幅器の場合、ＡＣ入力電力が３３ｄＢｍとなるまでは出力電力Ｖｏｕｔをほぼ一定に維持できていることが確認できるものとなっている。
【先行技術文献】
【特許文献】
【0021】
【特許文献1】特許第３８８６０９０号公報
【0022】
【非特許文献1】P.R.グレイ等著、「アナログ集積回路設計技術 上巻」、培風館
【発明の概要】
【発明が解決しようとする課題】
【0023】
しかしながら、本願発明者のさらなる研究の結果、特定の高周波０．６１ＧＨｚにおいて正電源端子にＡＣ電力を入射すると、出力電圧Ｖｏｕｔが著しく悪化することを見出すに至った。
図１９には、この事を説明する特性線図が示されており、以下、同図を参照しつつ、上述の現象について説明する。
まず、図１９は、電源ラインへのＡＣ入力電力Ｐｉｎの変化に対する出力電圧Ｖｏｕｔの変化特性を示した特性線図である。
同図において、横軸は電源ラインへの高周波外来ノイズのＡＣ入力電力を、縦軸は出力電圧を、それぞれ示している。
図１９には、この事を説明する特性線図が示されており、以下、同図を参照しつつ、上述の現象について説明する。
まず、図１９は、電源ラインへのＡＣ入力電力Ｐｉｎの変化に対する出力電圧Ｖｏｕｔの変化特性を示した特性線図である。
同図において、横軸は電源ラインへの高周波外来ノイズのＡＣ入力電力を、縦軸は出力電圧を、それぞれ示している。
【0024】
図１９において、点線の特性線は、図１７に示された回路において、ＡＣ入力電力の周波数を０．６１ＧＨｚとした場合の電源ラインへのＡＣ入力電力Ｐｉｎの変化に対する出力電圧Ｖｏｕｔの変化特性を示している。
また、二点鎖線の特性線は、同回路において、ＡＣ入力電力の周波数を０．５ＧＨｚとした場合の電源ラインへのＡＣ入力電力Ｐｉｎの変化に対する出力電圧Ｖｏｕｔの変化特性を、実線の特性線は、ＡＣ入力電力の周波数を０．７ＧＨｚとした場合の電源ラインへのＡＣ入力電力Ｐｉｎの変化に対する出力電圧Ｖｏｕｔの変化特性を、それぞれ示している。
また、二点鎖線の特性線は、同回路において、ＡＣ入力電力の周波数を０．５ＧＨｚとした場合の電源ラインへのＡＣ入力電力Ｐｉｎの変化に対する出力電圧Ｖｏｕｔの変化特性を、実線の特性線は、ＡＣ入力電力の周波数を０．７ＧＨｚとした場合の電源ラインへのＡＣ入力電力Ｐｉｎの変化に対する出力電圧Ｖｏｕｔの変化特性を、それぞれ示している。
【0025】
図１９によれば、ＡＣ入力電力の周波数が０．５ＧＨｚ、０．７ＧＨｚの場合、入力電力が３３ｄＢｍ付近までは出力電圧Ｖｏｕｔが一定値を維持できるのに対して、周波数０．６１ＧＨｚでは入力電力２９ｄＢｍ付近までしか出力電圧Ｖｏｕｔを一定値に維持することができず、入力電力２９ｄＢｍ以降は急激な電圧低下が生じていることが確認できる。
すなわち、図１７に示された回路の演算増幅器は、周波数０．６１ＧＨｚの高周波外来ノイズが正電源端子に混入した際、出力電圧Ｖｏｕｔの大きな変動が生ずることとなる。
すなわち、図１７に示された回路の演算増幅器は、周波数０．６１ＧＨｚの高周波外来ノイズが正電源端子に混入した際、出力電圧Ｖｏｕｔの大きな変動が生ずることとなる。
【0026】
本願発明者は、このような特定の周波数０．６１ＧＨｚにおいてのみノイズ耐性が大幅に劣化する原因について、鋭意研究の結果、演算増幅器の終段部分に設けられている過電流保護回路に原因があることを導くに至った。
図２０には、過電流保護回路ＣＬｉｍ１に該当する部分を点線で囲んだ図１７と同一の回路構成が示されている。
同回路において、トランジスタＱ１４～Ｑ１６、及び、抵抗器Ｒ１，Ｒ２から構成される部分が過電流保護回路ＣＬｉｍ１であり、本願発明者は、特定の周波数０．６１ＧＨｚにおいてのみ、過電流保護回路ＣＬｉｍ１が極端にＯＮし易い状態に陥ることを突き止めるに至った。
図２０には、過電流保護回路ＣＬｉｍ１に該当する部分を点線で囲んだ図１７と同一の回路構成が示されている。
同回路において、トランジスタＱ１４～Ｑ１６、及び、抵抗器Ｒ１，Ｒ２から構成される部分が過電流保護回路ＣＬｉｍ１であり、本願発明者は、特定の周波数０．６１ＧＨｚにおいてのみ、過電流保護回路ＣＬｉｍ１が極端にＯＮし易い状態に陥ることを突き止めるに至った。
【0027】
換言すれば、図２０に示された回路構成の演算増幅器の正電源端子に高周波外来ノイズが混入すると、例えノイズ振幅が小さくとも、そのノイズ周波数が０．６１ＧＨｚである場合には、過電流保護回路ＣＬｉｍ１はＯＮ状態となり、出力電圧Ｖｏｕｔが悪化するという現象が生ずる。
【0028】
トランジスタＱ１４～Ｑ１６、抵抗器Ｒ１，Ｒ２から構成される過電流保護回路ＣＬｉｍ１の動作は、従来から良く知られている回路（例えば、非特許文献１等参照）であるので、以下、概括的に説明する。
この過電流保護回路ＣＬｉｍ１は、抵抗器Ｒ２に流れる電流Ｉｏｕｔが下記する式１の条件を満たすまで増加した際にＯＮ状態となる。
この過電流保護回路ＣＬｉｍ１は、抵抗器Ｒ２に流れる電流Ｉｏｕｔが下記する式１の条件を満たすまで増加した際にＯＮ状態となる。
【0029】
Ｖｂｅ（Ｑ１４）＝Ｒ２×Ｉｏｕｔ・・・式１
【0030】
ここで、Ｖｂｅ（Ｑ１４）は、トランジスタＱ１４のベース・エミッタ間電圧であって、具体的には、約０．６Ｖである。
また、Ｒ２は、抵抗器Ｒ２の抵抗値、Ｉｏｕｔは、抵抗器Ｒ２を介して流れる出力電流の電流値である。
出力電流Ｉｏｕｔが増加し、式１の条件を満たす状態となった際に、トランジスタＱ１４のコレクタ電流ＩｃＱ１４が流れ、トランジスタＱ１５のベース電流ＩｂＱ１５が制限されることとなる（図２０参照）。
また、Ｒ２は、抵抗器Ｒ２の抵抗値、Ｉｏｕｔは、抵抗器Ｒ２を介して流れる出力電流の電流値である。
出力電流Ｉｏｕｔが増加し、式１の条件を満たす状態となった際に、トランジスタＱ１４のコレクタ電流ＩｃＱ１４が流れ、トランジスタＱ１５のベース電流ＩｂＱ１５が制限されることとなる（図２０参照）。
【0031】
その結果、トランジスタＱ１５とダーリントン接続されたトラジスタＱ１６のエミッタ電流は、式１を満たす出力電流Ｉｏｕｔを越える大きな電流を流さなくなる。
かかる動作を有する過電流保護回路ＣＬｉｍ１の回路構成は、フィードバック回路が構成されたものとなっている。
このような回路構成であることを考慮しつつ、周波数０．６１ＧＨｚのノイズが混入した際に、この演算増幅器の出力電圧Ｖｏｕｔが低下する理由を、図２１を参照しつつ説明する。
かかる動作を有する過電流保護回路ＣＬｉｍ１の回路構成は、フィードバック回路が構成されたものとなっている。
このような回路構成であることを考慮しつつ、周波数０．６１ＧＨｚのノイズが混入した際に、この演算増幅器の出力電圧Ｖｏｕｔが低下する理由を、図２１を参照しつつ説明する。
【0032】
まず、過電流保護回路ＣＬｉｍ１に周波数０．６１ＧＨｚの僅かな電圧振幅の信号が正電源端子に混入すると、過電流保護回路ＣＬｉｍ１がＯＮ状態になる。
過電流保護回路ＣＬｉｍ１がＯＮしていない通常の状態であれば、トランジスタＱ１０のコレクタ電位は、トランジスタＱ１５，Ｑ１６及び抵抗器Ｒ２を介して出力端子ＯＵＴに伝達される。
しかし、過電流保護回路ＣＬｉｍ１がＯＮした状態であると、トランジスタＱ１５のベース電流ＩｂＱ１５が制限されるため、トランジスタＱ１５のベースからエミッタへ、トランジスタＱ１０の電圧信号を伝達することができなくなる。
過電流保護回路ＣＬｉｍ１がＯＮしていない通常の状態であれば、トランジスタＱ１０のコレクタ電位は、トランジスタＱ１５，Ｑ１６及び抵抗器Ｒ２を介して出力端子ＯＵＴに伝達される。
しかし、過電流保護回路ＣＬｉｍ１がＯＮした状態であると、トランジスタＱ１５のベース電流ＩｂＱ１５が制限されるため、トランジスタＱ１５のベースからエミッタへ、トランジスタＱ１０の電圧信号を伝達することができなくなる。
【0033】
そのため、トランジスタＱ１０のコレクタ電位の信号は、別の伝達ルートとして、トランジスタＱ１７を介して出力端子ＯＵＴに伝達されることとなる。
また、過電流保護回路ＣＬｉｍ１がＯＮしてない通常の状態であれば、トランジスタＱ１１７コレクタ電流ＩｃＱ１１７は、一定程度、トランジスタＱ１０のコレクタに流れる。しかし、過電流保護回路ＣＬｉｍ１がＯＮすると、トランジスタＱ１４のコレクタ電流ＩｃＱ１４にトラジスタＱ１１７のコレクタ電流ＩｃＱ１１７の大部分が費やされる。その結果、トランジスタＱ１０のコレクタ電流ＩｃＱ１０は、トランジスタＱ１７のベース電流ＩｂＱ１７でのみ補われることとなる。
また、過電流保護回路ＣＬｉｍ１がＯＮしてない通常の状態であれば、トランジスタＱ１１７コレクタ電流ＩｃＱ１１７は、一定程度、トランジスタＱ１０のコレクタに流れる。しかし、過電流保護回路ＣＬｉｍ１がＯＮすると、トランジスタＱ１４のコレクタ電流ＩｃＱ１４にトラジスタＱ１１７のコレクタ電流ＩｃＱ１１７の大部分が費やされる。その結果、トランジスタＱ１０のコレクタ電流ＩｃＱ１０は、トランジスタＱ１７のベース電流ＩｂＱ１７でのみ補われることとなる。
【0034】
しかし、トランジスタＱ１７のベース電流ＩｂＱ１７の大きさは限られており、トラジスタＱ１０のコレクタ電流ＩｃＱ１０は、過電流保護回路ＣＬｉｍ１がＯＮする前に比較して減少せざる得なくなる。
一方、トランジスタＱ１０のベース電流ＩｂＱ１０は、過電流保護回路ＣＬｉｍ１のＯＮ、ＯＦＦに拘わらず一定の大きさである。
したがって、トランジスタＱ１０のベース電流ＩｂＱ１０が一定である一方、コレクタ電流ＩｃＱ１０が減少するという状態に陥る。
一方、トランジスタＱ１０のベース電流ＩｂＱ１０は、過電流保護回路ＣＬｉｍ１のＯＮ、ＯＦＦに拘わらず一定の大きさである。
したがって、トランジスタＱ１０のベース電流ＩｂＱ１０が一定である一方、コレクタ電流ＩｃＱ１０が減少するという状態に陥る。
【0035】
そして、トランジスタＱ１０のコレクタ電位は、コレクタ電流ＩｃＱ１０を減少させるために低下する。このトランジスタＱ１０のコレクタ電位の低下は、トランジスタ１７を介して出力端子ＯＵＴに伝達され、結果として、出力電圧Ｖｏｕｔが低下する現象が表れる。以上が周波数０．６１ＧＨｚのノイズが正電源端子に混入した際に出力電圧Ｖｏｕｔが低下する理由である。
【0036】
上述の問題を解決する方策としては、過電流保護回路ＣＬｉｍ１が簡単にＯＮしないように、電流検出抵抗器Ｒ２の抵抗値を小さくする方法が考えられる。しかし、抵抗器Ｒ２の抵抗値を小さくすることは、先の式１を参照すると、出力電流Ｉｏｕｔの増大を意味する。
演算増幅器の出力電流Ｉｏｕｔの増大は、出力電流Ｉｏｕｔを所望の値以下に抑えて演算増幅器や周囲の回路を保護するという過電流保護回路の機能が果たせなくなるという問題を招くこととなる。
演算増幅器の出力電流Ｉｏｕｔの増大は、出力電流Ｉｏｕｔを所望の値以下に抑えて演算増幅器や周囲の回路を保護するという過電流保護回路の機能が果たせなくなるという問題を招くこととなる。
【0037】
本発明は、上記実状に鑑みてなされたもので、過電流保護回路の出力電流値の不要な増加を招くことなく、電源ラインに高周波外来ノイズが混入しても安定した出力特性を得ることのできる演算増幅器を提供するものである。
【課題を解決するための手段】
【0038】
上記本発明の目的を達成するため、本発明に係る演算増幅器は、
非反転入力端子と反転入力端子間に印加された入力信号の差動増幅可能に構成されてなる演算増幅器であって、
前記演算増幅器は、出力段における過電流を検出すると共に、前記過電流が検出された場合に前記出力段の電流抑圧を可能としてなる過電流保護回路を有し、前記過電流保護回路は、所望の高周波領域における過電流検出の感度を抑制する高周波ノイズ対策回路が設けられてなるものである。
非反転入力端子と反転入力端子間に印加された入力信号の差動増幅可能に構成されてなる演算増幅器であって、
前記演算増幅器は、出力段における過電流を検出すると共に、前記過電流が検出された場合に前記出力段の電流抑圧を可能としてなる過電流保護回路を有し、前記過電流保護回路は、所望の高周波領域における過電流検出の感度を抑制する高周波ノイズ対策回路が設けられてなるものである。
【発明の効果】
【0039】
本発明によれば、過電流保護回路の出力電流値を変化させることなく、電源ラインに混入する高周波外来ノイズによる演算増幅器の出力電圧への影響を低減することができ、出力特性の安定した演算増幅器を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【0040】
【図1】本発明の実施の形態における演算増幅器の基本構成を示す構成図である。
【図2】本発明の実施の形態における演算増幅器の第１の回路構成例を示す回路図である。
【図3】本発明の実施の形態における演算増幅器の第２の回路構成例を示す回路図である。
【図4】本発明の実施の形態における演算増幅器の第３の回路構成例を示す回路図である。
【図5】本発明の実施の形態における演算増幅器の抵抗器とコンデンサの合成インピーダンスの周波数特性を示す特性線図である。
【図6】第１の回路構成を有する演算増幅器における高周波外来ノイズの入力電力変化に対する出力電圧の変化特性例を示した特性線図である。
【図7】第２の回路構成を有する演算増幅器における高周波外来ノイズの入力電力変化に対する出力電圧の変化特性例を示した特性線図である。
【図8】第３の回路構成を有する演算増幅器における高周波外来ノイズの入力電力変化に対する出力電圧の変化特性例を示した特性線図である。
【図9】第１乃至第３の回路構成におけるそれぞれの出力電流リミット値と従来回路における出力電流リミット値を説明する説明図である。
【図10】演算増幅器の入力端子に混入する高周波外来ノイズの出力電圧に対する影響を検証するための検証回路の回路構成を示す回路図である。
【図13】高周波外来ノイズに対する出力電圧の変動対策を施した従来の演算増幅器の回路構成例を示す回路図である。
【図15】演算増幅器の電源ラインに混入する高周波外来ノイズの出力電圧に対する影響を検出する検証回路の回路構成を示す回路図である。
【図17】従来の演算増幅器の正電源端子への高周波外来ノイズの混入に対するノイズ耐性策を施した本願発明者提案の演算増幅器の回路構成例を示す回路図である。
【発明を実施するための形態】
【0041】
以下、本発明の実施の形態について、図１乃至図９を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における演算増幅器の基本回路構成について、図１を参照しつつ説明する。
本発明の実施の形態における演算増幅器は、差動増幅回路（図１においては「ＤＩＦ１」と表記）１１０と、出力回路（図１においては「ＯＳＴ１」と表記）１１６に大別されて構成されたものとなっている。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における演算増幅器の基本回路構成について、図１を参照しつつ説明する。
本発明の実施の形態における演算増幅器は、差動増幅回路（図１においては「ＤＩＦ１」と表記）１１０と、出力回路（図１においては「ＯＳＴ１」と表記）１１６に大別されて構成されたものとなっている。
【0042】
この演算増幅器の正電源端子６４は、差動増幅回路１１０の端子Ｄ３及び出力回路１１６の端子Ｄ６に、それぞれ接続されている。
また、負電源端子６５は、差動増幅回路１１０の端子Ｄ４及び出力回路１１６の端子Ｄ７に、それぞれ接続されている。
演算増幅器の非反転入力端子（図１においては「ＩＮＰ」と表記）６２は、端子Ｄ２に、反転入力端子（図１においては「ＩＮＭ」と表記）６１は、端子Ｄ１に、それぞれ接続されている。
また、負電源端子６５は、差動増幅回路１１０の端子Ｄ４及び出力回路１１６の端子Ｄ７に、それぞれ接続されている。
演算増幅器の非反転入力端子（図１においては「ＩＮＰ」と表記）６２は、端子Ｄ２に、反転入力端子（図１においては「ＩＮＭ」と表記）６１は、端子Ｄ１に、それぞれ接続されている。
【0043】
さらに、演算増幅器の出力端子６３は、出力回路１１６の端子Ｄ９に接続されている。
また、差動増幅回路１１０の出力端子Ｄ５は、出力回路１１６の入力端子Ｄ８に接続されている。
また、差動増幅回路１１０の出力端子Ｄ５は、出力回路１１６の入力端子Ｄ８に接続されている。
【0044】
差動増幅回路１１０は、差動対をなす２つのトランジスタなどを主たる構成要素として構成された従来から良く知られた構成を有して差動増幅を行う回路である。
かかる差動増幅回路１１０は、例えば、ダーリントン接続の入力差動対や、正電源電位から負電源電位までの入力信号に対応した、いわゆる入力フルスイング演算増幅器を構成するようにしても良く、特定の構成に限定される必要はない。
一方、本発明の実施の形態における出力回路１１６は、差動増幅回路１１０の出力信号を所望の電圧レベルとして出力するための従来同様の回路である。
かかる差動増幅回路１１０は、例えば、ダーリントン接続の入力差動対や、正電源電位から負電源電位までの入力信号に対応した、いわゆる入力フルスイング演算増幅器を構成するようにしても良く、特定の構成に限定される必要はない。
一方、本発明の実施の形態における出力回路１１６は、差動増幅回路１１０の出力信号を所望の電圧レベルとして出力するための従来同様の回路である。
【0045】
この出力回路１１６は、過電流保護回路（図１においては「ＣＬｉｍ」と表記）１１７を有している。
さらに、本発明の過電流保護回路１１７は、従来と異なり高周波ノイズ対策回路（図１においては「ＥＸ」と表記）１２２が内蔵されているが、その点を除けば基本的に従来同様の構成を有してなるものである。
この高周波ノイズ対策回路１２２は、過電流保護回路１１７が高周波成分に反応しないようにする機能を有してなるものである。すなわち、高周波ノイズ対策回路１２２は、高周波ノイズにより過電流保護回路１１７の電流リミット値が変化することのないように構成されたものである（詳細は後述）。
さらに、本発明の過電流保護回路１１７は、従来と異なり高周波ノイズ対策回路（図１においては「ＥＸ」と表記）１２２が内蔵されているが、その点を除けば基本的に従来同様の構成を有してなるものである。
この高周波ノイズ対策回路１２２は、過電流保護回路１１７が高周波成分に反応しないようにする機能を有してなるものである。すなわち、高周波ノイズ対策回路１２２は、高周波ノイズにより過電流保護回路１１７の電流リミット値が変化することのないように構成されたものである（詳細は後述）。
【0046】
図２には、上述の基本構成における具体的な回路構成の一つである第１の回路構成例が示されており、以下、同図を参照しつつ説明する。
本発明の実施の形態における演算増幅器は、差動増幅回路１１０と、第１及び第２のレベルシフト回路１１１，１１２と、第３及び第４のレベルシフト回路１１３，１１４と、高利得増幅回路１１５と、出力回路１１６と、過電流保護回路１１７と、起動回路１２１と、電流源回路１１８と、ローパスフィルタ１１９とに大別されて構成されたものとなっている。
本発明の実施の形態における演算増幅器は、差動増幅回路１１０と、第１及び第２のレベルシフト回路１１１，１１２と、第３及び第４のレベルシフト回路１１３，１１４と、高利得増幅回路１１５と、出力回路１１６と、過電流保護回路１１７と、起動回路１２１と、電流源回路１１８と、ローパスフィルタ１１９とに大別されて構成されたものとなっている。
【0047】
本発明の実施の形態における演算増幅器は、従来の演算増幅器の回路構成と基本的に同様の回路構成を有するものであるが、電源ラインへ混入する高周波外来ノイズによる出力特性の変動を抑圧するための高周波外来ノイズ対策回路１２２が過電流保護回路１１７に設けられた構成を有する点が従来と異なるものである（詳細は後述）。
【0048】
以下、本発明の実施の形態における演算増幅器の具体的な回路構成について説明する。
まず、差動増幅回路１１０は、差動対を構成する第３及び第４のトランジスタ（図２においては、それぞれ「Ｑ３」、「Ｑ４」と表記）３，４と、アクティブ負荷を構成する第５及び第６のトランジスタ（図２においては、それぞれ「Ｑ５」、「Ｑ６」と表記）５，６を主たる構成要素として構成されている。
なお、本発明の実施の形態においては、第３及び第４のトランジスタ３，４にＰＮＰ型バイポーラトランジスタが、第５及び第６のトランジスタ５，６には、ＮＰＮ型バイポーラトランジスタが、それぞれ用いられている。
まず、差動増幅回路１１０は、差動対を構成する第３及び第４のトランジスタ（図２においては、それぞれ「Ｑ３」、「Ｑ４」と表記）３，４と、アクティブ負荷を構成する第５及び第６のトランジスタ（図２においては、それぞれ「Ｑ５」、「Ｑ６」と表記）５，６を主たる構成要素として構成されている。
なお、本発明の実施の形態においては、第３及び第４のトランジスタ３，４にＰＮＰ型バイポーラトランジスタが、第５及び第６のトランジスタ５，６には、ＮＰＮ型バイポーラトランジスタが、それぞれ用いられている。
【0049】
第３及び第４のトランジスタ３，４は、エミッタが相互に接続されると共に、ＰＮＰ型バイポーラトランジスタを用いた第１１２のトランジスタ（図２においては「Ｑ１１２」と表記）３２のコレクタに接続されている。そして、この第１１２のトランジスタ３２のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
【0050】
一方、第５及び第６のトランジスタ５，６は、カレントミラー接続されて設けられている。
すなわち、第５及び第６のトランジスタ５，６は、ベースが相互に接続されると共に、第５のトランジスタ５のコレクタと接続されて、第５のトランジスタ５は、いわゆるダイオード接続されて設けられている。
第５のトランジスタ５のコレクタには、第３のトランジスタ３のコレクタが、第６のトランジスタ６のコレクタには、第４のトランジスタ４のコレクタが、それぞれ接続されている。また、第５及び第６のトランジスタ５，６のエミッタには、負電源電圧ＶＥＥが印加されるようになっている。
すなわち、第５及び第６のトランジスタ５，６は、ベースが相互に接続されると共に、第５のトランジスタ５のコレクタと接続されて、第５のトランジスタ５は、いわゆるダイオード接続されて設けられている。
第５のトランジスタ５のコレクタには、第３のトランジスタ３のコレクタが、第６のトランジスタ６のコレクタには、第４のトランジスタ４のコレクタが、それぞれ接続されている。また、第５及び第６のトランジスタ５，６のエミッタには、負電源電圧ＶＥＥが印加されるようになっている。
【0051】
次に、第１及び第２のレベルシフト回路１１１，１１２は、反転入力端子（図２においては「ＩＮＭ」と表記）６１と非反転入力端子（図２においては「ＩＮＰ」と表記）６２に入力される入力信号のダイナミックレンジの下限レベルを負電源端子の電位以下に拡大する機能を果たすものである。
第１のレベルシフト回路１１１は、第１のトランジスタ（図２においては「Ｑ１」と表記）１と、第１１１のトランジスタ（図２においては「Ｑ１１１」と表記）３１と、第１の入力抵抗器（図２においては「Ｒｉｎ１」と表記）４１とを有して構成されている。
第１のレベルシフト回路１１１は、第１のトランジスタ（図２においては「Ｑ１」と表記）１と、第１１１のトランジスタ（図２においては「Ｑ１１１」と表記）３１と、第１の入力抵抗器（図２においては「Ｒｉｎ１」と表記）４１とを有して構成されている。
【0052】
また、第２のレベルシフト回路１１２は、第２のトランジスタ（図２においては「Ｑ２と表記）２と、第１１３のトランジスタ（図２においては「Ｑ１１３」と表記）３３と、第２の入力抵抗器（図２においては「Ｒｉｎ２」と表記）４２とを有して構成されている。いずれのレベルシフト回路１１１，１１２も基本的構成は同一である。
【0053】
なお、本発明の実施の形態においては、第１及び第２のトランジスタ１，２、並びに、第１１１及び第１１３のトランジスタ３１，３３には、ＰＮＰ型バイポーラトランジスタが用いられている。
【0054】
第１のトランジスタ１のエミッタは、第３のトランジスタ３のベースに接続されると共に、第１１１のトランジスタ３１のコレクタに接続されている。そして、第１１１のトランジスタ３１のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
また、第１のトランジスタ１のコレクタは、負電源電圧ＶＥＥが印加される一方、ベースは、第１の入力抵抗器４１を介して反転入力端子６１に接続されている。
また、第１のトランジスタ１のコレクタは、負電源電圧ＶＥＥが印加される一方、ベースは、第１の入力抵抗器４１を介して反転入力端子６１に接続されている。
【0055】
第２のトランジスタ２のエミッタは、第４のトランジスタ４のベースに接続されると共に、第１１３のトランジスタ３３のコレクタに接続されている。そして、第１１３のトランジスタ３３のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
また、第２のトランジスタ２のコレクタは、負電源電圧ＶＥＥが印加される一方、ベースは、第２の入力抵抗器４２を介して非反転入力端子６２に接続されている。
また、第２のトランジスタ２のコレクタは、負電源電圧ＶＥＥが印加される一方、ベースは、第２の入力抵抗器４２を介して非反転入力端子６２に接続されている。
【0056】
第３のレベルシフト回路１１３は、第７のトランジスタ（図２においては「Ｑ７」と表記）７と第１１０のトランジスタ（図２においては「Ｑ１１０」と表記）３０とを有して構成されている。この第３のレベルシフト回路１１３は、第５及び第６のトランジスタ５，６により構成されたアクティブ負荷に流れる電流の誤差をなくすために設けられたダミー回路である。
なお、本発明の実施の形態においては、第７のトランジスタ７及び第１１０のトランジスタ３０に、ＰＮＰ型バイポーラトランジスタが用いられている。
なお、本発明の実施の形態においては、第７のトランジスタ７及び第１１０のトランジスタ３０に、ＰＮＰ型バイポーラトランジスタが用いられている。
【0057】
第７のトランジスタ７のエミッタは、第１１０のトランジスタ３０のコレクタに接続され、第１１０のトランジスタ３０のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
また、第７のトランジスタ７のコレクタには、負電源電圧ＶＥＥが印加される一方、ベースは第５のトランジスタ５のコレクタに接続されている。
また、第７のトランジスタ７のコレクタには、負電源電圧ＶＥＥが印加される一方、ベースは第５のトランジスタ５のコレクタに接続されている。
【0058】
第４のレベルシフト回路１１４は、第８のトランジスタ（図２においては「Ｑ８」と表記）８と第１１４のトランジスタ３４とを有して構成されている。
なお、本発明の実施の形態において、第８のトランジスタ８及び第１１４のトランジスタ３４には、ＰＮＰ型バイポーラトランジスタが用いられている。
第８のトランジスタ８のエミッタは、第１１４のトランジスタ３４のコレクタに接続され、第１１４のトランジスタ３４のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
なお、本発明の実施の形態において、第８のトランジスタ８及び第１１４のトランジスタ３４には、ＰＮＰ型バイポーラトランジスタが用いられている。
第８のトランジスタ８のエミッタは、第１１４のトランジスタ３４のコレクタに接続され、第１１４のトランジスタ３４のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
【0059】
この第４のレベルシフト回路１１４は、アクティブ負荷となる第６のトランジスタ６のコレクタ・エミッタ電圧を、第５のトランジスタ５のコレクタ・エミッタ間電圧Ｖｃｅ（＝Ｖｂｅ：ベース・エミッタ間電圧）と同一電位にバイアスする機能を果たす。
【0060】
高利得増幅回路１１５は、ダーリントン接続された第９及び第１０のトランジスタ（図２においては、それぞれ「Ｑ９」、「Ｑ１０」と表記）９，１０と、第１１５及び第１１７のトランジスタ（図２においては、それぞれ「Ｑ１１５」、「Ｑ１１７」と表記）３５，３７とを有して構成されている。
本発明に実施の形態において、第９及び第１０のトランジスタ９，１０には、ＮＰＮ型バイポーラトランジスタが、第１１５及び第１１７のトランジスタ３５，３７には、ＰＮＰ型バイポーラトランジスタが、それぞれ用いられている。
本発明に実施の形態において、第９及び第１０のトランジスタ９，１０には、ＮＰＮ型バイポーラトランジスタが、第１１５及び第１１７のトランジスタ３５，３７には、ＰＮＰ型バイポーラトランジスタが、それぞれ用いられている。
【0061】
第９のトランジスタ９のベースは、第８のトランジスタ８のエミッタに接続される一方、エミッタは、第１０のトランジスタ１０のベースに接続されている。
また、第９のトランジスタ９のコレクタは、第１１５のトランジスタ３５のコレクタに接続されており、この第１１５のトランジスタ３５のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
また、第９のトランジスタ９のコレクタは、第１１５のトランジスタ３５のコレクタに接続されており、この第１１５のトランジスタ３５のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
【0062】
一方、第１０のトランジスタ１０のコレクタは、第１１７のトランジスタ３７のコレクタに接続されており、この第１１７のトランジスタ３７のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
また、第１０のトランジスタ１０のエミッタは、負電源電圧ＶＥＥが印加されるようになっている。
そして、第１０のトランジスタ１０のコレクタは、次述する出力回路１１６の入力段に接続されている。
また、第１０のトランジスタ１０のエミッタは、負電源電圧ＶＥＥが印加されるようになっている。
そして、第１０のトランジスタ１０のコレクタは、次述する出力回路１１６の入力段に接続されている。
【0063】
出力回路１１６は、第１５乃至第１７のトランジスタ（図２においては、それぞれ「Ｑ１５」、「Ｑ１６」、「Ｑ１７」と表記）１５～１７と、第１及び第２の抵抗器（図２においては、それぞれ「Ｒ１」、「Ｒ２」と表記）４３，４４とを有して構成されている。
本発明の実施の形態において、第１５及び第１６のトランジスタ１５，１６には、ＮＰＮ型バイポーラトランジスタが、第１７のトランジスタ１７には、ＰＮＰ型バイポーラトランジスタが、それぞれ用いられている。
本発明の実施の形態において、第１５及び第１６のトランジスタ１５，１６には、ＮＰＮ型バイポーラトランジスタが、第１７のトランジスタ１７には、ＰＮＰ型バイポーラトランジスタが、それぞれ用いられている。
【0064】
正電源電圧ＶＣＣと負電源電圧ＶＥＥとの間に、正電源電圧ＶＣＣ側から、第１６のトランジスタ１６、第２の抵抗器４４、及び、第１７のトランジスタ１７が直列接続されて設けられている。
第１６のトランジスタ１６のベースには、この第１６のトランジスタ１６とダーリントン回路を構成する第１５のトランジスタ１５のエミッタが接続されると共に、第１の抵抗器４３を介して第１６のトランジスタ１６のエミッタが接続されている。
第１６のトランジスタ１６のベースには、この第１６のトランジスタ１６とダーリントン回路を構成する第１５のトランジスタ１５のエミッタが接続されると共に、第１の抵抗器４３を介して第１６のトランジスタ１６のエミッタが接続されている。
【0065】
第１５のトランジスタ１５のコレクタには、正電源電圧ＶＣＣが印加されるようになっている一方、ベースは、高利得増幅回路１１５の第１０のトランジスタ１０のコレクタに接続されている。
なお、第１５のトランジスタ１５のベースと第８のトランジスタ８のベースとの間には、第１５のトランジスタ１５のベース側から、減衰抵抗器（図２においては「ＲＸ１１」と表記）４９、位相補償用コンデンサ（図２においては「Ｃ１」と表記）５１の順で直列接続されて設けられている。
なお、第１５のトランジスタ１５のベースと第８のトランジスタ８のベースとの間には、第１５のトランジスタ１５のベース側から、減衰抵抗器（図２においては「ＲＸ１１」と表記）４９、位相補償用コンデンサ（図２においては「Ｃ１」と表記）５１の順で直列接続されて設けられている。
【0066】
過電流保護回路１１７は、第１１乃至第１４のトランジスタ（図２においては、それぞれ「Ｑ１１」、「Ｑ１２」、「Ｑ１３」、「Ｑ１４」と表記）１１～１４と、第１１６のトランジスタ（図２においては「Ｑ１１６」と表記）３６とを有して構成されている。かかる過電流保護回路１１７は、出力回路１１６の第１６のトランジスタ１６に流れる電流の抑圧と、第９のトランジスタ９のコレクタ電流の制限を行うものである。本発明の実施の形態においては、出力段に設けられた第２の抵抗器４４が、過電流保護回路１１７の検出用抵抗器として流用される構成となっている。
なお、本発明の実施の形態において、第１１及び第１１６のトランジスタ１１，３６には、ＰＮＰ型バイポーラトランジスタが、第１２乃至第１４のトランジスタ１２～１４には、ＮＰＮ型バイポーラトランジスタが、それぞれ用いられている。
なお、本発明の実施の形態において、第１１及び第１１６のトランジスタ１１，３６には、ＰＮＰ型バイポーラトランジスタが、第１２乃至第１４のトランジスタ１２～１４には、ＮＰＮ型バイポーラトランジスタが、それぞれ用いられている。
【0067】
第１２及び第１３のトランジスタ１２，１３は、カレントミラー回路を構成している。
すなわち、第１２及び第１３のトランジスタ１２，１３のベースは相互に接続されると共に、第１２のトランジスタ１２のコレクタに接続されている一方、各々のエミッタには、負電源電圧ＶＥＥが印加されるようになっている。
すなわち、第１２及び第１３のトランジスタ１２，１３のベースは相互に接続されると共に、第１２のトランジスタ１２のコレクタに接続されている一方、各々のエミッタには、負電源電圧ＶＥＥが印加されるようになっている。
【0068】
また、第１２のトランジスタ１２のコレクタは、第１１６のトランジスタ３６のコレクタに接続され、第１１６のトランジスタ３６のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。さらに、第１２のトランジスタ１２のコレクタには、第１１のトランジスタ１１のベースが接続されている。
第１１のトランジスタ１１のエミッタは、第９のトランジスタ９のコレクタに接続される一方、第１１のトランジスタ１１のコレクタには、負電源電圧ＶＥＥが印加されるようになっている。
第１１のトランジスタ１１のエミッタは、第９のトランジスタ９のコレクタに接続される一方、第１１のトランジスタ１１のコレクタには、負電源電圧ＶＥＥが印加されるようになっている。
【0069】
また、第１３のトランジスタ１３のコレクタは、過電流検出用トランジスタである第１４のトランジスタ１４のベースと共に第１６のトランジスタ１６のエミッタに接続されている。
そして、第１４のトランジスタ１４のコレクタは、第１５のトランジスタ１５のベースに接続される一方、第１４のトランジスタ１４のエミッタは、第１７のトランジスタ１７のエミッタと共に出力端子６３に接続されている。
そして、第１４のトランジスタ１４のコレクタは、第１５のトランジスタ１５のベースに接続される一方、第１４のトランジスタ１４のエミッタは、第１７のトランジスタ１７のエミッタと共に出力端子６３に接続されている。
【0070】
本発明の実施の形態における過電流保護回路１１７には、従来と異なり、次述するように高周波ノイズ対策回路１２２が設けられている。
すなわち、高周波ノイズ対策回路１２２は、第１のノイズ対策コンデンサ（図２においては「ＣＸ２」と表記）５３と、第２の抵抗器４４とを有して構成されている。
第１のノイズ対策コンデンサ５３と第２の抵抗器４４は、並列接続状態とされて、その一端は第１６のトランジスタ１６のエミッタに、他端は出力端子６３に、それぞれ接続されている。
すなわち、高周波ノイズ対策回路１２２は、第１のノイズ対策コンデンサ（図２においては「ＣＸ２」と表記）５３と、第２の抵抗器４４とを有して構成されている。
第１のノイズ対策コンデンサ５３と第２の抵抗器４４は、並列接続状態とされて、その一端は第１６のトランジスタ１６のエミッタに、他端は出力端子６３に、それぞれ接続されている。
【0071】
電流源回路１１８は、第１０９乃至第１１７のトランジスタ（図２においては、それぞれ「Ｑ１０９」、「Ｑ１１０」、「Ｑ１１１」、「Ｑ１１２」、「Ｑ１１３」、「Ｑ１１４」、「Ｑ１１５」、「Ｑ１１６」、「Ｑ１１７」と表記）２９～３７と、定電流源回路１２０とを有して構成されている。
本発明の実施の形態において、第１０９乃至第１１７のトランジスタ２９～３７には、ＰＮＰ型バイポーラトランジスタが用いられている。
本発明の実施の形態において、第１０９乃至第１１７のトランジスタ２９～３７には、ＰＮＰ型バイポーラトランジスタが用いられている。
【0072】
第１０９のトランジスタ２９と、第１１０乃至第１１７のトランジスタ３０～３７は、カレントミラー回路を構成しており、入力段を構成する第１０９のトランジスタ２９側から出力段となる第１１０乃至第１１７のトランジスタ３０～３７の各トランジスタに電流出力が得られるようになっている。
すなわち、第１０９のトランジスタ２９のエミッタには、正電源電圧ＶＣＣが印加されるようになっている一方、ベースとコレクタとは相互に接続されて、その接続点と負電源電圧ＶＥＥとの間に定電流源１２０が設けられている。
そして、第１０９のトランジスタ２９のベースは、第１１０乃至第１１７のトランジスタ３０～３７の各ベースと相互に接続されている。
すなわち、第１０９のトランジスタ２９のエミッタには、正電源電圧ＶＣＣが印加されるようになっている一方、ベースとコレクタとは相互に接続されて、その接続点と負電源電圧ＶＥＥとの間に定電流源１２０が設けられている。
そして、第１０９のトランジスタ２９のベースは、第１１０乃至第１１７のトランジスタ３０～３７の各ベースと相互に接続されている。
【0073】
定電流源回路１２０は、第１０３乃至第１０８のトランジスタ（図２においては、それぞれ「Ｑ１０３」、「Ｑ１０４」、「Ｑ１０５」、「Ｑ１０６」、「Ｑ１０７」、「Ｑ１０８」と表記）２３～２８と、電流源用第１乃至第３の抵抗器（図２においては、それぞれ「Ｒ１０１」、「Ｒ１０２」、「Ｒ１０３」と表記）４６～４８を有して構成されている。
【0074】
この第１の回路構成例において、第１０３及び第１０４のトランジスタ２３，２４、並びに第１０７及び第１０８のトランジスタ２７，２８には、ＮＰＮ型バイポーラトランジスタが、第１０５及び第１０６のトランジスタ２５，２６には、ＰＮＰ型バイポーラトランジスタが、それぞれ用いられている。
【0075】
第１０３のトランジスタ２３は、第１０２のトランジスタ２２と相互のコレクタ同士、相互のエミッタ同士が、それぞれ接続されており、エミッタ同士の接続点と負電源端子６５との間には電流源用第２の抵抗器４７が接続されている。
第１０２及び第１０３のトランジスタ２２，２３のコレクタ同士の接続点は、第１０５のトランジスタ２５のベースに接続されると共に、電流源用第１の抵抗器４６を介して第１０５のトランジスタ２５のコレクタ及び第１０６のトランジスタ２６のベースに接続されている。
第１０２及び第１０３のトランジスタ２２，２３のコレクタ同士の接続点は、第１０５のトランジスタ２５のベースに接続されると共に、電流源用第１の抵抗器４６を介して第１０５のトランジスタ２５のコレクタ及び第１０６のトランジスタ２６のベースに接続されている。
【0076】
第１０５及び第１０６のトランジスタ２５，２６のエミッタは、共に正電源端子６４に接続されている。
また、第１０３のトランジスタ２３のベースは、第１０４のトランジスタ２４のベースと相互に接続されると共に、第１０４のトランジスタ２４のコレクタに接続されている。そして、第１０３のトランジスタ２３と第１０４のトランジスタ２４は、カレントミラー回路を構成している。
また、第１０３のトランジスタ２３のベースは、第１０４のトランジスタ２４のベースと相互に接続されると共に、第１０４のトランジスタ２４のコレクタに接続されている。そして、第１０３のトランジスタ２３と第１０４のトランジスタ２４は、カレントミラー回路を構成している。
【0077】
第１０４のトランジスタ２４のコレクタは、第１０６のトランジスタ２６のコレクタに接続される一方、第１０４のトランジスタ２４のエミッタは、電流源用第３の抵抗器４８を介して第１０７のトランジスタ２７のコレクタに接続されている。
また、第１０７のトランジスタ２７のベースは、第１０４のトランジスタ２４のエミッタに接続され、第１０７のトランジスタ２７のコレクタには、第１０８のトランジスタ２８のベースが接続されている。
また、第１０７のトランジスタ２７のベースは、第１０４のトランジスタ２４のエミッタに接続され、第１０７のトランジスタ２７のコレクタには、第１０８のトランジスタ２８のベースが接続されている。
【0078】
第１０７及び第１０８のトランジスタ２７，２８のエミッタは、共に負電源端子６５に接続される一方、第１０８のトランジスタ２８のコレクタは、第１０９のトランジスタ２９のコレクタ及びベースに接続されている。
第１０９のトランジスタ２９のエミッタは、正電源端子６４に接続されている。この第１０９のトランジスタ２９は、第１１０乃至第１１７のトランジスタ３０～３７と共にカレントミラー回路を構成している。
第１０９のトランジスタ２９のエミッタは、正電源端子６４に接続されている。この第１０９のトランジスタ２９は、第１１０乃至第１１７のトランジスタ３０～３７と共にカレントミラー回路を構成している。
【0079】
次に、起動回路１２１は、起動用ダイオード（フィルタ用ダイオード）５５と、起動用抵抗器（フィルタ用抵抗器）５６と、第１０２のトランジスタ（図２においては「Ｑ１０２」と表記）２２とを有して構成されている。
起動用ダイオード（図２においては「ＤＸ１」と表記）５５のアノードは、起動用抵抗器（図２においては「ＲＸ１」と表記）５６を介して正電源端子６４に接続される一方、カソードは、負電源端子６５に接続されている。
また、起動用ダイオード５５のアノードには、第１０２のトランジスタ（起動用トランジスタ）２２のベースが接続されている。
なお、第１０２のトランジスタ２２には、ＮＰＮ型バイポーラトランジスタが用いられている。
起動用ダイオード（図２においては「ＤＸ１」と表記）５５のアノードは、起動用抵抗器（図２においては「ＲＸ１」と表記）５６を介して正電源端子６４に接続される一方、カソードは、負電源端子６５に接続されている。
また、起動用ダイオード５５のアノードには、第１０２のトランジスタ（起動用トランジスタ）２２のベースが接続されている。
なお、第１０２のトランジスタ２２には、ＮＰＮ型バイポーラトランジスタが用いられている。
【0080】
ローパスフィルタ１１９は、フィルタ用抵抗器を兼ねる起動用抵抗器５６と、フィルタ用ダイオードを兼ねる起動用ダイオード５５と、フィルタ用コンデンサ（図２においては「ＣＸ１」と表記）５２とを有して構成されており、起動回路１２１の起動用抵抗器５６と起動用ダイオード５５を流用する構成となっている。
【0081】
次に、過電流保護回路１１７の動作について説明する。
ここでは、高周波外来ノイズの電源ラインへの混入が無い正常時における動作について説明する。
高周波外来ノイズの電源ラインへの混入が無い正常における過電流保護回路１１７の動作は、従来同様であるので、以下、概括的に説明する。
過電流保護回路１１７は、第２の抵抗器４４に流れる電流Ｉｏｕｔが下記する式２の条件を満たすまで増加した際にＯＮ状態となる。
ここでは、高周波外来ノイズの電源ラインへの混入が無い正常時における動作について説明する。
高周波外来ノイズの電源ラインへの混入が無い正常における過電流保護回路１１７の動作は、従来同様であるので、以下、概括的に説明する。
過電流保護回路１１７は、第２の抵抗器４４に流れる電流Ｉｏｕｔが下記する式２の条件を満たすまで増加した際にＯＮ状態となる。
【0082】
Ｖｂｅ（Ｑ１４）＝Ｒ２×Ｉｏｕｔ・・・式２
【0083】
ここで、Ｖｂｅ（Ｑ１４）は、過電流検出用トランジスタである第１４のトランジスタ１４のベース・エミッタ間電圧であって、具体的には、約０．６Ｖである。
また、Ｒ２は、第２の抵抗器４４の抵抗値、Ｉｏｕｔは、第２の抵抗器４４を流れる出力電流の電流値である。
出力電流Ｉｏｕｔが増加し、式２の条件を満たす状態となった際に、第１４のトランジスタ１４のコレクタ電流ＩｃＱ１４が流れ、第１５のトランジスタ１５のベース電流ＩｂＱ１５が制限されることとなる。
また、Ｒ２は、第２の抵抗器４４の抵抗値、Ｉｏｕｔは、第２の抵抗器４４を流れる出力電流の電流値である。
出力電流Ｉｏｕｔが増加し、式２の条件を満たす状態となった際に、第１４のトランジスタ１４のコレクタ電流ＩｃＱ１４が流れ、第１５のトランジスタ１５のベース電流ＩｂＱ１５が制限されることとなる。
【0084】
その結果、第１５のトランジスタ１５とダーリントン接続された第１６のトラジスタ１６のエミッタ電流は、式２を満たす出力電流Ｉｏｕｔを越える大きな電流を流せなくなり、過電流保護が図られることとなる。
かかる動作を有する過電流保護回路１１７の回路構成は、フィードバック回路が構成されたものとなっている。
かかる動作を有する過電流保護回路１１７の回路構成は、フィードバック回路が構成されたものとなっている。
【0085】
次に、高周波ノイズ対策回路１２２を構成する第１のノイズ対策コンデンサ５３の容量値ＣＸ２の選定について説明する。
第１のノイズ対策コンデンサ５３の容量値ＣＸ２は、下記する式３の条件を満たすものを選択するのが好適である。
第１のノイズ対策コンデンサ５３の容量値ＣＸ２は、下記する式３の条件を満たすものを選択するのが好適である。
【0086】
ＣＸ２＞１／（２π×２１／２×ｆｃ×Ｒ２）・・・式３
【0087】
ここで、ＣＸ２は第１のノイズ対策コンデンサ５３の容量値、ｆｃは除去する高周波ノイズの周波数、Ｒ２は第２の抵抗器４４の抵抗値である。
かかる容量値の第１のノイズ対策コンデンサ５３を用いることで、過電流保護回路１１７の検出抵抗のインピーダンスＺが引き下げられ、高周波領域での過電流保護回路１１７の過電流検出の感度が低下し、動作し難くなる。そのため、高周波ノイズの混入に起因して過電流保護回路１１７が安易に動作することがなく、従来と異なり、出力電流の不用意な低下を招くようなことが抑圧、防止されることとなる。
上述のインピーダンスＺは、下記する式４で表される。
かかる容量値の第１のノイズ対策コンデンサ５３を用いることで、過電流保護回路１１７の検出抵抗のインピーダンスＺが引き下げられ、高周波領域での過電流保護回路１１７の過電流検出の感度が低下し、動作し難くなる。そのため、高周波ノイズの混入に起因して過電流保護回路１１７が安易に動作することがなく、従来と異なり、出力電流の不用意な低下を招くようなことが抑圧、防止されることとなる。
上述のインピーダンスＺは、下記する式４で表される。
【0088】
Ｚ＝１／｛（１／Ｒ２）２＋（２π・ｆｃ・ＣＸ２）２｝１／２・・・式４
【0089】
ここで、Ｚは過電流保護回路１１７の検出抵抗の合成インピーダンスの大きさ、Ｒ２は第２の抵抗器４４の抵抗値、ｆｃは除去を望む高周波ノイズの周波数、ＣＸ２は第１のノイズ対策コンデンサ５３の容量値である。なお、過電流保護回路１１７の検出抵抗は、第２の抵抗器４４と第１のノイズ対策コンデンサ５３との並列接続部分を意味する。
【0090】
図５には、第２の抵抗器４４の抵抗値を一定の値とし、第１のノイズ対策コンデンサ５３の容量値を種々変えた場合の式４で示される検出抵抗の合成インピーダンスＺの周波数変化に対する変化特性例が示されており、以下、同図について説明する。
図５においては、第２の抵抗器４４の抵抗値を１５Ωとした場合に、第１のノイズ対策コンデンサ５３の容量値ＣＸ２を、ＣＸ２＝５ｐＦ、ＣＸ２＝１０ｐＦ、ＣＸ２＝１５ｐＦとした場合の、それぞれの合成インピーダンスＺの周波数変化を示す特性線が示されている。
図５においては、第２の抵抗器４４の抵抗値を１５Ωとした場合に、第１のノイズ対策コンデンサ５３の容量値ＣＸ２を、ＣＸ２＝５ｐＦ、ＣＸ２＝１０ｐＦ、ＣＸ２＝１５ｐＦとした場合の、それぞれの合成インピーダンスＺの周波数変化を示す特性線が示されている。
【0091】
いずれの場合も、遮断、低減の対象とする高周波ノイズの周波数が高くなるにつれて、インピーダンスＺが容量値に応じた変化率で低下してゆくものとなっていることが確認できる。
したがって、このような容量値と合成インピーダンスＺとの相関関係を考慮しつつ、遮断の対象とする高周波ノイズ周波数に応じて、第１のノイズ対策コンデンサ５３の容量値を適宜選定することが重要となる。
したがって、このような容量値と合成インピーダンスＺとの相関関係を考慮しつつ、遮断の対象とする高周波ノイズ周波数に応じて、第１のノイズ対策コンデンサ５３の容量値を適宜選定することが重要となる。
【0092】
図６には、図２に示された回路構成において、第１のノイズ対策コンデンサ５３の容量値ＣＸ２を１４ｐＦとし、先に図１５に示された検証回路を用いて計測された電源ラインへのＡＣ入力電力の変化に対する出力電圧Ｖｏｕｔの変化特性例が示されており、以下、同図について説明する。
【0093】
図６において、第１の回路構成（実施例１）の特性例が実線の特性線により、従来回路（図１７参照）の特性例が点線の特性線により、それぞれ示されている。
なお、ＡＣ電圧源ＲＦの出力周波数は０．６１ＧＨｚである。
なお、ＡＣ電圧源ＲＦの出力周波数は０．６１ＧＨｚである。
【0094】
従来回路の場合、ＡＣ電圧源ＲＦの入力電力ＰｉｎがＰｉｎ＝２９ｄＢｍまでしか出力電圧Ｖｏｕｔを一定保つことができなかった（図６の点線の特性線参照）。
これに対して、第１の回路構成（実施例１）にあっては、入力電力ＰｉｎがＰｉｎ＝３１ｄＢｍまで出力電圧Ｖｏｕｔを一定値６Ｖに保つことができるものとなっていることが確認できる（図６の実線の特性線参照）。
これに対して、第１の回路構成（実施例１）にあっては、入力電力ＰｉｎがＰｉｎ＝３１ｄＢｍまで出力電圧Ｖｏｕｔを一定値６Ｖに保つことができるものとなっていることが確認できる（図６の実線の特性線参照）。
【0095】
このような顕著な効果は、先に述べたように、第１のノイズ対策コンデンサ５３と第２の抵抗器４４とを並列接続状態で設けることで、過電流保護回路１１７の高周波領域での合成インピーダンスを低下させ、高周波領域で過電流保護回路１１７を動作し難くしたことによるものである。
一方、直流レベルでの過電流保護回路１１７の電流リミット値Ｉｏｕｔｒは、第１のノイズ対策コンデンサ５３を設ける以前と変わらない。
ここで、電流リミット値Ｉｏｕｔｒは、過電流保護回路１１７が第２の抵抗器４４に流れる電流が過電流であるとする際の電流値である。
一方、直流レベルでの過電流保護回路１１７の電流リミット値Ｉｏｕｔｒは、第１のノイズ対策コンデンサ５３を設ける以前と変わらない。
ここで、電流リミット値Ｉｏｕｔｒは、過電流保護回路１１７が第２の抵抗器４４に流れる電流が過電流であるとする際の電流値である。
【0096】
図９には、回路構成毎の電流リミット値を説明する説明図が示されているが、同図によれば、上述した第１の回路構成（実施例１）、また、後述する第２及び第３（実施例２及び実施例３）の回路構成、さらに、従来回路のいずれにおいても電流リミット値は変わらないことが確認できる。なお、図９における従来回路は、図１７に示された回路構成のものである。
このように電流リミット値が変わらないのは、直流レベルでは第１のノイズ対策コンデンサ５３のインピーダンスは無限大と近似できるためである。
過電流保護回路１１７の電流リミット値Ｉｏｕｔｒが変わらないことで、出力電流Ｉｏｕｔを所望の電流値以下に抑制することができ、過電流による回路焼損などのクリティカルな問題発生を防止することが可能となる。
このように電流リミット値が変わらないのは、直流レベルでは第１のノイズ対策コンデンサ５３のインピーダンスは無限大と近似できるためである。
過電流保護回路１１７の電流リミット値Ｉｏｕｔｒが変わらないことで、出力電流Ｉｏｕｔを所望の電流値以下に抑制することができ、過電流による回路焼損などのクリティカルな問題発生を防止することが可能となる。
【0097】
したがって、本発明の実施の形態の回路構成を採ることで、高周波ノイズ対策に起因して直流レベルでの過電流保護回路１１７の電流リミット値を変化させることなく、電源ラインに混入する高周波ノイズに対して出力電圧の変動を抑制する演算増幅器を提供することが可能となる。
【0098】
なお、この第１の回路構成例において、第１のノイズ対策コンデンサ５３を、第１４のトランジスタ１４のベース・エミッタ間のＰＮ接合により生ずる寄生容量に代替させても良い。この場合、第１のノイズ対策コンデンサ５３の素子面積を確保する必要がなくなるため、チップ面積の縮小化を図ることが可能となる。
【0099】
次に、第２の回路構成例について、図３を参照しつつ説明する。
なお、図１に示された第１の回路構成例における構成要素と同一の構成要素については同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の回路構成例は、次述する構成の高周波ノイズ対策回路１２２Ａが設けられたものである。この高周波ノイズ対策回路１２２Ａは、ノイズ対策抵抗器（図３においては「ＲＸ２」と表記）５７と第２のノイズ対策コンデンサ（図３においては「ＣＸ３」と表記）５４とを有して次述するように構成されたものとなっている。
なお、図１に示された第１の回路構成例における構成要素と同一の構成要素については同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の回路構成例は、次述する構成の高周波ノイズ対策回路１２２Ａが設けられたものである。この高周波ノイズ対策回路１２２Ａは、ノイズ対策抵抗器（図３においては「ＲＸ２」と表記）５７と第２のノイズ対策コンデンサ（図３においては「ＣＸ３」と表記）５４とを有して次述するように構成されたものとなっている。
【0100】
ノイズ対策抵抗器５７は、その一端が第１４のトランジスタ１４のベースに接続され、他端は第１６のトランジスタ１６のエミッタ、換言すれば、第１６のトランジスタ１６のエミッタと第２の抵抗器４４との接続点に接続されている。
また、第２のノイズ対策コンデンサ５４は、その一端が第１４のトランジスタ１４のベースに、他端が第１４のトランジスタ１４のエミッタに、それぞれ接続されたものとなっている。
また、第２のノイズ対策コンデンサ５４は、その一端が第１４のトランジスタ１４のベースに、他端が第１４のトランジスタ１４のエミッタに、それぞれ接続されたものとなっている。
【0101】
次に、かかる構成における動作等について説明する。
この第２の回路構成は、過電流保護回路１１７において、第２の抵抗器４４を介して出力電流値の検出を行う第１４のトランジスタ１４のベースとエミッタ間の電圧に、ノイズ対策抵抗器５７と第２のノイズ対策コンデンサ５４によるローパスフィルタによるフィルタリングが施されるものとなっている。
この第２の回路構成は、過電流保護回路１１７において、第２の抵抗器４４を介して出力電流値の検出を行う第１４のトランジスタ１４のベースとエミッタ間の電圧に、ノイズ対策抵抗器５７と第２のノイズ対策コンデンサ５４によるローパスフィルタによるフィルタリングが施されるものとなっている。
【0102】
ノイズ対策抵抗器５７と第２のノイズ対策コンデンサ５４の各々の大きさは、下記する式５の条件を満たすものとする。
【0103】
ｆｃ＞１／（２π×ＣＸ３×ＲＸ２）・・・式５
【0104】
ここで、ｆｃは除去する高周波ノイズの周波数、ＣＸ３は第２のノイズ対策コンデンサ５４の容量値、ＲＸ２はノイズ対策抵抗器５７の抵抗値である。
【0105】
図７には、図３に示された回路構成において、ノイズ対策抵抗器５７の抵抗値ＲＸ２をＲＸ２＝１ＫΩ、第２のノイズ対策コンデンサ５４の容量値ＣＸ３をＣＸ３＝４ｐＦとし、先に図１５に示された検証回路を用いて計測された電源ラインへのＡＣ入力電力の変化に対する出力電圧Ｖｏｕｔの変化特性例が示されており、以下、同図について説明する。
【0106】
図７において、第２の回路構成（実施例２）の特性例が実線の特性線により、従来回路（図１７参照）の特性例が点線の特性線により、それぞれ示されている。
なお、ＡＣ電圧源ＲＦの出力周波数は０．６１ＧＨｚである。
なお、ＡＣ電圧源ＲＦの出力周波数は０．６１ＧＨｚである。
【0107】
従来回路の場合、ＡＣ電圧源ＲＦの入力電力ＰｉｎがＰｉｎ＝２９ｄＢｍまでしか出力電圧Ｖｏｕｔを一定保つことができなかった（図７の点線の特性線参照）。
これに対して、第２の回路構成（実施例２）にあっては、入力電力ＰｉｎがＰｉｎ＝３２ｄＢｍまで出力電圧Ｖｏｕｔを一定値６Ｖに保つことができるものとなっていることが確認できる（図７の実線の特性線参照）。
これに対して、第２の回路構成（実施例２）にあっては、入力電力ＰｉｎがＰｉｎ＝３２ｄＢｍまで出力電圧Ｖｏｕｔを一定値６Ｖに保つことができるものとなっていることが確認できる（図７の実線の特性線参照）。
【0108】
このような顕著な効果が生ずるのは、先に述べたように、第２のノイズ対策コンデンサ５４とノイズ対策抵抗器５７とを設けることで、第１４のトランジスタ１４のベース・エミッタ間の電圧に対して、第２のノイズ対策コンデンサ５４とノイズ対策抵抗器５７とによるローパスフィルタによるフィルタリング（ローパスフィルタ作用）が施されることとなるためである。すなわち、上述のローパスフィルタ作用により、第１４のトランジスタ１４が高周波信号に対して反応し難くなり、高周波領域で過電流保護回路１１７が動作し難くなる、すなわち、換言すれば、高周波領域での過電流保護回路１１７の過電流検出感度が低下するためである。
【0109】
一方、直流レベルでの過電流保護回路１１７の電流リミット値Ｉｏｕｔｒは、第２のノイズ対策コンデンサ５４及びノイズ対策抵抗器５７を設ける以前と変わらない（図９参照）。
したがって、この第２の回路構成にあっても、第１の回路構成と同様に、高周波ノイズ対策に起因して直流レベルでの過電流保護回路１１７の電流リミット値を変化させることなく、電源ラインに混入する高周波ノイズに対して出力電圧の変動を抑制する演算増幅器を提供することが可能となる。
したがって、この第２の回路構成にあっても、第１の回路構成と同様に、高周波ノイズ対策に起因して直流レベルでの過電流保護回路１１７の電流リミット値を変化させることなく、電源ラインに混入する高周波ノイズに対して出力電圧の変動を抑制する演算増幅器を提供することが可能となる。
【0110】
なお、第２のノイズ対策コンデンサ５４を設けることに代えて、第１４のトランジスタ１４のベース・エミッタ間のＰＮ接合により生ずる寄生容量に代替させても良い。この場合、第２のノイズ対策コンデンサ５４の素子面積を確保する必要がなくなるため、チップ面積の縮小化を図ることが可能となる。
【0111】
次に、第３の回路構成例について、図４を参照しつつ説明する。
なお、図１、図２又は図３に示された回路構成例における構成要素と同一の構成要素については同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の回路構成例は、図２に示された第１の回路構成における高周波ノイズ対策回路１２２の構成と図３に示された第２の回路構成における高周波ノイズ対策回路１２２Ａの構成の双方を備えたものである。
なお、図１、図２又は図３に示された回路構成例における構成要素と同一の構成要素については同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の回路構成例は、図２に示された第１の回路構成における高周波ノイズ対策回路１２２の構成と図３に示された第２の回路構成における高周波ノイズ対策回路１２２Ａの構成の双方を備えたものである。
【0112】
すなわち、第３の回路構成例における高周波対策回路１２２Ｂは、第２の抵抗器４４と、第１のノイズ対策コンデンサ５３と、ノイズ対策抵抗器５７と、第２のノイズ対策コンデンサ５４とを有して構成されたものとなっている。
以下、具体的に説明すれば、まず、第２の抵抗器４４は、第１６のトランジスタ１６のエミッタと第１７のトランジスタ１７のエミッタ間に直列接続されて設けられて、この第２の抵抗器４４と第１のノイズ対策コンデンサ５３が並列接続されている点は、基本的に第１の回路構成で説明した構成と同一である。
かかる構成により、第１４のトランジスタ１４における検出抵抗の合成インピーダンスは、第１の回路構成と同様に引き下げられ、高周波領域で過電流保護回路１１７が動作し難くなる。
以下、具体的に説明すれば、まず、第２の抵抗器４４は、第１６のトランジスタ１６のエミッタと第１７のトランジスタ１７のエミッタ間に直列接続されて設けられて、この第２の抵抗器４４と第１のノイズ対策コンデンサ５３が並列接続されている点は、基本的に第１の回路構成で説明した構成と同一である。
かかる構成により、第１４のトランジスタ１４における検出抵抗の合成インピーダンスは、第１の回路構成と同様に引き下げられ、高周波領域で過電流保護回路１１７が動作し難くなる。
【0113】
また、ノイズ対策抵抗器５７が第１４のトランジスタ１４のベースと第１６のトランジスタ１６のエミッタ間に直列接続されて設けられ、第２のノイズ対策コンデンサ５４が第１４のトランジスタ１４のベースとエミッタ間に接続されてローパスフィルタとして機能する点も、基本的に第２の回路構成で説明した構成と同一である。
【0114】
したがって、第２の回路構成同様、第１４のトランジスタ１４のベースとエミッタ間の電圧に対するローパスフィルタ作用により、高周波領域で過電流保護回路１１７が動作し難くなる。
この第３の回路構成例は、ローパスフィルタ作用と、第１４のトランジスタ１４の検出抵抗の合成インピーダンスの低下の２つのが機能するため、第１の回路構成、又は、第２の回路構成のいずれかを採る場合に比して、より高い高周波外来ノイズ耐性を確保可能となっている。
この第３の回路構成例は、ローパスフィルタ作用と、第１４のトランジスタ１４の検出抵抗の合成インピーダンスの低下の２つのが機能するため、第１の回路構成、又は、第２の回路構成のいずれかを採る場合に比して、より高い高周波外来ノイズ耐性を確保可能となっている。
【0115】
図８には、この第３の回路構成における演算増幅器の電源ラインへのＡＣ入力電力の変化に対する出力電圧Ｖｏｕｔの変化特性例が示されており、以下、同図について説明する。
図８に示された特性例は、ノイズ対策抵抗器５７の抵抗値ＲＸ２をＲＸ２＝１ＫΩ、第１のノイズ対策コンデンサ５３の容量値ＣＸ２をＣＸ２＝１４ｐＦ、第２のノイズ対策コンデンサ５４の容量値ＣＸ３をＣＸ３＝４ｐＦとし、先に図１５に示された検証回路を用いて計測されたものである。
図８に示された特性例は、ノイズ対策抵抗器５７の抵抗値ＲＸ２をＲＸ２＝１ＫΩ、第１のノイズ対策コンデンサ５３の容量値ＣＸ２をＣＸ２＝１４ｐＦ、第２のノイズ対策コンデンサ５４の容量値ＣＸ３をＣＸ３＝４ｐＦとし、先に図１５に示された検証回路を用いて計測されたものである。
【0116】
図８において、第３の回路構成（実施例３）の特性例が実線の特性線により、従来回路（図１７参照）の特性例が点線の特性線により、それぞれ示されている。
いずれの特性例も、ＡＣ電圧源ＲＦの出力周波数は０．６１ＧＨｚで、ＡＣ電圧源ＲＦの入力電力Ｐｉｎを変化させた場合の出力電圧Ｖｏｕｔの変動特性を示したものである。
いずれの特性例も、ＡＣ電圧源ＲＦの出力周波数は０．６１ＧＨｚで、ＡＣ電圧源ＲＦの入力電力Ｐｉｎを変化させた場合の出力電圧Ｖｏｕｔの変動特性を示したものである。
【0117】
従来回路の場合、ＲＦ入力電力ＰｉｎがＰｉｎ＝２９ｄＢｍまでしか出力電圧Ｖｏｕｔを一定保つことができなかった（図８の点線の特性線参照）。
これに対して、第３の回路構成（実施例３）にあっては、ＲＦ入力電力ＰｉｎがＰｉｎ＝３３ｄＢｍまで出力電圧Ｖｏｕｔを一定値６Ｖに保つことができるものとなっていることが確認できる（図８の実線の特性線参照）。
一方、直流レベルでの過電流保護回路１１７の電流リミット値Ｉｏｕｔｒは、ノイズ対策抵抗器５７、第１及び第２のノイズ対策コンデンサ５３，５４を設ける以前と変わらない（図９参照）。この図９の測定例の場合、電流リミット値Ｉｏｕｔｒは４５ｍＡで一定している。
これに対して、第３の回路構成（実施例３）にあっては、ＲＦ入力電力ＰｉｎがＰｉｎ＝３３ｄＢｍまで出力電圧Ｖｏｕｔを一定値６Ｖに保つことができるものとなっていることが確認できる（図８の実線の特性線参照）。
一方、直流レベルでの過電流保護回路１１７の電流リミット値Ｉｏｕｔｒは、ノイズ対策抵抗器５７、第１及び第２のノイズ対策コンデンサ５３，５４を設ける以前と変わらない（図９参照）。この図９の測定例の場合、電流リミット値Ｉｏｕｔｒは４５ｍＡで一定している。
【0118】
なお、この第３の回路構成例においても、先の第２の回路構成例の場合と同様、第２のノイズ対策コンデンサ５４を、第１４のトランジスタ１４のベース・エミッタ間のＰＮ接合により生ずる寄生容量に代替させても良い。
【産業上の利用可能性】
【0119】
過電流保護回路の出力電流値の不要な増加を招くことなく、電源ラインへの高周波外来ノイズの混入に対して安定した出力特性が所望される演算増幅器に適用できる。
【符号の説明】
【0120】
４４…第２の抵抗器
５３…第１のノイズ対策コンデンサ
５４…第２のノイズ対策コンデンサ
５７…ノイズ対策抵抗器
１１７…過電流保護回路
１２２…高周波ノイズ対策回路
５３…第１のノイズ対策コンデンサ
５４…第２のノイズ対策コンデンサ
５７…ノイズ対策抵抗器
１１７…過電流保護回路
１２２…高周波ノイズ対策回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】