特開 2022-8194 シリコンを備える層を形成するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022008194

(43)【公開日】2022-01-13

(54)【発明の名称】シリコンを備える層を形成するための方法

(51)【国際特許分類】

   H01L 21/205 20060101AFI20220105BHJP

   H01L 21/3065 20060101ALI20220105BHJP

   H01L 21/31 20060101ALI20220105BHJP

   H01L 21/316 20060101ALI20220105BHJP

   H01L 21/318 20060101ALI20220105BHJP

【ＦＩ】

H01L21/205

H01L21/302 101F

H01L21/31 C

H01L21/316 X

H01L21/318 B

H01L21/318 C

【審査請求】未請求

【請求項の数】21

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2021102336

(22)【出願日】2021-06-21

(31)【優先権主張番号】63/043,398

(32)【優先日】2020-06-24

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】519237203

【氏名又は名称】エーエスエム・アイピー・ホールディング・ベー・フェー

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】ディーター・ピエルー

(72)【発明者】

【氏名】スティーブン・ヴァン・アルデ

(72)【発明者】

【氏名】ベルト・ヨングブルート

(72)【発明者】

【氏名】ケリー・ホーベン

(72)【発明者】

【氏名】ヴェルナー・クネペン

(72)【発明者】

【氏名】ウィルコ・フェルヴェイ

【テーマコード（参考）】

5F004

5F045

5F058

【Ｆターム（参考）】

5F004AA01

5F004BA03

5F004BB18

5F004DA04

5F004DA11

5F004DA17

5F004DA20

5F004DB03

5F004DB07

5F045AA06

5F045AA08

5F045AA15

5F045AB02

5F045AB03

5F045AB31

5F045AB32

5F045AB33

5F045AB34

5F045AC01

5F045AC03

5F045AC05

5F045AD07

5F045AD08

5F045AD09

5F045AD10

5F045AD11

5F045AD12

5F045AD13

5F045AD14

5F045AD15

5F045AD16

5F045AE17

5F045AE19

5F045AE21

5F045AE23

5F045AE25

5F045AF03

5F045AF07

5F045BB02

5F045DP19

5F045HA13

5F045HA14

5F045HA16

5F058BC02

5F058BC08

5F058BC11

5F058BD04

5F058BD10

5F058BD15

5F058BF07

5F058BF23

5F058BF29

5F058BF30

5F058BG03

5F058BJ06

5F058BJ07

(57)【要約】

【課題】シリコンを有する層を形成する方法が開示される。
【解決手段】層は、処理チャンバー内に基材を配置するステップ、基材を３００～５００℃の第一の温度に加熱するステップ、および第一の前駆体を処理チャンバー内に導入して、第一の層を堆積させるステップによって形成され得る。基材は、４００～６００℃の第二の温度に加熱され得、第二の前駆体が処理チャンバー内に導入されて第二の層が堆積され得る。第一および第二の前駆体は、シリコン原子を含み得、第一の前駆体は、第二の前駆体よりも分子当たりより多くのシリコン原子を有し得る。
【選択図】図１

【特許請求の範囲】

【請求項1】

基材上にシリコンを有する層を形成する方法であって、
処理チャンバー内に基材を配置するステップ、
前記基材を３００～５００℃の第一の温度に加熱するステップ、
第一の前駆体を前記処理チャンバー内に導入し、第一の層を堆積させるステップ、
前記基材を４００～６００℃の第二の温度に加熱するステップ、および、
第二の前駆体を前記処理チャンバー内に導入して、第二の層を堆積させるステップであって、前記第一および第二の前駆体がシリコン原子を含み、前記第一の前駆体が、前記第二の前駆体よりも分子当たりより多くのシリコン原子を有する、ステップを含む、方法。

【請求項2】

前記第一の前駆体中の分子が、前記第二の前駆体よりも少なくとも二倍多い分子当たりのシリコン原子を有する、請求項１に記載の方法。

【請求項3】

前記第一の前駆体がトリシランである、請求項１に記載の方法。

【請求項4】

前記第一の前駆体がジシランである、請求項１に記載の方法。

【請求項5】

前記第二の前駆体がシランである、請求項１に記載の方法。

【請求項6】

前記第一および第二の層が非晶質であり、堆積されたときに水素を含む、請求項１に記載の方法。

【請求項7】

前記第一の層が非晶質であり、堆積されたときに０．０５ａｔ％超の水素を含む、請求項６に記載の方法。

【請求項8】

前記第一の層が１～１０ナノメートルの厚さを有する、請求項１に記載の方法。

【請求項9】

前記第二の層が、３～３０ナノメートルの厚さを有する、請求項１に記載の方法。

【請求項10】

前記第一の層および第二の層を堆積させる間の圧力が、０．０１～１００Ｔｏｒｒである、請求項１に記載の方法。

【請求項11】

前記基材がギャップを有し、前記第一および第二の層が前記ギャップの表面上に提供される、請求項１に記載の方法。

【請求項12】

前記ギャップが、１～１００マイクロメートルの深さおよび０．０１～１マイクロメートルの幅を有する、請求項１１に記載の方法。

【請求項13】

前記ギャップの底部１０％の前記第一および第二の層の厚さを、前記ギャップの上部１０％の前記第一および第二の層の厚さで割ったものが、０．７～１．３である、請求項１２に記載の方法。

【請求項14】

前記方法が、
前記基材を、ウエハボート内の複数の他の基材と共に提供し、前記ウエハボートを垂直炉の処理チャンバーに装填すること、
前記処理チャンバーを加熱して、前記基材を前記第一の温度に加熱すること、
前記処理チャンバーを、ポンプを用いて０．０１～１Ｔｏｒｒの圧力までポンプダウンすること、および、
前記第一の前駆体を前記処理チャンバー内に導入し、前記第一の層を前記基材上に堆積させることをさらに含む、請求項１に記載の方法。

【請求項15】

前記第一の前駆体が実質的にカーボンフリーである、請求項１に記載の方法。

【請求項16】

前記方法が、前駆体を含む炭素を前記処理チャンバーに提供することを含む、請求項１に記載の方法。

【請求項17】

前駆体を含む前記炭素はアルカンである、請求項１６に記載の方法。

【請求項18】

前記アルカンはエチレンを含む、請求項１７に記載の方法。

【請求項19】

前記第一および第二の層のうちの少なくとも一つが、０．１～４％の炭素でドープされ得る、請求項１６に記載の方法。

【請求項20】

前記方法が、
前記基材を約６００～１２００℃の第三の温度に加熱して前記第一および第二の層をアニールすることを含み、前記第一および／または第二の層が、前記処理チャンバーを前記第三の温度に加熱した後で、エピタキシャル粒子を含む、請求項１に記載の方法。

【請求項21】

基材上にシリコンを有する層を形成する方法であって、
処理チャンバー内に基材を配置するステップ、
前記基材を３００～６００℃の第一の温度に加熱するステップ、
トリシラン前駆体を前記処理チャンバーに導入して、シリコンを有する層を堆積させるステップ、および、
前記基材を約６００～１２００℃の第三の温度に加熱して、シリコンを有する前記層をアニールするステップであって、シリコンを有する前記層は、前記処理チャンバーを前記第三の温度に加熱した後に、エピタキシャル粒子を含む、ステップを含む、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は概ね、基材上にシリコンを備える層を形成する方法に関する。層は、基材を第一の温度に加熱し、前駆体を処理チャンバー内に導入して層を堆積させることによって、処理チャンバー内に形成され得る。

【背景技術】

【0002】

本開示による方法は、例えば、ＮＡＮＤデバイスなどの集積回路の製造に使用され得る。フラッシュメモリなどの用途に使用可能な３Ｄ ＮＡＮＤデバイスの製造中、基材は、窒化物層および酸化物層を含む二重層を備え得る。窒化物層および酸化物層は、二重層にギャップを形成するエッチングプロセスを受け得る。

【0003】

ギャップの表面は、例えば、ブロッキング酸化物、トラップ窒化ケイ素、トンネル酸化物、およびチャネルポリシリコン層などの複数の層を備え得、その電気特性は、集積回路の機能に非常に重要であり得る。結果として、二重層のギャップを覆うために基材上にシリコンを備えた層を形成するための方法を提供することが望まれ得る。

【発明の概要】

【0004】

この発明の概要は、概念の選択を簡略化した形で紹介するために提供される。これらの概念について、以下の本開示の例示的な実施形態の「発明を実施するための形態」において、さらに詳細に説明される。この発明の概要は、特許請求される主題の主要な特徴または本質的な特徴を特定することを意図しておらず、又特許請求される主題の範囲を限定するために使用されることを意図していない。

【0005】

少なくとも一つの実施形態によれば、基材を処理チャンバー内に配置すること、基材を３００～５００℃の第一の温度に加熱すること、および第一の前駆体を処理チャンバー内に導入して第一の層を堆積することを含む、基材上にシリコンを備える層を形成するための例示的な方法が開示され得る。方法は、基材を４００～６００℃の間の第二の温度に加熱すること、および第二の前駆体を処理チャンバー内に導入して第二の層を堆積させることを含み得る。第一および第二の前駆体は、シリコン原子を含み得、第一の前駆体は、第二の前駆体よりも分子当たりより多くのシリコン原子を有し得る。

【0006】

さらなる実施形態によれば、基材を処理チャンバー内に配置すること、基材を３００～６００℃の第一の温度に加熱すること、およびトリシラン前駆体を処理チャンバー内に導入してシリコンを備える層を堆積することを含む、シリコンを備える層を形成するための例示的な方法がされ得る。方法は、基材を約６００～１２００℃の第三の温度に加熱して、シリコンを備える層をアニールすることを含み得る。層は、処理チャンバーを第三の温度に加熱した後のエピタキシャル粒子を含み得る。

【0007】

これらの実施形態および他の実施形態は、添付の図面を参照する特定の実施形態の以下の、発明を実施するための形態から当業者に容易に明らかとなることになり、本発明は開示されるいかなる特定の実施形態にも限定されない。

【図面の簡単な説明】

【0008】

本明細書で開示される本発明のこれらおよび他の特徴、態様、ならびに利点は、ある特定の実施形態の図面を参照して以下に記載され、これは例示することを意図しており、本発明を限定することを意図してはいない。

【図1】図１は、製造プロセス中のＮＡＮＤデバイスの断面図である。

【図2】図２は、堆積させた層の水素含有量を示す。

【図3】図３は、堆積させた層における粒子形成を示す。

【図4】図４は、上部エッチングの適用後、ギャップに堆積された層の均一性を示す。

【0009】

当然のことながら、図内の要素は、単純化および明瞭化のために例示されていて、必ずしも実寸に比例して描かれていない。例えば、図内の要素のうちのいくつかの寸法は、本開示の例示された実施形態の理解の向上を助けるために他の要素に対して相対的に誇張されている場合がある。

【発明を実施するための形態】

【0010】

ある特定の実施形態および実施例を以下に開示するが、それらは、本発明が具体的に開示する本発明の実施形態および／または用途、ならびにその明白な変更および均等物を超えて拡大することは、当業者により理解されるであろう。それ故に、開示される本発明の範囲は、以下に説明される特定の開示された実施形態によって限定されるべきではないことが意図される。

【0011】

本明細書に示される図は、任意の特定の材料、構造または装置の実際の図であることを意味せず、本開示の実施形態を説明するために使用されている、単に理想化された表現にすぎない。

【0012】

一部の事例では、「前駆体」という用語は、別の化合物を生成する化学反応に関与する化合物を指し得る。特に、膜マトリックスまたは膜の主骨格を構成する化合物に関連し得る。

【0013】

本明細書で使用される「基材」という用語は、デバイス、回路、もしくは膜を形成するのに使用され得る任意の下地材料または材料、またはデバイス、回路、もしくは膜が上に形成され得る任意の下地材料または材料を指し得る。基材は、シリコン（例えば、単結晶シリコン）などのバルク材料、ゲルマニウムなどの他のＩＶ族材料、またはＩＩ－ＶＩ族、もしくはＩＩＩ－Ｖ族半導体材料などの他の半導体材料を含むことができ、かつバルク材料の上に重なる、または下にある一つまたは複数の層を含み得る。さらに、基材は、基材の層の少なくとも一部分の中またはその上に形成されるギャップ、突出部およびこれに類するものなど、様々な特徴を含み得る。例示として、基材は、バルク半導体材料と、バルク半導体材料の少なくとも一部分の上に重なる絶縁または誘電材料層とを含み得る。

【0014】

本明細書で使用する用語「膜」および／または「層」は、任意の連続的または非連続的な構造および材料、例えば本明細書に開示の方法により堆積された材料を指すことができる。例えば、膜および／または層としては、二次元材料、三次元材料、ナノ粒子、あるいは部分的もしくは完全な分子層、または部分的もしくは完全な原子層、または原子および／もしくは分子のクラスターさえをも挙げることができる。膜または層は、ギャップを有する材料または層を含み得、少なくとも部分的に連続し得る。

【0015】

本明細書で使用される場合、「構造」は、本明細書に記載される基材であるか、またはそれを含み得る。構造は、本明細書に記載の方法に従って形成された一つまたは複数の層など、基材上を覆う一つまたは複数の層を含み得る。

【0016】

三次元（３－Ｄ）Ｎｏｔ－ＡＮＤ（ＮＡＮＤ）デバイスは、メモリ用途で利用されることができる。３－Ｄ ＮＡＮＤデバイスは、互いに配置された二重層のスタックを備える構造体を備え得る。二重層は、例えば、酸化物および窒化物を備えることができる。別のスタックに複数の二重層のスタックを配置する場合、層上のアライメントおよび応力、ならびに異なる特性が重要になる場合がある。

【0017】

図１は、本発明の一つの実施形態による製造プロセス中のＮＡＮＤデバイスの断面図である。構築中のデバイス１は、基材３ならびに、窒化物層および酸化物層を備える第一の二重層スタック２２０などの第一の構造体を備え得る。基材３は、シリコン、酸化シリコン、または金属酸化物を含み得る。窒化物層は、窒化シリコン、窒化ゲルマニウム、窒化シリコンゲルマニウム（ＳｉＧｅＮ）、酸窒化シリコン（ＳｉＯＮ）、酸窒化ゲルマニウム（ＧｅＯＮ）、またはその組み合わせのうちの少なくとも一つを含み得る。酸化物層は、酸化シリコン、酸化ゲルマニウム、酸化シリコンゲルマニウム（ＳｉＧｅＯｘ）、酸窒化ゲルマニウム（ＧｅＯＮ）、酸窒化シリコン（ＳｉＯＮ）、またはその組み合わせのうちの少なくとも一つを含み得る。

【0018】

デバイス１は、ウェットまたはドライエッチングプロセスを経て、デバイス１の構造体にギャップ７を形成し得る。ドライエッチングプロセスは、ハロゲン化物剤、例えばフッ素または塩素系を利用し得る。フッ素エッチングプロセスは、例えば、ＮＦ３、ＣＨＦ、ＳＦ６、ＣＦ４、およびそれらの混合物を含み得る。ドライエッチングプロセスは、例えば、遠隔プラズマシステムを含み得る。ドライエッチング剤は、場合によっては酸素またはオゾンを含み得る。二重層を提供すること、および二重層内のギャップをエッチングすることは、十分な高さおよび十分な深さのギャップを有する構造体が製造されるまで繰り返され得る。ハロゲンのようなジクロリンは、エッチャントとして使用され得る。

【0019】

ギャップ７の表面は、例えば、ブロッキング酸化物１１、トラップ窒化ケイ素１３、トンネル酸化物１５、例えば、酸窒化シリコン（ＳｉＯＮ）層、およびチャネルポリシリコン層１７などの複数の層９を備え得る。電気特性は３Ｄ ＮＡＮＤデバイスの機能に非常に重要であり得る。例えば、チャネルポリシリコン層１７については、良好な導電率を有することが重要であり得る。ポリシリコン層１９は、酸化シリコン（ＳｉＯ）充填材で覆われ得る。

【0020】

チャネルポリシリコン層１７のための良好な導電層は、処理チャンバー内に基材３を位置付けることによって提供され得る。基材３は、３００～５００℃、好ましくは３１０～４５０℃、さらにより好ましくは３２０～４２０℃の第一の温度に加熱され得る。第一の前駆体は、処理チャンバー内に導入されて、第一の層を堆積させ得る。第一の前駆体がトリシラン（Ｓｉ_３Ｈ_８）であるとき、温度は、例えば３４０℃などの、３７０℃よりも低く選択され得る。第一の前駆体がジシラン（Ｓｉ_２Ｈ_６）であるとき、温度は、例えば４００℃などの、４１０℃よりも低く選択され得る。

【0021】

前駆体は、実質的にカーボンフリーであり得る。カーボンフリーの第一の前駆体は、実質的にカーボンフリーのシリコン層を堆積させ得る。実質的にカーボンフリーのシリコン層は、要求される良好な電気伝導度を得るのに役立ち得る。

【0022】

堆積された第一の層は、１～１０ナノメートル、好ましくは２～６ナノメートル、最も好ましくは約４ナノメートルの厚さを有し得る。堆積された第一の層は、非晶質であり得る。堆積された第一の層は、実質的にカーボンフリーであり得る。

【0023】

図２は、トリシランを使用した堆積温度の関数としての堆積させた層の水素含有量を示す。第一の層は、トリシランを使用して、５２０℃で堆積された場合０．０５ａｔ％（原子パーセント）超の水素、４５０℃で堆積された場合０．２ａｔ％超の水素、ならびに４１０℃で堆積された場合０．５ａｔ％超の水素を含み得る。水素含有量は、層が示されるように堆積され得る温度と相関し得る。第一の前駆体がトリシラン（Ｓｉ３Ｈ８）であるときに、例えば３４０℃などの３７０℃未満の温度では、水素含有量が、１ａｔ％超、またさらには２ａｔ％超であり得る。第一の層は、実質的にカーボンフリーの前駆体を使用して堆積され得る。第一の層は、従って、実質的にカーボンフリーであり得る。

【0024】

基材は、続いて４００～６００℃、好ましくは４１０～５５０℃、さらにより好ましくは４２０～５００℃の第二の温度に加熱され得る。第二の前駆体は、処理チャンバー内に導入されて、第二の層を堆積させ得る。第二の層は、第一の層上に堆積され得る。第二の前駆体がシラン（ＳｉＨ_４）であるとき、温度は、例えば、４６０℃または４３０℃など、４８０℃未満に選択され得る。

【0025】

第二の層は、３～３０ナノメートル、好ましくは６～２０ナノメートル、最も好ましくは約１２ナノメートルの厚さを有し得る。堆積された第二の層は、非晶質であり得る。堆積された第二の層は、例えば０．２～０．３ａｔ％の水素など、０．１～０．５％の水素を含み得る。

【0026】

あるいは、第一の層および第二の層は、一回で堆積されて単一の前駆体を有するシリコン層を形成し得る。例えば、基材を処理チャンバー内に配置すること、基材を３００～６００℃の温度に加熱すること、およびトリシラン前駆体を処理チャンバー内に導入してシリコン層を堆積することを含む、基材上にシリコン層を形成するための方法による。トリシランは、３００～６００℃の温度で、高水素ａｔ％を有するシリコン層を堆積する。

【0027】

基材は次に約６００～１２００℃、好ましくは６１０～８００、最も好ましくは６２０～７００℃の第三の温度に加熱して、第一の層および第二の層をアニールし得る。例えば、基材は、６５０℃に加熱されて第一の層および第二の層にアニールされ得る。アニールは、堆積が行われたのと同じ処理チャンバー内で達成され得る。基材はまた、アニール用の専用処理チャンバーに移動されるか、またさらにはアニール用の異なるツールに移動され得る。

【0028】

図３は、堆積させた層における粒子形成を示す。第一の層および／または第二の層は、基材を第三の温度に加熱した後にエピタキシャル粒子２１を含み得る。粒子２１は、５～３０ｎｍ、好ましくは１０～２０ｎｍの長さを有し得る。粒子形成は、層の電気伝導度を改善し得る。

【0029】

層は、集積回路内の電気チャネルとして機能し得る。層の電気特性は、第三の温度でのアニール後に改善され得る。層の電気伝導度は改善され得る。層は、電気伝導度が、その機能のために非常に重要であり得る３Ｄ ＮＡＮＤデバイスのチャネルポリとして使用され得る。層は、処理チャンバーを第三の温度に加熱した後に多結晶となり得る。

【0030】

第一および第二の前駆体はシリコン原子を含み得る。トリシランは、分子当たり三つのシリコン原子を有する。ジシランは、分子当たり二つのシリコン原子を有する。シランは、分子当たり一つのシリコン原子を有する。第一の前駆体はトリシランまたはジシランであり、そのため、シランである第二の前駆体よりもより多くの分子当たりのシリコン原子を有し得る。

【0031】

基材は、ギャップを有し得る。例えば、ギャップ７は、ウェットまたはドライエッチングプロセス（図１参照）中、デバイス１の第一の構造体に形成される。ギャップは、１～１００マイクロメートルの深さｄおよび、０．０１～１マイクロメートルの幅ｗを有し得る。第一の層および第二の層は、ギャップの表面上に提供され得る。第一の層および第二の層は、例えば３Ｄ ＮＡＮＤデバイスのポリチャネルに対して共に導電層を形成し得る。

【0032】

方法は、例えば、ハロゲン化物剤を含むエッチャントを処理チャンバーに提供することを含み得る。ギャップの均一性が十分でない場合、エッチャントは、ギャップの上部において、次いでギャップの底部において、より多くエッチングすることによって、均一性を向上させ得る。また、第一の層および／または第二の層によってギャップが上部で部分的に閉鎖されており、それゆえさらなる処理を妨げるとき、エッチャントは、エッチバックを引き起こしギャップの上部を部分的に開放し得る。また、第一の層および第二の層の厚さは、必要な厚さにエッチング（例えば、トリミング）され得る。

【0033】

エッチングは、例えば垂直炉のバッチ式反応器または枚葉式反応器を用いて達成され得る。炉が使用される場合、基材２１０は、２５～３００枚の基材を収容するためのスペースを有するボートに供給され得る。基材を有するボートは、反応器の反応チャンバー内に移動され得る。バッチ式または代替的に枚葉式反応器は、第一および第二の層を等方性エッチングするために気体のエッチャントを反応チャンバーに供給するように構成および配置されることができる。例えば、反応器は、ハロゲン化物を含む一つまたは複数の気体のエッチャントを反応チャンバーに供給するよう構成されてもよい。

【0034】

第一および／または第二の層をドライエッチングするために、ハロゲン化物は、三フッ化窒素（ＮＦ_３）、塩素（Ｃｌ_２）、塩化水素（ＨＣｌ）、フッ化水素（ＨＦ）、臭化水素（ＨＢｒ）、塩化ホウ素（ＢＣｌ_３）、フッ素（Ｆ_２）から選択され得る。反応器内の温度は、５００℃未満、３００～５００℃、好ましくは３３０～４５０℃に保持され得、反応器内の圧力は１Ｔｏｒｒ未満に保持され得る。反応チャンバーは、実質的にラジカルおよび／またはイオンがない状態に保持され得る。ドライエッチングプロセスは、例えば、遠隔プラズマシステムを含み得る。

【0035】

エッチャントは、第一の前駆体を処理チャンバー内に導入した後、しかし第二の前駆体を処理チャンバーに導入し第二の層を堆積する前に提供され得る。このようにして、比較的柔らかい第一の層は、比較的硬い第二の層が堆積する前にエッチングされ、エッチング速度が改善され得る。

【0036】

エッチャントはまた、第一の層の堆積中に処理チャンバー内に提供され得る。これは、第一の前駆体およびエッチャントが処理チャンバー内に選択的に導入されるように、第一の前駆体およびエッチャントが同時にまたは周期的に提供されるように、連続的に行われ得る。

【0037】

エッチャントは、第二の前駆体を処理チャンバーに導入した後、アニールの前に提供され得る。このようにして、第二の層は、アニールによって第二の層が硬化される前にエッチングされ得る。

【0038】

エッチャントはまた同様に、第二の層の堆積中に処理チャンバー内に提供され得る。これは、第二の前駆体およびエッチャントが処理チャンバー内に選択的に導入されるように、第二の前駆体およびエッチャントが同時にまたは周期的に提供されるように、連続的に行われ得る。

【0039】

第一の層または第二の層のドライエッチングは、例えば、３００～５００℃、好ましくは３７５～４５０℃の温度でＣｌ２を用いて行われ得る。第一の層および／または第二の層のエッチング速度は、ＣＬ２を用いて４１０℃で０．１～１０または約１ｎｍ／分であり得る。

【0040】

図４は、上部エッチングの適用後、ギャップ７（図１）の深さｄ上に堆積された層の均一性を示す。ギャップの底部１０％（ＢＴＭ）における第一の層と第二の層の厚さを、ギャップの上部１０％（ＴＯＰ）における第一の層と第二の層の厚さで割ることは、堆積均一性の良好な指標であり得る。図４では、例えば、比率１．１７に対応する、底部での層厚４４．５ｎｍおよび上部での３７．９ｎｍを読み取ることができる。この比率が０．７～１．３、好ましくは０．９～１．１である場合、堆積均一性は良好であり得る。ギャップの長さにわたって同じ電気特性を有するためには、良好な堆積均一性を有することが重要であり得る。３Ｄ ＮＡＮＤデバイスのチャネルポリとして使用される層の電気伝導率もまた良好であり得る。

【0041】

堆積工程には、シリコン前駆体、例えばシラン、ジシラン、トリシラン、クロロシラン、ジクロロシラン、トリクロロシラン、テトラクロロシラン、メチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、または上記の組み合わせの流れが含まれることができる。堆積工程には、ゲルマニウム前駆体、例えばゲルマン、ジゲルマン、ジクロロゲルマン、トリクロロゲルマン、テトラクロロゲルマン、ゲルマニウムアルコキシド、または上記の組み合わせの流れも含まれることができる。

【0042】

第一および／または第二の層の堆積はまた、垂直炉の反応チャンバー内でバッチ式に同時に複数の基材を用いて行われ得る。バッチ式では、複数の基材が、ウエハハンドラーでウエハボートに提供され得、ウエハボートは、垂直炉の処理チャンバー内にリフトで装填され得る。処理チャンバーは、第一の温度に加熱され得る。処理チャンバーは、０．０１～１Ｔｏｒｒ、最も好ましくは０．１～０．８Ｔｏｒｒの圧力にポンプダウンされ得る。第一の前駆体は処理チャンバー内に導入され、第一の層を基材上に堆積させ得る。一度に複数の、例えば２５～３００の基材など、基材をバッチ式に処理することは、処理に時間はかかるが、ツールの生産性は良好であるという利点を有する。これにより、堆積の間の圧力を低下させることが可能となり、結果としてギャップに堆積されるときに層の均一性が改善する。

【0043】

あるいは、第一の層および／または第二の層の堆積は、枚葉式反応器で一度に一つの基材を用いて行われ得る。このような反応器では、一度に一つの基材のみが処理チャンバーに適合する。処理チャンバー内の圧力は、十分な生産性を得るために１～１００Ｔｏｒｒであり得る。

【0044】

第一の層はまた、第二の層および後続の層のためのシード層として機能し得る。例えば、シード層は、トリシランを供給することによって堆積され得る。シード層は、例えば、アニール前にそれを非晶質に維持することによって、後続の層の品質および堆積を改善するのに役立ち得る。

【0045】

第一の層および／または第二の層は、例えば、原子層堆積（ＡＬＤ）プロセス、化学気相堆積（ＣＶＤ）プロセス、またはエピタキシャルプロセスによって堆積され得る。堆積工程は、熱反応、プラズマ反応、またはプラズマ強化反応によって生じ得る。

【0046】

任意で、第二の層が堆積した後、しかし第一の層および第二の層がアニールされる前、基材は、３００～５００℃、好ましくは３１０～４５０℃、さらにより好ましくは３２０～４２０℃の第四の温度に加熱され得、第一の前駆体または異なる前駆体が処理チャンバー内に再び導入されて、第三の層を堆積し得る。第三の層は、１～１０ナノメートル、好ましくは２～６ナノメートル、および最も好ましくは約３ナノメートルの厚さを有し得る。第一の層、第二の層、および第三の層は、その後、第三の温度でアニールされ得る。

【0047】

第一および第二の層は、炭素でドープされ得る。炭素ドーピングは、より大きな粒子の形成を改善させ得る。炭素ドーピングは、層における導電率を改善させ得る。第一の層および第二の層は、０．１～４％、好ましくは０．２～３％、さらにより好ましくは０．４～２％の炭素でドープされ得る。炭素ドーパントは、第一の前駆体および／または第二の前駆体を処理チャンバー内に導入する間に、前駆体を含む炭素の共流によって提供され得る。前駆体を含む炭素は、例えば、アルカンであり得る。アルカンは、エチレン（Ｃ２Ｈ４）であり得る。

【0048】

示され説明された特定の実施形態は、本発明およびその最良の形態の例示であり、態様および実施形態の範囲をなんら限定することを意図しない。実際、簡潔さのために、従来の製造、関連、調製、およびシステムの他の機能的態様を詳細に説明していない場合がある。多くの代替的もしくは追加の機能的関係、もしくは物理的接続は実際のシステムに存在してもよく、および／または幾つかの実施形態では存在しなくてもよい。

【0049】

本明細書に記載の構成および／または方法は本質的に例示的であり、これらの特定の実施形態または実施例は、数多くの変形が可能であるため、限定的な意味とみなされるべきではないと理解すべきである。本明細書に記載の特定のルーチンまたは方法は、任意の数の処理方策のうちの１つ以上を表す場合がある。それ故に、例示された様々な動作は、例示されるシーケンスで実施されてもよく、他のシーケンスで実施されてもよく、または場合によっては省略されてもよい。

【0050】

本開示の主題は、本明細書で開示される様々なプロセス、システム、及び構成、並びに他の特徴、機能、動作及び／又は特性の、全ての新規かつ自明でない組み合わせ及び部分的組合せ、並びにその任意の及び全ての均等物を含む。

【符号の説明】

【0051】

１ デバイス
３ 基材
７ ギャップ
９ 複数の層
１１ ブロッキング酸化物
１３ トラップ窒化ケイ素
１５ トンネル酸化物
１７ チャネルポリシリコン層
２１ エピタキシャル粒子

【図1】

【図2】

【図3】

【図4】

【外国語明細書】