特開 2022-94113 検査装置、検査方法および検査プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022094113

(43)【公開日】2022-06-24

(54)【発明の名称】検査装置、検査方法および検査プログラム

(51)【国際特許分類】

   G01N 21/956 20060101AFI20220617BHJP

   H01L 21/66 20060101ALI20220617BHJP

【ＦＩ】

G01N21/956 A

H01L21/66 J

H01L21/66 B

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2020206938

(22)【出願日】2020-12-14

(71)【出願人】

【識別番号】390021533

【氏名又は名称】ＡＪＳ株式会社

(71)【出願人】

【識別番号】303046277

【氏名又は名称】旭化成エレクトロニクス株式会社

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(72)【発明者】

【氏名】千々岩 由博

(72)【発明者】

【氏名】山内 祐樹

(72)【発明者】

【氏名】光武 正紹

【テーマコード（参考）】

2G051

4M106

【Ｆターム（参考）】

2G051AA51

2G051AB01

2G051AB02

2G051CA04

2G051CB01

2G051CB05

2G051DA07

2G051EB01

4M106AA01

4M106BA01

4M106BA04

4M106CA39

4M106DB18

4M106DD01

4M106DH50

4M106DJ18

4M106DJ20

4M106DJ23

4M106DJ27

(57)【要約】

【課題】半導体チップの検査を、人手を介さずに自動的に行うことを可能とする技術を提供すること。
【解決手段】ウェハ上に形成される半導体チップごとの外観検査を行う第１検査機から出力される、半導体チップの画像を取得する第１取得部と、半導体チップの電気的検査を行う第２検査機から出力される、ウェハ上に形成される半導体チップごとの欠陥有無を取得する第２取得部と、第１取得部で取得された画像を、画像上の欠陥を識別する学習済みモデルに入力することで得られる値に基づいて、画像に対応する半導体チップの欠陥有無を判定する判定部と、判定部で判定された欠陥有無と、第２取得部で取得された欠陥有無とに基づいて、ウェハ上に形成される半導体チップごとの欠陥有無を出力する出力部と、
を有する検査装置。
【選択図】図３

【特許請求の範囲】

【請求項1】

ウェハ上に形成される半導体チップごとの外観検査を行う第１検査機から出力される、半導体チップの画像を取得する第１取得部と、
半導体チップの電気的検査を行う第２検査機から出力される、前記ウェハ上に形成される半導体チップごとの欠陥有無を取得する第２取得部と、
前記第１取得部で取得された前記画像を、画像上の欠陥を識別する学習済みモデルに入力することで得られる値に基づいて、前記画像に対応する半導体チップの欠陥有無を判定する判定部と、
前記判定部で判定された欠陥有無と、前記第２取得部で取得された欠陥有無とに基づいて、前記ウェハ上に形成される半導体チップごとの欠陥有無を出力する出力部と、
を有する検査装置。

【請求項2】

前記第１取得部は、前記第１検査機によって外観に欠陥がある可能性があると判定された半導体チップの画像を取得し、
前記判定部は、前記画像に特定の欠陥以外の欠陥が存在しない場合、前記画像に対応する半導体チップには欠陥が無いと判定する、
請求項１に記載の検査装置。

【請求項3】

前記学習済みモデルから得られる値から、前記画像に対応する半導体チップの欠陥有無を判定する方法を定義する判定マスタを、半導体チップの製造プロセスごとに記憶する記憶部、を有し、
前記判定部は、指定された製造プロセスに対応する判定マスタを用いて、前記画像に対応する半導体チップの欠陥有無を判定する、
請求項１又は２に記載の検査装置。

【請求項4】

前記第１取得部は、前記第１検査機から第１座標で表される半導体チップの位置と前記画像とを取得し、
前記第２取得部は、前記第２検査機から第２座標で表される半導体チップの位置と欠陥有無を半導体チップごとに取得し、
前記出力部は、半導体チップごとの欠陥有無を出力する際、前記第１座標と前記第２座標とを相互に変換するための情報を用いて、前記判定部で欠陥があると判定された半導体チップと、前記第２取得部で取得した半導体チップごとの欠陥有無とを突合し、前記判定部及び前記第２検査機の少なくともいずれか一方で欠陥があるとされた半導体チップについては、欠陥があるものとして出力する、
請求項１～３のいずれか一項に記載の検査装置。

【請求項5】

前記第１取得部が取得した画像に対して欠陥有無のラベル付けがされた学習用データを用いて、前記学習済みモデルを再度学習させる学習部、を有する、
請求項１～４のいずれか一項に記載の検査装置。

【請求項6】

ウェハ上に形成される半導体チップごとの外観検査を行う第１検査機から出力される、半導体チップの画像を取得するステップと、
半導体チップの電気的検査を行う第２検査機から出力される、前記ウェハ上に形成される半導体チップごとの欠陥有無を取得するステップと、
前記画像を取得するステップで取得された前記画像を、画像上の欠陥を識別する学習済みモデルに入力することで得られる値に基づいて、前記画像に対応する半導体チップの欠陥有無を判定するステップと、
前記判定するステップで判定された欠陥有無と、前記欠陥有無を取得するステップで取得された欠陥有無とに基づいて、前記ウェハ上に形成される半導体チップごとの欠陥有無を出力するステップと、
を含む検査方法。

【請求項7】

コンピュータに、
ウェハ上に形成される半導体チップごとの外観検査を行う第１検査機から出力される、半導体チップの画像を取得するステップと、
半導体チップの電気的検査を行う第２検査機から出力される、前記ウェハ上に形成される半導体チップごとの欠陥有無を取得するステップと、
前記画像を取得するステップで取得された前記画像を、画像上の欠陥を識別する学習済みモデルに入力することで得られる値に基づいて、前記画像に対応する半導体チップの欠陥有無を判定するステップと、
前記判定するステップで判定された欠陥有無と、前記欠陥有無を取得するステップで取得された欠陥有無とに基づいて、前記ウェハ上に形成される半導体チップごとの欠陥有無を出力するステップと、
を実行させるためのプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、検査装置、検査方法および検査プログラムに関する。

【背景技術】

【0002】

半導体の製造プロセスでは、各種の検査装置を利用することで、製造中の半導体チップに生じる欠陥の有無を検査している。例えば、特許文献１には、電子部品の加工面において、チッピングが生じた領域と膜剥がれが生じた領域とを判別することができる電子部品の外観検査装置が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１８－１９７６９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

現在行われている半導体の製造プロセスでは、外観検査を行う際、最終判断を熟練作業者による目視に頼っていることが多い。しかしながら、目視による判断は効率的とは言えず、作業者による判断のばらつきも生じる可能性がある。

【0005】

そこで、本発明は、半導体チップの検査を、人手を介さずに自動的に行うことを可能とする技術を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様に係る検査装置は、ウェハ上に形成される半導体チップごとの外観検査を行う第１検査機から出力される、半導体チップの画像を取得する第１取得部と、半導体チップの電気的検査を行う第２検査機から出力される、ウェハ上に形成される半導体チップごとの欠陥有無を取得する第２取得部と、第１取得部で取得された画像を、画像上の欠陥を識別する学習済みモデルに入力することで得られる値に基づいて、画像に対応する半導体チップの欠陥有無を判定する判定部と、判定部で判定された欠陥有無と、第２取得部で取得された欠陥有無とに基づいて、ウェハ上に形成される半導体チップごとの欠陥有無を出力する出力部と、を有する。

【発明の効果】

【0007】

本発明によれば、半導体チップの検査を、人手を介さずに自動的に行うことを可能とする技術を提供することができる。

【図面の簡単な説明】

【0008】

【図1】本実施形態に係る検査システムの一例を示す図である。

【図2】画像検査装置のハードウェア構成例を示す図である。

【図3】画像検査装置の機能ブロック構成例を示す図である。

【図4】本実施形態に係る画像検査装置が行う処理手順の一例を示すフローチャートである。

【図5】画像検査装置が欠陥有無を検出する際の処理手順を説明するための図である。

【図6】判定ロジックの一例を示す図である。

【図7】判定ロジックの一例を示す図である。

【図8】製造プロセスと欠陥との関係を説明する図である。

【図9】判定ロジックの一例を示す図である。

【図10】判定ロジックの一例を示す図である。

【図11】座標変換処理を説明するための図である。

【発明を実施するための形態】

【0009】

添付図面を参照して、本発明の実施形態について説明する。なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。以下の説明において、欠陥が存在すると判定することには、欠陥が必ず存在すると判定することのみならず、欠陥が存在する可能性がある／可能性が高いと推定することも含む。

【0010】

＜システム構成＞
図１は、本実施形態に係る検査システムの一例を示す図である。検査システム１は、外観検査機１０と、画像サーバ２０と、プローブ検査機３０と、検査装置４０とを含む。外観検査機１０と、画像サーバ２０と、プローブ検査機３０と、検査装置４０とは、無線又は有線の通信ネットワークＮを介して接続され、相互に通信を行うことができる。

【0011】

外観検査機１０は、カメラ等を用いてウェハを撮影した画像を分析することで、ウェハ上に形成された半導体チップの外観に何らかの欠陥が存在するか否かを判定する。外観検査機１０は、どのような方法で、何らかの欠陥が存在するか否かを判定してもよいが、例えば、ウェハ上で隣接する半導体チップの２枚のパターン画像を比較し、その差分を取ること等により、欠陥有無を識別することとしてもよい。ウェハ上に形成される半導体チップの配線パターンは同一であることから、欠陥が無い場合は、隣接する２枚のパターン画像は同一になるはずである。つまり、２枚の画像に差分が無ければ欠陥は無いと判定され、何らかの差分があれば、何らかの欠陥が存在する可能性があると判定されることになる。また、外観検査機１０は、何らかの欠陥が存在すると判定した画像を、当該画像に対応する半導体チップがウェハ上に存在する位置を示す情報に対応づけて、画像サーバ２０に格納する。外観検査機１０が画像サーバ２０に格納する画像は、半導体チップ全体の画像であってもよいし、半導体チップ全体の画像のうち、欠陥があると判定された一部の領域の画像であってもよい。

【0012】

画像サーバ２０は、外観検査機１０から出力された画像を格納する装置である。外観検査機１０から出力された画像は、画像サーバ２０内のデータベースに格納される。なお、本実施形態では、外観検査機１０は、出力する画像を、画像サーバ２０に代えて外観検査機１０が備える記憶装置に格納することとしてもよい。その場合、画像サーバ２０は検査システム１から省略されていてもよい。

【0013】

プローブ検査機３０は、半導体チップにプローブを接触させて電気的特性を測定することで、電気的な特性に関する半導体チップの欠陥有無を識別し、半導体チップごとの欠陥有無を示す情報を、各半導体チップがウェハ上に存在する位置を示す情報とともに出力する。プローブ検査機３０が検査する半導体チップは、外観検査機１０が検査する半導体チップと同一である。つまり、本実施形態において、ウェハ上の各半導体チップは、外観検査機１０とプローブ検査機３０の両方で検査される前提である。

【0014】

検査装置４０は、外観検査機１０にて外観に何らかの欠陥が存在すると判定された半導体チップの画像を、画像サーバ２０を介して取得し、当該画像を、半導体チップに生じ得る欠陥を撮影した多数の画像を用いて予め学習されたモデル（以下、「学習済みモデル」と言う。）に入力する。また、検査装置４０は、学習済みモデルから出力された値（欠陥の識別結果を示す確率値）に基づいて、半導体チップの外観における欠陥の有無を判定する。

【0015】

なお、検査装置４０において半導体チップの外観に欠陥が無いと判定することには、外観検査機１０にて何らかの欠陥があると判定されたものの実際には欠陥は存在しなかったということ加えて、半導体チップの外観に欠陥が存在するが、当該半導体チップの動作には影響しない微細な欠陥に過ぎないことから、実質的に欠陥は無いと判定することを含む。すなわち、検査装置４０は、半導体チップの外観に、半導体チップの動作上見過ごせない欠陥が存在するか否かを判定することとしてもよい。

【0016】

また、検査装置４０は、半導体チップの外観における欠陥の有無を判定した結果と、プローブ検査機３０により判定された半導体チップの電気的特性に関する欠陥有無とを突合することで、ウェハ上の半導体チップごとに欠陥の有無を出力する。例えば、検査装置４０は、検査装置４０及びプローブ検査機３０のうち少なくともいずれか一方で欠陥があると判定された場合、その半導体チップについては欠陥があるものとして出力する。

【0017】

検査装置４０からの出力結果は、検査装置４０と通信可能なパーソナルコンピュータやタブレット端末等の画面、又は、検査装置４０に接続されたディスプレイ等に表示される。

【0018】

＜ハードウェア構成＞
図２は、検査装置４０のハードウェア構成例を示す図である。検査装置４０は、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphical processing unit）等のプロセッサ１１、メモリ、ＨＤＤ（Hard Disk Drive）及び／又はＳＳＤ（Solid State Drive）等の記憶装置１２、有線又は無線通信を行う通信ＩＦ（Interface）１３、入力操作を受け付ける入力デバイス１４、及び情報の出力を行う出力デバイス１５を有する。入力デバイス１４は、例えば、キーボード、タッチパネル、マウス及び／又はマイク等である。出力デバイス１５は、例えば、ディスプレイ、タッチパネル及び／又はスピーカ等である。

【0019】

検査装置４０は、１又は複数の物理的なサーバ等から構成されていてもよいし、ハイパーバイザー（hypervisor）上で動作する仮想的なサーバを用いて構成されていてもよいし、クラウドサーバを用いて構成されていてもよい。

【0020】

＜機能ブロック構成＞
図３は、検査装置４０の機能ブロック構成例を示す図である。検査装置４０は、記憶部１００と、第１取得部１０１と、第２取得部１０２と、判定部１０３と、出力部１０４と、学習部１０５とを含む。記憶部１００は、検査装置４０が備える記憶装置１２を用いて実現することができる。また、第１取得部１０１と、第２取得部１０２と、判定部１０３と、出力部１０４と、学習部１０５とは、検査装置４０のプロセッサ１１が、記憶装置１２に記憶されたプログラムを実行することにより実現することができる。また、当該プログラムは、記憶媒体に格納することができる。当該プログラムを格納した記憶媒体は、コンピュータ読み取り可能な非一時的な記憶媒体（Non-transitory computer readable medium）であってもよい。非一時的な記憶媒体は特に限定されないが、例えば、ＵＳＢメモリ又はＣＤ－ＲＯＭ等の記憶媒体であってもよい。

【0021】

記憶部１００は、学習済みモデル１００ａに関するデータと、判定マスタ情報１００ｂと、座標変換情報１００ｃとを記憶する。学習済みモデル１００ａは、画像を入力すると、画像に欠陥が存在する可能性を示す値（確率値）を出力する。学習済みモデル１００ａは、目的変数が、画像に特定の欠陥が存在する／しないの２値であるモデル（２値分類を行うモデル）であってもよい。若しくは、目的変数が、画像に複数の欠陥の種別のうちどの種別の欠陥が存在するのかを出力するモデル（多クラス分類を行うモデル）であってもよい。

【0022】

判定マスタ情報１００ｂは、半導体チップの画像を入力した学習済みモデル１００ａから得られる値（確率値）に基づいて、半導体チップの外観に欠陥が存在するか否かを判定する判定ロジック（判定方法）を定義する情報である。本実施形態では、当該判定ロジックを、判定マスタ情報１００ｂを用いて定義するようにしてもよい。これにより、判定マスタ情報１００ｂを変更することで、判定ロジックを任意に変更することが可能となる。また、判定マスタ情報１００ｂは、半導体チップの製造プロセスごとに異なる判定マスタが定義されていてもよい。

【0023】

座標変換情報１００ｃは、外観検査機１０で、ウェハ上における各半導体チップの位置を示す二次元座標（第１座標）の値と、プローブ検査機３０内で、ウェハ上における各半導体チップの位置を示す二次元座標（第２座標）の値とを相互に変換するための情報である。

【0024】

本実施形態では、外観検査機１０が各半導体チップの位置を示すために用いる二次元座標と、プローブ検査機３０が各半導体チップの位置を示すために用いる二次元座標とは、異なる座標であってもよい。外観検査機１０とプローブ検査機３０とが異なるメーカーの製品である場合、外観検査機１０で使用される座標系とプローブ検査機３０で使用される座標系は異なると想定されるためである。

【0025】

第１取得部１０１は、ウェハ上に形成される半導体チップごとの外観検査を行う外観検査機１０（第１検査機）から出力される、外観検査機１０において、何らかの欠陥が存在すると判定された半導体チップの画像を、画像サーバ２０を介して取得する。

【0026】

第２取得部１０２は、半導体チップの電気的検査を行うプローブ検査機３０（第２検査機）から出力される、ウェハ上に形成される半導体チップごとの電気的な欠陥の有無を取得する。

【0027】

判定部１０３は、第１取得部１０１で取得された画像を、画像上の欠陥を識別する学習済みモデル１００ａに入力することで得られる値に基づいて、当該画像に対応する（写っている）半導体チップの外観上の欠陥有無を判定する。なお、判定部１０３は、学習済みモデル１００ａから得られる値を用いて、半導体チップに存在する欠陥の種別を識別し、識別した欠陥の種別に、特定の欠陥以外の欠陥が存在する場合（つまり半導体チップの動作上見過ごせない欠陥である場合）に、当該半導体チップは欠陥があると判定し、特定の欠陥以外の欠陥は存在しない場合（欠陥が存在するが半導体チップの動作上問題のない欠陥である場合）に、当該半導体チップは欠陥がないと判定するようにしてもよい。

【0028】

また、判定部１０３は、学習済みモデル１００ａから出力される値を、製造プロセスごとに用意される判定マスタ情報１００ｂで定義される判定ロジックに従って処理することで、半導体チップにおける欠陥の有無を判定するようにしてもよい。

【0029】

出力部１０４は、判定部１０３で判定された外観上の欠陥有無と、第２取得部１０２で取得された電気的な欠陥有無とに基づいて、ウェハ上に形成される半導体チップごとの欠陥有無を出力する。出力部１０４は、Ｗｅｂサーバ機能を備えており、Ｗｅｂブラウザを備える端末からのアクセスを受けた場合に、半導体チップごとの欠陥有無を示すＷｅｂ画面データを当該端末に送信するようにしてもよい。

【0030】

学習部１０５は、第１取得部１０１が取得した画像に対して、ユーザにより欠陥有無のラベル付けがされた学習用データを用いて、学習済みモデル１００ａを追加学習させる。学習部１０５により学習済みモデル１００ａを追加学習させることで、学習済みモデル１００ａの識別能力を高めることが可能になる。

【0031】

＜処理手順＞
図４は、本実施形態に係る検査装置４０が行う処理手順の一例を示すフローチャートである。

【0032】

ステップＳ１０で、第１取得部１０１は、外観検査機１０から、外観に何らかの欠陥が存在すると判定された半導体チップの画像を、画像サーバ２０を介して取得する。より詳細には、第１取得部１０１は、外観検査機１０から、外観検査機１０が用いる二次元座標（第１座標）で表される半導体チップの位置と、外観検査機１０にて欠陥が存在すると判定された半導体チップの画像とを対応づけた情報を取得する。画像サーバ２０には、外観検査機１０にて欠陥が存在すると判定された半導体チップの画像及び当該半導体チップの位置を示す情報が１以上格納されており、第１取得部１０１は、複数の半導体チップの画像及び当該位置を示す情報を複数まとめて取得することとしてもよい。第１取得部１０１が取得する半導体チップの画像は、半導体チップ全体の画像であってもよいし、半導体チップのうち欠陥が存在する可能性のある領域の画像であってもよい。

【0033】

ステップＳ１１で、判定部１０３は、外観検査機１０から取得した半導体チップの画像を、学習済みモデル１００ａに入力する。学習済みモデル１００ａが、入力された画像に特定の欠陥が存在するか否かを示す２値モデルである場合、学習済みモデル１００ａは、入力された画像に特定の欠陥が存在する可能性を示す値（確率値）を出力する。一方、学習済みモデル１００ａが多クラス分類モデルである場合、学習済みモデル１００ａは、入力された画像に欠陥が存在するか否かを示す確率値を、検出可能な欠陥の種別ごとに出力する。また、判定部１０３は、学習済みモデル１００ａから出力される確率値に基づいて、半導体チップに欠陥があるのか否かを判定する。

【0034】

ステップＳ１２で、第２取得部１０２は、プローブ検査機３０（第２検査機）から、プローブ検査機３０が用いる二次元座標（第２座標）で表される半導体チップの位置と欠陥有無とを対応づけた情報を、半導体チップごとに取得する。

【0035】

ステップＳ１３で、出力部１０４は、ステップＳ１１の処理手順で判定部１０３が判定した欠陥有無と、ステップＳ１２の処理手順でプローブ検査機３０から取得した欠陥有無とをマージし、マージした結果を最終的な判定結果としてディスプレイ等に出力する。例えば、出力部１０４は、判定部１０３及びプローブ検査機３０の少なくともいずれか一方で欠陥があるとされた半導体チップを、欠陥がある半導体チップとして判定結果を出力するようにしてもよい。これに限定されず、出力部１０４は、判定部１０３及びプローブ検査機３０の両方で欠陥があるとされた半導体チップを、欠陥がある半導体チップとして判定結果を出力するようにしてもよい。

【0036】

（欠陥有無の検出）
図５は、検査装置４０が欠陥有無を検出する際の処理手順の概要を説明するための図である。以下、図４のステップＳ１１における処理手順を具体的に説明する。

【0037】

まず、外観検査機１０は、ウェハＷ１０に形成された半導体チップを撮影した画像に基づいて、各半導体チップに何らかの欠陥がある可能性を判定する。外観検査機１０が画像サーバ２０に格納する画像は、半導体チップ全体の画像であってもよいし、半導体チップ全体の画像のうち、欠陥がある可能性があると判定した部分を切り出した領域の画像であってもよい。以下の説明では、ウェハＷ１０上の半導体チップＴ１０～Ｔ１３は、外観検査機１０にて何らかの欠陥が存在する可能性があると判定されたものとする。また、外観検査機１０は、欠陥が存在する可能性があると判定した一部領域の画像を画像サーバ２０に格納するものとする。なお、図５の例における画像Ｔ１０－１及び画像Ｔ１０－２は、半導体チップＴ１０全体の画像のうち、欠陥がある可能性があると判定された一部領域の画像に対応する。

【0038】

続いて、検査装置４０は、画像サーバ２０から画像Ｔ１０－１を取得し、取得した画像を、学習済みモデル１００ａに入力可能なサイズの複数の画像に区切り、区切った画像を、順に学習済みモデル１００ａに入力することで、当該画像に存在する欠陥を識別する。また、検査装置４０は、学習済みモデル１００ａから出力される値に対し、所定の判定ロジックを適用することで、半導体チップにおける欠陥の有無を判定する。検査装置４０は、画像Ｔ１０－２についても同様の処理を行う。

【0039】

検査装置４０は、半導体チップに対して外観検査機１０が出力した１以上の画像について、１以上の画像のうち少なくとも１つの画像に欠陥があると判定した場合、当該半導体チップに欠陥があると判定する。一方、１以上の画像全てに欠陥がないと判定した場合、当該半導体チップに欠陥は無いと判定する。

【0040】

図５の例では、画像Ｔ１０－１は、縦方向及び横方向にそれぞれ８等分した、座標（０，０）～（７，７）で示される６４個の画像に区切られる。検査装置４０は、当該６４個の画像の各々を、順に学習済みモデル１００ａに入力することで、６４個の画像各々について、各画像に存在する欠陥を識別する。

【0041】

例えば画像Ｔ１０－１－１には欠陥Ｅ１０が存在している。この場合、検査装置４０は、学習済みモデル１００ａから出力される値に基づき、画像Ｔ１０－１－１には欠陥Ｅ１０が存在することを認識する。

【0042】

（欠陥有無の判定ロジック）
図６は、検査装置４０が半導体チップの欠陥有無を判定する際に用いる判定ロジックの一例を示す図である。図６の例では、学習済みモデル１００ａは、画像上に欠陥Ａが存在する確率を出力するものとする。また、欠陥Ａは、半導体チップの動作には影響を与えない微細な異物であるものと仮定する。また、外観検査機１０から出力された１つの画像に欠陥が存在する数は、多くても１つであることが経験的に分かっているものとする。

【0043】

図６の例では、第１取得部１０１は、外観検査機１０によって外観に欠陥がある可能性があると判定された半導体チップの画像を取得する。また、検査装置４０の判定部１０３は、画像に欠陥Ａ（特定の欠陥）以外の欠陥が存在しない場合、当該画像に対応する半導体チップには欠陥が無い（正確には欠陥は存在するが、見過ごしても問題のない欠陥しか存在しない）と判定する。

【0044】

「欠陥検知数」は、外観検査機１０から出力された画像内に、欠陥Ａがいくつ存在する可能性があるのかを示している。より具体的には、外観検査機１０から出力された画像を区切った複数の画像の各々を学習済みモデル１００ａに入力した際に、欠陥Ａが存在する確率が所定の閾値（以下、「第一閾値」とも言う。）以上であった画像の数を示している。例えば、図５の例では、外観検査機１０から出力された画像は、座標（０，０）～（７，７）で示される６４個の画像に区切られる。従って、当該６４個の画像のうち、欠陥Ａが存在する確率が第一閾値以上であった画像の数が、外観検査機１０から出力された画像内に存在する可能性のある欠陥Ａの数を示すことになる。

【0045】

「欠陥が存在する確率」は、欠陥Ａが存在する確率が所定の閾値以上であった画像について、当該確率が閾値Ｐｔ（以下、「第二閾値」とも言う。）以上であるのか否かを判別することを示している。なお、第二閾値（閾値Ｐｔ）は、第一閾値よりも大きい値である。第一閾値及び第二閾値の値は特に限定されないが、例えば、第一閾値は８０％、第二閾値は９５％などとすることが考えられる。

【0046】

「判定」は、判定対象の半導体チップ（より詳細には、半導体チップのうち外観検査機１０から出力された画像の部分）について、欠陥があると判定するのか否かを示す。「欠陥有り」は半導体チップの動作上、見過ごせない欠陥があると判定することを示し、「欠陥無し」は見過ごしても問題ない欠陥であると判定することを示している。

【0047】

図６の例では、「欠陥検知数」が０の場合、判定結果は「欠陥有り」に設定されている。これは、半導体チップ上に存在する欠陥が欠陥Ａ以外であり、学習済みモデル１００ａで認識されなかった欠陥が存在する可能性が高いと考えられるためである。また、「欠陥検知数」が１であり、かつ、「欠陥が存在する確率」がＰｔ未満である場合、判定結果は「欠陥有り」に設定されている。これは、半導体チップ上に存在する欠陥が欠陥Ａ以外の可能性もあり得る（つまり、学習済みモデル１００ａが誤検知をしている可能性もあり得る）ためである。一方、「欠陥検知数」が１であり、かつ、「欠陥が存在する確率」がＰｔ以上である場合、判定結果は「欠陥無し」に設定されている。これは、半導体チップ上に存在する欠陥は欠陥Ａである可能性が非常に高く、半導体チップの動作には影響がないと考えられるためである。

【0048】

「欠陥検知数」が２以上の場合、判定結果は「欠陥有り」に設定されている。前述した通り、外観検査機１０から出力された１つの画像に欠陥が存在する個数は、多くても１つである。従って、欠陥Ａが２以上検出された場合、学習済みモデル１００ａが誤検知をしている可能性が考えられるためである。

【0049】

図７は、検査装置４０が半導体チップの欠陥有無を判定する際に用いる判定ロジックの一例を示す図である。図７の例では、学習済みモデル１００ａは、画像上に存在する結果について、欠陥の種別ごとに存在する確率を出力する、多クラス分類モデルであるものとする。図６とは異なり、外観検査機１０から出力された１つの画像に複数の欠陥が存在する可能性があるものとする。その他言及しない点は図６と同一でよい。

【0050】

「検知された欠陥種別」は、外観検査機１０から出力された画像内に存在する欠陥の種別を示している。より具体的には、外観検査機１０から出力された画像を区切った複数の画像の各々を学習済みモデル１００ａに入力した際に、確率が所定の閾値（第一閾値）以上であった欠陥の種別を示している。学習済みモデル１００ａが識別可能な欠陥の種別はどのような欠陥であってもよいが、例えば、異物（小）、異物（大）、キズ、ウォーターマーク、色むら、配線形成不良などが考えられる。

【0051】

図７の例では、「欠陥検知数」が０の場合、判定結果は「欠陥有り」に設定されている。これは、半導体チップ上に、学習済みモデル１００ａで認識されなかった欠陥が存在する可能性が高いと考えられるためである。また、「欠陥検知数」が１であり、検知された欠陥種別が欠陥Ａであり、かつ、「欠陥Ａが存在する確率」がＰｔ以上である場合、判定結果は「欠陥無し」に設定されている。これは、半導体チップ上に存在する欠陥は欠陥Ａである可能性が非常に高く、半導体チップの動作には影響がないと考えられるためである。また、「欠陥検知数」が１であり、検知された欠陥の種別が欠陥Ａであり、かつ、「欠陥が存在する確率」がＰｔ未満である場合、判定結果は「欠陥有り」に設定されている。これは、半導体チップ上に存在する欠陥は欠陥Ａ以外の可能性もあり得るためである。また、「欠陥検知数」が１の場合で、かつ、欠陥の種別が欠陥Ａ以外である場合、判定結果は「欠陥有り」に設定されている。これは、半導体チップに見逃せない欠陥が存在する可能性が高いためである。

【0052】

「欠陥検知数」が２以上であり、検知された全欠陥種別が欠陥Ａであり、かつ、「各欠陥Ａが存在する確率」がＰｔ以上である場合、判定結果は「欠陥無し」に設定されている。これは、半導体チップ上に存在する欠陥は欠陥Ａのみである可能性が非常に高く、半導体チップの動作には影響がないと考えられるためである。また、「欠陥検知数」が２以上であり、検知された全欠陥種別が欠陥Ａであるが、「欠陥Ａが存在する確率」がＰｔ未満である欠陥が１つ以上存在する場合、判定結果は「欠陥有り」に設定されている。これは、半導体チップ上に存在する欠陥は欠陥Ａ以外の可能性もあり得るためである。

【0053】

また、「欠陥検知数」が２以上であり、かつ、検知された欠陥種別に欠陥Ａ以外の欠陥が１つ以上含まれる場合、判定結果は「欠陥有り」に設定されている。これは、半導体チップに見逃せない欠陥が存在する可能性が高いと考えられるためである。

【0054】

（製造プロセスに応じた判定ロジックの適用）
本実施形態では、製造プロセスに応じて判定ロジックを変更するようにしてもよい。図８は、製造プロセスと欠陥との関係を説明する図である。図８の例では、欠陥Ａは異物（小）であるものとする。また、画像ＳＡ１０に及び画像ＳＡ１１は、製造プロセスＸで形成される配線の例を示しており、画像ＳＡ２０に及び画像ＳＡ２０は、製造プロセスＸとは異なる製造プロセスＹで形成される配線の例を示している。

【0055】

画像ＳＡ１０に及び画像ＳＡ１１では、２本の配線の間に、異物Ｄ１０及び異物Ｄ１１が存在する。しかしながら、異物の直径は、２本の配線の間の距離よりも小さいことから、異物が存在することで２本の配線がショートすることは無い。従って、製造プロセスＸでは、仮に異物Ｄ１０及び異物Ｄ１１が存在していても、半導体チップの動作には影響がないと判断することができる。

【0056】

一方、画像ＳＡ２０及び画像ＳＡ２１の例では、異物Ｄ２０及び異物Ｄ２１は、配線間の距離よりも大きいことから、異物が存在することで配線がショートしている。従って、製造プロセスＹでは、異物Ｄ２０及び異物Ｄ２１は、半導体チップの動作に影響を与える欠陥である。

【0057】

このように、同一の欠陥であっても、製造プロセスの違いにより、最終的に欠陥と判定すべきか否かが変わることになる。そこで、検査装置４０は、製造プロセス毎に適用する判定マスタ情報を切り替えることで、製造プロセスごとに判定ロジックを変更するようにしてもよい。より具体的には、記憶部１００には、学習済みモデル１００ａから得られる値から、画像に対応する半導体チップの欠陥有無を判定する方法を定義する判定マスタを、半導体チップの製造プロセスごとに記憶し、判定部１０３は、指定された製造プロセスに対応する判定マスタを用いて、画像に対応する半導体チップの欠陥有無を判定するようにしてもよい。

【0058】

図９及び図１０は、検査装置４０が半導体チップの欠陥有無を判定する際に用いる判定ロジックの一例を示す図である。図９は、製造プロセスＡに対応する判定マスタＡで定義される判定ロジックであり、図１０は、製造プロセスＢに対応する判定マスタＢで定義される判定ロジックである。

【0059】

また、製造プロセスＡでは、欠陥Ａ及びＢは、半導体チップの動作には影響を与えない欠陥であるとする。また、製造プロセスＢでは、欠陥Ａは、半導体チップの動作には影響を与えない欠陥であるが、欠陥Ｂは、半導体チップの動作に影響を与える欠陥であるものとする。

【0060】

図９及び図１０の例では、学習済みモデル１００ａは、画像上に存在する結果について、欠陥Ａ～欠陥Ｄごとに存在する確率を出力する、多クラス分類モデルであるものとする。また、「検知された欠陥種別」は、外観検査機１０から出力された画像を区切った複数の画像の各々を学習済みモデル１００ａに入力した際に最も可能性の高い欠陥（つまり、確率値が最も高い欠陥）として出力された、欠陥の種別を示している。

【0061】

図９の例では、検知された欠陥の種別が欠陥Ａ及び欠陥Ｂのみである場合、判定結果は「欠陥無し」に設定され、それ以外の場合については「欠陥有り」に設定されている。一方、図１０の例では、図９とは異なり、検知された欠陥の種別が欠陥Ａのみである場合、判定結果は「欠陥無し」に設定され、それ以外の場合については「欠陥有り」に設定されている。このように、判定マスタ情報で定義される判定ロジックを変更することで、製造プロセスごとに、欠陥有無の判定ロジックを変更することが可能になる。

【0062】

なお、判定マスタ情報１００ｂは、必ずしも製造プロセスに対応づけられている必要はない。例えば図６及び図７に示す判定ロジックを、判定マスタ情報１００ｂで定義するようにしてもよい。これにより、判定マスタ情報１００ｂを変更することで、判定部１０３が行う判定ロジックを容易に変更することが可能になる。

【0063】

（座標変換処理）
図１１は、座標変換処理を説明するための図である。図１１を用いて、外観検査機１０で用いられる座標系とプローブ検査機３０で用いられる座標系が異なる場合に、出力部１０４が、判定部１０３が判定した欠陥有無と、プローブ検査機３０から取得した欠陥有無とをマージして出力する際の具体例を説明する。なお、検査装置４０は、外観検査機１０で用いられる座標系をそのまま用いるものとする。

【0064】

図１１のＡは、外観検査機１０で用いられる二次元座標（第１座標）の例を示しており、ウェハの左下（第１位置）を基準として各半導体チップの位置が特定される。また、図１１のＢは、プローブ検査機３０で用いられる二次元座標（第２座標）の例を示しており、ウェハの中心（第２位置）を基準とする二次元座標を用いて各半導体チップの位置が特定される。

【0065】

また、図１１のＡにおける座標（１、２）、座標（４、２）、座標（２、６）及び座標（６、５）の半導体チップは、検査装置４０で欠陥があると判定された半導体チップであり、図１１のＢにおける座標（－１、－１）、座標（０、－２）及び座標（４、２）の半導体チップは、プローブ検査機３０で欠陥があると判定された半導体チップであるとする。また、座標変換情報１００ｃには、外観検査機１０が用いる二次元座標（Ｘ，Ｙ）のＸ及びＹの値をそれぞれ４ずつ減算した座標（Ｘ－４、Ｙ－４）が、プローブ検査機３０で用いられる二次元座標と等しくなることを示す情報が格納されているものとする。

【0066】

まず、出力部１０４は、判定部１０３で欠陥があると判定された半導体チップの座標を、座標変換情報１００ｃに従ってプローブ検査機３０で用いられる座標に変換する。具体的には、座標（１、２）、座標（４、２）、座標（２、６）及び座標（６、５）の半導体チップの座標は、それぞれ、座標（－３、－２）、座標（０、－２）、座標（－２、２）及び座標（２、１）に変換される。

【0067】

続いて、出力部１０４は、判定部１０３で欠陥があると判定された半導体チップと、プローブ検査機３０から取得した半導体チップごとの欠陥有無とを突合し、判定部１０３及びプローブ検査機３０の少なくともいずれか一方で欠陥があるとされた半導体チップについては、欠陥があるものとして出力する。具体的には、図１１のＣに示すように、出力部１０４は、座標（－３、－２）、座標（０、－２）、座標（－２、２）、座標（２、１）、座標（－１、－１）及び座標（４、２）の半導体チップについては、欠陥があるものとして出力する。

【0068】

＜まとめ＞
以上説明した実施形態によれば、検査装置４０は、画像上の欠陥を識別する学習済みモデルを用いることで、外観検査機１０から出力された画像に存在する欠陥の有無を判定するようにした。これにより、半導体の検査を、人手を介さずに自動的に行うことが可能になる。

【0069】

また、検査装置４０は、外観検査機１０により欠陥が存在すると判定された半導体チップの画像について、当該画像に特定の欠陥が存在するか否かを更に判定し、特定の欠陥が存在する場合、半導体チップには欠陥が存在しないと判定するようにした。これにより、外観検査機１０により欠陥が存在すると判定された半導体チップであっても、検出された特定の欠陥が、製造プロセス上問題にはならないような欠陥である場合、当該半導体チップには欠陥が存在しないと判定することが可能になる。

【0070】

また、検査装置４０は、製造プロセスごとに判定ロジックを定義した判定マスタ情報を用いて、製造プロセス毎に、欠陥有無を判定するロジックを変更するようにした。半導体チップの製造プロセスにおいては、製造プロセスごとに、各欠陥種別についての重み（問題視される度合い）が異なることが考えられる。また、当該重みは、将来得られる知見等により変更されることが考えられる。更に、新たな欠陥種別が発生又は確認されることも考えられる。判定マスタ情報を用いることで、製造プロセスに応じて、判定ロジックを柔軟に変更することができるため、当該状況変化に対して適切に対応することが可能になる。

【0071】

以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。実施形態で説明したフローチャート、シーケンス、実施形態が備える各要素並びにその配置、材料、条件、形状及びサイズ等は、例示したものに限定されるわけではなく適宜変更することができる。また、異なる実施形態で示した構成同士を部分的に置換し又は組み合わせることが可能である。

【符号の説明】

【0072】

１…検査システム、１０…外観検査機、２０…画像サーバ、３０…プローブ検査機、４０…検査装置、１００…記憶部、１０１…第１取得部、１０２…第２取得部、１０３…判定部、１０４…出力部、１０５…学習部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】