ホーム > 特許ランキング > インテル・コーポレーション
知財求人 - 知財ポータルサイト「IP Force」
特開2022-94923マルチソケットプラットフォーム用のアプリケーション認識による優れた過電流保護
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022094923
(43)【公開日】2022-06-27
(54)【発明の名称】マルチソケットプラットフォーム用のアプリケーション認識による優れた過電流保護
(51)【国際特許分類】
G06F 1/30 20060101AFI20220620BHJP
G06F 1/324 20190101ALI20220620BHJP
G06F 1/3287 20190101ALI20220620BHJP
【ＦＩ】
G06F1/30
G06F1/324
G06F1/3287
【審査請求】未請求
【請求項の数】26
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2021175197
(22)【出願日】2021-10-27
(31)【優先権主張番号】17/122,693
(32)【優先日】2020-12-15
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】591003943
【氏名又は名称】インテル・コーポレーション
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】ラジェシュ プーアナチャンドラン
(72)【発明者】
【氏名】ラジェンドラクマール チンナイヤン
(72)【発明者】
【氏名】ヴィンセント ジマー
(72)【発明者】
【氏名】ラヴィキラン チャッカ
【テーマコード（参考）】
5B011
【Ｆターム（参考）】
5B011EA02
5B011GG06
5B011JA12
5B011LL13
(57)【要約】 （修正有）
【課題】コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出することと、電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、設定可能な過電流保護ポリシーに基づいた保護措置を自動的に取ることと、を行う技術を供給するコンピューティングシステム、半導体装置、装置及びコンピュータ可読記憶媒体を提供する。
【解決手段】保護措置は、コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した電圧レギュレータと結合されているプロセッサの周波数のスロットル、１又は複数の追加のプロセッサから切り離したプロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行又はプロセッサから追加のプロセッサのうち少なくとも１つへのワークロード移行の開始のうち１又は複数を含む。
【選択図】図５
【解決手段】保護措置は、コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した電圧レギュレータと結合されているプロセッサの周波数のスロットル、１又は複数の追加のプロセッサから切り離したプロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行又はプロセッサから追加のプロセッサのうち少なくとも１つへのワークロード移行の開始のうち１又は複数を含む。
【選択図】図５
【特許請求の範囲】
【請求項1】
コンピューティングシステムであって、
電圧レギュレータと、前記電圧レギュレータと結合されているプロセッサとを有する１又は複数の回路ボードと、
１又は複数の基板と結合されているロジックとを備え、
前記ロジックは、
前記電圧レギュレータと関連付けられた過電流状態を検出することと、
前記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、
前記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを行い、
前記保護措置は、前記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した前記プロセッサの周波数スロットル、前記１又は複数の追加のプロセッサから切り離した前記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、前記プロセッサから前記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
コンピューティングシステム。
電圧レギュレータと、前記電圧レギュレータと結合されているプロセッサとを有する１又は複数の回路ボードと、
１又は複数の基板と結合されているロジックとを備え、
前記ロジックは、
前記電圧レギュレータと関連付けられた過電流状態を検出することと、
前記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、
前記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを行い、
前記保護措置は、前記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した前記プロセッサの周波数スロットル、前記１又は複数の追加のプロセッサから切り離した前記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、前記プロセッサから前記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
コンピューティングシステム。
【請求項2】
前記１又は複数の基板と結合されている前記ロジックは、前記１又は複数の回路ボードの電源を切ることをバイパスする、請求項１に記載のコンピューティングシステム。
【請求項3】
前記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、請求項１又は２に記載のコンピューティングシステム。
【請求項4】
ベースボード管理コントローラ（ＢＭＣ）をさらに備え、
前記１又は複数の基板と結合されている前記ロジックは、アウト・オブ・バンドチャネルを介して、前記対応するＳＭＩ処理能力を前記ＢＭＣに供給する、請求項３に記載のコンピューティングシステム。
前記１又は複数の基板と結合されている前記ロジックは、アウト・オブ・バンドチャネルを介して、前記対応するＳＭＩ処理能力を前記ＢＭＣに供給する、請求項３に記載のコンピューティングシステム。
【請求項5】
前記過電流状態と関連付けられたテレメトリ情報を収集するＳＭＩ転送モニタ（ＳＴＭ）をさらに備え、前記１又は複数の基板と結合されている前記ロジックは、前記１又は複数のテレメトリ閾値を前記ＳＴＭに供給し、前記データセンタ・フリート・マネージャー通知は、前記テレメトリ情報を有し、前記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、請求項１から４のいずれか一項に記載のコンピューティングシステム。
【請求項6】
主回路ボードをさらに備え、前記主回路ボードは、ベースボード管理コントローラ（ＢＭＣ）を有し、前記１又は複数の回路ボードは、副回路ボードを有し、前記保護措置は、前記ＢＭＣにより取られる、請求項１から５のいずれか一項に記載のコンピューティングシステム。
【請求項7】
１又は複数の基板と、
前記１又は複数の基板と結合されているロジックと
を備え、
前記ロジックは、設定可能なロジック又は機能固定型ハードウェアロジックのうち１又は複数に少なくとも部分的に実装され、前記１又は複数の基板と結合されている前記ロジックは、
コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出することと、
前記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、
前記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを行い、
前記保護措置は、前記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した前記電圧レギュレータと結合されているプロセッサの周波数スロットル、前記１又は複数の追加のプロセッサから切り離した前記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、前記プロセッサから前記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
半導体装置。
前記１又は複数の基板と結合されているロジックと
を備え、
前記ロジックは、設定可能なロジック又は機能固定型ハードウェアロジックのうち１又は複数に少なくとも部分的に実装され、前記１又は複数の基板と結合されている前記ロジックは、
コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出することと、
前記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、
前記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを行い、
前記保護措置は、前記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した前記電圧レギュレータと結合されているプロセッサの周波数スロットル、前記１又は複数の追加のプロセッサから切り離した前記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、前記プロセッサから前記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
半導体装置。
【請求項8】
前記１又は複数の基板と結合されている前記ロジックは、前記コンピューティングシステム内の１又は複数の回路ボードの電源を切ることをバイパスする、請求項７に記載の半導体装置。
【請求項9】
前記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、請求項７又は８に記載の半導体装置。
【請求項10】
前記１又は複数の基板と結合されている前記ロジックは、アウト・オブ・バンドチャネルを介して、前記対応するＳＭＩ処理能力を、ベースボード管理コントローラに供給する、請求項９に記載の半導体装置。
【請求項11】
前記１又は複数の基板と結合されている前記ロジックは、前記１又は複数のテレメトリ閾値をＳＭＩ転送モニタ（ＳＴＭ）に供給し、前記ＳＴＭは、前記過電流状態と関連付けられたテレメトリ情報を収集し、前記データセンタ・フリート・マネージャー通知は、前記テレメトリ情報を含み、前記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、請求項７から１０のいずれか一項に記載の半導体装置。
【請求項12】
前記保護措置は、前記コンピューティングシステム内の主回路ボード上のベースボード管理コントローラにより行われ、前記電圧レギュレータは、前記コンピューティングシステム内の副回路ボード上に存在する、請求項７から１１のいずれか一項に記載の半導体装置。
【請求項13】
コンピューティングシステムに、
コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出する手順と、
前記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別する手順と、
前記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取る手順とを実行させるための、コンピュータプログラムであって、
前記保護措置は、前記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した前記電圧レギュレータと結合されているプロセッサの周波数のスロットル、前記１又は複数の追加のプロセッサから切り離した前記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、前記プロセッサから前記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
コンピュータプログラム。
コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出する手順と、
前記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別する手順と、
前記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取る手順とを実行させるための、コンピュータプログラムであって、
前記保護措置は、前記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した前記電圧レギュレータと結合されているプロセッサの周波数のスロットル、前記１又は複数の追加のプロセッサから切り離した前記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、前記プロセッサから前記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
コンピュータプログラム。
【請求項14】
前記コンピューティングシステムに、前記コンピューティングシステム内の１又は複数の回路ボードの電源を切ることをバイパスする手順をさらに実行させる、請求項１３に記載のコンピュータプログラム。
【請求項15】
前記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、請求項１３又は１４に記載のコンピュータプログラム。
【請求項16】
前記コンピューティングシステムに、アウト・オブ・バンドチャネルを介して、前記対応するＳＭＩ処理能力をベースボード管理コントローラに供給する手順をさらに実行させる、請求項１５に記載のコンピュータプログラム。
【請求項17】
前記コンピューティングシステムに、前記１又は複数のテレメトリ閾値をＳＭＩ転送モニタ（ＳＴＭ）に供給する手順をさらに実行させ、前記ＳＴＭは、前記過電流状態と関連付けられたテレメトリ情報を収集し、前記データセンタ・フリート・マネージャー通知は、前記テレメトリ情報を含み、前記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、請求項１３から１６のいずれか一項に記載のコンピュータプログラム。
【請求項18】
前記保護措置は、前記コンピューティングシステム内の主回路ボード上のベースボード管理コントローラにより行われ、前記電圧レギュレータは、前記コンピューティングシステム内の副回路ボード上に存在する、請求項１３から１７のいずれか一項に記載のコンピュータプログラム。
【請求項19】
コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出する段階と、
前記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別する段階と、
前記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取る段階とを備え、
前記保護措置は、前記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した前記電圧レギュレータと結合されているプロセッサの周波数のスロットル、前記１又は複数の追加のプロセッサから切り離した前記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、前記プロセッサから前記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
方法。
前記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別する段階と、
前記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取る段階とを備え、
前記保護措置は、前記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した前記電圧レギュレータと結合されているプロセッサの周波数のスロットル、前記１又は複数の追加のプロセッサから切り離した前記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、前記プロセッサから前記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
方法。
【請求項20】
前記コンピューティングシステム内の１又は複数の回路ボードの電源を切ることをバイパスする段階をさらに備える請求項１９に記載の方法。
【請求項21】
前記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、請求項１９又は２０に記載の方法。
【請求項22】
アウト・オブ・バンドチャネルを介して、前記対応するＳＭＩ処理能力をベースボード管理コントローラに供給する段階をさらに備える請求項２１に記載の方法。
【請求項23】
前記１又は複数のテレメトリ閾値をＳＭＩ転送モニタ（ＳＴＭ）に供給する段階をさらに備え、前記ＳＴＭは、前記過電流状態と関連付けられたテレメトリ情報を収集し、前記データセンタ・フリート・マネージャー通知は、前記テレメトリ情報を含み、前記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、請求項１９から２２のいずれか一項に記載の方法。
【請求項24】
前記保護措置は、前記コンピューティングシステム内の主回路ボード上のベースボード管理コントローラにより取られ、前記電圧レギュレータは、前記コンピューティングシステム内の副回路ボードに存在する、請求項１９から２３のいずれか一項に記載の方法。
【請求項25】
請求項１９から２４のいずれか一項に記載の方法を実行するための手段を備える装置。
【請求項26】
請求項１３から１８のいずれか一項に記載のコンピュータプログラムを記憶したコンピュータ可読記憶媒体。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、概して、過電流保護に関する。特に、実施形態は、マルチソケットプラットフォーム用のアプリケーション認識による優れた過電流保護（ＡＡＧＯＣＰ）に関する。
【背景技術】
【0002】
サーバー製品は、過電流の流れが発生した場合、プラットフォームを（例えば、突然）シャットダウンする安全機能としての過電流保護（ＯＣＰ）をサポートし得る。ＯＣＰ安全機能は、ハードウェアコンポーネントを保護することを助けるが、突然のシャットダウンの結果として、低いサービスレベルアグリーメント（ＳＬＡ）エクスペリエンス、システムの可用性の観点からいうと、「ｂｌａｓｔ ｒａｄｉｕｓ」（例えば、エラー伝達）、データ紛失等に対処することが生じ得る。ＯＣＤ安全機能は、ハードウェアコンポーネントの保護に寄与するものの、突然のシャットダウンから、「ｂｌａｓｔ ｒａｄｉｕｓ（爆風半径）」（例えば、エラー伝播）、データ損失等を処理するといった、システム可用性の観点から見て低レベルのサービスレベルアグリーメント（ＳＬＡ）体験が引き起こされる可能性がある。
【図面の簡単な説明】
【0003】
【図1】一実施形態による、性能強化コンピューティングシステムの例のブロック図である。
【0004】
【図2】一実施形態による、ソフトウェアアーキテクチャの例のブロック図である。
【0005】
【図3】一実施形態による、性能強化コンピューティングシステムを操作する方法の例のフローチャートである。
【0006】
【図4】一実施形態による、性能強化コンピューティングシステムにおける過電流保護を構成する方法の例のフローチャートである。
【0007】
【図5】一実施形態による、コンピューティングシステムを操作する従来の方法と、コンピューティングシステムを操作する方法との比較例のフローチャートである。
【0008】
【図6】一実施形態による、半導体パッケージ装置の例の図面である。
【0009】
【図7】一実施形態による、プロセッサの例のブロック図である。
【0010】
【図8】一実施形態による、マルチプロセッサベースのコンピューティングシステムの例のブロック図である。
【発明を実施するための形態】
【0011】
図１は、主回路ボード１２（例えば、レガシ、マネージャ、マスタ）と、複数の副回路ボード１４（１４ａ～１４ｃ）と、グローバルコンプレックスプログラム可能ロジックデバイス（ＣＰＬＤ）１６とを含む、性能が強化されているコンピューティングプラットフォーム／システム１０を示す。図示される例において、複数の副回路ボード１４のうち第１ボード１４ａは、複数の電圧レギュレータ（ＶＲ）１８（１８ａ～１８ｆ）と、ＶＲ１８のうち少なくとも１つと結合されている第１中央演算処理装置（ＣＰＵ、例えば第１ソケットに接続されている「ＣＰＵ１」ホストプロセッサ）２０、ＶＲ１８のうち少なくとも１つと結合されている第２ＣＰＵ２２（第２ソケットに接続されている「ＣＰＵ２」）と、ローカルＣＰＬＤ２４と、プラットフォーム・コントローラ・ハブ（ＰＣＨ、例えば、入出力／ＩＯモジュール）２６と、ベースボード管理コントローラ（ＢＭＣ）２８とを含む。第２ボード１４ｂ及び第３ボード１４ｃは、第１ボード１４ａと同様に構成され得る。
【0012】
１つの例において、主回路ボード１２は、第１ＣＰＵ３０（第１ソケットに接続されている「ＣＰＵ１」）と、第２ＣＰＵ３２（第２ソケットに接続されている「ＣＰＵ２」）と、ローカルＣＰＬＤ３４、ＰＣＨ３６と、ＢＭＣ３８と、複数のＶＲ４０とを含む。それに応じて、示されたコンピューティングシステム１０は、８ソケットシステムである。一実施形態において、コンピューティングシステム１０は、データセンタのサーバーノードである。
【0013】
第１ＶＲ１８ａは、例えば、第１ＣＰＵ２０に電力を供給し得る。第１ＶＲ１８ａが、ＯＣＰ障害（例えば、過電流状態）に直面した場合、第１ＶＲ１８ａは、ＯＣＰ障害に応答して、パワーグッド信号４２をディアサートし得る。ディアサートされたパワーグッド信号４２を検出するとき、ローカルＣＰＬＤ２４は、スリープ信号４４（例えば、Ａｄｖａｎｃｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ Ｉｎｔｅｒｆａｃｅ／ＡＣＰＩ Ｓ４信号）を、グローバルＣＰＬＤ１６に送信し得、グローバルＣＰＬＤ１６は、転送された信号４６を、主回路ボード１２上のローカルＣＰＬＤ３４に発行する。一実施形態において、ローカルＣＰＬＤ３４は、上記第１ＶＲ１８ａと関連付けられた設定可能な過電流保護ポリシーを識別し、設定可能な過電流保護ポリシーに基づいて自動的に保護措置を取る。例えば、設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含み得る。より詳細に説明されるように、ＢＭＣ３８には、ＳＭＩ処理能力が供給され得、ＳＭＩ転送モニタ（ＳＴＭ、不図示））には、テレメトリ閾値が供給され得る。さらに、ＢＭＣ３８は、アウト・オブ・バンド（ＯＯＢ）チャネル４８を介して、リモート管理者（例えば、管理コンソール）と通信して、フリート管理及び／又はワークロード移行作業等のより高いレベルの動作をトリガ／開始し得る。
【0014】
したがって、回路ボード１４、１２のすべての電源を突然切るのではなく、主回路ボード１２は、例えば、コンピューティングシステム１０内の追加のプロセッサから切り離した（例えば、独立的）第１ＣＰＵ２０の周波数スロットリング、コンピューティングシステム１０内の追加のプロセッサから切り離した第１ＣＰＵ２０を非アクティブ化、仮想マシンモニタ（ＶＭＭ、例えば、ハイパーバイザー）通知の発行、データセンタ・フリート・マネージャー通知の発行、第１ＣＰＵ２０からコンピューティングシステム１０内の追加のプロセッサのうち少なくとも１つへワークロードの移行の開始、クラウドソースのデータ分析のための（例えば、改善されたワークロードのオーケストレーションと、プラットフォームの信頼性、利用可能性、サービス性／ＲＡＳとをサポートをするための）ＯＣＰ障害のログ記録等のような、混乱が少ない動作をし得る。したがって、コンピューティングシステム１０は、少なくとも、システム１０内の他のプロセッサから切り離した第１ＣＰＵ２０の周波数スロットリング及び／又は非アクティブ化することが、ＳＬＡエクスペリエンス（例えば、システムの可用性の観点からいうと、ｂｌａｓｔ ｒａｄｉｕｓ及びデータ損失等に対処すること）を改善する程度においては、性能が強化されているとみなされる。
【0015】
図２は、システム管理モード（ＳＭＭ）ドメインにおける、基本入出力システム（ＢＩＯＳ）６２およびＳＴＭと、非ＳＭＭドメインにおける残りのプラットフォーム６６とを有するソフトウェアアーキテクチャ６０を示す。図示される例において、ＢＭＣ６８は、以下の処理能力を有するＡＡＧＯＣＰコアロジックをホスティングするＢＭＣ ＯＣＰウォッチャーアプレット７０を含む。
【0016】
－閾値／設定可能なポリシーは、ＯＯＢ ＢＭＣリモートコンソール７８を介して供給されることができ、あらゆる事前のスパイクに関するＶＲアサーションは、ワークロード構成と、ＰＭＵ（電源管理ユニット、Ｐｕｎｉｔ）構成と共にログ記録をされ、デバッグ及び／又はレコード保持／根本原因分析を行うためにリモート管理者／オーケストレータに伝達され得る。
【0017】
－例えば、スパイクを緩和するために特定のコア／アンコア／ソケットをスロットリングすること、データ紛失を回避するためにワークロードを緩和すべく、プラットフォーム・オペレーティング・システム（ＯＳ、不図示）、ＶＭＭ７４、ゲストＯＳ７２、及び／又はリモートオーケストレータ７６に警告すること、特定のコア／ソケットをＰＭＵと連携してオフラインにすること等、ポリシーに基づく措置が取られ得る。
【0018】
図示されるＢＩＯ６２は、ＳＭＭ８０を含む。ここで、ＢＭＣ６８は、ＳＭＭ８０内のハンドラ（例えば、ＳＭＭ＿ＯＣＰ＿Ｈａｎｄｌｅｒ）により処理されるＯＣＰ＿ＳＭＩ＃ｓｉｇｎａｌ８２（例えば、ＯＣＰＢＭＣ－ＢＩＯＳ）をアサートし得る。一実施形態において、ＳＴＭは、潜在的に脆弱なＶＭＭ７４から保護されているオパークロギング／テレメトリを提供するアプレットである、ＯＣＰテレメトリ８４を含む。図示される例において、ＳＭＭ８０は、テレメトリ信号８６（例えば、ＯＣＰＴｅｌｅｍｅｔｒｙ）を、ＳＴＭ６４内のＯＣＰテレメトリ８４に発行し、ＢＩＯ６２は、ＳＴＭ６４を介して、警告信号８８（例えば、ＯＣＰＶＭＭ＿Ａｌｅｒｔ）をＶＭＭ７４に発行する。さらに、ログデータは、リモートコンソール７８（例えば、ＳＴＭ→ＢＭＣの通信を介して、データセンタ管理コンソール）にエクスポートされ得る。
【0019】
図３は、性能強化コンピューティングシステムのを操作する方法９０を示す。既に説明されたように、方法９０は、概して、例えば、主回路ボード１２（図１）等の主回路ボードに実装され得る。より具体的には、方法９０は、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、ファームウェア、フラッシュメモリ等のようなマシン又はコンピュータ可読記憶媒体に格納されているロジック命令のセットして、例えば、プログラマブルロジックアレイ（ＰＬＡ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ＣＰＬＤ等の設定可能なロジックで、例えば、特定用途向け集積回路（ＡＳＩＣ）、相補的金属酸化膜半導体（ＣＭＯＳ）若しくはトランジスタ－トランジスタロジック（ＴＴＬ）技術等の回路技術を用いる機能固定型ロジックハードウェア、又はそれらの任意の組み合わせで、１又は複数のモジュールに実装され得る。
【0020】
例えば、方法に示されるオペレーションを実行するコンピュータプログラムコードは、ＪＡＶＡ（登録商標）、ＳＭＡＬＬＴＡＬＫ（登録商標）、Ｃ＋＋、又は同様のもの等のオブジェクト指向プログラミング言語、及び、「Ｃ」プログラミング言語又は同様のプログラミング言語等の従来の手続き型プログラミング言語を含む、１又は複数のプログラミング言語の任意の組み合わせで記述され得る。さらに、ロジック命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、状態設定データ、集積回路用の設定データ、電子回路をパーソナライズする状態情報、及び／又は、ハードウェア固有の他の構造コンポーネント（例えば、ホストプロセッサ、中央演算処理装置／ＣＰＵ、マイクロコントローラ等）を含み得る。
【0021】
図示される処理ブロック９２は、１又は複数のテレメトリ閾値（例えば、過電流閾値）を、コンピューティングシステム内のＳＴＭに供給することを規定する。ここで、ブロック９４は、対応するＳＭＩ処理能力をコンピューティングシステム内のＢＭＣに供給する。一実施形態において、ブロック９４は、ＯＯＢチャネルを介して、対応するＳＭＩをＢＭＣに供給する。ＳＭＩ処理能力は、例えば、ＢＭＣとＢＩＯＳ ＳＭＭとの間の通信において使用される信号、設定及び／又はパラメータを含み得る。一実施形態において、テレメトリ閾値と、対応するＳＭＩ処理能力とは、マルチソケットプラットフォーム用の設定可能な過電流保護ポリシーを構成する。
【0022】
ブロック９６は、コンピューティングシステムに内のＶＲと関連付けられた過電流状態を検出する。１つの例において、ブロック９６は、パワーグッド信号が、ＶＲによってディアサートされたことを判断することを含む。ＶＲと関連付けられた設定可能な過電流保護ポリシーは、ブロック９８にて識別され得る。示されるブロック１００は、コンピューティングシステム内の複数の回路ボードの電源をシャットダウンすることをバイパスする。ここで、ブロック１０２は、設定可能な過電流保護ポリシーに基づいて、自動的に保護措置を取る。図示される例において、保護措置は、（例えば、コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した）ＶＲと結合されているプロセッサの周波数のスロットル、（例えば、１又は複数の追加のプロセッサから切り離した）ＶＲと結合されているプロセッサの非アクティブ化、ＶＭＭ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、上記プロセッサから上記追加のプロセッサのうち少なくとも１つへのワークロード移行の開始のうち１又は複数を含む。
【0023】
既に記載されたように、ＶＭＭ及び／又はデータセンタ・フリート・マネージャーに、ＯＣＰイベントについて通知することは、アプリケーションにデータ損失を防止する機会を与え、又は、アプリケーショントレランスに基づいて、フリート・マネージャーは、ワークロードを別のマシンに移行し得る。実際に、データセンタ・フリート・マネージャー通知は、ＳＴＭにより収集された（例えば、過電流状態と関連付けられた）テレメトリ情報を含み得る。かかる場合において、データセンタ・フリート・マネージャー通知は、超大規模データセンタ（例えば、それがサポートするエンティティにより所有及び運用される設備）のスケーラビリティコンポーネント（例えば、スケーラビリティマネージャ）に発行され得る。
【0024】
一実施形態において、保護措置は、コンピューティングシステム内の主回路ボード上のＢＭＣにより行われ、ＶＲは、コンピューティングシステム内の副回路ボード上にあるものである。したがって、方法９０は、少なくとも、システム内の他のプロセッサから切り離したプロセッサの周波数スロットリング及び／又は非アクティブ化が、ｂｌａｓｔ ｒａｄｉｕｓ及び／又はデータ損失の対処等、システムの可用性の観点からすること ＳＬＡエクスペリエンスを改善する程度においては、性能を強化すると考えられる。
【0025】
図４は、性能強化コンピューティングシステムにおけるＯＣＰを構成する方法１１０を示す。既に説明されたように、方法１１０は、概して、例えば、主回路ボード１２（図１）等の主回路ボードに実装され得る。より具体的には、方法１１０は、ＲＡＭ、ＲＯＭ、ＰＲＯＭ、ファームウェア、フラッシュメモリ等のマシン又はコンピュータ可読記憶媒体に格納されているロジック命令のセットとして、例えば、ＰＬＡ、ＦＰＧＡ、ＣＰＬＤ等の設定可能なロジックで、例えば、ＡＳＩＣ、ＣＭＯＳ若しくはＴＴＬ技術等の回路技術を用いる機能固定型ロジックハードウェア、又はそれらの任意の組み合わせで、１又は複数のモジュールに実装され得る。
【0026】
図示されるブロック１１２は、ＡＡＧＯＣＰサポートが存在するか否かを判断する。存在する場合、ブロック１１４は、安全なストレージから、現在の構成のための適切なポリシーを読み込む。各ＳＴＭインタフェースモジュール（例えば、信頼されたプラットフォームモジュール／ＴＰＭ、ＢＭＣ等）に対して、ブロック１１６は、リモートアテステーションを実行し得る。ブロック１１８において、リモートアテステーションが成功したと判断された場合、ブロック１２０は、適切なＯＣＰテレメトリ閾値を用いて、ＳＴＭを設定する。さらに、ブロック１２２は、ローカル又はリモートＯＣＰ閾値に基づき、状態転送インタフェース（例えば、ＲＥＤＦＩＳＨ ｒｅｐｒｅｓｅｎｔａｔｉｏｎａｌ ｓｔａｔｅ ｔｒａｎｓｆｅｒ／ＲＥＳＴｆｕｌインタフェース）およびＳＭＩ処理能力でＢＭＣを設定し得る。一実施形態において、ブロック１２４は、ＢＭＣ及びＳＴＭポリシーを適用し、方法１１０は終了する。ブロック１１８において、リモートアテステーションが成功しなかったと判断された場合、図示されるブロック１２６は、ポリシーに基づく動作を行い、方法１１０は終了する。ブロック１１２において、ＡＡＧＯＣＰがサポートされていないと判断された場合、図示される方法１１０は終了する。
【0027】
図５は、コンピューティングシステムを操作する従来の方法１３０と、性能強化コンピューティングシステムを操作する強化された方法１３１との比較例を示す。既に説明されたように、方法１３１は、概して、例えば、コンピューティングシステム１０（図１）等のコンピューティングシステムに実装され得る。より具体的には、方法１３１は、ＲＡＭ、ＲＯＭ、ＰＲＯＭ、ファームウェア、フラッシュメモリ等のマシン又はコンピュータ可読記憶媒体に格納されているロジック命令のセットとして、例えば、ＰＬＡ、ＦＰＧＡ、ＣＰＬＤ等の設定可能なロジックで、例えば、ＡＳＩＣ、ＣＭＯＳ若しくはＴＴＬ技術等の回路技術を用いる機能固定型ロジックハードウェア、又はそれらの任意の組み合わせで、１又は複数のモジュールに実装され得る。
【0028】
図示されるブロック１３３は、非レガシボードが、ＶＲ ＯＣＰ閾値に達したことを検出する。ここで、ブロック１３５は、流された電流レベルを、レガシボードに送信する。１つの例において、ブロック１３７において、グローバルＣＰＬＤは、流された電流レベルをレガシボードに伝達する。一実施形態において、ブロック１３９において、レガシボードのＢＭＣは、それぞれのＶＲ ＯＣＰポリシーを確認する。ブロック１４１において、システムが、シャットダウンされるべきか否かに関して判断がされ得る。シャットダウンされるべきでない場合、示されるブロック１４３は、影響を受けたプロセッサの周波数がスロットリングされるべきか否かを判断する。スロットリングされるべき場合、ブロック１４５において、レガシボードは、信号を、過電流状態に直面したＶＲに取り付けられたプロセッサに送信する。ここで、信号は、プロセッサの作動／実行周波数をスロットリングされるようにもたらす。さらに、ブロック１４７において、レガシボード上のＢＭＣは、上記ポリシーに応じて構成された動作を行い、プラットフォームＯＳ／ＶＭＭだけでなく、リモート管理者／オーケストレータにも過電流状態を警告し得る。
【0029】
ブロック１４３において、設定可能な過電流保護ポリシーが周波数のスロットリングを必要としないと判断された場合、図示されるブロック１４９は、プロセッサがオフラインにされる（例えば、非アクティブ化）されるべきか否かを判断する。オフラインにされるべきである場合、ブロック１５１において、レガシボードは、信号を、ＯＣＰ ＶＲを有する非レガシボードに送信して、（例えば、システム内の他のプロセッサから切り離した）単一のプロセッサをオフラインにする。その後、図示される方法１３１は、ブロック１４７に進む。ブロック１４１において、システムがシャットダウンされるべきと判断された場合、図示されるブロック１５３は、システム内のすべてのボードの電源を切り、方法１３１は、ブロック１４７に進む。したがって、図示される方法１３１は、方法１３０（例えば、常にプラットフォーム内のすべてのボードの電源を切り、ノードを突然オフラインにすること）をバイパスする。
【0030】
図６は、半導体装置１６０（例えば、チップ、ダイ及び／又はパッケージ）を示す。図示される装置１６０は、１又は複数の基板１６２（例えば、シリコン、サファイア、ガリウムヒ素）と、基板１６２と結合されているロジック１６４（例えば、トランジスタアレイ及び他の集積回路／ＩＣコンポーネント）とを含む。一実施形態において、既に説明されたように、ロジック１６４は、方法９０（図３）、方法１１０（図４）及び／又は方法１３１（図５）のうち１又は複数の態様を実装する。したがって、ロジック１６４は、コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出し、電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別し、設定可能な過電流保護ポリシーに基づいた保護措置を自動的に取り得る。一実施形態において、保護措置は、コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した電圧レギュレータと結合されているプロセッサの周波数のスロットル、１又は複数の追加のプロセッサから切り離したプロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、プロセッサから追加のプロセッサのうち少なくとも１つへのワークロード移行の開始のうち１又は複数を含む。したがって、装置１６０は、少なくとも、システム内の他のプロセッサから切り離したプロセッサの周波数スロットリング及び／又は非アクティブ化することが、ＳＬＡエクスペリエンス、システムの可用性の観点からいうと、ｂｌａｓｔ ｒａｄｉｕｓ及び／又はデータ紛失に対処することを改善する程度においては、性能が強化されている。
【0031】
ロジック１６４は、設定可能なロジック又は機能固定型ハードウェアロジックで少なくとも部分的に実装され得る。１つの例において、ロジック１６４は、基板１６２内に配置される（例えば、埋め込まれる）トランジスタチャネル領域を含む。したがって、ロジック１６４と基板１６２との間のインタフェースは、階段接合でないことがあり得る。ロジック１６４はまた、基板１６２の初期のウェハ上に成長するエピタキシャル層を含むとみなされ得る。
【0032】
図７は、１つの実施形態による、プロセッサコア２００を示す。プロセッサコア２００は、マイクロプロセッサ、埋め込み型プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ、又はコードを実行する他のデバイス等の任意のタイプのプロセッサのコアであってよい。１つのプロセッサコア２００のみが図７に示されているが、処理要素は、代替的に、図７に示されるプロセッサコア２００の１より多くのものを含み得る。プロセッサコア２００は、シングルスレッドコアであってもよく、又は、少なくとも１つの実施形態について、プロセッサコア２００は、それが、コアごとに２つ以上のハードウェアスレッドコンテキスト（若しくは「論理プロセッサ」）を含み得る、という点でマルチスレッドであってもよい。
【0033】
図７はまた、プロセッサコア２００と結合されているメモリ２７０を示す。メモリ２７０は、当業者によって既知か、そうでなければ当業者に利用可能な（メモリ階層の様々な層を含む）多種多様なメモリのいずれかであり得る。メモリ２７０は、プロセッサコア２００によって実行される１又は複数のコード２１３の命令を含み得る。ここで、既に説明されたように、コード２１３は、方法９０（図３）、方法１１０（図４）、及び／又は、方法１３１（図５）を実装し得る。プロセッサコア２００は、コード２１３によって示される命令のプログラムシーケンスに従う。各命令は、フロントエンド部２１０に入り得、１又は複数のデコーダ２２０によって処理され得る。デコーダ２２０は、予め定義されたフォーマットの固定幅マイクロオペレーション等のマイクロオペレーションをその出力として生成してもよく、又は、元のコード命令を反映する他の命令、マイクロ命令、若しくは制御信号を生成してもよい。示されるフロントエンド部２１０はまた、レジスタリネーミングロジック２２５と、スケジューリングロジック２３０とを含み、それらは概して、リソースを割り当て、変換命令に対応する作業を実行のためにキューに入れる。
【0034】
プロセッサコア２００は、２５５‐１から２５５‐Ｎまでの実行ユニットのセットを有する実行ロジック２５０を含むように示されている。いくつかの実施形態は、特定の機能又は機能のセット専用の複数の実行ユニットを含み得る。他の実施形態は、１つの実行ユニットのみ、又は、特定の機能を実行し得る１つの実行ユニットを含み得る。図示される実行ロジック２５０は、コード命令によって指定される作業を実行する。
【0035】
コード命令によって指定される作業の実行完了後、バックエンドロジック２６０は、コード２１３の命令をリタイアさせる。一実施形態において、プロセッサコア２００は、アウトオブオーダの実行を可能にするが、命令のインオーダリタイアメントを要求する。リタイアメントロジック２６５は、当業者に既知の様々な形態をとり得る（例えば、リオーダバッファ又は同様のもの）。このように、プロセッサコア２００は、少なくとも、デコーダによって生成される出力、レジスタリネーミングロジック２２５によって利用されるハードウェアレジスタ及びテーブル、並びに、実行ロジック２５０によって修正される任意のレジスタ（不図示）の観点から、コード２１３の実行中に変換される。
【0036】
図７に示されていないが、処理要素は、プロセッサコア２００を有するチップ上に他の要素を含み得る。例えば、処理要素は、プロセッサコア２００と共にメモリ制御ロジックを含み得る。処理要素は、Ｉ／Ｏ制御ロジックを含み得、及び／又は、メモリ制御ロジックと一体化されているＩ／Ｏ制御ロジックを含み得る。処理要素はまた、１又は複数のキャッシュを含み得る。
【0037】
ここで、図８を参照すると、一実施形態に従うコンピューティングシステム１０００の実施形態のブロック図が示される。図８に示されるのは、第１の処理要素１０７０及び第２の処理要素１０８０を含むマルチプロセッサシステム１０００である。２つの処理要素１０７０及び１０８０が示されているが、システム１０００の一実施形態はまた、１つのそのような処理要素のみを含み得ることが理解される。
【0038】
システム１０００は、ポイントツーポイントインターコネクトシステムとして示される。ここで、第１の処理要素１０７０及び第２の処理要素１０８０が、ポイントツーポイントインターコネクト１０５０を介して結合されている。図８に示される任意の又はすべてのインターコネクトは、ポイントツーポイントインターコネクトではなくマルチドロップバスとして実装され得ることが理解されるべきである。
【0039】
図８に示されるように、処理要素１０７０及び１０８０のそれぞれは、第１のプロセッサコア及び第２のプロセッサコア（すなわち、プロセッサコア１０７４ａ及び１０７４ｂ、並びに、プロセッサコア１０８４ａ及び１０８４ｂ）を含むマルチコアプロセッサであり得る。そのようなコア１０７４ａ、１０７４ｂ、１０８４ａ、１０８４ｂは、図７に関連して上述したものと同様の態様で、命令コードを実行するように構成され得る。
【0040】
各処理要素１０７０、１０８０は、少なくとも１つの共有キャッシュ１８９６ａ、１８９６ｂを含み得る。共有キャッシュ１８９６ａ、１８９６ｂは、コア１０７４ａ、１０７４ｂ及び１０８４ａ、１０８４ｂ等のプロセッサの１又は複数のコンポーネントによって利用されるデータ（例えば、命令）をそれぞれ格納し得る。例えば、共有キャッシュ１８９６ａ、１８９６ｂは、プロセッサのコンポーネントによるより高速なアクセスのために、メモリ１０３２、１０３４に格納されたデータをローカルにキャッシュし得る。１又は複数の実施形態において、共有キャッシュ１８９６ａ、１８９６ｂは、レベル２（Ｌ２）、レベル３（Ｌ３）、レベル４（Ｌ４）若しくは他のレベルのキャッシュ等の１又は複数の中間レベルキャッシュ、ラストレベルキャッシュ（ＬＬＣ）、及び／又はそれらの組み合わせを含み得る。
【0041】
２つの処理要素１０７０、１０８０のみが示されているが、実施形態の範囲がそのように限定されないことが理解されるべきである。他の実施形態において、１又は複数の追加の処理要素が所与のプロセッサに存在し得る。代替的には、処理要素１０７０、１０８０のうち１又は複数は、アクセラレータ又はフィールドプログラマブルゲートアレイ等のプロセッサ以外の要素であってよい。例えば、追加の処理要素は、第１のプロセッサ１０７０と同一の追加のプロセッサ、第１のプロセッサ１０７０と異種又は非対称である追加のプロセッサ、アクセラレータ（例えば、グラフィックスアクセラレータ又はデジタル信号処理（ＤＳＰ）ユニット等）、フィールドプログラマブルゲートアレイ、又は任意の他の処理要素を含み得る。アーキテクチャ特性、マイクロアーキテクチャ特性、熱特性、電力消費特性、及び同様のものを含む、多種多様の価値基準の観点から、処理要素１０７０、１０８０間に様々な差異が存在し得る。これらの差異は、処理要素１０７０、１０８０の間の非対称性及び異種性として、自身を効果的に表し得る。少なくとも１つの実施形態について、様々な処理要素１０７０、１０８０は、同一のダイパッケージに存在し得る。
【0042】
第１の処理要素１０７０は、メモリコントローラロジック（ＭＣ）１０７２、並びに、ポイントツーポイント（Ｐ－Ｐ）インタフェース１０７６及び１０７８をさらに含み得る。同様に、第２の処理要素１０８０は、ＭＣ１０８２、並びに、Ｐ－Ｐインタフェース１０８６及び１０８８を含み得る。図８に示されるように、ＭＣ１０７２及び１０８２は、プロセッサをそれぞれのメモリ、すなわち、メモリ１０３２及びメモリ１０３４と結合する。これらのメモリは、それぞれのプロセッサにローカルに取り付けられたメインメモリの一部であり得る。ＭＣ１０７２及び１０８２が処理要素１０７０、１０８０に統合されているものとして示されているが、代替の実施形態について、ＭＣロジックは、それらに統合されているものではなく、処理要素１０７０、１０８０の外部の個別のロジックであり得る。
【0043】
第１の処理要素１０７０及び第２の処理要素１０８０は、それぞれ、Ｐ－Ｐインターコネクト１０７６、１０８６を介して、Ｉ／Ｏサブシステム１０９０と結合され得る。図８に示されるように、Ｉ／Ｏサブシステム１０９０は、Ｐ－Ｐインタフェース１０９４及び１０９８を含む。さらに、Ｉ／Ｏサブシステム１０９０は、Ｉ／Ｏサブシステム１０９０を高性能グラフィックスエンジン１０３８と結合するインタフェース１０９２を含む。一実施形態において、バス１０４９は、グラフィックスエンジン１０３８をＩ／Ｏサブシステム１０９０と結合するために用いられ得る。代わりに、ポイントツーポイントインターコネクトは、これらのコンポーネントを結合し得る。
【0044】
次に、Ｉ／Ｏサブシステム１０９０は、インタフェース１０９６を介して、第１のバス１０１６と結合され得る。一実施形態において、第１のバス１０１６は、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）バス、又は、ＰＣＩエクスプレスバス、若しくは他の第３世代のＩ／Ｏインターコネクトバス等のバスであり得るが、実施形態の範囲がそれらに限定されない。
【0045】
図８に示されるように、様々なＩ／Ｏデバイス１０１４（例えば、生体スキャナ、スピーカ、カメラ、センサ）は、第１のバス１０１６を第２のバス１０２０と結合し得るバスブリッジ１０１８と共に、第１のバス１０１６と結合され得る。一実施形態において、第２のバス１０２０は、ローピンカウント（ＬＰＣ）バスであり得る。一実施形態において、例えば、キーボード／マウス１０１２、通信デバイス１０２６、及び、コード１０３０を含み得るディスクドライブ又は他の大容量ストレージデバイス等のデータストレージユニット１０１９を含む様々なデバイスは、第２のバス１０２０と結合され得る。既に説明されたように、図示されるコード１０３０は、方法９０（図３）、方法１１０（図４）、及び／又は、方法１３１（図５）を実装し得、既に説明されたように、コード２１３（図７）と類似し得る。さらに、オーディオＩ／Ｏ１０２４が第２のバス１０２０と結合され得、バッテリ１０１０がコンピューティングシステム１０００に電力を供給し得る。
【0046】
他の実施形態が考えられることに留意されたい。例えば、図８のポイントツーポイントアーキテクチャではなく、システムは、マルチドロップバス又は他のそのような通信トポロジーを実装し得る。また、図８の要素は、代替的に、図８に示されるものより多い又は少ない統合チップを使用して分割され得る。
【0047】
［追加の注記及び例］
【0048】
（例１） 電圧レギュレータと、上記電圧レギュレータと結合されているプロセッサとを有する１又は複数の回路ボードと、１又は複数の基板と結合されているロジックとを備え、上記ロジックは、上記電圧レギュレータと関連付けられた過電流状態を検出することと、上記電圧レギュレータと関連付けられた過電流状態を検出することと、上記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、上記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを行い、上記保護措置は、上記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した上記プロセッサの周波数のスロットル、上記１又は複数の追加のプロセッサから切り離した上記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、上記プロセッサから上記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、性能強化コンピューティングシステムを含む。
【0049】
（例２）上記１又は複数の基板と結合されている上記ロジックは、上記１又は複数の回路ボードの電源を切ることをバイパスする、例１のコンピューティングシステムを含む。
【0050】
（例３）上記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、例１のコンピューティングシステムを含む。
【0051】
（例４）ベースボード管理コントローラ（ＢＭＣ）をさらに備え、上記１又は複数の基板と結合されている上記ロジックは、アウト・オブ・バンドチャネルを介して、上記対応するＳＭＩ処理能力を上記ＢＭＣに供給する、例３のコンピューティングシステムを含む。
【0052】
（例５）上記過電流状態と関連付けられたテレメトリ情報を収集するＳＭＩ転送モニタ（ＳＴＭ）をさらに備え、上記１又は複数の基板と結合されている上記ロジックは、上記１又は複数のテレメトリ閾値を上記ＳＴＭに供給し、上記データセンタ・フリート・マネージャー通知は、上記テレメトリ情報を有し、上記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントを発行する、例３のコンピューティングシステムを含む。
【0053】
（例６）主回路ボードをさらに備え、上記主回路ボードは、ベースボード管理コントローラ（ＢＭＣ）を有し、上記１又は複数の回路ボードは、副回路ボードを有し、上記保護措置は、上記ＢＭＣにより行われる、例１から例５のうちいずれか１つのコンピューティングシステムを含む。
【0054】
（例７）１又は複数の基板と、上記１又は複数の基板と結合されているロジックとを備え、上記ロジックは、設定可能なロジック又は機能固定型ハードウェアロジックのうち１又は複数に少なくとも部分的に実装され、上記１又は複数の基板と結合されている上記ロジックは、コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出することと、上記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、上記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを行い、上記保護措置は、上記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した上記電圧レギュレータと結合されているプロセッサの周波数のスロットル、上記１又は複数の追加のプロセッサから切り離した上記プロセッサの非アクティブ化、又は、上記プロセッサから上記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、半導体装置を含む。
【0055】
（例８）上記１又は複数の基板と結合されている上記ロジックは、上記コンピューティングシステム内の１又は複数の回路ボードの電源を切ることをバイパスする、例７の半導体装置を含む。
【0056】
（例９）上記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、例７の半導体装置を含む。
【0057】
（例１０）上記１又は複数の基板と結合されている上記ロジックは、アウト・オブ・バンドチャネルを介して、上記対応するＳＭＩ処理能力をベースボード管理コントローラに供給する、例９の半導体装置を含む。
【0058】
（例１１）上記１又は複数の基板と結合されている上記ロジックは、上記１又は複数のテレメトリ閾値をＳＭＩ転送モニタ（ＳＴＭ）に供給し、上記ＳＴＭは、上記過電流状態と関連しているテレメトリ情報を収集し、上記データセンタ・フリート・マネージャー通知は、上記テレメトリ情報を含み、上記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、例９の記載の半導体装置を含む。
【0059】
（例１２）上記保護措置は、上記コンピューティングシステム内の主回路ボード上のベースボード管理コントローラにより行われ、上記電圧レギュレータは、上記コンピューティングシステム内の副回路ボード上に存在する、例７から例１１のいずれか１つの半導体装置を含む。
【0060】
（例１３）上記１又は複数の基板と結合されている上記ロジックは、上記１又は複数の基板内に位置しているトランジスタチャネル領域を含む、例７から例１２までのいずれか１つの装置を含む。
【0061】
（例１４）コンピューティングシステムによって実行されるとき、上記コンピューティングシステムに、コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出することと、上記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、上記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを実行させる実行可能プログラム命令のセットを備え、上記保護措置は、上記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した上記電圧レギュレータと結合されているプロセッサの周波数のスロットル、上記１又は複数の追加のプロセッサから切り離した上記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、上記プロセッサから上記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、少なくとも１つのコンピュータ可読記憶媒体を含む。
【0062】
（例１５）上記実行可能プログラム命令は、実行されるとき、上記コンピューティングシステムに、上記コンピューティングシステム内の１又は複数の回路ボードの電源を切ることをバイパスすることをさらに実行させる、例１４の少なくとも１つのコンピュータ可読記憶媒体を含む。
【0063】
（例１６）上記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、例１４の少なくとも１つのコンピュータ可読記憶媒体を含む。
【0064】
（例１７）上記実行可能プログラム命令は、実行されるとき、上記コンピューティングシステムに、アウト・オブ・バンドチャネルを介して、上記対応するＳＭＩ処理能力をベースボード管理コントローラに供給することをさらに実行させる、例１６の少なくとも１つのコンピュータ可読記憶媒体を含む。
【0065】
（例１８）上記実行可能プログラム命令は、実行されるとき、上記コンピューティングシステムに、上記１又は複数のテレメトリ閾値をＳＭＩ転送モニタ（ＳＴＭ）に供給することをさらに実行させ、上記ＳＴＭは、上記過電流状態と関連付けられたテレメトリ情報を収集し、上記データセンタ・フリート・マネージャー通知は、上記テレメトリ情報を含み、上記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、例１６の少なくとも１つのコンピュータ可読記憶媒体を含む。
【0066】
（例１９）上記保護措置は、上記コンピューティングシステム内の主回路ボード上のベースボード管理コントローラにより取られ、上記電圧レギュレータは、上記コンピューティングシステム内の副回路ボード上に存在する、例１４から例１８のいずれか１つの少なくとも１つのコンピュータ可読記憶媒体を含む。
【0067】
（例２０）性能強化コンピューティングシステムを操作する方法であって、コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出する段階と、上記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別する段階と、上記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取る段階とを備え、上記保護措置は、上記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した上記電圧レギュレータと結合されているプロセッサの周波数のスロットル、上記１又は複数の追加のプロセッサから切り離した上記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、上記プロセッサから上記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、方法を含む。
【0068】
（例２１）上記コンピューティングシステム内の１又は複数の回路ボードの電源を切ることをバイパスする段階をさらに含む例２０の方法を含む。
【0069】
（例２２）上記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、例２０の方法を含む。
【0070】
（例２３）アウト・オブ・バンドチャネルを介して、上記対応するＳＭＩ処理能力をベースボード管理コントローラに供給する段階をさらに含む例２２の方法を含む。
【0071】
（例２４）上記１又は複数のテレメトリ閾値をＳＭＩ転送モニタ（ＳＴＭ）に供給する段階をさらに含み、上記ＳＴＭは、上記過電流状態と関連付けられたテレメトリ情報を収集し、上記データセンタ・フリート・マネージャー通知は、上記テレメトリ情報を含み、上記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、例２２の方法を含む。
【0072】
（例２５）上記保護措置は、上記コンピューティングシステム内の主回路ボード上のベースボード管理コントローラにより行われ、上記電圧レギュレータは、上記コンピューティングシステム内の副回路ボードに存在する、例２０から例２４のいずれか１つの方法を含む。
【0073】
（例２６） 例２０から例２５のいずれか１つの方法を実行するための手段を備える装置を含む。
【0074】
実施形態は、すべてのタイプの半導体集積回路（「ＩＣ」）チップでの使用に適用可能である。これらのＩＣチップの例は、プロセッサ、コントローラ、チップセットコンポーネント、プログラマブルロジックアレイ（ＰＬＡ）、メモリチップ、ネットワークチップ、システムオンチップ（ＳｏＣ）、ＳＳＤ／ＮＡＮＤコントローラＡＳＩＣ、及び同様のものを含むがこれらに限定されない。加えて、図面のいくつかにおいて、信号導線が線で表されている。この一部は、より多くの成分信号経路を示すために、他と異なっていてよく、複数の成分信号経路を示すために番号ラベルを有してよく、及び／又は、主要情報の流れ方向を示すべく１又は複数の端部に矢印を有していてよい。しかしながら、このことは限定的に解釈されるべきではない。むしろ、かかる追加の詳細は、１又は複数の例示的な実施形態に関連して使用され、回路の理解をより容易にし得るものである。追加の情報を有しているか否かにかかわらず、表わされる任意の信号線は、実際には、複数の方向に伝搬し得る１又は複数の信号を備え得、任意の好適なタイプの信号方式、例えば、差動ペアで実装されるデジタル線又はアナログ線、光ファイバ線、及び／又は、シングルエンド線、で実装され得る。
【0075】
例示的なサイズ／モデル／値／範囲が与えられている場合があるが、実施形態はそれに限定されるものではない。とき間とともに製造技術（例えば、フォトリソグラフィ）が成熟するにつれて、より小型のデバイスが製造され得ることが予期される。加えて、例示及び説明を簡潔にするために、且つ、実施形態の特定の態様を不明瞭にしないために、ＩＣチップ及び他のコンポーネントへの周知の電源／グラウンド接続が、図面内に示されてもよく、図面内に示されていなくてもよい。さらに、実施形態を不明瞭にすることを回避すべく、構成がブロック図の形態で示され得、また、かかるブロック図の構成の実装に関する詳細は実施形態が実装されるコンピューティングシステムに大きく依存する、という事実を鑑みれば、すなわち、かかる詳細は、当業者の十分知見の範囲内であるべきである。例示的な実施形態を説明すべく具体的な詳細（例えば、回路）が記載される場合、これらの具体的な詳細なしで、又はこれらの具体的な詳細の変形例によって、実施形態が実施され得ることが、当業者には明らかであろう。したがって、説明は、限定的なものではなく、例示的なものとしてみなされる。
【0076】
「結合」という用語は、対象となっているコンポーネント間の任意のタイプの直接的又は間接的な関係を指すために本明細書で使用され得、電気的、機械的、流体的、光学的、電磁的、電子機械的、又は他の接続に適用され得る。加えて、「第１」、「第２」等の用語は、説明を容易にするためにのみ本明細書において使用されてよく、反対の記載がない限り、何ら特定のとき間的又はとき系列的な意味を含まない。
【0077】
本願及び特許請求の範囲で用いられるように、「のうち１又は複数」という用語によって結合される項目の列挙は、列挙された用語の任意の組み合わせを意味し得る。例えば、用語「Ａ、Ｂ、又はＣのうち１又は複数」は、Ａ、Ｂ、Ｃ、Ａ及びＢ、Ａ及びＣ、Ｂ及びＣ、又はＡ、Ｂ及びＣを意味し得る。
【0078】
当業者であれば、上述の説明から、実施形態の広範な技術が様々な形態で実装され得ることを理解するだろう。したがって、実施形態がそれらの特定の例に関連して説明されてきたが、実施形態の真の範囲は、このように限定されるべきでない。なぜなら、図面、明細書、及び以下の特許請求の範囲を検討すれば、他の修正が当業者には明らかになるからである。他の可能性のあるクレーム
［項目１］
コンピューティングシステムであって、
電圧レギュレータと、上記電圧レギュレータと結合されているプロセッサとを有する１又は複数の回路ボードと、
１又は複数の基板と結合されているロジックとを備え、
上記ロジックは、
上記電圧レギュレータと関連付けられた過電流状態を検出することと、
上記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、
上記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを行い、
上記保護措置は、上記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した上記プロセッサの周波数のスロットル、上記１又は複数の追加のプロセッサから切り離した上記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、上記プロセッサから上記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
コンピューティングシステム。
［項目２］
上記１又は複数の基板と結合されている上記ロジックは、上記１又は複数の回路ボードの電源を切ることをバイパスする、項目１に記載のコンピューティングシステム。
［項目３］
上記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、項目１に記載のコンピューティングシステム。
［項目４］
ベースボード管理コントローラ（ＢＭＣ）をさらに備え、
上記１又は複数の基板と結合されている上記ロジックは、アウト・オブ・バンドチャネルを介して、上記対応するＳＭＩ処理能力を上記ＢＭＣに供給する、項目３に記載のコンピューティングシステム。
［項目５］
上記過電流状態と関連付けられたテレメトリ情報を収集するＳＭＩ転送モニタ（ＳＴＭ）をさらに備え、上記１又は複数の基板と結合されている上記ロジックは、上記１又は複数のテレメトリ閾値を上記ＳＴＭに供給し、上記データセンタ・フリート・マネージャー通知は、上記テレメトリ情報を有し、上記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントを発行する、項目３に記載のコンピューティングシステム。
［項目６］
主回路ボードをさらに備え、上記主回路ボードは、ベースボード管理コントローラ（ＢＭＣ）を有し、上記１又は複数の回路ボードは、副回路ボードを有し、上記保護措置は、上記ＢＭＣにより取られる、項目１に記載のコンピューティングシステム。
［項目７］
１又は複数の基板と、上記１又は複数の基板と結合されているロジックとを備え、上記ロジックは、設定可能なロジック又は機能固定型ハードウェアロジックのうち１又は複数に少なくとも部分的に実装され、上記１又は複数の基板と結合されている上記ロジックは、コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出することと、上記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、上記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを行い、上記保護措置は、上記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した上記電圧レギュレータと結合されているプロセッサの周波数のスロットル、上記１又は複数の追加のプロセッサから切り離した上記プロセッサの非アクティブ化、又は、上記プロセッサから上記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、半導体装置。
［項目８］
上記１又は複数の基板と結合されている上記ロジックは、上記コンピューティングシステム内の１又は複数の回路ボードの電源を切ることをバイパスする、項目７に記載の半導体装置。
［項目９］
上記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、項目７に記載の半導体装置。
［項目１０］
上記１又は複数の基板と結合されている上記ロジックは、アウト・オブ・バンドチャネルを介して、上記対応するＳＭＩ処理能力をベースボード管理コントローラに供給する、項目９に記載の半導体装置。
［項目１１］
上記１又は複数の基板と結合されている上記ロジックは、上記１又は複数のテレメトリ閾値をＳＭＩ転送モニタ（ＳＴＭ）に供給し、上記ＳＴＭは、上記過電流状態と関連付けられたテレメトリ情報を収集し、上記データセンタ・フリート・マネージャー通知は、上記テレメトリ情報を含み、上記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、項目９に記載の半導体装置。
［項目１２］
上記保護措置は、上記コンピューティングシステム内の主回路ボード上のベースボード管理コントローラにより行われ、上記電圧レギュレータは、上記コンピューティングシステム内の副回路ボード上に存在する、項目７に記載の半導体装置。
［項目１３］
上記１又は複数の基板と結合されている上記ロジックは、上記１又は複数の基板内に位置しているトランジスタチャネル領域を含む、項目７に記載の装置。
［項目１４］
コンピューティングシステムによって実行されるとき、上記コンピューティングシステムに、
コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出することと、
上記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、
上記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを実行させる実行可能プログラム命令のセットを備え、
上記保護措置は、上記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した上記電圧レギュレータと結合されているプロセッサの周波数のスロットル、上記１又は複数の追加のプロセッサから切り離した上記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、上記プロセッサから上記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
少なくとも１つのコンピュータ可読記憶媒体。
［項目１５］
上記実行可能プログラム命令は、実行されるとき、上記コンピューティングシステムに、上記コンピューティングシステム内の１又は複数の回路ボードの電源を切ることをバイパスすることをさらに実行させる、項目１４に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１６］
上記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、項目１４に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１７］
上記実行可能プログラム命令は、実行されるとき、上記コンピューティングシステムに、アウト・オブ・バンドチャネルを介して、上記対応するＳＭＩ処理能力をベースボード管理コントローラに供給することをさらに実行させる、項目１６に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１８］
上記実行可能プログラム命令は、実行されるとき、上記コンピューティングシステムに、上記１又は複数のテレメトリ閾値をＳＭＩ転送モニタ（ＳＴＭ）に供給することをさらに実行させ、上記ＳＴＭは、上記過電流状態と関連付けられたテレメトリ情報を収集し、上記データセンタ・フリート・マネージャー通知は、上記テレメトリ情報を含み、上記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、項目１６に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１９］
上記保護措置は、上記コンピューティングシステム内の主回路ボード上のベースボード管理コントローラにより行われ、上記電圧レギュレータは、上記コンピューティングシステム内の副回路ボード上に存在する、項目１４に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目２０］
コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出する段階と、
上記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別する段階と、
上記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に行う段階とを備え、
上記保護措置は、上記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した上記電圧レギュレータと結合されているプロセッサの周波数のスロットル、上記１又は複数の追加のプロセッサから切り離した上記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、上記プロセッサから上記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
方法。
［項目２１］
上記コンピューティングシステム内の１又は複数の回路ボードの電源を切ることをバイパスする段階をさらに含む項目２０に記載の方法。
［項目２２］
上記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、項目２０に記載の方法。
［項目２３］
アウト・オブ・バンドチャネルを介して、上記対応するＳＭＩ処理能力をベースボード管理コントローラに供給する段階をさらに含む項目２２に記載の方法。
［項目２４］
上記１又は複数のテレメトリ閾値をＳＭＩ転送モニタ（ＳＴＭ）に供給する段階をさらに含み、上記ＳＴＭは、上記過電流状態と関連付けられたテレメトリ情報を収集し、上記データセンタ・フリート・マネージャー通知は、上記テレメトリ情報を含み、上記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、項目２２に記載の方法。［項目２５］
上記保護措置は、上記コンピューティングシステム内の主回路ボード上のベースボード管理コントローラにより行われ、上記電圧レギュレータは、上記コンピューティングシステム内の副回路ボードに存在する、項目２０に記載の方法。
［項目１］
コンピューティングシステムであって、
電圧レギュレータと、上記電圧レギュレータと結合されているプロセッサとを有する１又は複数の回路ボードと、
１又は複数の基板と結合されているロジックとを備え、
上記ロジックは、
上記電圧レギュレータと関連付けられた過電流状態を検出することと、
上記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、
上記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを行い、
上記保護措置は、上記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した上記プロセッサの周波数のスロットル、上記１又は複数の追加のプロセッサから切り離した上記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、上記プロセッサから上記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
コンピューティングシステム。
［項目２］
上記１又は複数の基板と結合されている上記ロジックは、上記１又は複数の回路ボードの電源を切ることをバイパスする、項目１に記載のコンピューティングシステム。
［項目３］
上記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、項目１に記載のコンピューティングシステム。
［項目４］
ベースボード管理コントローラ（ＢＭＣ）をさらに備え、
上記１又は複数の基板と結合されている上記ロジックは、アウト・オブ・バンドチャネルを介して、上記対応するＳＭＩ処理能力を上記ＢＭＣに供給する、項目３に記載のコンピューティングシステム。
［項目５］
上記過電流状態と関連付けられたテレメトリ情報を収集するＳＭＩ転送モニタ（ＳＴＭ）をさらに備え、上記１又は複数の基板と結合されている上記ロジックは、上記１又は複数のテレメトリ閾値を上記ＳＴＭに供給し、上記データセンタ・フリート・マネージャー通知は、上記テレメトリ情報を有し、上記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントを発行する、項目３に記載のコンピューティングシステム。
［項目６］
主回路ボードをさらに備え、上記主回路ボードは、ベースボード管理コントローラ（ＢＭＣ）を有し、上記１又は複数の回路ボードは、副回路ボードを有し、上記保護措置は、上記ＢＭＣにより取られる、項目１に記載のコンピューティングシステム。
［項目７］
１又は複数の基板と、上記１又は複数の基板と結合されているロジックとを備え、上記ロジックは、設定可能なロジック又は機能固定型ハードウェアロジックのうち１又は複数に少なくとも部分的に実装され、上記１又は複数の基板と結合されている上記ロジックは、コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出することと、上記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、上記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを行い、上記保護措置は、上記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した上記電圧レギュレータと結合されているプロセッサの周波数のスロットル、上記１又は複数の追加のプロセッサから切り離した上記プロセッサの非アクティブ化、又は、上記プロセッサから上記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、半導体装置。
［項目８］
上記１又は複数の基板と結合されている上記ロジックは、上記コンピューティングシステム内の１又は複数の回路ボードの電源を切ることをバイパスする、項目７に記載の半導体装置。
［項目９］
上記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、項目７に記載の半導体装置。
［項目１０］
上記１又は複数の基板と結合されている上記ロジックは、アウト・オブ・バンドチャネルを介して、上記対応するＳＭＩ処理能力をベースボード管理コントローラに供給する、項目９に記載の半導体装置。
［項目１１］
上記１又は複数の基板と結合されている上記ロジックは、上記１又は複数のテレメトリ閾値をＳＭＩ転送モニタ（ＳＴＭ）に供給し、上記ＳＴＭは、上記過電流状態と関連付けられたテレメトリ情報を収集し、上記データセンタ・フリート・マネージャー通知は、上記テレメトリ情報を含み、上記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、項目９に記載の半導体装置。
［項目１２］
上記保護措置は、上記コンピューティングシステム内の主回路ボード上のベースボード管理コントローラにより行われ、上記電圧レギュレータは、上記コンピューティングシステム内の副回路ボード上に存在する、項目７に記載の半導体装置。
［項目１３］
上記１又は複数の基板と結合されている上記ロジックは、上記１又は複数の基板内に位置しているトランジスタチャネル領域を含む、項目７に記載の装置。
［項目１４］
コンピューティングシステムによって実行されるとき、上記コンピューティングシステムに、
コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出することと、
上記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別することと、
上記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に取ることとを実行させる実行可能プログラム命令のセットを備え、
上記保護措置は、上記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した上記電圧レギュレータと結合されているプロセッサの周波数のスロットル、上記１又は複数の追加のプロセッサから切り離した上記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、上記プロセッサから上記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
少なくとも１つのコンピュータ可読記憶媒体。
［項目１５］
上記実行可能プログラム命令は、実行されるとき、上記コンピューティングシステムに、上記コンピューティングシステム内の１又は複数の回路ボードの電源を切ることをバイパスすることをさらに実行させる、項目１４に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１６］
上記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、項目１４に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１７］
上記実行可能プログラム命令は、実行されるとき、上記コンピューティングシステムに、アウト・オブ・バンドチャネルを介して、上記対応するＳＭＩ処理能力をベースボード管理コントローラに供給することをさらに実行させる、項目１６に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１８］
上記実行可能プログラム命令は、実行されるとき、上記コンピューティングシステムに、上記１又は複数のテレメトリ閾値をＳＭＩ転送モニタ（ＳＴＭ）に供給することをさらに実行させ、上記ＳＴＭは、上記過電流状態と関連付けられたテレメトリ情報を収集し、上記データセンタ・フリート・マネージャー通知は、上記テレメトリ情報を含み、上記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、項目１６に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１９］
上記保護措置は、上記コンピューティングシステム内の主回路ボード上のベースボード管理コントローラにより行われ、上記電圧レギュレータは、上記コンピューティングシステム内の副回路ボード上に存在する、項目１４に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目２０］
コンピューティングシステム内の電圧レギュレータと関連付けられた過電流状態を検出する段階と、
上記電圧レギュレータと関連付けられた設定可能な過電流保護ポリシーを識別する段階と、
上記設定可能な過電流保護ポリシーに基づいて保護措置を自動的に行う段階とを備え、
上記保護措置は、上記コンピューティングシステム内の１又は複数の追加のプロセッサから切り離した上記電圧レギュレータと結合されているプロセッサの周波数のスロットル、上記１又は複数の追加のプロセッサから切り離した上記プロセッサの非アクティブ化、仮想マシンモニタ通知の発行、データセンタ・フリート・マネージャー通知の発行、又は、上記プロセッサから上記１又は複数の追加のプロセッサのうち少なくとも１つへのワークロードの移行の開始のうち１又は複数を含む、
方法。
［項目２１］
上記コンピューティングシステム内の１又は複数の回路ボードの電源を切ることをバイパスする段階をさらに含む項目２０に記載の方法。
［項目２２］
上記設定可能な過電流保護ポリシーは、１又は複数のテレメトリ閾値と、対応するシステム管理割り込み（ＳＭＩ）処理能力とを含む、項目２０に記載の方法。
［項目２３］
アウト・オブ・バンドチャネルを介して、上記対応するＳＭＩ処理能力をベースボード管理コントローラに供給する段階をさらに含む項目２２に記載の方法。
［項目２４］
上記１又は複数のテレメトリ閾値をＳＭＩ転送モニタ（ＳＴＭ）に供給する段階をさらに含み、上記ＳＴＭは、上記過電流状態と関連付けられたテレメトリ情報を収集し、上記データセンタ・フリート・マネージャー通知は、上記テレメトリ情報を含み、上記データセンタ・フリート・マネージャー通知は、超大規模データセンタのスケーラビリティコンポーネントに発行される、項目２２に記載の方法。［項目２５］
上記保護措置は、上記コンピューティングシステム内の主回路ボード上のベースボード管理コントローラにより行われ、上記電圧レギュレータは、上記コンピューティングシステム内の副回路ボードに存在する、項目２０に記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【外国語明細書】