ホーム > 特許ランキング > ＷＯＬＦＳＰＥＥＤ，ＩＮＣ．
特開2023-10937無線周波数トランジスタ増幅器及び絶縁構造を有する他のマルチセルトランジスタ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023010937
(43)【公開日】2023-01-20
(54)【発明の名称】無線周波数トランジスタ増幅器及び絶縁構造を有する他のマルチセルトランジスタ
(51)【国際特許分類】
H01L 21/338 20060101AFI20230113BHJP
H01L 21/3205 20060101ALI20230113BHJP
H01L 29/41 20060101ALI20230113BHJP
H01L 21/336 20060101ALI20230113BHJP
【ＦＩ】
H01L29/80 E
H01L29/80 H
H01L21/88 S
H01L29/44 S
H01L29/44 Z
H01L29/78 301B
H01L29/78 301W
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022187067
(22)【出願日】2022-11-24
(62)【分割の表示】P 2021502815の分割
【原出願日】2019-07-18
(31)【優先権主張番号】16/039,703
(32)【優先日】2018-07-19
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】16/208,940
(32)【優先日】2018-12-04
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】592054856
【氏名又は名称】ウルフスピード インコーポレイテッド
【氏名又は名称原語表記】ＷＯＬＦＳＰＥＥＤ，ＩＮＣ．
(74)【代理人】
【識別番号】110000855
【氏名又は名称】弁理士法人浅村特許事務所
(72)【発明者】
【氏名】トラング、フランク
(72)【発明者】
【氏名】ムー、キアンリ
(72)【発明者】
【氏名】チャン、ハエドン
(72)【発明者】
【氏名】モケティ、ズラーズミ
(57)【要約】
【課題】マルチセルトランジスタを提供する。
【解決手段】マルチセルトランジスタは、半導体構造と、電気的に並列に接続された複数のユニットセルトランジスタであって、各ユニットセルトランジスタは、半導体構造の第１の方向に延伸し、第２の方向に沿って互いに離間する複数のユニットセルトランジスタと、複数のユニットセルトランジスタの第１のグループと複数のユニットセルトランジスタの第２のグループとの間に位置決めされ、半導体構造の上で延伸する絶縁構造とを含む。
【選択図】図２Ａ
【解決手段】マルチセルトランジスタは、半導体構造と、電気的に並列に接続された複数のユニットセルトランジスタであって、各ユニットセルトランジスタは、半導体構造の第１の方向に延伸し、第２の方向に沿って互いに離間する複数のユニットセルトランジスタと、複数のユニットセルトランジスタの第１のグループと複数のユニットセルトランジスタの第２のグループとの間に位置決めされ、半導体構造の上で延伸する絶縁構造とを含む。
【選択図】図２Ａ
【特許請求の範囲】
【請求項1】
半導体構造と、
電気的に並列に接続された複数のユニットセルトランジスタであって、各ユニットセルトランジスタは、前記半導体構造の第１の方向に延伸し、第２の方向に沿って互いに離間している複数のユニットセルトランジスタと、
前記複数のユニットセルトランジスタの第１のグループと前記複数のユニットセルトランジスタの第２のグループとの間に位置決めされた絶縁構造と
を備えるマルチセルトランジスタであって、
前記絶縁構造は、前記複数のユニットセルトランジスタの前記第１のグループと前記複数のユニットセルトランジスタの前記第２のグループとの間で垂直に延伸する絶縁要素を備え、前記複数のユニットセルトランジスタの前記第１のグループと前記複数のユニットセルトランジスタの前記第２のグループとの間の相互結合を低減させるように構成されている、マルチセルトランジスタ。
電気的に並列に接続された複数のユニットセルトランジスタであって、各ユニットセルトランジスタは、前記半導体構造の第１の方向に延伸し、第２の方向に沿って互いに離間している複数のユニットセルトランジスタと、
前記複数のユニットセルトランジスタの第１のグループと前記複数のユニットセルトランジスタの第２のグループとの間に位置決めされた絶縁構造と
を備えるマルチセルトランジスタであって、
前記絶縁構造は、前記複数のユニットセルトランジスタの前記第１のグループと前記複数のユニットセルトランジスタの前記第２のグループとの間で垂直に延伸する絶縁要素を備え、前記複数のユニットセルトランジスタの前記第１のグループと前記複数のユニットセルトランジスタの前記第２のグループとの間の相互結合を低減させるように構成されている、マルチセルトランジスタ。
【請求項2】
前記絶縁構造は、前記半導体構造の上にある、請求項１に記載のマルチセルトランジスタ。
【請求項3】
前記複数のユニットセルトランジスタの前記第１のグループの２つの隣接するユニットセルトランジスタ間の前記第２の方向の第１の距離は、前記複数のユニットセルトランジスタの前記第１のグループの一端にある第１のユニットセルトランジスタと前記複数のユニットセルトランジスタの前記第２のグループにある第２のユニットセルトランジスタとの間の前記第２の方向の第２の距離より小さく、前記第２のユニットセルトランジスタは、前記第１のユニットセルトランジスタに隣接する、請求項１又は２に記載のマルチセルトランジスタ。
【請求項4】
前記絶縁構造は、基準信号に電気的に接続されている、請求項１～３の何れか一項に記載のマルチセルトランジスタ。
【請求項5】
前記絶縁構造は、金属パッドを更に備え、前記絶縁要素は、前記金属パッドに電気的に接続されている、請求項１～４の何れか一項に記載のマルチセルトランジスタ。
【請求項6】
前記絶縁要素は、前記金属パッドから垂直に延伸する複数の壁セグメントを備える、請求項５に記載のマルチセルトランジスタ。
【請求項7】
前記絶縁構造は、前記金属パッドと前記半導体構造との間に配置された複数のビアを含む、請求項５に記載のマルチセルトランジスタ。
【請求項8】
前記絶縁要素を含む壁構造を更に備える、請求項１～７の何れか一項に記載のマルチセルトランジスタ。
【請求項9】
前記絶縁要素は、導電性絶縁材料、磁気絶縁材料、又は損失性誘電体絶縁材料を含む、請求項８に記載のマルチセルトランジスタ。
【請求項10】
前記複数のユニットセルトランジスタの第１のユニットセルトランジスタのゲートに電気的に接続された入力ボンドワイヤと、
前記第１のユニットセルトランジスタのドレインに電気的に接続された出力ボンドワイヤと、
前記入力ボンドワイヤと前記出力ボンドワイヤとの間の二次絶縁材料と
を更に備える、請求項１～９の何れか一項に記載のマルチセルトランジスタ。
前記第１のユニットセルトランジスタのドレインに電気的に接続された出力ボンドワイヤと、
前記入力ボンドワイヤと前記出力ボンドワイヤとの間の二次絶縁材料と
を更に備える、請求項１～９の何れか一項に記載のマルチセルトランジスタ。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願への相互参照
本出願は、内容全体が参照によって本明細書に組み込まれる、２０１８年７月１９日に出願された米国特許出願第１６／０３９，７０３号の一部継続出願であり、優先権を主張する、２０１８年１２月４日に出願された米国特許出願第１６／２０８，９４０号の優先権を主張する。
本出願は、内容全体が参照によって本明細書に組み込まれる、２０１８年７月１９日に出願された米国特許出願第１６／０３９，７０３号の一部継続出願であり、優先権を主張する、２０１８年１２月４日に出願された米国特許出願第１６／２０８，９４０号の優先権を主張する。
【0002】
本明細書で説明される本発明の概念は、超小型電子デバイス、より具体的には、ユニットセルベースの構造を有するトランジスタに関する。
【背景技術】
【0003】
近年、無線周波数（５００ＭＨｚ）、Ｓバンド（３ＧＨｚ）、Ｘバンド（１０ＧＨｚ）のような高周波で動作する一方で高出力処理能力を要求する電気回路が普及している。高出力、高周波回路の増加によって、高出力負荷を処理することができる一方で、無線及びマイクロ波周波数で確実に動作することができるトランジスタ増幅器の需要がそれに応じて増加している。
【0004】
電界効果トランジスタは、半導体構造で形成されるよく知られたタイプのトランジスタである。ソース領域、ドレイン領域、及びチャネル領域が半導体材料に提供され、チャネル領域は、ソース領域とドレイン領域との間にある。多くの場合にゲートフィンガーと呼ばれるゲート電極が、チャネル領域の上に形成される。ゲートフィンガーは、例えば、半導体材料、金属、又は金属合金のような導電性材料で形成されてもよい。ソースコンタクトが、ソース領域に電気的に接続され、ドレインコンタクト（多くの場合に「ドレインフィンガー」と呼ばれる）が、ドレイン領域に電気的に接続される。
【0005】
トランジスタの電力処理能力が、トランジスタのゲート周辺の関数であってもよく、より大きいゲート周辺が、増加した電力処理能力に対応する。トランジスタのゲート周辺とは、ゲートフィンガーがソース領域とドレイン領域との間で延伸する距離を指す。この距離はまた、ゲートフィンガーの「幅」と呼ばれる。この結果、ゲートフィンガーの幅を大きくすることが、トランジスタのゲート周辺、従って電力処理能力を増加させるための１つの技術である。トランジスタの実効ゲート周辺を増加させるための別の技術は、マルチセルトランジスタを形成するためのユニットセル構成において電気的に並列に接続された複数のトランジスタセルを提供することである。例えば、高出力マルチセルトランジスタは、互いに平行に延伸する複数のゲートフィンガーを含んでもよい。各ゲートフィンガーは、個別のユニットセルトランジスタを画定してもよい。
【0006】
図１は、従来のマルチセルトランジスタ１の概略平面図である。図１に示されるように、従来のトランジスタ１は、半導体構造１０上に形成された複数のゲートフィンガー３０、複数のソースフィンガー４０、及び複数のドレインフィンガー５０を含む。ゲートフィンガー３０は、第１の方向（例えば、図１のｙ方向）に沿って互いに離間し、第２の方向（例えば、図１のｘ方向）に延伸する。ゲートフィンガー３０は、ゲートマンドレル３２を介して互いに電気的に接続される。ソースフィンガー４０は、第１の方向に沿って互いに離間し、第２の方向に延伸する。ソースフィンガー４０は、ビア又は他の構造（図１では見えない）を介して互いに電気的に接続されてもよく、トランジスタ１の下側のソースコンタクト（図１では見えない）に電気的に接続されてもよい。ドレインフィンガー５０は、同様に、第１の方向に沿って互いに離間し、第２の方向に延伸し、ドレインマンドレル５２を介して互いに電気的に接続される。各ゲートフィンガー３０は、隣接するソースフィンガー４０とドレインフィンガー５０とのペアの間でｘ方向に延伸する。ゲートフィンガー３０、ソースフィンガー４０、及びドレインフィンガー５０はそれぞれ、金属又は金属合金のような導電性材料を含んでもよい。
【0007】
図１では、代表的なユニットセルトランジスタ１が、ボックス６０に示され、ゲートフィンガー３０、ゲートフィンガー３０の両側のソースフィンガー４０及びドレインフィンガー５０、並びにゲートフィンガー３０、ソースフィンガー４０、及びドレインフィンガー５０の下にある半導体構造１０の部分を含んでもよい。多くの場合に、１つ以上のソースフィンガー４０及び／又はドレインフィンガー５０（並びに、ソースフィンガー４０及びドレインフィンガー５０の下にある半導体構造１０のソース領域及び／又はドレイン領域）は、２つの隣接するゲートフィンガー３０によって共有されてもよい。図１に示されるように、このような場合には、各ユニットセルトランジスタ６０は、共有ソースフィンガー４０の半分及び共有ドレインフィンガー５０の半分を含むと見なされてもよい。「ゲート長」は、ゲートフィンガー３０のｙ方向の距離を指し、一方、「ゲート幅」は、ゲートフィンガー３０がその関連するソースフィンガー４０及びドレインフィンガー５０とｘ方向に（平面図で）重なる距離である。多くの用途では、「ゲート幅」は「ゲート長」よりはるかに大きいことに留意すべきである。マルチセルトランジスタ１のゲート周辺は、その各ユニットセルトランジスタ６０のゲート幅の合計である。
【0008】
電気的に並列に接続された複数のユニットセルトランジスタを含むマルチセルトランジスタは、ＤＣ増幅器、ＲＦ増幅器、スイッチ、等のような様々な異なる用途で使用されてもよい。マルチセルトランジスタは、ユニットセル構造がデバイスの電力処理能力を増加させるため、高い電力処理能力を要求する用途で多くの場合に使用される。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】米国特許出願第１６／０３２，５７１号
【特許文献2】米国特許出願第１６／２０８，８２１号
【非特許文献】
【0010】
【非特許文献1】S. C. Cripps, "RF Power Amplifiers for Wireless Communications," Artech House, 2006
【発明の概要】
【課題を解決するための手段】
【0011】
本明細書で説明される様々な実施形態は、トランジスタデバイスのユニットセル間の絶縁を高めるトランジスタデバイスを提供する。絶縁は、ギャップ、金属パッド、絶縁構造、又はそれらの任意の組み合わせによって提供されてもよい。
【0012】
本発明の実施形態によれば、マルチセルトランジスタは、半導体構造と、電気的に並列に接続された複数のユニットセルトランジスタであって、各ユニットセルトランジスタは、半導体構造の第１の方向に延伸し、第２の方向に沿って互いに離間する複数のユニットセルトランジスタと、複数のユニットセルトランジスタの第１のグループと複数のユニットセルトランジスタの第２のグループとの間に位置決めされた絶縁構造とを備える。
【0013】
幾つかの実施形態では、絶縁構造は、半導体構造の上にある。
【0014】
幾つかの実施形態では、複数のユニットセルトランジスタの第１のグループの２つの隣接するユニットセルトランジスタ間の第２の方向の第１の距離は、複数のユニットセルトランジスタの第１のグループの一端にある第１のユニットセルトランジスタと複数のユニットセルトランジスタの第２のグループにある第２のユニットセルトランジスタとの間の第２の方向の第２の距離より小さく、第２のユニットセルトランジスタは、第１のユニットセルトランジスタに隣接する。
【0015】
幾つかの実施形態では、絶縁構造は、基準信号に電気的に接続される。
【0016】
幾つかの実施形態では、絶縁構造は、金属パッドと、金属パッドに電気的に接続された壁構造とを更に備える。
【0017】
幾つかの実施形態では、壁構造は、金属パッドから垂直に延伸する複数の壁セグメントを備える。
【0018】
幾つかの実施形態では、壁構造は、複数の第２の水平壁セグメントと接続された複数の第１の垂直壁セグメントを備える。
【0019】
幾つかの実施形態では、絶縁構造は、金属パッドと半導体構造との間に配置された複数のビアを含む。
【0020】
幾つかの実施形態では、絶縁構造は、複数のユニットセルトランジスタの１つのソース領域に電気的に接続される。
【0021】
幾つかの実施形態では、マルチセルトランジスタは、複数のユニットセルトランジスタの第１のグループと複数のユニットセルトランジスタの第２のグループとの間の相互結合を低減させるように構成された絶縁材料を含む壁構造を更に備える。
【0022】
幾つかの実施形態では、絶縁材料は、導電性絶縁材料、磁気絶縁材料、又は損失性誘電体絶縁材料である。
【0023】
幾つかの実施形態では、マルチセルトランジスタは、複数のユニットセルトランジスタの第１のユニットセルトランジスタのゲートに電気的に接続された入力ボンドワイヤと、第１のユニットセルトランジスタのドレインに電気的に接続された出力ボンドワイヤと、入力ボンドワイヤと出力ボンドワイヤとの間の二次絶縁材料とを更に備える。
【0024】
幾つかの実施形態では、絶縁構造は、壁構造を更に備え、二次絶縁材料は、壁構造に電気的に接続される。
【0025】
幾つかの実施形態では、マルチセルトランジスタは、二次絶縁材料及び壁構造の上のプラスチックオーバーモールドを更に備える。
【0026】
幾つかの実施形態では、マルチセルトランジスタは、絶縁構造の金属パッドに電気的に接続されたボンドワイヤを備える壁構造と、ボンドワイヤに電気的に接続された絶縁材料とを更に備える。
【0027】
本発明の実施形態によれば、マルチセルトランジスタは、半導体構造と、電気的に並列に接続された複数のユニットセルトランジスタであって、各ユニットセルトランジスタは、半導体構造の上面で第１の方向に延伸するゲートフィンガーを含み、ゲートフィンガーは、第２の方向に沿って互いに離間し、複数のグループで半導体構造の上面に配置される、複数のユニットセルトランジスタと、隣接するグループの各ペア間の半導体構造の上面のそれぞれの絶縁構造とを備える。
【0028】
幾つかの実施形態では、各それぞれの絶縁構造は、金属パッドと、金属パッドから垂直に延伸する壁構造とを備える。
【0029】
幾つかの実施形態では、各絶縁構造は、複数のユニットセルトランジスタの第１のユニットセルトランジスタの第２の方向の長さを超える第２の方向のそれぞれの長さを有する。
【0030】
幾つかの実施形態では、各絶縁構造は、各それぞれの金属パッドを半導体構造のソース領域に物理的及び電気的に接続する複数のビアを更に含む。
【0031】
幾つかの実施形態では、壁構造は、金属パッドから垂直に延伸する複数の壁セグメントを備える。
【0032】
幾つかの実施形態では、壁構造は、複数のグループの第１のグループと第２のグループとの間の相互結合を低減させるように構成された絶縁材料を含む。
【0033】
幾つかの実施形態では、絶縁材料は、導電性絶縁材料、磁気絶縁材料、又は損失性誘電体絶縁材料である。
【0034】
幾つかの実施形態では、壁構造は、金属パッドに電気的に接続される。
【0035】
幾つかの実施形態では、各ユニットセルトランジスタは、半導体構造の上面で第１の方向に延伸するドレインフィンガーを備え、マルチセルトランジスタは、ゲートフィンガーの少なくとも１つに電気的に接続された入力ボンドワイヤと、ドレインフィンガーの少なくとも１つに電気的に接続された出力ボンドワイヤと、入力ボンドワイヤと出力ボンドワイヤとの間で第２の方向に延伸する二次絶縁材料とを更に備える。
【0036】
幾つかの実施形態では、二次絶縁材料は、絶縁構造の少なくとも１つの壁構造に電気的に接続される。
【0037】
幾つかの実施形態では、各それぞれの絶縁構造は壁構造を備え、二次絶縁材料は第２の方向に延伸し、壁構造は第１の方向に延伸する。
【0038】
本発明の実施形態によれば、トランジスタデバイスは、電気的に並列に接続され、第２の方向に沿って離間する複数のユニットセルトランジスタ、及び複数のユニットセルトランジスタの第１のグループと複数のユニットセルトランジスタの第２のグループとの間に位置決めされ、第１の方向に延伸する第１の絶縁構造を含むマルチセルトランジスタと、複数のユニットセルトランジスタの第１のユニットセルトランジスタのゲートに電気的に接続された入力ボンドワイヤと、第１のユニットセルトランジスタのドレインに電気的に接続された出力ボンドワイヤと、入力ボンドワイヤと出力ボンドワイヤとの間で第２の方向に延伸する第２の絶縁構造とを備える。
【0039】
幾つかの実施形態では、トランジスタデバイスは、第１の絶縁構造の金属パッドを複数のユニットセルトランジスタの少なくとも１つのソース領域に電気的に接続する複数のビアを更に含む。
【0040】
幾つかの実施形態では、第１の絶縁構造は、基準信号に電気的に接続された金属パッドと、金属パッドに電気的に接続された壁構造とを備え、第２の絶縁構造は、壁構造に電気的に接続される。
【0041】
幾つかの実施形態では、壁構造は、金属パッドから垂直に延伸する複数の壁セグメントを備える。
【0042】
幾つかの実施形態では、壁構造は、複数の第２の水平壁セグメントに接続された複数の第１の垂直壁セグメントを備える。
【0043】
幾つかの実施形態では、トランジスタデバイスは、第２の絶縁構造及び壁構造の上にプラスチックオーバーモールドを更に備える。
【0044】
幾つかの実施形態では、第２の絶縁構造は壁構造の上にある。
【0045】
幾つかの実施形態では、壁構造は、複数のユニットセルトランジスタの第１のグループと複数のユニットセルトランジスタの第２のグループとの間の相互結合を低減させるように構成された絶縁材料を含む。
【0046】
幾つかの実施形態では、絶縁材料は、導電性絶縁材料、磁気絶縁材料、又は損失性誘電体絶縁材料である。
【0047】
幾つかの実施形態では、第１の方向は、第２の方向に直交する。
【0048】
本発明の実施形態によれば、半導体構造と、電気的に並列に接続された複数のユニットセルトランジスタであって、各ユニットセルトランジスタは、半導体構造の第１の方向に延伸する、複数のユニットセルトランジスタとを備えるマルチセルトランジスタが提供される。複数のユニットセルトランジスタは、第２の方向に沿って互いに離間し、複数のグループで配置される。複数のグループの第１のグループの２つの隣接するユニットセルトランジスタ間の第２の方向の第１の距離は、第１のグループの一端にある第１のユニットセルトランジスタと複数のグループの第２のグループにある第２のユニットセルトランジスタとの間で第２の方向の第２の距離より小さく、第２のユニットセルトランジスタは、第１のユニットセルトランジスタに隣接する。
【0049】
幾つかの実施形態では、第２の距離は、それぞれの第１の距離の各々より少なくとも３倍大きくてもよい。他の実施形態では、第２の距離は、それぞれの第１の距離の各々より少なくとも５倍大きくてもよい。更なる実施形態では、第２の距離は、それぞれの第１の距離の各々より少なくとも８倍大きくてもよい。複数のグループの少なくとも２つは、それぞれ少なくとも２０個のユニットセルトランジスタを含んでもよい。
【0050】
幾つかの実施形態では、各ユニットセルトランジスタは、半導体構造の上で第１の方向に延伸するゲートフィンガー、並びにゲートフィンガーの下で延伸する半導体構造のチャネル領域、半導体構造のソース領域、及びチャネル領域の反対側で平行に延伸する半導体構造のドレイン領域を更に含んでもよい。ドレインフィンガーが、ドレイン領域に亘って半導体構造の上で第１の方向に延伸してもよい。
【0051】
幾つかの実施形態では、マルチセルトランジスタはまた、第１のグループと第２のグループとの間で第１の方向に半導体構造の上で延伸する金属絶縁構造を含んでもよい。金属絶縁構造は金属パッドを含んでもよい。金属絶縁構造はまた、金属パッドと半導体構造との間に配置された複数のビアを含んでもよい。幾つかの実施形態では、金属絶縁構造は、金属パッドの上面に接合された１つ以上のボンドワイヤを更に含んでもよい。金属絶縁構造は、複数のユニットセルトランジスタのソース領域に電気的に接続されてもよい。その上、幾つかの実施形態では、金属パッドは、ゲートフィンガーより半導体構造の上方にあってもよい。
【0052】
幾つかの実施形態では、マルチセルトランジスタは、無線周波数電力増幅器であってもよい。
【0053】
幾つかの実施形態では、各ユニットセルトランジスタは、横方向拡散金属酸化物半導体トランジスタを含んでもよい。他の実施形態では、各ユニットセルトランジスタは、高電子移動度トランジスタを含んでもよい。
【0054】
幾つかの実施形態では、マルチセルトランジスタは、複数のゲートランナーであって、各ゲートランナーは、少なくとも１つの第１の導電性ビアを介してゲートフィンガーのそれぞれの１つに電気的に接続される、複数のゲートランナーと、複数のゲートランナーのそれぞれに電気的に接続される複数のゲート相互接続部とを更に含んでもよい。複数のゲートランナーの少なくとも１つは、少なくとも１つのゲートランナーの第１の端部及び第２の端部から離れる少なくとも１つのゲートランナーの内部位置に接続する第２の導電性ビアによって複数のゲート相互接続部の１つに接続されてもよい。幾つかの実施形態では、少なくとも１つのゲートランナーの内部位置は、少なくとも１つのゲートランナーの第１の端部と第２の端部との間の距離の１／３～２／３の間であってもよい。
【0055】
幾つかの実施形態では、ゲートフィンガーの第１の部分が、第１のセグメント及び第２のセグメントを含み、それらの間にギャップがあってもよい。
【0056】
本発明の更なる実施形態によれば、半導体構造と、電気的に並列に接続された複数のユニットセルトランジスタとを含むマルチセルトランジスタが提供される。各ユニットセルトランジスタは、半導体構造の上面で第１の方向に延伸するゲートフィンガーを含み、ゲートフィンガーは、第２の方向に沿って互いに離間し、複数のグループで半導体構造の上面に配置される。それぞれの金属絶縁構造が、隣接するグループの各ペア間の半導体構造の上面に提供され、各金属絶縁構造は、複数のユニットセルトランジスタの第１のユニットセルトランジスタの第２の方向の長さを超える第２の方向のそれぞれの長さを有する。
【0057】
幾つかの実施形態では、複数のグループの第１のグループの第１のゲートフィンガーは、第１のグループの第２のゲートフィンガーと複数のグループの第２のグループの第１のゲートフィンガーとの間にあって、且つそれらの両方に隣接してもよく、第１のグループの第１のゲートフィンガーと第２のグループの第１のゲートフィンガーとの間の第２の方向の第１の距離は、第１のグループの第１のゲートフィンガーと第１のグループの第２のゲートフィンガーとの間の第２の距離の少なくとも３倍より大きくてもよい。
【0058】
幾つかの実施形態では、各金属絶縁構造は、それぞれの金属パッドを含んでもよい。各金属絶縁構造は、各それぞれの金属パッドを半導体構造のソース領域のそれぞれの１つに物理的及び電気的に接続する複数のビアを更に含んでもよい。各金属絶縁構造は、それぞれの金属絶縁構造の金属パッドの上面に接合されたボンドワイヤを更に（又は選択的に）含んでもよい。
【0059】
幾つかの実施形態では、ゲートフィンガーは、半導体構造の上で第１の距離で配置されてもよく、金属パッドは、半導体構造の上で第１の距離より大きい第２の距離で配置されてもよい。
【0060】
幾つかの実施形態では、マルチセルトランジスタは、無線周波数電力増幅器を含んでもよく、複数のユニットセルトランジスタは、横方向拡散金属酸化膜半導体トランジスタ又は高電子移動度トランジスタの何れかを含んでもよい。
【0061】
本発明の更なる実施形態によれば、半導体構造と、電気的に並列に接続され、第２の方向に沿って離間する複数のユニットセルトランジスタであって、複数のグループで配置される複数のユニットセルトランジスタを含むマルチセルトランジスタを提供する。各ユニットセルトランジスタは、半導体構造の第１の方向に延伸するチャネル領域、チャネル領域の第１の側で半導体構造の第１の方向に延伸するソース領域、第１の側とは反対側のチャネル領域の第２の側で半導体構造の第１の方向に延伸するドレイン領域、チャネル領域の上で第１の方向に延伸するゲートフィンガー、及びドレイン領域の上で第１の方向に延伸するドレインフィンガーを備える。金属パッドが、複数のグループの第１のグループと複数のグループの第２のグループとの間で半導体構造の上面に提供され、金属パッドは、第１及び第２の方向に延伸し、複数のユニットセルトランジスタのソース領域に電気的に接続される。金属パッドは、ゲートフィンガーより半導体構造の上方に位置決めされる。
【0062】
幾つかの実施形態では、第１のグループの隣接するユニットセルトランジスタのペアのゲートフィンガーは、第２の方向に第１の距離だけ離間してもよく、第１のグループの別のユニットセルトランジスタのゲートフィンガーは、複数のグループの第２のグループにある隣接するユニットセルトランジスタのゲートフィンガーから、第２の方向に第１の距離より少なくとも３倍大きい第２の距離だけ離間してもよい。
【0063】
幾つかの実施形態では、マルチセルトランジスタは、金属パッドと金属パッドを複数のユニットセルトランジスタのソース領域に電気的に接続する半導体構造との間に配置された複数のビアを更に含んでもよい。幾つかの実施形態では、金属パッドの上面にそれぞれ接合された第１の端部及び第２の端部を有するボンドワイヤがまた提供されてもよい。
【0064】
本発明の更なる実施形態によれば、半導体構造と、電気的に並列に接続された複数のユニットセルトランジスタであって、各ユニットセルトランジスタは、半導体構造の（同様に半導体構造の上で）第１の方向に延伸する、複数のユニットセルトランジスタとを含むマルチセルトランジスタが提供される。複数のユニットセルトランジスタは、第２の方向に沿って互いに離間し、複数のグループで配置され、複数のグループの第１のグループの２つの隣接するユニットセルトランジスタの同様のフィンガー間の第２の方向の第１の距離は、第１のグループの一端にある第１のユニットセルトランジスタ及び複数のグループの第２のグループにある第２のユニットセルトランジスタの同様のフィンガー間の第２の方向の第２の距離より小さく、第２のユニットセルトランジスタは、第１のユニットセルトランジスタに隣接する。
【0065】
幾つかの実施形態では、同様のフィンガーは、ゲートフィンガーであってもよい。他の実施形態では、同様のフィンガーは、ソースフィンガーであってもよい。更なる他の実施形態では、同様のフィンガーは、ドレインフィンガーであってもよい。第２の距離は、第１の距離より、例えば、少なくとも３倍、少なくとも５倍、又は少なくとも８倍大きくてもよい。
【0066】
幾つかの実施形態では、第１のグループのユニットセルトランジスタの全ては、第１のグループの隣接するユニットセルトランジスタから第１の距離だけ離間してもよい。
【0067】
幾つかの実施形態では、マルチセルトランジスタは、第１のグループと第２のグループとの間で第１の方向に半導体構造の上で延伸する金属絶縁構造を更に含んでもよい。金属絶縁構造は、金属パッドを含んでもよく、金属パッドと半導体構造との間に配置された複数のビア、及び／又は金属パッドの上面に接合されたボンドワイヤを更に含んでもよい。
【図面の簡単な説明】
【0068】
【図1】従来のマルチセルトランジスタの概略平面図である。
【図2A】本発明の実施形態によるマルチセルトランジスタの平面図である。
【図5A】ゲート相互接続部を含む本発明の更なる実施形態によるマルチセルトランジスタの平面図である。
【図7A】マルチセルトランジスタの入力接合と出力接合との間の追加の絶縁部を含む、本発明の更なる実施形態によるマルチセルトランジスタの平面図である。
【発明を実施するための形態】
【0069】
マルチセルトランジスタの電力処理能力は、トランジスタのゲート周辺の関数であってもよく、より大きいゲート周辺が、一般的により高い電力処理能力に対応する。図１を再び参照すると、マルチセルトランジスタのゲート周辺は、２つの方法で増加してもよい。第１に、ゲートフィンガー３０がより広くされてもよい（すなわち、図１のｘ方向に更に延伸する）。第２に、ゲートフィンガー３０の数が増加してもよい。残念ながら、ゲート周辺を増加させるための両方の技術には欠点がある場合がある。第１の技術に対して、ゲートフィンガー３０がより広くされる（すなわち、図１のｘ方向に延伸する）と、トランジスタ１の高周波性能が悪影響を受ける場合がある。加えて、ゲートフィンガー３０をより広くすることは、通常、ゲートフィンガー３０が増加した電流レベルを処理しなければならないことを意味し、これは、ゲートフィンガーメタライゼーションのエレクトロマイグレーションを引き起こす場合がある。第２の技術に対して、ゲートフィンガーの数を増加させることは、マルチセルトランジスタの性能が低下する場合があることが見出された。例えば、マルチセルトランジスタ電力増幅器では、ゲートフィンガーの数を増加させることは、トランジスタのＤＣからＲＦへの電力変換効率を低下するように機能する。
【0070】
ゲートフィンガー３０の数が増加した場合に観察されたＤＣからＲＦへの電力変換効率の低下は、ユニットセルトランジスタのゲートフィンガー３０（又はゲートフィンガー３０のグループ）間の相互結合の結果である場合があることが発見された。この相互結合は、容量結合及び誘導結合の両方を含む場合がある。本発明の実施形態によれば、ユニットセルトランジスタがグループに分割され、グループ間の相互結合を低減させるために、追加の物理的間隔及び／又は絶縁構造がグループ間に配置されてもよい、マルチセルトランジスタが提供される。相互結合を低減させることによって、マルチセルトランジスタに含まれるゲートフィンガーの数が増加してもよく、それによってトランジスタのゲート周辺、従ってその電力処理能力を増加させることが見出された。この改善された電力処理能力は、良好な性能特性を維持しながら達成されてもよい。
【0071】
本発明の幾つかの実施形態によるマルチセルトランジスタは、ユニットセルトランジスタの隣接するグループ間のギャップを広げてもよい。これらのギャップの結果として、グループ内の隣接するユニットセルトランジスタ間の距離は、異なるグループの一部である２つの隣接するユニットセルトランジスタ間の距離より小さくてもよい。２つの隣接するユニットセルトランジスタ間の距離は、そのゲートフィンガー間の距離であると見なしてもよい。例示的な実施形態では、異なるグループの一部である２つの隣接するユニットセルトランジスタ間の距離は、グループ内の隣接するユニットセルトランジスタ間の距離の少なくとも３倍、少なくとも５倍、更には少なくとも８倍であってもよい。グループ間のこれらのギャップの提供は、異なるグループのユニットセルトランジスタ間の相互結合を大幅に低減させてもよい。
【0072】
幾つかの実施形態では、絶縁構造が、ユニットセルトランジスタの隣接するグループの間に提供されてもよい。各絶縁構造は、ユニットセルトランジスタのソース領域に電気的に接続された金属パッドを備えてもよい。各金属パッドとソース領域との間の電気的接続が、例えば、各金属パッドとそれぞれのソース領域との間で延伸する１列以上の導電性ビアによって提供されてよい。各金属パッドをソース領域に電気的に接続することに加えて、導電性ビアの列は、それ自体が、ユニットセルトランジスタの２つの隣接するグループ間の相互結合を低減させる絶縁構造として機能してもよい。幾つかの実施形態では、絶縁構造は、ユニットセルトランジスタの隣接するグループ間のギャップの幅を低減及び／又は除外させてもよい。幾つかの実施形態では、ユニットセルトランジスタの隣接するグループ間の相互結合の低減は、ギャップ、絶縁構造、又はそれらの任意の組み合わせによって提供されてもよい。
【0073】
幾つかの実施形態では、金属パッドは、絶縁を高めるために、半導体構造の相対的にはるか上に（例えば、ゲートフィンガー、ソースフィンガー、及び／又はドレインフィンガーより高いレベルに）位置してもよい。幾つかの実施形態では、ボンドワイヤ又は他の金属構造が、各金属パッドに物理的及び／又は電気的に接続されてもよく、ユニットセルトランジスタの隣接するグループ間の相互結合を更に低減させるためにそれから上方に延伸してもよい。このアプローチの正味の効果は、ユニットセルトランジスタの各グループが、実質的にミニマルチセルトランジスタとして動作してもよく、このような各ミニマルチセルトランジスタの電力が、ユニットセルトランジスタのグループがマルチセルトランジスタを提供するためにそれら自体が並列に接続されるように組み合わされてもよいことである。
【0074】
上記で説明された技術は、マルチセルトランジスタの性能を大幅に低下させることなく、マルチセルトランジスタのゲートフィンガーの数、従ってその電力処理能力を増加させる方法を提供する。上記のように、マルチセルトランジスタの電力処置能力を増加させるための代替方法は、個々のゲートフィンガーの幅を増加させることである。２０１８年７月１１日に出願された特許文献１は、内部位置からマルチセルトランジスタのゲートフィンガーに給電するための技術を説明する。このアプローチは、従来のゲートフィンガーの幅を増加させる場合に生じる性能の低下を大いに回避しながら、ゲートフィンガーの幅の増加を容易にしてもよい。特許文献１の内容全体は、本明細書に完全に記載されるように、参照によって本明細書に組み込まれる。特許文献１で議論された技術はまた、ゲートフィンガーの数を増加させ、且つゲートフィンガーのゲート幅を増加させ、従って実質的にゲート周辺を大きくさせたマルチセルトランジスタを提供するために、本発明の実施形態によるマルチセルトランジスタに適用されてもよい。
【0075】
【0076】
図２Ａは、本発明の実施形態によるマルチセルトランジスタ１００の平面図である。図２Ｂ～図２Ｆはそれぞれ、図２Ａの線Ｂ－Ｂ’、線Ｃ－Ｃ’、線Ｄ－Ｄ’、線Ｅ－Ｅ’、及び線Ｆ－Ｆ’に沿って取られたマルチセルトランジスタ１００の断面図である。
【0077】
図２Ａを参照すると、マルチセルトランジスタ１００は、半導体構造１１０の上に形成された複数のゲート、ソース、及びドレインコンタクト構造を備える。コンタクト構造は、例えば、金属コンタクトを備えてよく、とりわけ、ゲートマンドレル１３６及びドレインマンドレル１５６、並びにゲートランナー１３２、ソースフィンガー１４０、及びドレインランナー１５２を備えてもよい。
【0078】
図２Ａ及び図２Ｂは、マルチセルトランジスタ１００のゲートコンタクト構造を概略的に示す。図２Ａ及び図２Ｂに示されるように、複数のゲートランナー１３２は、半導体構造１１０の上面に沿って第１の方向（図２Ａ及び図２Ｂのｘ方向）に延伸する。図２Ｂに示されるように、ゲートフィンガー１３０は、各ゲートランナー１３２の下で延伸する。各ゲートフィンガー１３０は、半導体構造１１０の上面に沿って第１の方向（図２Ａ及び図２Ｂのｘ方向）に延伸する。ゲート絶縁層１３８が、ゲート絶縁層を含むＭＯＳＦＥＴ及びＬＤＭＯＳユニットセルトランジスタのようなユニットセルトランジスタ設計において、各ゲートフィンガー１３０と半導体構造１１０との間に提供されてもよい。チャネル１２０が、各ゲートフィンガー１３０の下の半導体構造１１０の上部に提供されてもよい。マルチセルトランジスタがそのオン状態にある場合には、電流が各チャネル１２０を通って流れてもよい。複数の導電性ビア１３１が、各ゲートランナー１３２をゲートフィンガー１３０のそれぞれの１つに電気的に接続してもよい。各ゲートランナー１３２は、それぞれの導電性ビア１３３によってゲートマンドレル１３６に電気的に接続されてもよい。
【0079】
描写された実施形態では、各ゲートランナー１３２は、ゲートフィンガー１３０のそれぞれの１つと垂直に重なる（すなわち、半導体構造の主表面に垂直に引かれた線は、各ゲートランナー１３２及びその関連するゲートフィンガー１３０を通過する）。他の実施形態では、各ゲートランナー１３２は、その関連するゲートフィンガー１３０から、例えば、ｙ方向にオフセットされてもよい。そのような実施形態では、中間導電層（示されていない）が、各ゲートランナー１３２とその関連するゲートフィンガー１３０との間に提供されてもよく、導電性ビアの第１のセットが、各ゲートランナー１３２を中間導電層に電気的に接続してもよく、導電性ビアの第２のセットが、各中間導電層をその関連するゲートフィンガー１３０に電気的に接続してもよい。
【0080】
図２Ａ及び図２Ｃは、マルチセルトランジスタ１００のドレインコンタクト構造を概略的に示す。図２Ａ及び図２Ｃに示されるように、複数のドレインランナー１５２が、半導体構造１１０の上面に沿って第１の方向（図２Ａ及び図２Ｂのｘ方向）に延伸する。図２Ｃに示されるように、ドレインフィンガー１５０は、各ドレインランナー１５２の下で延伸する。各ドレインフィンガー１５０は、半導体構造１１０の上面に沿って第１の方向（図２Ａ及び図２Ｂのｘ方向）に延伸する。ドレイン領域１２４が、各それぞれのドレインフィンガー１５０の下で半導体構造１１０の上部に提供されてもよい。複数の導電性ビア１５１が、各ドレインランナー１５２をドレインフィンガー１５０のそれぞれの１つに電気的に接続してもよい。各ドレインランナー１５２は、それぞれの導電性ビア１５３によってドレインマンドレル１５６に電気的に接続されてもよい。
【0081】
描写された実施形態では、各ドレインランナー１５２は、直接、ドレインフィンガー１５０のそれぞれの１つの上にある。他の実施形態では、各ドレインランナー１５２は、その関連するドレインフィンガー１５０からｙ方向にオフセットされてもよく、中間導電層（示されていない）が、各ドレインランナー１５２とそれに関連するドレインフィンガー１５０との間に提供されてもよく、導電性ビアの第１のセットが、各ドレインランナー１５２を中間導電層に電気的に接続してもよく、導電性ビアの第２のセットが、各中間導電層をその関連するドレインフィンガー１５０に電気的に接続してもよい。
【0082】
図２Ａ、図２Ｄ、及び図２Ｅは、マルチセルトランジスタ１００のソースコンタクト構造を概略的に示す。図２Ａ及び図２Ｄを参照すると、複数のソースフィンガー１４０が、半導体構造１１０の上面に沿って第１の方向（図２Ａ及び図２Ｂのｘ方向）に延伸する。ソース領域１２２が、各それぞれのソースフィンガー１４０の下で半導体構造１１０の上部に提供されてもよい。図に示されていない導電性ビアが、各ソースフィンガー１４０を、半導体構造１１０の下側に提供されるソースコンタクト（示されていない）に電気的に接続してもよい。
【0083】
図２Ａ～図２Ｅを参照すると、マルチセルトランジスタ１００は、３つの金属パッド１８２－１、１８２－２、１８２－３（まとめて金属パッド１８２と呼ばれる）を含んでもよい。各金属パッド１８２は、それぞれの複数の絶縁構造１８０の全て又は一部を含んでもよいが、本開示がそれに限定されない。図２Ａ及び図２Ｅに示されるように、各金属パッド１８２の第１の端部は、それぞれの第１のソースフィンガー１４０の上に配置されてもよく、金属パッド１８２の第２の端部は、それぞれの第２のソースフィンガー１４０の上に配置されてもよい。導電性ビア１８４の第１及び第２の列は、金属パッド１８２をそれぞれの第１及び第２のソースフィンガー１４０に電気的に接続してもよい。導電性ビア１８４はまた、絶縁構造１８０の一部を含んでもよい。幾つかの実施形態では、第１及び第２のソースフィンガー１４０は省略されてもよく、導電性ビア１８４の第１及び第２の列は、半導体構造１１０のそれぞれの第１及び第２のソース領域１２２に物理的及び電気的に接続してもよい。幾つかの実施形態では、導電性ビア１８４のより高密度の列が提供されてもよい（例えば、各ゲートランナー１３２をそれぞれのゲートフィンガー１３０に電気的に接続する導電性ビア１３１の列、又は各ドレインランナー１５２をそれぞれのドレインフィンガー１５０に電気的に接続する導電性ビア１５１の列と比較して）。「高密度」とは、列がより多くの導電性ビア１８４を含むことを意味する。代替的又は追加的に、導電性ビア１８４の複数の列が、各金属パッド１８２の下に提供されてもよい（例えば、２列、３列、４列、等）。
【0084】
図２Ａ～図２Ｅに示されるように、各ゲートフィンガー１３０は、隣接するソースフィンガー１４０及びドレインフィンガー１５０と共に、ユニットセルトランジスタ１６０を画定してもよい。各ユニットセルトランジスタ１６０は、半導体構造１１０の上部領域に形成されたチャネル領域１２０、ソース領域１２２、及びドレイン領域１２４を更に含む。マルチセルトランジスタ１００では、ソースフィンガー１４０及びドレインフィンガー１５０は、通常、２つの異なるゲートフィンガー１３０によって共有され、従って、各ユニットセルトランジスタ１６０は、共有ソースフィンガー１４０の半分及び共有ドレインフィンガー１５０の半分を含むように見なされてもよい。図２Ａの破線のボックスは、代表的なユニットセルトランジスタ１６０を識別する。各ユニットセルトランジスタ１６０は、半導体構造１１０で（チャネル領域１２０、ソース領域１２２、及びドレイン領域１２４が半導体構造にあるように）、及び半導体構造１１０の上で（ゲートフィンガー１３０、ソースフィンガー１４０、及びドレインフィンガー１５０が半導体構造１１０の上で延伸するように）延伸する。
【0085】
各ユニットセルトランジスタ１６０のゲートフィンガー１３０、ソースフィンガー１４０、及びドレインフィンガー１５０はそれぞれ、第１の方向（図２Ａのｘ方向）に延伸する。ゲートフィンガー１３０、ソースフィンガー１４０、及びドレインフィンガー１５０は、第２の方向（図２Ａのｙ方向）に沿って互いに離間し、従って、ユニットセルトランジスタ１６０はまた、第２の方向に沿って互いに離間する。幾つかの実施形態では、第２の方向は、第１の方向に垂直であってもよい。図２Ｂに示されるように、各ゲートフィンガー１３０は、ゲートマンドレル１３６に隣接する基端１３０ａ、及びゲートマンドレルから離れた遠位端１３０ｂを有してもよい。ゲートフィンガー１３０の基端１３０ａは、図２Ａに示されるように、第２の方向に沿って整列されてもよい。ゲートフィンガー１３０の遠位端１３０ｂは、同様に、第２の方向に沿って整列されてもよい。
【0086】
動作中、電流は、半導体構造１１０のドレイン領域１２４、チャネル領域１２０、及びソース領域１２２を含む伝導経路を通って、各ソースフィンガー１４０とそれに関連するドレインフィンガー１５０との間を流れる。電流の量は、ゲートフィンガー１３０に印加される電圧信号によって変調されてもよい。
【0087】
図２Ａに更に示されるように、ユニットセルトランジスタ１６０は、複数のグループ１７０－１～１７０－４（まとめてグループ１７０と呼ばれる）で配置される。描写された実施形態では、各グループ１７０は合計４つのユニットセルトランジスタ１６０を含むが、より多く又はより少ないユニットセルトランジスタ１６０が各グループ１７０に含まれてもよいことが理解されるであろう。例えば、幾つかの実施形態では、グループ１７０の１つ以上は、少なくとも２０個のユニットセルトランジスタ１６０を含んでもよい。他の実施形態では、グループ１７０の１つ以上は、少なくとも４０個のユニットセルトランジスタ１６０を含んでもよい。同様に、各グループ１７０のユニットセルトランジスタ１６０の数が同じである必要はないことが理解されるであろう。グループ１７０の隣接するものは、ギャップ１７２によって分離されてもよい。ギャップ１７２は、全て同じサイズである必要はない。ギャップ１７２の結果として、例えば、グループ１７０の第１のグループの２つの隣接するユニットセルトランジスタ１６０間の第１の距離ｄ１は、グループ１７０の異なる隣接するグループの一部である２つの隣接するユニットセルトランジスタ間の第２の距離ｄ２より小さくてもよい。上記で議論されたように、２つの隣接するユニットセルトランジスタ１６０間の距離は、２つのユニットセルトランジスタ１６０のゲートフィンガー１３０間の距離であると見なされてもよい。ギャップ１７２は、グループ１７０の異なるグループの一部である２つの隣接するユニットセルトランジスタ１６０のソース領域１２２間で延伸してもよい。本明細書では、第１及び第２のユニットセルトランジスタの間に介在するユニットセルトランジスタがない場合には、第１及び第２のユニットセルトランジスタは互いに「隣接する」と見なされる。
【0088】
幾つかの実施形態では、第２の距離ｄ２は、第１の距離ｄ１より少なくとも３倍大きくてもよい。他の実施形態では、第２の距離ｄ２は、第１の距離ｄ１より少なくとも５倍大きくてもよい。更なる他の実施形態では、第２の距離ｄ２は、第１の距離ｄ１より少なくとも８倍大きくてもよい。
【0089】
図２Ａ及び図２Ｅに更に示されるように、金属パッド１８２は、ギャップ１７２の何れかの側のユニットセルトランジスタ１６０のソース領域１２２の上で延伸する。幾つかの実施形態では、各金属パッド１８２は、ゲートフィンガー１３０、ソースフィンガー１４０、及び／又はドレインフィンガー１５０より、第２の方向（図２Ａ～図２Ｅのｙ方向）において大幅に長くてもよい。幾つか実施形態では、各金属パッド１８２は、ゲートフィンガー１３０、ソースフィンガー１４０、及び／又はドレインフィンガー１５０より、第２の方向（図２Ａ～図２Ｅのｙ方向）に少なくとも３倍長くてもよい。他の実施形態では、各金属パッド１８２は、ゲートフィンガー１３０、ソースフィンガー１４０、及び／又はドレインフィンガー１５０より、第２の方向（図２Ａ～図２Ｄのｙ方向）に少なくとも５倍長くてもよい。更なる他の実施形態では、各金属パッド１８２は、ゲートフィンガー１３０、ソースフィンガー１４０、及び／又はドレインフィンガー１５０より、第２の方向（図２Ａ～図２Ｄのｙ方向）に少なくとも８倍長くてもよい。
【0090】
幾つかの実施形態では、金属パッド１８２は、ボンドワイヤ１８６が金属パッド１８２に接合されてもよいような十分な第２の方向（図２Ａのｙ方向）の長さを有してもよい。各金属パッドは、ワイヤボンディングに適切な材料（例えば、金）で形成された上面を有してもよい。図２Ｅに示されるように、ボンドワイヤ１８６は、ボンドワイヤ１８６が金属パッド１８２から上方に延伸するように、金属パッド１８２の上面に接合されてもよい。幾つかの実施形態では、ボンドワイヤ１８６の両端は、ボンドワイヤ１８６が金属パッド１８２の上に弧を描いて延伸するように、金属パッド１８２に接合されてもよい。ボンドワイヤ１８６はまた、絶縁構造１８０の一部を含みんでもよく、ユニットセルトランジスタ１６０の隣接するグループ１７０間の相互結合を更に低減させてもよい。図２Ｅの点線を使用して引かれたボンドワイヤ１８６によって示されるように、幾つかの実施形態では、２つ以上のボンドワイヤ１８６が、更なる絶縁を提供するために、各金属パッド１８２に並べて接合されてもよい。並んだボンドワイヤ１８６は、図２Ｅに示されるように、同じ高さ又は異なる高さまで延伸してもよい。図２Ｅでは、ボンドワイヤ１８６は、ｘ方向に沿って延伸するように示される。他の実施形態では、ボンドワイヤ１８６は、例えば、ｙ方向のような異なる方向に沿って延伸してもよい。同様に、ボンドワイヤ１８６は、例えば、金属パッド１８２に接合された他の実施形態では、他の金属シールド構造で置き換られてもよいことが理解されるであろう。例えば、結合及び／又は絶縁壁は、他の実施形態では、ボンドワイヤ１８６を置き換えることができる。
【0091】
各金属パッド１８２及び／又はその関連する導電性ビア１８４及び／又はその関連するボンドワイヤ１８６は、ユニットセルトランジスタ１６０のグループ１７０の２つの隣接するグループ間で絶縁構造１８０を形成してもよい。各絶縁構造１８０は、ユニットセルトランジスタ１６０の隣接するグループ１７０間の相互結合を低減させてもよい。絶縁構造１８０が金属パッド１８２を含む例が示されるが、本発明はそれに限定されない。幾つかの実施形態では、絶縁構造１８０は、金属以外の導電性材料を含んでもよく、又は導電性材料を完全に含めなくてもよい。幾つか実施形態では、絶縁構造１８０は、磁気絶縁材料、又は損失性誘電体絶縁材料で形成されてもよい。
【0092】
図２Ｆは、図２Ａの線Ｆ－Ｆ’に沿って取られた断面図である。図２Ｆに示されるように、ゲートフィンガー１３０、ソースフィンガー１４０、及びドレインフィンガー１５０は、半導体構造１１０のそれぞれのチャネル領域１２０、ソース領域１２２、及びドレイン領域１２４の上に形成されてもよい。ゲート絶縁層１３８が、各ゲートフィンガー１３０とそれに関連するチャネル領域１２０との間に提供されてもよい。トランジスタ１００がゲート絶縁層を含まないユニットセルトランジスタ（例えば、ＨＥＭＴトランジスタ）を使用して形成される場合には、ゲート絶縁層１３８は省略される。幾つか実施形態では、ゲートフィンガー１３０、ソースフィンガー１４０、及びドレインフィンガー１５０は、半導体構造１１０の上面の上の同じレベルにあってもよい。他の実施形態では、ゲートフィンガー１３０の上面は、例えば、ゲートフィンガー１３０と半導体構造１１０との間にゲート絶縁層１３８を含めることに起因して、ソースフィンガー１４０の上面及び／又はドレインフィンガー１５０の上面より、半導体構造１１０の上面の上の高いレベルにあってもよい。ゲートフィンガー１３０、ソースフィンガー１４０、及びドレインフィンガー１５０が、ｙ方向に同じ距離だけ互いに離間するように図２Ｆに示され、一方、そのようである必要はなく、実際、多くのマルチセルトランジスタでは、ゲートフィンガー１３０がソースフィンガー１４０よりドレインフィンガー１５０に近くてもよいことが理解されるであろう。図２Ｆの半導体構造１１０の上にある様々な要素がまた、図面を簡略化するために示されていない１つ以上の層間絶縁層に形成されてもよいことが理解されるであろう。これらの層間絶縁層は、様々な導電性ビア、ランナー、等を支持してもよく、また、様々な要素を電気的に絶縁することを容易にしてもよい。
【0093】
ゲートランナー１３２及びドレインランナー１５２は、ゲートフィンガー１３０、ソースフィンガー１４０、及びドレインフィンガー１５０より、半導体構造１１０の上面の上で高くてもよい。幾つかの実施形態では、ゲートランナー１３２及びドレインランナー１５２は、半導体構造の上で同じ高さにあってもよいが、そのようである必要はない。
【0094】
更に図２Ｆに示されるように、幾つかの実施形態では、金属パッド１８２は、ゲートランナー１３２及び／又はドレインランナー１５２より、半導体構造１１０の上で高いレベルに形成されてもよい。特に、金属パッド１８２が半導体構造１１０の上に形成される、図２Ｆに示される第３の方向（ｚ軸の方向）の第３の距離ｄ３は、ゲートランナー１３２が半導体構造１１０の上に形成される第３の方向の第４の距離ｄ４より大きてもよく、及び／又はドレインランナー１５２が半導体構造１１０の上に形成される第３の方向の第５の距離ｄ５より大きくてもよい。半導体構造１１０の上により高く金属パッド１８２を形成することによって、ユニットセルトランジスタ１６０の隣接するグループ１７０間の絶縁量を増加させてもよい。金属パッド１８２は、ゲートランナー１３２及びドレインランナー１５２より半導体構造１１０の上で高いので、各金属パッド１８２を半導体構造１１０のソース領域１２２に接続する導電性ビア１８４は、ゲートランナー１３２及びドレインランナー１５２をそれぞれゲートフィンガー１３０及びドレインフィンガー１５０に接続する導電性ビア１３１、１５１より高くてもよい。より高い導電性ビア１８４はまた、ユニットセルトランジスタ１６０の隣接するグループ１７０間の絶縁量を増加させてもよい（すなわち、相互結合量を減少させてもよい）。
【0095】
ギャップ１７２及び／又は絶縁構造１８０は、隣接するグループ１７０のユニットセルトランジスタ１６０間の相互結合を低減させてもよい。ユニットセルトランジスタ１６０間の相互結合が、小さい物理的実装面積内に多数のユニットセルトランジスタ１６０を含むデバイスで回避可能な場合がある一方で、ユニットセルトランジスタ１６０の数が十分に多い場合には、マルチセルトランジスタの性能が、幾つかの用途では低下する場合があることが見出された。性能が低下する場合があるこのような用途の１つは、ＬＤＭＯＳＲＦ電力増幅器である。例えば、多くの無線通信用途で要求される高出力電力を達成するために、マルチセルトランジスタに多数のユニットセルトランジスタ（例えば、数百のユニットセルトランジスタ）を含めることが必要な場合がある。しかし、ユニットセルトランジスタの数を増加させることがマルチセルトランジスタの出力電力を増加させる場合がある一方で、マルチセルトランジスタのＤＣからＲＦへの電力変換効率（「ドレイン効率」とも呼ばれる）が低下する場合があることが見出された。高レベルの相互結合及び高温が、この性能の低下の原因である場合がある。
【0096】
上記で示されるように、相互結合を低減するための１つの技術は、ユニットセルトランジスタ１６０をグループ１７０に分割し、そして、絶縁構造１８０、及び／又はユニットセルトランジスタ１６０のグループ１７０間の距離の増加（ギャップ１７２）を提供することである。各グループ１７０内のユニットセルトランジスタ１６０間の相互結合が、依然として相対的に高い場合がある一方で、隣接するグループ１７０のユニットセルトランジスタ１６０間の相互結合のレベルは、はるかに低くてもよい。相互に互いに結合するユニットセルトランジスタ１６０の数を制限することによって、ＤＣからＲＦへの電力変換効率の低下を低減させる場合があることが見出された。その上、マルチセルトランジスタの全体的な出力電力は、更なるグループ１７０を追加することによって増加してもよい。本明細書で議論されるように、ギャップ１７２はまた、熱放散を助けてもよく、従って、熱関連の性能低下を低減するのを助けることもできる。
【0097】
通常、ＲＦトランジスタ増幅器の設計者の目標の１つは、トランジスタ増幅器のサイズを小さくしておくことである場合がある。ユニットセルトランジスタ１６０のグループ１７０間にギャップ１７２のようなギャップを追加することは、そのような目標と矛盾し、したがって直感的ではない。その上、ＲＦトランジスタ増幅器の設計者が、ユニットセルトランジスタ１６０間の相互結合に問題があることを確認し、このような相互結合を低減させるために増加した距離及び／又は絶縁構造を使用すべきであると決定した場合には、設計者は、上記の図２Ａ～図２Ｆの実施形態で行われるようなユニットセルトランジスタ１６０のグループ１７０間により大きいギャップ１７２及び／又は絶縁構造１８０を提供する一方で、多くのユニットセルトランジスタ１６０間の距離を同じにしないようするために、個々のユニットセルトランジスタ１６０間の距離を増加させ、及び／又はユニットセルトランジスタ１６０間に絶縁構造を提供するように導かれる。
【0098】
ユニットセルトランジスタ１６０をギャップ１７２によって絶縁されたグループ１７０の中に配置することの別の利点は、ユニットセルトランジスタ１６０の密度が低減されることである。ＲＦトランジスタ増幅器のようなマルチセルトランジスタでは、熱の蓄積が問題になる場合があり、デバイスに熱が蓄積しすぎると、デバイスの性能が低下する場合がある。ギャップ１７２は、熱放散のための更なる領域を提供し、従って、マルチセルトランジスタ１００の熱性能を改善してもよい。
【0099】
上記のマルチセルトランジスタ１００は、半導体構造１１０と、電気的に並列に接続された複数のユニットセルトランジスタ１６０とを含み、各ユニットセルトランジスタ１６０は、半導体構造１１０で第１の方向に延伸する。ユニットセルトランジスタ１６０は、第２の方向に沿って互いに離間し、複数のグループ１７０で配置され、グループ１７０の第１のグループの２つの隣接するユニットセルトランジスタ１６０の同様のフィンガー１３０、１４０、１５０間の第２の方向の第１の距離は、グループ１７０の第１のグループの一端にある第１のユニットセルトランジスタ１６０及びグループ１７０の第２のグループにある第２のユニットセルトランジスタ１６０の同様のフィンガー１３０、１４０、１５０間の第２の方向の第２の距離より小さく、第２のユニットセルトランジスタ１６０は、第１のユニットセルトランジスタ１６０に隣接する。同様のフィンガーは、幾つかの実施形態ではゲートフィンガー１３０であってもよく、他の実施形態ではソースフィンガー１４０であってもよく、更なる他の実施形態ではドレインフィンガー１５０であってもよい。例えば、第１及び第２のユニットセルトランジスタ１６０は、第１のグループ１７０にあってもよく、互いに隣接してもよく、第３のユニットセルトランジスタ１６０は、第２のグループ１７０にあってもよく、第２のユニットセルトランジスタ１６０に隣接してもよい。第１及び第２のユニットセルトランジスタ１６０のソースフィンガー１４０は、第１の距離だけ離間してもよく、第２及び第３のユニットセルトランジスタ１６０のソースフィンガー１４０は、第１の距離より大きい第２の距離だけ離間してもよい。
【0100】
図３Ａ及び図３Ｂはそれぞれ、概略平面図及び概略断面図であり、図２Ａ～図２Ｆのマルチセルトランジスタ１００の変更版であるマルチセルトランジスタ１００’を示す。図３Ｂの断面図は、図３Ａの線Ｂ－Ｂ’に沿って取られる。図３Ａの線Ｃ－Ｃ、Ｄ－Ｄ’、Ｅ－Ｅ’、及びＦ－Ｆ’に沿って取られた断面はそれぞれ、図２Ｂ、図２Ｃ、図２Ｄ、及び図２Ｅに示される断面と同一であってもよく（図２Ｅの導電性ビア１８４がトランジスタ１００’でより高いことを除いて）、従って、これらの断面は、ここでは繰り返されない。
【0101】
図３Ａ及び図３Ｂのマルチセルトランジスタ１００’では、ソースコンタクト構造は全て、マルチセルトランジスタ１００の場合のように導電性ビアを介してソース領域１２２に電気的に接続された半導体構造１１０の下側にソースコンタクトを有する代わりに、半導体構造１１０の上側に形成される。図３Ａに示されるように、描写される実施形態では、ソースマンドレル１４６は、ゲートマンドレル１３６より半導体構造１１０の上で高いレベルに提供される。ソースフィンガー１４０は、導電性ビア１４１及びソースランナー１４２によってソースマンドレル１４６に接続されてもよい。図３Ｂに示されるように、金属パッド１８２は、幾つかの実施形態では、ソースランナー１４２より半導体構造１１０の上で高いレベルにあってもよい。これは、絶縁構造１８０によって提供される絶縁量を改善するのを助けてもよい。
【0102】
図２Ａ～図２Ｆ並びに図３Ａ及び図３Ｂに関する上記の議論は、特定のタイプのユニットセルトランジスタ設計とは対照的に、トランジスタ１００、１００’のコンタクト構造に焦点を合わせる。この結果、上記の議論では、半導体構造１１０は一般的に扱われる。様々な異なるタイプのユニットセルトランジスタ１６０が、トランジスタ１００及び１００’を形成するために使用されてもよいことが理解されるであろう。図４Ａ及び図４Ｂは、トランジスタ１００及び１００’の異なる実施形態を形成するために使用されてもよい例示的なユニットセルトランジスタ設計を示す。図４Ａ及び図４Ｂが、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）電界効果トランジスタ（ＦＥＴ）及び／又は高電子移動度トランジスタが半導体構造１１０で形成される例を示す一方で、これらの実装は、例としてのみ提供されることが理解されるであろう。
【0103】
最初に図４Ａを参照すると、トランジスタ１００（又はトランジスタ１００’）が、ＬＤＭＯＳユニットセルトランジスタ１６０Ａを使用して実装される、例示的な実施形態が示される。図４Ａに示される断面は、図２Ａの線Ｆ－Ｆ’の中央部分に沿って取られる。図面を簡略化するために、ゲートフィンガー１３０、ソースフィンガー１４０、及びドレインフィンガー１５０の上の構造は、図４Ａでは省略される。
【0104】
図４Ａに示されるように、半導体構造１１０は、基板１１２と、基板１１２の上のドリフト層１１４（例えば、ｎ型導電性を有する）とを含む。基板１１２は、例えば、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、炭化ケイ素、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、又はＩｎＰのような、この実施形態ではｐ型導電性を有する半導体基板を含んでもよい。或いは、基板１１２は、例えば、サファイア又はダイアモンド基板のような、この実施形態では、その上面に形成されたｐ型導電性半導体エピタキシャル層を有する非半導体基板であってもよい。ドープされたウェル領域１２６（例えば、ｐ型導電性を有する）が、ドリフト層１１４に形成される。ソース領域１２２は、ウェル領域１２６の上部に形成され、ドレイン領域１２４は、ウェル領域１２６の上部に形成される。ソース領域１２２及びドレイン領域１２４は、例えば、ｎ型導電性を有してもよい。ドレイン領域１２４は、ドレインフィンガー１５０の１つの下で延伸してもよい。チャネル領域１２０はまた、ソース領域１２２とドレイン領域１２４との間の半導体構造１１０の上部に提供される。チャネル領域１２０は、例えば、酸化ケイ素層又は他の絶縁酸化物層のようなゲート絶縁層１３８の上部のゲートフィンガー１３０の１つの下で延伸してもよい。ソース領域１２２は、横方向拡散低抵抗ｐ＋「シンカー」１２７を介して、基板１１２の下側（又は「裏側」）に提供されるソース接点（示されていない）に電気的に接続されてもよい。
【0105】
図４ＡのＬＤＭＯＳユニットセルトランジスタ１６０Ａは、ＬＤＭＯＳユニットセルトランジスタ１６０Ａをオンオフにするために、及び／又はソースフィンガー１４０とドレインフィンガー１５０との間を流れる電流の量を制御するために、ゲートフィンガー１３０、ソースフィンガー１４０、及びドレインフィンガー１５０に適切な電圧を印加することによって動作してもよい。例えば、ソースフィンガー１４０に対してゲートフィンガー１３０に正の電圧を印加することが、ソース領域１２２とドレイン領域１２４との間で反転層（例えば、チャネル）を形成することによって、ソース領域１２２とドレイン領域１２４との間を流れる電流を提供してもよい。ＬＤＭＯＳＦＥＴは、印加された正のゲート電圧がウェル領域１２６を横切るチャネルを増強するまで、ドレイン－ソース電流が流れなくてもよいことを意味する、「エンハンスメントモード」で動作してもよい。
【0106】
次に図４Ｂを参照すると、マルチセルトランジスタ１００のユニットセルトランジスタがＨＥＭＴユニットセルトランジスタ１６０Ｂとして実装される、例示的な実施形態が示される。図４Ｂに示される断面は、図２Ａの線Ｆ－Ｆ’の中央部分に沿って取られる。図面を簡略化するために、ゲートフィンガー１３０、ソースフィンガー１４０、及びドレインフィンガー１５０の上の構造は、図４Ｂでは省略される。
【0107】
図４Ｂに示されるように、半導体構造１１０は、基板１１２と、基板１１２の上に形成されるエピタキシャル構造とを含む。基板１１２は、例えば、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、炭化ケイ素、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、又はＩｎＰ基板のような半導体基板を含んでもよい。或いは、基板１１２は、例えば、その上面に形成された半導体エピタキシャル層を有するサファイア又はダイアモンド基板のような非半導体基板であってもよい。エピタキシャル構造は、基板１１２の上に形成されたチャネル層１１６、及び基板１１２の反対側のチャネル層１１６上に形成されたバリア層１１８を含んでもよい。チャネル層１１６及びバリア層１１８は、第ＩＩＩ族窒化物ベースの材料を含んでもよく、バリア層１１８の材料は、チャネル層１１６の材料より高いバンドギャップを有する。例えば、チャネル層１１６は、ＧａＮを含んでもよく、一方、バリア層１１８は、ＡｌＧａＮを含んでもよい。チャネル層１１６及びバリア層１１８が、単層構造として示される一方で、チャネル層１１６及び／又はバリア層１１８の何れか又は両方が、多層構造として実装されてもよいことが理解されるであろう。また、例えば、バッファ層、歪平衡層、遷移層、等のような追加の層がまた、基板１１２の上に提供されるエピタキシャル構造の一部として含まれてもよいことが理解されるであろう。
【0108】
ソース領域１２２及びドレイン領域１２４は、バリア層１１８に提供される。ソース領域１２２は、ソースフィンガー１４０の１つの下で延伸してもよく、ドレイン領域１２４は、ドレインフィンガー１５０の１つの下で延伸してもよい。チャネル領域１２０は、ソース領域１２２とドレイン領域１２４との間の半導体構造１１０の上部に提供されてもよい。チャネル領域１２０は、ゲートフィンガー１３０の１つの下で延伸してもよい。
【0109】
バリア層１１８とチャネル層１１６との間のバンドギャップの違い、及びバリア層１１８とチャネル層１１６との間の界面における圧電効果に起因して、二次元電子ガス（２ＤＥＧ）が、チャネル層１１６において、チャネル層１１６とバリア層１１８との間の接合部で誘導される。２ＤＥＧは、ソース領域１２２とドレイン領域１２４との間の伝導を可能にする高伝導層として機能する。
【0110】
図４ＡのＬＤＭＯＳデバイス１６０Ａ及び図４ＢのＨＥＭＴデバイス１６０Ｂは、ユニットセルトランジスタ１６０の可能な構成の例として含まれる。しかし、本明細書で説明される実施形態の範囲から逸脱することなく、他のユニットセルトランジスタ構成が本発明で利用されることができることが理解されるであろう。例えば、ゲートフィンガー及び／又はドレインフィンガーを使用して他のユニットセルトランジスタと組み合わされてよいユニットセルトランジスタ１６０の任意の構成が、本明細書で説明される技術から利益を得てもよい。このように、本発明は、ＨＥＭＴ及びＬＤＭＯＳユニットセルトランジスタに限定されない。
【0111】
上記で議論されたように、トランジスタの実効ゲート周辺を増加させるための１つの技術は、並列に接続されたユニットセルトランジスタの数を増加させることである。別の技術は、各ユニットセルトランジスタのゲートフィンガーの幅を増加させることである。また上記で議論されたように、特許文献１は、ゲートフィンガーの幅のそのような増加から生じる場合がある性能低下を低減又は最小化させる一方で、マルチセルトランジスタのゲートフィンガーの幅を増加させるための技術を説明する。特に、特許文献１は、マルチセルトランジスタのゲートフィンガーをゲートフィンガーに沿った内部位置から給電するための技術を開示する。
【0112】
マルチセルトランジスタのゲートフィンガーの幅が増加した場合に生じる場合がある潜在的な問題の１つは、ゲートフィンガーの第１の端部に印加されるゲート信号の位相が、ゲート信号がゲートフィンガーの全幅を横切って伝搬するときに生じる位相の変化に起因して、ゲートフィンガーの他方の端部のゲート信号の位相と大幅に異なる場合があることである。ゲートフィンガーの幅が増加すると、ゲート信号の位相差がまた増加する。ゲート信号のこの位相差はドレイン信号に反映され、ドレイン信号の位相差は、ドレイン電流の様々な部分が完全に同相で合計されないことをもたらし、全出力電流の大きさを低下させ、その結果、トランジスタの出力電力に低下させる。加えて、位相が異なる電流の組み合わせは、時間領域の出力電流波形の形状に影響を与える場合があり、電力増幅器の別の重要な仕様であるトランジスタ効率に影響を及ぼす場合がある。例えば、非特許文献１を参照。不均一な位相現象はまた、幅が狭いゲートフィンガーが使用される場合に起こる場合があるが、程度は小さい。
【0113】
特許文献１で説明されるように、ゲートフィンガーの中点のような内部位置でゲート信号をゲートフィンガーに給電することによって、広いゲートフィンガーの全長に横切って伝搬するゲート信号に起因して、生じる可能性がある大きい位相差が低減する場合がある。特許文献１は、ゲート信号をゲートランナーにゲートランナーに沿った内部位置で供給するために使用される、半導体構造の上のデバイスの異なるレベルで延伸するゲート相互接続部を追加することを提案する。このアプローチの正味の効果は、ゲート信号がゲートフィンガーにゲートフィンガーに沿った内部位置から給電されてもよいことであり、これによって、ゲート信号がゲートフィンガーに沿って伝搬するときに生じる位相変化の総量が低減する。
【0114】
ゲート信号は、各ゲート相互接続部から対応するゲートランナーに渡される点で分割されてもよく、各ゲートランナーに沿って２つの異なる方向に伝搬してもよい。分割されたゲート信号は、各ゲートランナーから対応するゲートフィンガーに渡される。この技術は、ゲートフィンガーの全幅に沿ってゲート信号に見られる最大位相差を増加させることなく、各ゲートフィンガーの幅を２倍にすることを可能にしてもよい。この結果、ゲート相互接続部を追加し、その内部位置でゲートランナーに給電することによって、マルチセルトランジスタのゲート周辺を、位相によって誘導される性能低下なしに増加させてもよい。その上、ゲート相互接続部は、ゲートランナーの抵抗と比較してゲート相互接続部の抵抗を低減させる、ゲートランナーよりｙ－ｚ平面の大きい断面積を有するようにすることができる。結果として、各ゲート相互接続部の抵抗が対応するゲートランナーの抵抗より実質的に小さくてもよいので、マルチセルトランジスタのゲート抵抗の望ましくない増加を低減させてもよい。
【0115】
幾つかの実施形態によれば、ゲート幅がより広いマルチセルトランジスタは、各それぞれのゲートランナーの上でゲート相互接続部を追加し、各ゲート相互接続部を対応するゲートランナーの内部位置に電気的に接続するための導電性ビアを使用することによって提供されることができる。幾つかの実施形態では、各ゲート相互接続部の対応するゲートランナーの内部位置への接続は、ゲートフィンガーを複数のセグメントに分割するのに役立ってもよい。同様に、これらのマルチセルトランジスタは、各それぞれのドレインランナーの上でドレイン相互接続部を含んでもよく、各ドレイン相互接続部を各対応するドレインランナーの内部位置に電気的に接続するための導電性ビアを含んでもよい。
【0116】
図５Ａ～図５Ｃは、ゲート及びドレインフィンガーの幅を増加させることを可能にするゲート及びドレイン相互接続部を含む、本発明の実施形態によるマルチセルトランジスタ２００を示す。特に、図５Ａは、マルチセルトランジスタ２００の概略平面図であり、図５Ｂ及び図５Ｃはそれぞれ、図５Ａの線Ｂ－Ｂ’及び線Ｃ－Ｃ’に沿って取られた断面図である。
【0117】
図５Ａ～図５Ｃを図２Ａ～図２Ｆと比較することによって見ることができるように、トランジスタ２００は、上記で説明されたトランジスタ１００と類似してもよい。よって、以下の議論は、２つのトランジスタ１００、２００間の違いに焦点を合わせ、同じ参照番号が、トランジスタ１００及び２００の同様又は類似の要素を示すために使用される。
【0118】
トランジスタ２００は、半導体構造１１０の上に繰り返し配置された複数のユニットセルトランジスタ１６０を含む。ユニットセルトランジスタ１６０は、例えば、図４Ａに示される半導体構造を有するＬＤＭＯＳトランジスタ又は図４Ｂに示される半導体構造を有するＨＥＭＴトランジスタのような任意の適切なタイプのトランジスタであってもよい。ユニットセルトランジスタ１６０は、組み合わされた出力信号を提供するために、電気的に並列に接続されてもよい。例えば、ユニットセルトランジスタ１６０のそれぞれのゲート領域、ドレイン領域、及びソース領域は、並列に結合された複数のトランジスタを提供するように共通に接続されてもよい。
【0119】
各ユニットセルトランジスタ１６０は、半導体構造１１０の上部領域に形成されたチャネル領域１２０、ソース領域１２２、及びドレイン領域１２４を含む。ゲートフィンガー１３０は、各チャネル領域１２０の上に形成され、ソースフィンガー１４０は、各ソース領域１２２の上に形成され、ドレインフィンガー１５０は、各ドレイン領域１２４の上に形成される。ゲートランナー１３２は、各ゲートフィンガー１３０の上に形成され、導電性ビア１３１の列によってそれぞれのゲートフィンガー１３０に物理的及び電気的に接続される。ドレインランナー１５２は、各ドレインフィンガー１５０の上に形成され、導電性ビア１５１の列によってそれぞれのドレインフィンガー１５０に物理的及び電気的に接続される。ソースコンタクト（示されていない）は、半導体構造１１０の裏側に形成され、例えば、導電性ビア（示されていない）によってソース領域１２２に電気的に接続される。
【0120】
ユニットセルトランジスタ１６０は、複数のグループ１７０で配置される。隣接するグループ１７０は、グループ１７０内の２つの隣接するユニットセルトランジスタ１６０間の距離が、第１のグループ１７０の端部のユニットセルトランジスタ１６０と隣接するグループ１７０の最も近いユニットセルトランジスタ１６０との間の距離より小さいようにギャップ１７２によって分離される。ギャップ１７２は、グループ１７０の異なるグループの一部である２つの隣接するユニットセルトランジスタ１６０のソース領域１２２間で延伸してもよい。
【0121】
幾つかの実施形態では、金属パッド１８２は、各ギャップ１７２に提供されてもよい。各金属パッド１８２は、ギャップ１７２の何れかの側のユニットセルトランジスタ１６０のソース領域１２２の上の半導体構造１１０の上で延伸してもよい。各金属パッド１８２は、ドレインフィンガー１５０及びゲートフィンガー１３０より第２の方向（ｙ方向）において大幅に長くてもよい。導電性ビア１８４の列は、各金属パッド１８２の各端部をそれぞれのソース領域１２２に物理的及び電気的に接続する。幾つかの実施形態では、１つ以上の金属パッド１８２は、それぞれのソース領域１２２への電気的接続を介して、基準信号（例えば、グランド）に電気的に接続されてもよい。金属パッド１８２と導電性ビア１８４との組み合わせは、ユニットセルトランジスタ１６０の隣接するグループ１７０間に絶縁構造１８０を形成してもよい。絶縁構造１８０は、隣接するグループ１７０間の相互結合を低減させてもよい。金属パッド１８２は、隣接するグループ１７０間に提供される絶縁量を増加させるために、ゲートランナー１３２及び／又はドレインランナー１５２より半導体構造１１０の上で高いレベルに形成されてもよい。幾つかの実施形態では、金属パッド１８２は、マルチセルトランジスタ１００に対して上記で議論されたように、１つ以上のボンドワイヤ１８６が金属パッド１８２に接合されてもよいのに十分な第２の方向（図５Ａのｙ方向）の長さを有してもよい。ボンドワイヤ１８６はまた、絶縁構造１８０の一部を備えてもよく、ユニットセルトランジスタ１６０の隣接するグループ１７０間の相互結合を更に低減させてもよい。幾つかの実施形態では、ボンドワイヤ１８６は、例えば、金属パッド１８２に接合された他の実施形態の他の金属シールド構造で置き換えられてもよいことが理解されるであろう。例えば、他の実施形態では、接合及び／又は絶縁壁は、ボンドワイヤ１８６を置き換えることができる。
【0122】
マルチセルトランジスタ２００は、マルチセルトランジスタ２００が、複数のゲート相互接続部１３４及び複数のドレイン相互接続部１５４を更に含むという点で、マルチセルトランジスタ１００とは異なる。図５Ａ～図５Ｃの実施形態では、他の実装が可能であるが、ゲート相互接続部１３４は、ゲートマンドレル１３６の延長部を備え、ドレイン相互接続部１５４は、ドレインマンドレル１５６の延長部を備える。
【0123】
図５Ａ及び図５Ｂに示されるように、各ゲート相互接続部１３４は、ゲートランナー１３２のそれぞれの１つの上で延在し、導電性ビア１３３によってそれぞれのゲートランナー１３２に電気的に接続される。幾つかの実施形態では、ゲート相互接続部１３４は、ゲートランナー１３２より半導体構造１１０の上で高いレベルにあってもよい。幾つかの実施形態では、各ゲート相互接続部１３４は、ゲートランナー１３２よりｙ－ｚ平面においてより大きい断面積を有してもよい。幾つかの実施形態では、ゲート相互接続部１３４は、金属、又は例えば、銅、金、及び／若しくは複合金属を含む他の高導電性材料を含んでもよい。
【0124】
図５Ｂに示されるように、各導電性ビア１３３は、ゲート相互接続部１３４をそれぞれのゲートランナー１３２の内部位置に接続する。例えば、ゲートランナー１３２は、第１及び第２の対向する端部１３２ａ、１３２ｂを有してもよい。導電性ビア１３３は、第１の端部１３２ａと第２の端部１３２ｂとの間である内部位置でゲートランナー１３２に接続されてもよい。幾つかの実施形態では、内部位置は、ゲートランナー１３２の第１の端部１３２ａと第２の端部１３２ｂの中間点（例えば、それらの間の真ん中）にあってもよい。幾つかの実施形態では、内部位置は、ゲートランナー１３２の中間点からのその長さの１０パーセント以内の距離にあってもよい。幾つかの実施形態では、内部位置は、ゲートランナー１３２の中間点からのその長さの２０パーセント以内の距離にあってもよい。幾つかの実施形態では、内部位置は、ゲートランナー１３２の第１の端部１３２ａと第２の端部１３２ｂとの間の距離の１／３～２／３の間の距離にあってもよい。
【0125】
図５Ｂに示されるように、幾つかの実施形態では、ゲートフィンガー１３０は、連続的なゲートフィンガー１３０とは対照的に、ゲートフィンガーセグメントのペアに形成されてもよい。
【0126】
図５Ａ及び図５Ｃに示されるように、各ドレイン相互接続部１５４は、ドレインランナー１５２のそれぞれの１つの上で延伸し、導電性ビア１５３によってそれぞれのドレインランナー１５２に電気的に接続される。幾つかの実施形態では、ドレイン相互接続部１５４は、ドレインランナー１５２より半導体構造１１０の上で高いレベルにあってもよい。幾つかの実施形態では、各ドレイン相互接続部１５４は、ドレインランナー１５２よりｙ－ｚ平面において大きい断面積を有してもよい。幾つかの実施形態では、ドレイン相互接続部１５４は、金属、又は例えば、銅、金、及び／若しくは複合金属を含む他の高導電性材料を含んでもよい。
【0127】
図５Ｃに示されるように、各導電性ビア１５３は、ドレイン相互接続部１５４をそれぞれのドレインランナー１５２の内部位置に接続する。例えば、ドレインランナー１５２は、第１及び第２の対向する端部１５２ａ、１５２ｂを有してもよい。導電性ビア１５３は、第１の端部１５２ａと第２の端部１５２ｂとの間にある内部位置でドレインランナー１５２に接続されてもよい。幾つかの実施形態では、内部位置は、ドレインランナー１５２の第１の端部１５２ａと第２の端部１５２ｂの中間点（例えば、それらの間の真ん中）にあってもよい。幾つかの実施形態では、内部位置は、ドレインランナー１５２の中間点からその長さの１０パーセント以内の距離にあってもよい。幾つかの実施形態では、内部位置は、ドレインランナー１５２の中間点からその長さの２０パーセント以内の距離にあってもよい。幾つかの実施形態では、内部位置は、ドレインランナー１５２の第１の端部１５２ａと第２の端部１５２ｂとの間の距離の１／３～２／３の間の距離にあってもよい。
【0128】
マルチセルトランジスタ２００では、ゲート信号が、各ゲートランナー１３２に、対応するゲートフィンガー１３０の２つのセグメントへの対称的な給電を提供する、その内部（例えば、中央）部分で給電されてもよい。同様の構成がまた、ドレイン側（例えば、ドレインフィンガー１５０及びドレインランナー１５２）に実装されてもよい。このアプローチは、出力電力レベルの増加を可能にする一方で、それぞれのゲート及びドレインフィンガーを通過する場合にゲート及びドレイン信号が経験する位相変化を低減してもよい。マルチセルトランジスタ２００は、そのユニットセルトランジスタ１６０を、絶縁構造１８０を含むギャップ１７２によって分離された複数のグループ１７０の中に配置するので、隣接するグループ１７０間の相互結合を減少させてもよく、マルチセルトランジスタ２００に含まれるユニットセルトランジスタの全数を、性能を大幅に低下させることなく、それに応じて増加させてもよい。ユニットセルトランジスタ１６０の数のこの増加は、マルチセルトランジスタ２００の出力電力をさらに増加させてもよい。
【0129】
本発明の実施形態による、マルチセルトランジスタの上記で開示された例に対して多くの変形がなされてもよいことが理解されるであろう。例えば、マルチセルトランジスタは、ユニットセルトランジスタの任意の数のグループを有してもよい。各グループは、任意の数のユニットセルトランジスタを有してもよい。この結果、全てのグループが同じ数のユニットセルトランジスタを有してもよく、全てのグループが異なる数のユニットセルトランジスタを有してもよく、又は幾つかのグループが同じ数のユニットセルトランジスタを有してもよく、他のグループが異なる数のユニットセルトランジスタを有してもよい。例示的な実施形態では、マルチセルトランジスタは５つのグループのユニットセルトランジスタを有してもよく、２つのグループは８個のユニットセルトランジスタを有し、他の２つのグループは１２個のユニットセルトランジスタを有し、別のグループは２０個のユニットセルトランジスタを有する。
【0130】
同様に、各グループのユニットセルトランジスタ間の間隔は同じであっても異なってもよいことが理解されるであろう。この結果、グループの全てのユニットセルトランジスタは、隣接するユニットセルトランジスタから同じ距離だけ離間してもよく、隣接するユニットセルトランジスタから異なる距離だけ離間してもよく、又はグループのユニットセルトランジスタのサブセットは、様々な異なる距離だけ離間することができる。異なるグループのユニットセルトランジスタは、同じ距離又は異なる距離だけ離間してもよい。グループ間のギャップのサイズは、同じであっても異なってもよいことが更に理解されるであろう。この結果、全てのギャップが同じサイズであってもよく（すなわち、ｙ方向に同じ長さを有する）、全てのギャップが異なるサイズを有してもよく、又は幾つかのギャップが同じサイズを有する一方で、他のギャップが異なるサイズを有してもよい。
【0131】
図６Ａ～図６Ｄは、壁構造を備える絶縁構造の実施形態を示す図２Ａの線Ｅ－Ｅ’に沿って取られた断面図である。図６Ａ～図６Ｄに示されるように、マルチセルトランジスタ１００は、図２Ａ～図２Ｆに対して本明細書で説明されたものと同様の要素を含んでもよい。従って、以下の議論は、図６Ａ～図６Ｂの実施形態における追加の要素に焦点を合わせ、同じ参照番号が、同様又は類似の要素を示すために使用される。図２Ｅの議論に対して示したように、幾つかの実施形態では、図２Ｅのボンドワイヤ１８６は、追加の絶縁部を提供する壁又は同様の構造と置き換えられてもよい。幾つかの実施形態では、壁又は同様の構造は、金属又は金属含有材料から構成されてもよい。例えば、図６Ａに示されるように、壁構造６８６は、絶縁構造１８０の金属パッド１８２の上に形成されてもよく、絶縁材料６９０のセグメントを含んでもよい。壁構造６８６は、ユニットセルトランジスタ１６０の隣接するグループ１７０間で第１の方向（図６Ａのｘ方向）に延伸してもよい。幾つかの実施形態では、絶縁材料６９０のセグメントの底部は、金属パッド１８２の上面に接合され、及び／又はそうでなければ電気的に接続されてもよい。幾つかの実施形態では、絶縁材料６９０のセグメントは、第１の方向（ｘ方向）の金属パッド１８２の幅と実質的に同じであり、又はそれより小さい第１の方向の幅を有してもよく、本発明はそれに限定されない。幾つかの実施形態では、絶縁材料６９０のセグメントは、第１の方向（ｘ方向）の金属パッド１８２の幅の少なくとも半分である第１の方向の幅を有してもよい。
【0132】
壁構造６８６は、マルチセルトランジスタ１００のユニットセルトランジスタ１６０の隣接するグループ１７０間の相互結合（例えば、容量及び／又は磁気結合）を低減させてもよい。幾つかの実施形態では、壁構造６８６の絶縁材料６９０は、マルチセルトランジスタ１００のユニットセルトランジスタ１６０の隣接するグループ１７０間に電磁シールドを提供するように構成されてもよい。
【0133】
幾つかの実施形態では、絶縁材料６９０は、導電性絶縁材料６９０を形成するように導電性材料から構築されてもよい。導電性絶縁材料６９０は、金属パッド１８２を介して基準電圧源（例えば、グランド）に結合されてもよい。幾つかの実施形態では、絶縁材料６９０は、グランドに結合されるのではなく、電気的にフローティングであるように提供されてもよい。このような実施形態では、絶縁材料６９０は、金属パッド１８２に電気的に接続されてなくてもよい。幾つかの実施形態では、絶縁材料６９０は、金属、導電性金属窒化物、導電性金属酸化物、又は上記の材料の組み合わせを含んでもよい。例えば、絶縁材料６９０は、タングステン（Ｗ）、窒化タングステン（ＷＮ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ルテニウム（Ｒｕ）、ジルコニウム（Ｚｒ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、酸化インジウムスズ（ＩＴＯ）、上記の金属の合金、又は上記の金属の組み合わせを含んでもよい。幾つかの実施形態では、絶縁材料６９０は、導電性材料（例えば、金属又は金属含有物質）でめっき及び／又は被覆された非導電性材料を含んでもよい。
【0134】
絶縁材料６９０は導電性絶縁材料であってもよいが、本発明はそれに限定されない。幾つかの実施形態では、絶縁材料６９０は、マイクロ波及び／又はＲＦ放射を吸収することができる誘電体材料を含んでもよい。幾つかの実施形態では、絶縁材料６９０は、損失性誘電体で形成されてもよい。損失性誘電体は、ユニットセルトランジスタ１６０の隣接するグループ１７０間の結合を提供するもののような電磁波を吸収及び／又は低減するように構成されてもよい。絶縁材料６９０の材料として有用であってもよい損失性誘電体は、０．１より大きい損失正接を有する損失性誘電体を含んでもよい。ｔａｎδとも呼ばれる損失正接は、誘電率の実数部と虚数部との間の比率である。幾つかの実施形態では、絶縁材料６９０として使用される損失性誘電体の損失正接は、マルチセルトランジスタ１００の動作周波数に基づいてもよい。損失性誘電体の例は、炭素を含む誘電体を含んでもよい。
【0135】
幾つかの実施形態では、絶縁材料６９０は、例えば、フェライト及び／又はニッケルのような磁性材料を含んでもよい。
【0136】
幾つかの実施形態では、絶縁材料６９０のセグメントは、マルチセルトランジスタ１００の表面から延伸するように提供されてもよい。例えば、本明細書で説明されるように、半導体構造１１０、ゲート／ドレインフィンガー、ゲート／ドレインランナー、及び絶縁構造１８０を含むマルチセルトランジスタ１００が形成されてもよく、保護及び／又はパッシベーション層で覆われてよい。幾つかの実施形態では、保護及び／又はパッシベーション層は、絶縁構造１８０の金属パッド１８２の上面を露出するように構成され、及び／又は窪みが形成されてもよい。壁構造６８６の絶縁材料６９０はそれに結合されてもよい。この結果、幾つかの実施形態では、壁構造６８６は、マルチセルトランジスタがパッケージ化されたトランジスタデバイスを形成するようにパッケージ内に配置された後に、マルチセルトランジスタ１００の上に形成及び／又は設置されてもよい。
【0137】
図６Ａは、絶縁材料６９０の単一セグメントを示すが、他の構成が可能である。例えば、図６Ｂは、壁構造６８６が絶縁材料６９０の複数のセグメントからなる構成を示す。幾つかの実施形態では、絶縁材料６９０の複数のセグメントは、金属パッド１８２から離れる方向（例えば、図６Ｂのｚ方向）に金属パッド１８２の上面から離れて延伸してもよい。幾つかの実施形態では、絶縁材料６９０の複数のセグメントは、金属パッド１８２の上面に実質的に垂直な方向に延伸してもよい。絶縁材料６９０のセグメントのそれぞれは、金属パッド１８２の上面に接合され、及び／又はそうでなければ電気的に接続されてもよい。幾つかの実施形態では、絶縁材料６９０のセグメントは、金属、導電性金属窒化物、導電性金属酸化物、又は上記の材料の組み合わせを含んでもよい。例えば、絶縁材料６９０のセグメントは、タングステン（Ｗ）、窒化タングステン（ＷＮ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ルテニウム（Ｒｕ）、ジルコニウム（Ｚｒ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、酸化インジウムスズ（ＩＴＯ）、上記の金属の合金、又は上記の金属の組み合わせを含んでもよい。幾つかの実施形態では、絶縁材料６９０のセグメントは、損失性誘電体及び／又は磁性材料を含んでもよい。幾つかの実施形態では、絶縁材料６９０のセグメントの１つは、絶縁材料６９０のセグメントの他のものとは異なる材料を含んでもよい。
【0138】
図６Ｃは、壁構造６８６が、相互接続された絶縁材料６９０の複数のセグメントからなる構成を示す断面図である。図６Ｃに示されるように、絶縁材料６９０の垂直に延伸するセグメントのそれぞれは、絶縁材料６９２の１つ以上の接続セグメントと相互接続されてもよい。図６Ｂに示される実施形態と同様に、絶縁材料６９０の垂直に延伸するセグメントは、金属パッド１８２の上面に接合及び／又は電気的に接続されてもよい。幾つかの実施形態では、絶縁材料６９２の接続セグメントは、絶縁材料６９０のセグメントの１つを接続するために、実質的に水平（例えば、ｘ方向）に延伸してもよい。幾つかの実施形態では、絶縁材料６９０のセグメント及び絶縁材料６９２の接続セグメントは、メッシュを形成してもよいが、本発明はそれに限定されない。幾つかの実施形態では、絶縁材料６９２の接続セグメントは、金属、導電性金属窒化物、導電性金属酸化物、又は上記の材料の組み合わせを含んでもよい。例えば、絶縁材料６９２のセグメントは、タングステン（Ｗ）、窒化タングステン（ＷＮ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ルテニウム（Ｒｕ）、ジルコニウム（Ｚｒ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、酸化インジウムスズ（ＩＴＯ）、上記の金属の合金、又は上記の金属の組み合わせを含んでもよい。幾つかの実施形態では、絶縁材料６９２の接続セグメントは、損失性誘電体及び／又は磁性材料を含んでもよい。幾つかの実施形態では、絶縁材料６９２の接続セグメントの１つは、絶縁材料６９０のセグメントとは異なる材料を含んでもよい。
【0139】
図６Ｄは、壁構造６８６がボンドワイヤ１８６に接続された実施形態を示す断面図である。幾つかの実施形態では、ボンドワイヤ１８６は、絶縁構造１８０の金属パッド１８２に結合されてもよく、壁構造６８６は、ボンドワイヤ１８６に結合されてもよい。幾つかの実施形態では、壁構造６８６は、ボンドワイヤ１８６及び絶縁構造１８０を介してグランド信号に電気的に接続されてもよい。
【0140】
幾つかの実施形態では、ボンドワイヤ１８６は、図２Ｅに対して本明細書で議論されるように、絶縁構造１８０の金属パッド１８２に結合されてもよい。続いて、本明細書で説明されるように、半導体構造１１０、ゲート／ドレインフィンガー、ゲート／ドレインランナー、絶縁構造１８０、及び／又はボンドワイヤ１８６を含むマルチセルトランジスタ１００は、保護及び／又はパッシベーション層（例えば、図６Ｄに示されるパッシベーション層６２０）で覆われてもよい。保護及び／又はパッシベーション層６２０は、ボンドワイヤ１８６を露出するように構成されてもよく、及び／又は窪みが形成されてもよく、壁構造６８６の絶縁材料６９０はそれに結合されてもよい。幾つかの実施形態では、ボンドワイヤ１８６は、パッシベーション及び／又は保護層６２０が堆積された後に、金属パッド１８２に電気的に接続されてもよい。例えば、パッシベーション及び／又は保護層６２０は、金属パッド１８２の上に堆積されてもよく、続いて、パッシベーション及び／又は保護層６２０は、金属パッド１８２を露出するように窪みが形成されてもよい。そして、ボンドワイヤ１８６は、金属パッド１８２に結合されてもよく、続いて、壁構造６８６は、ボンドワイヤ１８６に接続されてもよい。
【0141】
図６Ｄは、壁構造６８６がボンドワイヤ１８６に接続された絶縁材料６９０の単一のセグメントを備えることを示すが、図６Ｂ及び図６Ｃに示されるもののような壁構造６８６の他の形成が、本明細書で説明される発明から逸脱することなく使用されてもよいことが理解されるであろう。
【0142】
図７Ａは、マルチセルトランジスタ３００の入力接合と出力接合との間の追加の絶縁部を含む、本発明の更なる実施形態によるマルチセルトランジスタ３００を含むパッケージ化されたトランジスタデバイス７００の平面図である。図７Ｂ及び図７Ｃはそれぞれ、図７Ａの線Ｇ－Ｇ’及び線Ｈ－Ｈ’に沿って取られた断面図である。図７Ａ～図７Ｃは、図２Ａ～図２Ｃ及び図５Ａ～図５Ｃに対して議論されたものと同様の構造を含む。図７Ａ～図７Ｃの同様の参照番号は、図２Ａ～図２Ｃ及び図５Ａ～図５Ｃに対して議論されたものと同一又は類似の構造を指し、その繰り返しの議論は省略される。
【0143】
図７Ａを参照すると、パッケージ化されたトランジスタデバイス７００は、入力ボンドワイヤ７４０及び出力ボンドワイヤ７５０を伴うマルチセルトランジスタ３００を含んでもよい。入力ボンドワイヤ７４０は、マルチセルトランジスタデバイス３００の入力端子に接続してもよい。出力ボンドワイヤ７５０は、マルチセルトランジスタデバイス３００の出力端子に接続してもよい。幾つかの実施形態では、入力ボンドワイヤ７４０は、パッケージ化されたトランジスタデバイス７００のマルチセルトランジスタデバイス３００にゲート信号を提供するためにゲートマンドレル１３６に接続されてもよい。幾つかの実施形態では、出力ボンドワイヤ７５０は、パッケージ化されたトランジスタデバイス７００から出力信号を提供するためにドレインマンドレル１５６に接続されてもよい。入力ボンドワイヤ７４０及び／又は出力ボンドワイヤ７５０の少なくとも１つは、マルチセルトランジスタ３００の上面の上で（例えば、図７Ａのｚ方向に）延伸してもよい。
【0144】
入力ボンドワイヤ７４０及び出力ボンドワイヤ７５０の構成は単なる例であり、入力ボンドワイヤ７４０及び出力ボンドワイヤ７５０の他の構成及び接続が、本発明から逸脱することなく可能である。
【0145】
部分的に、入力ボンドワイヤ７４０と出力ボンドワイヤ７５０との近接性に起因して、相互結合（例えば、磁気及び／又は容量結合）が、入力ボンドワイヤ７４０と出力ボンドワイヤ７５０との間に形成される場合がある。このような結合は、マルチセルトランジスタデバイス３００の性能を低下させる場合がある。トランジスタデバイスの入力接合と出力接合の間の結合、及びこのような結合に対処するための構成が、２０１８年１２月４日に出願された「入力－出力が絶縁されたパッケージ化されたトランジスタデバイス、及び入力－出力が絶縁されたパッケージ化されたトランジスタデバイスを形成する方法」という名称の同時係属中の一般譲渡された特許文献２で議論され、その内容全体が参照により本明細書に組み込まれる。特許文献２で議論されるように、絶縁材料が、入力ボンドワイヤと出力ボンドワイヤとの間の結合を最小化するためにそれらの間に設置されてもよい。
【0146】
図７Ａを参照すると、本発明の実施形態は、マルチセルトランジスタ３００の入力に接続された入力ボンドワイヤ７４０と、マルチセルトランジスタ３００の出力に接続された出力ボンドワイヤ７５０との間に、二次絶縁材料（及び／又は構造）７１０を挿入してもよい。二次絶縁材料７１０は、マルチセルトランジスタ３００の上面で延伸してもよく、二次絶縁材料７１０の少なくとも一部は、物理的に入力ボンドワイヤ７４０と出力ボンドワイヤ７５０との間（例えば、マルチセルトランジスタ３００の上）にあってもよい。本明細書で使用されるように、第２の要素の一部から第３の要素の一部への直線が第１の要素と交差する場合には、第１の要素は、物理的に第２の要素と第３の要素との間にある。二次絶縁材料７１０は、入力ボンドワイヤ７４０と出力ボンドワイヤ７５０との間の容量及び／又は磁気結合を低減させてもよい。幾つかの実施形態では、二次絶縁材料７１０は、入力ボンドワイヤ７４０と出力ボンドワイヤ７５０との間に電磁シールドを提供するように構成されてもよい。
【0147】
二次絶縁材料７１０は、マルチセルトランジスタ３００に接続された入力ボンドワイヤ７４０及び／又は出力ボンドワイヤ７５０に実質的に直交する第１の方向（例えば、図７Ａのｙ方向）に延伸してもよい。二次絶縁材料７１０は、壁構造６８６が延伸する方向（例えば、図７Ａのｘ方向）に実質的に直交する第１の方向（例えば、図７Ａのｙ方向）に延伸してもよい。マルチセルトランジスタ３００の制御端子（例えば、ゲート端子）は、マルチセルトランジスタ３００の第１の側にあってもよく、出力端子（例えば、ドレイン端子）は、第１の側の反対側のマルチセルトランジスタ３００の第２の側にあってもよい。入力ボンドワイヤ７４０は、第１の側でマルチセルトランジスタ３００の入力端子に接続されてもよい。出力ボンドワイヤ７５０は、第２の側でマルチセルトランジスタ３００の出力端子に接続されてもよい。二次絶縁材料７１０は、第１の側と第２の側との間の平面で延伸してもよい。
【0148】
幾つかの実施形態では、二次絶縁材料７１０は、導電性二次絶縁材料７１０を形成するように、導電性材料から構築されてもよい。導電性二次絶縁材料７１０は、基準電圧源（例えば、グランド）に結合されてもよい。幾つかの実施形態では、二次絶縁材料７１０は、壁構造６８６を介してグランドに結合されてもよい。例えば、図７Ｂ及び図７Ｃに示されるように、二次絶縁材料７１０は、壁構造６８６の絶縁材料６９０に電気的に接続されてもよい。幾つかの実施形態では、壁構造６８６は、二次絶縁材料７１０に接触する（又はそうでなければ電気的に接続される）ために、絶縁構造１８０の金属パッド１８２から延伸してもよい。このようにして、二次絶縁材料７１０は、絶縁構造１８０を介して基準信号（例えば、グランド）に接続されてもよい。壁構造６８６は、図７Ａでは金属パッド１８２の中心にあるように示されるが、これは単なる例であることが理解されるであろう。幾つかの実施形態では、壁構造６８６は、金属パッド１８２の片側の近くに配置されてもよい。
【0149】
幾つかの実施形態では、二次絶縁材料７１０は、金属、導電性金属窒化物、導電性金属酸化物、又は上記の材料の組み合わせを含んでもよい。例えば、二次絶縁材料７１０は、タングステン（Ｗ）、窒化タングステン（ＷＮ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、窒化チタンアルミニウム（ＴｉＡＩＮ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ルテニウム（Ｒｕ）、ジルコニウム（Ｚｒ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、スズ（Ｓｎ）、亜鉛（Ｚｕ）、酸化インジウムスズ（ＩＴＯ）、上記の金属の合金、又は上記の金属の組み合わせを含んでもよい。幾つかの実施形態では、二次絶縁材料７１０は、導電性材料（例えば、金属又は金属含有物質）でめっき及び／又は被覆された非導電性材料を含んでもよい。
【0150】
二次絶縁材料７１０は導電性絶縁材料であってもよいが、本発明はそれに限定されない。幾つかの実施形態では、二次絶縁材料７１０は、マイクロ波及び／又はＲＦ放射を吸収することができる誘電体材料を含んでもよい。幾つかの実施形態では、二次絶縁材料７１０は、損失性誘電体で形成されてもよい。損失性誘電体は、入力ボンドワイヤと出力ボンドワイヤとの間の結合を形成するもののような電磁波を吸収及び／低減するように構成されてもよい。二次絶縁材料７１０の材料として有用であってもよい損失性誘電体は、０．１より大きい損失正接を有する損失性誘電体を含んでもよい。幾つかの実施形態では、二次絶縁材料７１０として使用される損失性誘電体の損失正接は、マルチセルトランジスタ３００の動作周波数に基づいてもよい。損失性誘電体の例は、炭素を含む誘電体を含んでもよい。幾つかの実施形態では、壁構造６８６の絶縁材料６９０及び二次絶縁材料７１０の両方は、同じ損失性誘電体で形成されてもよいが、本発明はそれに限定されない。幾つかの実施形態では、二次絶縁材料７１０は、絶縁材料６９０とは異なる損失性誘電体で形成されてもよい。幾つかの実施形態では、二次絶縁材料７１０は、第１の材料（例えば、導電性材料、損失性誘電体、及び／又は磁性材料）で形成されてもよく、壁構造６８６の絶縁材料６９０は、第１の材料とは異なる第２の材料（例えば、導電性材料、損失性誘電体、及び／又は磁性材料）で形成されてもよい。
【0151】
幾つかの実施形態では、二次絶縁材料７１０は、例えば、フェライト及び／又はニッケルのような磁性材料を含んでもよい。
【0152】
幾つかの実施形態では、図７Ａ～図７Ｃに示されるように、壁構造６８６及び二次絶縁材料７１０の両方が金属壁として提供されてもよい。しかし、本発明から逸脱することなく他の構成が可能であることが理解されるであろう。例えば、図８Ａ及び図８Ｂは、壁構造６８６及び二次絶縁材料７１０の両方が複数の垂直セグメントとして提供される追加の実施形態の断面図である。図８Ａ及び図８Ｂは、図７Ａの線Ｇ－Ｇ’及び線Ｈ－Ｈ’に沿って取られた断面図である。
【0153】
例えば、図８Ａ及び図８Ｂを参照すると、壁構造６８６は、絶縁構造１８０の金属パッド１８２から垂直に延伸する絶縁材料６９０の複数のセグメントから構築されてもよい。壁構造６８６は、例えば、図６Ｂに対して本明細書で説明される壁構造６８６と同様に構成されてもよい。
【0154】
二次絶縁材料７１０は、二次水平セグメント７８０及び複数の二次垂直セグメント７９０からなってもよい。水平セグメント７８０は、壁構造６８６の絶縁材料６９０のセグメントの１つに電気的に接続されてもよい。このようにして、二次絶縁材料７１０は、絶縁構造１８０の金属パッド１８２を介して基準信号（例えば、グランド）に接続されてもよい。
【0155】
図７Ａ、図７Ｂ、図８Ａ、及び図８Ｂは、壁構造６８６が二次絶縁材料７１０と組み合わされ、及び／又はそれに接続されてもよい方法の非限定的な例を示す。しかし、本発明は、図７Ａ、図７Ｂ、図８Ａ、及び図８Ｂの構成に限定されない。図６Ａ～図６Ｄに示されてた構成の組み合わせを含む他の構成が、本発明から逸脱することなく使用されてもよい。例えば、壁構造６８６は、第１の実施形態（例えば、金属壁、複数のセグメント、又はメッシュ）で構成されてもよく、二次絶縁材料７１０は、第１の実施形態とは異なる第２の実施形態（例えば、金属壁、複数のセグメント、又はメッシュ）で構成されてもよい。例えば、二次絶縁材料７１０は、金属壁として実装されてもよく、壁構造６８６は、複数の垂直セグメントとして実装されてもよい。その上、本発明は、図６Ａ及び図６Ｂに示される構成に限定されない。トランジスタセルの隣接するグループ間、又は入力ボンドワイヤと出力ボンドワイヤとの間の何れかの絶縁材料の他の構成は、本発明の範囲内であることが理解されるであろう。
【0156】
幾つかの実施形態では、壁構造６８６及び二次絶縁材料７１０は、パッケージプロセスの一部としてオーバーモールドによって覆われてもよい。図９は、オーバーモールドを組み込んだマルチセルトランジスタ３００の図７Ａの線Ｇ－Ｇ’に沿って取られた断面図である。図９は、図２Ａ～図２Ｃ及び図５Ａ～図５Ｃに対して議論されたものと同様の構造を含む。図９の同様の参照番号は、図２Ａ～図２Ｃ及び図５Ａ～図５Ｃに対して本明細書で議論されたものと同一又は類似の構造を指し、その繰り返しの議論は省略される。図９を参照すると、マルチセルトランジスタ３００は、図７Ａのパッケージ化されたトランジスタデバイス７００を提供するために、パッケージプロセスの一部としてパッケージの内側に設置されてもよい。パッケージプロセスの一部として、オーバーモールド９１０が、マルチセルトランジスタ３００の上に形成されてもよい。幾つかの実施形態では、マルチセルトランジスタ３００は、保護及び／又はパッシベーション層６２０を含んでもよい。オーバーモールド９１０は、壁構造６８６及び二次絶縁材料７１０を含むトランジスタ構成の要素を収容してもよい。オーバーモールド９１０は、プラスチック又はプラスチックポリマー化合物で構成されてもよい。図９は、パッケージ化されたトランジスタデバイス７００内で使用されるオーバーモールド９１０を示すが、本発明はそれに限定されない。幾つかの実施形態では、パッケージ化されたトランジスタデバイス７００は、空気空洞を利用してもよい。
【0157】
幾つかの実施形態では、壁構造６８６及び／又は二次絶縁材料７１０は、マルチセルトランジスタ３００をオーバーモールド９１０に収容する前に形成されてもよい。幾つかの実施形態では、壁構造６８６は、オーバーモールド９１０にマルチセルトランジスタ３００を収容する前に形成されてもよく、二次絶縁材料７１０は、オーバーモールド９１０が提供された後に形成されてもよい。例えば、オーバーモールド９１０は、エッチングされ、及び／又はそうでなければ窪みが形成されてもよく、二次絶縁材料７１０は、壁構造６８６に接触するように窪みが形成されたオーバーモールド９１０に形成されてもよい。幾つかの実施形態では、オーバーモールド９１０の第１の部分が提供されてもよく、壁構造６８６は、オーバーモールド９１０の第１の部分に形成されてもよい。続いて、オーバーモールド９１０の第２の部分が提供されてもよく、二次絶縁材料７１０は、オーバーモールド９１０の第２の部分に形成されてもよい。オーバーモールドに絶縁材料を形成するための方法は、参照により本明細書に組み込まれる特許文献２で議論される。
【0158】
本明細書の実施形態は、壁構造６８６が二次絶縁材料７１０に接続される構成について議論したが、本発明はそれに限定されない。幾つかの実施形態では、二次絶縁材料７１０は、図１０に示されるように、壁構造から分離してもよい。図１０は、図７Ａの線Ｇ－Ｇ’に沿って取られた断面図である。幾つかの実施形態では、二次絶縁材料７１０は、壁構造６８６に対して分離され、電気的にフローティングであってもよい。幾つかの実施形態では、二次絶縁材料７１０は、壁構造６８６から分離されてもよいが、二次絶縁材料７１０及び壁構造６８６の両方は、共通の基準信号（例えば、グランド）に接続されてもよい。
【0159】
本発明の実施形態によるマルチセルトランジスタは、様々な異なる用途で使用されてもよい。上記のように、このような用途の１つとしてＲＦ電力増幅器がある。ＲＦ電力増幅器として実装される場合には、デバイスは、独立型のデバイスであってもよく、或いは、例えば、入力インピーダンス整合ネットワーク、出力インピーダンス整合ネットワーク、及び／又は単一の集積回路チップとして全て実装される１つ以上の段間インピーダンス整合ネットワークと共に、ＲＦトランジスタ増幅器（単段又は多段増幅器であってもよい）を含むモノリシックマイクロ波集積回路として実装されてもよい。
【0160】
本明細書で説明される発明は技術に依存することなく、これは、それがＬＤＭＯＳ、ＧａＮ、及び他の高出力ＲＦトランジスタ技術に適用されることができることを意味する。本発明の実施形態が、ＬＤＭＯＳ及びＨＥＭＴ構造を参照して示される一方で、本発明の概念は、このようなデバイスに限定されない。この結果、本発明の実施形態は、複数のユニットセル及び制御電極を有する他のトランジスタデバイスを含んでもよい。本発明の実施形態は、より広い制御電極が望まれ、デバイスの複数のユニットセルが存在する任意のトランジスタデバイスでの使用に適切であってもよい。この結果、例えば、本発明の実施形態は、ＳｉＣ、ＧａＮ、ＧａＡｓ、シリコン、等を使用して製造されたＭＥＳＦＥＴ、ＭＭＩＣ、ＳＩＴ、ＬＤＭＯＳ、ＢＪＴ、ｐＨＥＭＴ、等のような様々なタイプのデバイスでの使用に適切であってもよい。
【0161】
本発明の実施形態によれば、マルチセルトランジスタは、半導体構造と、電気的に並列に接続された複数のユニットセルトランジスタであって、各ユニットセルトランジスタは、半導体構造の第１の方向に延伸し、第２の方向に沿って互いに離間する複数のユニットセルトランジスタと、複数のユニットセルトランジスタの第１のグループと複数のユニットセルトランジスタの第２のグループとの間に位置決めされた絶縁構造とを備える。
【0162】
幾つかの実施形態では、絶縁構造は、半導体構造の上にある。
【0163】
幾つかの実施形態では、複数のユニットセルトランジスタの第１のグループの２つの隣接するユニットセルトランジスタ間の第２の方向の第１の距離は、複数のユニットセルトランジスタの第１のグループの一端にある第１のユニットセルトランジスタと複数のユニットセルトランジスタの第２のグループにある第２のユニットセルトランジスタとの間の第２の方向の第２の距離より小さく、第２のユニットセルトランジスタは、第１のユニットセルトランジスタに隣接する。
【0164】
幾つかの実施形態では、絶縁構造は、基準信号に電気的に接続される。
【0165】
幾つかの実施形態では、絶縁構造は、金属パッドと、金属パッドに電気的に接続された壁構造とを更に備える。
【0166】
幾つかの実施形態では、壁構造は、金属パッドから垂直に延伸する複数の壁セグメントを備える。
【0167】
幾つかの実施形態では、壁構造は、複数の第２の水平壁セグメントと接続された複数の第１の垂直壁セグメントを備える。
【0168】
幾つかの実施形態では、絶縁構造は、金属パッドと半導体構造との間に配置された複数のビアを含む。
【0169】
幾つかの実施形態では、絶縁構造は、複数のユニットセルトランジスタの１つのソース領域に電気的に接続される。
【0170】
幾つかの実施形態では、マルチセルトランジスタは、複数のユニットセルトランジスタの第１のグループと複数のユニットセルトランジスタの第２のグループとの間の相互結合を低減させるように構成された絶縁材料を含む壁構造を更に備える。
【0171】
幾つかの実施形態では、絶縁材料は、導電性絶縁材料、磁気絶縁材料、又は損失性誘電体絶縁材料である。
【0172】
幾つかの実施形態では、マルチセルトランジスタは、複数のユニットセルトランジスタの第１のユニットセルトランジスタのゲートに電気的に接続された入力ボンドワイヤと、第１のユニットセルトランジスタのドレインに電気的に接続された出力ボンドワイヤと、入力ボンドワイヤと出力ボンドワイヤとの間の二次絶縁材料とを更に備える。
【0173】
幾つかの実施形態では、絶縁構造は、壁構造を更に備え、二次絶縁材料は、壁構造に電気的に接続される。
【0174】
幾つかの実施形態では、マルチセルトランジスタは、二次絶縁材料及び壁構造の上のプラスチックオーバーモールドを更に備える。
【0175】
幾つかの実施形態では、マルチセルトランジスタは、絶縁構造の金属パッドに電気的に接続されたボンドワイヤを備える壁構造と、ボンドワイヤに電気的に接続された絶縁材料とを更に備える。
【0176】
本発明の実施形態によれば、マルチセルトランジスタは、半導体構造と、電気的に並列に接続された複数のユニットセルトランジスタであって、各ユニットセルトランジスタは、半導体構造の上面で第１の方向に延伸するゲートフィンガーを含み、ゲートフィンガーは、第２の方向に沿って互いに離間し、複数のグループで半導体構造の上面に配置される、複数のユニットセルトランジスタと、隣接するグループの各ペア間の半導体構造の上面のそれぞれの絶縁構造とを備える。
【0177】
幾つかの実施形態では、各それぞれの絶縁構造は、金属パッドと、金属パッドから垂直に延伸する壁構造とを備える。
【0178】
幾つかの実施形態では、各絶縁構造は、複数のユニットセルトランジスタの第１のユニットセルトランジスタの第２の方向の長さを超える第２の方向のそれぞれの長さを有する。
【0179】
幾つかの実施形態では、各絶縁構造は、各それぞれの金属パッドを半導体構造のソース領域に物理的及び電気的に接続する複数のビアを更に含む。
【0180】
幾つかの実施形態では、壁構造は、金属パッドから垂直に延伸する複数の壁セグメントを備える。
【0181】
幾つかの実施形態では、壁構造は、複数のグループの第１のグループと第２のグループとの間の相互結合を低減させるように構成された絶縁材料を含む。
【0182】
幾つかの実施形態では、絶縁材料は、導電性絶縁材料、磁気絶縁材料、又は損失性誘電体絶縁材料である。
【0183】
幾つかの実施形態では、壁構造は、金属パッドに電気的に接続される。
【0184】
幾つかの実施形態では、各ユニットセルトランジスタは、半導体構造の上面で第１の方向に延伸するドレインフィンガーを備え、マルチセルトランジスタは、ゲートフィンガーの少なくとも１つに電気的に接続された入力ボンドワイヤと、ドレインフィンガーの少なくとも１つに電気的に接続された出力ボンドワイヤと、入力ボンドワイヤと出力ボンドワイヤとの間で第２の方向に延伸する二次絶縁材料とを更に備える。
【0185】
幾つかの実施形態では、二次絶縁材料は、絶縁構造の少なくとも１つの壁構造に電気的に接続される。
【0186】
幾つかの実施形態では、各それぞれの絶縁構造は壁構造を備え、二次絶縁材料は第２の方向に延伸し、壁構造は第１の方向に延伸する。
【0187】
本発明の実施形態によれば、トランジスタデバイスは、電気的に並列に接続され、第２の方向に沿って離間する複数のユニットセルトランジスタ、及び複数のユニットセルトランジスタの第１のグループと複数のユニットセルトランジスタの第２のグループとの間に位置決めされ、第１の方向に延伸する第１の絶縁構造を含むマルチセルトランジスタと、複数のユニットセルトランジスタの第１のユニットセルトランジスタのゲートに電気的に接続された入力ボンドワイヤと、第１のユニットセルトランジスタのドレインに電気的に接続された出力ボンドワイヤと、入力ボンドワイヤと出力ボンドワイヤとの間で第２の方向に延伸する第２の絶縁構造とを備える。
【0188】
幾つかの実施形態では、トランジスタデバイスは、第１の絶縁構造の金属パッドを複数のユニットセルトランジスタの少なくとも１つのソース領域に電気的に接続する複数のビアを更に含む。
【0189】
幾つかの実施形態では、第１の絶縁構造は、基準信号に電気的に接続された金属パッドと、金属パッドに電気的に接続された壁構造とを備え、第２の絶縁構造は、壁構造に電気的に接続される。
【0190】
幾つかの実施形態では、壁構造は、金属パッドから垂直に延伸する複数の壁セグメントを備える。
【0191】
幾つかの実施形態では、壁構造は、複数の第２の水平壁セグメントに接続された複数の第１の垂直壁セグメントを備える。
【0192】
幾つかの実施形態では、トランジスタデバイスは、第２の絶縁構造及び壁構造の上にプラスチックオーバーモールドを更に備える。
【0193】
幾つかの実施形態では、第２の絶縁構造は壁構造の上にある。
【0194】
幾つかの実施形態では、壁構造は、複数のユニットセルトランジスタの第１のグループと複数のユニットセルトランジスタの第２のグループとの間の相互結合を低減させるように構成された絶縁材料を含む。
【0195】
幾つかの実施形態では、絶縁材料は、導電性絶縁材料、磁気絶縁材料、又は損失性誘電体絶縁材料である。
【0196】
幾つかの実施形態では、第１の方向は、第２の方向に直交する。
【0197】
本発明の概念の実施形態は、本発明の実施形態が示される添付の図面を参照して上記で説明された。しかし、本発明の概念は、多くの様々な形態で具体化されてもよく、本明細書に記載された実施形態に限定されるとして解釈されるべきではない。寧ろ、これらの実施形態は、本開示が詳細且つ完全であり、本発明の概念の範囲を当業者に完全に伝えるように提供される。同様の番号は、全体を通して同様の要素を指す。
【0198】
様々な要素を説明するために、本明細書では、第１、第２、等という用語が使用される場合があるが、これらの要素は、これらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、第１の要素は、第２の要素と称されることができ、同様に、第２の要素は、本発明の範囲から逸脱することなく、第１の要素と称されることができる。本明細書で使用されるように、「及び／又は」という用語は、関連する列挙された事項の１つ以上のありとあらゆる組み合わせを含む。
【0199】
本明細書で使用される用語は、特定の実施形態を説明することのみを目的とし、本発明を限定することが意図されない。本明細書で使用されるように、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が明らかに他のことを示さない限り、複数形も含むことが意図される。本明細書で使用されるように、「備える（ｃｏｍｐｒｉｓｅ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ）」、及び／又は「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用される場合には、記載された特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を特定するが、１つ以上の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在又は追加を除外しない。
【0200】
別に画定されない限り、本明細書で使用される全ての用語（技術用語及び科学用語を含む）は、本発明が属する当業者によって一般に理解されるのと同じ意味を有する。本明細書で使用される用語は、本明細書及び関連技術の文脈におけるこれらの意味と一致する意味を有するとして解釈されるべきであり、本明細書で明示的にそのように画定されない限り、理想的又は過度に形式的な意味で解釈されないことが更に理解されるであろう。
【0201】
層、領域、又は基板のような要素が別の要素の「上に」あり、又は「上に」延伸すると呼ばれる場合には、それが他の要素の上に直接あり、若しくは直接延伸することができ、又は介在する要素がまた存在してもよいことが理解されるであろう。対照的に、要素が別の要素の「上に直接」あり、又は「上に直接」延伸すると呼ばれる場合には、介在する要素は存在しない。要素が別の要素に「接続」又は「結合」されると呼ばれる場合には、それが他の要素に直接接続若しくは結合されることができ、又は介在する要素が存在してもよいことがまた理解されるであろう。対照的に、要素が別の要素に「直接接続」又は「直接結合」されると呼ばれる場合には、介在する要素は存在しない。
【0202】
「下」若しくは「上」又は「上側」若しくは「下側」又は「水平」若しくは「横」若しくは「垂直」のような相対的な用語は、図に示されるように、１つの要素、層、又は領域の別の要素、層、又は領域との関係を説明するために本明細書で使用される場合がある。これらの用語は、図に描写される配向に加えて、デバイスの異なる配向を包含することが意図されることが理解されるであろう。
【0203】
本発明の実施形態は、本発明の理想化された実施形態（及び中間構造）の概略図である断面図を参照して本明細書で説明される。図面中の層及び領域の厚さは、明確にするために誇張される場合がある。加えて、例えば、製造技術及び／又は公差の結果としての図の形状からの変動が予想される。この結果、本発明の実施形態は、本明細書に示される領域の特定の形状に限定されるように解釈されるべきではなく、例えば、製造から生じる形状の逸脱を含む。
【0204】
図面及び明細書において、本発明の典型的な実施形態が開示され、特定の用語が用いられるが、それらは、一般的且つ説明的な意味でのみ使用され、限定の目的ではなく、本発明の範囲は、添付の特許請求の範囲に記載される。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図6D】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図9】
【図10】
【手続補正書】
【提出日】2022-12-21
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
半導体構造と、
電気的に並列に接続された複数のユニットセルトランジスタであって、各ユニットセルトランジスタは、前記半導体構造の上面上で第１の方向に延伸するゲートフィンガーを含む、複数のユニットセルトランジスタと、
前記ゲートフィンガーのうちの第１のゲートフィンガーに電気的に接続されたゲートランナーであって、前記ゲートランナーの内部位置においてゲート信号に結合されるように構成されたゲートランナーと、
前記ユニットセルトランジスタのうちの隣接するユニットセルトランジスタの間の前記半導体構造の前記上面上の絶縁構造であって、前記半導体構造の前記上面からの前記ゲートライナーの高さを超える、前記半導体構造の前記上面からの高さを有する絶縁構造と
を備えるマルチセルトランジスタであって、
前記ユニットセルトランジスタの前記ゲートフィンガーは、第２の方向に沿って互いに離間し、複数のグループで前記半導体構造の前記上面に配置されている、マルチセルトランジスタ。
電気的に並列に接続された複数のユニットセルトランジスタであって、各ユニットセルトランジスタは、前記半導体構造の上面上で第１の方向に延伸するゲートフィンガーを含む、複数のユニットセルトランジスタと、
前記ゲートフィンガーのうちの第１のゲートフィンガーに電気的に接続されたゲートランナーであって、前記ゲートランナーの内部位置においてゲート信号に結合されるように構成されたゲートランナーと、
前記ユニットセルトランジスタのうちの隣接するユニットセルトランジスタの間の前記半導体構造の前記上面上の絶縁構造であって、前記半導体構造の前記上面からの前記ゲートライナーの高さを超える、前記半導体構造の前記上面からの高さを有する絶縁構造と
を備えるマルチセルトランジスタであって、
前記ユニットセルトランジスタの前記ゲートフィンガーは、第２の方向に沿って互いに離間し、複数のグループで前記半導体構造の前記上面に配置されている、マルチセルトランジスタ。
【請求項2】
前記ゲートライナーは、前記半導体構造の前記上面に対して前記第１のゲートフィンガーより高いレベルにおいて前記第１の方向に延伸する、請求項１に記載のマルチセルトランジスタ。
【請求項3】
前記絶縁構造は、基準及び／又はグランド信号に電気的に接続されている、請求項１に記載のマルチセルトランジスタ。
【請求項4】
前記絶縁構造は、壁構造を備える、請求項１に記載のマルチセルトランジスタ。
【請求項5】
前記絶縁要素は、導電性絶縁材料、磁気絶縁材料、又は損失性誘電体絶縁材料を含む、請求項１に記載のマルチセルトランジスタ。
【請求項6】
前記ユニットセルトランジスタは、複数のグループで配置され、前記複数のグループのうちの第１のグループの２つの隣接するユニットセルトランジスタ間の前記第２の方向の第１の距離は、前記複数のグループのうちの前記第１のグループの一端にある第１のユニットセルトランジスタと前記複数のグループのうちの第２のグループにある第２のユニットセルトランジスタとの間の前記第２の方向の第２の距離より小さく、前記第２のユニットセルトランジスタは、前記第１のユニットセルトランジスタに隣接する、請求項１に記載のマルチセルトランジスタ。
【請求項7】
前記第２の距離は、前記第１の距離より少なくとも５倍大きい、請求項６に記載のマルチセルトランジスタ。
【請求項8】
前記絶縁構造は、金属パッドと、前記金属パッドと前記半導体構造との間に配置された複数のビアとを備える、請求項１に記載のマルチセルトランジスタ。
【請求項9】
前記絶縁構造は、金属パッドと、前記金属パッドの上面に接合された１つ以上のボンドワイヤとを備える、請求項１又は８に記載のマルチセルトランジスタ。
【請求項10】
前記ゲートランナーの前記内部位置は、前記ゲートランナーの第１の端部と第２の端部との間の距離の１／３～２／３の間であり得る、請求項１に記載のマルチセルトランジスタ。