特開 2023-110631 半導体ウェハ及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023110631

(43)【公開日】2023-08-09

(54)【発明の名称】半導体ウェハ及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/301 20060101AFI20230802BHJP

   B24B 41/06 20120101ALI20230802BHJP

   B24B 27/06 20060101ALI20230802BHJP

【ＦＩ】

H01L21/78 L

H01L21/78 Q

B24B41/06 Z

B24B27/06 M

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022012207

(22)【出願日】2022-01-28

(71)【出願人】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】神戸 敏文

(72)【発明者】

【氏名】黒木 弘樹

(72)【発明者】

【氏名】土井 祐樹

【テーマコード（参考）】

3C034

3C158

5F063

【Ｆターム（参考）】

3C034AA13

3C034AA19

3C034DD10

3C034DD20

3C158AA03

3C158AB04

3C158CA01

3C158CB02

3C158DA17

5F063AA07

5F063AA33

5F063AA36

5F063BA07

5F063BA13

5F063BA22

5F063CA02

5F063CA04

5F063DD85

5F063EE21

(57)【要約】

【課題】電極の剥がれを抑制する。
【解決手段】半導体基板と、前記半導体基板の表面に形成された複数の回路部と、前記半導体基板の裏面に前記複数の回路部に対応して形成された複数の電極と、を備え、前記半導体基板と前記複数の電極との接着面積よりも、前記複数の電極上にダイシングテープを貼り付けた際の前記ダイシングテープと前記複数の電極との接着面積の方が小さい。
【選択図】図２Ｈ

【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板の表面に形成された複数の回路部と、
前記半導体基板の裏面に前記複数の回路部に対応して形成された複数の電極と、
を備え、
前記半導体基板と前記複数の電極との接着面積よりも、前記複数の電極上にダイシングテープを貼り付けた際の前記ダイシングテープと前記複数の電極との接着面積の方が小さい、
半導体ウェハ。

【請求項2】

前記半導体基板を側面から見た場合における前記複数の電極により形成される溝の形状が、前記半導体基板に向かうに従って先細りする形状である、
請求項１記載の半導体ウェハ。

【請求項3】

半導体基板と、
前記半導体基板の表面に形成された複数の回路部と、
前記半導体基板の裏面に形成された電極と、
を備え、
前記電極の前記半導体基板側と反対側の面における前記複数の回路部の境界部に溝が形成されている、
半導体ウェハ。

【請求項4】

半導体基板の表面に複数の回路部を形成する工程と、
前記半導体基板の裏面における前記複数の回路部の境界部に、前記半導体基板を側面から見た場合に前記半導体基板に向かうに従って先細りする形状のマスクを配置する工程と、
前記半導体基板の裏面に電極を形成する工程と、
前記マスクを除去する工程と、
前記電極上にダイシングテープを貼付する工程と、
前記半導体基板の表面側からダイシングブレードにより前記境界部をダイシングすることにより半導体装置に個片化する工程と、
前記ダイシングテープから前記半導体装置を取り出す工程と、
を含む半導体装置の製造方法。

【請求項5】

半導体基板の表面に複数の回路部を形成する工程と、
前記半導体基板の裏面における前記複数の回路部の境界部に溝を形成する工程と、
前記半導体基板の裏面に電極を形成する工程と、
前記電極上にダイシングテープを貼付する工程と、
前記半導体基板の表面側からダイシングブレードにより前記境界部をダイシングすることにより半導体装置に個片化する工程と、
前記ダイシングテープから前記半導体装置を取り出す工程と、
を含む半導体装置の製造方法。

【請求項6】

前記溝を形成する工程は、前記ダイシングブレードよりも幅が大きいブレードを用いて前記半導体基板の裏面をハーフカットすることにより前記溝を形成する
請求項５記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

開示の技術は、半導体ウェハ及び半導体装置の製造方法に関する。

【背景技術】

【0002】

特許文献１には、Ｐ型半導体とＮ型半導体が接合し、表面及び裏面に電極を備えたＰＮ接合型半導体基板を表面から裏面に向けて切断して半導体素子を製造する方法において、裏面電極の切断部分に電極を形成しないストリート部を設け、かつダイシングブレードの先端の位置を裏面の電極の位置と同等ないしそれより上にして切断することを特徴とする半導体素子の製造方法が開示されている。

【0003】

半導体ウェハをダイシングして半導体装置（半導体チップ）をピックアップするまでの一般的な製造工程を図４Ａ～４Ｅに示す。

【0004】

まず、図４Ａに示すように、シリコン基板等の半導体基板１００の表面に複数の回路部１０２が形成された半導体ウェハ１４０の裏面に電極１２０を形成し、ダイシングをした後に半導体装置が飛散しないように、電極１２０上にダイシングテープ１２４を貼り付ける。

【0005】

次に、図４Ｂ、４Ｃに示すように、複数の回路部１０２の境界部１６０、すなわちスクライブラインに沿って半導体基板１００の表面からダイシングブレード１２６を用いて半導体基板１００及び電極２０をダイシングすることにより隣接する回路部１０２を分離させる。

【0006】

次に、図４Ｄに示すように、ダイシングテープ１２４から半導体装置１２８を剥がして取り出す。

【0007】

その後は、半導体ウェハ１４の表面側から半導体装置１２８を順次ピックアップし、次工程へと進む。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開平８－２２２５３１号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

しかしながら、図４Ｃに示すように、ダイシングブレード１２６を用いて半導体基板１００及び電極１２０をダイシングした際に、物理的な振動等により半導体基板１００と電極１２０との界面１３０にダメージが発生する場合がある。これは、例えば電極１２０の材料がＴｉ（チタン）、半導体基板１００の材料がＳｉ（シリコン）の場合、共晶が弱く密着力が低くなることがあるためである。

【0010】

この場合、図４Ｄ、４Ｅに示すように、半導体装置１２８をダイシングテープ１２４から剥がしてピックアップする際に半導体装置１２８の外周部の電極１２０の一部が半導体基板１００から剥がれてしまう場合がある。電極１２０の一部が剥がれてしまうと、半導体装置１２８の正常な製品特性が得られず、歩留まりの低下及び製品の信頼性低下につながる虞がある。

【0011】

開示の技術は、上述した課題を解決するためになされたものであり、電極の剥がれを抑制することができる半導体ウェハ及び半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0012】

第１の態様に係る半導体ウェハは、半導体基板と、前記半導体基板の表面に形成された複数の回路部と、前記半導体基板の裏面に前記複数の回路部に対応して形成された複数の電極と、を備え、前記半導体基板と前記複数の電極との接着面積よりも、前記複数の電極上にダイシングテープを貼り付けた際の前記ダイシングテープと前記複数の電極との接着面積の方が小さい。

【0013】

第２の態様に係る半導体ウェハは、半導体基板と、前記半導体基板の表面に形成された複数の回路部と、前記半導体基板の裏面に形成された電極と、を備え、前記電極の前記半導体基板側と反対側の面における前記複数の回路部の境界部に溝が形成されている。

【0014】

第３の態様に係る半導体装置の製造方法は、半導体基板の表面に複数の回路部を形成する工程と、前記半導体基板の裏面における前記複数の回路部の境界部に、前記半導体基板を側面から見た場合に前記半導体基板に向かうに従って先細りする形状のマスクを配置する工程と、前記半導体基板の裏面に電極を形成する工程と、前記マスクを除去する工程と、前記電極上にダイシングテープを貼付する工程と、前記半導体基板の表面側からダイシングブレードにより前記境界部をダイシングすることにより半導体装置に個片化する工程と、前記ダイシングテープから前記半導体装置を取り出す工程と、を含む。

【0015】

第４の態様に係る半導体装置の製造方法は、半導体基板の表面に複数の回路部を形成する工程と、前記半導体基板の裏面における前記複数の回路部の境界部に溝を形成する工程と、前記半導体基板の裏面に電極を形成する工程と、前記電極上にダイシングテープを貼付する工程と、前記半導体基板の表面側からダイシングブレードにより前記境界部をダイシングすることにより半導体装置に個片化する工程と、前記ダイシングテープから前記半導体装置を取り出す工程と、を含む。

【発明の効果】

【0016】

開示の技術によれば、電極の剥がれを抑制することができる、という効果を奏する。

【図面の簡単な説明】

【0017】

【図1】半導体ウェハの平面図である。

【図2A】第１実施形態に係る回路部が形成された半導体基板の断面図である。

【図2B】第１実施形態に係る半導体基板の裏面にマスクが配置された状態の断面図である。

【図2C】第１実施形態に係る半導体基板の裏面に電極が形成された状態の断面図である。

【図2D】第１実施形態に係る半導体基板の裏面からマスクが除去された状態の断面図である。

【図2E】第１実施形態に係る電極上にダイシングテープが貼り付けられた状態の断面図である。

【図2F】第１実施形態に係るダイシングブレードによりダイシングされている状態の断面図である。

【図2G】第１実施形態に係るダイシングが終了した状態の断面図である。

【図2H】第１実施形態に係るダイシングテープから半導体装置が取り出された状態の断面図である。

【図3A】第２実施形態に係る回路部が形成された半導体基板の断面図である。

【図3B】第２実施形態に係る半導体基板の裏面に溝が形成された状態の断面図である。

【図3C】第２実施形態に係る半導体基板の裏面に電極が形成された状態の断面図である。

【図3D】第２実施形態に係る電極上にダイシングテープが貼り付けられた状態の断面図である。

【図3E】第２実施形態に係るダイシングブレードによりダイシングされている状態の断面図である。

【図3F】第２実施形態に係るダイシングが終了した状態の断面図である。

【図3G】第２実施形態に係るダイシングテープから半導体装置が取り出された状態の断面図である。

【図4A】従来例に係る回路部が形成された半導体基板の裏面に電極が形成され、電極上にダイシングテープが貼り付けられた状態の断面図である。

【図4B】従来例に係るダイシングブレードによりダイシングされている状態の断面図である。

【図4C】従来例に係るダイシングブレードによりダイシングされている状態の断面図である。

【図4D】従来例に係るダイシングが終了した状態の断面図である。

【図4E】従来例に係るダイシングが終了した状態の平面図である。

【発明を実施するための形態】

【0018】

以下、開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一又は等価な構成要素及び部分には同一の参照符号を付与している。また、図面の寸法比率は、説明の都合上誇張されている場合があり、実際の比率とは異なる場合がある。

【0019】

＜第１実施形態＞

【0020】

第１実施形態に係る半導体装置の製造方法について説明する。

【0021】

半導体装置（半導体チップ）は、図１に示すように、シリコン等の半導体基板１０上に複数の回路部１２が形成された半導体ウェハ１４に対して、複数の回路部１２の境界部１６、すなわちスクライブラインに沿ってダイシングブレード等によりダイシングしてチップ化することにより製造される。

【0022】

具体的には、まず図２Ａに示すように、公知のウェハプロセスにより、シリコン等の半導体基板１０の表面に複数の回路部１２を形成する。また、半導体基板１０の厚さが所望の厚さとなるように半導体基板１０の裏面を加工する。

【0023】

なお、図２Ａ～Ｈでは、説明の便宜上、半導体基板１０の表面が下側、裏面が上側となるように記載すると共に、隣接する２つの回路部１２のみ記載している。

【0024】

次に、図２Ｂに示すように、半導体基板１０の裏面における複数の回路部１２の境界部１６に、半導体基板１０を側面から見た場合に半導体基板１０に向かうに従って先細りする形状のマスク１８を配置する。

【0025】

次に、図２Ｃに示すように、半導体基板１０の裏面に電極２０を例えば蒸着又はスパッタリングにより形成する。電極２０は、第１実施形態では一例として３層構造であり、電極２０Ａ、２０Ｂ、２０Ｃから成り、電極２０Ａ、２０Ｂ、２０Ｃの順番に形成される。電極２０Ａは、例えばＴｉ（チタン）で構成される。また、電極２０Ｂは、例えばＮｉ（ニッケル）で構成される。また、電極２０Ｃは、例えばＡｕ（金）で構成される。なお、電極２０は上記の構成に限られるものではない。例えば電極２０を１層又は２層にしてもよいし、４層以上にしてもよい。また、電極２０を構成する材料もＴｉ、Ｎｉ、Ａｕに限られるものではなく、他の材料を用いてもよい。

【0026】

次に、図２Ｄに示すように、マスク１８を除去する。これにより、半導体基板１０と、半導体基板１０の表面に形成された複数の回路部１２と、半導体基板１０の裏面に複数の回路部１２に対応して形成された複数の電極２０と、を備え、半導体基板１０を側面から見た場合における複数の電極２０により形成される溝２２の形状が、半導体基板１０に向かうに従って先細りする形状となっている、半導体ウェハ１４が得られる。

【0027】

次に、図２Ｅに示すように、電極２０上にダイシングテープ２４を貼付する。

【0028】

次に、図２Ｆに示すように、半導体基板１０の表面側からダイシングブレード２６により境界部１６をダイシングする。すなわちカットする。なお、ダイシングブレード２６の幅（Ｘ方向の長さ）は、電極２０間の溝２２の底面の幅（Ｘ方向の長さ）よりも小さい。これにより、図２Ｇに示すように、半導体基板１０が境界部１６でカットされ、隣接する２つの回路部１２が分離される。

【0029】

そして、複数の回路部１２の境界部１６の全てについてダイシングすることにより、複数の回路部１２の全てが分離され、半導体装置２８としてチップ化、すなわち個片化される。

【0030】

次に、図２Ｈに示すように、ダイシングテープ２４から半導体装置２８を剥がすことにより取り出す。これにより、半導体ウェハ１４から複数の半導体装置２８が製造される。

【0031】

ここで、図２Ｆに示すように、半導体基板１０の裏面の境界部１６には、電極２０が形成されておらず、半導体基板１０とダイシングテープ２４との間は空間となっている。さらに、電極２０間の溝２２の形状が、半導体基板１０に向かうに従って先細りする形状となっている。すなわち、半導体基板１０を側面から見た場合に電極２０の側面は半導体基板１０に対して傾斜しており、半導体基板１０と電極２０との接着面積よりも、ダイシングテープ２４と電極２０との接着面積の方が小さくなっている。このため、ダイシングブレード２６により境界部１６をダイシングした際に、半導体基板１０と電極２０との界面３０にダメージが発生したとしても、半導体装置２８をダイシングテープ２４から剥がして取り出す際に電極２０が剥がれてしまうのを抑制することができる。これにより、半導体装置２８の製品特性の劣化や、歩留まりの低下、製品の信頼性低下等を抑制することができる。

【0032】

＜第２実施形態＞

【0033】

次に、第２実施形態に係る半導体装置の製造方法について説明する。なお、第１実施形態と同一部分については同一符号を付し、詳細な説明を省略する場合がある。

【0034】

まず図３Ａに示すように、公知のウェハプロセスにより、シリコン等の半導体基板１０の表面に複数の回路部１２を形成する。また、半導体基板１０の厚さが所望の厚さとなるように半導体基板１０の裏面を加工する。

【0035】

なお、第１実施形態と同様に、図３Ａ～Ｇでは、説明の便宜上、半導体基板１０の表面が下側、裏面が上側となるように記載すると共に、隣接する２つの回路部１２のみ記載している。

【0036】

次に、図３Ｂに示すように、半導体基板１０の裏面の複数の回路部１２の境界部１６に溝２３を形成する。溝２３の幅（Ｘ方向の長さ）が、ダイシングブレード２６の幅（Ｘ方向の長さ）より広く、且つ、溝２３の深さ（Ｚ方向の長さ）が、ダイシングテープ２４の接着剤または糊が溝２３の底面に届かない深さとなるように、溝２３を形成する。

【0037】

具体的には、例えばフォトリソグラフィ及びエッチング等の公知の技術を用いて溝２３を形成してもよいし、ダイシングブレード２６よりも幅が大きいブレードを用いて半導体基板１０の裏面をハーフカットすることにより溝２３を形成してもよい。

【0038】

次に、図３Ｃに示すように、半導体基板１０の裏面に電極２０を例えば蒸着又はスパッタリングにより形成する。電極２０は、第１実施形態と同様に３層構造であり、電極２０Ａ、２０Ｂ、２０Ｃから成り、電極２０Ａ、２０Ｂ、２０Ｃの順番に形成されるが、電極２０の構成はこれに限られるものではない。

【0039】

これにより、半導体基板１０と、半導体基板１０の表面に形成された複数の回路部１２と、半導体基板１０の裏面に複数の回路部１２に対応して形成された電極２０と、を備え、電極２０の半導体基板１０側と反対側の面における複数の回路部１２の境界部１６に溝２３が形成されている、半導体ウェハ３４が得られる。

【0040】

次に、図３Ｄに示すように、電極２０上にダイシングテープ２４を貼付する。

【0041】

次に、図３Ｅに示すように、半導体基板１０の表面側からダイシングブレード２６により境界部１６をダイシングする。すなわちカットする。なお、ダイシングブレード２６の幅（Ｘ方向の長さ）は、電極２０Ａ間の溝２３の底面の幅（Ｘ方向の長さ）よりも小さい。これにより、図３Ｆに示すように、半導体基板１０が境界部１６でカットされ、隣接する２つの回路部１２が分離される。

【0042】

そして、複数の回路部１２の境界部１６の全てについてダイシングすることにより、複数の回路部１２の全てが分離され、半導体装置２８としてチップ化される。すなわち個片化される。

【0043】

次に、図３Ｇに示すように、ダイシングテープ２４から半導体装置２８を剥がすことにより取り出す。これにより、半導体ウェハ１４から複数の半導体装置２８が製造される。

【0044】

ここで、図３Ｅに示すように、境界部１６において、電極２０とダイシングテープ２４との間は空間となっている。このため、半導体装置２８をダイシングテープ２４から剥がして取り出す際に電極２０が剥がれてしまうのを抑制することができる。これにより、半導体装置２８の製品特性の劣化や、歩留まりの低下、製品の信頼性低下等を抑制することができる。

【符号の説明】

【0045】

１０ 半導体基板
１２ 回路部
１４ 半導体ウェハ
１６ 境界部
１８ マスク
２０ 電極
２２、２３ 溝
２４ ダイシングテープ
２６ ダイシングブレード
２８ 半導体装置
３０ 界面
３４ 半導体ウェハ

【図1】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図2G】

【図2H】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図3G】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】