▶ 独立行政法人産業技術総合研究所の特許一覧 ▶ 富士電機株式会社の特許一覧
特開2023-110951炭化珪素半導体装置および炭化珪素半導体装置の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023110951
(43)【公開日】2023-08-10
(54)【発明の名称】炭化珪素半導体装置および炭化珪素半導体装置の製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20230803BHJP
H01L 29/12 20060101ALI20230803BHJP
H01L 29/872 20060101ALI20230803BHJP
H01L 29/47 20060101ALI20230803BHJP
H01L 21/329 20060101ALI20230803BHJP
H01L 21/336 20060101ALI20230803BHJP
H01L 21/28 20060101ALI20230803BHJP
H01L 21/8234 20060101ALI20230803BHJP
【ＦＩ】
H01L29/78 657A
H01L29/78 652T
H01L29/78 653A
H01L29/78 652J
H01L29/86 301F
H01L29/86 301M
H01L29/86 301D
H01L29/48 F
H01L29/48 M
H01L29/48 D
H01L29/78 652M
H01L29/78 652S
H01L29/48 P
H01L29/86 301P
H01L29/78 658F
H01L21/28 301S
H01L27/06 102A
H01L27/088 E
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022012507
(22)【出願日】2022-01-31
(71)【出願人】
【識別番号】301021533
【氏名又は名称】国立研究開発法人産業技術総合研究所
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100104190
【弁理士】
【氏名又は名称】酒井 昭徳
(72)【発明者】
【氏名】馬場 正和
(72)【発明者】
【氏名】原田 信介
【テーマコード（参考）】
4M104
5F048
【Ｆターム（参考）】
4M104AA03
4M104BB02
4M104BB03
4M104BB05
4M104BB14
4M104BB18
4M104BB21
4M104BB30
4M104CC03
4M104DD33
4M104DD37
4M104DD43
4M104DD79
4M104DD84
4M104FF07
4M104FF13
4M104GG03
4M104GG09
4M104GG18
5F048AA05
5F048AB10
5F048AC06
5F048AC10
5F048BA05
5F048BA06
5F048BA14
5F048BB05
5F048BB19
5F048BC03
5F048BC05
5F048BC12
5F048BD07
5F048BE09
5F048BF02
5F048BF06
5F048BF07
5F048BF16
5F048BF17
5F048BF18
5F048CB07
(57)【要約】
【課題】寄生ダイオードの順方向特性劣化を抑制するか、または寄生ダイオードの順方向特性劣化の抑制および短絡耐量の向上と、内蔵ＳＢＤの低抵抗化と、を実現できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。
【解決手段】トレンチ型ＳＢＤ３０は、互いに隣り合うゲートトレンチ７間のショットキートレンチ３１と、ショットキートレンチ３１を埋め込む導電膜３２と、で構成される。導電膜３２は、材料の異なる第１，２金属膜３２ａ，３２ｂで構成される。第１金属膜３２ａは、ショットキートレンチ３１の側壁においてｎ型電流拡散領域３にショットキー接触するチタン膜、ニッケル膜またはタングステン膜である。第２金属膜３２ｂは、第１金属膜３２ａよりも電気抵抗率の低いアルミニウム膜またはタングステン膜であり、第１金属膜３２ａよりもショットキートレンチ３１の中央部側に埋め込まれ、深さ方向Ｚに直線状に延在する。
【選択図】図１
【解決手段】トレンチ型ＳＢＤ３０は、互いに隣り合うゲートトレンチ７間のショットキートレンチ３１と、ショットキートレンチ３１を埋め込む導電膜３２と、で構成される。導電膜３２は、材料の異なる第１，２金属膜３２ａ，３２ｂで構成される。第１金属膜３２ａは、ショットキートレンチ３１の側壁においてｎ型電流拡散領域３にショットキー接触するチタン膜、ニッケル膜またはタングステン膜である。第２金属膜３２ｂは、第１金属膜３２ａよりも電気抵抗率の低いアルミニウム膜またはタングステン膜であり、第１金属膜３２ａよりもショットキートレンチ３１の中央部側に埋め込まれ、深さ方向Ｚに直線状に延在する。
【選択図】図１
【特許請求の範囲】
【請求項1】
炭化珪素からなる半導体基板と、
前記半導体基板の内部に設けられた第１導電型の第１半導体領域と、
前記半導体基板のおもて面と前記第１半導体領域との間に設けられた第２導電型の第２半導体領域と、
前記半導体基板のおもて面と前記第２半導体領域との間に選択的に設けられた第１導電型の第３半導体領域と、
前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達する複数のトレンチと、
複数の前記トレンチのうちの一部の第１トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
複数の前記トレンチのうちの、前記第１トレンチと異なる第２トレンチに埋め込まれた、材料の異なる複数の金属膜を積層してなる導電膜と、
前記第２半導体領域、前記第３半導体領域および前記導電膜に電気的に接続された第１電極と、
前記半導体基板の裏面に設けられた第２電極と、
前記導電膜と前記第１半導体領域との接合面に形成されるショットキー障壁の整流性を利用したショットキーバリアダイオードと、
を備え、
前記導電膜は、
前記第２トレンチの内壁に沿って設けられ、前記第２トレンチの内壁で前記第１半導体領域にショットキー接触する第１金属膜と、
前記第１金属膜よりも前記第２トレンチの中央部側に設けられた、前記第１金属膜よりも電気抵抗率の低い第２金属膜と、を有し、
前記第１金属膜はニッケル膜であり、
前記第２金属膜はタングステン膜であることを特徴とする炭化珪素半導体装置。
前記半導体基板の内部に設けられた第１導電型の第１半導体領域と、
前記半導体基板のおもて面と前記第１半導体領域との間に設けられた第２導電型の第２半導体領域と、
前記半導体基板のおもて面と前記第２半導体領域との間に選択的に設けられた第１導電型の第３半導体領域と、
前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達する複数のトレンチと、
複数の前記トレンチのうちの一部の第１トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
複数の前記トレンチのうちの、前記第１トレンチと異なる第２トレンチに埋め込まれた、材料の異なる複数の金属膜を積層してなる導電膜と、
前記第２半導体領域、前記第３半導体領域および前記導電膜に電気的に接続された第１電極と、
前記半導体基板の裏面に設けられた第２電極と、
前記導電膜と前記第１半導体領域との接合面に形成されるショットキー障壁の整流性を利用したショットキーバリアダイオードと、
を備え、
前記導電膜は、
前記第２トレンチの内壁に沿って設けられ、前記第２トレンチの内壁で前記第１半導体領域にショットキー接触する第１金属膜と、
前記第１金属膜よりも前記第２トレンチの中央部側に設けられた、前記第１金属膜よりも電気抵抗率の低い第２金属膜と、を有し、
前記第１金属膜はニッケル膜であり、
前記第２金属膜はタングステン膜であることを特徴とする炭化珪素半導体装置。
【請求項2】
炭化珪素からなる半導体基板と、
前記半導体基板の内部に設けられた第１導電型の第１半導体領域と、
前記半導体基板のおもて面と前記第１半導体領域との間に設けられた第２導電型の第２半導体領域と、
前記半導体基板のおもて面と前記第２半導体領域との間に選択的に設けられた第１導電型の第３半導体領域と、
前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達する複数のトレンチと、
複数の前記トレンチのうちの一部の第１トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
複数の前記トレンチのうちの、前記第１トレンチと異なる第２トレンチに埋め込まれた、材料の異なる複数の金属膜を積層してなる導電膜と、
前記第２半導体領域、前記第３半導体領域および前記導電膜に電気的に接続された第１電極と、
前記半導体基板の裏面に設けられた第２電極と、
前記導電膜と前記第１半導体領域との接合面に形成されるショットキー障壁の整流性を利用したショットキーバリアダイオードと、
を備え、
前記導電膜は、
前記第２トレンチの内壁に沿って設けられ、前記第２トレンチの内壁で前記第１半導体領域にショットキー接触する第１金属膜と、
前記第１金属膜よりも前記第２トレンチの中央部側に設けられた、前記第１金属膜よりも電気抵抗率の低い第２金属膜と、
前記第１金属膜よりも前記第２トレンチの中央部側に設けられた、前記第２金属膜よりも融点の高い第３金属膜と、を有することを特徴とする炭化珪素半導体装置。
前記半導体基板の内部に設けられた第１導電型の第１半導体領域と、
前記半導体基板のおもて面と前記第１半導体領域との間に設けられた第２導電型の第２半導体領域と、
前記半導体基板のおもて面と前記第２半導体領域との間に選択的に設けられた第１導電型の第３半導体領域と、
前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達する複数のトレンチと、
複数の前記トレンチのうちの一部の第１トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
複数の前記トレンチのうちの、前記第１トレンチと異なる第２トレンチに埋め込まれた、材料の異なる複数の金属膜を積層してなる導電膜と、
前記第２半導体領域、前記第３半導体領域および前記導電膜に電気的に接続された第１電極と、
前記半導体基板の裏面に設けられた第２電極と、
前記導電膜と前記第１半導体領域との接合面に形成されるショットキー障壁の整流性を利用したショットキーバリアダイオードと、
を備え、
前記導電膜は、
前記第２トレンチの内壁に沿って設けられ、前記第２トレンチの内壁で前記第１半導体領域にショットキー接触する第１金属膜と、
前記第１金属膜よりも前記第２トレンチの中央部側に設けられた、前記第１金属膜よりも電気抵抗率の低い第２金属膜と、
前記第１金属膜よりも前記第２トレンチの中央部側に設けられた、前記第２金属膜よりも融点の高い第３金属膜と、を有することを特徴とする炭化珪素半導体装置。
【請求項3】
前記第３金属膜は、前記第１金属膜よりも前記第２トレンチの中央部側において、前記第２トレンチの底面側に埋め込まれ、
前記第２金属膜は、前記第１金属膜よりも前記第２トレンチの中央部側において、前記第３金属膜よりも前記第１電極側に埋め込まれていることを特徴とする請求項２に記載の炭化珪素半導体装置。
前記第２金属膜は、前記第１金属膜よりも前記第２トレンチの中央部側において、前記第３金属膜よりも前記第１電極側に埋め込まれていることを特徴とする請求項２に記載の炭化珪素半導体装置。
【請求項4】
前記第１金属膜は、チタン膜またはニッケル膜であり、
前記第２金属膜は、アルミニウム膜であり、
前記第３金属膜は、タングステン膜であることを特徴とする請求項２または３に記載の炭化珪素半導体装置。
前記第２金属膜は、アルミニウム膜であり、
前記第３金属膜は、タングステン膜であることを特徴とする請求項２または３に記載の炭化珪素半導体装置。
【請求項5】
前記第１金属膜は、前記第２トレンチの内壁において前記第１半導体領域の上にのみ設けられていることを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
【請求項6】
前記第１金属膜の厚さは、前記第２トレンチの底面部分で前記第２トレンチの側壁部分よりも厚いことを特徴とする請求項１～５のいずれか一つに記載の炭化珪素半導体装置。
【請求項7】
前記第１金属膜の厚さは、１００ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１～６のいずれか一つに記載の炭化珪素半導体装置。
【請求項8】
請求項１～７のいずれか一つに記載の炭化珪素半導体装置の製造方法であって、
前記第２トレンチの内部に複数の前記金属膜を堆積して前記導電膜を形成する堆積工程を含み、
前記堆積工程では、前記導電膜の複数の前記金属膜のうちのタングステン膜を化学気相成長で形成することを特徴とする炭化珪素半導体装置の製造方法。
前記第２トレンチの内部に複数の前記金属膜を堆積して前記導電膜を形成する堆積工程を含み、
前記堆積工程では、前記導電膜の複数の前記金属膜のうちのタングステン膜を化学気相成長で形成することを特徴とする炭化珪素半導体装置の製造方法。
【請求項9】
請求項１～７のいずれか一つに記載の炭化珪素半導体装置の製造方法であって、
前記第２トレンチの内部に複数の前記金属膜を堆積して前記導電膜を形成する堆積工程を含み、
前記堆積工程では、前記導電膜の複数の前記金属膜のうちのアルミニウム膜をリフロースパッタ法で形成することを特徴とする炭化珪素半導体装置の製造方法。
前記第２トレンチの内部に複数の前記金属膜を堆積して前記導電膜を形成する堆積工程を含み、
前記堆積工程では、前記導電膜の複数の前記金属膜のうちのアルミニウム膜をリフロースパッタ法で形成することを特徴とする炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、炭化珪素（ＳｉＣ）を半導体材料として用いた半導体装置（以下、炭化珪素半導体装置とする）として、トレンチゲート型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）と同一の半導体基板（半導体チップ）に、トレンチ型ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）を内蔵した装置が知られている。
【0003】
同一の半導体基板にＳＢＤを内蔵したＭＯＳＦＥＴでは、ＭＯＳＦＥＴのスイッチング動作時に、ＭＯＳＦＥＴのベース領域とドリフト領域とのｐｎ接合で形成される寄生ダイオード（ボディーダイオード）よりも順方向電圧の低い内蔵ＳＢＤが優先的に動作する。このため、寄生ダイオードの逆回復損失が低減される。また、寄生ダイオードの順方向通電時に発生する積層欠陥の拡張が内蔵ＳＢＤ動作に伴う電圧分布によって抑制され、寄生ダイオードの順方向特性劣化が抑制される。
【0004】
図９は、従来の炭化珪素半導体装置の構造を示す断面図である。図９に示す従来の炭化珪素半導体装置１１０は、炭化珪素からなる同一の半導体基板１４０にトレンチ型ＳＢＤ１３０を内蔵したトレンチゲート型ＭＯＳＦＥＴであり、半導体基板１４０のおもて面側に、ＭＯＳＦＥＴのゲート電極１０９を埋め込んだトレンチ（以下、ゲートトレンチとする）１０７と、トレンチ型ＳＢＤ１３０の導電膜１３２を埋め込んだトレンチ（以下、ショットキートレンチとする）１３１と、を備える。
【0005】
ＭＯＳＦＥＴのソース電極１１２は、半導体基板１４０のおもて面に設けられたニッケルシリサイド（ＮｉＳｉ）膜１２１、窒化チタン（ＴｉＮ）膜１２２、チタン（Ｔｉ）膜１２３およびアルミニウム（Ａｌ）膜１２４で構成される。ニッケルシリサイド膜１２１は、半導体基板１４０のおもて面の、層間絶縁膜１１１のコンタクトホールに露出された部分に設けられ、ｎ+型ソース領域１０５およびｐ++型コンタクト領域１０６にオーミック接触している。窒化チタン膜１２２は、層間絶縁膜１１１の表面のみを覆う。
【0006】
チタン膜１２３は、ニッケルシリサイド膜１２１および窒化チタン膜１２２を覆う。アルミニウム膜１２４は、層間絶縁膜１１１のコンタクトホールに埋め込まれて、チタン膜１２３およびニッケルシリサイド膜１２１を介してｎ+型ソース領域１０５およびｐ++型コンタクト領域１０６に電気的に接続されている。符号１０１，１０２，１０４，１０８，１１３，１１４は、それぞれＭＯＳＦＥＴのｎ+型ドレイン領域、ｎ-型ドリフト領域、ｐ型ベース領域、ゲート絶縁膜、ｐ+型領域およびドレイン電極である。
【0007】
トレンチ型ＳＢＤ１３０は、ショットキートレンチ１３１と、このショットキートレンチ１３１の内部に埋め込まれた導電膜１３２と、を備える。トレンチ型ＳＢＤ１３０は、ショットキートレンチ１３１の両側壁において導電膜１３２とｎ型電流拡散領域１０３との接合面１３３（二点鎖線の円で囲む２箇所）に形成されるショットキー障壁の整流性を利用したダイオードである。導電膜１３２は単層のチタン膜であり、ソース電極１１２を構成するチタン膜１２３およびアルミニウム膜１２４に接して電気的に接続されている。
【0008】
内蔵ＳＢＤを有する従来のトレンチゲート型ＭＯＳＦＥＴとして、互いに隣り合うゲートトレンチ間に設けられたショットキートレンチの側壁でドリフト領域にショットキー接触する金属層と、ショットキートレンチを充填するソース電極と、を備えた装置が提案されている（例えば、下記特許文献１参照。）。下記特許文献１では、ドリフト領域とショットキー接触する金属層の材料がチタン、ニッケル、金、タングステン、白金またはクロム等であり、ソース電極の材料がアルミニウムであることが開示されている。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開２０２０－０７７６６４号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
従来の炭化珪素半導体装置１１０（図９参照）では、ショットキートレンチ１３１に埋め込む導電膜１３２の材料にショットキー障壁の低いチタンまたはニッケル（Ｎｉ）などの単一金属を用いることで、トレンチ型ＳＢＤ１３０を動作しやすくして、ＭＯＳＦＥＴの寄生ダイオードの順方向特性劣化を抑制している。しかしながら、チタンやニッケルは、ＭＯＳＦＥＴの一般的な電極材料であるアルミニウム（Ａｌ）等と比べて抵抗率が高い。トレンチ型ＳＢＤ１３０の電流経路がショットキートレンチ１３１によって深さ方向に長くなっていることで、トレンチ型ＳＢＤ１３０が高抵抗になる虞がある。
【0011】
また、ショットキートレンチ１３１に埋め込む導電膜１３２の材料にショットキー障壁の低いチタンやニッケルを用いると、ＭＯＳＦＥＴの短絡耐量が小さくなることが確認されている。一方、ＭＯＳＦＥＴの短絡耐量を大きくするために導電膜１３２の材料にチタンおよびニッケル以外の金属を用いると、トレンチ型ＳＢＤ１３０のショットキー特性が低くなってしまう。このため、ＭＯＳＦＥＴの寄生ダイオードの順方向特性劣化の抑制と、ＭＯＳＦＥＴの短絡耐量の向上と、トレンチ型ＳＢＤ１３０の低抵抗化と、を両立させることが難しい。
【0012】
この発明は、上述した従来技術による問題点を解消するため、同一の半導体基板にＳＢＤを内蔵した炭化珪素半導体装置であって、寄生ダイオードの順方向特性劣化を抑制するか、または寄生ダイオードの順方向特性劣化の抑制および短絡耐量の向上を実現するとともに、内蔵ＳＢＤを低抵抗化することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0013】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなる半導体基板の内部に、第１導電型の第１半導体領域が設けられている。前記半導体基板のおもて面と前記第１半導体領域との間に、第２導電型の第２半導体領域が設けられている。前記半導体基板のおもて面と前記第２半導体領域との間に、第１導電型の第３半導体領域が選択的に設けられている。複数のトレンチが前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達する。複数の前記トレンチのうちの一部の第１トレンチの内部に、ゲート絶縁膜を介してゲート電極が設けられている。複数の前記トレンチのうちの、前記第１トレンチと異なる第２トレンチに、導電膜が埋め込まれている。前記導電膜は、材料の異なる複数の金属膜を積層してなる。
【0014】
第１電極は、前記第２半導体領域、前記第３半導体領域および前記導電膜に電気的に接続されている。第２電極は、前記半導体基板の裏面に設けられている。前記導電膜と前記第１半導体領域との接合面に形成されるショットキー障壁の整流性を利用したショットキーバリアダイオードが設けられている。前記導電膜は、第１金属膜および第２金属膜を有する。前記第１金属膜は、前記第２トレンチの内壁に沿って設けられ、前記第２トレンチの内壁で前記第１半導体領域にショットキー接触する。前記第２金属膜は、前記第１金属膜よりも前記第２トレンチの中央部側に設けられている。前記第２金属膜は、前記第１金属膜よりも電気抵抗率が低い。前記第１金属膜はニッケル膜である。前記第２金属膜はタングステン膜である。
【0015】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、炭化珪素からなる半導体基板の内部に、第１導電型の第１半導体領域が設けられている。前記半導体基板のおもて面と前記第１半導体領域との間に、第２導電型の第２半導体領域が設けられている。前記半導体基板のおもて面と前記第２半導体領域との間に、第１導電型の第３半導体領域が選択的に設けられている。複数のトレンチが前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達する。複数の前記トレンチのうちの一部の第１トレンチの内部に、ゲート絶縁膜を介してゲート電極が設けられている。複数の前記トレンチのうちの、前記第１トレンチと異なる第２トレンチに、導電膜が埋め込まれている。前記導電膜は、材料の異なる複数の金属膜を積層してなる。
【0016】
第１電極は、前記第２半導体領域、前記第３半導体領域および前記導電膜に電気的に接続されている。第２電極は、前記半導体基板の裏面に設けられている。前記導電膜と前記第１半導体領域との接合面に形成されるショットキー障壁の整流性を利用したショットキーバリアダイオードが設けられている。前記導電膜は、第１金属膜、第２金属膜および第３金属膜を有する。前記第１金属膜は、前記第２トレンチの内壁に沿って設けられ、前記第２トレンチの内壁で前記第１半導体領域にショットキー接触する。前記第２金属膜および前記第３金属膜は、前記第１金属膜よりも前記第２トレンチの中央部側に設けられている。前記第２金属膜は、前記第１金属膜よりも電気抵抗率が低い。前記第３金属膜は、前記第２金属膜よりも融点が高い。
【0017】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第３金属膜は、前記第１金属膜よりも前記第２トレンチの中央部側において、前記第２トレンチの底面側に埋め込まれている。前記第２金属膜は、前記第１金属膜よりも前記第２トレンチの中央部側において、前記第３金属膜よりも前記第１電極側に埋め込まれていることを特徴とする。
【0018】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１金属膜は、チタン膜またはニッケル膜である。前記第２金属膜は、アルミニウム膜である。前記第３金属膜は、タングステン膜であることを特徴とする。
【0019】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１金属膜は、前記第２トレンチの内壁において前記第１半導体領域の上にのみ設けられていることを特徴とする。
【0020】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１金属膜の厚さは、前記第２トレンチの底面部分で前記第２トレンチの側壁部分よりも厚いことを特徴とする。
【0021】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１金属膜の厚さは、１００ｎｍ以上２００ｎｍ以下であることを特徴とする。
【0022】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明にかかる炭化珪素半導体装置の製造方法であって、前記第２トレンチの内部に複数の前記金属膜を堆積して前記導電膜を形成する堆積工程を含む。前記堆積工程では、前記導電膜の複数の前記金属膜のうちのタングステン膜を化学気相成長で形成することを特徴とする。
【0023】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明にかかる炭化珪素半導体装置の製造方法であって、前記第２トレンチの内部に複数の前記金属膜を堆積して前記導電膜を形成する堆積工程を含む。前記堆積工程では、前記導電膜の複数の前記金属膜のうちのアルミニウム膜をリフロースパッタ法で形成することを特徴とする。
【発明の効果】
【0024】
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、寄生ダイオードの順方向特性劣化を抑制するか、または寄生ダイオードの順方向特性劣化の抑制および短絡耐量の向上を実現するとともに、内蔵ＳＢＤを低抵抗化することができるという効果を奏する。
【図面の簡単な説明】
【0025】
【図1】実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。
【図2】実施の形態１にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図7】実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。
【図9】従来の炭化珪素半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【0026】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【0027】
（実施の形態１）
実施の形態１にかかる炭化珪素（ＳｉＣ）半導体装置の構造について説明する。図１は、実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。図１には、図２の活性領域５１の状態を示す。図２は、実施の形態１にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図２には、ゲートトレンチ７およびショットキートレンチ３１のレイアウトを示す。図２には、ゲート絶縁膜８を図示省略する。図３，４は、図１のトレンチ型ＳＢＤの別例を示す断面図である。
実施の形態１にかかる炭化珪素（ＳｉＣ）半導体装置の構造について説明する。図１は、実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。図１には、図２の活性領域５１の状態を示す。図２は、実施の形態１にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図２には、ゲートトレンチ７およびショットキートレンチ３１のレイアウトを示す。図２には、ゲート絶縁膜８を図示省略する。図３，４は、図１のトレンチ型ＳＢＤの別例を示す断面図である。
【0028】
図１，２に示す実施の形態１にかかる炭化珪素半導体装置１０は、炭化珪素からなる同一の半導体基板（半導体チップ）４０にトレンチ型ＳＢＤ３０を内蔵したトレンチゲート構造の縦型ＭＯＳＦＥＴである。活性領域５１において半導体基板４０のおもて面側に、ＭＯＳＦＥＴのトレンチゲート構造を構成するゲート電極９を埋め込んだトレンチ（ゲートトレンチ：第１トレンチ）７と、トレンチ型ＳＢＤ３０を埋め込んだトレンチ（ショットキートレンチ：第２トレンチ）３１と、が設けられている。
【0029】
活性領域５１は、ＭＯＳＦＥＴがオン状態のときに主電流（ドリフト電流）が流れる領域であり、ＭＯＳＦＥＴの複数の単位セル（素子の機能単位）が隣接して配置される。図１には、活性領域５１の複数の単位セルのうちの一部を示す。エッジ終端領域５２は、活性領域５１と半導体基板４０の端部（チップ端部）との間の領域であり、活性領域５１の周囲を囲み、半導体基板４０のおもて面側の電界を緩和して耐圧を保持する。耐圧とは、炭化珪素半導体装置１０が誤動作や破壊を起こさない限界の電圧である。
【0030】
エッジ終端領域５２には、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）や接合終端拡張（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造等の耐圧構造が配置される。トレンチ型ＳＢＤ３０は、ｐ++型コンタクト領域６、ｐ型ベース領域（第２半導体領域）４およびｐ+型領域１３と、ｎ型電流拡散領域３、ｎ-型ドリフト領域（第１半導体領域）２およびｎ+型ドレイン領域１とのｐｎ接合で形成される寄生ダイオード（ボディーダイオード）の順方向特性劣化を防止する機能を有する。
【0031】
半導体基板４０は、ｎ+型出発基板４１のおもて面上に、ｎ-型ドリフト領域２およびｐ型ベース領域４となる各炭化珪素層４２，４３を順にエピタキシャル成長させてなる。半導体基板４０のｐ型炭化珪素層４３側の主面をおもて面とし、ｎ+型出発基板４１側の主面を裏面とする。半導体基板４０のおもて面側に、トレンチゲート構造のＭＯＳゲートが設けられている。ＭＯＳゲートは、ｐ型ベース領域４、ｎ+型ソース領域（第３半導体領域）５、ｐ++型コンタクト領域６、ゲートトレンチ７、ゲート絶縁膜８およびゲート電極９で構成される。
【0032】
ｎ+型出発基板４１は、ｎ+型ドレイン領域１である。ｎ-型ドリフト領域２は、ｎ-型炭化珪素層４２の、後述するｐ+型領域１３および後述するｎ型電流拡散領域３を除く部分であり、ｐ+型領域１３およびｎ型電流拡散領域３とｎ+型出発基板４１との間に、これらの領域に接して設けられている。ｐ型ベース領域４は、ｐ型炭化珪素層４３の、後述するｎ+型ソース領域５および後述するｐ++型コンタクト領域６を除く部分であり、半導体基板４０のおもて面とｎ-型ドリフト領域２との間に設けられている。
【0033】
ｎ+型ソース領域５およびｐ++型コンタクト領域６は、半導体基板４０のおもて面とｐ型ベース領域４との間にそれぞれ選択的に設けられている。ｎ+型ソース領域５およびｐ++型コンタクト領域６は、ｐ型ベース領域４に接し、かつ半導体基板４０のおもて面に露出されている。ｐ++型コンタクト領域６は設けられていなくてもよい。ｐ++型コンタクト領域６が設けられていない場合、ｐ++型コンタクト領域６に代えて、ｐ型ベース領域４が半導体基板４０のおもて面に露出される。
【0034】
ｎ-型ドリフト領域２とｐ型ベース領域４との間に、ｎ-型ドリフト領域２およびｐ型ベース領域４に接して、ｎ型電流拡散領域３が設けられている。ｎ型電流拡散領域３は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（ＣＳＬ：Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ）である。ｎ型電流拡散領域３は、半導体基板４０のおもて面に平行な方向にゲートトレンチ７および後述するショットキートレンチ３１に隣接し、これらの底面よりもｎ+型ドレイン領域１側に深い位置に達する。
【0035】
ｐ+型領域１３は、ゲートトレンチ７の底面よりもｎ+型ドレイン領域１側に深い位置に、ｐ型ベース領域４と離れて複数設けられている。各ｐ+型領域１３は、それぞれ深さ方向Ｚに異なるゲートトレンチ７の底面に対向する。ｐ+型領域１３は、ゲートトレンチ７の底面に露出されていてもよい。ゲートトレンチ７の底面に露出とは、ゲートトレンチ７の底面に対向する位置でゲートトレンチ７の底面の周囲を囲むように設けられ、ゲートトレンチ７の底面でゲート絶縁膜８に接することである。
【0036】
上述したようにｐ+型領域１３はゲートトレンチ７の底面よりもｎ+型ドレイン領域１側に深い位置に達していればよく、ｐ+型領域１３の深さは種々変更可能である。例えば、ｐ+型領域１３は、ｎ型電流拡散領域３よりも深い位置に達して（図１参照）、もしくはｎ+型ドレイン領域１側にｎ型電流拡散領域３と同じ深さで終端して（不図示）ｎ-型ドリフト領域２に接するか、またはｎ+型ドレイン領域１側にｎ型電流拡散領域３よりも浅い位置で終端して、ｎ型電流拡散領域３に周囲を囲まれてもよい（不図示）。
【0037】
ｐ+型領域１３は、図示省略する部分でソース電極（第１電極）１２に電気的に接続されており、ＭＯＳＦＥＴのオフ時に空乏化して、ゲートトレンチ７の底面にかかる電界を緩和させる機能を有する。ｎ型電流拡散領域３は設けられていなくてもよい。ｎ型電流拡散領域３が設けられていない場合、ｐ型ベース領域４とｎ-型ドリフト領域２とが接する。ｐ+型領域１３は、ｎ-型ドリフト領域２に周囲を囲まれる。かつ、後述する説明中のｎ型電流拡散領域３をｎ-型ドリフト領域２に読み替えればよい。
【0038】
ゲートトレンチ７は、深さ方向Ｚにｎ+型ソース領域５およびｐ型ベース領域４を貫通してｎ型電流拡散領域３に達する。ゲートトレンチ７は、例えば、半導体基板４０のおもて面に平行な第１方向Ｘにストライプ状に延在する。互いに隣り合うゲートトレンチ７間において、ｐ型ベース領域４、ｎ+型ソース領域５、ｐ++型コンタクト領域６およびｐ+型領域１３は、ゲートトレンチ７に平行に第１方向Ｘに直線状に延在している。ｐ++型コンタクト領域６は、ゲートトレンチ７に平行に第１方向Ｘに点在してもよい。
【0039】
ゲートトレンチ７の内部には、ゲート絶縁膜８を介してゲート電極９が設けられている。すべての互いに隣り合うゲートトレンチ７の中心間がトレンチゲート型ＭＯＳＦＥＴの１つの単位セルである。ショットキートレンチ３１は、すべての互いに隣り合うゲートトレンチ７間にそれぞれ設けられ、深さ方向Ｚにｐ++型コンタクト領域６およびｐ型ベース領域４を貫通してｎ型電流拡散領域３に達する。ショットキートレンチ３１は、例えばゲートトレンチ７よりも短い長さで、ゲートトレンチ７に平行に第１方向Ｘに延在する。
【0040】
ショットキートレンチ３１とゲートトレンチ７とは、半導体基板４０のおもて面に平行でかつ第１方向Ｘと直交する第２方向Ｙに交互に繰り返し配置される。深さ方向Ｚに各ショットキートレンチ３１の底面に対向する位置に、これに加えて当該底面に露出して、ゲートトレンチ７の底面付近のｐ+型領域１３と同様に、それぞれｐ+型領域１３が選択的に設けられている。ショットキートレンチ３１の底面に露出とは、ショットキートレンチ３１の底面の周囲を囲んで当該底面で後述する導電膜３２に接することである。
【0041】
ショットキートレンチ３１と、このショットキートレンチ３１に埋め込まれた導電膜３２と、でトレンチ型ＳＢＤ３０の１つの単位セルが構成されている。トレンチ型ＳＢＤ３０は、ショットキートレンチ３１の側壁において導電膜３２とｎ型電流拡散領域３との接合面３３（二点鎖線の円で囲む２箇所）に形成されるショットキー障壁の整流性を利用したダイオードである。トレンチ型ＳＢＤ３０は、ショットキートレンチ３１の両側壁に沿って第１方向Ｘに延在する。ショットキートレンチ３１は、導電膜３２で完全に埋め込まれていることがよい。
【0042】
導電膜３２は、ショットキートレンチ３１に個々に埋め込まれた材料の異なる複数の金属膜で構成されている。すなわち、導電膜３２を構成する複数の金属膜は、ショットキートレンチ３１の内部に層状をなす。導電膜３２を構成する複数の金属膜の組み合わせは目的（所望する作用効果）に応じて種々変更可能である。例えば、導電膜３２を構成する複数の金属膜の組み合わせは、炭化珪素に対するショットキー障壁の大きさ、電気抵抗率および融点などのパラメータに基づいて行われる。
【0043】
導電膜３２を構成する複数の金属膜の組み合わせにより、ＭＯＳＦＥＴの寄生ダイオードの順方向特性劣化の抑制（寄生ダイオードの不活性化）もしくはＭＯＳＦＥＴの短絡（ソース・ゲート間短絡）耐量の向上、またはその両方を実現するとともに、トレンチ型ＳＢＤ３０の低抵抗化（トレンチ型ＳＢＤ３０の静特性改善）を図ることができる。ＭＯＳＦＥＴの寄生ダイオードの順方向特性劣化を抑制するには、金属全般でみて相対的に炭化珪素に対するショットキー障壁の小さい金属材料を後述する第１金属膜３２ａに用いることがよい。
【0044】
ＭＯＳＦＥＴの短絡耐量を向上するには、金属全般でみて相対的に炭化珪素に対するショットキー障壁の大きい金属材料を第１金属膜３２ａに用いるか、もしくはＭＯＳＦＥＴの短絡時の半導体基板４０の発熱により溶融しない金属材料を後述する第２金属膜３２ｂに用いるか、またはこれら両方の金属材料をそれぞれ用いた第１，２金属膜３２ａ，３２ｂとすることがよい。トレンチ型ＳＢＤ３０を低抵抗化するには、第１金属膜３２ａよりも電気抵抗率の低い金属材料を後述する第２金属膜３２ｂに用いることがよい。
【0045】
具体的には、導電膜３２は、ショットキートレンチ３１の側壁においてｎ型電流拡散領域３（ｎ型電流拡散領域３が設けられていない場合にはｎ-型ドリフト領域２）に接触して当該ｎ型電流拡散領域３との接合面３３に例えば１．１ｅＶ以上１．５ｅＶ以下程度のショットキー障壁を形成する第１金属膜３２ａと、第１金属膜３２ａよりも電気抵抗率の低い第２金属膜３２ｂと、を有する。第１，２金属膜３２ａ，３２ｂは、炭化珪素に対するショットキー障壁が略同程度であってもよい。
【0046】
第１金属膜３２ａは、ショットキートレンチ３１の側壁に沿って設けられ、ｎ型電流拡散領域３にショットキー接触する。第１金属膜３２ａの、ショットキートレンチ３１の側壁部分の厚さｔ１は、所定のショットキー特性が得られる程度に可能な限り薄くかつ略均一な厚さで形成されることがよい。第１金属膜３２ａの当該厚さｔ１を略均一にすることで、トレンチ型ＳＢＤ３０のショットキー特性のばらつきを抑制可能である。厚さが略均一とは、プロセスのばらつきの許容誤差を含む範囲で同じ厚さであることを意味する。
【0047】
第１金属膜３２ａの、ショットキートレンチ３１の側壁部分の厚さｔ１を薄くするほど、導電膜３２の電気抵抗率を低くすることができる。ショットキートレンチ３１の第２方向Ｙの幅ｗは例えば０．１μｍ以上０．４μｍ以下程度であり、第１金属膜３２ａは、少なくともショットキートレンチ３１の側壁部分の厚さｔ１を例えば１００ｎｍ以上２００ｎｍ以下程度に薄くすることがよい。第１金属膜３２ａは、ショットキートレンチ３１の底面部分の厚さｔ２を側壁部分の厚さｔ１よりも厚くしてもよい（図４）。
【0048】
第１金属膜３２ａは、ショットキートレンチ３１の内壁全面（側壁および底面）に設けられてもよいし（図１）、ショットキートレンチ３１の側壁のみに設けられ、ショットキートレンチ３１の底面に設けられていなくてもよい（不図示）。第１金属膜３２ａは、ショットキートレンチ３１の側壁で少なくともｎ型電流拡散領域３に接していればよく、ショットキートレンチ３１の内壁の一部、例えばｐ型ベース領域４とｎ型電流拡散領域３とのｐｎ接合面から底面側のみに設けられてもよい（図３）。
【0049】
図３のトレンチ型ＳＢＤ３０に図４のトレンチ型ＳＢＤ３０を適用して、第１金属膜３２ａは、ｐ型ベース領域４とｎ型電流拡散領域３とのｐｎ接合面からショットキートレンチ３１の底面側において、ショットキートレンチ３１の側面および底面に設けられるとともに、ショットキートレンチ３１の底面部分の厚さｔ２を側壁部分の厚さｔ１よりも厚くしてもよい。この場合、第２金属膜３２ｂは、ショットキートレンチ３１の開口側および底面で炭化珪素部（ショットキートレンチ３１の内壁に露出する領域）に接する。
【0050】
第２金属膜３２ｂは、ショットキートレンチ３１の内部において第１金属膜３２ａ上に埋め込まれている。第２金属膜３２ｂは、第１金属膜３２ａよりもショットキートレンチ３１の略中央部（第１，２方向Ｘ，Ｙの中央部）側に埋め込まれて、深さ方向Ｚにショットキートレンチ３１の内部を直線状に延在している。第１金属膜３２ａがショットキートレンチ３１の内壁全面に設けられている場合、第２金属膜３２ｂは、第１金属膜３２ａに周囲全体を囲まれて炭化珪素部に接していない。
【0051】
第２金属膜３２ｂが深さ方向Ｚに延在する長さが短くなるほどトレンチ型ＳＢＤ３０を低抵抗化する効果が小さくなるが、第２金属膜３２ｂは、ショットキートレンチ３１の底面付近まで達していなくてもよい。図４には、第２金属膜３２ｂが深さ方向Ｚにｐ型ベース領域４とｎ型電流拡散領域３とのｐｎ接合付近で終端する場合を示す。このように第１，２金属膜３２ａ，３２ｂを順に積層してなる導電膜３２がショットキートレンチ３１に埋め込まれている。導電膜３２は、後述するソース電極１２に電気的に接続されている。
【0052】
第１，２金属膜３２ａ，３２ｂの材料にＭＯＳＦＥＴの一般的な電極材料（ソース電極１２や後述するドレイン電極（第２電極）１４の材料）であるアルミニウム（Ａｌ）、チタン（Ｔｉ）およびニッケル（Ｎｉ）や、配線部材の材料であるタングステン（Ｗ）を種々組み合わせて用いることができる。チタンおよびアルミニウムは、炭化珪素に対するショットキー障壁が略同じである。ニッケルおよびタングステンは、チタンおよびアルミニウムよりも炭化珪素に対するショットキー障壁が大きい。
【0053】
アルミニウムおよびタングステンは、チタンおよびニッケルよりも電気抵抗率が低い。アルミニウムは、チタン、ニッケルおよびタングステンよりも融点が非常に低い。タングステンは、チタンおよびニッケルよりも融点が高い。これらの金属間の物理的性質の大小（もしくは高低）について各金属の元素記号と不等号とであらわすと、炭化珪素に対するショットキー障壁はＡｌ≒Ｔｉ＜Ｗ＜Ｎｉであり、電気抵抗率はＡｌ＜Ｗ＜Ｎｉ＜Ｔｉであり、融点はＡｌ≪Ｎｉ＜Ｔｉ＜Ｗである。
【0054】
この場合、第１金属膜３２ａはチタン膜、ニッケル膜またはタングステン膜である。第２金属膜３２ｂは、アルミニウム膜またはタングステン膜である。チタン膜およびニッケル膜は、例えばスパッタ法で形成される。アルミニウム膜は、例えばスパッタ法により堆積しながら熱処理（リフロー）により軟化させてトレンチに埋め込むリフロースパッタ法で形成される。タングステン膜は、例えば化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成される。
【0055】
第１金属膜３２ａ（チタン膜、ニッケル膜またはタングステン膜）によるショットキー障壁によって、ＭＯＳＦＥＴの寄生ダイオードの順方向特性劣化が抑制される。第１金属膜３２ａは、チタン膜である場合にはソース電極１２のチタン膜２３と同時に形成されてもよい。第１金属膜３２ａがニッケル膜またはタングステン膜である場合、チタン膜と比べてショットキー障壁が大きいことで、ＭＯＳＦＥＴの短絡耐量が向上する。
【0056】
第１金属膜３２ａよりも電気抵抗率の低い第２金属膜３２ｂ（アルミニウム膜またはタングステン膜）によって、トレンチ型ＳＢＤ３０の導電性が改善される。第２金属膜３２ｂは、タングステン膜である場合にはＭＯＳＦＥＴの短絡時など半導体基板４０の発熱（例えば８００℃以上程度の高温）により溶融しない。このため、ＭＯＳＦＥＴの短絡耐量が向上する。第２金属膜３２ｂは、アルミニウム膜である場合においてもソース電極１２のアルミニウム膜２４と同時に形成せずに、ショットキートレンチ３１への埋め込み性の高い例えばリフロースパッタ法で形成することがよい。
【0057】
層間絶縁膜１１は、半導体基板４０のおもて面の全面に設けられ、ゲート電極９を覆う。隣り合うゲートトレンチ７間に、それぞれ、層間絶縁膜１１を深さ方向Ｚに貫通して半導体基板４０に達するコンタクトホール１１ａが設けられている。コンタクトホール１１ａには、ｎ+型ソース領域５、ｐ++型コンタクト領域６、導電膜３２（少なくとも第２金属膜３２ｂ）が露出されている。ソース電極１２は、コンタクトホール１１ａにおける半導体基板４０のおもて面から層間絶縁膜１１の表面にわたって設けられている。
【0058】
ソース電極１２は、半導体基板４０のおもて面上に設けられたニッケルシリサイド（ＮｉｘＳｉｙ、ただしｘ、ｙは正数）膜２１、窒化チタン（ＴｉＮ）膜２２、チタン膜２３およびアルミニウム膜２４で構成される。ニッケルシリサイド膜２１は、コンタクトホール１１ａにおける半導体基板４０のおもて面上に設けられ、ｎ+型ソース領域５およびｐ++型コンタクト領域６にオーミック接触している。窒化チタン膜２２は、層間絶縁膜１１１の表面全面に設けられ、層間絶縁膜１１の表面のみを覆う。
【0059】
チタン膜２３は、コンタクトホール１１ａにおける半導体基板４０のおもて面上から層間絶縁膜１１の表面に沿って設けられ、ニッケルシリサイド膜２１および窒化チタン膜２２を覆う。アルミニウム膜２４は、コンタクトホール１１ａを埋め込むように、チタン膜２３および導電膜３２の上に設けられている。アルミニウム膜２４は、ニッケルシリサイド膜２１、窒化チタン膜２２およびチタン膜２３を介してｎ+型ソース領域５、ｐ++型コンタクト領域６に電気的に接続されている。
【0060】
アルミニウム膜２４は、トレンチ型ＳＢＤ３０の導電膜３２（第２金属膜３２ｂ、もしくは第１，２金属膜３２ａ，３２ｂの両方）に接し、導電膜３２（第１，２金属膜３２ａ，３２ｂ）に電気的に接続されている。アルミニウム膜２４に代えて、例えばアルミニウムシリコン（Ａｌ－Ｓｉ）膜等のアルミニウム合金膜が設けられていてもよい。半導体基板４０の裏面（ｎ+型出発基板４１の裏面）には、半導体基板４０の裏面にオーミック接触するドレイン電極１４が設けられている。
【0061】
次に、実施の形態１にかかる炭化珪素半導体装置１０の動作について説明する。図５は、図１のトレンチ型ＳＢＤの逆回復時の動作を示す説明図である。図６は、図９（従来の炭化珪素半導体装置１１０）のトレンチ型ＳＢＤの逆回復時の動作を示す説明図である。図５には、図１のトレンチ型ＳＢＤ３０付近を示す。図示省略するが、図３，４の別例のトレンチ型ＳＢＤ３０においても図５のトレンチ型ＳＢＤ３０と同様に動作する。図６には、図９のトレンチ型ＳＢＤ１３０付近を示す。
【0062】
図５に示すように、実施の形態１にかかる炭化珪素半導体装置１０において、ＭＯＳＦＥＴのｐ++型コンタクト領域６、ｐ型ベース領域４およびｐ+型領域１３と、ｎ型電流拡散領域３、ｎ-型ドリフト領域２およびｎ+型ドレイン領域１とのｐｎ接合で形成される寄生ダイオードの順方向バイアス時、導電膜３２の第１金属膜３２ａの電気的性質で決まるショットキー障壁によって当該寄生ｐｎダイオードよりも順方向電圧が低く設定されたトレンチ型ＳＢＤ３０が当該寄生ｐｎダイオードよりも早く導通する（不図示）。
【0063】
したがって、半導体基板４０の内部のｎ型電流拡散領域３、ｐ型ベース領域４およびｎ+型ソース領域５で形成される縦型の寄生ｎｐｎバイポーラトランジスタ（ボディーダイオード）が動作しない。これによって、導電膜３２の第１金属膜３２ａによって、ＭＯＳＦＥＴの寄生ダイオードの順方向特性劣化が抑制されるとともに、逆回復損失を低減させることができる。また、導電膜３２の第１金属膜３２ａがニッケル膜またはタングステン膜である場合には、さらにＭＯＳＦＥＴの短絡耐量を向上させることができる。
【0064】
一方、ＭＯＳＦＥＴの寄生ｐｎダイオードの逆方向バイアス時（逆回復時）、トレンチ型ＳＢＤ３０も逆回復する。逆回復時にＭＯＳＦＥＴのドレイン電極１４からｎ+型ドレイン領域１、ｎ-型ドリフト領域２およびｎ型電流拡散領域３を通ってソース電極１２へ向かう方向（逆方向）に流れる逆回復電流Ｉ１は、寄生ｐｎダイオードよりも逆回復時間の短いトレンチ型ＳＢＤ３０の導電膜３２の第１，２金属膜３２ａ，３２ｂのうちの相対的に電気抵抗率の低い第２金属膜３２ｂを介してソース電極１２へ流れる。
【0065】
このようなＭＯＳＦＥＴの寄生ｐｎダイオードの逆回復時、例えば、図６に示す従来構造では、トレンチ型ＳＢＤ１３０のショットキートレンチ１３１に埋め込まれた導電膜１３２が単一金属で構成されていることで、逆回復電流Ｉ１０１がｎ型電流拡散領域１０３からトレンチ型ＳＢＤ１３０の電気抵抗率の高い導電膜１３２（単層のチタン膜または単層のニッケル膜）を介してソース電極１１２へ流れることとなる。このため、逆回復電流Ｉ１の電流量が小さくなり、トレンチ型ＳＢＤ１３０が高抵抗になってしまう。
【0066】
それに対して、実施の形態１においては、ショットキートレンチ３１の側壁に沿って設けられた第１金属膜３２ａを厚さｔ１方向に抜けて、第１金属膜３２ａよりもショットキートレンチ３１の中央部側の、第１金属膜３２ａよりも電気抵抗率の低い第２金属膜３２ｂを逆回復電流Ｉ１が流れる。このため、逆回復電流Ｉ１の電流量が維持されやすく、第１金属膜３２ａの厚さを薄くするほど、トレンチ型ＳＢＤ３０が低抵抗化される。また、第２金属膜３２ｂがタングステン膜である場合、ＭＯＳＦＥＴの短絡時に第２金属膜３２ｂが溶融しにくいため、さらにＭＯＳＦＥＴの短絡耐量を向上させることができる。
【0067】
次に、実施の形態１にかかる炭化珪素半導体装置１０の製造方法について説明する。まず、炭化珪素からなるｎ+型出発基板（半導体ウエハ）４１を用意する。ｎ+型出発基板４１は、ｎ+型ドレイン領域１となる。次に、ｎ+型出発基板４１のおもて面に、製品完成後のｎ-型炭化珪素層４２の製品厚さｄよりも薄い厚さで、ｎ-型炭化珪素層４２をエピタキシャル成長させる。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｎ-型炭化珪素層４２の表面領域にｐ+型領域１３を選択的に形成する。
【0068】
次に、ｐ+型領域１３の形成に用いたイオン注入用マスク（不図示）を除去した後、フォトリソグラフィおよびｎ型不純物のイオン注入により、例えば、活性領域の全域にわたって、ｎ-型炭化珪素層４２の表面領域にｎ型電流拡散領域３を形成する。ｎ型電流拡散領域３とｐ+型領域１３との形成順序を入れ替えてもよい。ｎ型電流拡散領域３やｐ+型領域１３または後述するイオン注入で形成される拡散領域の形成に用いるイオン注入用マスクは、例えば、酸化膜（ＳｉＯ2膜）であってもよいし、レジスト膜であってもよい。
【0069】
ｎ-型炭化珪素層４２の、ｎ型電流拡散領域３およびｐ+型領域１３とｎ+型出発基板４１との間に残るイオン注入されていない部分がｎ-型ドリフト領域２となる。次に、ｎ型電流拡散領域３の形成に用いたイオン注入用マスク（不図示）を除去した後、ｎ-型炭化珪素層４２上にさらにｎ-型炭化珪素層をエピタキシャル成長させて厚さを増やし、ｎ-型炭化珪素層４２を製品厚さｄにする。ｎ-型炭化珪素層４２の厚さを増した部分の不純物濃度は、例えば、ｎ-型ドリフト領域２の不純物濃度と略同じであってもよい。
【0070】
次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｎ-型炭化珪素層４２の厚さを増した部分にｐ型不純物を選択的に導入し、ｐ+型領域１３の厚さを厚くする。次に、ｐ+型領域１３の形成に用いたイオン注入用マスク（不図示）を除去した後、フォトリソグラフィおよびｎ型不純物のイオン注入により、ｎ-型炭化珪素層４２の厚さを増した部分に活性領域の全域にわたってｎ型不純物を導入し、ｎ型電流拡散領域３の厚さを厚くする。ｎ型電流拡散領域３とｐ+型領域１３との形成順序を入れ替えてもよい。
【0071】
次に、ｎ-型炭化珪素層４２の表面に、ｐ型炭化珪素層４３をエピタキシャル成長させる。これにより、ｎ+型出発基板４１のおもて面上に炭化珪素層４２，４３を順にエピタキシャル成長させた半導体基板４０が完成する。次に、フォトリソグラフィおよびエッチングにより、ｐ型炭化珪素層４３のエッジ終端領域５２の部分を除去して、活性領域５１にのみｐ型炭化珪素層４３を残す。エッジ終端領域５２において半導体基板４０のおもて面にはｎ-型炭化珪素層４２が露出される。
【0072】
次に、ｐ型炭化珪素層４３を部分的に除去するために用いたエッチング用マスク（不図示）を除去する。次に、フォトリソグラフィ、不純物のイオン注入およびイオン注入用マスク（不図示）の除去を１組とする工程を異なる条件で繰り返し行うことで、活性領域５１においてｐ型炭化珪素層４３の表面領域にｎ+型ソース領域５およびｐ++型コンタクト領域６をそれぞれ選択的に形成するとともに、エッジ終端領域５２においてｎ-型炭化珪素層４２の表面領域に耐圧構造を構成するｐ-型領域（不図示）を形成する。
【0073】
次に、フォトリソグラフィおよびエッチングにより、深さ方向Ｚにｐ+型領域１３に対向する位置に、ｎ+型ソース領域５およびｐ型ベース領域４を貫通してｎ型電流拡散領域３に達するゲートトレンチ７と、深さ方向Ｚにｐ++型コンタクト領域６およびｐ型ベース領域４を貫通してｎ型電流拡散領域３に達するショットキートレンチ３１と、を形成する。このとき、エッチング用マスク（不図示）として酸化膜を用いたドライエッチングであってもよい。そして、トレンチの形成に用いたエッチング用マスクを除去する。
【0074】
ゲートトレンチ７およびショットキートレンチ３１を同時に形成してもよいし、それぞれ別工程で形成してゲートトレンチ７とショットキートレンチ３１とを異なる深さにしてもよい。ゲートトレンチ７およびショットキートレンチ３１の形成後に、ゲートトレンチ７およびショットキートレンチ３１の内壁や上端部を円滑化させるために、水素（Ｈ2）雰囲気中での熱処理を行ってもよい。トレンチの上端部とは、半導体基板４０のおもて面とトレンチの側壁との境界である。
【0075】
次に、犠牲酸化により、半導体基板４０のおもて面およびゲートトレンチ７およびショットキートレンチ３１の内壁に沿って犠牲酸化膜（不図示）を形成する。次に、ＣＶＤ法により、半導体基板４０のおもて面の犠牲酸化膜上に堆積酸化膜（不図示）を形成する。これら犠牲酸化膜および堆積酸化膜で、半導体基板４０のおもて面上にフィールド酸化膜が形成される。堆積酸化膜は、ショットキートレンチ３１の内部の犠牲酸化膜上にも堆積して、ショットキートレンチ３１に埋め込む。
【0076】
次に、フォトリソグラフィおよびエッチングによりフィールド酸化膜を選択的に除去して、エッジ終端領域５２における半導体基板４０のおもて面上にフィールド酸化膜を残す。このとき、活性領域５１においては、ゲートトレンチ７の内壁と、ｎ+型ソース領域５およびｐ++型コンタクト領域６とを露出させる。ショットキートレンチ３１の内部には、フィールド酸化膜（堆積酸化膜）を残してショットキートレンチ３１の内壁を保護する。次に、ゲートトレンチ７の内壁に沿ってゲート絶縁膜８を形成する。
【0077】
次に、例えば一酸化窒素（ＮＯ）雰囲気での熱処理（ＰＯＡ：Ｐｏｓｔ Ｏｘｉｄａｔｉｏｎ Ａｎｎｅａｌ）により、ゲート絶縁膜８と炭化珪素（半導体基板４０）との界面特性を改善させる。次に、半導体基板４０のおもて面にポリシリコン（ｐｏｌｙ－Ｓｉ）を堆積して、ゲートトレンチ７をポリシリコンで埋める。このとき、半導体基板４０のおもて面上にもポリシリコン層が形成されるため、当該ポリシリコン層をパターニングして、ポリシリコン層の、ゲート電極９となる部分のみをゲートトレンチ７の内部に残す。
【0078】
次に、ポリシリコン層のパターニング用マスク（不図示）を除去した後、ＣＶＤ法により、半導体基板４０のおもて面上に、層間絶縁膜１１となる堆積酸化膜を堆積する。次に、フォトリソグラフィおよびエッチングにより層間絶縁膜１１を選択的に除去してコンタクトホール１１ａを開口し、コンタクトホール１１ａにｎ+型ソース領域５およびｐ++型コンタクト領域６を再度露出させる。次に、スパッタ法により、半導体基板４０のおもて面に、ニッケルシリサイド膜２１の材料膜となるニッケル膜を堆積する。
【0079】
次に、例えば４００℃以上６００℃以下程度の温度での熱処理により、当該ニッケル膜の、半導体基板４０のおもて面上の部分をシリサイド化する。次に、ニッケル膜のシリサイド化されていない部分を例えばウェットエッチングすることで、ニッケル膜の、層間絶縁膜１１およびフィールド酸化膜の上の部分を除去する。これによって、ニッケル膜のシリサイド化された部分がニッケルシリサイド膜２１となり、コンタクトホール１１ａ内において半導体基板４０のおもて面上に残る。
【0080】
次に、半導体基板４０の裏面に例えばニッケル膜およびチタン膜を順に堆積し、例えば８００℃以上１０００℃以下程度の温度での熱処理によりシリサイド化することで、ドレイン電極１４を形成する。
【0081】
次に、フォトリソグラフィおよびエッチングにより層間絶縁膜１１を選択的に除去してショットキートレンチ３１の内部の堆積酸化膜を除去して、ショットキートレンチ３１の内壁を露出させる。次に、スパッタ法により、半導体基板４０のおもて面に、トレンチ型ＳＢＤ３０の第１金属膜３２ａの材料膜となるニッケル膜を堆積する。このニッケル膜は、ショットキートレンチ３１の内壁に沿って形成され、ショットキートレンチ３１の内壁でのみ、炭化珪素部（半導体基板４０）に接する。次に、例えば４００℃以上６００℃以下程度の温度での熱処理により、当該ニッケル膜の、ショットキートレンチ３１の内壁上の部分をシリサイド化する。
【0082】
次に、ニッケル膜のシリサイド化されていない部分を例えばウェットエッチングすることで、ニッケル膜の、ショットキートレンチ３１の内壁以外の部分を除去する。これによって、ニッケル膜のシリサイド化された部分が第１金属膜３２ａとなり、ショットキートレンチ３１の内壁に沿って残る。トレンチ型ＳＢＤ３０の第１金属膜３２ａがチタン膜またはタングステン膜である場合、ショットキートレンチ３１の内壁に沿ってニッケル膜を形成する工程と、このニッケル膜をシリサイド化する工程と、を省略して、ドレイン電極１４の形成後に、後述する工程（窒化チタン膜２２の形成以降の工程）を行えばよい。
【0083】
次に、例えばスパッタ法により、半導体基板４０のおもて面に窒化チタン膜２２を堆積し、層間絶縁膜１１の表面にのみ残す。次に、例えばスパッタ法により、半導体基板４０のおもて面にチタン膜２３を堆積する。チタン膜２３は、ニッケルシリサイド膜２１および窒化チタン膜２２を覆う。このとき、ショットキートレンチ３１の内壁にもチタン膜が形成される。トレンチ型ＳＢＤ３０の第１金属膜３２ａがチタン膜である場合、ショットキートレンチ３１の内部を完全に埋め込まないようにスパッタ時間等を調整してチタン膜２３を堆積し、このチタン膜２３の、ショットキートレンチ３１の内壁に沿って形成された部分を第１金属膜３２ａとすればよい。トレンチ型ＳＢＤ３０の第１金属膜３２ａがニッケル膜またはタングステン膜である場合、ショットキートレンチ３１の内壁のチタン膜を除去すればよい。
【0084】
次に、例えば４００℃以上６００℃以下程度でのアニールにより、チタン膜２３を焼成する。窒化チタン膜２２およびチタン膜２３は、バリアメタルとして機能する。バリアメタルは、バリアメタルを構成する各金属膜間またはバリアメタルを挟んで対向する領域間での相互反応を防止する機能を有する。ショットキートレンチ３１の内壁の第１金属膜３２ａはアニールしない。これにより、導電膜３２の第１金属膜３２ａとｎ型電流拡散領域３との接合面３３にショットキー障壁（ショットキー接合）が形成される。
【0085】
次に、第２金属膜３２ｂを堆積して、ショットキートレンチ３１の内部において第１金属膜３２ａ上に第２金属膜３２ｂを埋め込む。トレンチ型ＳＢＤ３０の第２金属膜３２ｂがアルミニウム膜である場合、例えばリフロースパッタ法によりアルミニウム膜を堆積する。トレンチ型ＳＢＤ３０の第２金属膜３２ｂがタングステン膜である場合、例えばＣＶＤ法によりタングステン膜を堆積する。これによって、ショットキートレンチ３１が第２金属膜３２ｂで埋め込まれる。また、半導体基板４０のおもて面上にも第２金属膜３２ｂが形成される。
【0086】
次に、第２金属膜３２ｂの、半導体基板４０のおもて面上の部分を例えば化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）やエッチング等により除去して、第２金属膜３２ｂをショットキートレンチ３１の内部のみに残す。第２金属膜３２ｂがショットキートレンチ３１の内部から外側（上方）へ突出していてもよい。ここまでの工程で、第１，２金属膜３２ａ，３２ｂからなる導電膜３２をショットキートレンチ３１に埋め込んでなるトレンチ型ＳＢＤ３０が形成される。
【0087】
次に、例えば物理気相成長（ＰＶＤ：ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法やＣＶＤ法により、チタン膜２３および導電膜３２の上にアルミニウム膜２４を堆積する。そして、熱処理により、当該アルミニウム膜２４を焼成する。ニッケルシリサイド膜２１、窒化チタン膜２２、チタン膜２３およびアルミニウム膜２４でソース電極１２が構成される。その後、半導体基板（半導体ウエハ）４０をダイシング（切断）して個々のチップ状に個片化することで、図１，２の炭化珪素半導体装置１０が完成する。
【0088】
以上、説明したように、実施の形態１によれば、トレンチ型ＳＢＤのショットキートレンチに埋め込まれる導電膜を材料の異なる２つの金属膜（チタン膜、ニッケル膜またはタングステン膜と、アルミニウム膜またはタングステン膜と、の２種類）で構成する。チタン膜、ニッケル膜およびタングステン膜によるショットキー特性により、ＭＯＳＦＥＴの寄生ダイオードの順方向特性劣化が抑制される。ニッケル膜およびタングステン膜によるショットキー特性により、ＭＯＳＦＥＴの短絡耐量が向上する。電気抵抗率の低いアルミニウム膜およびタングステン膜により、トレンチ型ＳＢＤが低抵抗化される。
【0089】
（実施の形態２）
実施の形態２にかかる炭化珪素半導体装置の構造について説明する。図７は、実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。図７には、実施の形態２にかかる炭化珪素半導体装置６０のトレンチ型ＳＢＤ６１付近のみを示す。図８は、図７のトレンチ型ＳＢＤの別例を示す断面図である。図７，８に示す実施の形態２にかかる炭化珪素半導体装置６０のトレンチ型ＳＢＤ６１の導電膜６２以外の構成は、実施の形態１にかかる炭化珪素半導体装置１０（図１，２参照）と同様である。
実施の形態２にかかる炭化珪素半導体装置の構造について説明する。図７は、実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。図７には、実施の形態２にかかる炭化珪素半導体装置６０のトレンチ型ＳＢＤ６１付近のみを示す。図８は、図７のトレンチ型ＳＢＤの別例を示す断面図である。図７，８に示す実施の形態２にかかる炭化珪素半導体装置６０のトレンチ型ＳＢＤ６１の導電膜６２以外の構成は、実施の形態１にかかる炭化珪素半導体装置１０（図１，２参照）と同様である。
【0090】
実施の形態２にかかる炭化珪素半導体装置６０が実施の形態１にかかる炭化珪素半導体装置１０と異なる点は、トレンチ型ＳＢＤ６１の導電膜６２が３つの金属膜（以下、第１～３金属膜とする）３２ａ～３２ｃで構成されている点である。具体的には、実施の形態２において、導電膜６２の第１金属膜３２ａは、ショットキートレンチ３１の内壁に沿って設けられたチタン膜またはニッケル膜である。導電膜６２の第１金属膜３２ａの配置および機能は、実施の形態１の第１金属膜３２ａと同じである。
【0091】
導電膜６２の第２金属膜３２ｂは、第１金属膜３２ａよりもショットキートレンチ３１の中央部側に部分的に埋め込まれたアルミニウム膜である。導電膜６２の第２金属膜３２ｂの機能は、実施の形態１の第２金属膜３２ｂをアルミニウム膜とした場合と同じである。導電膜６２の第３金属膜３２ｃは、第１金属膜３２ａよりもショットキートレンチ３１の中央部側に部分的に設けられたタングステン膜である。導電膜６２の第３金属膜３２ｃは、実施の形態１の第２金属膜３２ｂをタングステン膜とした場合と同じである。
【0092】
第３金属膜３２ｃは、第１金属膜３２ａと第２金属膜３２ｂとの間において、ショットキートレンチ３１の内壁全面に沿って設けられてもよい（図７）。この場合、第２金属膜３２ｂは、第３金属膜３２ｃよりもショットキートレンチ３１の中央部側に埋め込まれる。また、第１金属膜３２ａよりもショットキートレンチ３１の中央部側において、第３金属膜３２ｃをショットキートレンチ３１の底面側に埋め込み、第２金属膜３２ｂを第３金属膜３２ｃよりもソース電極１２側に埋め込んでもよい（図８）。
【0093】
図７，８に示す実施の形態２のトレンチ型ＳＢＤ６１においては、ＭＯＳＦＥＴのソース・ゲート間短絡時の発熱箇所（ゲートトレンチ７の底面付近）と、導電膜６２を構成する低融点の第２金属膜３２ｂ（アルミニウム膜）と、の間の高融点の第３金属膜３２ｃによって、ＭＯＳＦＥＴの短絡時の第２金属膜３２ｂの温度上昇を遅らせることができる。これによって、ＭＯＳＦＥＴの短絡時に第２金属膜３２ｂ（アルミニウム膜）が融解しにくくなるため、ＭＯＳＦＥＴの短絡耐量をさらに向上させることができる。
【0094】
特に、図８に示す実施の形態２のトレンチ型ＳＢＤ６１においては、ショットキートレンチ３１の底面付近に比較的厚い第３金属膜３２ｃ（タングステン膜）を配置することで、導電膜６２の融点を、ＭＯＳＦＥＴの短絡時の発熱箇所（ゲートトレンチ７の底面付近）に近い位置で部分的に高くすることができる。これによって、ＭＯＳＦＥＴの短絡時の第２金属膜３２ｂの温度上昇をより遅らせることができ、第２金属膜３２ｂがさらに融解しにくくなるため、ＭＯＳＦＥＴの短絡耐量をさらに向上させることができる。
【0095】
実施の形態２にかかる炭化珪素半導体装置６０の製造方法は、実施の形態１にかかる炭化珪素半導体装置１０の製造方法において、導電膜６２の第１金属膜３２ａをショットキートレンチ３１の内壁に沿って形成した後、リフロースパッタ法により導電膜６２の第２金属膜３２ｂ（アルミニウム膜）をショットキートレンチ３１に埋め込む前に、ＣＶＤ法により、導電膜６２の第３金属膜３２ｃ（タングステン膜）を、第１金属膜３２ａの表面全面に沿って形成するか、またはショットキートレンチ３１の底面側において第１金属膜３２ａ上に埋め込めばよい。
【0096】
実施の形態２にかかる炭化珪素半導体装置６０に図３，４に示すトレンチ型ＳＢＤ３０の第１金属膜３２ａの構成を適用して、トレンチ型ＳＢＤ６１の第１金属膜３２ａをショットキートレンチ３１の内壁の一部のみに設けたり（図３参照）、トレンチ型ＳＢＤ６１の第１金属膜３２ａの厚さを、ショットキートレンチ３１の底面部分で側壁部分よりも厚くしてもよい（図４参照）。トレンチ型ＳＢＤ６１の第１金属膜３２ａをショットキートレンチ３１の内壁の一部のみに設ける場合（図３参照）、導電膜６２の第３金属膜３２ｃが炭化珪素部に接してもよい。
【0097】
以上、説明したように、実施の形態２によれば、トレンチ型ＳＢＤのショットキートレンチに埋め込まれる導電膜を構成する材料の異なる３つの第１～３金属膜（チタン膜もしくはニッケル膜と、アルミニウム膜と、タングステン膜との３種類）の各物性（熱的性質、電気的性質）に基づく効果を得ることができる。これによって、実施の形態１で得られるすべての効果（ＭＯＳＦＥＴの寄生ダイオードの順方向特性劣化の抑制、ＭＯＳＦＥＴの短絡耐量の向上、トレンチ型ＳＢＤ３０の低抵抗化）をさらに得ることができる。
【0098】
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態において、半導体基板内の各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明は、ＭＯＳＦＥＴと同一の半導体基板にトレンチ型ＳＢＤを備えた半導体装置に適用可能であり、当該半導体基板にさらに他の素子や回路等が設けられていてもよい。
【産業上の利用可能性】
【0099】
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
【符号の説明】
【0100】
１ ｎ+型ドレイン領域
２ ｎ-型ドリフト領域
３ ｎ型電流拡散領域
４ ｐ型ベース領域
５ ｎ+型ソース領域
６ ｐ++型コンタクト領域
７ ゲートトレンチ
８ ゲート絶縁膜
９ ゲート電極
１０，６０ 炭化珪素半導体装置
１１ 層間絶縁膜
１１ａ コンタクトホール
１２ ソース電極
１３ ｐ+型領域
１４ ドレイン電極
２１ ニッケルシリサイド膜
２２ 窒化チタン膜
２３ チタン膜
２４ アルミニウム膜
３０，６１ トレンチ型ＳＢＤ
３１ トレンチ型ＳＢＤのショットキートレンチ
３２，６２ トレンチ型ＳＢＤの導電膜
３２ａ ショットキートレンチの側壁に沿って設けられてトレンチ型ＳＢＤの導電膜を構成する第１金属膜
３２ｂ，３２ｃ 第１金属膜よりもショットキートレンチの中央部側に設けられてトレンチ型ＳＢＤの導電膜を構成する第２，３金属膜
３３ トレンチ型ＳＢＤの導電膜とＭＯＳＦＥＴのｎ型電流拡散領域との接合面
４０ 半導体基板
４１ ｎ+型出発基板
４２ ｎ-型炭化珪素層
４３ ｐ型炭化珪素層
５１ 活性領域
５２ エッジ終端領域
Ｉ１ トレンチ型ＳＢＤの逆回復電流
ｔ１ トレンチ型ＳＢＤの第１金属膜のショットキートレンチの側壁部分の厚さ
ｔ２ トレンチ型ＳＢＤの第１金属膜のショットキートレンチの底面部分の厚さ
ｗ ショットキートレンチの幅
ｄ ｎ-型炭化珪素層の厚さ
Ｘ 半導体基板のおもて面に平行な第１方向
Ｙ 半導体基板のおもて面に平行な方向でかつ第１方向と直交する第２方向
Ｚ 深さ方向
２ ｎ-型ドリフト領域
３ ｎ型電流拡散領域
４ ｐ型ベース領域
５ ｎ+型ソース領域
６ ｐ++型コンタクト領域
７ ゲートトレンチ
８ ゲート絶縁膜
９ ゲート電極
１０，６０ 炭化珪素半導体装置
１１ 層間絶縁膜
１１ａ コンタクトホール
１２ ソース電極
１３ ｐ+型領域
１４ ドレイン電極
２１ ニッケルシリサイド膜
２２ 窒化チタン膜
２３ チタン膜
２４ アルミニウム膜
３０，６１ トレンチ型ＳＢＤ
３１ トレンチ型ＳＢＤのショットキートレンチ
３２，６２ トレンチ型ＳＢＤの導電膜
３２ａ ショットキートレンチの側壁に沿って設けられてトレンチ型ＳＢＤの導電膜を構成する第１金属膜
３２ｂ，３２ｃ 第１金属膜よりもショットキートレンチの中央部側に設けられてトレンチ型ＳＢＤの導電膜を構成する第２，３金属膜
３３ トレンチ型ＳＢＤの導電膜とＭＯＳＦＥＴのｎ型電流拡散領域との接合面
４０ 半導体基板
４１ ｎ+型出発基板
４２ ｎ-型炭化珪素層
４３ ｐ型炭化珪素層
５１ 活性領域
５２ エッジ終端領域
Ｉ１ トレンチ型ＳＢＤの逆回復電流
ｔ１ トレンチ型ＳＢＤの第１金属膜のショットキートレンチの側壁部分の厚さ
ｔ２ トレンチ型ＳＢＤの第１金属膜のショットキートレンチの底面部分の厚さ
ｗ ショットキートレンチの幅
ｄ ｎ-型炭化珪素層の厚さ
Ｘ 半導体基板のおもて面に平行な第１方向
Ｙ 半導体基板のおもて面に平行な方向でかつ第１方向と直交する第２方向
Ｚ 深さ方向
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】