特開 2023-111580 チャージポンプ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023111580

(43)【公開日】2023-08-10

(54)【発明の名称】チャージポンプ回路

(51)【国際特許分類】

   H02M 3/07 20060101AFI20230803BHJP

【ＦＩ】

H02M3/07

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022013494

(22)【出願日】2022-01-31

(71)【出願人】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110001896

【氏名又は名称】弁理士法人朝日奈特許事務所

(72)【発明者】

【氏名】根本 竜平

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA04

5H730AS04

5H730BB02

5H730BB57

5H730DD04

5H730FG01

(57)【要約】

【課題】容易且つ速やかに出力電圧の調整が可能なチャージポンプ回路を提供する。
【解決手段】実施形態のチャージポンプ回路１が含む昇圧回路１１は、第１駆動信号ＯＳＣ１又はその反転信号ＯＳＣ＿ｉｎｖを第１入力信号Ｉ１として一端Ｃ１ａで受け付ける第１キャパシタＣ１１と、第３ノードＮ１３の電位に応じて、第１キャパシタＣ１１の他端Ｃ１ｂが接続されている第１ノードＮ１１と、出力端Ｖｏｕｔ側の第２ノードＮ１２との間の導通状態を切り替えるスイッチング素子Ｑ１１と、第２入力信号Ｉ２のレベルの変化を第３ノードＮ１３に伝える第２キャパシタＣ１２と、を含み、第２入力信号Ｉ２は、第１駆動信号ＯＳＣ１がロウレベルである期間中にスイッチング素子Ｑ１１を導通状態にする第２駆動信号ＯＳＣ２と、第１駆動信号ＯＳＣ１がハイレベルである期間中にスイッチング素子Ｑ１１を導通状態にする第３駆動信号ＯＳＣ３との間で切り替え可能である。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力端と出力端との間に直列に接続されている１以上の昇圧回路を含むチャージポンプ回路であって、前記１以上の昇圧回路は、それぞれ、
周期的にレベルを変化させる第１駆動信号又は前記第１駆動信号を反転させた反転信号を第１入力信号として一端で受け付ける第１キャパシタと、
前記第１キャパシタの他端が接続されている第１ノードと整流素子を介して接続されている第３ノードの電位に応じて、前記第１ノードと前記第１ノードよりも前記出力端側の第２ノードとの間の導通と非導通とを切り替えるスイッチング素子と、
第２入力信号を受け付けて前記第２入力信号のレベルの変化を前記第３ノードに伝える第２キャパシタと、
を含んでおり、
前記第２入力信号を、前記第１駆動信号がロウレベルである期間中に前記スイッチング素子を導通状態にさせるレベルとなる第２駆動信号と、前記第１駆動信号がハイレベルである期間中に前記スイッチング素子を導通状態にさせるレベルとなる第３駆動信号との間で切り替え可能に構成されている、チャージポンプ回路。

【請求項2】

前記第２入力信号を前記第２駆動信号と前記第３駆動信号との間で切り替える第２スイッチング素子をさらに含んでいる請求項１記載のチャージポンプ回路。

【請求項3】

前記１以上の昇圧回路は、それぞれ、前記第３ノードから前記第２ノードに向かって順方向となるように接続されている整流素子をさらに含んでいる、請求項１又は２記載のチャージポンプ回路。

【請求項4】

前記第１入力信号を前記第１駆動信号と前記反転信号との間で切り替え可能に構成されている請求項１～３のいずれか１項に記載のチャージポンプ回路。

【請求項5】

前記第１入力信号を前記第１駆動信号と前記反転信号との間で切り替える第３スイッチング素子をさらに含んでいる請求項４記載のチャージポンプ回路。

【請求項6】

前記１以上の昇圧回路は複数の昇圧回路を含み、
前記複数の昇圧回路のうち隣り合う昇圧回路の間で前記第１入力信号同士が同じになるように前記第１入力信号の切り替えが可能である、請求項４又は５記載のチャージポンプ回路。

【請求項7】

前記１以上の昇圧回路は複数の昇圧回路を含み、
前記複数の昇圧回路のうち隣り合う昇圧回路の間で前記第２入力信号同士が同じになるように前記第２入力信号の切り替えが可能である、請求項１～６のいずれか１項に記載のチャージポンプ回路。

【請求項8】

前記１以上の昇圧回路は複数の昇圧回路を含み、
前記複数の昇圧回路それぞれにおける前記第２入力信号の切り替えが、前記複数の昇圧回路の全てで一斉に可能である、請求項１～７のいずれか１項に記載のチャージポンプ回路。

【請求項9】

前記１以上の昇圧回路は複数の昇圧回路を含み、
前記複数の昇圧回路の全てにおいて前記第２入力信号が前記第２駆動信号又は前記第３駆動信号となるように前記第２入力信号の切り替えが可能である、請求項１～８のいずれか１項に記載のチャージポンプ回路。

【請求項10】

前記出力端は、ＭＥＭＳマイクに印加される電圧を出力する、請求項１～９のいずれか１項に記載のチャージポンプ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、チャージポンプ回路に関する。

【背景技術】

【0002】

従来から、各種の電気機器の電源としてチャージポンプが用いられている。チャージポンプは、電荷を移動させることによってキャパシタに充電された電圧を入力電圧に重畳させ、その重畳を多段階に渡って繰り返すことによって、入力電圧から昇圧された所望の出力電圧を生成する。このようなチャージポンプとして特許文献１には、図９に示される単位チャージポンプからなるチャージポンプ回路が開示されている。

【0003】

図９の単位チャージポンプは、ノードＮ１０１に接続されたキャパシタＣ１０１と、ノードＮ１０２に接続されたキャパシタＣ１０２と、ノードＮ１０１とノードＮ１０２との間にダイオード接続されたトランジスタＴ１０２と、ノードＮ１０１及びノードＮ１０２にドレイン及びゲートがそれぞれ接続されてソースから出力電圧Ｖｏを出力するトランジスタＴ１０１と、を含んでいる。ノードＮ１０１と電源電圧Ｖｃｃとの間にはトランジスタＴ１０３がダイオード接続の形態で接続されている。キャパシタＣ１０１には、一定周期でＧＮＤとＶｃｃとの間で発振する信号Ｓ１０１が入力される。キャパシタＣ１０２には信号Ｓ１０１と周期及びレベルが同じでパルス幅が小さい信号Ｓ１０２が入力される。

【0004】

電源電圧Ｖｃｃが印加されると、ノードＮ１０１には、Ｖｃｃ－（トランジスタＴ１０３の閾値電圧）である電圧が設定される。ノードＮ１０１の電圧は、トランジスタＴ１０２を介してノードＮ１０２に伝えられ、ノードＮ１０２には、Ｖｃｃ－（２×閾値電圧）の電圧が設定される。なお、トランジスタＴ１０２とトランジスタＴ１０３の閾値電圧は同一であるものとして単に「閾値電圧」と表記されている。この状態で信号Ｓ１０１がＧＮＤレベルからＶｃｃに遷移すると、ノードＮ１０１の電圧及びノードＮ１０２の電圧は、それぞれ、２Ｖｃｃ－（閾値電圧）及び２Ｖｃｃ－（２×閾値電圧）へと遷移する。そして、信号Ｓ１０２がＧＮＤレベルからＶｃｃに上昇すると、ノードＮ１０２の電圧は３Ｖｃｃ－（２×閾値電圧）となって、ノードＮ１０２とノードＮ１０１との電位差により、トランジスタＴ１０１がオン状態となり、電源電圧ＶｃｃよりもＶｃｃ－（閾値電圧）だけ昇圧されたノードＮ１０１の電圧２Ｖｃｃ－（閾値電圧）がトランジスタＴ１０１のソースへと伝えられ、出力電圧Ｖｏとして出力される。単位チャージポンプは、求められる出力電圧に応じて適宜直列接続されて、多段階に渡って昇圧が行われる。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特許第３５０５３２４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

チャージポンプ回路では、チャージポンプ回路が用いられる機器で求められる出力電圧が得られるように、入力電圧や入力信号の調整、及び／又は昇圧段数の調整が行われることがある。例えばＭＥＭＳマイクに用いられるチャージポンプ回路の出力は、ＭＥＭＳマイク内の平行平板間に印加され、その電圧値はＭＥＭＳマイクの感度に影響する。ＭＥＭＳマイクの感度に影響するその他の因子はＭＥＭＳマイクの製造ばらつきによって個々のＭＥＭＳマイク毎にばらつきが生じ得る。そのため、ＭＥＭＳマイクに用いられるチャージポンプ回路では、所望の感度が得られるように、ＭＥＭＳマイクと組み合わせた状態で出力電圧の調整が求められることがある。

【0007】

このような出力電圧の調整では、出力電圧を上昇させる方向の調整が必要になることもあれば、出力電圧を下降させる調整が必要になることもある。図９に示されるチャージポンプ回路では、例えば信号Ｓ１０１のハイレベル電圧を大きくしたり、電源電圧Ｖｃｃを大きくしたりすることによって出力電圧Ｖｏを上昇させることは比較的容易である。しかし、図９に示されるチャージポンプ回路では、キャパシタＣ１０１から電荷を放電させる仕組みがない。そのため、出力電圧を下降させる調整では、各トランジスタのリーク電流などによってキャパシタＣ１０１が放電されるのを待つ必要があるため時間が掛かることがある。その時間の短縮のために放電経路を単に新たに設けると、本質的機能である昇圧の効率が低下する可能性がある。

【0008】

そのような効率の低下を防ぐべく、必要に応じて放電経路を接続できるようにトランジスタなどのスイッチング素子を備える放電経路を設けることは可能である。しかし、例えば多段階に渡る昇圧後の電圧が高電圧に達する場合、出力電圧に近い電圧を保持するキャパシタを放電させるべく接続するトランジスタには、高耐圧特性が必要となる。

【0009】

本発明は、このような問題に鑑み、調整方向の如何を問わず、高耐圧の素子を要さずに容易且つ速やかに出力電圧の調整が可能なチャージポンプ回路を提供することを課題とする。

【課題を解決するための手段】

【0010】

本発明のチャージポンプ回路の一実施形態は、入力端と出力端との間に直列に接続されている１以上の昇圧回路を含むチャージポンプ回路であって、前記１以上の昇圧回路は、それぞれ、周期的にレベルを変化させる第１駆動信号又は前記第１駆動信号を反転させた反転信号を第１入力信号として一端で受け付ける第１キャパシタと、前記第１キャパシタの他端が接続されている第１ノードと整流素子を介して接続されている第３ノードの電位に応じて、前記第１ノードと前記第１ノードよりも前記出力端側の第２ノードとの間の導通と非導通とを切り替えるスイッチング素子と、第２入力信号を受け付けて前記第２入力信号のレベルの変化を前記第３ノードに伝える第２キャパシタと、を含んでおり、前記第２入力信号を、前記第１駆動信号がロウレベルである期間中に前記スイッチング素子を導通状態にさせるレベルとなる第２駆動信号と、前記第１駆動信号がハイレベルである期間中に前記スイッチング素子を導通状態にさせるレベルとなる第３駆動信号との間で切り替え可能に構成されている、チャージポンプ回路。

【発明の効果】

【0011】

本発明のチャージポンプ回路によれば、調整方向の如何を問わず、高耐圧の素子を要さずに容易且つ速やかに、広範囲に渡って出力電圧を調整することができる。

【図面の簡単な説明】

【0012】

【図1】本発明の一実施形態のチャージポンプ回路の一例を示す回路図である。

【図2】本発明の一実施形態のチャージポンプ回路に入力される各駆動信号の一例を示すタイミングチャートである。

【図3】本発明の一実施形態のチャージポンプ回路における放電時の設定の一例を示す回路図である。

【図4】本発明の一実施形態のチャージポンプ回路における放電時の設定の他の例を示す回路図である。

【図5】本発明の一実施形態のチャージポンプ回路における昇圧段数切り替え時の設定の一例を示す回路図である。

【図6】本発明の一実施形態のチャージポンプ回路において出力電圧を下降させるときの出力電圧の変化の一例を示す図である。

【図7】本発明の一実施形態のチャージポンプ回路の他の例を示す回路図である。

【図8】本発明の一実施形態のチャージポンプ回路の他の例を示す回路図である。

【図9】従来のチャージポンプの一例を示す回路図である。

【発明を実施するための形態】

【0013】

図面を参照しながら本発明のチャージポンプ回路の実施形態を説明する。しかし、本発明は、以下に説明される実施形態に限定されない。

【0014】

＜チャージポンプ回路の構成＞
図１には、一実施形態のチャージポンプ回路の一例であるチャージポンプ回路１が示されている。また、図２には、チャージポンプ回路１に入力される第１～第３駆動信号ＯＳＣ１、ＯＳＣ２、ＯＳＣ３、及び第１駆動信号ＯＳＣ１の反転信号ＯＳＣ＿ｉｎｖについてのタイミングチャートの一例が示されている。

【0015】

図１に示されるように、チャージポンプ回路１は、入力端Ｖｉｎと出力端Ｖｏｕｔとの間に直列接続されている複数の昇圧回路（昇圧回路１１～１３）を含んでいる。入力端Ｖｉｎと、三つの昇圧回路１１～１３のうちの最も入力端Ｖｉｎ側の昇圧回路１１との間には入力回路１０が接続されている。図１の例では、入力端ＶｉｎはＧＮＤに接続されている。出力端ＶｏｕｔとＧＮＤとの間には、キャパシタＣ３（第３キャパシタ）が接続されている。図１のチャージポンプ回路１は、インバータ２をさらに含んでいる。インバータ２の入力には、第１駆動信号ＯＳＣ１が入力される。第１駆動信号ＯＳＣ１は、図２の例示のように、ハイレベルとロウレベルとの間で周期的にレベルを変化させる信号である。インバータ２によって、第１駆動信号ＯＳＣ１のハイレベルとロウレベルとを反転させた信号である反転信号ＯＳＣ＿ｉｎｖが生成される。

【0016】

昇圧回路１１は、キャパシタＣ１１（昇圧回路１１の第１キャパシタ）及びキャパシタＣ１２（昇圧回路１１の第２キャパシタ）と、スイッチング素子Ｑ１１と、整流素子Ｑ１２と、を含んでいる。キャパシタＣ１１は一端Ｃ１ａと、その反対の他端Ｃ１ｂとを有しており、他端Ｃ１ｂはノードＮ１１（昇圧回路１１の第１ノード）に接続されている。キャパシタＣ１１の一端Ｃ１ａには、第１入力信号Ｉ１が印加される。キャパシタＣ１１は、第１入力信号Ｉ１として第１駆動信号ＯＳＣ１又はその反転信号ＯＳＣ＿ｉｎｖを一端Ｃ１ａで受け付けて、第１入力信号Ｉ１のレベルに応じて充電又は放電される。図１の例では、スイッチング素子Ｓ５を介して第１駆動信号ＯＳＣ１又はその反転信号ＯＳＣ＿ｉｎｖがキャパシタＣ１１に入力される。

【0017】

スイッチング素子Ｑ１１はノードＮ１１とノードＮ１２（昇圧回路１１の第２ノード）との間に接続されている。スイッチング素子Ｑ１１は、図１の例ではＮ型の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。ノードＮ１２は、スイッチング素子Ｑ１１に関してノードＮ１１よりも出力端Ｖｏｕｔ側に位置している。ノードＮ１１は、スイッチング素子Ｑ１１に関してノードＮ１２よりも入力端Ｖｉｎ側に位置している。スイッチング素子Ｑ１１の被制御端子（ドレイン及びソース）の一方がノードＮ１１に接続されていて他方がノードＮ１２に接続されている。スイッチング素子Ｑ１１の制御端子（ゲート）はノードＮ１３（昇圧回路１１の第３ノード）に接続されている。スイッチング素子Ｑ１１は、ノードＮ１３の電位に応じて、ノードＮ１１とノードＮ１２との間の導通と非導通とを切り替える。なお、スイッチング素子Ｑ１１は、図１の例のようにＭＯＳＦＥＴで構成されなくてもよい。スイッチング素子Ｑ１１は、制御端子の電圧に応じて二つの被制御端子の導通と非導通とを切り替え得る任意の素子であり得る。

【0018】

ノードＮ１３は整流素子Ｑ１２を介してノードＮ１１と接続されている。すなわち、整流素子Ｑ１２は、ノードＮ１１とノードＮ１３との間に接続されている。図１の整流素子Ｑ１２は、ドレインとゲートとを接続（ダイオード接続）されたＭＯＳＦＥＴ（例えばＮ型ＭＯＳＦＥＴ）で構成されている。整流素子Ｑ１２は、ノードＮ１１からノードＮ１３へと電流を流し、一方、ノードＮ１３からノードＮ１１への通電を遮断する。ノードＮ１１の電位がノードＮ１３の電位よりも高い場合、ノードＮ１１からノードＮ１３へと電流が流れる。従って、整流素子Ｑ１２の順方向電圧（図１の場合は整流素子Ｑ１２を構成するＭＯＳＦＥＴの閾値電圧）分の電圧降下を伴って、ノードＮ１１の電位がノードＮ１３に伝えられる。一方、ノードＮ１３の電位がノードＮ１１の電位よりも高い場合、ノードＮ１３の電位はノードＮ１１には伝わらない。

【0019】

キャパシタＣ１２は一端Ｃ２ａと、その反対の他端Ｃ２ｂとを有しており、一端Ｃ２ａはノードＮ１３に接続されている。他端Ｃ２ｂには、第２入力信号Ｉ２が印加される。キャパシタＣ１２は、第２入力信号Ｉ２を受け付けて第２入力信号Ｉ２のレベルの変化をノードＮ１３に伝える。

【0020】

図１の例の昇圧回路１１は、さらに、整流素子Ｑ１３を含んでいる。整流素子Ｑ１３はノードＮ１３とノードＮ１２との間に接続されている。整流素子Ｑ１３は、ノードＮ１３からノードＮ１２に向かって順方向となるように接続されている。図１の整流素子Ｑ１３は、ダイオード接続されたＭＯＳＦＥＴ（例えばＮ型ＭＯＳＦＥＴ）で構成されている。整流素子Ｑ１３は、ノードＮ１３からノードＮ１２へと電流を流し、ノードＮ１２からノードＮ１３への通電を遮断する。従って、ノードＮ１３の電位がノードＮ１２の電位よりも高い場合、ノードＮ１３からノードＮ１２へと電流が流れる。すなわち、スイッチング素子Ｑ１１を構成するＭＯＳＦＥＴのゲート容量、及びキャパシタＣ１２が放電される。なお、整流素子Ｑ１２、Ｑ１３は、図１の例のようにトランジスタで構成されていなくてもよく、任意のダイオードで構成されていてもよい。

【0021】

昇圧回路１２及び昇圧回路１３は、昇圧回路１１と同一の回路で構成されている。すなわち、昇圧回路１２は、昇圧回路１１のキャパシタＣ１１及びＣ１２、スイッチング素子Ｑ１１、整流素子Ｑ１２及びＱ１３、並びにノードＮ１１、Ｎ１２、及びＮ１３にそれぞれ対応する、キャパシタＣ２１及びＣ２２（それぞれ昇圧回路１２の第１及び第２キャパシタ）、スイッチング素子Ｑ２１、整流素子Ｑ２２及びＱ２３、並びにノードＮ２１、Ｎ２２、及びＮ２３（それぞれ昇圧回路１２の第１、第２及び第３ノード）を含んでいる。同様に、昇圧回路１３は、昇圧回路１１のキャパシタＣ１１及びＣ１２、スイッチング素子Ｑ１１、整流素子Ｑ１２及びＱ１３、並びにノードＮ１１、Ｎ１２及びＮ１３にそれぞれ対応する、キャパシタＣ３１及びＣ３２（それぞれ昇圧回路１３の第１及び第２キャパシタ）、スイッチング素子Ｑ３１、整流素子Ｑ３２及びＱ３３、並びにノードＮ３１、Ｎ３２及びＮ３３（それぞれ昇圧回路１３の第１、第２及び第３ノード）を含んでいる。昇圧回路１２及び昇圧回路１３それぞれにおいてこれらの回路素子及びノードは、昇圧回路１１における各回路素子及び各ノードと同じ態様で互いに接続されている。図１の例では、昇圧回路１３のノードＮ３２は、チャージポンプ回路１の出力端Ｖｏｕｔに接続されている。

【0022】

入力回路１０は、昇圧回路１１のキャパシタＣ１１に対応するキャパシタを含んでいない点を除いて昇圧回路１１と同一の回路で構成されている。すなわち、入力回路１０は、昇圧回路１１のキャパシタＣ１２、スイッチング素子Ｑ１１、整流素子Ｑ１２及びＱ１３、並びにノードＮ１１、Ｎ１２及びＮ１３にそれぞれ対応する、キャパシタＣ２（入力回路１０の第２キャパシタ）、スイッチング素子Ｑ１、整流素子Ｑ２及びＱ３、並びにノードＮ１、Ｎ２及びＮ３（それぞれ入力回路１０の第１、第２及び第３ノード）を含んでいる。入力回路１０においてこれらの回路素子及びノードは、昇圧回路１１における各回路素子及び各ノードと同じ態様で互いに接続されている。そして入力回路１０のノードＮ１は、チャージポンプ回路１の入力端Ｖｉｎに接続されている。入力回路１０は、入力端Ｖｉｎに設定される初期電位（図１の例ではＧＮＤ電位）を、スイッチング素子Ｑ１を導通状態にすることによって、昇圧回路１１のノードＮ１１に伝達する。また入力回路１０は、後述する放電動作時に、昇圧回路１１から入力端Ｖｉｎへの放電経路を提供する。

【0023】

図１のチャージポンプ回路１では、入力回路１０のノードＮ２と昇圧回路１１のノードＮ１１とが接続され、昇圧回路１１のノードＮ１２と昇圧回路１２のノードＮ２１とが接続され、さらに、昇圧回路１２のノードＮ２２と昇圧回路１３のノードＮ３１とが接続されている。

【0024】

そして本実施形態のチャージポンプ回路１では、昇圧回路１１～１３及び入力回路１０に含まれる第２キャパシタ（キャパシタＣ１２、Ｃ２２、Ｃ３２及びＣ２）に入力される第２入力信号Ｉ２が、第２駆動信号ＯＳＣ２と第３駆動信号ＯＳＣ３との間で切り替えられるように構成されている。

【0025】

第２入力信号Ｉ２を切り替え可能にする手段として、図１に例示のチャージポンプ回路１は、さらに、スイッチング素子Ｓ１～Ｓ４（第２スイッチング素子）を含んでいる。スイッチング素子Ｓ１～Ｓ４は、入力回路１０及び各昇圧回路それぞれの第２キャパシタ（キャパシタＣ２、Ｃ１２、Ｃ２２及びＣ３２）に入力される第２入力信号Ｉ２を、第２駆動信号ＯＳＣ２と第３駆動信号ＯＳＣ３との間で切り替える。

【0026】

例えばスイッチング素子Ｓ２の共通接点ＳａはキャパシタＣ１２の他端Ｃ２ｂに接続され、スイッチング素子Ｓ２の二つの固定接点Ｓｂ、Ｓｃが、それぞれ、第２駆動信号ＯＳＣ２及び第３駆動信号ＯＳＣ３それぞれの伝送ライン３１、３２に接続されている。例えば、スイッチング素子Ｓ２において共通接点Ｓａと固定接点Ｓｂとが接続されることによって、キャパシタＣ１２に第２入力信号Ｉ２として第２駆動信号ＯＳＣ２が入力される。スイッチング素子Ｓ１、Ｓ３、及びＳ４も、スイッチング素子Ｓ２と同様に、それぞれ、キャパシタＣ２、Ｃ２２及びＣ３２と、伝送ライン３１、３２との間に接続されている。

【0027】

図１の例のチャージポンプ回路１では、さらに、キャパシタＣ１１、Ｃ２１及びＣ３１（第１キャパシタ）に入力される第１入力信号Ｉ１が、第１駆動信号ＯＳＣ１とその反転信号ＯＳＣ＿ｉｎｖとの間で切り替えられるように構成されている。

【0028】

第１入力信号Ｉ１を切り替え可能にする手段として、図１に例示のチャージポンプ回路１は、さらに、スイッチング素子Ｓ５～Ｓ７（第３スイッチング素子）を含んでいる。スイッチング素子Ｓ５～Ｓ７は、各昇圧回路それぞれの第１キャパシタ（キャパシタＣ１１、Ｃ２１及びＣ３１）に入力される第１入力信号Ｉ１を、第１駆動信号ＯＳＣ１とその反転信号ＯＳＣ＿ｉｎｖとの間で切り替える。

【0029】

例えばスイッチング素子Ｓ５の共通接点ＳａはキャパシタＣ１１の一端Ｃ１ａに接続され、スイッチング素子Ｓ５の二つの固定接点Ｓｂ、Ｓｃが、それぞれ、第１駆動信号ＯＳＣ１及び反転信号ＯＳＣ＿ｉｎｖそれぞれの伝送ライン３３、３４に接続されている。例えば、スイッチング素子Ｓ５において共通接点Ｓａと固定接点Ｓｂとが接続されることによって、キャパシタＣ１１に第１入力信号Ｉ１として第１駆動信号ＯＳＣ１が入力される。スイッチング素子Ｓ６及びＳ７も、スイッチング素子Ｓ５と同様に、それぞれ、キャパシタＣ２１、Ｃ３１と、伝送ライン３３、３４との間に接続されている。

【0030】

チャージポンプ回路１は、例えば、半導体基板上に形成されるトランジスタやキャパシタ、及びアルミニウムなどからなる金属配線層によって構成され得る。その場合、昇圧回路１１～１３及び入力回路１０それぞれを構成する各キャパシタは、例えば、金属層と半導体層、及びその間に挟まれた酸化膜から構成される所謂ＭＯＳキャパシタであり得る。また、その場合、スイッチング素子Ｓ１～Ｓ７は、半導体基板上に形成されるＭＯＳＦＥＴからなる所謂ＭＯＳスイッチであり得る。或いは、チャージポンプ回路１は、個別に形成されて図１のような回路を構成するように配線で互いに接続された、ディスクリートトランジスタやダイオード、キャパシタ、及びスイッチング素子Ｓ１～Ｓ７としてのメカニカルスイッチ若しくは電磁リレーなどによって構成されてもよい。チャージポンプ回路１を構成する各回路素子は、ここに例示された素子に限定されず、任意の形態及び／又は構造の素子からなり得る。

【0031】

スイッチング素子Ｓ１～Ｓ７が、ＭＯＳＦＥＴや電磁リレーなどのように、制御端子に入力される制御信号に応じて導通状態と非導通状態とを切り替える素子の場合、その制御信号は、例えば第１～第３駆動信号ＯＳＣ１～ＯＳＣ３の一部又は全部を生成する論理回路（図示せず）などで形成され得る。しかし、スイッチング素子Ｓ１～Ｓ７用の制御信号は、スイッチング素子Ｓ１～Ｓ７の導通状態を切り替え得る信号を生成することが可能な任意の信号生成回路（図示せず）によって形成され得る。また、スイッチング素子Ｓ１～Ｓ７がメカニカルスイッチである場合は、例えば、チャージポンプ回路１の製造者や使用者のマニュアル操作によってスイッチング素子の導通状態が切り替えられてもよい。

【0032】

図２に示されるように、第２駆動信号ＯＳＣ２及び第３駆動信号ＯＳＣ３は、いずれも、第１駆動信号ＯＳＣ１と略同じ周期で、ハイレベルとロウレベルとの間でレベルを遷移させる信号である。第２駆動信号ＯＳＣ２は、第１駆動信号ＯＳＣ１がロウレベルである期間中に、入力回路１０及び各昇圧回路１１～１３のスイッチング素子Ｑ１、Ｑ１１、Ｑ２１及びＱ３１を導通状態にさせるレベルとなる信号である。一方、第３駆動信号ＯＳＣ３は、第１駆動信号ＯＳＣ１がハイレベルである期間中に、スイッチング素子Ｑ１、Ｑ１１、Ｑ２１及びＱ３１を導通状態にさせるレベルとなる信号である。図１の例においてスイッチング素子Ｑ１、Ｑ１１、Ｑ２１及びＱ３１はＮ型ＭＯＳＦＥＴで構成されている。そのため図２には、第１駆動信号ＯＳＣ１がロウレベルである期間中にハイレベルとなる第２駆動信号ＯＳＣ２、及び、第１駆動信号ＯＳＣ１がハイレベルである期間中にハイレベルとなる第３駆動信号ＯＳＣ３が例示されている。

【0033】

図２の例では、第２駆動信号ＯＳＣ２がハイレベルである期間は、第１駆動信号ＯＳＣ１がロウレベルである期間よりも短く、第３駆動信号ＯＳＣ３がハイレベルである期間は、第１駆動信号ＯＳＣ１がハイレベルである期間よりも短い。すなわち、第２駆動信号ＯＳＣ２は、第１駆動信号ＯＳＣ１の立ち下がりよりも遅れて立ち上がり、第１駆動信号ＯＳＣ１の立ち上がりよりも先に立ち下がっている。第３駆動信号ＯＳＣ３は、第１駆動信号ＯＳＣ１の立ち上がりよりも遅れて立ち上がり、第１駆動信号ＯＳＣ１の立ち下がりも先に立ち下がっている。しかし、第２駆動信号ＯＳＣ２がハイレベルである期間は、第１駆動信号ＯＳＣ１がロウレベルである期間と同じでもよく、第３駆動信号ＯＳＣ３がハイレベルである期間は、第１駆動信号ＯＳＣ１がハイレベルである期間と同じでもよい。すなわち、第２駆動信号ＯＳＣ２は、第１駆動信号ＯＳＣ１の立ち下がりと略同時に立ち上がり、第１駆動信号ＯＳＣ１の立ち上がりと略同時に立ち下がってもよい。第３駆動信号ＯＳＣ３は、第１駆動信号ＯＳＣ１の立ち上がりと略同時に立ち上がり、第１駆動信号ＯＳＣ１の立ち下がりと略同時に立ち下がってもよい。

【0034】

図２の例において、第１駆動信号ＯＳＣ１及び反転信号ＯＳＣ＿ｉｎｖは、ハイレベルＶＨ１とロウレベルＶＬ１との間で周期的にレベルを変化させている。第２駆動信号ＯＳＣ２は、ハイレベルＶＨ２とロウレベルＶＬ２との間で周期的にレベルを変化させており、第３駆動信号ＯＳＣ３は、ハイレベルＶＨ３とロウレベルＶＬ３との間で周期的にレベルを変化させている。ロウレベルＶＬ１～ＶＬ３は、任意の値であり得、例えばＧＮＤレベルであってもよい。ハイレベルＶＨ１も任意の値をとり得る。ハイレベルＶＨ１とロウレベルＶＬ１との差電圧の大きさだけ、各昇圧回路において入力端Ｖｉｎ側から入力された電圧が昇圧される。ハイレベルＶＨ２及びＶＨ３も、それぞれロウレベルＶＬ２及びＶＬ３からの遷移によってスイッチング素子Ｑ１、Ｑ１１、Ｑ２１及びＱ３１を導通状態にし得る値でさえあれば任意の値をとり得る。ハイレベルＶＨ１、ＶＨ２及びＶＨ３は、互いに同じレベルであってもよく、互いに異なっていてもよい。

【0035】

本実施形態では、前述したように、各昇圧回路及び入力回路１０に入力される第２入力信号Ｉ２を第２駆動信号ＯＳＣ２と第３駆動信号ＯＳＣ３との間で切り替え可能に構成されている。そのため、第１～第３駆動信号ＯＳＣ１～ＯＳＣ３に応じて、出力端Ｖｏｕｔに接続されているキャパシタＣ３（図１参照）の放電経路を形成することができる。従って、本実施形態のチャージポンプ回路１では、出力電圧を下降させる調整を速やかに行うことができる。図１及び図２を引き続き参照すると共に図３を参照して、図１のチャージポンプ回路１に図２の例の第１～第３駆動信号ＯＳＣ１～ＯＳＣ３が入力される場合の昇圧動作、及びキャパシタＣ３の放電動作を説明する。なお、動作が理解され易いように、各駆動信号のロウレベルは０Ｖであるものとして説明する。

【0036】

＜昇圧動作＞
図１のチャージポンプ回路１におけるスイッチング素子Ｓ１～Ｓ７の設定では、入力回路１０及び昇圧回路１２に第２駆動信号ＯＳＣ２が入力され、昇圧回路１１、１３に第３駆動信号ＯＳＣ３が入力される。そして、昇圧回路１１、１３に第１駆動信号ＯＳＣ１が入力され、昇圧回路１２に反転信号ＯＳＣ＿ｉｎｖが入力される。昇圧回路１１～１３それぞれのノードＮ１１、ノードＮ２１、ノードＮ３１が例えば０Ｖの状態でチャージポンプ回路１に図２に示される各駆動信号ＯＳＣ１～ＯＳＣ３が入力されると、時点ｔ１で第１駆動信号ＯＳＣ１がハイレベルＶＨ１となるため、ノードＮ１１及びノードＮ３１の電位がＶＨ１に上昇する。このとき、ノードＮ１２及びノードＮ３２の電位は、ノードＮ１１及びノードＮ３１の電位に対して整流素子Ｑ１２、Ｑ１３及びＱ３２、Ｑ３３が導通状態となるためノードＮ１１及びノードＮ３１の電位よりも、整流素子Ｑ１２、Ｑ１３及びＱ３２、Ｑ３３それぞれを構成するＭＯＳＦＥＴの閾値電圧だけ低い電位に設定される。

【0037】

時点ｔ２で第３駆動信号ＯＳＣ３がハイレベルＶＨ３に上昇すると、そのレベルの変化がノードＮ１３及びノードＮ３３それぞれに伝えられてスイッチング素子Ｑ１１、Ｑ３１が導通状態となる。ノードＮ１１とノードＮ２１の電位が等しくなるように、キャパシタＣ１１に蓄えられていた電荷がキャパシタＣ２１に移動して、キャパシタＣ２１が充電されると共にノードＮ２１の電位が上昇する（ノードＮ１１の電位は電荷の移動量に応じて下降する）。同様に、ノードＮ３１と出力端Ｖｏｕｔの電位が等しくなるように、キャパシタＣ３１に蓄えられていた電荷がキャパシタＣ３に移動してキャパシタＣ３が充電されると共に、出力端Ｖｏｕｔの電位が上昇する（ノードＮ３１の電位は電荷の移動量に応じて下降する）。なお、第２駆動信号ＯＳＣ２はロウレベルのためスイッチング素子Ｑ１、Ｑ２１は非導通状態であり、そのためキャパシタＣ１１、Ｃ３１の電荷は入力端Ｖｉｎ側には移動せず、キャパシタＣ２１の電荷は出力端Ｖｏｕｔ側には移動しない。

【0038】

時点ｔ３で第３駆動信号ＯＳＣ３がロウレベルＶＬ３に下降すると、スイッチング素子Ｑ１１、Ｑ３１が非導通状態となり、ノードＮ１１、ノードＮ２１、ノードＮ３１、及び出力端Ｖｏｕｔの電位が維持される。

【0039】

時点ｔ４で第１駆動信号ＯＳＣ１がロウレベルＶＬ１となり、一方、その反転信号ＯＳＣ＿ｉｎｖがハイレベルＶＨ１に上昇するため、ノードＮ２１の電位が上昇する。ノードＮ２２の電位が、整流素子Ｑ２２、Ｑ２３を構成するＭＯＳＦＥＴの閾値電圧だけノードＮ２１の電位よりも低い電位となるように、キャパシタＣ２１の電荷がキャパシタＣ３１に移動する。

【0040】

上述したように、時点ｔ２でノードＮ１１の電位はノード２１への電荷の移動量に応じて下降し、時点ｔ４までキャパシタＣ１１の両端間の電荷が保持される。時点ｔ４で第１駆動信号ＯＳＣ１がロウレベルＶＬ１となると、キャパシタＣ１１に保持された電荷によりノードＮ１１は負電圧となる。そして、時点ｔ５で第２駆動信号ＯＳＣ２がハイレベルＶＨ２に上昇すると、そのレベルの変化がノードＮ３に伝えられてスイッチング素子Ｑ１が導通状態となる。入力端ＶｉｎとノードＮ１１の電位が等しくなるように、キャパシタＣ１１が充電される。また、時点ｔ５で第２駆動信号ＯＳＣ２がハイレベルＶＨ２に上昇すると、そのレベルの変化がノードＮ２３に伝えられてスイッチング素子Ｑ２１が導通状態となる。ノードＮ２１とノードＮ３１の電位が等しくなるように、キャパシタＣ２１に蓄えられていた電荷がキャパシタＣ３１に移動してキャパシタＣ３１が充電されると共に、ノードＮ３１の電位が電荷の移動量に応じて上昇する（ノードＮ２１の電位は電荷の移動量に応じて下降する）。一方、第３駆動信号ＯＳＣ３はロウレベルのためスイッチング素子Ｑ１１、Ｑ３１は非導通状態であり、そのためキャパシタＣ２１の電荷は入力端Ｖｉｎ側には移動せず、キャパシタＣ３１の電荷は出力端Ｖｏｕｔ側に移動しない。

【0041】

次に時点ｔ６で第２駆動信号ＯＳＣ２がロウレベルＶＬ２に下降すると、スイッチング素子Ｑ１、Ｑ２１が非導通状態となり、ノードＮ１１、ノードＮ２１及びノードＮ３１の電位が維持される。時点ｔ７で再度第１駆動信号ＯＳＣ１がハイレベルＶＨ１となり、反転信号ＯＳＣ＿ｉｎｖがロウレベルＶＬ１に下降するため、時点ｔ１と同様に、整流素子Ｑ１２、Ｑ１３及びＱ３２、Ｑ３３の経路による電荷の移動もあるが、ノードＮ１１及びノードＮ３１の電位がキャパシタＣ１１及びキャパシタＣ３１に保持された電荷量に応じて上昇する。一方、ノードＮ２１の電位がキャパシタＣ２１に保持された電荷量に応じて下降する。

【0042】

そして、時点ｔ８で再度、第３駆動信号ＯＳＣ３がハイレベルＶＨ３に上昇するので、時点ｔ２と同様に、スイッチング素子Ｑ１１、Ｑ３１が導通状態となる。キャパシタＣ２１が充電されると共にノードＮ２１の電位が上昇する。また、キャパシタＣ３がさらに充電され、出力端Ｖｏｕｔの電位がさらに上昇する。

【0043】

以後、各駆動信号においてレベル遷移が繰り返される毎に、出力端Ｖｏｕｔの電位が上昇する。ノードＮ３１においても、時点ｔ２などでの電位の下降を伴うものの、入力端Ｖｉｎ側からの電荷が出力端Ｖｏｕｔ側へとレベル遷移のたびに移動量するため、キャパシタＣ３１の充電が進んでノードＮ３１の電位が上昇する。ノードＮ２１及びノードＮ１１の電位も同様に、各駆動信号のレベル遷移の反復に伴って上昇する。そして、キャパシタＣ１１、Ｃ２１、Ｃ３１それぞれが、その両端の電位差がＶＨ１に達するまで充電され、各キャパシタ間の電荷の移動が終了する。その後、ノードＮ１１は０ＶとＶＨ１との間で、ノードＮ２１はＶＨ１と２×ＶＨ１との間で、そしてノードＮ３１は２×ＶＨ１と３×ＶＨ１との間で、それぞれレベル遷移を繰り返す。キャパシタＣ３には３×ＶＨ１の電圧に相当する電荷が蓄積され、出力端Ｖｏｕｔにおいて、ＧＮＤとの間に３×ＶＨ１の出力電圧が得られる。

【0044】

図１の例のチャージポンプ回路１は、複数の昇圧回路（昇圧回路１１～１３）を含んでいるが、本実施形態のチャージポンプ回路は、１以上の任意の数の昇圧回路１１のような昇圧回路を含み得る。一つの昇圧回路でも、第１駆動信号ＯＳＣ１の振幅だけ入力端Ｖｉｎの電圧を昇圧することができ、多数の昇圧回路が含まれるほど、より高く入力端Ｖｉｎの電圧を昇圧することができる。また、入力端Ｖｉｎは、図１の例のようにＧＮＤに接続されていなくてもよく、入力端Ｖｉｎには任意の電圧が印加され得る。実施形態のチャージポンプ回路では、（直列接続される昇圧回路の数Ｎ×第１駆動信号ＯＳＣ１の振幅）＋（入力端Ｖｉｎの電圧）で近似される出力電圧が得られる。

【0045】

なお、昇圧回路１１～１３及び入力回路１０それぞれの整流素子Ｑ３、Ｑ１３、Ｑ２３及びＱ３３は、第１駆動信号ＯＳＣ１などの停止時のスイッチング素子Ｑ１、Ｑ１１、Ｑ２１、Ｑ３１の保護素子として機能する。例えば昇圧動作後に第１駆動信号ＯＳＣ１などの駆動信号の入力が停止すると、ノードＮ１１、Ｎ２１及びＮ３１や出力端Ｖｏｕｔの電位は、スイッチング素子Ｑ１、Ｑ１１、Ｑ２１及びＱ３１のリーク電流によって徐々に下降する。一方、整流素子Ｑ３、Ｑ１３、Ｑ２３及びＱ３３が備わっていない場合、スイッチング素子Ｑ１、Ｑ１１、Ｑ２１及びＱ３１のゲートには放電経路が無いため、このゲートの電位が、やがてドレイン及びソースの電位よりも高くなり、スイッチング素子Ｑ１、Ｑ１１、Ｑ２１及びＱ３１が破損することがある。

【0046】

特に、前述したようにＭＥＭＳマイクにチャージポンプ回路１が用いられる場合は、出力端Ｖｏｕｔ側にＥＳＤ対策として保護回路（図示せす）が接続されることがあり、そのような保護回路は大きなリーク電流特性を有することがある。その場合、出力端ＶｏｕｔやノードＮ１１、Ｎ２１及びＮ３１などの電位の下降が促進されて、スイッチング素子Ｑ３１などのゲートの電位がドレイン及びソースの電位よりも相対的に高まり易くなる。すなわち、スイッチング素子Ｑ３１などが破損し易くなる。しかし、図１の例では、整流素子Ｑ３、Ｑ１３、Ｑ２３及びＱ３３によってスイッチング素子Ｑ３１などのゲートの放電経路が設けられている。そのため、スイッチング素子Ｑ１、Ｑ１１、Ｑ２１及びＱ３１の破損を防ぐことができる。

【0047】

＜放電動作＞
本実施形態のチャージポンプ回路１は、第２駆動信号ＯＳＣ２と第３駆動信号ＯＳＣ３との間で第２入力信号Ｉ２の切り替えが可能なように構成されているので、キャパシタＣ３の放電が必要な場合、第２入力信号Ｉ２が昇圧動作時から切り替えられる。例えば図３に示されるように、スイッチング素子Ｓ１～Ｓ４が、それぞれの共通接点が図１の例で接続されている固定接点と逆の固定接点と接続されるように切り替えられる。すなわち、昇圧回路１１及び昇圧回路１３に第２駆動信号ＯＳＣ２が入力され、入力回路１０及び昇圧回路１２に第３駆動信号ＯＳＣ３が入力される。

【0048】

図３の例のように各スイッチング素子が設定されてキャパシタＣ３が充電されているチャージポンプ回路１に図２の例の各駆動信号が入力されると、時点ｔ１で第１駆動信号ＯＳＣ１がハイレベルＶＨ１となるため、ノードＮ１１及びノードＮ３１の電位がＶＨ１だけ上昇する。一方、反転信号ＯＳＣ＿ｉｎｖがロウレベルＶＬ１となるためノードＮ２１の電位がＶＨ１だけ下降する。

【0049】

時点ｔ２で第３駆動信号ＯＳＣ３がハイレベルＶＨ３に上昇すると、スイッチング素子Ｑ１１、Ｑ３１ではなくスイッチング素子Ｑ１、Ｑ２１が導通状態となる。キャパシタＣ３１に蓄えられていた電荷がキャパシタＣ２１に移動して、キャパシタＣ３１が放電されると共にノードＮ３１の電位が下降する（ノードＮ２１の電位は上昇する）。同様に、キャパシタＣ１１に蓄えられていた電荷が入力端Ｖｉnを介してＧＮＤへと流れ込み、キャパシタＣ１１が放電されると共にノードＮ１１の電位が下降する。なお、第２駆動信号ＯＳＣ２はロウレベルのためスイッチング素子Ｑ１１、Ｑ３１は非導通状態であり、そのためキャパシタＣ１１及びＣ３１の電荷は出力端Ｖｏｕｔ側には移動しない。

【0050】

時点ｔ３で第３駆動信号ＯＳＣ３がロウレベルＶＬ３に下降すると、スイッチング素子Ｑ１、Ｑ２１が非導通状態となり、ノードＮ１１、ノードＮ２１、ノードＮ３１、及び出力端Ｖｏｕｔの電位が維持される。次に時点ｔ４で第１駆動信号ＯＳＣ１がロウレベルＶＬ１となり、一方、その反転信号ＯＳＣ＿ｉｎｖがハイレベルＶＨ１に上昇するため、整流素子Ｑ２、Ｑ３及びＱ２２、Ｑ２３の経路による電荷の移動もあるが、ノードＮ２１の電位がキャパシタＣ２１に保持された電荷量に応じて上昇し、ノードＮ１１及びノードＮ３１の電位はそれぞれキャパシタＣ１１及びキャパシタＣ３１に保持された電荷量に応じて下降する。

【0051】

時点ｔ５で第２駆動信号ＯＳＣ２がハイレベルＶＨ２に上昇すると、スイッチング素子Ｑ１１、Ｑ３１が導通状態となる。キャパシタＣ３に蓄えられていた電荷がキャパシタＣ３１に移動してキャパシタＣ３が放電されると共に、出力端Ｖｏｕｔの電位が下降する（ノードＮ３１の電位は上昇する）。同様に、キャパシタＣ２１に蓄えられていた電荷がキャパシタＣ１１に移動してキャパシタＣ２１が放電されると共に、ノードＮ２１の電位が下降する（ノードＮ１１の電位は上昇する）。一方、第３駆動信号ＯＳＣ３はロウレベルのためスイッチング素子Ｑ１、Ｑ２１は非導通状態であり、そのためキャパシタＣ１１、Ｃ３１の電荷は入力端Ｖｉｎ側には移動しない。

【0052】

次に時点ｔ６で第２駆動信号ＯＳＣ２がロウレベルＶＬ２に下降してスイッチング素子Ｑ１、Ｑ３１が非導通状態となり、ノードＮ１１、ノードＮ２１及びノードＮ３１の電位が維持されたまま、時点ｔ７で再度第１駆動信号ＯＳＣ１がハイレベルＶＨ１となって反転信号ＯＳＣ＿ｉｎｖがロウレベルＶＬ１に下降する。時点ｔ１と同様に、ノードＮ１１及びノードＮ３１の電位がＶＨ１だけ上昇する。一方、ノードＮ２１の電位がＶＨ１だけ下降する。

【0053】

時点ｔ８で再度、第３駆動信号ＯＳＣ３がハイレベルＶＨ３に上昇するので、時点ｔ２と同様に、スイッチング素子Ｑ１、Ｑ２１が導通状態となる。キャパシタＣ１１、Ｃ３１が放電されると共にノードＮ１１、Ｎ３１の電位が下降する。その後、時点ｔ９では時点ｔ３と同様に各ノードの電位が維持され、時点ｔ１０では時点ｔ４と同様に、各ノードの電位が上昇又は下降する。

【0054】

そして時点ｔ１１で再度、第２駆動信号ＯＳＣ２がハイレベルＶＨ２に上昇すると、時点ｔ５と同様に、スイッチング素子Ｑ１１、Ｑ３１が導通状態になり、キャパシタＣ２１が放電されると共に、ノードＮ２１の電位が下降する。同様に、キャパシタＣ３がさらに放電されると共に、出力端Ｖｏｕｔの電位がさらに下降する。

【0055】

以後、各駆動信号においてレベル遷移が繰り返される毎に、キャパシタＣ３が放電されて、出力端Ｖｏｕｔの電位が下降する。ノードＮ３１においても、時点ｔ５などでの電位の上昇を伴うものの、時点ｔ８でのＱ２１の導通に伴いキャパシタＣ３１の放電が進んでノードＮ３１の電位が下降する。ノードＮ２１及びノードＮ１１の電位も同様に、各駆動信号のレベル遷移の反復に伴って下降する。各駆動信号の入力が継続されれば、キャパシタＣ３、Ｃ１１、Ｃ２１、Ｃ３１それぞれが完全に放電される。そして、出力端Ｖｏｕｔの電位は入力端Ｖｉｎの電位（図３の例ではＧＮＤ）まで下降する。

【0056】

このように、本実施形態では、第２駆動信号ＯＳＣ２と第３駆動信号ＯＳＣ３との間で第２入力信号Ｉ２の切り替えが可能なように構成されているので、昇圧動作だけでなく、出力端の容量（図３では主にキャパシタＣ３）の放電経路を意図的に形成することができる。従って、出力端Ｖｏｕｔの電位を速やかに下降させることができる。換言すれば、昇圧回路それぞれにおいて第１入力信号Ｉ１のハイレベルが入力されている期間中に、各昇圧回路のスイッチング素子を導通状態にさせるレベルとなる第２入力信号Ｉ２を各昇圧回路に入力することによって、各昇圧回路内の電荷を出力端Ｖｏｕｔ側に移動させ、昇圧動作を行うことができる。一方、昇圧回路それぞれにおいて第１入力信号Ｉ１のロウレベルが入力されている期間中に、各昇圧回路のスイッチング素子を導通状態にさせるレベルとなる第２入力信号Ｉ２を各昇圧回路に入力することによって、各昇圧回路内の電荷及び出力端Ｖｏｕｔの容量内の電荷を入力端Ｖｉｎ側に移動させ、出力端Ｖｏｕｔの電位を速やかに下降させることができる。

【0057】

図３の例では、出力端ＶｏｕｔのキャパシタＣ３の放電のために、図１に示される昇圧動作のための設定から、スイッチング素子Ｓ１～Ｓ４全部の接続状態が切り替えられている。すなわち各昇圧回路１１～１３及び入力回路１０において、第２入力信号Ｉ２が一斉に、第２駆動信号ＯＳＣ２から第３駆動信号ＯＳＣ３へと、又は第３駆動信号ＯＳＣ３から第２駆動信号ＯＳＣ２へと切り替えられている。このように、本実施形態では、複数の昇圧回路１１～１３及び入力回路１０それぞれにおける第２入力信号Ｉ２の切り替えが、複数の昇圧回路１１～１３及び入力回路１０の全てで一斉に可能であってもよい。

【0058】

図３の例のようにスイッチング素子Ｓ１～Ｓ４の接続状態を設定すると、前述したように、各駆動信号のレベル遷移毎にキャパシタＣ３１などの各昇圧回路のキャパシタが順次放電される。そのため、放電開始直後においても、昇圧による高電圧に基づく過剰な電圧が、スイッチング素子Ｑ３１などの各昇圧回路のスイッチング素子に掛かり難い。例えば、スイッチング素子Ｑ１、Ｑ１１、Ｑ２１及びＱ３１それぞれを構成するＭＯＳＦＥＴの間でオン抵抗特性のばらつきがあっても、スイッチング素子Ｑ１、Ｑ１１、Ｑ２１及びＱ３１の全てが一斉に導通状態にならないので、各スイッチング素子の特性に応じて昇圧後の高電圧が各スイッチング素子に分配されることがない。そのため、特定のスイッチング素子に過剰な電圧がかかり難い。これらのスイッチング素子は、理論上、第１駆動信号ＯＳＣ１の振幅の２倍以上の耐圧を有していればよい。従って、スイッチング素子Ｑ３１などには、昇圧動作だけを行う場合と比べて特段に大きな耐圧は求められず、スイッチング素子Ｑ３１などの選択について高い自由度が得られる。しかし、出力端Ｖｏｕｔの電位を下降させるスイッチング素子Ｓ１～Ｓ４の設定は、図３の例に限定されない。

【0059】

＜放電のためのスイッチング素子Ｓ１～Ｓ４の設定の他の例＞
図４には、出力端Ｖｏｕｔの電位を下降させる、すなわちキャパシタＣ３を放電させるスイッチング素子Ｓ１～Ｓ４の設定の他の例が示されている。図４の例では、図１に示される昇圧動作のための設定から、スイッチング素子Ｓ１及びＳ３の接続状態だけが切り替えられている。その結果、昇圧回路１１～１３及び入力回路１０の全てに、第２入力信号Ｉ２として第３駆動信号ＯＳＣ３が入力される。そのため、例えば図２の例の各駆動信号において時点ｔ２や時点ｔ８などで第３駆動信号ＯＳＣ３がハイレベルＶＨ３に上昇すると、スイッチング素子Ｑ１、Ｑ１１、Ｑ２１及びＱ３１が一斉に導通状態となる。そして、キャパシタＣ３内の電荷、並びに各昇圧回路内のキャパシタＣ１１、Ｃ２１及びＣ３１内の電荷が一斉に入力端Ｖｉｎ側に移動し、これら全てのキャパシタが一斉に放電される。従って、一層速やかに、キャパシタＣ３を放電させることができ、出力端Ｖｏｕｔの電圧を一層速やかに下降させることができる。また、図４の例のようなスイッチング素子Ｓ１～Ｓ４の設定でキャパシタＣ３を放電させる場合、図３の例のような設定で放電させる場合と比べて、スイッチング素子Ｓ１～Ｓ４の制御信号を生成する論理回路をシンプルな構成で実現できることがある。

【0060】

なお、図４の例では、昇圧回路１１～１３及び入力回路１０の全てに、第２入力信号Ｉ２として第３駆動信号ＯＳＣ３が入力されるようにスイッチング素子Ｓ１～Ｓ４が設定されているが、昇圧回路１１～１３及び入力回路１０の全てに、第２入力信号Ｉ２として第２駆動信号ＯＳＣ２が入力されるようにスイッチング素子Ｓ１～Ｓ４が設定されてもよい。この場合も、例えば図２の例の各駆動信号において時点ｔ５や時点ｔ１１などで第２駆動信号ＯＳＣ２がハイレベルＶＨ２に上昇すると、スイッチング素子Ｑ１、Ｑ１１、Ｑ２１及びＱ３１が一斉に導通状態となって、図３の例よりも速やかに出力端Ｖｏｕｔの電圧を下降させることができる。

【0061】

このように本実施形態では、複数の昇圧回路１１～１３及び入力回路１０の全てにおいて第２入力信号Ｉ２が第２駆動信号ＯＳＣ２又は第３駆動信号ＯＳＣ３となるように第２入力信号Ｉ２の切り替えが可能であってもよい。

【0062】

また、本実施形態では、スイッチング素子Ｓ１～Ｓ４に関する、図１に示される昇圧動作のための設定から図４に示される設定への切り替えのように、第２入力信号Ｉ２の切り替えが、複数の昇圧回路１１～１３及び入力回路１０それぞれにおいて個別に切り替え可能であってもよい。すなわち、第２入力信号Ｉ２を、複数の昇圧回路１１～１３及び入力回路１０それぞれの間で互いに独立して、第２駆動信号ＯＳＣ２と第３駆動信号ＯＳＣ３との間で切り替え可能に構成されていてもよい。

【0063】

＜昇圧段数の切り替え＞
前述した特許文献１のような単位チャージポンプがｎ個直列接続されたｎ段チャージポンプ回路では、（ｎ－ｘ）段（ｘはｎよりも小さい整数）の昇圧で得られる出力電圧への調整が求められることがある。その場合、例えば、ｎ個の単位チャージポンプのいずれかの出力をＧＮＤとショートすることによって、初段からその単位チャージポンプまでの段数分の昇圧を含まない電圧をｎ段チャージポンプ回路の出力電圧として得ることができる。しかし、この場合、単位チャージポンプのいずれかの出力をＧＮＤとショートするために、例えばトランジスタのようなスイッチング素子が必要になる。そして、そのスイッチング素子には、削減する段数分の昇圧に応じた耐圧が求められる。製造プロセスなどでの制約のために十分な耐圧を有さないスイッチング素子しか選択できない場合、チャージポンプ回路の出力電圧（昇圧段数）の調整範囲が制限されることとなる。

【0064】

これに対して、前述したように図１～図４に示されるチャージポンプ回路１では、第２入力信号Ｉ２が切り替え可能であることに加えて、第１入力信号Ｉ１（図１参照）が、第１駆動信号ＯＳＣ１とその反転信号ＯＳＣ＿ｉｎｖとの間で切り替えられるように構成されている。そのため、図１などの例のように三つの昇圧回路１１～１３で３段に渡って昇圧を行うようにチャージポンプ回路１が構成されていても、その昇圧段数を３段から切り替える、すなわち１段から３段の間で昇圧段数を調整することができる。図５には、本実施形態のチャージポンプ回路１の昇圧段数切り替え時のスイッチング素子Ｓ１～Ｓ７の設定の一例が示されている。

【0065】

図５の例では、スイッチング素子Ｓ１及びスイッチング素子Ｓ５が、それぞれの共通接点が図１の例で接続されている固定接点と逆の固定接点と接続されるように切り替えられている。すなわち、昇圧回路１１及び昇圧回路１２の両方に、第１駆動信号ＯＳＣ１の反転信号ＯＳＣ＿ｉｎｖが第１入力信号Ｉ１として入力され、入力回路１０及び昇圧回路１１の両方に、第２入力信号Ｉ２として第３駆動信号ＯＳＣ３が入力される。図５の例のように第１入力信号Ｉ１及び第２入力信号Ｉ２が切り替えられたチャージポンプ回路１では、昇圧回路１１での昇圧が行われず、昇圧回路１２及び昇圧回路１３によって２段階の昇圧が行われる。

【0066】

すなわち、図２に例示の反転信号ＯＳＣ＿ｉｎｖがハイレベルＶＨ１となってノードＮ１１の電位が上昇する時点ｔ４から時点ｔ７までの期間では、第３駆動信号ＯＳＣ３がロウレベルのためキャパシタＣ１１の電荷は出力端Ｖｏｕｔ側に移動しない。そして時点ｔ７で反転信号ＯＳＣ＿ｉｎｖがロウレベルＶＬ１に下降すると、ノードＮ１１の電位は時点ｔ４の前の電位に戻るため、時点ｔ８で第３駆動信号ＯＳＣ３がハイレベルＶＨ３に上昇してスイッチング素子Ｑ１が導通状態になっても、入力端Ｖｉｎ側からキャパシタＣ１１への電荷の移動は生じない。そのため、昇圧回路１１において昇圧は行われず、昇圧回路１２及び昇圧回路１３のみによって２段階の昇圧が行われる。

【0067】

なお、図５のスイッチング素子Ｓ１～Ｓ７全ての設定を、それぞれの共通接点が図５の例で接続されている固定接点と逆の固定接点と接続されるように切り替えても、昇圧回路１２及び昇圧回路１３だけによる２段階の昇圧動作を得ることができる。また、図５のスイッチング素子Ｓ３、Ｓ４及びＳ７の設定を、それぞれの共通接点が図５の例で接続されている固定接点と逆の固定接点と接続されるように切り替えることによって、昇圧回路１３だけによる１段階の昇圧動作を得ることができる。さらに、その設定からスイッチング素子Ｓ１～Ｓ７全ての設定を逆に切り替えても、昇圧回路１３だけによる１段階の昇圧動作を得ることができる。

【0068】

このように本実施形態では、図１に例示のスイッチング素子Ｓ１～Ｓ７の設定から、隣り合う昇圧回路の両方に、第１入力信号Ｉ１として同じ信号（第１駆動信号ＯＳＣ１又はその反転信号ＯＳＣ＿ｉｎｖ）が入力され、第２入力信号Ｉ２として同じ信号（第２駆動信号ＯＳＣ２又は第３駆動信号ＯＳＣ３）が入力されるように、各スイッチング素子が切り替えられてもよい。すなわち本実施形態では、複数の昇圧回路１１～１３のうち隣り合う昇圧回路の間で第１入力信号Ｉ１同士が同じになるように第１入力信号Ｉ１の切り替えが可能であってもよい。また、複数の昇圧回路１１～１３のうち隣り合う昇圧回路の間で第２入力信号Ｉ２同士が同じになるように第２入力信号Ｉ２の切り替えが可能であってもよい。また図１に例示の設定から図５に例示の設定への切り替えのように、入力回路１０と、入力回路１０と隣り合う昇圧回路１１との間で第２入力信号Ｉ２同士が同じになるように第２入力信号Ｉ２の切り替えが可能であってもよい。

【0069】

さらに本実施形態では、第１入力信号Ｉ１を、複数の昇圧回路１１～１３それぞれの間で互いに独立して、第１駆動信号ＯＳＣ１とその反転信号ＯＳＣ＿ｉｎｖとの間で切り替え可能であってよい。また、各昇圧回路において、第１入力信号Ｉ１が第１駆動信号ＯＳＣ１と反転信号ＯＳＣ＿ｉｎｖの何れであるかに依らず、第２入力信号Ｉ２を第２駆動信号ＯＳＣ２及び第３駆動信号ＯＳＣ３の何れにも切り替え可能であってよい。同様に、各昇圧回路において、第２入力信号Ｉ２が第２駆動信号ＯＳＣ２と第３駆動信号ＯＳＣ３の何れであるかに依らず、第１入力信号Ｉ１を第１駆動信号ＯＳＣ１及び反転信号ＯＳＣ＿ｉｎｖの何れにも切り替え可能であってよい。

【0070】

図６には、図１の例の設定による３段の昇圧後に、図５の例の設定による２段の昇圧に切り替える場合の、出力端Ｖｏｕｔの電圧（出力電圧Ｖｏ）の変化の一例が示されている。図６の例において、時点ｔａから図１に例示の設定で３段の昇圧が開始される。出力電圧Ｖｏは徐々に上昇し、時点ｔｂにおいて略昇圧が完了する。その後、２段昇圧の出力電圧Ｖｏを得るべく、時点ｔｃでスイッチング素子Ｓ１～Ｓ７（図１参照）のいずれかの設定が切り替えられる。

【0071】

この際、図１の設定から直接図５の設定に切り替えると、出力端Ｖｏｕｔの容量（図１のキャパシタＣ３など）の放電に時間が掛かり、図６に二点鎖線Ｌで示されるように出力電圧Ｖｏが容易に低下しない。そのため、スイッチング素子Ｓ１～Ｓ４が、一旦、例えば図３に例示の設定に切り替えられ、キャパシタＣ３などが放電される。キャパシタＣ３などの放電に伴って、時点ｔｃから出力電圧Ｖｏが速やかに下降し、時点ｔｄで略０Ｖまで低下する。

【0072】

その後、時点ｔｅにて、スイッチング素子Ｓ２～Ｓ５が図５に例示の設定に切り替えられる。時点ｔｅから２段の昇圧が開始され、時点ｔｆで略２段の昇圧が完了する。段数の切り替え（段数の削減）を含むか否かに依らず、出力電圧Ｖｏを下降させる場合に、このようにキャパシタＣ３などを一旦意図的に放電させることによって、下降後の所望の出力電圧Ｖｏを速やかに得ることができる。

【0073】

＜本実施形態のチャージポンプ回路の他の例＞
図７及び図８には、本実施形態のチャージポンプ回路の他の例であるチャージポンプ回路１ａ、１ｂが、それぞれ示されている。図７のチャージポンプ回路１ａは、図１の例において備えられているスイッチング素子Ｓ５～Ｓ７を含んでいない。すなわち、昇圧回路１１のキャパシタＣ１１及び昇圧回路１３のキャパシタＣ３１は、第１駆動信号ＯＳＣ１の伝送ライン３３に直接接続されており、昇圧回路１２のキャパシタＣ２１は、反転信号ＯＳＣ＿ｉｎｖの伝送ライン３４に直接接続されている。図７のチャージポンプ回路１ａのように本実施形態のチャージポンプ回路は、第１入力信号Ｉ１の切り替えが必ずしも可能でなくてもよい。その場合でも、スイッチング素子Ｓ５～Ｓ７それぞれの設定が同じである図１と図３とを参照して説明したように、キャパシタＣ３を意図的に放電させて出力端Ｖｏｕｔの電位を速やかに下降させることができる。

【0074】

図８のチャージポンプ回路１ｂは、図１の例において備えられているスイッチング素子Ｓ１～Ｓ７の全てを含んでいない。昇圧回路１１～１３それぞれのキャパシタＣ１１、Ｃ２１及びＣ３１、並びに、入力回路１０及び昇圧回路１１～１３それぞれのキャパシタＣ２、Ｃ１２、Ｃ２２及びＣ３２は、信号生成回路４に接続されている。信号生成回路４は、求められる昇圧段数に応じて、昇圧回路１１、１２、１３それぞれの第１入力信号Ｉｎ１１、Ｉｎ１２、Ｉｎ１３として第１駆動信号ＯＳＣ１又は反転信号ＯＳＣ＿ｉｎｖを昇圧回路１１、１２、１３それぞれに対して生成すると共に出力する。さらに信号生成回路４は、チャージポンプ回路１ｂで求められる動作（昇圧動作又は放電動作）及び／又は昇圧段数に応じて、入力回路１０、昇圧回路１１、１２、１３それぞれの第２入力信号Ｉｎ２０、Ｉｎ２１、Ｉｎ２２、Ｉｎ２３として、第２駆動信号ＯＳＣ２又は第３駆動信号ＯＳＣ３を、入力回路１０及び昇圧回路１１～１３それぞれに対して生成すると共に出力する。

【0075】

すなわち、各昇圧回路の第１入力信号Ｉｎ１１～Ｉｎ１３は、図１の例のスイッチング素子Ｓ５～Ｓ７ではなく、信号生成回路４によって、第１駆動信号ＯＳＣ１と反転信号ＯＳＣ＿ｉｎｖとの間で切り替えられる。また、入力回路１０及び各昇圧回路の第２入力信号Ｉｎ２０～Ｉｎ２３は、図１の例のスイッチング素子Ｓ１～Ｓ４ではなく、信号生成回路４によって、第２駆動信号ＯＳＣ２と第３駆動信号ＯＳＣ３との間で切り替えられる。なお、信号生成回路４は、例えば発振回路と適切な論理回路との組み合わせによって構成され得る。このように本実施形態では、第１入力信号及び第２入力信号の切り替え手段として、スイッチング素子Ｓ１～Ｓ７のような信号線路の接続の切り替え手段を備えていなくてもよい。信号生成回路４のような信号生成手段が備えられ、その信号生成手段による生成信号の切り替えによって、第１入力信号及び第２入力信号が切り替えられてもよい。なお、本実施形態において、第１入力信号及び第２入力信号の切り替え手段は、図１及び図８の例に限定されず、任意の切り替え手段が用いられ得る。

【0076】

本実施形態のチャージポンプ回路は、その用途について特に限定されず、昇圧を必要とする各種の電気機器に用いられる。従って、その出力端（例えば図１のチャージポンプ回路１の出力端Ｖｏｕｔ）は、任意の電気機器に印加される電圧を出力し得る。特に出力端の電圧を速やかに下降させ得る本実施形態のチャージポンプ回路は、出力電圧の調整が求められるＭＥＭＳマイクの電圧源として適することがある。従って、本実施形態のチャージポンプ回路の出力端は、ＭＥＭＳマイクに印加される電圧を出力してもよい。

【符号の説明】

【0077】

１、１ａ、１ｂ チャージポンプ回路
１０ 入力回路
１１～１３ 昇圧回路（単位チャージポンプ）
Ｃ１１、Ｃ２１、Ｃ３１ キャパシタ（第１キャパシタ）
Ｃ１ａ 一端
Ｃ１ｂ 他端
Ｃ２、Ｃ１２、Ｃ２２、Ｃ３２ キャパシタ（第２キャパシタ）
Ｉ１ 第１入力信号
Ｉ２ 第２入力信号
Ｎ１、Ｎ１１、Ｎ２１、Ｎ３１ ノード（第１ノード）
Ｎ２、Ｎ１２、Ｎ２２、Ｎ３２ ノード（第２ノード）
Ｎ３、Ｎ１３、Ｎ２３、Ｎ３３ ノード（第３ノード）
ＯＳＣ１ 第１駆動信号
ＯＳＣ＿ｉｎｖ 反転信号
ＯＳＣ２ 第２駆動信号
ＯＳＣ３ 第３駆動信号
Ｑ１、Ｑ１１、Ｑ２１、Ｑ３１ スイッチング素子
Ｑ２、Ｑ１２、Ｑ２２、Ｑ３２ 整流素子
Ｑ３、Ｑ１３、Ｑ２３、Ｑ３３ 整流素子
Ｓ１～Ｓ４ スイッチング素子（第２スイッチング素子）
Ｓ５～Ｓ７ スイッチング素子（第３スイッチング素子）
Ｖｉｎ 入力端
Ｖｏｕｔ 出力端

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】