特開 2023-125723 電子部品内蔵基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023125723

(43)【公開日】2023-09-07

(54)【発明の名称】電子部品内蔵基板及びその製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20230831BHJP

   H05K 3/46 20060101ALI20230831BHJP

   H05K 3/34 20060101ALI20230831BHJP

【ＦＩ】

H01L23/12 Z

H05K3/46 Q

H05K3/34 501E

H01L23/12 N

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022029985

(22)【出願日】2022-02-28

(71)【出願人】

【識別番号】000190688

【氏名又は名称】新光電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】羽鳥 行範

(72)【発明者】

【氏名】栗原 孝

(72)【発明者】

【氏名】大井 淳

【テーマコード（参考）】

5E316

5E319

【Ｆターム（参考）】

5E316AA02

5E316AA12

5E316AA15

5E316BB16

5E316CC04

5E316CC05

5E316CC09

5E316CC32

5E316DD03

5E316EE43

5E316GG28

5E316HH40

5E316JJ12

5E316JJ23

5E316JJ27

5E319AA03

5E319AB05

5E319AC02

5E319CC34

(57)【要約】      （修正有）

【課題】第１基板と電子部品との接合強度を向上した電子部品内蔵基板及びその製造方法を提供する。
【解決手段】電子部品内蔵基板は、第１基板３０、第１基板上の実装電子部品５０、電子部品を挟み第１基板とは反対側に設けられ、基板接続部材２０を介して第１基板に接続された第２基板１０、基板間に充填され、電子部品を被覆し、電子部品と第１基板との間にも充填されたモールド樹脂６０を有する。第１基板は、電子部品側に、接合部４０を介し電子部品の電極５２と接合される複数のパッド３４ｑと、開口部３５ｘを備えた保護絶縁層３５と、を有する。複数のパッドは、平面視で、４隅部を含む最外周の最外周パッドと、最外周パッドに囲まれた領域の内側パッドと、を含む。最外周パッドのうち、４隅部配置最外周パッドは、保護絶縁層と離隔した状態で開口部内に露出している。内側パッドは、外周部が保護絶縁層に被覆され、上面の一部が開口部内に露出している。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１基板と、
前記第１基板上に実装された電子部品と、
前記電子部品を挟んで前記第１基板とは反対側に設けられ、基板接続部材を介して前記第１基板に接続された第２基板と、
前記第１基板と前記第２基板との間に充填され、前記電子部品を被覆すると共に、前記電子部品と前記第１基板との間にも充填された封止樹脂と、を有し、
前記第１基板は、前記電子部品側に、接合部を介して前記電子部品の電極と接合される複数のパッドと、開口部を備えた保護絶縁層と、を有し、
複数の前記パッドは、
平面視で、４つの隅部を含む最外周に、互いに離隔して配置された最外周パッドと、
前記最外周パッドに囲まれた領域に互いに離隔して配置された内側パッドと、を含み、
前記最外周パッドのうち、４つの前記隅部に配置された前記最外周パッドは、前記保護絶縁層と離隔した状態で前記開口部内に露出しており、
前記内側パッドは、外周部が前記保護絶縁層に被覆され、上面の一部が前記開口部内に露出している、電子部品内蔵基板。

【請求項2】

４つの前記隅部以外に配置された前記最外周パッドのうち、少なくとも１つの前記最外周パッドは、前記保護絶縁層と離隔した状態で、前記開口部内に露出している、請求項１に記載の電子部品内蔵基板。

【請求項3】

すべての前記最外周パッドは、前記保護絶縁層と離隔した状態で、前記開口部内に露出している、請求項２に記載の電子部品内蔵基板。

【請求項4】

前記保護絶縁層と離隔した状態で前記開口部内に露出する前記最外周パッドの上面及び側面は、前記接合部と接している、請求項１乃至３の何れか一項に記載の電子部品内蔵基板。

【請求項5】

前記保護絶縁層と離隔した状態で前記開口部内に露出している前記最外周パッドの上面の面積は、前記内側パッドの上面の面積よりも小さい、請求項１乃至４の何れか一項に記載の電子部品内蔵基板。

【請求項6】

複数の第１パッドと、第２パッドと、各々の前記第１パッド及び前記第２パッドの少なくとも一部分を露出する開口部を備えた保護絶縁層と、を有する第１基板を準備し、接合部を介して電子部品の電極が前記第１パッドと接合されるように、前記第１基板上に前記電子部品を実装する工程と、
前記第２パッドと対応する位置に基板接続部材が来るように配置し、前記第１基板上に前記電子部品を挟んで第２基板を積層し、前記第１基板と前記第２基板とを前記基板接続部材を介して電気的に接続する工程と、
前記第１基板と前記第２基板との間に、封止樹脂を充填する工程と、を有し、
前記封止樹脂を充填する工程では、前記封止樹脂は、前記電子部品を被覆すると共に、前記電子部品と前記第１基板との間にも充填され、
前記第１基板と前記第２基板とを接続する工程では、ヒータを内蔵する第１金型とヒータを内蔵する第２金型との間に、前記第１基板と前記第２基板の積層体を保持すると共に、前記積層体を加圧した状態で、前記第１金型及び前記第２金型をヒータで加熱し、前記基板接続部材と前記第２パッドとを接合し、
複数の前記第１パッドは、
平面視で、４つの隅部を含む最外周に、互いに離隔して配置された最外周パッドと、
前記最外周パッドに囲まれた領域に互いに離隔して配置された内側パッドと、を含み、
前記最外周パッドのうち、４つの前記隅部に配置された前記最外周パッドは、前記保護絶縁層と離隔した状態で前記開口部内に露出しており、
前記内側パッドは、外周部が前記保護絶縁層に被覆され、上面の一部が前記開口部内に露出している、電子部品内蔵基板の製造方法。

【請求項7】

４つの前記隅部以外に配置された前記最外周パッドのうち、少なくとも１つの前記最外周パッドは、前記保護絶縁層と離隔した状態で、前記開口部内に露出している、請求項６に記載の電子部品内蔵基板の製造方法。

【請求項8】

すべての前記最外周パッドは、前記保護絶縁層と離隔した状態で、前記開口部内に露出している、請求項７に記載の電子部品内蔵基板の製造方法。

【請求項9】

前記保護絶縁層と離隔した状態で前記開口部内に露出する前記最外周パッドの上面及び側面は、前記接合部と接している、請求項６乃至８の何れか一項に記載の電子部品内蔵基板の製造方法。

【請求項10】

前記保護絶縁層と離隔した状態で前記開口部内に露出している前記最外周パッドの上面の面積は、前記内側パッドの上面の面積よりも小さい、請求項６乃至９の何れか一項に記載の電子部品内蔵基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子部品内蔵基板及びその製造方法に関する。

【背景技術】

【0002】

第１基板と、第１基板と対向する第２基板と、第１基板と第２基板の間に介在して第１基板と第２基板との間で信号を伝送する基板接続部材と、基板接続部材が介在する第１基板と第２基板の間を封止する樹脂充填材とを備え、第１基板上に半導体チップ等の電子部品を実装した電子部品内蔵基板が提案されている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】ＷＯ２０１３／１２１７３２号

【発明の概要】

【発明が解決しようとする課題】

【0004】

上記のような電子部品内蔵基板の製造工程では、第１基板に電子部品を実装した後、基板接続部材を介して第１基板と第２基板とを接合する。第１基板と第２基板とを接合する際は、これらを所定温度に加熱するため、電子部品と第１基板との接合部に熱ストレスがかかり、接合部が破断するおそれがあった。

【0005】

本発明は、上記の点に鑑みてなされたものであり、第１基板と電子部品との接合強度を向上した電子部品内蔵基板を提供することを課題とする。

【課題を解決するための手段】

【0006】

本電子部品内蔵基板は、第１基板と、前記第１基板上に実装された電子部品と、前記電子部品を挟んで前記第１基板とは反対側に設けられ、基板接続部材を介して前記第１基板に接続された第２基板と、前記第１基板と前記第２基板との間に充填され、前記電子部品を被覆すると共に、前記電子部品と前記第１基板との間にも充填された封止樹脂と、を有し、前記第１基板は、前記電子部品側に、接合部を介して前記電子部品の電極と接合される複数のパッドと、開口部を備えた保護絶縁層と、を有し、複数の前記パッドは、平面視で、４つの隅部を含む最外周に、互いに離隔して配置された最外周パッドと、前記最外周パッドに囲まれた領域に互いに離隔して配置された内側パッドと、を含み、前記最外周パッドのうち、４つの前記隅部に配置された前記最外周パッドは、前記保護絶縁層と離隔した状態で前記開口部内に露出しており、前記内側パッドは、外周部が前記保護絶縁層に被覆され、上面の一部が前記開口部内に露出している。

【発明の効果】

【0007】

開示の技術によれば、第１基板と電子部品との接合強度を向上した電子部品内蔵基板を提供できる。

【図面の簡単な説明】

【0008】

【図1】第１実施形態に係る電子部品内蔵基板を例示する断面図である。

【図2】図１の半導体チップ近傍の部分拡大図である。

【図3】第１実施形態に係る電子部品内蔵基板の製造工程を例示する図（その１）である。

【図4】第１実施形態に係る電子部品内蔵基板の製造工程を例示する図（その２）である。

【図5】第１実施形態に係る電子部品内蔵基板の製造工程を例示する図（その３）である。

【図6】第１実施形態の変形例１に係る電子部品内蔵基板の半導体チップ近傍の部分拡大図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

【0010】

〈第１実施形態〉
［電子部品内蔵基板の構造］
まず、第１実施形態に係る電子部品内蔵基板の構造について説明する。図１は、第１実施形態に係る電子部品内蔵基板を例示する断面図である。

【0011】

図１を参照すると、電子部品内蔵基板１は、基板１０と、基板接続部材２０と、基板３０と、接合部４０と、半導体チップ５０と、モールド樹脂６０とを有する。電子部品内蔵基板１において、基板３０上に半導体チップ５０が実装され、半導体チップ５０を挟んで基板３０とは反対側に基板１０が設けられ、基板１０は基板接続部材２０を介して基板３０に接続されている。基板３０は本発明に係る第１基板の代表的な一例であり、基板１０は本発明に係る第２基板の代表的な一例である。

【0012】

なお、本実施形態では、便宜上、図１における電子部品内蔵基板１のソルダーレジスト層１３側を上側又は一方の側、ソルダーレジスト層３７側を下側又は他方の側とする。また、各部位のソルダーレジスト層１３側の面を一方の面又は上面、ソルダーレジスト層３７側の面を他方の面又は下面とする。但し、電子部品内蔵基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。また、平面視とは対象物をソルダーレジスト層１３の一方の面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層１３の一方の面の法線方向から視た形状を指すものとする。なお、電子部品内蔵基板１を図１とは上下反転して図示する場合には、上面と下面の定義は図面の表示に合わせて上記とは反対になる。

【0013】

基板１０は、絶縁層１１と、配線層１２と、ソルダーレジスト層１３と、配線層１４と、ソルダーレジスト層１５とを有する。

【0014】

基板１０において、絶縁層１１としては、例えば、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。絶縁層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。絶縁層１１の厚さは、例えば、６０～２００μｍ程度とすることができる。なお、各図において、ガラスクロス等の図示は省略されている。

【0015】

配線層１２は、絶縁層１１の一方の側に形成されている。配線層１２は、絶縁層１１を介して、配線層１４と電気的に接続されている。配線層１２は、絶縁層１１を貫通し配線層１４の一方の面を露出するビアホール１１ｘ内に充填されたビア配線、及び絶縁層１１の一方の面に形成された配線パターンを含んで構成されている。

【0016】

ビアホール１１ｘは、ソルダーレジスト層１３側に開口されている開口部の径が配線層１４の上面によって形成された開口部の底面の径よりも大となる逆円錐台状の凹部とされている。ビアホール１１ｘの開口部の径は、例えば５０μｍ程度とすることができる。配線層１２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２を構成する配線パターンの厚さは、例えば、１０～２０μｍ程度とすることができる。

【0017】

ソルダーレジスト層１３は、絶縁層１１の一方の面に、配線層１２を覆うように形成されている。ソルダーレジスト層１３は、例えば、感光性樹脂等から形成できる。ソルダーレジスト層１３の厚さは、例えば１５～３５μｍ程度とすることができる。ソルダーレジスト層１３は、開口部１３ｘを有し、開口部１３ｘ内には配線層１２の一部が露出している。開口部１３ｘ内に露出する配線層１２は、パッド１２ｐを構成している。パッド１２ｐは、半導体チップや半導体パッケージ等の電子部品（図示せず）と電気的に接続されるパッドとして機能する。

【0018】

ソルダーレジスト層１３は、パッド１２ｐを完全に露出するように設けてもよい。この場合、パッド１２ｐの側面と開口部１３ｘの内壁面とが接するようにソルダーレジスト層１３を設けてもよいし、パッド１２ｐの側面と開口部１３ｘの内壁面との間に隙間ができるようにソルダーレジスト層１３を設けてもよい。

【0019】

必要に応じ、パッド１２ｐの一方の面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、パッド１２ｐの一方の面に、はんだボール等の外部接続端子を形成してもよい。

【0020】

配線層１４は、絶縁層１１の他方の面に形成されている。配線層１４の一方の面は、配線層１２のビアホール１１ｘ内に充填されたビア配線の下端部と接して導通している。配線層１４の材料や厚さは、例えば、配線層１２を構成する配線パターンと同様とすることができる。

【0021】

ソルダーレジスト層１５は、絶縁層１１の他方の面に、配線層１４を覆うように形成されている。ソルダーレジスト層１５の材料や厚さは、例えば、ソルダーレジスト層１３と同様とすることができる。ソルダーレジスト層１５は、開口部１５ｘを有し、開口部１５ｘ内には配線層１４の一部が露出している。開口部１５ｘ内に露出する配線層１４は、パッド１４ｐを構成している。パッド１４ｐは、基板接続部材２０と電気的に接続されるパッドとして機能する。必要に応じ、パッド１４ｐの他方の面に、前述の金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。

【0022】

基板３０は、絶縁層３１と、配線層３２と、絶縁層３３と、配線層３４と、ソルダーレジスト層３５と、配線層３６と、ソルダーレジスト層３７とを有する。

【0023】

基板３０において、絶縁層３１の材料や厚さは、例えば、絶縁層１１と同様とすることができる。配線層３２は、絶縁層３１の一方の面に形成されている。配線層３２の材料や厚さは、例えば、配線層１２を構成する配線パターンと同様とすることができる。

【0024】

絶縁層３３は、絶縁層３１の一方の面に配線層３２を覆うように形成されている。絶縁層３３の材料としては、例えば、熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。絶縁層３３は、シリカ（ＳｉＯ_２）等のフィラーを含有してもかまわない。絶縁層３３の厚さは、例えば１５～３５μｍ程度とすることができる。

【0025】

配線層３４は、絶縁層３３の一方の側に形成されている。配線層３４は、絶縁層３３を貫通し配線層３２の一方の面を露出するビアホール３３ｘ内に充填されたビア配線、及び絶縁層３３の一方の面に形成された配線パターンを含んで構成されている。

【0026】

ビアホール３３ｘは、ソルダーレジスト層３５側に開口されていると共に、配線層３２の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる逆円錐台状の凹部である。配線層３４の材料や配線層３４を構成する配線パターンの厚さは、例えば、配線層１２と同様とすることができる。

【0027】

ソルダーレジスト層３５は、絶縁層３３の一方の面に、配線層３４を覆うように形成されている保護絶縁層である。ソルダーレジスト層３５の材料や厚さは、例えば、ソルダーレジスト層１３と同様とすることができる。ソルダーレジスト層３５は、開口部３５ｘを備え、開口部３５ｘ内には配線層３４の一部が露出している。開口部３５ｘ内に露出する配線層３４は、パッド３４ｐ及び３４ｑを構成している。

【0028】

パッド３４ｐは、基板接続部材２０と接合されるパッドとして機能する。パッド３４ｑは、接合部４０を介して半導体チップ５０の電極５２と接合されるパッドとして機能する。基板３０の半導体チップ５０側に、複数のパッド３４ｑが形成されている。なお、基板接続部材２０と電気的に接続されるパッド３４ｐと、半導体チップ５０と電気的に接続されるパッド３４ｑの開口径は、独立に設定できる。必要に応じ、パッド３４ｐ及び３４ｑの一方の面に、前述の金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。

【0029】

配線層３６は、絶縁層３１の他方の側に形成されている。配線層３６は、絶縁層３１を貫通し配線層３２の他方の面を露出するビアホール３１ｘ内に充填されたビア配線、及び絶縁層３１の他方の面に形成された配線パターンを含んで構成されている。

【0030】

ビアホール３１ｘは、ソルダーレジスト層３７側に開口されていると共に、配線層３２の他方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層３６のビアホール３１ｘ内に充填されたビア配線の上端部は、配線層３２の他方の面と接して導通している。配線層３６の材料や配線層３６を構成する配線パターンの厚さは、例えば、配線層１２と同様とすることができる。

【0031】

ソルダーレジスト層３７は、絶縁層１１の他方の面に、配線層３６を覆うように形成されている。ソルダーレジスト層３７の材料や厚さは、例えば、ソルダーレジスト層１３と同様とすることができる。ソルダーレジスト層３７は、開口部３７ｘを有し、開口部３７ｘ内には配線層３６の一部が露出している。開口部３７ｘ内に露出する配線層３６は、パッド３６ｐを構成している。パッド３６ｐは、マザーボード等の実装基板等（図示せず）と電気的に接続されるパッドとして機能する。パッド３６ｐの他方の面に、はんだボール等の外部接続端子を形成してもよい。必要に応じ、パッド３６ｐの他方の面に、前述の金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。

【0032】

基板３０の一方の面には、半導体チップ５０がフェイスダウン状態で（回路形成面を基板３０の一方の面に向けて）フリップチップ実装されている。より詳しくは、半導体チップ５０は、半導体集積回路を備えたチップ本体５１と、接続端子である電極５２とを有し、半導体チップ５０の電極５２が接合部４０を介して基板３０のパッド３４ｑと電気的に接続されている。電極５２としては、例えば、金バンプやはんだバンプ、先端にはんだの付いた銅ポスト等を用いることができる。接合部４０としては、前記のはんだ材料も同様に、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。基板３０と半導体チップ５０との接続については、別途詳説する。

【0033】

なお、半導体チップに代えて、半導体チップに再配線を形成した所謂ＣＳＰ（chip size package）を内蔵或いは混在しても良い。また加えて、キャパシタ、インダクタ、抵抗等の受動素子を混在しても良い。

【0034】

基板接続部材２０は、基板１０のパッド１４ｐと、基板３０のパッド３４ｐとの間に配置されている。基板接続部材２０は、基板１０と基板３０とを電気的に接続すると共に、基板１０と基板３０との間に所定の間隔を確保する機能を有する。

【0035】

本実施形態では、一例として、基板接続部材２０としてコア付きのはんだボールを用いている。基板接続部材２０は、略球状のコア２１及びコア２１の外周面を被覆する導電材料２２を備えており、コア２１がパッド１４ｐ及びパッド３４ｐと接するように配置されている。基板１０及び基板３０に接合する前のコア２１の直径は、例えば、１００μｍ～３００μｍ程度することができ、２００μｍ程度とすることが好ましい。基板１０及び基板３０に接合する前の導電材料２２を含めた基板接続部材２０全体の直径は、例えば、１５０μｍ～３５０μｍ程度することができ、２５０μｍ程度とすることが好ましい。

【0036】

コア２１としては、例えば、銅等の金属からなる金属コアや樹脂からなる樹脂コア等を用いることができる。導電材料２２としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。コア２１の直径は、半導体チップ５０及び樹脂フィルム５５の高さ（厚さ）を考慮して決定することができる。

【0037】

なお、基板接続部材２０は、コア２１及びコア２１の外周面を被覆する導電材料２２を備えたコア付きのはんだボールには限定されず、例えば、コアを有していない、はんだボール等を用いてもかまわない。コアを有していない、はんだボール等を用いた場合には、電子部品内蔵基板１の製造時に、所定の治具を用いて、基板１０と基板３０との間隔を制御できる。又、基板接続部材２０として、銅ポスト等の金属ポストや金バンプ等の金属バンプを用いてもかまわない。内蔵部品の厚さが厚くなる場合は、設計効率上、金属ポストを用いる。金属ポストの直径と高さは内蔵する部品の厚さにより決定する。金属ポストの搭載方法にもよるが、例えば、金属ポストの高さ（Ｌ）と径（Ｄ）の比率は１．２～２．０程度が好ましい。例えば、金属ポストの高さを５００μｍで設計する場合、金属ポストの径は、３５０μｍ程度とすることが好ましい。

【0038】

なお、図１では、基板接続部材２０は簡略化して図示されているが、実際には、複数列の基板接続部材２０が、例えば、ペリフェラル状に配置されている。基板１０と基板３０とが平面視において矩形状である場合に、基板の周縁に基板接続部材２０が、例えば、ペリフェラル状に設けられる。例えば、基板接続部材２０の直径が１５０μｍ程度である場合、基板接続部材２０のピッチは２００μｍ程度とすることができる。

【0039】

モールド樹脂６０は、基板１０と基板３０の夫々の対向する面の間に充填され、基板接続部材２０及び半導体チップ５０を被覆する封止樹脂である。モールド樹脂６０は、半導体チップ５０を被覆すると共に、半導体チップ５０と基板３０との間にも充填され、接合部４０及び電極５２を被覆している。モールド樹脂６０としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。

【0040】

ここで、基板３０と半導体チップ５０との接続について詳説する。図２は、図１の半導体チップ近傍の部分拡大図であり、図２（ａ）は断面図（図２（ｂ）のＡ－Ａ断面）、図２（ｂ）は平面図である。ただし、図２では、説明に必要な部分のみを図示している。

【0041】

図２（ｂ）に示すように、基板３０において、半導体チップ５０と接続される複数のパッド３４ｑは略矩形状の領域にエリアアレイ状に配置されている。具体的には、複数のパッド３４ｑは、平面視で、４つの隅部を含む最外周に、互いに離隔して配置された最外周パッドと、最外周パッドに囲まれた領域に互いに離隔して配置された内側パッドとを含む。

【0042】

図２（ｂ）の例では、４行×４列の計１６個のパッド３４ｑが略等間隔に配置されている。この場合、最外周に配置された１２個のパッド３４ｑが最外周パッドであり、内側の４個のパッド３４ｑが内側パッドである。ただし、図２（ｂ）は一例であり、パッド３４ｑの個数や配置は、搭載される半導体チップの仕様に応じて適宜決定される。また、パッド３４ｑの配置はエリアアレイ状には限定されず、例えば、複数列にペリフェラル状に配置されてもよい。

【0043】

本実施形態では、複数のパッド３４ｑに含まれる最外周パッドのうち、４つの隅部に配置された最外周パッドは、ＮＳＭＤ（Non Solder Mask Defined）構造である。すなわち、４つの隅部に配置された最外周パッドは、ソルダーレジスト層３５と離隔した状態で開口部３５ｘ内に露出している。言い換えれば、４つの隅部に配置された最外周パッドの側面と、ソルダーレジスト層３５の開口部３５ｘの内壁面との間に隙間が形成されており、両者は接触していない。

【0044】

これに対して、複数のパッド３４ｑに含まれる内側パッドは、すべてＳＭＤ（Solder Mask Defined）構造である。すなわち、内側パッドは、外周部がソルダーレジスト層３５に被覆され、上面の一部が開口部３５ｘ内に露出している。なお、複数のパッド３４ｑに含まれる最外周パッドのうち、４つの隅部以外に配置された最外周パッドは、ＮＳＭＤ構造であってもＳＭＤ構造であってもよいが、本実施形態では一例としてＳＭＤ構造としている。

【0045】

図２（ａ）に示すように、ＳＭＤ構造のパッド３４ｑに接合された接合部４０の幅は、ＮＳＭＤ構造のパッド３４ｑに接合された接合部４０の幅よりも狭い。そのため、ＳＭＤ構造のパッド３４ｑは、隣接する接合部４０同士が短絡しにくく、ファインピッチ化に適している。しかし、ＳＭＤ構造のパッド３４ｑは、外周部がソルダーレジスト層３５に被覆されているため、開口部３５ｘから露出するパッド３４ｑの上面の面積を確保するために、ＮＳＭＤ構造のパッド３４ｑよりも上面の面積を大きくする必要がある。言い換えれば、開口部３５ｘから全体が露出するＮＳＭＤ構造のパッド３４ｑの上面の面積は、ＳＭＤ構造のパッド３４ｑの上面の面積よりも小さくすることができる。

【0046】

また、図２（ａ）に示すように、ＮＳＭＤ構造のパッド３４ｑは、上面及び側面が接合部４０と接合している。そのため、パッド３４ｑの上面のみが接合部４０と接合するＳＭＤ構造よりも、パッド３４ｑと接合部４０との接合強度を高くすることができる。

【0047】

ところで、詳細については後述するが、基板１０と基板３０とを接合する工程では、パッド３４ｑと接合部４０との接続部分に熱ストレスがかかる。特に、４つの隅部のパッド３４ｑと接合部４０との接続部分に大きな熱ストレスがかかり、接合部４０が破断するおそれがある。ここで、破断とは、例えば、接合部４０にクラックが発生することや、パッド３４ｑと接合部４０とが剥離することである。

【0048】

そこで、本実施形態では、４つの隅部のパッド３４ｑをＮＳＭＤ構造とし、その他のパッド３４ｑをＳＭＤ構造とすることにより、ＳＭＤ構造のパッド３４ｑの利点を残しつつ、ＮＳＭＤ構造の４つの隅部のパッド３４ｑと接合部４０との接合強度を高くしている。その結果、４つの隅部のパッド３４ｑと接合される接合部４０の破断を抑制し、基板３０と半導体チップ５０との接続信頼性を向上することができる。

【0049】

このように、熱ストレスがかかりやすい位置に配置されるパッド３４ｑをＮＳＭＤ構造とすることにより、基板３０と半導体チップ５０との接合強度を向上した電子部品内蔵基板１を実現することができる。

【0050】

［電子部品内蔵基板の製造方法］
次に、第１実施形態に係る電子部品内蔵基板の製造方法について説明する。図３～図５は、第１実施形態に係る電子部品内蔵基板の製造工程を例示する図である。

【0051】

まず、図３（ａ）に示す工程では、基板１０を作製し、基板１０のパッド１４ｐ上に基板接続部材２０を搭載する。具体的には、前述のような所謂ガラスエポキシ基板等を用いた絶縁層１１を準備し、絶縁層１１の他方の面に配線層１４を形成する。次に、絶縁層１１に配線層１４の一方の面を露出するビアホール１１ｘを形成し、更に絶縁層１１の一方の面に配線層１２を形成する。配線層１２と配線層１４とは、絶縁層１１を介して、電気的に接続される。

【0052】

ビアホール１１ｘを形成後、デスミア処理を行い、ビアホール１１ｘの底部に露出する配線層１４の表面に付着した樹脂残渣を除去することが好ましい。ビアホール１１ｘは、例えば、ＣＯ_２レーザ等を用いたレーザ加工法により形成できる。配線層１２及び１４は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。例えば、銅めっき等で配線層１２及び１４を形成できる。

【0053】

次に、絶縁層１１の一方の面に配線層１２を被覆するソルダーレジスト層１３を、絶縁層１１の他方の面に配線層１４を被覆するソルダーレジスト層１５を形成する。ソルダーレジスト層１３は、例えば、液状又はペースト状の感光性のエポキシ系樹脂等の絶縁性樹脂を、配線層１２を被覆するように絶縁層１１の一方の面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。

【0054】

同様に、ソルダーレジスト層１５は、例えば、液状又はペースト状の感光性のエポキシ系樹脂等の絶縁性樹脂を、配線層１４を被覆するように絶縁層１１の他方の面に同様の方法で塗布することにより形成できる。或いは、液状又はペースト状の樹脂の塗布に代えて、例えば、フィルム状の感光性のエポキシ系樹脂等の絶縁性樹脂をラミネートしてもよい。

【0055】

そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層１３及び１５に開口部１３ｘ及び１５ｘを形成し、パッド１２ｐ及び１４ｐを形成する（フォトリソグラフィ法）。これにより、基板１０が完成する。なお、開口部１３ｘ及び１５ｘは、レーザ加工法やブラスト処理により形成してもよい。開口部１３ｘ及び１５ｘの各々の平面形状は、例えば、円形状とすることができる。開口部１３ｘ及び１５ｘの各々の直径は、接続対象に合わせて任意に設計できる。

【0056】

次に、基板１０のソルダーレジスト層１５の開口部１５ｘ内に露出するパッド１４ｐ上に基板接続部材２０を載置する。そして、所定の温度に加熱し、基板接続部材２０を構成する導電材料２２を溶融させ、その後硬化させて、パッド１４ｐと接合する。基板接続部材２０を構成するコア２１の一部は、パッド１４ｐと接する。なお、基板接続部材２０は、例えば、ペリフェラル状に配置される。

【0057】

次に、図３（ｂ）に示す工程では、パッド３４ｐと、複数のパッド３４ｑと、パッド３４ｐ及び各々のパッド３４ｑの少なくとも一部分を露出する開口部３５ｘを備えたソルダーレジスト層３５とを有する基板３０を準備する。具体的には、前述のような所謂ガラスエポキシ基板等を用いた絶縁層３１を準備し、絶縁層３１の一方の面に配線層３２を形成する。次に、絶縁層３１に配線層３２の他方の面を露出するビアホール３１ｘを形成し、更に絶縁層３１の他方の面に配線層３６を形成する。配線層３２と配線層３６とは、絶縁層３１を介して、電気的に接続される。

【0058】

ビアホール３１ｘを形成後、デスミア処理を行い、ビアホール３１ｘの底部に露出する配線層３２の表面に付着した樹脂残渣を除去することが好ましい。ビアホール３１ｘは、例えば、ＣＯ_２レーザ等を用いたレーザ加工法により形成できる。配線層３２及び３６は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。

【0059】

次に、絶縁層３１の一方の面に配線層３２を覆うように熱硬化性のエポキシ系樹脂等の絶縁性樹脂フィルムをラミネートし、絶縁層３３を形成する。或いは、熱硬化性のエポキシ系樹脂等の絶縁性樹脂フィルムのラミネートに代えて、液状又はペースト状の熱硬化性のエポキシ系樹脂等の絶縁性樹脂を塗布後、硬化させて絶縁層３３を形成してもよい。

【0060】

次に、絶縁層３３に、絶縁層３３を貫通し配線層３２の一方の面を露出させるビアホール３３ｘを形成する。ビアホール３３ｘは、例えば、ＣＯ_２レーザ等を用いたレーザ加工法により形成できる。ビアホール３３ｘを形成後、デスミア処理を行い、ビアホール３３ｘの底部に露出する配線層３２の表面に付着した樹脂残渣を除去することが好ましい。

【0061】

次に、絶縁層３３の一方の側に配線層３４を形成する。配線層３４は、ビアホール３３ｘ内に充填されたビア配線、及び絶縁層３３の一方の面に形成された配線パターンを含んで構成される。配線層３４は、ビアホール３３ｘの底部に露出した配線層３２と電気的に接続される。配線層３４は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。

【0062】

次に、基板１０のソルダーレジスト層１３等と同様にして、絶縁層３３の一方の面に配線層３４を被覆するソルダーレジスト層３５を、絶縁層３１の他方の面に配線層３６を被覆するソルダーレジスト層３７を形成する。そして、基板１０の開口部１３ｘ等と同様にして、ソルダーレジスト層３５及び３７に開口部３５ｘ及び３７ｘを形成し、パッド３４ｐ及び３６ｐを形成する（フォトリソグラフィ法）。これにより、基板３０が完成する。

【0063】

次に、図３（ｃ）に示す工程では、接合部４０を介して半導体チップ５０の電極５２がパッド３４ｑと接合されるように、基板３０上に半導体チップ５０を実装する。具体的には、まず、基板３０のパッド３４ｑに接合部４０を形成する。例えば、パッド３４ｑ上に、ペースト状のはんだ材料を塗布して接合部４０を形成する。そして、半導体集積回路を備えたチップ本体５１の回路形成面側に電極５２が形成された半導体チップ５０を準備し、例えば、半導体チップ５０の背面をピックアップ治具の下面に装着する。そして、下面に半導体チップ５０を装着したピックアップ治具を基板３０の上部に移動させ、半導体チップ５０の電極５２と接合部４０とを位置合わせし、基板３０上に半導体チップ５０を配置する。ピックアップ治具を半導体チップ５０から取り外した後、リフロー等により接合部４０を加熱して溶融し、その後凝固させる。これにより、半導体チップ５０の電極５２は、接合部４０を介して、基板３０のパッド３４ｑと電気的に接続される。

【0064】

次に、図４（ａ）から図５（ａ）に示す工程では、基板接続部材２０がパッド３４ｐと対応する位置に来るように基板３０上に半導体チップ５０を挟んで基板１０を積層し、基板１０と基板３０とを基板接続部材２０を介して電気的に接続する。具体的には、まず、図４（ａ）に示すように、ヒータを内蔵する第１金型５１０上に半導体チップ５０を搭載した基板３０を載置する。次に、図４（ｂ）に示すように、ヒータを内蔵する第２金型５２０上に基板接続部材２０を搭載した基板１０を搭載した後、上下を反転させて、第１金型５１０上に載置された基板３０と位置合わせする。

【0065】

次に、図５（ａ）に示すように、ＴＣＢ（Thermal Compression Bonding）法により、基板１０と基板３０とを接合する。まず、第１金型５１０と第２金型５２０との間隔を調整し、第１金型５１０と第２金型５２０との間に基板１０と基板３０の積層体を保持すると共に、基板１０を基板３０側に所定の圧力で加圧し、積層体を加圧する。そして、積層体を加圧した状態で、第１金型５１０及び第２金型５２０をヒータで加熱する。これにより、第１金型５１０からの熱が基板１０を介して基板接続部材２０に伝わると共に、第２金型５２０からの熱が基板３０を介して基板接続部材２０に伝わり、基板接続部材２０の導電材料２２が溶融する。なお、ヒータによる加熱温度は、導電材料２２が溶融する温度以上であればよく、例えば、２５０℃程度とすることができる。

【0066】

その後、導電材料２２が凝固することにより、基板接続部材２０を構成するコア２１の上側は基板１０のパッド１４ｐと接合され、下側は基板３０のパッド３４ｐと接合される。すなわち、基板１０と基板３０とが基板接続部材２０を介して電気的に接続される。又、基板接続部材２０のコア２１により、基板１０と基板３０との間に所定の間隔が確保される。この工程では、第１金型５１０と第２金型５２０により基板１０を基板３０側に加圧しているため、加熱により基板１０や基板３０が膨張しても、基板１０と基板３０との間隔がずれることを抑制できる。その結果、基板１０と基板３０との間隔をコア２１で決まる所望の値にした状態で両者を接合できる。

【0067】

次に、図５（ｂ）に示す工程では、基板接続部材２０及び半導体チップ５０を封止するように、基板１０と基板３０との間にモールド樹脂６０を充填する。モールド樹脂６０は、半導体チップ５０を被覆すると共に、半導体チップ５０と基板３０との間にも充填され、接合部４０及び電極５２を被覆する。モールド樹脂６０としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。モールド樹脂６０は、例えば、封止金型を用いたトランスファーモールド法により形成できる。

【0068】

このように、モールド樹脂６０を半導体チップ５０と基板３０との間にも充填することにより、別途の工程を設けて半導体チップ５０と基板３０との間にアンダーフィル樹脂等を充填しなくてよいため、電子部品内蔵基板１の製造工程を簡略化できる。

【0069】

以上の工程で、電子部品内蔵基板１が完成する。必要に応じ、パッド３６ｐにはんだボール等の外部接続端子を形成してもよい。

【0070】

ところで、図５（ａ）に示す工程（ＴＣＢ工程）において、第１金型５１０と第２金型５２０により基板１０及び３０を加熱するため、基板１０及び３０は熱膨張する。一方、このときの熱は、半導体チップ５０までは伝わりにくいため、接合部４０の半導体チップ５０は熱膨張せず基板３０側のみが熱膨張する。また、接合部４０の近傍は基板１０と基板３０との間に露出しており、この時点では樹脂等の保護材により保護されていない。そのため、パッド３４ｑと接合部４０との接続部分に大きな熱ストレスがかかる。外周部に配置されたパッド３４ｑと接合部４０との接続部分に大きな熱ストレスがかかり、特に４つの隅部のパッド３４ｑと接合部４０との接続部分に大きな熱ストレスがかかる。しかし、基板３０では４つの隅部のパッド３４ｑをＮＳＭＤ構造としてパッド３４ｑと接合部４０との接合強度を高くしているため、接合部４０が破断することなく、基板３０と半導体チップ５０との高い信頼性で接合することができる。

【0071】

〈第１実施形態の変形例１〉
第１実施形態の変形例１では、ＮＳＭＤ構造のパッドの配置が第１実施形態とは異なる例を示す。なお、第１実施形態の変形例１において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。

【0072】

図６は、第１実施形態の変形例１に係る電子部品内蔵基板の半導体チップ近傍の部分拡大図であり、図６（ａ）は断面図（図６（ｂ）のＢ－Ｂ断面）、図６（ｂ）は平面図である。ただし、図６では、説明に必要な部分のみを図示している。

【0073】

図６を参照すると、第１実施形態の変形例１に係る電子部品内蔵基板では、すべての最外周パッドは、ＮＳＭＤ構造である。図５（ａ）に示す工程（ＴＣＢ工程）では、特に４つの隅部のパッド３４ｑと接合部４０との接続部分に大きな熱ストレスがかかるが、４つの隅部以外の最外周に位置するパッド３４ｑと接合部４０との接続部分にも比較的大きな熱ストレスがかかる。そのため、最外周に位置するパッド３４ｑのすべてをＮＳＭＤ構造とすることにより、基板３０と半導体チップ５０とをより高い信頼性で接合することができる。

【0074】

なお、必ずしも、すべての最外周パッドをＮＳＭＤ構造にしなくてもよく、４つの隅部以外に配置された最外周パッドのうち、少なくとも１つの最外周パッドをＮＳＭＤ構造にしてもよい。この場合も、基板３０と半導体チップ５０とをより高い信頼性で接合することができる。

【0075】

以上、好ましい実施形態及びその変形例について詳説したが、上述した実施形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態及びその変形例に種々の変形及び置換を加えることができる。

【0076】

例えば、第１基板や第２基板として、より多層の配線層や絶縁層が形成されたビルドアップ基板等を用いてもかまわない。その際、コアレスのビルドアップ基板を用いてもかまわないし、コア有のビルドアップ基板を用いてもかまわない。また、第１基板として、リードフレームを用いてもかまわない。

【符号の説明】

【0077】

１ 電子部品内蔵基板
１０、３０ 基板
１１、３１、３３ 絶縁層
１１ｘ、３１ｘ、３３ｘ ビアホール
１２、１４、３２、３４、３６ 配線層
１２ｐ、１４ｐ、３４ｐ、３４ｑ、３６ｐ パッド
１３、１５、３５、３７ ソルダーレジスト層
１３ｘ、１５ｘ、１５ｙ、３５ｘ、３７ｘ 開口部
２０ 基板接続部材
２１ コア
２２ 導電材料
４０ 接合部
５０ 半導体チップ
５１ チップ本体
５２ 電極
６０ モールド樹脂

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】