(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023125792
(43)【公開日】2023-09-07
(54)【発明の名称】接続構造体、半導体装置及び接続構造体の製造方法
(51)【国際特許分類】
H01L 21/60 20060101AFI20230831BHJP
【FI】
H01L21/60 311S
【審査請求】未請求
【請求項の数】10
【出願形態】OL
(21)【出願番号】P 2022030088
(22)【出願日】2022-02-28
(71)【出願人】
【識別番号】000190688
【氏名又は名称】新光電気工業株式会社
(71)【出願人】
【識別番号】504180239
【氏名又は名称】国立大学法人信州大学
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】相澤 光浩
(72)【発明者】
【氏名】新井 進
【テーマコード(参考)】
5F044
【Fターム(参考)】
5F044KK01
5F044KK16
5F044LL00
5F044QQ03
(57)【要約】
【課題】隣接する接続端子同士のショートを抑制できる接続構造体及び半導体装置を提供する。
【解決手段】半導体装置10は、第1対向面31を有する第1接続端子30と、第1対向面31に形成された第1粗面化銅金属膜40と、第1対向面31と対向する第2対向面61を有する第2接続端子60と、第2対向面61に形成されるとともに、第1粗面化銅金属膜40と接合された第2粗面化銅金属膜70とを有する。第1粗面化銅金属膜40は、銅からなる第1析出物41が第1対向面31上に交錯して重なり合う構造を有する。第2粗面化銅金属膜70は、銅からなる第2析出物71が第2対向面61上に交錯して重なり合う構造を有する。第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分は、第1析出物41と第2析出物71とが重なり合う構造を有し、空隙を有している。
【選択図】
図3
【特許請求の範囲】
【請求項1】
第1対向面を有する第1接続端子と、
前記第1対向面に形成された第1粗面化銅金属膜と、
前記第1対向面と対向する第2対向面を有する第2接続端子と、
前記第2対向面に形成された第2粗面化銅金属膜と、を有し、
前記第1粗面化銅金属膜は、銅からなる第1析出物が前記第1対向面上に交錯して重なり合う構造を有し、
前記第2粗面化銅金属膜は、銅からなる第2析出物が前記第2対向面上に交錯して重なり合う構造を有し、
前記第1粗面化銅金属膜と前記第2粗面化銅金属膜との接合部分は、前記第1析出物と前記第2析出物とが重なり合う構造を有し、空隙を有している接続構造体。
【請求項2】
前記第1粗面化銅金属膜は、シート状の前記第1析出物が前記第1対向面上に交錯して重なり合う構造を有するとともに、シート状の前記第1析出物の間に空隙が形成された構造を有し、
前記第2粗面化銅金属膜は、シート状の前記第2析出物が前記第2対向面上に交錯して重なり合う構造を有するとともに、シート状の前記第2析出物の間に空隙が形成された構造を有する請求項1に記載の接続構造体。
【請求項3】
前記第1粗面化銅金属膜は、粒状の前記第1析出物が前記第1対向面上に交錯して重なり合う構造を有するとともに、粒状の前記第1析出物の間に空隙が形成された構造を有し、
前記第2粗面化銅金属膜は、粒状の前記第2析出物が前記第2対向面上に交錯して重なり合う構造を有するとともに、粒状の前記第2析出物の間に空隙が形成された構造を有する請求項1に記載の接続構造体。
【請求項4】
前記第1粗面化銅金属膜は、前記第1粗面化銅金属膜の厚さ方向において、前記第1対向面に近づくに連れて前記第1析出物の密度が高くなるように形成されており、
前記第2粗面化銅金属膜は、前記第2粗面化銅金属膜の厚さ方向において、前記第2対向面に近づくに連れて前記第2析出物の密度が高くなるように形成されている請求項1から請求項3のいずれか1項に記載の接続構造体。
【請求項5】
前記第1粗面化銅金属膜と前記第2粗面化銅金属膜との接合部分における空隙率は、前記第1粗面化銅金属膜の内部における空隙率よりも高く、且つ前記第2粗面化銅金属膜の内部における空隙率よりも高い請求項1から請求項4のいずれか1項に記載の接続構造体。
【請求項6】
前記第1接続端子は、銅からなり、
前記第2接続端子は、銅からなる請求項1から請求項5のいずれか1項に記載の接続構造体。
【請求項7】
第1粗面化銅金属膜と、
前記第1粗面化銅金属膜と接合された第2粗面化銅金属膜と、を有し、
前記第1粗面化銅金属膜は、銅からなる第1析出物が交錯して重なり合う構造を有し、
前記第2粗面化銅金属膜は、銅からなる第2析出物が交錯して重なり合う構造を有し、
前記第1粗面化銅金属膜と前記第2粗面化銅金属膜との接合部分は、前記第1析出物と前記第2析出物とが重なり合う構造を有し、空隙を有している接続構造体。
【請求項8】
配線基板と、
前記配線基板に実装された半導体素子と、を有し、
前記配線基板は、
前記半導体素子と対向する第1対向面を有する第1接続端子と、
前記第1対向面に形成された第1粗面化銅金属膜と、を有し、
前記半導体素子は、
前記第1対向面と対向する第2対向面を有する第2接続端子と、
前記第2対向面に形成された第2粗面化銅金属膜と、を有し、
前記第1粗面化銅金属膜は、銅からなる第1析出物が前記第1対向面上に交錯して重なり合う構造を有し、
前記第2粗面化銅金属膜は、銅からなる第2析出物が前記第2対向面上に交錯して重なり合う構造を有し、
前記第1粗面化銅金属膜と前記第2粗面化銅金属膜との接合部分は、前記第1析出物と前記第2析出物とが重なり合う構造を有し、空隙を有している半導体装置。
【請求項9】
第1粗面化銅金属膜を有する配線基板と、
前記第1粗面化銅金属膜と接合された第2粗面化銅金属膜を有し、前記配線基板に実装された半導体素子と、を有し、
前記第1粗面化銅金属膜は、銅からなる第1析出物が交錯して重なり合う構造を有し、
前記第2粗面化銅金属膜は、銅からなる第2析出物が交錯して重なり合う構造を有し、
前記第1粗面化銅金属膜と前記第2粗面化銅金属膜との接合部分は、前記第1析出物と前記第2析出物とが重なり合う構造を有し、空隙を有している半導体装置。
【請求項10】
第1対向面を有する第1接続端子を形成する工程と、
電解銅めっき法により、銅からなる第1析出物が前記第1対向面上に交錯して重なり合う構造を有する第1粗面化銅金属膜を形成する工程と、
第2対向面を有する第2接続端子を形成する工程と、
電解銅めっき法により、銅からなる第2析出物が前記第2対向面上に交錯して重なり合う構造を有する第2粗面化銅金属膜を形成する工程と、
前記第1粗面化銅金属膜と前記第2粗面化銅金属膜とを重ね合わせた状態で加熱及び加圧することにより、前記第1粗面化銅金属膜と前記第2粗面化銅金属膜とを接合する工程と、を有し、
前記第1粗面化銅金属膜及び前記第2粗面化銅金属膜は、ポリアクリル酸を添加した電解銅めっき浴をめっき浴として使用する電解銅めっき法により形成され、
前記第1粗面化銅金属膜と前記第2粗面化銅金属膜との接合部分は、空隙を有した状態で前記第1析出物と前記第2析出物とが拡散接合される接続構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、接続構造体、半導体装置及び接続構造体の製造方法に関するものである。
【背景技術】
【0002】
従来、半導体素子の有する電極パッドと、配線基板の有する接続端子とをはんだ層によって接合した半導体装置が知られている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、近年では、半導体素子の高性能化に伴って配線基板の接続端子の狭ピッチ化が進められている。しかし、接続端子の狭ピッチ化が進むと、隣接するはんだ層同士がリフロー後にショートしやすくなる。隣接するはんだ層同士がショートすると、隣接する接続端子同士がショートするという問題が発生する。
【課題を解決するための手段】
【0005】
本発明の一観点によれば、第1対向面を有する第1接続端子と、前記第1対向面に形成された第1粗面化銅金属膜と、前記第1対向面と対向する第2対向面を有する第2接続端子と、前記第2対向面に形成された第2粗面化銅金属膜と、を有し、前記第1粗面化銅金属膜は、銅からなる第1析出物が前記第1対向面上に交錯して重なり合う構造を有し、前記第2粗面化銅金属膜は、銅からなる第2析出物が前記第2対向面上に交錯して重なり合う構造を有し、前記第1粗面化銅金属膜と前記第2粗面化銅金属膜との接合部分は、前記第1析出物と前記第2析出物とが重なり合う構造を有し、空隙を有している。
【発明の効果】
【0006】
本発明の一観点によれば、隣接する接続端子同士のショートを抑制できるという効果を奏する。
【図面の簡単な説明】
【0007】
【
図1】第1実施形態の半導体装置を示す概略断面図である。
【
図2】第1実施形態の半導体装置の一部を示す概略分解断面図である。
【
図3】第1実施形態の半導体装置の一部を示す概略断面図である。
【
図4】第1実施形態の半導体装置の製造方法を示す概略断面図である。
【
図5】第1実施形態の半導体装置の製造方法を示す概略断面図である。
【
図6】第1実施形態の半導体装置の製造方法を示す概略断面図である。
【
図7】第1実施形態の第1粗面化銅金属膜の表面を上方から観察した走査型電子顕微鏡写真である。
【
図8】第1実施形態の接続構造体の断面構造を観察した走査型イオン顕微鏡写真である。
【
図9】第2実施形態の半導体装置の一部を示す概略分解断面図である。
【
図10】第2実施形態の半導体装置の一部を示す概略断面図である。
【
図11】第2実施形態の第1粗面化銅金属膜の表面を上方から観察した走査型電子顕微鏡写真である。
【
図12】第2実施形態の接続構造体の断面構造を観察した走査型イオン顕微鏡写真である。
【
図13】第3実施形態の半導体装置を示す概略断面図である。
【
図14】第3実施形態の半導体装置の一部を示す概略分解断面図である。
【
図15】第3実施形態の半導体装置の一部を示す概略断面図である。
【
図16】変更例の半導体装置を示す概略断面図である。
【
図17】比較例の粗面構造を示す概略断面図である。
【
図18】比較例の半導体装置を示す概略断面図である。
【発明を実施するための形態】
【0008】
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率については各図面で異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。なお、本明細書において、「平面視」とは、対象物を
図1等の鉛直方向(図中上下方向)から見ることを言い、「平面形状」とは、対象物を
図1等の鉛直方向から見た形状のことを言う。本明細書における「上下方向」及び「左右方向」は、各図面において各部材を示す符号が正しく読める向きを正位置とした場合の方向である。また、本明細書における「平行」、「直交」や「垂直」は、厳密に平行、直交や垂直の場合のみでなく、本実施形態における作用効果を奏する範囲内で概ね平行、直交や垂直の場合も含まれる。
【0009】
(第1実施形態)
以下、
図1~
図8に従って第1実施形態を説明する。
(半導体装置10の全体構成)
図1に示すように、半導体装置10は、配線基板20と、1つ又は複数(ここでは、1つ)の半導体素子50と、外部接続端子80とを有している。
【0010】
(配線基板20の全体構成)
配線基板20は、例えば、基板本体21を有している。基板本体21の下面には、配線層22と、ソルダーレジスト層23とが順に積層されている。基板本体21の上面には、配線層24と、絶縁層25と、配線層26と、第1粗面化銅金属膜40とが順に積層されている。
【0011】
基板本体21としては、例えば、絶縁樹脂層と配線層とが交互に積層された配線構造体を用いることができる。配線構造体は、例えば、コア基板を有してもよいし、コア基板を有していなくてもよい。絶縁樹脂層の材料としては、例えば、熱硬化性の絶縁性樹脂を用いることができる。熱硬化性の絶縁性樹脂としては、例えば、エポキシ樹脂、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。また、絶縁樹脂層の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などの感光性樹脂を主成分とする絶縁性樹脂を用いることもできる。絶縁樹脂層は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
【0012】
基板本体21の配線層や配線層22,24の材料としては、例えば、銅(Cu)や銅合金を用いることができる。ソルダーレジスト層23の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などの感光性樹脂を主成分とする絶縁性樹脂を用いることができる。ソルダーレジスト層23は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
【0013】
(配線層22の構造)
配線層22は、基板本体21の下面に形成されている。配線層22は、配線基板20の最下層の配線層である。
【0014】
(ソルダーレジスト層23の構造)
ソルダーレジスト層23は、配線層22を被覆するように、基板本体21の下面に積層されている。ソルダーレジスト層23は、配線基板20の最外層(ここでは、最下層)の絶縁層である。
【0015】
ソルダーレジスト層23には、配線層22の下面の一部を外部接続用パッドP1として露出させるための複数の開口部23Xが形成されている。外部接続用パッドP1には、配線基板20をマザーボード等の実装基板に実装する際に使用される外部接続端子80が接続されている。
【0016】
開口部23Xの底部に露出する配線層22の下面には、必要に応じて、表面処理層が形成されている。表面処理層の例としては、金(Au)層、ニッケル(Ni)層/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni層/パラジウム(Pd)層/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)などを挙げることができる。表面処理層の他の例としては、Ni層/Pd層(Ni層とPd層をこの順番で積層した金属層)、Pd層/Au層(Pd層とAu層をこの順番で積層した金属層)などを挙げることができる。ここで、Au層はAu又はAu合金からなる金属層、Ni層はNi又はNi合金からなる金属層、Pd層はPd又はPd合金からなる金属層である。これらAu層、Ni層、Pd層としては、例えば、無電解めっき法により形成された金属層(無電解めっき層)や、電解めっき法により形成された金属層(電解めっき層)を用いることができる。また、表面処理層としては、開口部23Xに露出する配線層22の下面に、OSP(Organic Solderability Preservative)処理などの酸化防止処理を施して形成されるOSP膜を用いることができる。OSP膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。なお、配線層22の下面に表面処理層が形成されている場合には、その表面処理層が外部接続用パッドP1として機能する。
【0017】
本例では、配線層22の下面に外部接続端子80を設けるようにしたが、開口部23Xに露出する配線層22自体、又は配線層22の下面に表面処理層が形成されている場合にはその表面処理層自体を、外部接続端子としてもよい。
【0018】
(配線層24の構造)
配線層24は、基板本体21の上面に形成されている。配線層24は、例えば、基板本体21内の配線層や貫通電極を介して、配線層22と電気的に接続されている。
【0019】
(絶縁層25の構造)
絶縁層25は、配線層24の一部を被覆するように、基板本体21の上面に積層されている。絶縁層25は、配線基板20の最外層(ここでは、最上層)に設けられた最外絶縁層である。絶縁層25は、例えば、基板本体21で用いた絶縁樹脂層と同じ絶縁樹脂層とすることができる。また、絶縁層25としては、例えば、ソルダーレジスト層を用いることもできる。ソルダーレジスト層の材料としては、例えば、ソルダーレジスト層23と同様の材料を用いることができる。
【0020】
絶縁層25には、当該絶縁層25を厚さ方向(図中上下方向)に貫通して配線層24の上面の一部を露出する開口部25Xが形成されている。開口部25Xの平面形状は、任意の形状及び大きさに設定することができる。本例の開口部25Xの平面形状は、円形状に形成されている。本例の開口部25Xは、
図1において上側(絶縁層25の上面側)から下側(配線層24側)に向かうに連れて開口幅(開口径)が小さくなるテーパ状に形成されている。
【0021】
(配線層26の構造)
配線層26は、開口部25Xから露出された配線層24上に形成されている。配線層26は、例えば、開口部25X内に形成されたビア配線26Vと、ビア配線26Vを介して配線層24と電気的に接続されるとともに絶縁層25の上面に形成された第1接続端子30とを有している。第1接続端子30は、例えば、半導体素子50などの電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
【0022】
ビア配線26Vは、例えば、開口部25Xを充填するように形成されている。ビア配線26Vは、開口部25Xと同様の形状に形成されている。ビア配線26Vは、例えば、上面の直径が下面の直径よりも大径となる逆円錐台形状に形成されている。
【0023】
第1接続端子30は、例えば、絶縁層25の上面から上方に突出するように柱状に形成されている。第1接続端子30は、例えば、金属ポストである。本例の第1接続端子30は、円柱状に形成されている。第1接続端子30は、例えば、ビア配線26Vと一体に形成されている。第1接続端子30の平面形状は、任意の形状及び大きさに設定することができる。第1接続端子30の平面形状は、例えば、直径が15μm以上40μm以下の範囲の円形状とすることができる。第1接続端子30の厚さは、例えば、2μm以上50μm以下の範囲とすることができる。
【0024】
第1接続端子30は、半導体素子50と対向する第1対向面31(ここでは、上面)を有している。第1接続端子30の第1対向面31は、例えば、平面に形成されている。第1対向面31は、例えば、基板本体21の上面と平行に広がるように形成されている。第1対向面31は、例えば、凹凸の少ない平滑面である。
【0025】
ここで、本明細書における「対向」とは、面同士又は部材同士が互いに正面の位置にあることを指し、互いが完全に正面の位置にある場合だけでなく、互いが部分的に正面の位置にある場合を含む。また、本明細書における「対向」とは、2つの部分の間に、2つの部分とは別の部材が介在している場合と、2つの部分の間に何も介在していない場合の両方を含む。
【0026】
ビア配線26V及び第1接続端子30の材料としては、例えば、銅や銅合金を用いることができる。本例の第1接続端子30は、銅からなる。ビア配線26V及び第1接続端子30としては、例えば、無電解めっき法により形成された無電解めっき層や電解めっき法により形成された電解めっき層を用いることができる。
【0027】
(第1粗面化銅金属膜40の構造)
第1粗面化銅金属膜40は、第1接続端子30の第1対向面31に形成されている。第1粗面化銅金属膜40は、例えば、第1対向面31全面を被覆するように形成されている。第1粗面化銅金属膜40は、例えば、第1接続端子30の側面を露出するように形成されている。換言すると、第1粗面化銅金属膜40は、例えば、第1接続端子30の表面のうち第1対向面31のみを被覆するように形成されている。第1粗面化銅金属膜40の厚さ(膜厚)は、例えば、1μm以上5μm以下の範囲とすることができる。
【0028】
図2に示すように、第1粗面化銅金属膜40は、表面(上面及び側面、又は上面のみ)が粗面化されためっき膜である。第1粗面化銅金属膜40の表面は、微細な凹凸構造を有している。第1粗面化銅金属膜40は、第1接続端子30の第1対向面31上に、銅からなる第1析出物41が交錯して重なり合う構造を有している。第1粗面化銅金属膜40は、第1対向面31上に、銅からなる板状体の第1析出物41が交錯して重なり合う構造を有している。第1粗面化銅金属膜40は、電解銅めっき法により形成されためっき膜である。第1粗面化銅金属膜40は、例えば、銅のみのめっき膜からなる金属膜である。ここで、「銅からなる第1析出物41が交錯して重なり合う構造」とは、めっき金属である銅からなる多数の第1析出物41(電析物)がランダムな向きに交錯して重なり合い、金属膜(めっき膜)中に多数の空隙が形成された構造(ポーラス構造)のことである。なお、
図2は、半導体素子50が配線基板20に接合される前の状態における半導体装置10の一部の断面構造を示している。
【0029】
本実施形態の第1粗面化銅金属膜40は、銅からなるシート状(薄板状)の第1析出物41がさまざまな向きに折り重なる構造を有し、且つシート状の第1析出物41の間に空隙が形成された構造を有している。ここで、シート状の第1析出物41の厚さは、例えば、20nm以上100nm以下の範囲とすることができる。シート状の第1析出物41の厚さは、例えば、20nm以上50nm以下の範囲とすることがより好ましい。第1粗面化銅金属膜40は、シート状の第1析出物41が多数の層状に積層された構造を有している。第1粗面化銅金属膜40は、ナノサイズの微細なシート状の第1析出物41がランダムな向きに交錯して多数の層状に折り重なって形成された三次元ナノ構造を有している。このような第1粗面化銅金属膜40は、第1粗面化銅金属膜40の厚さ方向の全体にわたって、シート状の第1析出物41が緻密に折り重なって内部に多数の空隙が設けられた構造に形成されている。すなわち、第1粗面化銅金属膜40は、厚さ方向の全体にわたって、多数の微細な空隙が内部に設けられた構造を有している。第1粗面化銅金属膜40では、例えば、厚さ方向において第1析出物41の密度が異なっている。換言すると、第1粗面化銅金属膜40では、例えば、厚さ方向において空隙率が異なっている。例えば、第1粗面化銅金属膜40では、厚さ方向において、第1対向面31に近づくに連れて第1析出物41の密度が高くなっている、つまり第1対向面31に近づくに連れて空隙率が低くなっている。なお、第1粗面化銅金属膜40全体における空隙率は、例えば、8%以上20%以下の範囲とすることができる。
【0030】
このように、第1粗面化銅金属膜40は、多数の第1析出物41が交錯して重なり合う構造を有することで、表面に凹凸を有するとともに厚さ方向に多数の空隙を有する粗面構造を有している。このような第1粗面化銅金属膜40における粗面構造は、一般的な粗化処理、例えば薬液による粗化処理や物理的な加工によって形成される粗面構造とは異なる。なお、一般的な粗化処理としては、例えば、黒化処理、エッチング処理やブラスト処理などが挙げられる。
【0031】
詳述すると、
図17に示すように、第1接続端子30に対して一般的な粗化処理を施して形成される粗面構造100は、第1接続端子30の表面のみに凹凸が形成された構造になる。粗面構造100は、厚さ方向及び幅方向(つまり、厚さ方向と直交する方向)全体において、粗面構造100の内部の銅の析出物の密度は高い。このような粗面構造100は、
図2に示したような第1析出物41が交錯して重なり合う構造を有しておらず、厚さ方向及び金属膜の内部に空隙を有していない。そして、粗面構造100には、厚さ方向において空隙率が異なる構造はない。
【0032】
図2に示すように、第1粗面化銅金属膜40は、第1接続端子30の第1対向面31に接合されている。ここで、第1接続端子30と第1粗面化銅金属膜40との界面(接合界面)には、金属間化合物が形成されていない。すなわち、銅からなる第1接続端子30と銅からなる第1粗面化銅金属膜40とは、銅以外の材料からなる他の部材を介さずに、互いに直接接合されている。第1粗面化銅金属膜40は、第1接続端子30と一体化されている。なお、各図面では、第1接続端子30及び第1粗面化銅金属膜40を判り易くするため、それら第1接続端子30と第1粗面化銅金属膜40とを実線にて区別している。実際には、第1接続端子30と第1粗面化銅金属膜40との界面は消失していることがあり、境界は明確ではないことがある。
【0033】
(半導体素子50の構成)
図1に示すように、半導体素子50は、半導体素子50の回路形成面(ここでは、下面)に形成された複数の第2接続端子60と、第2粗面化銅金属膜70とを有している。半導体素子50は、配線基板20にフリップチップ実装されている。具体的には、半導体素子50の第2接続端子60は、配線基板20の第1接続端子30に電気的に接続されている。第2接続端子60は、第2粗面化銅金属膜70及び第1粗面化銅金属膜40を介して第1接続端子30に電気的に接続されている。これにより、半導体素子50は、第2接続端子60、第2粗面化銅金属膜70及び第1粗面化銅金属膜40を介して第1接続端子30と電気的に接続されている。
【0034】
半導体素子50としては、例えば、CPU(Central Processing Unit)チップやGPU(Graphics Processing Unit)チップなどのロジックチップを用いることができる。また、半導体素子50としては、例えば、DRAM(Dynamic Random Access Memory)チップ、SRAM(Static Random Access Memory)チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板20に複数の半導体素子50を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板20に搭載するようにしてもよい。
【0035】
(第2接続端子60の構造)
複数の第2接続端子60は、複数の第1接続端子30にそれぞれ対向するように設けられている。第2接続端子60は、例えば、半導体素子50の回路形成面から下方に突出するように柱状に形成されている。第2接続端子60は、例えば、金属ポストである。本例の第2接続端子60は、円柱状に形成されている。第2接続端子60の平面形状は、任意の形状及び大きさに設定することができる。第2接続端子60の平面形状は、例えば、直径が15μm以上40μm以下の範囲の円形状とすることができる。第2接続端子60の厚さは、例えば、2μm以上50μm以下の範囲とすることができる。
【0036】
第2接続端子60の材料としては、例えば、銅や銅合金を用いることができる。本例の第2接続端子60は、銅からなる。第2接続端子60としては、無電解めっき層や電解めっき層を用いることができる。
【0037】
第2接続端子60は、第1接続端子30の第1対向面31と対向する第2対向面61(ここでは、下面)を有している。第2接続端子60の第2対向面61は、例えば、平面に形成されている。第2対向面61は、例えば、半導体素子50の回路形成面と平行に広がるように形成されている。第2対向面61は、例えば、凹凸の少ない平滑面である。
【0038】
(第2粗面化銅金属膜70の構造)
第2粗面化銅金属膜70は、第2接続端子60の第2対向面61に形成されている。第2粗面化銅金属膜70は、例えば、第2対向面61全面を被覆するように形成されている。第2粗面化銅金属膜70は、例えば、第2接続端子60の側面を露出するように形成されている。換言すると、第2粗面化銅金属膜70は、例えば、第2接続端子60の表面のうち第2対向面61のみを被覆するように形成されている。第2粗面化銅金属膜70の厚さ(膜厚)は、例えば、1μm以上5μm以下の範囲とすることができる。
【0039】
図2に示すように、第2粗面化銅金属膜70は、第1粗面化銅金属膜40と同様の構造を有している。第2粗面化銅金属膜70は、表面(下面及び側面、又は下面のみ)が粗面化されためっき膜である。第2粗面化銅金属膜70の表面は、微細な凹凸構造を有している。第2粗面化銅金属膜70は、第2接続端子60の第2対向面61上に、銅からなる第2析出物71が交錯して重なり合う構造を有している。第2粗面化銅金属膜70は、第2対向面61上に、銅からなる板状体の第2析出物71が交錯して重なり合う構造を有している。第2粗面化銅金属膜70は、電解銅めっき法により形成されためっき膜である。第2粗面化銅金属膜70は、例えば、銅のみのめっき膜からなる金属膜である。ここで、「銅からなる第2析出物71が交錯して重なり合う構造」とは、めっき金属である銅からなる多数の第2析出物71(電析物)がランダムな向きに交錯して重なり合い、めっき膜中に多数の空隙が形成された構造のことである。
【0040】
本実施形態の第2粗面化銅金属膜70は、銅からなるシート状(薄板状)の第2析出物71がさまざまな向きに折り重なる構造を有し、且つシート状の第2析出物71の間に空隙が形成された構造を有している。ここで、シート状の第2析出物71の厚さは、例えば、20nm以上100nm以下の範囲とすることができる。シート状の第2析出物71の厚さは、例えば、20nm以上50nm以下の範囲とすることがより好ましい。第2粗面化銅金属膜70は、シート状の第2析出物71が多数の層状に積層された構造を有している。第2粗面化銅金属膜70は、第2粗面化銅金属膜70の厚さ方向の全体にわたって、シート状の第2析出物71が緻密に折り重なって内部に多数の空隙が設けられた構造に形成されている。第2粗面化銅金属膜70は、ナノサイズの微細なシート状の第2析出物71がランダムな向きに交錯して多数の層状に折り重なって形成された三次元ナノ構造を有している。このような第2粗面化銅金属膜70は、厚さ方向の全体にわたって、多数の微細な空隙が内部に設けられた構造に形成されている。第2粗面化銅金属膜70では、例えば、厚さ方向において第2析出物71の密度が異なっている。換言すると、第2粗面化銅金属膜70では、例えば、厚さ方向において空隙率が異なっている。例えば、第2粗面化銅金属膜70では、厚さ方向において、第2対向面61に近づくに連れて第2析出物71の密度が高くなっている、つまり第2対向面61に近づくに連れて空隙率が低くなっている。なお、第2粗面化銅金属膜70全体における空隙率は、例えば、8%以上20%以下の範囲とすることができる。
【0041】
このように、第2粗面化銅金属膜70は、多数の第2析出物71が交錯して重なり合う構造を有することで、表面に凹凸を有するとともに厚さ方向に多数の空隙を有する粗面構造を有している。
【0042】
第2粗面化銅金属膜70は、第2接続端子60の第2対向面61に接合されている。ここで、第2接続端子60と第2粗面化銅金属膜70との界面(接合界面)には、金属間化合物が形成されていない。すなわち、銅からなる第2接続端子60と銅からなる第2粗面化銅金属膜70とは、銅以外の材料からなる他の部材を介さずに、互いに直接接合されている。第2粗面化銅金属膜70は、第2接続端子60と一体化されている。なお、各図面では、第2接続端子60及び第2粗面化銅金属膜70を判り易くするため、それら第2接続端子60と第2粗面化銅金属膜70とを実線にて区別している。実際には、第2接続端子60と第2粗面化銅金属膜70との界面は消失していることがあり、境界は明確ではないことがある。
【0043】
図3に示すように、第2粗面化銅金属膜70は、第1粗面化銅金属膜40と接合されている。第2粗面化銅金属膜70は、例えば、第1粗面化銅金属膜40と焼結により拡散接合されている。第1粗面化銅金属膜40と第2粗面化銅金属膜70との界面(接合界面)には、金属間化合物が形成されていない。すなわち、銅からなる第1粗面化銅金属膜40と銅からなる第2粗面化銅金属膜70とは、銅以外の材料からなる他の部材を介さずに、互いに直接接合されている。
【0044】
第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分は、第1析出物41と第2析出物71とが重なり合う構造を有している。第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分では、例えば、第1析出物41と第2析出物71とが焼結により拡散接合されている。これにより、第1析出物41と第2析出物71とが一体化され、第1粗面化銅金属膜40と第2粗面化銅金属膜70とが一体化されている。第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分は、空隙を有した状態で第1析出物41と第2析出物71とが拡散接合された構造を有している。第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分における空隙率は、例えば、5%以上18%以下の範囲とすることができる。第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分における空隙率は、第1粗面化銅金属膜40の内部における空隙率よりも高く、且つ第2粗面化銅金属膜70の内部における空隙率よりも高い。換言すると、第1粗面化銅金属膜40と、第2粗面化銅金属膜70と、それら第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分とにおいては、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分が最も空隙率が高くなっている。なお、第1粗面化銅金属膜40では、厚さ方向において、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分から第1対向面31に近づくに連れて空隙率が低くなっている。また、第2粗面化銅金属膜70では、厚さ方向において、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分から第2対向面61に近づくに連れて空隙率が低くなっている。
【0045】
第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分は、例えば、第1接続端子30の側面よりも外方に突出していない。すなわち、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分は、平面方向(図中左右方向)において、接合金属部材(はんだ等)の余剰な部材が第1接続端子30の側面よりも外側に突出していない。ここで、平面方向は、例えば、第1粗面化銅金属膜40の厚さ方向と断面視で直交する方向である。第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分は、例えば、第2接続端子60の側面よりも外方に突出していない。これら第1粗面化銅金属膜40及び第2粗面化銅金属膜70により、第1接続端子30と第2接続端子60とが垂直に接合されている。
【0046】
以上説明した第1接続端子30と第1粗面化銅金属膜40と第2接続端子60と第2粗面化銅金属膜70とによって、接続構造体が構成されている。
(外部接続端子80の構造)
図1に示すように、外部接続端子80は、配線基板20の外部接続用パッドP1上に形成されている。外部接続端子80は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子80としては、例えば、はんだボールやリードピンを用いることができる。本実施形態では、外部接続端子80として、はんだボールを用いている。
【0047】
(半導体装置10の製造方法)
次に、
図4~
図6に従って、半導体装置10の製造方法について説明する。ここでは、接続構造体の製造方法について詳述する。なお、説明の便宜上、最終的に半導体装置10の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
【0048】
まず、
図4に示すように、基板本体21の下面に配線層22とソルダーレジスト層23とが形成され、基板本体21の上面に配線層24と絶縁層25と配線層26とが形成された配線基板20を準備する。この配線基板20は、公知の製造方法により製造することが可能であるため、ここでは詳細な説明を省略する。ビア配線26V及び第1接続端子30を有する配線層26は、例えば、セミアディティブ法によって形成することができる。具体的には、まず、開口部25Xの内面と開口部25Xの底部に露出する配線層24の上面と絶縁層25の上面とを被覆するシード層(図示略)を形成した後、シード層上に第1接続端子30の形状に対応した開口部を有するレジストパターン(図示略)を形成する。その後、レジストパターンをめっきマスクとした電解銅めっき法により、ビア配線26V及び第1接続端子30を形成する。また、
図4に示す工程では、回路形成面に第2接続端子60が形成された半導体素子50を準備する。
【0049】
続いて、
図5に示す工程では、配線層26の第1接続端子30の第1対向面31上に、第1粗面化銅金属膜40を形成する。第1粗面化銅金属膜40は、電解銅めっき法により形成することができる。第1粗面化銅金属膜40は、例えば、粗面化剤(添加剤)を添加した電解銅めっき浴をめっき浴として使用し、第1接続端子30等をめっき給電層に利用する電解銅めっき法により形成することができる。本工程の電解銅めっき法では、例えば、配線層26を形成する際に使用したレジストパターン(図示略)をめっきマスクとして利用することができる。また、電解銅めっき浴に添加する粗面化剤としては、ポリアクリル酸を用いることができる。ここで、第1粗面化銅金属膜40を所望の粗面構造、つまり銅からなる第1析出物41(
図2参照)が交錯して重なり合う構造に形成するためには、電解銅めっき法において使用するめっき浴の組成、電流密度や通電量を適切に調整する必要がある。以下に、第1粗面化銅金属膜40を形成する際のめっき条件の一例を説明する。具体的には、ポリアクリル酸を添加した電解銅めっき浴を使用する場合のめっき浴の組成及び電析条件は、次の通りである。
【0050】
(第1めっき条件)
[1]めっき浴組成
基本浴:
CuSO4・5H2O:0.85M
H2SO4:0.55M
添加剤:
ポリアクリル酸(分子量5000):3.0×10-4M
[2]電析条件
電流モード:電流規制法
通電量:4Ccm-2
電流密度:1Adm-2
温度:室温
攪拌:なし
アノード:Cu板
カソード:被めっき物(配線基板又は半導体素子)
このように、使用するめっき浴の組成や電析条件を適切に調整することにより、第1粗面化銅金属膜40を所望の粗面構造に形成することができる。
【0051】
図7は、上述の第1めっき条件を用いた電解銅めっき法により形成された第1粗面化銅金属膜40の表面を上方から観察した走査型電子顕微鏡(SEM:Scanning Electron Microscope)写真である。
図7のSEM像から、第1粗面化銅金属膜40は、シート状(薄板状又は板状体)の多数の第1析出物41がランダムに交錯して重なり合い、内部に空隙が形成された粗面構造に形成されていることが分かる。換言すると、
図7のSEM像から、上述の第1めっき条件を用いて電解銅めっき法を実施することにより、第1粗面化銅金属膜40を所望の粗面構造に形成できることを確認できた。
図7のSEM像における第1析出物41の厚さは、20nm以上100nm以下の範囲である。
【0052】
なお、上述しためっき条件(めっき浴の組成及び電析条件)は一例であり、第1粗面化銅金属膜40が所望の粗面構造になるように調整されるのであれば、その組成及び条件は特に限定されない。電解銅めっき法におけるポリアクリル酸の濃度、電流密度、通電量、めっき浴の浴温度等を調整することによって、第1粗面化銅金属膜40における第1析出物41の形状や密度を制御することができる。
【0053】
また、
図5に示す工程では、第2接続端子60の第2対向面61上に、第2粗面化銅金属膜70を形成する。第2粗面化銅金属膜70は、第1粗面化銅金属膜40の形成と同様に、ポリアクリル酸を添加した電解銅めっき浴を使用する電解銅めっき法により形成することができる。なお、本工程におけるめっき条件は、第1粗面化銅金属膜40の形成時の第1めっき条件と同じ条件に設定することができる。このような電解銅めっき法により形成された第2粗面化銅金属膜70は、
図7に示したSEM像と同様の粗面構造に形成される。
【0054】
次に、
図6に示す工程では、配線基板20の上方に、第2接続端子60及び第2粗面化銅金属膜70を有する半導体素子50を配置する。このとき、第1接続端子30と第2接続端子60とが互いに対向するように、配線基板20及び半導体素子50を配置する。そして、第1粗面化銅金属膜40上に、第2粗面化銅金属膜70を重ね合わせる。
【0055】
続いて、第1粗面化銅金属膜40と第2粗面化銅金属膜70とを接合する。本例では、第1粗面化銅金属膜40と第2粗面化銅金属膜70とを焼結により拡散接合する。本工程では、第1粗面化銅金属膜40上に第2粗面化銅金属膜70を重ね合わせた状態で、配線基板20及び半導体素子50を加熱及び加圧することにより接合を行う。加熱温度は、例えば、180℃以上250℃以下の範囲とすることができる。圧力は、例えば、8MPa以上15MPa以下の範囲とすることができる。加熱及び加圧処理の処理時間は、例えば、3分以上10分以下の範囲とすることができる。加熱及び加圧処理は、例えば、大気中で行うことができる。このような加熱及び加圧処理によって、第1粗面化銅金属膜40と第2粗面化銅金属膜70とが焼結により拡散接合する。具体的には、
図3に示すように、第1粗面化銅金属膜40の第1析出物41と第2粗面化銅金属膜70の第2析出物71とが焼結により拡散接合され、それら第1析出物41と第2析出物71とが一体化される。これにより、第1粗面化銅金属膜40と第2粗面化銅金属膜70とが接合されるとともに一体化される。
【0056】
図8は、加熱温度を200℃、圧力を10MPa、処理時間を5分に設定した加熱及び加圧処理により、第1粗面化銅金属膜40と第2粗面化銅金属膜70とを接合したときの接合部分の断面構造を観察した走査型イオン顕微鏡(SIM:Scanning Ion Microscope)写真である。
図8のSIM像から、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分では、空隙を有した状態で第1析出物41と第2析出物71とが接合されていることが分かる。そして、これら第1析出物41と第2析出物71との接合により、第1粗面化銅金属膜40と第2粗面化銅金属膜70とが接合されるとともに一体化されている。換言すると、
図8のSIM像から、加熱温度を200℃、圧力を10MPa、処理時間を5分に設定した加熱及び加圧処理により、第1粗面化銅金属膜40と第2粗面化銅金属膜70とを接合できることを確認できた。このように、本工程の加熱及び加圧処理では、比較的低い温度(200℃程度)により第1粗面化銅金属膜40と第2粗面化銅金属膜70とを接合することができる。これは、第1粗面化銅金属膜40及び第2粗面化銅金属膜70がそれぞれ、厚さ数十nmのシート状の第1析出物41及び第2析出物71により構成されている、つまりナノサイズの微細な析出物によって構成されているためと考えられる。ナノサイズの第1析出物41及び第2析出物71では表面の反応性が高くなるため、本来の融点よりも低い温度であっても、粒子界面における拡散が進行して焼結することが可能になる。これにより、第1析出物41と第2析出物71とでは低温での焼結が可能になると考えられる。
【0057】
これに対し、一般的な粗化処理で生成された粗面構造、つまり
図17に示したような粗面構造100は、表面に凹凸が形成された構造を有するのみで、析出物が交錯して重なり合う構造を有しておらず、ナノサイズの金属粒子を有していない。このため、2つの粗面構造100を重ね合わせた状態で上述した条件と同様の条件で加熱及び加圧処理を行ったとしても、2つの粗面構造100同士を接合することはできない。なお、本発明者らは、重ね合わせた2つの粗面構造100を250℃程度に加熱しながら15MPaの圧力で10分間加圧した場合に、2つの粗面構造100同士が接合されなかったことを実験で確認した。
【0058】
また、
図18に示すように、銅からなる接続端子110の平滑面111と銅からなる接続端子120の平滑面121とでは、加熱及び加圧処理を実施することにより平滑面111,121同士を拡散接合することが可能である。しかし、平滑面111,121同士を拡散接合するためには、重ね合わせた平滑面111,121を500℃~900℃程度の高温に加熱する必要がある。このため、半導体素子50の実装時に平滑面111,121同士を拡散接合する場合には、半導体素子50が500℃以上の高温に曝されるという問題がある。
【0059】
これに対し、
図6に示した第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合工程では、平滑面111,121(
図18参照)同士を接合する場合の加熱温度よりも低い温度、つまり200℃程度の温度で処理することができる。これにより、半導体素子50の実装時の温度を低くできるため、半導体素子50が高温に曝されることを抑制でき、半導体素子50における熱ストレスを低減することができる。
【0060】
なお、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合工程の前に、必要に応じて、第1粗面化銅金属膜40の表面及び第2粗面化銅金属膜70の表面に、プラズマ処理を施すようにしてもよい。プラズマ処理を施すことにより、第1粗面化銅金属膜40の表面及び第2粗面化銅金属膜70の表面に酸化膜が形成されている場合であっても、その酸化膜を除去することができる。これにより、第1粗面化銅金属膜40と第2粗面化銅金属膜70との焼結性を高めることができる。
【0061】
以上説明した工程により、半導体素子50を配線基板20に実装することができる。その後、外部接続用パッドP1上に、
図1に示した外部接続端子80を形成する。これにより、
図1に示した半導体装置10を製造することができる。
【0062】
次に、本実施形態の作用効果を説明する。
(1)第1接続端子30の第1対向面31に第1粗面化銅金属膜40を形成するとともに、第2接続端子60の第2対向面61に第2粗面化銅金属膜70を形成した。そして、第1粗面化銅金属膜40と第2粗面化銅金属膜70とを接合するようにした。この構成によれば、第1粗面化銅金属膜40と第2粗面化銅金属膜70とが接合されることにより、それら第1粗面化銅金属膜40及び第2粗面化銅金属膜70を介して第1接続端子30と第2接続端子60とを接合することができる。すなわち、第1粗面化銅金属膜40及び第2粗面化銅金属膜70によって、第1接続端子30と第2接続端子60とを接合することができる。このような第1粗面化銅金属膜40及び第2粗面化銅金属膜70は、はんだ層に比べて、平面方向に広がることを抑制できる。このため、第1接続端子30と第2接続端子60とをはんだ層により接合する場合に比べて、接合部分が平面方向に広がることを抑制できる。この結果、第1接続端子30の狭ピッチ化が進んだ場合であっても、隣接する第1接続端子30同士がショートすることを好適に抑制できる。換言すると、隣接する第1接続端子30を狭ピッチに設計することができる。
【0063】
(2)第1粗面化銅金属膜40及び第2粗面化銅金属膜70は共に銅からなる。このため、第1接続端子30と第2接続端子60とを接合する接合部分を銅により構成することができる。これにより、第1接続端子30と第2接続端子60とをはんだ層により接合する場合に比べて、第1接続端子30と第2接続端子60との接合部分における電気抵抗を低くすることができる。
【0064】
(3)第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分は、第1析出物41と第2析出物71とが重なり合う構造を有している。そして、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分は、空隙を有した状態で第1析出物41と第2析出物71とが接合された構造を有している。この構成によれば、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分に空隙が設けられることにより、その接合部分における第1析出物41及び第2析出物71が変形しやすくなる。このため、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分にかかる応力を緩和させやすい。これにより、応力に起因して第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分にクラック等が発生することを好適に抑制できる。この結果、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接続信頼性を向上させることができる。
【0065】
(4)第1粗面化銅金属膜40は、厚さ数十nmのシート状の第1析出物41が第1対向面31上に交錯して重なり合う構造を有するとともに、シート状の第1析出物41の間に空隙が形成された構造を有する。第2粗面化銅金属膜70は、厚さ数十nmのシート状の第2析出物71が第2対向面61上に交錯して重なり合う構造を有するとともに、シート状の第2析出物71の間に空隙が形成された構造を有する。このように、第1粗面化銅金属膜40及び第2粗面化銅金属膜70が共にナノサイズの多数の金属粒子によって構成されている。これにより、第1析出物41の表面及び第2析出物71の表面の反応性を高めることができ、第1析出物41及び第2析出物71における焼結性を高めることができる。このため、第1析出物41と第2析出物71とを低温で焼結させることができる。この結果、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合時、つまり半導体素子50の実装時における温度を低くできる。したがって、半導体素子50が高温に曝されることを抑制でき、半導体素子50における熱ストレスを低減することができる。
【0066】
(5)第1接続端子30が銅からなり、第2接続端子60が銅からなる。この構成によれば、第1接続端子30と第1粗面化銅金属膜40と第2接続端子60と第2粗面化銅金属膜70とが全て銅からなる。このため、第1接続端子30と第1粗面化銅金属膜40と第2接続端子60と第2粗面化銅金属膜70とは、単一の金属、つまり銅のみによって接続されている。したがって、第1接続端子30と第1粗面化銅金属膜40と第2接続端子60と第2粗面化銅金属膜70とのそれぞれの界面に金属間化合物が形成されない。これにより、金属間化合物の生成に起因するカーケンダルボイドの発生を好適に抑制できる。さらに、カーケンダルボイドに起因する破断等の問題の発生を好適に抑制できる。換言すると、第1接続端子30と第2接続端子60との接続信頼性を向上させることができる。ひいては、半導体素子50の実装信頼性を向上させることができる。
【0067】
(第2実施形態)
以下、
図9~
図12に従って第2実施形態を説明する。この実施形態の半導体装置は、第1粗面化銅金属膜及び第2粗面化銅金属膜における粗面構造が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。先の
図1~
図8に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。なお、
図9は、配線基板20に半導体素子50が実装される前の状態における接続構造体の断面構造を示している。
【0068】
図9及び
図10に示すように、半導体装置10は、第1接続端子30と第1接続端子30の第1対向面31に形成された第1粗面化銅金属膜45とを有する配線基板20を有している。すなわち、本実施形態の配線基板20では、
図1に示した第1粗面化銅金属膜40の代わりに、第1粗面化銅金属膜45が第1対向面31上に形成されている。半導体装置10は、第2接続端子60と第2接続端子60の第2対向面61に形成された第2粗面化銅金属膜75とを有する半導体素子50を有している。すなわち、本実施形態の半導体素子50では、
図1に示した第2粗面化銅金属膜70の代わりに、第2粗面化銅金属膜75が第2対向面61上に形成されている。
【0069】
(第1粗面化銅金属膜45の構造)
図9に示すように、第1粗面化銅金属膜45は、例えば、第1対向面31全面を被覆するように形成されている。第1粗面化銅金属膜45は、第1対向面31に直接接合されている。第1粗面化銅金属膜45は、第1接続端子30と一体化されている。なお、各図面では、第1接続端子30及び第1粗面化銅金属膜45を判り易くするため、それら第1接続端子30と第1粗面化銅金属膜45とを実線にて区別している。実際には、第1接続端子30と第1粗面化銅金属膜45との界面は消失していることがあり、境界は明確ではないことがある。なお、第1粗面化銅金属膜45の厚さ(膜厚)は、例えば、0.5μm以上2μm以下の範囲とすることができる。
【0070】
第1粗面化銅金属膜45の表面(上面及び側面、又は上面のみ)は、微細な凹凸構造を有している。第1粗面化銅金属膜45は、第1接続端子30の第1対向面31上に、めっき金属である銅からなる粒状の第1析出物46が交錯して重なり合う構造を有している。第1粗面化銅金属膜45は、粒状の第1析出物46の間に空隙が形成された構造を有している。第1粗面化銅金属膜45は、電解銅めっき法により形成されためっき膜である。第1粗面化銅金属膜45は、例えば、銅のみのめっき膜からなる金属膜である。
【0071】
粒状の第1析出物46は、例えば、球状に形成されている。ここで、粒状の第1析出物46の粒径は、例えば、20nm以上100nm以下の範囲とすることができる。粒状の第1析出物46の粒径は、例えば、20nm以上50nm以下の範囲とすることがより好ましい。第1粗面化銅金属膜45は、粒状の第1析出物46が多数の層状に積層された構造を有している。第1粗面化銅金属膜45は、ナノサイズの微細な粒状の第1析出物46がランダムな向きに交錯して多数の層状に折り重なって形成された三次元ナノ構造を有している。このような第1粗面化銅金属膜45は、第1粗面化銅金属膜45の厚さ方向の全体にわたって、粒状の第1析出物46が緻密に折り重なって内部に多数の空隙が設けられた構造に形成されている。すなわち、第1粗面化銅金属膜45は、厚さ方向の全体にわたって、多数の微細な空隙が内部に設けられた構造を有している。第1粗面化銅金属膜45では、例えば、厚さ方向において第1析出物46の密度が異なっている。例えば、第1粗面化銅金属膜45では、厚さ方向において、第1対向面31に近づくに連れて第1析出物46の密度が高くなっている。なお、第1粗面化銅金属膜45全体における空隙率は、例えば、10%以上25%以下の範囲とすることができる。
【0072】
このように、第1粗面化銅金属膜45は、多数の粒状の第1析出物46が交錯して重なり合う構造を有することで、表面に凹凸を有するとともに厚さ方向に多数の空隙を有する粗面構造を有している。
【0073】
(第2粗面化銅金属膜75の構造)
第2粗面化銅金属膜75は、例えば、第2対向面61全面を被覆するように形成されている。第2粗面化銅金属膜75は、第2対向面61に直接接合されている。第2粗面化銅金属膜75は、第2接続端子60と一体化されている。なお、各図面では、第2接続端子60及び第2粗面化銅金属膜75を判り易くするため、それら第2接続端子60と第2粗面化銅金属膜75とを実線にて区別している。実際には、第2接続端子60と第2粗面化銅金属膜75との界面は消失していることがあり、境界は明確ではないことがある。なお、第2粗面化銅金属膜75の厚さ(膜厚)は、例えば、0.5μm以上2μm以下の範囲とすることができる。
【0074】
第2粗面化銅金属膜75の表面(下面及び側面、又は下面のみ)は、微細な凹凸構造を有している。第2粗面化銅金属膜75は、第2接続端子60の第2対向面61上に、めっき金属である銅からなる粒状の第2析出物76が交錯して重なり合う構造を有している。第2粗面化銅金属膜75は、粒状の第2析出物76の間に空隙が形成された構造を有している。第2粗面化銅金属膜75は、電解銅めっき法により形成されためっき膜である。第2粗面化銅金属膜75は、例えば、銅のみのめっき膜からなる金属膜である。
【0075】
粒状の第2析出物76は、例えば、球状に形成されている。ここで、粒状の第2析出物76の粒径は、例えば、20nm以上100nm以下の範囲とすることができる。粒状の第2析出物76の粒径は、例えば、20nm以上50nm以下の範囲とすることがより好ましい。第2粗面化銅金属膜75は、粒状の第2析出物76が多数の層状に積層された構造を有している。第2粗面化銅金属膜75は、ナノサイズの微細な粒状の第2析出物76がランダムな向きに交錯して多数の層状に折り重なって形成された三次元ナノ構造を有している。このような第2粗面化銅金属膜75は、第2粗面化銅金属膜75の厚さ方向の全体にわたって、粒状の第2析出物76が緻密に折り重なって内部に多数の空隙が設けられた構造に形成されている。すなわち、第2粗面化銅金属膜75は、厚さ方向の全体にわたって、多数の微細な空隙が内部に設けられた構造を有している。第2粗面化銅金属膜75では、例えば、厚さ方向において第2析出物76の密度が異なっている。例えば、第2粗面化銅金属膜75では、厚さ方向において、第2対向面61に近づくに連れて第2析出物76の密度が高くなっている。なお、第2粗面化銅金属膜75全体における空隙率は、例えば、10%以上25%以下の範囲とすることができる。
【0076】
このように、第2粗面化銅金属膜75は、多数の粒状の第2析出物76が交錯して重なり合う構造を有することで、表面に凹凸を有するとともに厚さ方向に多数の空隙を有する粗面構造を有している。
【0077】
図10に示すように、第2粗面化銅金属膜75は、第1粗面化銅金属膜45と接合されている。第2粗面化銅金属膜75は、例えば、第1粗面化銅金属膜45と焼結により拡散接合されている。第1粗面化銅金属膜45と第2粗面化銅金属膜75との界面(接合界面)には、金属間化合物が形成されていない。すなわち、銅からなる第1粗面化銅金属膜45と銅からなる第2粗面化銅金属膜75とは、銅以外の材料からなる他の部材を介さずに、互いに直接接合されている。
【0078】
第1粗面化銅金属膜45と第2粗面化銅金属膜75との接合部分は、第1析出物46と第2析出物76とが重なり合う構造を有している。第1粗面化銅金属膜45と第2粗面化銅金属膜75との接合部分では、例えば、第1析出物46と第2析出物76とが焼結により拡散接合されている。これにより、第1析出物46と第2析出物76とが一体化され、第1粗面化銅金属膜45と第2粗面化銅金属膜75とが一体化されている。第1粗面化銅金属膜45と第2粗面化銅金属膜75との接合部分は、空隙を有した状態で第1析出物46と第2析出物76とが拡散接合された構造を有している。第1粗面化銅金属膜45と第2粗面化銅金属膜75との接合部分における空隙率は、例えば、7%以上20%以下の範囲とすることができる。第1粗面化銅金属膜45と第2粗面化銅金属膜75との接合部分における空隙率は、第1粗面化銅金属膜45の内部における空隙率よりも高く、且つ第2粗面化銅金属膜75の内部における空隙率よりも高い。換言すると、第1粗面化銅金属膜45と、第2粗面化銅金属膜75と、それら第1粗面化銅金属膜45と第2粗面化銅金属膜75との接合部分とにおいては、第1粗面化銅金属膜45と第2粗面化銅金属膜75との接合部分が最も空隙率が高くなっている。なお、第1粗面化銅金属膜45では、厚さ方向において、第1粗面化銅金属膜45と第2粗面化銅金属膜75との接合部分から第1対向面31に近づくに連れて空隙率が低くなっている。また、第2粗面化銅金属膜75では、厚さ方向において、第1粗面化銅金属膜45と第2粗面化銅金属膜75との接合部分から第2対向面61に近づくに連れて空隙率が低くなっている。
【0079】
第1粗面化銅金属膜45と第2粗面化銅金属膜75との接合部分は、例えば、第1接続端子30の側面及び第2接続端子60の側面よりも外方に突出していない。すなわち、第1粗面化銅金属膜45と第2粗面化銅金属膜75との接合部分は、平面方向において、接合金属部材(はんだ等)の余剰な部材が第1接続端子30の側面及び第2接続端子60の側面よりも外側に突出していない。これら第1粗面化銅金属膜45及び第2粗面化銅金属膜75により、第1接続端子30と第2接続端子60とが垂直に接合されている。
【0080】
以上説明した第1接続端子30と第1粗面化銅金属膜45と第2接続端子60と第2粗面化銅金属膜75とによって、本実施形態の接続構造体が構成されている。
(半導体装置10の製造方法)
次に、半導体装置10の製造方法について説明する。なお、本実施形態の製造方法は、
図5に示した工程のみが上記第1実施形態の製造方法と異なる。このため、以下の説明では、第1粗面化銅金属膜45及び第2粗面化銅金属膜75を形成する工程について詳述する。
【0081】
図9に示すように、第1粗面化銅金属膜45は、第1接続端子30の第1対向面31上に形成される。第1粗面化銅金属膜45は、上記第1実施形態と同様に、ポリアクリル酸を添加した電解銅めっき浴をめっき浴として使用し、第1接続端子30等をめっき給電層に利用する電解銅めっき法により形成することができる。但し、上記第1実施形態とは、電解銅めっき法において使用するめっき浴の組成や電析条件が異なる。以下に、第1粗面化銅金属膜45を形成する際のめっき条件の一例を説明する。具体的には、ポリアクリル酸を添加した電解銅めっき浴を使用する場合のめっき浴の組成及び電析条件は、次の通りである。
【0082】
(第2めっき条件)
[1]めっき浴組成
基本浴:
CuSO4・5H2O:0.85M
H2SO4:0.55M
添加剤:
ポリアクリル酸(分子量5000):5.0×10-4M
[2]電析条件
電流モード:電流規制法
通電量:2Ccm-2
電流密度:1Adm-2
温度:室温
攪拌:なし
アノード:Cu板
カソード:被めっき物(配線基板又は半導体素子)
このように、使用するめっき浴の組成や電析条件を適切に調整することにより、第1粗面化銅金属膜45を所望の粗面構造に形成することができる。
【0083】
図11は、上述の第2めっき条件を用いた電解銅めっき法により形成された第1粗面化銅金属膜45の表面を上方から観察した走査型電子顕微鏡写真である。
図11のSEM像から、第1粗面化銅金属膜45は、粒状の多数の第1析出物46がランダムに交錯して重なり合い、内部に空隙が形成された粗面構造に形成されていることが分かる。換言すると、
図11のSEM像から、上述の第2めっき条件を用いて電解銅めっき法を実施することにより、第1粗面化銅金属膜45を所望の粗面構造に形成できることを確認できた。なお、
図11のSEM像における第1析出物46の粒径は、20nm以上100nm以下の範囲である。
【0084】
なお、上述しためっき浴の組成や電析条件は一例であり、第1粗面化銅金属膜45が所望の粗面構造になるように調整されるのであれば、その組成及び条件は特に限定されない。電解銅めっき法におけるポリアクリル酸の濃度、電流密度、通電量、めっき浴の浴温度等を調整することにより、第1粗面化銅金属膜45における第1析出物46の形状や密度を制御することができる。
【0085】
また、
図9に示すように、第2粗面化銅金属膜75は、第2接続端子60の第2対向面61上に形成される。第2粗面化銅金属膜75は、第1粗面化銅金属膜45の形成と同様に、ポリアクリル酸を添加した電解銅めっき浴をめっき浴として使用する電解銅めっき法により形成することができる。なお、本工程におけるめっき条件は、第1粗面化銅金属膜45の形成時の第2めっき条件と同じ条件に設定することができる。このような電解銅めっき法により形成された第2粗面化銅金属膜75は、
図11に示したSEM像と同様の粗面構造に形成される。
【0086】
続いて、
図10に示すように、第1粗面化銅金属膜45と第2粗面化銅金属膜75とを接合する。本例では、第1粗面化銅金属膜45と第2粗面化銅金属膜75とを焼結により拡散接合する。本工程では、第1粗面化銅金属膜45上に第2粗面化銅金属膜75を重ね合わせた状態で、配線基板20及び半導体素子50を加熱及び加圧することにより接合を行う。加熱温度は、例えば、180℃以上250℃以下の範囲とすることができる。圧力は、例えば、8MPa以上15MPa以下の範囲とすることができる。加熱及び加圧処理の処理時間は、例えば、3分以上10分以下の範囲とすることができる。加熱及び加圧処理は、例えば、大気中で行うことができる。このような加熱及び加圧処理によって、第1粗面化銅金属膜45と第2粗面化銅金属膜75とが焼結により拡散接合する。具体的には、第1粗面化銅金属膜45の第1析出物46と第2粗面化銅金属膜75の第2析出物76とが焼結により拡散接合され、それら第1析出物46と第2析出物76とが一体化される。これにより、第1粗面化銅金属膜45と第2粗面化銅金属膜75とが接合されるとともに一体化される。
【0087】
図12は、加熱温度を200℃、圧力を10MPa、処理時間を5分に設定した加熱及び加圧処理により、第1粗面化銅金属膜45と第2粗面化銅金属膜75とを接合したときの接合部分の断面構造を観察した走査型イオン顕微鏡写真である。
図12のSIM像から、第1粗面化銅金属膜45と第2粗面化銅金属膜75との接合部分では、空隙を有した状態で第1析出物46と第2析出物76とが接合されていることが分かる。そして、これら第1析出物46と第2析出物76との接合により、第1粗面化銅金属膜45と第2粗面化銅金属膜75とが接合されるとともに一体化されている。換言すると、
図12のSIM像から、加熱温度を200℃、圧力を10MPa、処理時間を5分に設定した加熱及び加圧処理により、第1粗面化銅金属膜45と第2粗面化銅金属膜75とを接合できることを確認できた。このように、上記第1実施形態と同様に本実施形態においても、比較的低い温度(200℃程度)により第1粗面化銅金属膜45と第2粗面化銅金属膜75とを接合することができる。
【0088】
以上説明した本実施形態によれば、上記第1実施形態と同様の効果を奏することができる。
(第3実施形態)
以下、
図13~
図15に従って第3実施形態を説明する。この実施形態の半導体装置は、接続構造体の構成が第1実施形態及び第2実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。先の
図1~
図12に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。なお、
図14は、配線基板20に半導体素子50が実装される前の状態における接続構造体の断面構造を示している。
【0089】
図13に示すように、本実施形態の配線基板20は、基板本体21上に形成された第1粗面化銅金属膜40を有している。本実施形態の半導体素子50は、半導体素子50の回路形成面(ここでは、下面)に形成された第2粗面化銅金属膜70を有している。第2粗面化銅金属膜70は、第1粗面化銅金属膜40と接合されている。本実施形態の半導体装置10では、第2粗面化銅金属膜70が第1粗面化銅金属膜40に接合されることにより、半導体素子50が配線基板20上に実装されている。換言すると、本実施形態の半導体装置10では、第1粗面化銅金属膜40が半導体素子50と接続される第1接続端子として機能するとともに、第2粗面化銅金属膜70が配線基板20と接続される第2接続端子として機能する。すなわち、本実施形態の半導体装置10では、第1接続端子全体が第1粗面化銅金属膜40により構成されるとともに、第2接続端子全体が第2粗面化銅金属膜70により構成されている。
【0090】
(第1粗面化銅金属膜40の構造)
第1粗面化銅金属膜40は、基板本体21の上面に形成されている。本実施形態の配線基板20では、基板本体21の上面に、複数の第1粗面化銅金属膜40が形成されている。各第1粗面化銅金属膜40は、基板本体21の上面の一部に部分的に設けられている。第1粗面化銅金属膜40は、例えば、基板本体21内の配線層や貫通電極を介して、配線層22と電気的に接続されている。第1粗面化銅金属膜40の厚さ(膜厚)は、例えば、1μm以上20μm以下の範囲とすることができる。
【0091】
図14に示すように、第1粗面化銅金属膜40は、表面(上面及び側面、又は上面のみ)が粗面化されためっき膜である。第1粗面化銅金属膜40の表面は、微細な凹凸構造を有している。第1粗面化銅金属膜40は、基板本体21の上面に、めっき金属である銅からなるシート状の第1析出物41が交錯して重なり合う構造を有している。第1粗面化銅金属膜40は、シート状の第1析出物41の間に空隙が形成された構造を有している。第1粗面化銅金属膜40は、電解銅めっき法により形成されためっき膜である。第1粗面化銅金属膜40は、例えば、銅のみのめっき膜からなる金属膜である。
【0092】
第1粗面化銅金属膜40は、例えば、基板本体21の上面に形成されたシード層(図示略)上に形成されている。第1粗面化銅金属膜40は、例えば、シード層と一体化されている。なお、シード層の材料としては、例えば、銅や銅合金を用いることができる。
【0093】
(第2粗面化銅金属膜70の構造)
図13に示すように、第2粗面化銅金属膜70は、半導体素子50の回路形成面に形成されている。本実施形態では、半導体素子50の回路形成面に、複数の第2粗面化銅金属膜70が形成されている。各第2粗面化銅金属膜70は、半導体素子50の回路形成面の一部に部分的に設けられている。各第2粗面化銅金属膜70の厚さ(膜厚)は、例えば、1μm以上20μm以下の範囲とすることができる。
【0094】
図14に示すように、第2粗面化銅金属膜70の表面(下面及び側面、又は下面のみ)は、微細な凹凸構造を有している。第2粗面化銅金属膜70は、回路形成面上に、めっき金属である銅からなるシート状の第2析出物71が交錯して重なり合う構造を有している。第2粗面化銅金属膜70は、シート状の第2析出物71の間に空隙が形成された構造を有している。第2粗面化銅金属膜70は、電解銅めっき法により形成されためっき膜である。第2粗面化銅金属膜70は、例えば、銅のみのめっき膜からなる金属膜である。
【0095】
第2粗面化銅金属膜70は、例えば、半導体素子50の回路形成面に形成されたシード層(図示略)上に形成されている。第2粗面化銅金属膜70は、例えば、シード層と一体化されている。なお、シード層の材料としては、例えば、銅や銅合金を用いることができる。
【0096】
図15に示すように、第2粗面化銅金属膜70は、第1粗面化銅金属膜40と接合されている。第2粗面化銅金属膜70は、例えば、第1粗面化銅金属膜40と焼結により拡散接合されている。第1粗面化銅金属膜40と第2粗面化銅金属膜70との界面(接合界面)には、金属間化合物が形成されていない。すなわち、銅からなる第1粗面化銅金属膜40と銅からなる第2粗面化銅金属膜70とは、銅以外の材料からなる他の部材を介さずに、互いに直接接合されている。
【0097】
第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分は、第1析出物41と第2析出物71とが重なり合う構造を有している。第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分では、例えば、第1析出物41と第2析出物71とが焼結により拡散接合されている。これにより、第1析出物41と第2析出物71とが一体化され、第1粗面化銅金属膜40と第2粗面化銅金属膜70とが一体化されている。第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分は、空隙を有した状態で第1析出物41と第2析出物71とが拡散接合された構造を有している。第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分における空隙率は、例えば、5%以上18%以下の範囲とすることができる。第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分における空隙率は、第1粗面化銅金属膜40の内部における空隙率よりも高く、且つ第2粗面化銅金属膜70の内部における空隙率よりも高い。換言すると、第1粗面化銅金属膜40と、第2粗面化銅金属膜70と、それら第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分とにおいては、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分が最も空隙率が高くなっている。なお、第1粗面化銅金属膜40では、厚さ方向において、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分から第1対向面31に近づくに連れて空隙率が低くなっている。また、第2粗面化銅金属膜70では、厚さ方向において、第1粗面化銅金属膜40と第2粗面化銅金属膜70との接合部分から第2対向面61に近づくに連れて空隙率が低くなっている。
【0098】
以上説明した第1粗面化銅金属膜40と第2粗面化銅金属膜70とによって、本実施形態の接続構造体が構成されている。
(半導体装置10の製造方法)
次に、半導体装置10の製造方法について説明する。ここでは、第1粗面化銅金属膜40及び第2粗面化銅金属膜70を形成する工程について詳述する。
【0099】
図14に示すように、第1粗面化銅金属膜40は、基板本体21の上面に形成される。詳述すると、まず、基板本体21の上面を被覆するシード層(図示略)を形成する。シード層は、例えば、無電解銅めっき法やスパッタ法などにより形成することができる。続いて、シード層上に第1粗面化銅金属膜40の形状に対応した開口部を有するレジストパターン(図示略)を形成する。次いで、レジストパターンをめっきマスクとし、シード層をめっき給電層に利用する電解銅めっき法により、レジストパターンの開口部内に第1粗面化銅金属膜40を形成する。本工程の電解銅めっき法におけるめっき条件は、上記第1実施形態の第1めっき条件と同じ条件に設定することができる。
【0100】
また、第2粗面化銅金属膜70は、半導体素子50の回路形成面に形成される。詳述すると、まず、回路形成面を被覆するシード層(図示略)を形成する。シード層は、例えば、無電解銅めっき法やスパッタ法などにより形成することができる。続いて、シード層上に第2粗面化銅金属膜70の形状に対応した開口部を有するレジストパターン(図示略)を形成する。次いで、レジストパターンをめっきマスクとし、シード層をめっき給電層に利用する電解銅めっき法により、レジストパターンの開口部内に第2粗面化銅金属膜70を形成する。本工程の電解銅めっき法におけるめっき条件は、上記第1実施形態の第1めっき条件と同じ条件に設定することができる。
【0101】
続いて、
図15に示すように、第1粗面化銅金属膜40と第2粗面化銅金属膜70とを接合する。本工程では、第1粗面化銅金属膜40上に第2粗面化銅金属膜70を重ね合わせた状態で、配線基板20及び半導体素子50を加熱及び加圧することにより接合を行う。加熱温度は、例えば、180℃以上250℃以下の範囲とすることができる。圧力は、例えば、8MPa以上15MPa以下の範囲とすることができる。加熱及び加圧処理の処理時間は、例えば、3分以上10分以下の範囲とすることができる。加熱及び加圧処理は、例えば、大気中で行うことができる。このような加熱及び加圧処理によって、第1粗面化銅金属膜40と第2粗面化銅金属膜70とを焼結により拡散接合させることができる。
【0102】
以上説明した本実施形態によれば、上記第1実施形態と同様の効果を奏することができる。
(他の実施形態)
上記各実施形態は、以下のように変更して実施することができる。上記各実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
【0103】
・上記第1実施形態及び第2実施形態では、第1粗面化銅金属膜40,45を、第1接続端子30の表面のうち第1対向面31のみを被覆するように形成したが、これに限定されない。
【0104】
例えば
図16に示すように、第1接続端子30の側面及び第1対向面31を被覆するように第1粗面化銅金属膜40を形成するようにしてもよい。同様に、第1接続端子30の側面及び第1対向面31を被覆するように第1粗面化銅金属膜45(
図9参照)を形成するようにしてもよい。
【0105】
・上記第1実施形態及び第2実施形態では、第2粗面化銅金属膜70,75を、第2接続端子60の表面のうち第2対向面61のみを被覆するように形成したが、これに限定されない。
【0106】
例えば
図16に示すように、第2接続端子60の側面及び第2対向面61を被覆するように第2粗面化銅金属膜70を形成するようにしてもよい。同様に、第2接続端子60の側面及び第2対向面61を被覆するように第2粗面化銅金属膜75(
図9参照)を形成するようにしてもよい。
【0107】
・上記第1実施形態及び第2実施形態では、第1接続端子30の第1対向面31に第1粗面化銅金属膜40,45を直接接合するようにしたが、これに限定されない。例えば、第1接続端子30の第1対向面31を被覆する表面処理層を形成し、その表面処理層上に第1粗面化銅金属膜40,45を形成するようにしてもよい。なお、表面処理層としては、例えば、Au層、Ni層/Au層、Ni層/Pd層/Au層などの金属層を用いることができる。
【0108】
・上記第1実施形態及び第2実施形態では、第2接続端子60の第2対向面61に第2粗面化銅金属膜70,75を直接接合するようにしたが、これに限定されない。例えば、第2接続端子60の第2対向面61を被覆する表面処理層を形成し、その表面処理層上に第2粗面化銅金属膜70,75を形成するようにしてもよい。なお、表面処理層としては、例えば、Au層、Ni層/Au層、Ni層/Pd層/Au層などの金属層を用いることができる。
【0109】
・上記第1実施形態及び第2実施形態では、配線層26の第1接続端子30上に第1粗面化銅金属膜40,45を形成するようにしたが、これに限定されない。例えば、配線層26全体を、第1粗面化銅金属膜40,45により構成するようにしてもよい。すなわち、ビア配線26V及び第1接続端子30を、第1粗面化銅金属膜40,45により構成するようにしてもよい。この場合には、開口部25Xから露出する配線層24の上面に第1粗面化銅金属膜40,45が形成される。すなわち、この場合の第1粗面化銅金属膜40,45は、開口部25Xから露出する配線層24の上面に、めっき金属である銅からなる第1析出物41,46が交錯して重なり合う構造に形成される。
【0110】
・上記第1実施形態及び第3実施形態では、第1粗面化銅金属膜40と第2粗面化銅金属膜70とを、互いに同じ粗面構造になるように形成したが、これに限定されない。すなわち、上記第1実施形態及び第3実施形態では、第1粗面化銅金属膜40及び第2粗面化銅金属膜70を共に、第1めっき条件を用いた電解銅めっき法により形成するようにしたが、これに限定されない。例えば、第1粗面化銅金属膜40及び第2粗面化銅金属膜70を、互いに異なる粗面構造になるように形成してもよい。例えば、第1めっき条件を用いた電解銅めっき法により第1粗面化銅金属膜40を形成するとともに、第2めっき条件を用いた電解銅めっき法により第2粗面化銅金属膜70を形成してもよい。
【0111】
・上記第2実施形態では、第1粗面化銅金属膜45と第2粗面化銅金属膜75とを、互いに同じ粗面構造になるように形成したが、これに限定されない。すなわち、上記第2実施形態では、第1粗面化銅金属膜45及び第2粗面化銅金属膜75を共に、第2めっき条件を用いた電解銅めっき法により形成するようにしたが、これに限定されない。例えば、第1粗面化銅金属膜45及び第2粗面化銅金属膜75を、互いに異なる粗面構造になるように形成してもよい。例えば、第2めっき条件を用いた電解銅めっき法により第1粗面化銅金属膜45を形成するとともに、第1めっき条件を用いた電解銅めっき法により第2粗面化銅金属膜75を形成してもよい。
【0112】
・上記第3実施形態における第1粗面化銅金属膜40を第1粗面化銅金属膜45に変更してもよい。
・上記第3実施形態における第2粗面化銅金属膜70を第2粗面化銅金属膜75に変更してもよい。
【0113】
・上記各実施形態における配線基板20の構造は適宜変更することができる。例えば、配線基板20は、第1粗面化銅金属膜40,45を有する構造であれば、その他の構造は特に限定されない。
【0114】
・上記各実施形態における半導体素子50の構造は適宜変更することができる。例えば、半導体素子50は、第2粗面化銅金属膜70,75を有する構造であれば、その他の構造は特に限定されない。
【0115】
・上記第1実施形態及び第2実施形態における第1接続端子30は金属ポストに限定されない。
・上記第1実施形態及び第2実施形態における第2接続端子60は金属ポストに限定されない。
【0116】
・上記第1実施形態及び第2実施形態における第1接続端子30を、銅以外の金属材料により構成するようにしてもよい。
・上記第1実施形態及び第2実施形態における第2接続端子60を、銅以外の金属材料により構成するようにしてもよい。
【0117】
・上記各実施形態の半導体装置10における外部接続端子80を省略してもよい。
【符号の説明】
【0118】
10 半導体装置
20 配線基板
26 配線層
30 第1接続端子
31 第1対向面
40,45 第1粗面化銅金属膜
41,46 第1析出物
50 半導体素子
60 第2接続端子
61 第2対向面
70,75 第2粗面化銅金属膜
71,76 第2析出物