(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023132426
(43)【公開日】2023-09-22
(54)【発明の名称】半導体検出器及びその製造方法
(51)【国際特許分類】
G01T 1/24 20060101AFI20230914BHJP
【ＦＩ】
G01T1/24
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2022037744
(22)【出願日】2022-03-11
(71)【出願人】
【識別番号】503460323
【氏名又は名称】株式会社日立ハイテクサイエンス
(74)【代理人】
【識別番号】100120396
【弁理士】
【氏名又は名称】杉浦 秀幸
(72)【発明者】
【氏名】朴澤 一幸
(72)【発明者】
【氏名】高濱 高
【テーマコード（参考）】
2G188
【Ｆターム（参考）】
2G188AA27
2G188BB02
2G188BB03
2G188CC31
2G188CC34
2G188DD34
2G188DD41
2G188FF12
(57)【要約】
【課題】 暗電流の増加を抑えつつ動作電圧（Ｖｔｈ）を高めることができる半導体検出器及びその製造方法を提供すること。
【解決手段】 ｎ型の半導体基板２と、半導体基板の第１面に形成され放射線Ｘ１の入射により発生する電荷を収集する検出電極３と、検出電極を囲んで形成され検出電極に向かって電位が変化するように電圧が印加されることで電荷を検出電極に向けて移動させる複数のドリフト電極４と、半導体基板の第２面に設けられた放射線の入射窓５と、入射窓内の第２面の表面にＢが添加されて形成されたＰ型半導体領域６と、第２面に形成されＰ型半導体領域と半導体基板内のＮ型半導体領域との間に逆バイアスを印加する空乏化電極ＢＣとを備え、Ｐ型半導体領域に、さらにＦが添加されており、Ｆの最も濃度が高くなる領域が、Ｂの最も濃度が高くなる領域よりも第２面の表面側にある。
【選択図】図１
【解決手段】 ｎ型の半導体基板２と、半導体基板の第１面に形成され放射線Ｘ１の入射により発生する電荷を収集する検出電極３と、検出電極を囲んで形成され検出電極に向かって電位が変化するように電圧が印加されることで電荷を検出電極に向けて移動させる複数のドリフト電極４と、半導体基板の第２面に設けられた放射線の入射窓５と、入射窓内の第２面の表面にＢが添加されて形成されたＰ型半導体領域６と、第２面に形成されＰ型半導体領域と半導体基板内のＮ型半導体領域との間に逆バイアスを印加する空乏化電極ＢＣとを備え、Ｐ型半導体領域に、さらにＦが添加されており、Ｆの最も濃度が高くなる領域が、Ｂの最も濃度が高くなる領域よりも第２面の表面側にある。
【選択図】図１
【特許請求の範囲】
【請求項1】
ｎ型の半導体基板と、
前記半導体基板の第１面に形成され放射線の入射により発生する電荷を収集する検出電極と、
前記検出電極を囲んで形成され前記検出電極に向かって電位が変化する電位勾配が生成されるように電圧が印加されることで前記電荷を前記検出電極に向けて移動させる複数のドリフト電極と、
前記半導体基板の第２面に設けられた放射線の入射窓と、
前記入射窓内の前記第２面の表面側にホウ素が添加されて形成されたＰ型半導体領域と、
前記第２面に形成され前記Ｐ型半導体領域と前記半導体基板内のＮ型半導体領域との間に逆バイアスを印加する空乏化電極とを備え、
前記Ｐ型半導体領域に、さらにフッ素が添加されており、
前記フッ素の最も濃度が高くなる領域が、前記ホウ素の最も濃度が高くなる領域よりも前記第２面の表面側にあることを特徴とする半導体検出器。
前記半導体基板の第１面に形成され放射線の入射により発生する電荷を収集する検出電極と、
前記検出電極を囲んで形成され前記検出電極に向かって電位が変化する電位勾配が生成されるように電圧が印加されることで前記電荷を前記検出電極に向けて移動させる複数のドリフト電極と、
前記半導体基板の第２面に設けられた放射線の入射窓と、
前記入射窓内の前記第２面の表面側にホウ素が添加されて形成されたＰ型半導体領域と、
前記第２面に形成され前記Ｐ型半導体領域と前記半導体基板内のＮ型半導体領域との間に逆バイアスを印加する空乏化電極とを備え、
前記Ｐ型半導体領域に、さらにフッ素が添加されており、
前記フッ素の最も濃度が高くなる領域が、前記ホウ素の最も濃度が高くなる領域よりも前記第２面の表面側にあることを特徴とする半導体検出器。
【請求項2】
請求項１に記載の半導体検出器において、
前記第２面の表面から前記フッ素の濃度が深さ方向に向けて減少する第１濃度減少部と、
前記第１濃度減少部よりも深い領域で前記フッ素の濃度が深さ方向に向けて前記第１濃度減少部よりも減少する第２濃度減少部とを有し、
前記第２濃度減少部が、前記第１濃度減少部よりも緩やかに前記フッ素の濃度が減少し、前記ホウ素よりも深く前記フッ素が分布していることを特徴とする半導体検出器。
前記第２面の表面から前記フッ素の濃度が深さ方向に向けて減少する第１濃度減少部と、
前記第１濃度減少部よりも深い領域で前記フッ素の濃度が深さ方向に向けて前記第１濃度減少部よりも減少する第２濃度減少部とを有し、
前記第２濃度減少部が、前記第１濃度減少部よりも緩やかに前記フッ素の濃度が減少し、前記ホウ素よりも深く前記フッ素が分布していることを特徴とする半導体検出器。
【請求項3】
請求項１又は２に記載の半導体検出器の製造方法であって、
ｎ型の半導体基板の表面側にホウ素を添加してＰ型半導体領域を形成するＰ型半導体領域形成工程を備え、
Ｐ型半導体領域形成工程が、前記半導体基板の表面側にさらにフッ素を添加するフッ素添加工程を有し、
前記フッ素添加工程が、前記フッ素を注入するフッ素注入工程と、
前記フッ素注入工程後に熱処理を行う熱処理工程とを有していることを特徴とする半導体検出器の製造方法。
ｎ型の半導体基板の表面側にホウ素を添加してＰ型半導体領域を形成するＰ型半導体領域形成工程を備え、
Ｐ型半導体領域形成工程が、前記半導体基板の表面側にさらにフッ素を添加するフッ素添加工程を有し、
前記フッ素添加工程が、前記フッ素を注入するフッ素注入工程と、
前記フッ素注入工程後に熱処理を行う熱処理工程とを有していることを特徴とする半導体検出器の製造方法。
【請求項4】
請求項３記載の半導体検出器の製造方法において、
前記熱処理工程が、８００度以下の熱処理であることを特徴とする半導体検出器の製造方法。
前記熱処理工程が、８００度以下の熱処理であることを特徴とする半導体検出器の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、放射線を検出可能な半導体検出器及びその製造方法に関する。
【背景技術】
【0002】
蛍光Ｘ線を検出するＸＲＦ（蛍光Ｘ線分析装置）製品，ＳＥＭ－ＥＤＳ（エネルギー分散型Ｘ線分析）製品，放射光向けＸ線検出器に適用されるＸ線又は電子線などの半導体検出器として、シリコンドリフト検出器（Silicon Drift Detector:以下、ＳＤＤと称す）が用いられている。
このＳＤＤは、ｎ型高抵抗基板の第１面（ウインド面側）にＢ（ホウ素）を注入することでＰ型半導体領域を設け、ｐｎ接合を形成している。
このＳＤＤは、ｎ型高抵抗基板の第１面（ウインド面側）にＢ（ホウ素）を注入することでＰ型半導体領域を設け、ｐｎ接合を形成している。
【0003】
従来、ＳＤＤの動作電圧（しきい電圧：以下、Ｖｔｈと称す）の調整を行うために、Ｂを添加した領域にカウンタとしてＰ（リン）やＡｓ（ヒ素）を追加注入し、その注入条件（注入量や注入深さ）を変化させることで、Ｖｔｈを調整していた（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】欧州特許第３９０７５３３号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
前記従来の技術には、以下の課題が残されている。
ＳＤＤのＥＤＳ特性は、暗電流の大きさに大きく影響を受けるため、暗電流を増加させずにＶｔｈを高めることが要望されている。
しかしながら、従来の半導体検出器では、ＰやＡｓを追加注入することでＶｔｈを調整しているが、同時に暗電流も増大してしまう不都合があった。これは、図３に示すように、Ｐカウンタの追加注入による結晶欠陥の増加とｐｎ接合の急峻化が原因と考えられる。
すなわち、図３の「（１）カウンタ無し」のＢプロファイルに対し、「（２）カウンタ有りＡ」では、Ｐカウンタが追加注入されたために、実効キャリアが急激に減少してｐｎ接合深さを浅く変えることができるが、急峻なｐｎ接合となってしまっていると共に、結晶欠陥が生じてしまい、暗電流の増大を招いてしまう。
特に、Ｖｔｈを高めるために、Ｐカウンタ量を増加させた場合、「図３の（３）カウンタ有りＢ」に示すように、さらに結晶欠陥が多く生じてしまい、暗電流のさらなる増大を招いてしまう。
また、ＳＤＤのＶｔｈを、基板抵抗やＳＤＤ素子デザイン等を変更することでも調整可能であるが、この場合、変更が容易でなく、仮に変更した場合でも、他の特性（暗電流、ＥＤＳ特性等）までも変わってしまうおそれがあった。
ＳＤＤのＥＤＳ特性は、暗電流の大きさに大きく影響を受けるため、暗電流を増加させずにＶｔｈを高めることが要望されている。
しかしながら、従来の半導体検出器では、ＰやＡｓを追加注入することでＶｔｈを調整しているが、同時に暗電流も増大してしまう不都合があった。これは、図３に示すように、Ｐカウンタの追加注入による結晶欠陥の増加とｐｎ接合の急峻化が原因と考えられる。
すなわち、図３の「（１）カウンタ無し」のＢプロファイルに対し、「（２）カウンタ有りＡ」では、Ｐカウンタが追加注入されたために、実効キャリアが急激に減少してｐｎ接合深さを浅く変えることができるが、急峻なｐｎ接合となってしまっていると共に、結晶欠陥が生じてしまい、暗電流の増大を招いてしまう。
特に、Ｖｔｈを高めるために、Ｐカウンタ量を増加させた場合、「図３の（３）カウンタ有りＢ」に示すように、さらに結晶欠陥が多く生じてしまい、暗電流のさらなる増大を招いてしまう。
また、ＳＤＤのＶｔｈを、基板抵抗やＳＤＤ素子デザイン等を変更することでも調整可能であるが、この場合、変更が容易でなく、仮に変更した場合でも、他の特性（暗電流、ＥＤＳ特性等）までも変わってしまうおそれがあった。
【0006】
本発明は、前述の課題に鑑みてなされたもので、暗電流の増加を抑えつつ動作電圧（Ｖｔｈ）を高めることができる半導体検出器及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、第１の発明に係る半導体検出器は、ｎ型の半導体基板と、前記半導体基板の第１面に形成され放射線の入射により発生する電荷を収集する検出電極と、前記検出電極を囲んで形成され前記検出電極に向かって電位が変化する電位勾配が生成されるように電圧が印加されることで前記電荷を前記検出電極に向けて移動させる複数のドリフト電極と、前記半導体基板の第２面に設けられた放射線の入射窓と、前記入射窓内の前記第２面の表面側にホウ素が添加されて形成されたＰ型半導体領域と、前記第２面に形成され前記Ｐ型半導体領域と前記半導体基板内のＮ型半導体領域との間に逆バイアスを印加する空乏化電極とを備え、前記Ｐ型半導体領域に、さらにフッ素が添加されており、前記フッ素の最も濃度が高くなる領域が、前記ホウ素の最も濃度が高くなる領域よりも前記第２面の表面側にあることを特徴とする。
【0008】
この半導体検出器では、Ｐ型半導体領域に、さらにフッ素が添加されており、フッ素の最も濃度が高くなる領域が、ホウ素の最も濃度が高くなる領域よりも第２面の表面側にあるので、暗電流への影響を抑制しつつＶｔｈ（しきい電圧）の調整が可能になる。すなわち、Ｐ型半導体領域中のＢ（ホウ素）のキャリアの効果を、さらにカウンタとして添加されたＦ（フッ素）が相殺することで、ｐｎ接合の位置を変えると共に空乏層の拡がりを抑制し、Ｖｔｈを大きくすることができる。このように、Ｆが半導体基板中で負電荷（負に帯電）となり、ｎ型キャリアのように振る舞うため、Ｖｔｈが上昇する。また、Ｆの注入量や深さ等を制御することで、Ｖｔｈを調整することができる。
特に、フッ素の最も濃度が高くなる領域が、ホウ素の最も濃度が高くなる領域よりも第２面の表面側にあるので、表面側に高濃度に添加されたＦにより、Ｂだけ添加されている場合よりもｐｎ接合の深さを浅く変化させることができ、Ｖｔｈを調整することができる。また、Ｆが表面側に多く添加され、深い領域では少ないために、添加による結晶欠陥が少なく、暗電流の増大も抑えられる。
特に、フッ素の最も濃度が高くなる領域が、ホウ素の最も濃度が高くなる領域よりも第２面の表面側にあるので、表面側に高濃度に添加されたＦにより、Ｂだけ添加されている場合よりもｐｎ接合の深さを浅く変化させることができ、Ｖｔｈを調整することができる。また、Ｆが表面側に多く添加され、深い領域では少ないために、添加による結晶欠陥が少なく、暗電流の増大も抑えられる。
【0009】
第２の発明に係る半導体検出器は、第１の発明において、前記第２面の表面から前記フッ素の濃度が深さ方向に向けて減少する第１濃度減少部と、前記第１濃度減少部よりも深い領域で前記フッ素の濃度が深さ方向に向けて前記第１濃度減少部よりも減少する第２濃度減少部とを有し、前記第２濃度減少部が、前記第１濃度減少部よりも緩やかに前記フッ素の濃度が減少し、前記ホウ素よりも深く前記フッ素が分布していることを特徴とする。
すなわち、この半導体検出器では、第２濃度減少部が、第１濃度減少部よりも緩やかにフッ素の濃度が減少し、ホウ素よりも深くフッ素が分布しているので、実効キャリアの分布が急峻にならず、ｐｎ接合も急峻化されずに暗電流の増加を抑制することができる。
すなわち、この半導体検出器では、第２濃度減少部が、第１濃度減少部よりも緩やかにフッ素の濃度が減少し、ホウ素よりも深くフッ素が分布しているので、実効キャリアの分布が急峻にならず、ｐｎ接合も急峻化されずに暗電流の増加を抑制することができる。
【0010】
第３の発明に係る半導体検出器の製造方法は、第１又は第２の発明の半導体検出器の製造方法であって、ｎ型の半導体基板の表面側にホウ素を添加してＰ型半導体領域を形成するＰ型半導体領域形成工程を備え、Ｐ型半導体領域形成工程が、前記半導体基板の表面側にさらにフッ素を添加するフッ素添加工程を有し、前記フッ素添加工程が、前記フッ素を注入するフッ素注入工程と、前記フッ素注入工程後に熱処理を行う熱処理工程とを有していることを特徴とする。
すなわち、この半導体検出器の製造方法では、フッ素注入工程後に熱処理を行う熱処理工程を有しているので、添加されたＦが熱処理により表面側に拡散、移動して表面側にＦの高濃度な分布を形成し、深いＢの濃度分布と、浅いＦの濃度分布とによって、ｐｎ接合の深さを浅く変化させることができる。
すなわち、この半導体検出器の製造方法では、フッ素注入工程後に熱処理を行う熱処理工程を有しているので、添加されたＦが熱処理により表面側に拡散、移動して表面側にＦの高濃度な分布を形成し、深いＢの濃度分布と、浅いＦの濃度分布とによって、ｐｎ接合の深さを浅く変化させることができる。
【0011】
第４の発明に係る半導体検出器の製造方法は、第３の発明において、前記熱処理工程が、８００度以下の熱処理であることを特徴とする。
すなわち、この半導体検出器の製造方法では、熱処理工程が、８００度以下の熱処理であるので、８００度以下の低温熱処理によりＦの拡散及び活性化を必要十分に行うことができる。なお、熱処理温度は８００度を超えると、Ｆが拡散し過ぎてＦの効果が得難いなってしまう。
すなわち、この半導体検出器の製造方法では、熱処理工程が、８００度以下の熱処理であるので、８００度以下の低温熱処理によりＦの拡散及び活性化を必要十分に行うことができる。なお、熱処理温度は８００度を超えると、Ｆが拡散し過ぎてＦの効果が得難いなってしまう。
【発明の効果】
【0012】
本発明によれば、以下の効果を奏する。
すなわち、本発明に係る半導体検出器及びその製造方法によれば、Ｐ型半導体領域に、さらにフッ素が添加されており、フッ素の最も濃度が高くなる領域が、ホウ素の最も濃度が高くなる領域よりも第２面の表面側にあるので、Ｆの注入量や注入深さ等に応じて、暗電流への影響を抑制しつつＶｔｈ（しきい電圧）の調整が可能になる。
したがって、本発明の半導体検出器及びその製造方法では、暗電流の増加を抑制しつつＶｔｈ調整が可能になり、ＥＤＳ特性を向上させたＳＤＤを得ることができる。
すなわち、本発明に係る半導体検出器及びその製造方法によれば、Ｐ型半導体領域に、さらにフッ素が添加されており、フッ素の最も濃度が高くなる領域が、ホウ素の最も濃度が高くなる領域よりも第２面の表面側にあるので、Ｆの注入量や注入深さ等に応じて、暗電流への影響を抑制しつつＶｔｈ（しきい電圧）の調整が可能になる。
したがって、本発明の半導体検出器及びその製造方法では、暗電流の増加を抑制しつつＶｔｈ調整が可能になり、ＥＤＳ特性を向上させたＳＤＤを得ることができる。
【図面の簡単な説明】
【0013】
【図1】本発明に係る半導体検出器及びその製造方法の実施形態において、半導体検出器を示す断面図である。
【図2】本実施形態において、ＳＩＭＳ分析及びＳＲＡ分析（拡がり抵抗測定：Spreading resistance Analysis）から推測されるＦ注入熱処理前（ａ）とＦ注入熱処理後（ｂ）とのＢ濃度分布，Ｆ濃度分布及びｐｎ接合深さを示すグラフである。
【図3】本発明に係る半導体検出器及びその製造方法の従来技術において、ＳＩＭＳ分析ＳＩＭＳ分析及びＳＲＡ分析から推測される「（１）カウンタ無し」と「（２）カウンタ有りＡ」と「（３）カウンタ有りＢ」とのＢ濃度分布，実効キャリア分布，カウンタ濃度分布及びｐｎ接合深さを示すグラフである。
【発明を実施するための形態】
【0014】
【0015】
本実施形態の半導体検出器１は、シリコンドリフト検出器（ＳＤＤ）であって、図１に示すように、ｎ型の半導体基板２と、半導体基板２の第１面に形成され放射線Ｘ１の入射により発生する電荷を収集する検出電極３と、検出電極３を囲んで形成され検出電極３に向かって電位が変化する電位勾配が生成されるように電圧が印加されることで電荷を検出電極３に向けて移動させる複数のドリフト電極４と、半導体基板２の第２面に設けられた放射線Ｘ１の入射窓５と、入射窓５内の第２面の表面側にＢ（ホウ素）が添加されて形成されたＰ型半導体領域６と、第２面に形成されＰ型半導体領域６と半導体基板２内のＮ型半導体領域２ａとの間に逆バイアスを印加する空乏化電極ＢＣとを備えている。
【0016】
上記Ｐ型半導体領域６には、さらにＦ（フッ素）が添加されており、図２に示すように、Ｆの最も濃度が高くなる領域が、Ｂの最も濃度が高くなる領域よりも第２面の表面側にある。すなわち、Ｆの濃度プロファイルのピークが、Ｂの濃度プロファイルのピークよりも第２面の表面側に位置している。なお、本実施形態では、Ｆの濃度プロファイルのピークが、第２面の表面又は表面近傍に位置している。
上記Ｆの添加は、Ｆを含む化合物のドーパントでも構わず、例えばＢＦ２でも良い。
上記Ｆの添加は、Ｆを含む化合物のドーパントでも構わず、例えばＢＦ２でも良い。
【0017】
また、第２面の表面からＦの濃度が深さ方向に向けて減少する第１濃度減少部７ａと、第１濃度減少部７ａよりも深い領域でＦの濃度が深さ方向に向けて第１濃度減少部７ａよりも減少する第２濃度減少部７ｂとを有している。
上記第２濃度減少部７ｂは、第１濃度減少部７ａよりも緩やかにＦの濃度が減少し、Ｂよりも深くＦが分布している。
なお、第２濃度減少部７ｂは、Ｐ型半導体領域６から半導体基板２のＮ型半導体領域２ａまで達している。
上記第２濃度減少部７ｂは、第１濃度減少部７ａよりも緩やかにＦの濃度が減少し、Ｂよりも深くＦが分布している。
なお、第２濃度減少部７ｂは、Ｐ型半導体領域６から半導体基板２のＮ型半導体領域２ａまで達している。
【0018】
上記半導体基板２は、ｎ型不純物が添加されたＳｉ基板であり、５ｋΩ以上の高抵抗基板である。
上記検出電極３は、ｎ＋型半導体で構成される信号出力電極であってアノード電極として機能する。
この検出電極３には、増幅器（アンプ）１７が電気的に接続されている。
上記増幅器１７には、例えば電界効果トランジスタやＣＭＯＳアンプが形成されており、そのゲート電極と検出電極３とが接続されている。
上記検出電極３は、ｎ＋型半導体で構成される信号出力電極であってアノード電極として機能する。
この検出電極３には、増幅器（アンプ）１７が電気的に接続されている。
上記増幅器１７には、例えば電界効果トランジスタやＣＭＯＳアンプが形成されており、そのゲート電極と検出電極３とが接続されている。
【0019】
Ｐ型半導体領域６には、ＢとＦとが両方注入されて添加されたＰ＋Ｓｉであり、半導体基板２のＮ型半導体領域２ａとの間にｐｎ接合が形成される。
このＰ型半導体領域６はカソードとして機能し、検出電極３がアノードとして機能する。
なお、Ｐ型半導体領域６の表面上には、酸化膜（ＳｉＯ２）６ａが形成されている。
このＰ型半導体領域６はカソードとして機能し、検出電極３がアノードとして機能する。
なお、Ｐ型半導体領域６の表面上には、酸化膜（ＳｉＯ２）６ａが形成されている。
【0020】
上記空乏化電極ＢＣは、Ｐ型半導体領域６に接続されたバックコンタクトであり、この空乏化電極ＢＣに印加する電圧を調整することで、ｐｎ接合に逆バイアスが印加され、ｐｎ接合から空乏層が広がって、半導体基板２が空乏化する。
なお、空乏化電極ＢＣよりも外周には、半導体基板２の縁とＰ型半導体領域６との間の絶縁破壊を防止するために浮遊電位とされた複数のリング状の防護電極８が形成されている。
なお、空乏化電極ＢＣよりも外周には、半導体基板２の縁とＰ型半導体領域６との間の絶縁破壊を防止するために浮遊電位とされた複数のリング状の防護電極８が形成されている。
【0021】
上記複数のドリフト電極４は、検出電極３を中心とした同心円のリング電極であり、互いに間隔を空けて形成されている。
複数のドリフト電極４は、内周に形成された内電極Ｒ１と、外周に形成された外電極ＲＸとを備えている。なお、内電極Ｒ１と外電極ＲＸとは、互いに異なる電圧が印加されることで、空乏層を有する半導体基板２にドリフト電場が形成される。
すなわち、最も内側のドリフト電極４の電位が最も高く、最も外側のドリフト電極４の電位が最も低くなるように、電圧が印加される。
なお、最外周の電極４ａは、接地用の電極である。
複数のドリフト電極４は、内周に形成された内電極Ｒ１と、外周に形成された外電極ＲＸとを備えている。なお、内電極Ｒ１と外電極ＲＸとは、互いに異なる電圧が印加されることで、空乏層を有する半導体基板２にドリフト電場が形成される。
すなわち、最も内側のドリフト電極４の電位が最も高く、最も外側のドリフト電極４の電位が最も低くなるように、電圧が印加される。
なお、最外周の電極４ａは、接地用の電極である。
【0022】
上記第１面は、リング状の複数のドリフト電極４が形成された面、いわゆるリング面である。
また、上記第２面は、入射窓５が設けられた面、いわゆるウインド面である。
上記入射窓５の外周には、ガードリングとして酸化膜（ＳｉＯ２）の第２面側絶縁膜９が形成されている。
上記防護電極８及び空乏化電極ＢＣは、それぞれ第２面側絶縁膜９を貫通した金属電極９ａにより半導体基板２やＰ型半導体領域６と接続されている。
また、上記第２面は、入射窓５が設けられた面、いわゆるウインド面である。
上記入射窓５の外周には、ガードリングとして酸化膜（ＳｉＯ２）の第２面側絶縁膜９が形成されている。
上記防護電極８及び空乏化電極ＢＣは、それぞれ第２面側絶縁膜９を貫通した金属電極９ａにより半導体基板２やＰ型半導体領域６と接続されている。
【0023】
上記第１面には、酸化膜（ＳｉＯ２）の第１面側絶縁膜１０が形成されている。
上記検出電極３及び複数のドリフト電極４は、それぞれ第１面側絶縁膜１０を貫通した金属電極１０ａにより半導体基板２のＮ型半導体領域２ａと接続されている。
上記検出電極３及び複数のドリフト電極４は、それぞれ第１面側絶縁膜１０を貫通した金属電極１０ａにより半導体基板２のＮ型半導体領域２ａと接続されている。
【0024】
本実施形態の半導体検出器１は、次のように動作する。
まず、入射窓５からＸ線，光子，電子線又は他の荷電粒子線等の放射線Ｘ１が半導体基板２内に入射すると、半導体基板２内で吸収された放射線Ｘ１のエネルギーに応じた電荷（正孔Ｈ及び電子ｅ）が半導体基板２内で生成される。
これらの電荷は、半導体基板２内の電界によって移動し、電子ｅは中央の検出電極３へ流入し収集される。このように検出電極３で収集された電子ｅは、電気信号として増幅器１７を介して出力される。
まず、入射窓５からＸ線，光子，電子線又は他の荷電粒子線等の放射線Ｘ１が半導体基板２内に入射すると、半導体基板２内で吸収された放射線Ｘ１のエネルギーに応じた電荷（正孔Ｈ及び電子ｅ）が半導体基板２内で生成される。
これらの電荷は、半導体基板２内の電界によって移動し、電子ｅは中央の検出電極３へ流入し収集される。このように検出電極３で収集された電子ｅは、電気信号として増幅器１７を介して出力される。
【0025】
次に、本実施形態の半導体検出器１の製造方法について説明する。
本実施形態の半導体検出器１の製造方法は、ｎ型の半導体基板２の表面にＢ（ホウ素）を添加してＰ型半導体領域６を形成するＰ型半導体領域形成工程を備えている。
このＰ型半導体領域形成工程は、半導体基板２の表面にさらにＦ（フッ素）を添加するフッ素添加工程を有している。
本実施形態の半導体検出器１の製造方法は、ｎ型の半導体基板２の表面にＢ（ホウ素）を添加してＰ型半導体領域６を形成するＰ型半導体領域形成工程を備えている。
このＰ型半導体領域形成工程は、半導体基板２の表面にさらにＦ（フッ素）を添加するフッ素添加工程を有している。
【0026】
上記フッ素添加工程は、Ｆを注入するフッ素注入工程と、フッ素注入工程後に熱処理を行う熱処理工程とを有している。
上記フッ素注入工程の注入条件は、Ｐ型半導体領域６の濃度，ｐｎ接合深さ，酸化膜６ａの厚さ等に応じて適宜設定される。
上記熱処理工程は、８００度以下の炉体熱処理が好ましい。
なお、ＲＴＡ(Rapid Thermal Annealing)を想定した場合、８００度を超えてもよく、例えば８５０度１分でも構わない。
上記フッ素注入工程の注入条件は、Ｐ型半導体領域６の濃度，ｐｎ接合深さ，酸化膜６ａの厚さ等に応じて適宜設定される。
上記熱処理工程は、８００度以下の炉体熱処理が好ましい。
なお、ＲＴＡ(Rapid Thermal Annealing)を想定した場合、８００度を超えてもよく、例えば８５０度１分でも構わない。
【0027】
なお、熱処理の温度が低い場合は時間を長くし、高い場合は時間を短くすることで、Ｆの拡散を調整する。この熱処理の条件によっても、Ｖｔｈの調整が可能である。
具体的には、例えば８００度数分，７５０度６０分，６５０度４時間，６００度８時間，５００度１２～１６時間等の炉体熱処理を行う。
なお、上記熱処理の後、Ｈ終端目的で水素アニールを４００～４５０度で行うことが好ましい。そのため、上記熱処理は、５００度以上が好ましい。すなわち、熱処理条件としては、５００～８００度，１分～１２時間の間で設定することが好ましい。
具体的には、例えば８００度数分，７５０度６０分，６５０度４時間，６００度８時間，５００度１２～１６時間等の炉体熱処理を行う。
なお、上記熱処理の後、Ｈ終端目的で水素アニールを４００～４５０度で行うことが好ましい。そのため、上記熱処理は、５００度以上が好ましい。すなわち、熱処理条件としては、５００～８００度，１分～１２時間の間で設定することが好ましい。
【0028】
このように本実施形態の半導体検出器１では、Ｐ型半導体領域６に、さらにフッ素が添加されており、フッ素の最も濃度が高くなる領域が、ホウ素の最も濃度が高くなる領域よりも第２面の表面側にあるので、暗電流への影響を抑制しつつＶｔｈ（しきい電圧）の調整が可能になる。すなわち、Ｐ型半導体領域６中のＢ（ホウ素）のキャリアの効果を、さらにカウンタとして添加されたＦ（フッ素）が相殺することで、ｐｎ接合の位置を変えると共に空乏層の拡がりを抑制し、Ｖｔｈを大きくすることができる。このように、Ｆが半導体基板２中で負電荷（負に帯電）となり、ｎ型キャリアのように振る舞うため、Ｖｔｈが上昇する。また、Ｆの注入量や深さ等を制御することで、Ｖｔｈを調整することができる。
【0029】
特に、フッ素の最も濃度が高くなる領域が、ホウ素の最も濃度が高くなる領域よりも第２面の表面側にあるので、表面側に高濃度に添加されたＦにより、Ｂだけ添加されている場合よりもｐｎ接合の深さを浅く変化させることができ、Ｖｔｈを調整することができる。また、Ｆが表面側に多く添加され、深い領域では少ないために、添加による結晶欠陥が少なく、暗電流の増大も抑えられる。
【0030】
また、第２濃度減少部７ｂが、第１濃度減少部７ａよりも緩やかにフッ素の濃度が減少し、ホウ素よりも深くフッ素が分布しているので、実効キャリアの分布が急峻にならず、ｐｎ接合も急峻化されずに暗電流の増加を抑制することができる。
【0031】
本実施形態の半導体検出器１の製造方法では、フッ素注入工程後に熱処理を行う熱処理工程を有しているので、添加されたＦが熱処理により第２面の表面側に拡散、移動して第２面の表面側にＦの高濃度な分布を形成し、深いＢの濃度分布と、浅いＦの濃度分布とによって、ｐｎ接合の深さを浅く変化させることができる。
さらに、熱処理工程が、８００度以下の熱処理であるので、８００度以下の低温熱処理によりＦの拡散及び活性化を必要十分に行うことができる。
さらに、熱処理工程が、８００度以下の熱処理であるので、８００度以下の低温熱処理によりＦの拡散及び活性化を必要十分に行うことができる。
【実施例0032】
本発明の半導体検出器について、上記本実施形態に基づいてＦの注入条件を変えて複数の実施例を作製した。これら本発明の実施例（表１中のＡ～Ｄ）について、その暗電流とＶｔｈ（しきい電圧）とを測定した結果を、表１に示す。
Ｆの注入条件の範囲としては、Ｆの注入量を１×１０１２／ｃｍ２～１×１０１５／ｃｍ２とし、Ｆの注入エネルギーを２ＫｅＶ～３０ＫｅＶとした。
また、熱処理条件の範囲としては、いずれも７５０度、６０分とした。
Ｆの注入条件の範囲としては、Ｆの注入量を１×１０１２／ｃｍ２～１×１０１５／ｃｍ２とし、Ｆの注入エネルギーを２ＫｅＶ～３０ＫｅＶとした。
また、熱処理条件の範囲としては、いずれも７５０度、６０分とした。
【0033】
なお、本発明の比較例１として、Ｆ注入を行わず、熱処理も行っていないものも作製した（表１中のＲｅｆ）。
また、Ｆ注入を行うがＦ注入エネルギーを大きく設定してＦを深く注入し、Ｆの最も濃度が高くなる領域が、Ｂの最も濃度が高くなる領域よりも第１面側に深く位置するようにしたものを比較例２として作製した（表１中のＥ）。
これら比較例１，２についても、本発明の実施例と同様の測定を行った。
また、Ｆ注入を行うがＦ注入エネルギーを大きく設定してＦを深く注入し、Ｆの最も濃度が高くなる領域が、Ｂの最も濃度が高くなる領域よりも第１面側に深く位置するようにしたものを比較例２として作製した（表１中のＥ）。
これら比較例１，２についても、本発明の実施例と同様の測定を行った。
【0034】
【表1】
【0035】
これらの結果から分かるように、Ｆ注入を行っていない比較例１（表１中のＲｅｆ）に比べ、本発明の実施例Ａ～Ｄでは、いずれも暗電流がほとんど変わらないが、しきい電圧（Ｖｔｈ）が比較例１よりも増大している。
なお、比較例２（（表１中のＥ）では、Ｆの注入エネルギーが大きく、Ｆが深く添加されたため、しきい電圧が大幅に増大したものの、暗電流も増えてしまっている。
なお、比較例２（（表１中のＥ）では、Ｆの注入エネルギーが大きく、Ｆが深く添加されたため、しきい電圧が大幅に増大したものの、暗電流も増えてしまっている。
【0036】
なお、本発明の技術範囲は上記実施形態及び実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【符号の説明】
【0037】
１…半導体検出器、２…半導体基板、３…検出電極、４…ドリフト電極、５…入射窓、６…Ｐ型半導体領域、７ａ…第１濃度減少部、７ｂ…第２濃度減少部、ＢＣ…空乏化電極、Ｘ１…放射線
【図1】
【図2】
【図3】
