特開 2023-136824 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023136824

(43)【公開日】2023-09-29

(54)【発明の名称】半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

(51)【国際特許分類】

   H01L 29/78 20060101AFI20230922BHJP

   H01L 29/12 20060101ALI20230922BHJP

   H01L 29/06 20060101ALI20230922BHJP

【ＦＩ】

H01L29/78 652Q

H01L29/78 652T

H01L29/78 653A

H01L29/78 652S

H01L29/78 652P

H01L29/06 301V

H01L29/06 301F

H01L29/78 652K

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2022042734

(22)【出願日】2022-03-17

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】301021533

【氏名又は名称】国立研究開発法人産業技術総合研究所

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】木本 真一

(72)【発明者】

【氏名】飯島 良介

(72)【発明者】

【氏名】原田 信介

(57)【要約】

【課題】信頼性の向上が可能な半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第１の方向及び第１の方向に交差する第２の方向に平行な第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層と、炭化珪素層の中の第１の面の側に位置し、第１の方向に延びる第１のトレンチと、第１の方向に延びる第２のトレンチと、第２の方向に延び、第１のトレンチ及び第２のトレンチと連続する第３のトレンチと、第１の方向に延び、第１のトレンチと第２のトレンチとの間に位置し、第３のトレンチと第１の方向に離間する第４のトレンチと、第１のトレンチ、第２のトレンチ、第３のトレンチ、及び第４のトレンチの中のゲート電極と、ゲート電極と炭化珪素層との間のゲート絶縁層と、第３のトレンチと交差し、ゲート電極に接続された第１の導電層と、第１の面の側の第１の電極と、第２の面の側の第２の電極と、を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１の方向及び前記第１の方向に交差する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層と、
前記炭化珪素層の中に存在し、前記第１の面の側に存在し、前記第１の方向に延びる第１のトレンチと、
前記炭化珪素層の中に存在し、前記第１の面の側に存在し、前記第１の方向に延び、前記第１のトレンチに対し前記第２の方向に位置する第２のトレンチと、
前記炭化珪素層の中に存在し、前記第１の面の側に存在し、前記第２の方向に延び、前記第１のトレンチ及び前記第２のトレンチと連続する第３のトレンチと、
前記炭化珪素層の中に存在し、前記第１の面の側に存在し、前記第１の方向に延び、前記第１のトレンチと前記第２のトレンチとの間に位置し、前記第３のトレンチと前記第１の方向に離間する第４のトレンチと、
前記炭化珪素層の中に存在するｎ型の第１の炭化珪素領域と、
前記炭化珪素層の中に存在し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の面から前記第１のトレンチまでの距離よりも前記第２の面からの距離が大きいｐ型の第２の炭化珪素領域と、
前記炭化珪素層の中に存在し、前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第３の炭化珪素領域と、
前記第１のトレンチ、前記第２のトレンチ、前記第３のトレンチ、及び前記第４のトレンチの中に存在するゲート電極と、
前記ゲート電極と前記炭化珪素層との間に存在するゲート絶縁層と、
前記炭化珪素層に対し前記第１の面の側に存在し、前記第３のトレンチに対し前記第１の方向に位置し、前記第２の方向に延びる第１の配線層と、
前記第３のトレンチと交差し、前記ゲート電極に接続され、前記第１の配線層に電気的に接続された第１の導電層と、
前記炭化珪素層に対し前記第１の面の側に存在し、前記第３の炭化珪素領域と電気的に接続された第１の電極と、
前記炭化珪素層に対し前記第２の面の側に存在する第２の電極と、
を備える半導体装置。

【請求項2】

前記ゲート電極と前記第１の導電層は同一材料を含む請求項１記載の半導体装置。

【請求項3】

前記同一材料は、多結晶シリコンである請求項２記載の半導体装置。

【請求項4】

前記第１の導電層と前記炭化珪素層との間に前記ゲート絶縁層が存在する請求項１ないし請求項３いずれか一項記載の半導体装置。

【請求項5】

前記第１の導電層と交差する部分の、前記第３のトレンチの前記第１の面における形状は直線形状である請求項１ないし請求項４いずれか一項記載の半導体装置。

【請求項6】

前記第１の導電層と交差する部分の、前記第３のトレンチの側面は、ａ面又はｍ面で形成される請求項１ないし請求項５いずれか一項記載の半導体装置。

【請求項7】

前記第１のトレンチの前記第２の方向の幅と、前記第１のトレンチと前記第４のトレンチとの間の前記第２の方向の距離の和は、例えば、２μｍ以下である請求項１ないし請求項６いずれか一項記載の半導体装置。

【請求項8】

前記炭化珪素層の中に存在し、前記第１の面の側に存在し、前記第１の方向に延び、前記第４のトレンチと前記第２のトレンチとの間に位置し、前記第３のトレンチと前記第１の方向に離間する第５のトレンチと、
前記炭化珪素層の中に存在し、前記第１の面の側に存在し、前記第２の方向に延び、前記第４のトレンチ及び前記第５のトレンチと連続し、前記第３のトレンチと前記第１の方向に離間する第６のトレンチと、
を更に備える、請求項１ないし請求項７いずれか一項記載の半導体装置。

【請求項9】

前記炭化珪素層の中に存在し、前記第１の面の側に存在し、前記第１の方向に延び、前記第４のトレンチとの間に前記第１のトレンチが位置する第７のトレンチと、
前記炭化珪素層の中に存在し、前記第１の面の側に存在し、前記第２の方向に延び、前記第４のトレンチ及び前記第７のトレンチと連続し、前記第１のトレンチと前記第１の方向に離間する第８のトレンチと、
を更に備える請求項１ないし請求項７いずれか一項記載の半導体装置。

【請求項10】

前記炭化珪素層に対し前記第１の面の側に存在し、前記第８のトレンチに対し前記第１の方向に位置し、前記第２の方向に延びる第２の配線層と、
前記第８のトレンチと交差し、前記ゲート電極に接続され、前記第２の配線層に電気的に接続された第２の導電層と、
を更に備える請求項９記載の半導体装置。

【請求項11】

請求項１ないし請求項１０いずれか一項記載の半導体装置を備えるインバータ回路。

【請求項12】

請求項１ないし請求項１０いずれか一項記載の半導体装置を備える駆動装置。

【請求項13】

請求項１ないし請求項１０いずれか一項記載の半導体装置を備える車両。

【請求項14】

請求項１ないし請求項１０いずれか一項記載の半導体装置を備える昇降機。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。

【背景技術】

【0002】

次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この物性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。

【0003】

縦型のＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）において、低いオン抵抗を実現するために、トレンチの中にゲート電極を設けるトレンチゲート構造が適用される。トレンチゲート構造を適用することで、単位面積あたりのチャネル面積が増加し、オン抵抗が低減される。トレンチの配置の繰り返し間隔であるセルピッチを縮小することで、単位面積あたりのチャネル面積が更に増加し、オン抵抗が更に低減される。トレンチゲート構造のＭＯＳＦＥＴでは、信頼性の向上が望まれる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許５２１１６６６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、信頼性の向上が可能な半導体装置を提供することにある。

【課題を解決するための手段】

【0006】

実施形態の半導体装置は、第１の方向及び前記第１の方向に交差する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層と、前記炭化珪素層の中に存在し、前記第１の面の側に存在し、前記第１の方向に延びる第１のトレンチと、前記炭化珪素層の中に存在し、前記第１の面の側に存在し、前記第１の方向に延び、前記第１のトレンチに対し前記第２の方向に位置する第２のトレンチと、前記炭化珪素層の中に存在し、前記第１の面の側に存在し、前記第２の方向に延び、前記第１のトレンチ及び前記第２のトレンチと連続する第３のトレンチと、前記炭化珪素層の中に存在し、前記第１の面の側に存在し、前記第１の方向に延び、前記第１のトレンチと前記第２のトレンチとの間に位置し、前記第３のトレンチと前記第１の方向に離間する第４のトレンチと、前記炭化珪素層の中に存在するｎ型の第１の炭化珪素領域と、前記炭化珪素層の中に存在し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の面から前記第１のトレンチまでの距離よりも前記第２の面からの距離が大きいｐ型の第２の炭化珪素領域と、前記炭化珪素層の中に存在し、前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第３の炭化珪素領域と、前記第１のトレンチ、前記第２のトレンチ、前記第３のトレンチ、及び前記第４のトレンチの中に存在するゲート電極と、前記ゲート電極と前記炭化珪素層との間に存在するゲート絶縁層と、前記炭化珪素層に対し前記第１の面の側に存在し、前記第３のトレンチに対し前記第１の方向に位置し、前記第２の方向に延びる第１の配線層と、前記第３のトレンチと交差し、前記ゲート電極に接続され、前記第１の配線層に電気的に接続された第１の導電層と、前記炭化珪素層に対し前記第１の面の側に存在し、前記第３の炭化珪素領域と電気的に接続された第１の電極と、前記炭化珪素層に対し前記第２の面の側に存在する第２の電極と、を備える。

【図面の簡単な説明】

【0007】

【図1】第１の実施形態の半導体装置の模式上面図。

【図2】第１の実施形態の半導体装置の一部の模式平面図。

【図3】第１の実施形態の半導体装置の一部の模式断面図。

【図4】第１の実施形態の半導体装置の一部の模式断面図。

【図5】第１の実施形態の半導体装置の一部の模式平面図。

【図6】比較例の半導体装置の一部の模式平面図。

【図7】比較例の半導体装置の一部の模式平面図。

【図8】第２の実施形態の半導体装置の一部の模式平面図。

【図9】第２の実施形態の変形例の半導体装置の一部の模式平面図。

【図10】第３の実施形態の半導体装置の一部の模式平面図。

【図11】第４の実施形態の半導体装置の一部の模式平面図。

【図12】第４の実施形態の第１の変形例の半導体装置の一部の模式平面図。

【図13】第４の実施形態の第２の変形例の半導体装置の一部の模式平面図。

【図14】第５の実施形態の半導体装置の一部の模式平面図。

【図15】第６の実施形態の駆動装置の模式図。

【図16】第７の実施形態の車両の模式図。

【図17】第８の実施形態の車両の模式図。

【図18】第９の実施形態の昇降機の模式図。

【発明を実施するための形態】

【0008】

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。

【0009】

また、以下の説明において、ｎ^＋、ｎ、ｎ^－及び、ｐ^＋、ｐ、ｐ^－の表記を用いる場合、これらの表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ^＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ^－はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ^＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ^－はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ^＋型、ｎ^－型を単にｎ型、ｐ^＋型、ｐ^－型を単にｐ型と記載する場合もある。

【0010】

不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。

【0011】

半導体装置を構成する構成要素のサイズや、構成要素間の距離は、例えば、Ｓｃａｎｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＳＥＭ）の画像上、又は、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。

【0012】

（第１の実施形態）
第１の実施形態の半導体装置は、第１の方向及び第１の方向に直交する第２の方向に平行な第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層と、炭化珪素層の中に存在し、第１の面の側に存在し、第１の方向に延びる第１のトレンチと、炭化珪素層の中に存在し、第１の面の側に存在し、第１の方向に延び、第１のトレンチに対し第２の方向に位置する第２のトレンチと、炭化珪素層の中に存在し、第１の面の側に存在し、第２の方向に延び、第１のトレンチ及び第２のトレンチと連続する第３のトレンチと、炭化珪素層の中に存在し、第１の面の側に存在し、第１の方向に延び、第１のトレンチと第２のトレンチとの間に位置し、第３のトレンチと第１の方向に離間する第４のトレンチと、炭化珪素層の中に存在するｎ型の第１の炭化珪素領域と、炭化珪素層の中に存在し、第１の炭化珪素領域と第１の面との間に位置し、第２の面から第１のトレンチまでの距離よりも第２の面からの距離が大きいｐ型の第２の炭化珪素領域と、炭化珪素層の中に存在し、第２の炭化珪素領域と第１の面との間に位置するｎ型の第３の炭化珪素領域と、第１のトレンチ、第２のトレンチ、第３のトレンチ、及び第４のトレンチの中に存在するゲート電極と、ゲート電極と炭化珪素層との間に存在するゲート絶縁層と、炭化珪素層に対し第１の面の側に存在し、第３のトレンチに対し第１の方向に位置し、第２の方向に延びる第１の配線層と、第３のトレンチと交差し、ゲート電極に接続され、第１の配線層に電気的に接続された第１の導電層と、炭化珪素層に対し第１の面の側に存在し、第３の炭化珪素領域と接する第１の電極と、炭化珪素層に対し第２の面の側に存在する第２の電極と、を備える。

【0013】

第１の実施形態の半導体装置は、炭化珪素層の中に存在し、第１の面の側に存在し、第１の方向に延び、第４のトレンチとの間に第１のトレンチが位置する第７のトレンチと、炭化珪素層の中に存在し、第１の面の側に存在し、第２の方向に延び、第４のトレンチ及び第７のトレンチと連続し、第１のトレンチと第１の方向に離間する第８のトレンチと、炭化珪素層に対し第１の面の側に存在し、第８のトレンチに対し第１の方向に位置し、第２の方向に延びる第２の配線層と、第８のトレンチと交差し、ゲート電極に接続され、第２の配線層に電気的に接続された第２の導電層と、を更に備える。

【0014】

図１は、第１の実施形態の半導体装置の模式上面図である。

【0015】

図２は、第１の実施形態の半導体装置の一部の模式平面図である。図２は、図１の領域Ｘに置ける平面図である。図２において、領域Ｘの中央部は図示を省略している。第１の方向と第２の方向は互いに交差する。第１の方向と第２の方向は、例えば直交する。第３の方向は、第１の方向及び第２方向を含む平面と交差する。例えば第３の方向は、第１の方向及び第２方向を含む平面と直交する。

【0016】

図３は、第１の実施形態の半導体装置の一部の模式断面図である。図３は、図２のＡＡ’断面である。

【0017】

図４は、第１の実施形態の半導体装置の一部の模式断面図である。図４は、図２のＢＢ’断面である。

【0018】

第１の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。

【0019】

ＭＯＳＦＥＴ１００は、炭化珪素層１０、第１のゲートトレンチ１１ａ（第７のトレンチ）、第２のゲートトレンチ１１ｂ（第１のトレンチ）、第３のゲートトレンチ１１ｃ（第４のトレンチ）、第４のゲートトレンチ１１ｄ（第２のトレンチ）、第５のゲートトレンチ１１ｅ、第６のゲートトレンチ１１ｆ、第７のゲートトレンチ１１ｇ、第８のゲートトレンチ１１ｈ、第９のゲートトレンチ１１ｉ、第１の右側接続トレンチ１２ａ（第３のトレンチ）、第２の右側接続トレンチ１２ｂ、第３の右側接続トレンチ１２ｃ、第１の左側接続トレンチ１３ａ（第８のトレンチ）、第２の左側接続トレンチ１３ｂ、第３の左側接続トレンチ１３ｃ、ゲート電極１４、ゲート絶縁層１５、第１のゲート引き出し層１６ａ（第１の導電層）、第２のゲート引き出し層１６ｂ、第３のゲート引き出し層１６ｃ、第４のゲート引き出し層１６ｄ（第２の導電層）、第５のゲート引き出し層１６ｅ、第６のゲート引き出し層１６ｆ、第１のゲート配線層１８ａ（第１の配線層）、第２のゲート配線層１８ｂ（第２の配線層）、第１のゲート金属配線２０ａ、第２のゲート金属配線２０ｂ、第３のゲート金属配線２０ｃ、ソース電極３１（第１の電極）、ドレイン電極３２（第２の電極）、ゲート電極パッド３３、フィールド絶縁層４１、層間絶縁層４２を備える。

【0020】

以下、第１のゲートトレンチ１１ａないし第９のゲートトレンチ１１ｉを総称して、ゲートトレンチ１１と記載する場合がある。また、第１の右側接続トレンチ１２ａ、第２の右側接続トレンチ１２ｂ、及び第３の右側接続トレンチ１２ｃを総称して、右側接続トレンチ１２と記載する場合がある。また、第１の左側接続トレンチ１３ａ、第２の左側接続トレンチ１３ｂ、及び第３の左側接続トレンチ１３ｃを総称して、左側接続トレンチ１３と記載する場合がある。また、第１のゲート引き出し層１６ａ、第２のゲート引き出し層１６ｂ、第３のゲート引き出し層１６ｃ、第４のゲート引き出し層１６ｄ、第５のゲート引き出し層１６ｅ、及び第６のゲート引き出し層１６ｆを総称して、ゲート引き出し層１６と記載する場合がある。また、第１のゲート配線層１８ａ及び第２のゲート配線層１８ｂを総称して、ゲート配線層１８と称する場合がある。また、第１のゲート金属配線２０ａ、第２のゲート金属配線２０ｂ、及び第３のゲート金属配線２０ｃを総称して、ゲート金属配線２０と記載する場合がある。

【0021】

炭化珪素層１０の中には、ｎ^＋型のドレイン領域５０、ｎ^－型のドリフト領域５１（第１の炭化珪素領域）、ｐ型のボディ領域５２（第２の炭化珪素領域）、及びｎ^＋型のソース領域５３（第３の炭化珪素領域）が設けられる。

【0022】

図１に示すように、ＭＯＳＦＥＴ１００の上面には、第１のゲート金属配線２０ａ、第２のゲート金属配線２０ｂ、第３のゲート金属配線２０ｃ、ソース電極３１、及びゲート電極パッド３３が設けられる。第１のゲート金属配線２０ａ、第２のゲート金属配線２０ｂ、第３のゲート金属配線２０ｃ、ソース電極３１、及びゲート電極パッド３３は、例えば、同一材料で同時形成される。

【0023】

第１のゲート金属配線２０ａ、第２のゲート金属配線２０ｂ、及び第３のゲート金属配線２０ｃは、ゲート電極パッド３３に接続される。第１のゲート金属配線２０ａ、第２のゲート金属配線２０ｂ、及び第３のゲート金属配線２０ｃは、第２の方向に延びる。ソース電極３１は、第１のゲート金属配線２０ａと第２のゲート金属配線２０ｂとの間に位置する。また、ソース電極３１は、第１のゲート金属配線２０ａと第３のゲート金属配線２０ｃとの間に位置する。

【0024】

ゲート電極パッド３３は、ゲート金属配線２０、ゲート配線層１８、ゲート引き出し層１６、及びゲート電極１４に電気的に接続される。ゲート電極パッド３３に、ゲート電圧を印加することで、ゲート電極１４にゲート電圧が印加される。

【0025】

炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。

【0026】

炭化珪素層１０は、第１の面（図３、図４中“Ｆ１”）と第２の面（図３、図４中“Ｆ２”）とを備える。第１の面Ｆ１と第２の面Ｆ２は対向する。以下、第１の面Ｆ１を表面、第２の面Ｆ２を裏面とも称する。なお、以下、「深さ」とは、第１の面Ｆ１を基準とした第２の面Ｆ２に向かう方向の深さを意味する。

【0027】

第１の面Ｆ１及び第２の面Ｆ２は、第１の方向及び第２の方向に平行である。第２の方向は、第１の方向に垂直である。

【0028】

第１の面Ｆ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。すなわち、法線が［０００１］方向のｃ軸に対し０度以上８度以下傾斜した面である。言い換えれば、（０００１）面に対するオフ角が０度以上８度以下である。また、第２の面Ｆ２は、例えば、（０００－１）面に対し０度以上８度以下傾斜した面である。

【0029】

（０００１）面はシリコン面と称される。（０００－１）面はカーボン面と称される。第１の面Ｆ１及び第２の面Ｆ２の傾斜方向は、例えば、［１１－２０］方向である。［１１－２０］方向は、ａ軸方向である。図２では、例えば、図中に示す第１の方向がａ軸方向である。

【0030】

図２は、第１の面Ｆ１におけるゲートトレンチ１１、右側接続トレンチ１２、左側接続トレンチ１３のパターンを示す。また、図２には、ゲート引き出し層１６及びゲート配線層１８のパターンも示す。

【0031】

第１のゲートトレンチ１１ａ（第７のトレンチ）、第２のゲートトレンチ１１ｂ（第１のトレンチ）、第３のゲートトレンチ１１ｃ（第４のトレンチ）、第４のゲートトレンチ１１ｄ（第２のトレンチ）、第５のゲートトレンチ１１ｅ、第６のゲートトレンチ１１ｆ、第７のゲートトレンチ１１ｇ、第８のゲートトレンチ１１ｈ、第９のゲートトレンチ１１ｉは、炭化珪素層１０の中に存在する。ゲートトレンチ１１は、第１の方向に延びる。

【0032】

ゲートトレンチ１１は、第２の方向に一定のセルピッチ（図２中のＣＰ）で繰り返し配置される。セルピッチＣＰは、ゲートトレンチ１１の第２の方向の幅と、隣り合うゲートトレンチ１１の間の第２の方向の距離の和に等しい。

【0033】

セルピッチＣＰは、例えば、２μｍ以下である。ゲートトレンチ１１の第２の方向の幅と、隣り合うゲートトレンチ１１の間の第２の方向の距離の和は、例えば、２μｍ以下である。例えば、第２のゲートトレンチ１１ｂの第２の方向の幅（図２中のｗ１）と、第２のゲートトレンチ１１ｂ（第１のトレンチ）と第３のゲートトレンチ１１ｃ（第４のトレンチ）との間の距離（図２中のｄ１）との和は、２μｍ以下である。

【0034】

ゲートトレンチ１１の第２の方向の幅は、例えば、０．３μｍ以上１μｍ以下である。隣り合うゲートトレンチ１１の間の第２の方向の距離は、例えば、０．５μｍ以上１．５μｍ以下である。

【0035】

第２のゲートトレンチ１１ｂ（第１のトレンチ）と第４のゲートトレンチ１１ｄ（第２のトレンチ）との間に、第３のゲートトレンチ１１ｃ（第４のトレンチ）が位置する。第１のゲートトレンチ１１ａ（第７のトレンチ）と第３のゲートトレンチ１１ｃ（第４のトレンチ）との間に、第２のゲートトレンチ１１ｂ（第１のトレンチ）が位置する。

【0036】

第１の右側接続トレンチ１２ａ（第３のトレンチ）、第２の右側接続トレンチ１２ｂ、及び第３の右側接続トレンチ１２ｃは、炭化珪素層１０の中に存在する。右側接続トレンチ１２は、領域Ｘ（図１）の第１のゲート金属配線２０ａの側に設けられる。

【0037】

右側接続トレンチ１２は、第２の方向に延びる。右側接続トレンチ１２は、２つのゲートトレンチ１１と連続する。右側接続トレンチ１２は、２つのゲートトレンチ１１の端部を接続する。右側接続トレンチ１２は、それぞれが第２の方向に離間する。

【0038】

右側接続トレンチ１２で接続される２つのゲートトレンチ１１の間に、１つのゲートトレンチ１１が設けられる。２つのゲートトレンチ１１の間に設けられるゲートトレンチ１１と、右側接続トレンチ１２は第１の方向に離間する。

【0039】

例えば、第１の右側接続トレンチ１２ａ（第３のトレンチ）は、第２のゲートトレンチ１１ｂ（第１のトレンチ）及び第４のゲートトレンチ１１ｄ（第２のトレンチ）と連続する。第１の右側接続トレンチ１２ａは、第２のゲートトレンチ１１ｂと第４のゲートトレンチ１１ｄを接続する。

【0040】

第２のゲートトレンチ１１ｂ（第１のトレンチ）及び第４のゲートトレンチ１１ｄ（第２のトレンチ）との間に、第３のゲートトレンチ１１ｃ（第４のトレンチ）が位置する。第３のゲートトレンチ１１ｃは、第１の右側接続トレンチ１２ａと第１の方向に離間する。

【0041】

右側接続トレンチ１２の第２の方向の長さは、セルピッチＣＰの２倍である。なお、右側接続トレンチ１２の第２の方向の長さｄ２は、右側接続トレンチ１２で接続される２つのゲートトレンチ１１の中心線の間の第２の方向の距離と定義する。

【0042】

例えば、第１の右側接続トレンチ１２ａ（第３のトレンチ）の第２の方向の長さ（図２中のｄ２）は、セルピッチＣＰの２倍である。

【0043】

第１の左側接続トレンチ１３ａ（第８のトレンチ）、第２の左側接続トレンチ１３ｂ、及び第３の左側接続トレンチ１３ｃは、炭化珪素層１０の中に存在する。左側接続トレンチ１３は、領域Ｘの第２のゲート金属配線２０ｂの側に設けられる。

【0044】

左側接続トレンチ１３は、第２の方向に延びる。左側接続トレンチ１３は、２つのゲートトレンチ１１と連続する。左側接続トレンチ１３は、２つのゲートトレンチ１１の端部を接続する。左側接続トレンチ１３は、それぞれが第２の方向に離間する。

【0045】

左側接続トレンチ１３で接続される２つのゲートトレンチ１１トレンチの間に、１つのゲートトレンチ１１が設けられる。２つのゲートトレンチ１１の間に設けられるゲートトレンチ１１と、左側接続トレンチ１３は第１の方向に離間する。

【0046】

例えば、第１の左側接続トレンチ１３ａ（第８のトレンチ）は、第１のゲートトレンチ１１ａ（第７のトレンチ）及び第３のゲートトレンチ１１ｃ（第４のトレンチ）と連続する。第１の左側接続トレンチ１３ａは、第１のゲートトレンチ１１ａと第３のゲートトレンチ１１ｃを接続する。

【0047】

第１のゲートトレンチ１１ａ（第７のトレンチ）及び第３のゲートトレンチ１１ｃ（第４のトレンチ）との間に、第２のゲートトレンチ１１ｂ（第１のトレンチ）が位置する。第２のゲートトレンチ１１ｂは、第１の左側接続トレンチ１３ａと第１の方向に離間する。

【0048】

左側接続トレンチ１３の第２の方向の長さは、セルピッチＣＰの２倍である。第１の左側接続トレンチ１３ａ（第８のトレンチ）の第２の方向の長さは、セルピッチＣＰの２倍である。

【0049】

ｎ^＋型のドレイン領域５０は、炭化珪素層１０の中に存在する。ドレイン領域５０は、炭化珪素層１０の第２の面Ｆ２側に設けられる。ドレイン領域５０は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域５０のｎ型不純物濃度は、例えば、１×１０^１８ｃｍ^－３以上１×１０^２１ｃｍ^－３以下である。

【0050】

ｎ^－型のドリフト領域５１は、炭化珪素層１０の中に存在する。ドリフト領域５１は、ドレイン領域５０上に設けられる。ドリフト領域５１は、ドレイン領域５０と炭化珪素層１０の第１の面Ｆ１との間に設けられる。

【0051】

ドリフト領域５１は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域５１のｎ型不純物濃度は、例えば、４×１０^１４ｃｍ^－３以上１×１０^１８ｃｍ^－３以下である。

【0052】

ｐ型のボディ領域５２は、炭化珪素層１０の中に存在する。ボディ領域５２は、ドリフト領域５１と炭化珪素層１０の第１の面Ｆ１表面との間に設けられる。

【0053】

第２の面Ｆ２からボディ領域５２までの距離は、第２の面Ｆ２からゲートトレンチ１１までの距離よりも大きい。言い換えれば、ボディ領域５２の第１の面Ｆ１からの深さは、ゲートトレンチ１１の第１の面Ｆ１からの深さよりも浅い。

【0054】

ボディ領域５２はＭＯＳＦＥＴ１００のチャネル領域として機能する。例えば、ＭＯＳＦＥＴ１００のオン動作時に、ボディ領域５２のゲート絶縁層と接する領域に電子が流れるチャネルが形成される。

【0055】

ボディ領域５２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ボディ領域５２のｐ型不純物濃度は、例えば、５×１０^１６ｃｍ^－３以上５×１０^１７ｃｍ^－３以下である。

【0056】

ｎ^＋型のソース領域５３は、炭化珪素層１０の中に存在する。ソース領域５３は、ボディ領域５２と炭化珪素層１０の第１の面Ｆ１との間に設けられる。ソース領域５３は、ソース電極３１と接する。

【0057】

ソース領域５３は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域５３のｎ型不純物濃度は、例えば、１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下である。

【0058】

ゲート電極１４は、ゲートトレンチ１１、右側接続トレンチ１２、及び左側接続トレンチ１３の中に存在する。ゲート電極１４は、例えば、第１のゲートトレンチ１１ａ（第７のトレンチ）、第２のゲートトレンチ１１ｂ（第１のトレンチ）、第３のゲートトレンチ１１ｃ（第４のトレンチ）、第４のゲートトレンチ１１ｄ（第２のトレンチ）、第１の右側接続トレンチ１２ａ（第３のトレンチ）、及び第１の左側接続トレンチ１３ａ（第８のトレンチ）の中に存在する。

【0059】

ゲート電極１４は、ソース電極３１とドレイン電極３２との間に設けられる。

【0060】

ゲート電極１４は、導電層である。ゲート電極１４は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶シリコンを含む。ゲート電極１４は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶シリコンである。

【0061】

ゲート絶縁層１５は、ゲート電極１４と炭化珪素層１０との間に存在する。ゲート絶縁層１５は、例えば、ゲート引き出し層１６と炭化珪素層１０との間に存在する。ゲート絶縁層１５は、例えば、第１のゲート引き出し層１６ａと炭化珪素層１０との間に存在する。

【0062】

ゲート絶縁層１５は、例えば、シリコン酸化膜である。ゲート絶縁層１５には、例えば、Ｈｉｇｈ－ｋ絶縁膜（ＨｆＳｉＯＮ，ＺｒＳｉＯＮ，ＡｌＯＮなどの高誘電率絶縁膜）が適用可能である。また、ゲート絶縁層１５には、例えば、シリコン酸化膜（ＳｉＯ_２）とＨｉｇｈ－Ｋ絶縁膜との積層膜も適用可能である。

【0063】

第１のゲート配線層１８ａは、第３の方向において、第１のゲート金属配線２０ａと炭化珪素層１０との間に設けられる。第１のゲート配線層１８ａは、第１のゲート金属配線２０ａに電気的に接続される。第１のゲート配線層１８ａは、第２の方向に延びる。

【0064】

第２のゲート配線層１８ｂは、第３の方向において、第２のゲート金属配線２０ｂと炭化珪素層１０との間に設けられる。第２のゲート配線層１８ｂは、第２のゲート金属配線２０ｂに電気的に接続される。第２のゲート配線層１８ｂは、第２の方向に延びる。

【0065】

ゲート配線層１８は、導電層である。ゲート配線層１８は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶シリコンを含む。ゲート配線層１８は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶シリコンである。

【0066】

ゲート配線層１８は、例えば、ゲート電極１４と同一材料を含む。

【0067】

フィールド絶縁層４１は、第３の方向において第１のゲート配線層１８ａと炭化珪素層１０との間に設けられる。フィールド絶縁層４１は、第２のゲート配線層１８ｂと炭化珪素層１０との間に設けられる。フィールド絶縁層４１は、例えば、シリコン酸化膜である。

【0068】

層間絶縁層４２は、第３の方向においてゲート電極１４の上、ゲート引き出し層１６の上、及びゲート配線層１８の上に設けられる。層間絶縁層４２は、例えば、第３の方向において、ゲート電極１４とソース電極３１との間、ゲート引き出し層１６とソース電極３１との間、ゲート配線層１８とゲート金属配線２０との間に設けられる。層間絶縁層４２は、例えば、シリコン酸化膜である。

【0069】

ソース電極３１は、炭化珪素層１０に対し第１の面Ｆ１側に存在する。ソース電極３１は、ソース領域５３に接する。

【0070】

ソース電極３１は、金属を含む。ソース電極３１を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極３１は、炭化珪素層１０に接する金属シリサイドや金属カーバイドを含んでも構わない。

【0071】

ドレイン電極３２は、炭化珪素層１０に対し第２の面Ｆ２側に存在する。ドレイン電極３２は、ドレイン領域５０に接する。

【0072】

ドレイン電極３２は、例えば、金属又は金属半導体化合物である。ドレイン電極３２は、例えば、ニッケルシリサイド（ＮｉＳｉ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、及び、金（Ａｕ）から成る群から選ばれる材料を含む。

【0073】

ゲート引き出し層１６は、炭化珪素層１０に対し第１の面Ｆ１側に存在する。図２に示すように、ゲート引き出し層１６は、右側接続トレンチ１２又は左側接続トレンチ１３と交差する。

【0074】

例えば、第１のゲート引き出し層１６ａ（第１の導電層）は、第１の右側接続トレンチ１２ａ（第３のトレンチ）と交差する。また、例えば、第４のゲート引き出し層１６ｄ（第２の導電層）は、第１の左側接続トレンチ１３ａ（第８のトレンチ）と交差する。

【0075】

ゲート引き出し層１６は、ゲート電極１４に電気的及び物理的に接続される。例えば、第１のゲート引き出し層１６ａ（第１の導電層）は、ゲート電極１４に電気的及び物理的に接続される。また、第４のゲート引き出し層１６ｄ（第２の導電層）は、ゲート電極１４に電気的及び物理的に接続される。

【0076】

ゲート引き出し層１６は、ゲート配線層１８に電気的に接続される。ゲート引き出し層１６は、例えば、ゲート配線層１８に物理的に接続される。

【0077】

例えば、第１のゲート引き出し層１６ａ（第１の導電層）、第２のゲート引き出し層１６ｂ、及び第３のゲート引き出し層１６ｃは、第１のゲート配線層１８ａに電気的に接続される。例えば、第１のゲート引き出し層１６ａ（第１の導電層）、第２のゲート引き出し層１６ｂ、及び第３のゲート引き出し層１６ｃは、第１のゲート配線層１８ａに物理的に接続される。

【0078】

例えば、第４のゲート引き出し層１６ｄ（第２の導電層）、第５のゲート引き出し層１６ｅ、及び第６のゲート引き出し層１６ｆは、第２のゲート配線層１８ｂに電気的に接続される。例えば、第４のゲート引き出し層１６ｄ、第５のゲート引き出し層１６ｅ、及び第６のゲート引き出し層１６ｆは、第２のゲート配線層１８ｂに物理的に接続される。

【0079】

ゲート引き出し層１６は、導電層である。ゲート引き出し層１６は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶シリコンを含む。ゲート配線層１８は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶シリコンである。

【0080】

ゲート引き出し層１６は、例えば、ゲート電極１４と同一材料を含む。ゲート引き出し層１６は、例えば、ゲート配線層１８と同一材料を含む。

【0081】

ゲート引き出し層１６の第２の方向の幅は、例えば、右側接続トレンチ１２の第２の方向の長さよりも小さい。ゲート引き出し層１６の第２の方向の幅は、例えば、左側接続トレンチ１３の第２の方向の長さよりも小さい。ゲート引き出し層１６の第２の方向の幅は、例えば、セルピッチＣＰよりも小さい。

【0082】

例えば、第１のゲート引き出し層１６ａの第２の方向の幅（図２中のｗ２）は、第１の右側接続トレンチ１２ａの第２の方向の長さ（図２中のｄ２）よりも小さい。第１のゲート引き出し層１６ａの第２の方向の幅（図２中のｗ２）は、例えば、セルピッチＣＰよりも小さい。

【0083】

第２のゲート配線層１８ｂに接続される第４のゲート引き出し層１６ｄ、第５のゲート引き出し層１６ｅ、及び第６のゲート引き出し層１６ｆは、第１のゲート配線層１８ａに接続される第１のゲート引き出し層１６ａ、第２のゲート引き出し層１６ｂ、及び第３のゲート引き出し層１６ｃに対し、第２の方向にセルピッチＣＰの１倍ずれて配置されている。

【0084】

図５は、第１の実施形態の半導体装置の一部の模式平面図である。図５は、図２の一部を拡大した平面図である。

【0085】

図５は、第１の面Ｆ１における第２のゲートトレンチ１１ｂ、第３のゲートトレンチ１１ｃ、第４のゲートトレンチ１１ｄ、及び第１の右側接続トレンチ１２ａの形状を示す。また、図５は、第１のゲート引き出し層１６ａのパターンを示す。

【0086】

図５に示すように、例えば、第２のゲートトレンチ１１ｂと第１の右側接続トレンチ１２ａの交わる角部では、トレンチの側面に炭化珪素の特定の結晶面が現れる。例えば、第２のゲートトレンチ１１ｂの側面がｍ面、第１の右側接続トレンチ１２ａの側面がａ面の場合、角部にａ面とｍ面が交互に現れる。トレンチを形成した後に、トレンチの表面形状を制御するための水素アニールを行った場合に、トレンチの側面に特定の結晶面が現れる。

【0087】

第１の実施形態のＭＯＳＦＥＴ１００では、ゲート引き出し層１６が、例えば、ゲートトレンチ１１の面と右側接続トレンチ１２の面とが交わる角部とは交差しない。例えば、第１のゲート引き出し層１６ａは、第２のゲートトレンチ１１ｂの面と第１の右側接続トレンチ１２ａの面とが交わる角部と交差しない。第１のゲート引き出し層１６ａは、第４のゲートトレンチ１１ｄの面と第１の右側接続トレンチ１２ａの面とが交わる角部と交差しない。

【0088】

また、例えば、ゲート引き出し層１６が交差する部分の右側接続トレンチ１２の第１の面Ｆ１における形状が直線形状である。例えば、第１のゲート引き出し層１６ａが交差する部分の、第１の右側接続トレンチ１２ａの外側側面１２ａｘ及び内側側面１２ａｙの第１の面Ｆ１における形状が直線形状である。

【0089】

また、例えば、ゲート引き出し層１６が交差する部分の、右側接続トレンチ１２の側面は、単一の面方位の面で形成される。例えば、ゲート引き出し層１６が交差する部分の、右側接続トレンチ１２の側面は、ａ面又はｍ面で形成される。

【0090】

例えば、第１のゲート引き出し層１６ａが交差する部分の、第１の右側接続トレンチ１２ａの外側側面１２ａｘ及び内側側面１２ａｙは、ａ面又はｍ面で形成される。外側側面１２ａｘ及び内側側面１２ａｙは、例えば、ａ面のみで形成される。外側側面１２ａｘ及び内側側面１２ａｙは、例えば、ｍ面のみで形成される。

【0091】

次に、第１の実施形態の半導体装置の作用及び効果について説明する。

【0092】

第１の実施形態のＭＯＳＦＥＴ１００は、ゲートトレンチ１１の中にゲート電極１４が設けられたトレンチゲート構造が適用される。トレンチゲート構造を適用することで、単位面積あたりのチャネル面積が増加し、ＭＯＳＦＥＴ１００のオン抵抗が低減される。

【0093】

発明者らの検討により、ゲートトレンチの中からゲート電極を引き出すゲート引き出し層が、２つのトレンチの面が交わる角部と交差することで、ゲート絶縁層の信頼性が低下することが明らかになった。第１の実施形態のＭＯＳＦＥＴ１００によれば、右側接続トレンチ１２及び左側接続トレンチ１３の第２の方向の長さを、セルピッチＣＰの２倍とすることで、ゲート引き出し層１６が、２つのトレンチの面が交わる角部と交差することを防止できる。よって、ゲート絶縁層の信頼性が向上する。以下、詳述する。

【0094】

図６は、比較例の半導体装置の一部の模式平面図である。図６は、第１の実施形態の図２に対応する図である。

【0095】

比較例のＭＯＳＦＥＴは、第１のゲートトレンチ１１ａ、第２のゲートトレンチ１１ｂ、第３のゲートトレンチ１１ｃ、第４のゲートトレンチ１１ｄ、第５のゲートトレンチ１１ｅ、第６のゲートトレンチ１１ｆ、第７のゲートトレンチ１１ｇ、第８のゲートトレンチ１１ｈ、第１の右側接続トレンチ１２ａ、第２の右側接続トレンチ１２ｂ、第３の右側接続トレンチ１２ｃ、第４の右側接続トレンチ１２ｄ、第１の左側接続トレンチ１３ａ、第２の左側接続トレンチ１３ｂ、第３の左側接続トレンチ１３ｃ、第４の左側接続トレンチ１３ｄ、第１のゲート引き出し層１６ａ、第２のゲート引き出し層１６ｂ、第３のゲート引き出し層１６ｃ、第４のゲート引き出し層１６ｄ、第５のゲート引き出し層１６ｅ、第６のゲート引き出し層１６ｆ、第７のゲート引き出し層１６ｇ、第８のゲート引き出し層１６ｈ、第１のゲート配線層１８ａ、第２のゲート配線層１８ｂを備える。
を備える。

【0096】

比較例のＭＯＳＦＥＴは、接続される２つのゲートトレンチ１１の間に、別のゲートトレンチ１１が存在しない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。比較例のＭＯＳＦＥＴは、右側接続トレンチ１２及び左側接続トレンチ１３の第２の方向の長さが、セルピッチＣＰの１倍である点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。比較例のＭＯＳＦＥＴは、例えば、第１の右側接続トレンチ１２ａの第２の方向の長さ（図６中のｄ２）が、セルピッチＣＰの１倍である。

【0097】

図７は、比較例の半導体装置の一部の模式平面図である。図７は、図６の一部を拡大した平面図である。

【0098】

図７は、第１の面Ｆ１における第１のゲートトレンチ１１ａ、第２のゲートトレンチ１１ｂ、及び第１の右側接続トレンチ１２ａの形状を示す。また、図７は、第１のゲート引き出し層１６ａのパターンを示す。

【0099】

比較例のＭＯＳＦＥＴは、右側接続トレンチ１２及び左側接続トレンチ１３の第２の方向の長さが、セルピッチＣＰの１倍であるため、ゲート引き出し層１６が、ゲートトレンチ１１と右側接続トレンチ１２の交わる角部とが交差しやすくなる。特に、セルピッチＣＰが小さくなると、ゲート引き出し層１６が、ゲートトレンチ１１と右側接続トレンチ１２の角部とが交差しやすくなる。

【0100】

例えば、図７に示すように、第１のゲートトレンチ１１ａと第１の右側接続トレンチ１２ａが交わる角部、及び、第２のゲートトレンチ１１ｂと第１の右側接続トレンチ１２ａが交わる角部と、第１のゲート引き出し層１６ａが交差する。

【0101】

また、例えば、ゲート引き出し層１６が交差する部分の右側接続トレンチ１２の第１の面Ｆ１における形状が直線形状ではなく、湾曲形状又は屈曲形状を呈する。例えば、第１のゲート引き出し層１６ａが交差する部分の、第１の右側接続トレンチ１２ａの外側側面１２ａｘ及び内側側面１２ａｙの第１の面Ｆ１における形状が直線形状ではなく、湾曲形状又は屈曲形状を呈する。

【0102】

また、例えば、ゲート引き出し層１６が交差する部分の、右側接続トレンチ１２の側面は、複数の面方位の面で形成される。例えば、第１のゲート引き出し層１６ａが交差する部分の、第１の右側接続トレンチ１２ａの外側側面１２ａｘ及び内側側面１２ａｙは、ａ面及びｍ面で形成される。

【0103】

発明者らの検討により、ゲート引き出し層１６が、ゲートトレンチ１１と右側接続トレンチ１２の角部とが交差する箇所では、ゲート絶縁層１５の信頼性が低下することが明らかになった。その理由は、ゲートトレンチ１１の第１の面Ｆ１における形状が、湾曲形状又は屈曲形状を呈することで、ゲートトレンチ１１の上端部でゲート絶縁層１５が薄くなるからであると考えられる。あるいは、ゲートトレンチ１１の上端部で電界が集中しやすくなるからであると考えられる。

【0104】

例えば、右側接続トレンチ１２及び左側接続トレンチ１３の第２の方向の長さが、セルピッチＣＰの１倍であったとしても、セルピッチＣＰを大きくすることで、ゲート引き出し層１６を、ゲートトレンチ１１と右側接続トレンチ１２が交わる角部から離すことが可能である。しかしながら、セルピッチＣＰを大きくすると、単位面積あたりのチャネル面積が低下し、ＭＯＳＦＥＴのオン抵抗が上昇するため好ましくない。

【0105】

第１の実施形態のＭＯＳＦＥＴ１００は、接続される２つのゲートトレンチ１１の間に、別のゲートトレンチ１１が存在する。ＭＯＳＦＥＴ１００は、右側接続トレンチ１２及び左側接続トレンチ１３の第２の方向の長さが、セルピッチＣＰの２倍である。

【0106】

したがって、ゲート引き出し層１６と、ゲートトレンチ１１と右側接続トレンチ１２が交わる角部とが交差しにくくなる。また、ゲート引き出し層１６と、ゲートトレンチ１１と左側接続トレンチ１３が交わる角部とが交差しにくくなる。よって、比較例のＭＯＳＦＥＴと比べ、ゲート絶縁層１５の信頼性が向上する。また、セルピッチＣＰを小さくして、ＭＯＳＦＥＴ１００のオン抵抗が低減できる。

【0107】

ＭＯＳＦＥＴ１００のオン抵抗を低減する観点から、セルピッチＣＰは２μｍ以下であることが好ましく、１．５μｍ以下であることがより好ましい。言い換えれば、ゲートトレンチ１１の第２の方向の幅と、隣り合うゲートトレンチ１１の間の第２の方向の距離の和は、２μｍ以下であることが好ましく、１．５μｍ以下であることがより好ましい。

【0108】

ＭＯＳＦＥＴ１００のゲート絶縁層１５の信頼性を向上させる観点から、ゲート引き出し層１６が交差する部分の右側接続トレンチ１２の第１の面Ｆ１における形状が直線形状であることが好ましい。また、ＭＯＳＦＥＴ１００のゲート絶縁層１５の信頼性を向上させる観点から、ゲート引き出し層１６が交差する部分の左側接続トレンチ１３の第１の面Ｆ１における形状が直線形状であることが好ましい。

【0109】

ＭＯＳＦＥＴ１００のゲート絶縁層１５の信頼性を向上させる観点から、ゲート引き出し層１６が交差する部分の、右側接続トレンチ１２の側面は、ａ面又はｍ面で形成されることが好ましい。また、ＭＯＳＦＥＴ１００のゲート絶縁層１５の信頼性を向上させる観点から、ゲート引き出し層１６が交差する部分の、左側接続トレンチ１３の側面は、ａ面又はｍ面で形成されることが好ましい。

【0110】

ＭＯＳＦＥＴ１００のゲート絶縁層１５の信頼性を向上させる観点から、ゲート引き出し層１６の第２の方向の幅は、セルピッチＣＰよりも小さいことが好ましい。言い換えれば、ゲート引き出し層１６の第２の方向の幅は、ゲートトレンチ１１の第２の方向の幅と、隣り合うゲートトレンチ１１の間の第２の方向の距離の和よりも小さいことが好ましい。

【0111】

以上、第１の実施形態によれば、ゲート絶縁層の信頼性が向上することで、信頼性の向上が可能な半導体装置が実現できる。

【0112】

（第２の実施形態）
第２の実施形態の半導体装置は、炭化珪素層の中に存在し、第１の面の側に存在し、第１の方向に延び、第４のトレンチと第２のトレンチとの間に位置し、第３のトレンチと第１の方向に離間する第５のトレンチと、炭化珪素層の中に存在し、第１の面の側に存在し、第２の方向に延び、第４のトレンチ及び第５のトレンチと連続し、第３のトレンチと第１の方向に離間する第６のトレンチと、を更に備える点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。

【0113】

第２の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴである。第２の実施形態のＭＯＳＦＥＴは、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。

【0114】

図８は、第２の実施形態の半導体装置の一部の模式平面図である。図８は、第１の実施形態の図２に対応する図である。

【0115】

第２の実施形態の半導体装置は、第１のゲートトレンチ１１ａ、第２のゲートトレンチ１１ｂ（第１のトレンチ）、第３のゲートトレンチ１１ｃ（第４のトレンチ）、第４のゲートトレンチ１１ｄ（第５のトレンチ）、第５のゲートトレンチ１１ｅ（第２のトレンチ）、第６のゲートトレンチ１１ｆ、第７のゲートトレンチ１１ｇ、第８のゲートトレンチ１１ｈ、第９のゲートトレンチ１１ｉ、第１の右側接続トレンチ１２ａ（第３のトレンチ）、第２の右側接続トレンチ１２ｂ、第３の右側接続トレンチ１２ｘ（第６のトレンチ）、第４の右側接続トレンチ１２ｙ、第１の左側接続トレンチ１３ａ、第２の左側接続トレンチ１３ｂ、第３の左側接続トレンチ１３ｘ、第４の左側接続トレンチ１３ｙ、ゲート電極１４、ゲート絶縁層１５、第１のゲート引き出し層１６ａ（第１の導電層）、第２のゲート引き出し層１６ｂ、第３のゲート引き出し層１６ｃ、第４のゲート引き出し層１６ｄ、第１のゲート配線層１８ａ、第２のゲート配線層１８ｂを備える。

【0116】

第２の実施形態のＭＯＳＦＥＴは、第１の右側接続トレンチ１２ａ（第３のトレンチ）は、第２のゲートトレンチ１１ｂ（第１のトレンチ）の端部と第５のゲートトレンチ１１ｅ（第２のトレンチ）の端部を接続する。

【0117】

第２の実施形態のＭＯＳＦＥＴは、右側接続トレンチ１２で接続される２つのゲートトレンチ１１の間に、２つのゲートトレンチ１１が設けられる。

【0118】

例えば、第１の右側接続トレンチ１２ａ（第３のトレンチ）は、第２のゲートトレンチ１１ｂ（第１のトレンチ）及び第５のゲートトレンチ１１ｅ（第２のトレンチ）と連続する。第１の右側接続トレンチ１２ａは、第２のゲートトレンチ１１ｂと第５のゲートトレンチ１１ｅを接続する。

【0119】

第２のゲートトレンチ１１ｂと第５のゲートトレンチ１１ｅとの間には、第３のゲートトレンチ１１ｃ（第４のトレンチ）及び第４のゲートトレンチ１１ｄ（第５のトレンチ）が位置する。第３の右側接続トレンチ１２ｘ（第６のトレンチ）は、第３のゲートトレンチ１１ｃ及び第４のゲートトレンチ１１ｄと連続する。第３の右側接続トレンチ１２ｘは第２の方向に延びる。第３の右側接続トレンチ１２ｘは、第３のゲートトレンチ１１ｃ及び第４のゲートトレンチ１１ｄを接続する。第３の右側接続トレンチ１２ｘ（第６のトレンチ）は、第１の右側接続トレンチ１２ａ（第３のトレンチ）と第１の方向に離間する。

【0120】

ゲート引き出し層１６と交差する右側接続トレンチ１２の第２の方向の長さは、セルピッチＣＰの３倍である。例えば、第１の右側接続トレンチ１２ａ（第３のトレンチ）の第２の方向の長さ（図８中のｄ２）は、セルピッチＣＰの３倍である。

【0121】

なお、第２のゲート配線層１８ｂに接続される第３のゲート引き出し層１６ｃ及び第４のゲート引き出し層１６ｄは、第１のゲート配線層１８ａに接続される第１のゲート引き出し層１６ａ及び第２のゲート引き出し層１６ｂに対し、第２の方向にセルピッチＣＰの２倍ずれて配置されている。

【0122】

第２の実施形態のＭＯＳＦＥＴは、接続される２つのゲートトレンチ１１の間に、別のゲートトレンチ１１が２つ存在する。第２の実施形態のＭＯＳＦＥＴは、ゲート引き出し層１６と交差する右側接続トレンチ１２、及び、ゲート引き出し層１６と交差する左側接続トレンチ１３の第２の方向の長さが、セルピッチＣＰの３倍である。したがって、ゲート引き出し層１６と、ゲートトレンチ１１と右側接続トレンチ１２の交わる角部とが第１の実施形態のＭＯＳＦＥＴと比較して、更に交差しにくくなる。よって、ゲート絶縁層１５の信頼性が向上する。また、セルピッチＣＰを小さくして、ＭＯＳＦＥＴのオン抵抗が低減できる。

【0123】

（変形例）
図９は、第２の実施形態の変形例の半導体装置の一部の模式平面図である。図９は、第２の実施形態の図８に対応する図である。

【0124】

変形例のＭＯＳＦＥＴは、ゲート引き出し層１６の第２の方向の幅が、第２の実施形態のＭＯＳＦＥＴより広い。例えば、第１のゲート引き出し層１６ａの第２の方向の幅（図９中のｗ２）が、第２の実施形態のＭＯＳＦＥＴより広い。ゲート引き出し層１６の第２の方向の幅は、例えば、セルピッチＣＰよりも広い。

【0125】

以上、第２の実施形態及び変形例によれば、ゲート絶縁層の信頼性が向上することで、信頼性の向上が可能な半導体装置が実現できる。

【0126】

（第３の実施形態）
第３の実施形態の半導体装置は、第２のゲート配線層に接続されるゲート引き出し層が、第１のゲート配線層に接続されるゲート引き出し層に対し、第２の方向にセルピッチＣＰの１倍ずれて配置されている点で、第２の実施形態の半導体装置と異なる。以下、第２の実施形態と重複する内容については、一部記述を省略する場合がある。

【0127】

第３の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴである。第３の実施形態のＭＯＳＦＥＴは、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。

【0128】

図１０は、第３の実施形態の半導体装置の一部の模式平面図である。図１０は、第２の実施形態の図８に対応する図である。

【0129】

第２のゲート配線層１８ｂに接続される第３のゲート引き出し層１６ｃ及び第４のゲート引き出し層１６ｄは、第１のゲート配線層１８ａに接続される第１のゲート引き出し層１６ａ及び第２のゲート引き出し層１６ｂに対し、第２の方向にセルピッチＣＰの１倍ずれて配置されている。

【0130】

以上、第３の実施形態によれば、ゲート絶縁層の信頼性が向上することで、信頼性の向上が可能な半導体装置が実現できる。

【0131】

（第４の実施形態）
第４の実施形態の半導体装置は、接続される２つのゲートトレンチの間に、別のゲートトレンチが３つ存在する点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。

【0132】

第４の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴである。第４の実施形態のＭＯＳＦＥＴは、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。

【0133】

図１１は、第４の実施形態の半導体装置の一部の模式平面図である。図１１は、第１の実施形態の図２に対応する図である。

【0134】

第４の実施形態の半導体装置は、第１のゲートトレンチ１１ａ（第１のトレンチ）、第２のゲートトレンチ１１ｂ（第４のトレンチ）、第３のゲートトレンチ１１ｃ、第４のゲートトレンチ１１ｄ（第５のトレンチ）、第５のゲートトレンチ１１ｅ（第２のトレンチ）、第６のゲートトレンチ１１ｆ、第７のゲートトレンチ１１ｇ、第８のゲートトレンチ１１ｈ、第９のゲートトレンチ１１ｉ、第１の右側接続トレンチ１２ａ（第３のトレンチ）、第２の右側接続トレンチ１２ｂ、第３の右側接続トレンチ１２ｘ（第６のトレンチ）、第４の右側接続トレンチ１２ｙ、第１の左側接続トレンチ１３ａ、第２の左側接続トレンチ１３ｂ、第３の左側接続トレンチ１３ｘ、第４の左側接続トレンチ１３ｙ、ゲート電極１４、ゲート絶縁層１５、第１のゲート引き出し層１６ａ（第１の導電層）、第２のゲート引き出し層１６ｂ、第３のゲート引き出し層１６ｃ、第４のゲート引き出し層１６ｄ、第１のゲート配線層１８ａ、第２のゲート配線層１８ｂを備える。

【0135】

第４の実施形態のＭＯＳＦＥＴは、第１の右側接続トレンチ１２ａ（第３のトレンチ）は、第１のゲートトレンチ１１ａ（第１のトレンチ）及び第５のゲートトレンチ１１ｅ（第２のトレンチ）と連続する。第１の右側接続トレンチ１２ａ（第３のトレンチ）は、第１のゲートトレンチ１１ａ（第１のトレンチ）の端部と第５のゲートトレンチ１１ｅ（第２のトレンチ）の端部を接続する。

【0136】

第４の実施形態のＭＯＳＦＥＴは、右側接続トレンチ１２で接続される２つのゲートトレンチ１１トレンチの間に、３つのゲートトレンチ１１が設けられる。

【0137】

例えば、第１のゲートトレンチ１１ａと第５のゲートトレンチ１１ｅとの間には、第２のゲートトレンチ１１ｂ（第４のトレンチ）、第３のゲートトレンチ１１ｃ、及び第４のゲートトレンチ１１ｄ（第５のトレンチ）、が位置する。第３の右側接続トレンチ１２ｘ（第６のトレンチ）は、第２のゲートトレンチ１１ｂ及び第４のゲートトレンチ１１ｄと連続する。第３の右側接続トレンチ１２ｘは、第２のゲートトレンチ１１ｂ及び第４のゲートトレンチ１１ｄを接続する。第３の右側接続トレンチ１２ｘは、第１の右側接続トレンチ１２ａ（第３のトレンチ）と第１の方向に離間する。

【0138】

ゲート引き出し層１６と交差する右側接続トレンチ１２の第２の方向の長さは、セルピッチＣＰの４倍である。例えば、第１の右側接続トレンチ１２ａ（第３のトレンチ）の第２の方向の長さ（図１１中のｄ２）は、セルピッチＣＰの４倍である。

【0139】

なお、第２のゲート配線層１８ｂに接続される第３のゲート引き出し層１６ｃ及び第４のゲート引き出し層１６ｄは、第１のゲート配線層１８ａに接続される第１のゲート引き出し層１６ａ及び第２のゲート引き出し層１６ｂに対し、第２の方向にセルピッチＣＰの２倍ずれて配置されている。

【0140】

第４の実施形態のＭＯＳＦＥＴは、接続される２つのゲートトレンチ１１の間に、別のゲートトレンチ１１が３つ存在する。第４の実施形態のＭＯＳＦＥＴは、ゲート引き出し層１６と交差する右側接続トレンチ１２、及び、ゲート引き出し層１６と交差する左側接続トレンチ１３の第２の方向の長さが、セルピッチＣＰの４倍である。

【0141】

したがって、ゲート引き出し層１６と、ゲートトレンチ１１と右側接続トレンチ１２とが交わる角部とが第１又は第２の実施形態のＭＯＳＦＥＴと比較して、更に交差しにくくなる。よって、ゲート絶縁層１５の信頼性が向上する。また、セルピッチＣＰを小さくして、ＭＯＳＦＥＴのオン抵抗が低減できる。

【0142】

（第１の変形例）
図１２は、第４の実施形態の第１の変形例の半導体装置の一部の模式平面図である。図１２は、第４の実施形態の図１１に対応する図である。

【0143】

第１の変形例のＭＯＳＦＥＴは、ゲート引き出し層１６が、２つの右側接続トレンチ１２又は２つの左側接続トレンチ１３と交差する点で、第４の実施形態のＭＯＳＦＥＴと異なる。例えば、第１のゲート引き出し層１６ａが、第１の右側接続トレンチ１２ａ及び第３の右側接続トレンチ１２ｘと交差する。

【0144】

（第２の変形例）
図１３は、第４の実施形態の第２の変形例の半導体装置の一部の模式平面図である。図１３は、第４の実施形態の図１１に対応する図である。

【0145】

第２の変形例のＭＯＳＦＥＴは、ゲート引き出し層１６が、幅広部と幅狭部を有する点で、第１の変形例と異なる。例えば、第１のゲート引き出し層１６ａが、幅広部１６ａｘと幅狭部１６ａｙを有する。

【0146】

以上、第４の実施形態及び変形例によれば、ゲート絶縁層の信頼性が向上することで、信頼性の向上が可能な半導体装置が実現できる。

【0147】

（第５の実施形態）
第５の実施形態の半導体装置は、第２のゲート配線層に接続されるゲート引き出し層が、第１のゲート配線層に接続されるゲート引き出し層に対し、第２の方向にセルピッチＣＰの１倍ずれて配置されている点で、第４の実施形態の半導体装置と異なる。以下、第４の実施形態と重複する内容については、一部記述を省略する場合がある。

【0148】

第５の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴである。第５の実施形態のＭＯＳＦＥＴは、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。

【0149】

図１４は、第５の実施形態の半導体装置の一部の模式平面図である。図１４は、第４の実施形態の図１１に対応する図である。

【0150】

第２のゲート配線層１８ｂに接続される第３のゲート引き出し層１６ｃ及び第４のゲート引き出し層１６ｄは、第１のゲート配線層１８ａに接続される第１のゲート引き出し層１６ａ及び第２のゲート引き出し層１６ｂに対し、第２の方向にセルピッチＣＰの１倍ずれて配置されている。

【0151】

以上、第５の実施形態によれば、ゲート絶縁層の信頼性が向上することで、信頼性の向上が可能な半導体装置が実現できる。

【0152】

（第６の実施形態）
第６の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。

【0153】

図１５は、第６の実施形態の駆動装置の模式図である。駆動装置１０００は、モーター１４０と、インバータ回路１５０を備える。

【0154】

インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。

【0155】

第６の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置１０００の特性が向上する。

【0156】

（第７の実施形態）
第７の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。

【0157】

図１６は、第７の実施形態の車両の模式図である。第７の実施形態の車両１１００は、鉄道車両である。車両１１００は、モーター１４０と、インバータ回路１５０を備える。

【0158】

インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１１００の車輪９０が回転する。

【0159】

第７の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１１００の特性が向上する。

【0160】

（第８の実施形態）
第８の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。

【0161】

図１７は、第８の実施形態の車両の模式図である。第８の実施形態の車両１２００は、自動車である。車両１２００は、モーター１４０と、インバータ回路１５０を備える。

【0162】

インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。

【0163】

インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１２００の車輪９０が回転する。

【0164】

第８の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１２００の特性が向上する。

【0165】

（第９の実施形態）
第９の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。

【0166】

図１８は、第９の実施形態の昇降機（エレベータ）の模式図である。第９の実施形態の昇降機１３００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。

【0167】

インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。

【0168】

インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。

【0169】

第９の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１３００の特性が向上する。

【0170】

以上、第１ないし第５の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。

【0171】

第１ないし第５の実施形態では、半導体装置としてＭＯＳＦＥＴを例に説明したが、本発明をＩｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）に適用することも可能である。例えば、ＭＯＳＦＥＴ１００のドレイン領域５０に相当する領域を、ｎ型からｐ型に置き換えることで、ＩＧＢＴが実現できる。

【0172】

また、第６ないし第９の実施形態においては、第１の実施形態の半導体装置を備える場合を例に説明したが、第２の実施形態ないし第５の実施形態の半導体装置を適用することも可能である。

【0173】

また、第６ないし第９の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。

【0174】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0175】

１０ 炭化珪素層
１１ａ 第１のゲートトレンチ（第７のトレンチ、第１のトレンチ）
１１ｂ 第２のゲートトレンチ（第１のトレンチ、第４のトレンチ）
１１ｃ 第３のゲートトレンチ（第４のトレンチ）
１１ｄ 第４のゲートトレンチ（第２のトレンチ、第５のトレンチ）
１１ｅ 第５のゲートトレンチ（第２のトレンチ）
１２ａ 第１の右側接続トレンチ（第３のトレンチ）
１２ｘ 第３の右側接続トレンチ（第６のトレンチ）
１３ａ 第１の左側接続トレンチ（第８のトレンチ）
１４ ゲート電極
１５ ゲート絶縁層
１６ａ 第１のゲート引き出し層（第１の導電層）
１６ｄ 第４のゲート引き出し層（第２の導電層）
１８ａ 第１のゲート配線層（第１の配線層）
１８ｂ 第２のゲート配線層（第２の配線層）
３１ ソース電極（第１の電極）
３２ ドレイン電極（第２の電極）
５１ ドリフト領域（第１の炭化珪素領域）
５２ ボディ領域（第２の炭化珪素領域）
５３ ソース領域（第３の炭化珪素領域）
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
１０００ 駆動装置
１１００ 車両
１２００ 車両
１３００ 昇降機
Ｆ１ 第１の面
Ｆ２ 第２の面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】