知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023145020
(43)【公開日】2023-10-11
(54)【発明の名称】スイッチング電源装置
(51)【国際特許分類】
H02M 1/08 20060101AFI20231003BHJP
H02M 3/155 20060101ALI20231003BHJP
【ＦＩ】
H02M1/08 C
H02M3/155 H
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2022052284
(22)【出願日】2022-03-28
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002000
【氏名又は名称】弁理士法人栄光事務所
(72)【発明者】
【氏名】松尾 裕介
【テーマコード（参考）】
5H730
5H740
【Ｆターム（参考）】
5H730AS05
5H730BB13
5H730BB57
5H730DD04
5H730EE59
5H730FD01
5H730FG05
5H730XC04
5H730XX03
5H730XX12
5H730XX23
5H730XX32
5H730XX42
5H740AA08
5H740BA12
5H740BC01
5H740BC02
5H740HH01
5H740JA01
5H740JB01
5H740KK01
5H740MM01
(57)【要約】
【課題】ブートストラップコンデンサの充電不足を抑制し、電源停止を抑制することができるスイッチング電源装置を提供する。
【解決手段】充電制御部１７１が、ブートストラップコンデンサＣＢの両端電圧が低下している場合、放電抵抗Ｒ３に直列接続されたトランジスタＱ３をオンして出力部１１の出力電流を放電抵抗Ｒ３に供給する。また、充電制御部１７１は、ブートストラップコンデンサＣＢの両端電圧が低下している場合、ローサイドＮＭＯＳトランジスタＱ１を常時オフ制御する。また、また、充電制御部１７１は、ブートストラップコンデンサＣＢの両端電圧が低下している場合、スイッチ端子ＴＳＷから出力されるパルス信号のデューティサイクルを低下させる。
【選択図】図１
【解決手段】充電制御部１７１が、ブートストラップコンデンサＣＢの両端電圧が低下している場合、放電抵抗Ｒ３に直列接続されたトランジスタＱ３をオンして出力部１１の出力電流を放電抵抗Ｒ３に供給する。また、充電制御部１７１は、ブートストラップコンデンサＣＢの両端電圧が低下している場合、ローサイドＮＭＯＳトランジスタＱ１を常時オフ制御する。また、また、充電制御部１７１は、ブートストラップコンデンサＣＢの両端電圧が低下している場合、スイッチ端子ＴＳＷから出力されるパルス信号のデューティサイクルを低下させる。
【選択図】図１
【特許請求の範囲】
【請求項1】
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧が低下している、または、低下する可能性があると判定した場合、放電抵抗に直列接続されたスイッチをオンして前記出力部の出力電流を前記放電抵抗に供給する充電制御部とを備えた、
スイッチング電源装置。
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧が低下している、または、低下する可能性があると判定した場合、放電抵抗に直列接続されたスイッチをオンして前記出力部の出力電流を前記放電抵抗に供給する充電制御部とを備えた、
スイッチング電源装置。
【請求項2】
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧が低下している、または、低下する可能性があると判定した場合、前記制御部を制御して、前記ローサイドＮＭＯＳトランジスタを常時オフ制御する充電制御部とを備えた、
スイッチング電源装置。
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧が低下している、または、低下する可能性があると判定した場合、前記制御部を制御して、前記ローサイドＮＭＯＳトランジスタを常時オフ制御する充電制御部とを備えた、
スイッチング電源装置。
【請求項3】
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧が低下している、または、低下する可能性があると判定した場合、前記制御部を制御して、前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタのオンオフ制御のデューティサイクルを低下させる充電制御部とを備えた、
スイッチング電源装置。
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧が低下している、または、低下する可能性があると判定した場合、前記制御部を制御して、前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタのオンオフ制御のデューティサイクルを低下させる充電制御部とを備えた、
スイッチング電源装置。
【請求項4】
請求項１～３の何れか１項に記載のスイッチング電源装置において、
前記ブートストラップコンデンサの両端電圧と閾値電圧との比較結果を出力する電圧検出部をさらに備え、
前記充電制御部は、前記電圧検出部の比較結果に基づいて前記ブートストラップコンデンサの両端電圧が低下していることを判定する、
スイッチング電源装置。
前記ブートストラップコンデンサの両端電圧と閾値電圧との比較結果を出力する電圧検出部をさらに備え、
前記充電制御部は、前記電圧検出部の比較結果に基づいて前記ブートストラップコンデンサの両端電圧が低下していることを判定する、
スイッチング電源装置。
【請求項5】
請求項１～４の何れか１項に記載のスイッチング電源装置において、
起動時であるか否かの判定、前記出力電圧が過電圧であるか否かの判定、パルススキップが発生しているか否かの判定、のうち少なくとも１以上を判定する判定部を備え、
前記充電制御部は、前記判定部の判定結果に基づいて前記ブートストラップコンデンサの両端電圧が低下する可能性があると判定する、
スイッチング電源装置。
起動時であるか否かの判定、前記出力電圧が過電圧であるか否かの判定、パルススキップが発生しているか否かの判定、のうち少なくとも１以上を判定する判定部を備え、
前記充電制御部は、前記判定部の判定結果に基づいて前記ブートストラップコンデンサの両端電圧が低下する可能性があると判定する、
スイッチング電源装置。
【請求項6】
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧と複数の閾値電圧との比較結果を出力する電圧検出部と、
前記電圧検出部が前記閾値電圧を下回るとの比較結果を出力する毎に、放電抵抗に直列接続されたスイッチをオンして前記出力部の出力電流を前記放電抵抗に供給する第１充電制御、前記制御部を制御して、前記ハイサイドＮＭＯＳトランジスタを常時オフ制御する第２充電制御、および、前記制御部を制御して、前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタのオンオフ制御のデューティサイクルを低下させる第３充電制御の少なくとも２つ以上を組み合わせて順次実行する充電制御部とを備えた、
スイッチング電源装置。
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧と複数の閾値電圧との比較結果を出力する電圧検出部と、
前記電圧検出部が前記閾値電圧を下回るとの比較結果を出力する毎に、放電抵抗に直列接続されたスイッチをオンして前記出力部の出力電流を前記放電抵抗に供給する第１充電制御、前記制御部を制御して、前記ハイサイドＮＭＯＳトランジスタを常時オフ制御する第２充電制御、および、前記制御部を制御して、前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタのオンオフ制御のデューティサイクルを低下させる第３充電制御の少なくとも２つ以上を組み合わせて順次実行する充電制御部とを備えた、
スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング電源装置に関する。
【背景技術】
【0002】
スイッチング電源装置において、ＮＭＯＳトランジスタをハイサイド駆動する場合には、ゲート電圧をソース電圧より高くする必要がある。これを実現するために、従来、ブートストラップ部が用いられている（例えば特許文献１）。ブートストラップ部からの供給電圧の大きさは、ブートストラップ部におけるブートストラップコンデンサの両端電圧によって決まる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００６－２５４５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
このため、ブートストラップコンデンサの充電が不足し、両端電圧が低下するとハイサイドＮＭＯＳトランジスタをオンオフ駆動することができず、スイッチング電源装置の動作が停止して、電源が停止してしまう、という問題があった。
【0005】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、ブートストラップコンデンサの充電不足を抑制し、電源停止を抑制することができるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【0006】
前述した目的を達成するために、本発明に係るスイッチング電源装置は、下記［１］～［６］を特徴としている。
［１］
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧が低下している、または、低下する可能性があると判定した場合、放電抵抗に直列接続されたスイッチをオンして前記出力部の出力電流を前記放電抵抗に供給する充電制御部とを備えた、
スイッチング電源装置であること。
［２］
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧が低下している、または、低下する可能性があると判定した場合、前記制御部を制御して、前記ローサイドＮＭＯＳトランジスタを常時オフ制御する充電制御部とを備えた、
スイッチング電源装置であること。
［３］
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧が低下している、または、低下する可能性があると判定した場合、前記制御部を制御して、前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタのオンオフ制御のデューティサイクルを低下させる充電制御部とを備えた、
スイッチング電源装置であること。
［４］
［１］～［３］の何れか１項に記載のスイッチング電源装置において、
前記ブートストラップコンデンサの両端電圧と閾値電圧との比較結果を出力する電圧検出部をさらに備え、
前記充電制御部は、前記電圧検出部の比較結果に基づいて前記ブートストラップコンデンサの両端電圧が低下していることを判定する、
スイッチング電源装置であること。
［５］
［１］～［４］の何れか１項に記載のスイッチング電源装置において、
起動時であるか否かの判定、前記出力電圧が過電圧であるか否かの判定、パルススキップが発生しているか否かの判定、のうち少なくとも１以上を判定する判定部を備え、
前記充電制御部は、前記判定部の判定結果に基づいて前記ブートストラップコンデンサの両端電圧が低下する可能性があると判定する、
スイッチング電源装置であること。
［６］
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧と複数の閾値電圧との比較結果を出力する電圧検出部と、
前記電圧検出部が前記閾値電圧を下回るとの比較結果を出力する毎に、放電抵抗に直列接続されたスイッチをオンして前記出力部の出力電流を前記放電抵抗に供給する第１充電制御、前記制御部を制御して、前記ハイサイドＮＭＯＳトランジスタを常時オフ制御する第２充電制御、および、前記制御部を制御して、前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタのオンオフ制御のデューティサイクルを低下させる第３充電制御の少なくとも２つ以上を組み合わせて順次実行する充電制御部とを備えた、
スイッチング電源装置であること。
［１］
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧が低下している、または、低下する可能性があると判定した場合、放電抵抗に直列接続されたスイッチをオンして前記出力部の出力電流を前記放電抵抗に供給する充電制御部とを備えた、
スイッチング電源装置であること。
［２］
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧が低下している、または、低下する可能性があると判定した場合、前記制御部を制御して、前記ローサイドＮＭＯＳトランジスタを常時オフ制御する充電制御部とを備えた、
スイッチング電源装置であること。
［３］
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧が低下している、または、低下する可能性があると判定した場合、前記制御部を制御して、前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタのオンオフ制御のデューティサイクルを低下させる充電制御部とを備えた、
スイッチング電源装置であること。
［４］
［１］～［３］の何れか１項に記載のスイッチング電源装置において、
前記ブートストラップコンデンサの両端電圧と閾値電圧との比較結果を出力する電圧検出部をさらに備え、
前記充電制御部は、前記電圧検出部の比較結果に基づいて前記ブートストラップコンデンサの両端電圧が低下していることを判定する、
スイッチング電源装置であること。
［５］
［１］～［４］の何れか１項に記載のスイッチング電源装置において、
起動時であるか否かの判定、前記出力電圧が過電圧であるか否かの判定、パルススキップが発生しているか否かの判定、のうち少なくとも１以上を判定する判定部を備え、
前記充電制御部は、前記判定部の判定結果に基づいて前記ブートストラップコンデンサの両端電圧が低下する可能性があると判定する、
スイッチング電源装置であること。
［６］
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドＮＭＯＳトランジスタ及びハイサイドＮＭＯＳトランジスタと、
前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタを交互にオン制御して、前記出力部を制御する制御部と、
前記ハイサイドＮＭＯＳトランジスタを駆動するために、前記ハイサイドＮＭＯＳトランジスタのソース電位よりブートストラップコンデンサの両端電圧だけ高圧側にシフトさせたブート電圧を生成するブートストラップ部と、
前記ブートストラップコンデンサの両端電圧と複数の閾値電圧との比較結果を出力する電圧検出部と、
前記電圧検出部が前記閾値電圧を下回るとの比較結果を出力する毎に、放電抵抗に直列接続されたスイッチをオンして前記出力部の出力電流を前記放電抵抗に供給する第１充電制御、前記制御部を制御して、前記ハイサイドＮＭＯＳトランジスタを常時オフ制御する第２充電制御、および、前記制御部を制御して、前記ローサイドＮＭＯＳトランジスタ及び前記ハイサイドＮＭＯＳトランジスタのオンオフ制御のデューティサイクルを低下させる第３充電制御の少なくとも２つ以上を組み合わせて順次実行する充電制御部とを備えた、
スイッチング電源装置であること。
【発明の効果】
【0007】
本発明によれば、ブートストラップコンデンサの充電不足を抑制し、電源停止を抑制することができるスイッチング電源装置を提供することができる。
【0008】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【0009】
【図2】図２は、正常時におけるハイサイドＮＭＯＳトランジスタのオンオフ、ローサイドＮＭＯＳトランジスタのオンオフ、スイッチ端子の電位、コイル電流、ブートストラップコンデンサの両端電圧のタイムチャートである。
【発明を実施するための形態】
【0010】
（第１実施形態）
本発明に関する第１実施形態について、各図を参照しながら以下に説明する。
本発明に関する第１実施形態について、各図を参照しながら以下に説明する。
【0011】
本実施形態のＤＣ／ＤＣコンバータ１は、入力電圧ＶＩＮを降圧した出力電圧ＶＯＵＴを負荷２に供給する。入力電圧ＶＩＮは、直流電源３から供給される。ＤＣ／ＤＣコンバータ１は、入力電圧ＶＩＮを降圧変換して出力電圧ＶＯＵＴとして出力する出力部１１と、出力部１１に対してパルス状の入力電圧ＶＩＮを供給するスイッチング電源装置１２と、ブートストラップコンデンサＣＢとを備えている。
【0012】
出力部１１は、コイルＬ１と、出力コンデンサＣ１とを備えている。コイルＬ１は、スイッチング電源装置１２のスイッチ端子ＴＳＷと、負荷２との間に接続されている。負荷２は、一端がコイルＬ１に接続され、他端がグランドに接続されている。出力コンデンサＣ１は、一端がコイルＬ１及び負荷２の接続点に接続され、他端がグランドに接続されている。
【0013】
スイッチング電源装置１２は、ＩＣチップから構成されている。スイッチング電源装置１２は、ローサイドＮＭＯＳトランジスタＱ１（以下、「トランジスタＱ１」と略記することもある）、ハイサイドＮＭＯＳトランジスタＱ２（以下、「トランジスタＱ２」と略記することもある）と、ドライバ部（図１では「ＤＲＶ」と表記）１３１，１３２と、ブートストラップ部１４と、出力電圧検出部１５と、誤差検出部１６と、制御部としてのＰＷＭ制御部１７と、放電部１８と、電圧検出部としてのブート電圧検出部１９とを備えている。
【0014】
トランジスタＱ１、Ｑ２は、ＮｃｈのパワーＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor;金属酸化膜半導体電界効果トランジスタ）から構成されている。ローサイドＮＭＯＳトランジスタＱ１は、ソースがグランドに接続され、ドレインがスイッチ端子ＴＳＷに接続される。ハイサイドＮＭＯＳトランジスタＱ２は、ソースがスイッチ端子ＴＳＷ及びトランジスタＱ１のドレインに接続され、ドレインが入力端子ＴＩＮに接続されている。入力端子ＴＩＮには、直流電源３から供給される入力電圧ＶＩＮが入力されている。
【0015】
図２に示すように、トランジスタＱ２がオン、トランジスタＱ１がオフすると、スイッチ端子ＴＳＷからは入力電圧ＶＩＮが出力される。これに対して、トランジスタＱ２がオフ、トランジスタＱ１がオンすると、スイッチ端子ＴＳＷからはグランド電位０Ｖが出力される。トランジスタＱ１、Ｑ２を交互にオン制御することにより、スイッチ端子ＴＳＷからはＨレベルが入力電圧ＶＩＮ、Ｌレベルが０Ｖのパルス信号（＝パルス状の入力電圧ＶＩＮ）が出力される。このパルス信号を出力部１１に入力してコイルＬ１と出力コンデンサＣ１とで平滑化することにより、パルス信号のデューティに応じた出力電圧ＶＯＵＴを負荷２に供給することができる。
【0016】
なお、トランジスタＱ１、Ｑ２のオンオフ切り替え時には、直流電源３の短絡を防ぐために、トランジスタＱ１、Ｑ２の双方がオフするデッドタイムＤＴが設けられている。デッドタイムＤＴ中は、スイッチ端子ＴＳＷの電位は、－０．７Ｖ、即ちグランド電位０ＶからトランジスタＱ１の寄生ダイオードの順方向電圧０．７Ｖ分、下がった電位となる。
【0017】
ドライバ部１３１は、図１に示すように、トランジスタＱ１のゲートに接続され、トランジスタＱ１のオンオフを駆動する回路である。ドライバ部１３１は、ゲート駆動用電源（図１では「ＬＤＯ」と表記）１４１からの電源供給を受けて動作する。ドライバ部１３１は、Ｈレベルがゲート駆動電圧ＶＧ（例えば５Ｖ）、Ｌレベルがグランド電位０となるパルス信号をトランジスタＱ１のゲートに対して出力する。ドライバ部１３１から出力されるパルス信号がＨレベルのときにトランジスタＱ１がオンし、ＬレベルのときにトランジスタＱ１がオフする。
【0018】
ドライバ部１３２は、トランジスタＱ２のゲートに接続され、トランジスタＱ２のオンオフを駆動する回路である。トランジスタＱ２は、オンするとソース電位が入力電圧ＶＩＮと等しくなる。このため、トランジスタＱ２のゲートにトランジスタＱ１と同様にゲート駆動電圧ＶＧを供給しても、トランジスタＱ２のオンを維持することができない。そこで、ドライバ部１３２は、後述するブートストラップ部１４からの電源供給を受けて動作する。ブートストラップ部１４は、ブートストラップコンデンサＣＢを利用して、スイッチ端子ＴＳＷの電位（即ちトランジスタＱ２のソース電位）にブートストラップコンデンサＣＢの両端電圧を加算したブート電圧ＶＢを生成する回路である。ブートストラップコンデンサＣＢの両端電圧は、正常時は後述するようにゲート駆動電圧ＶＧとほぼ等しくなる。
【0019】
ドライバ部１３２は、Ｈレベルがブート電圧ＶＢ、Ｌレベルがスイッチ端子ＴＳＷの電位となるパルス信号をトランジスタＱ２のゲートに出力する。ドライバ部１３２から出力されるパルス信号がＨレベルのときにトランジスタＱ２がオンし、ＬレベルのときにトランジスタＱ２がオフする。
【0020】
ブートストラップ部１４は、ゲート駆動用電源１４１と、ダイオードＤ１とを有している。ゲート駆動用電源１４１は、入力電圧ＶＩＮからゲート駆動電圧ＶＧを生成して出力する。ダイオードＤ１は、アノードにゲート駆動用電源１４１が接続され、カソードにブート端子ＴＢを介してブートストラップコンデンサＣＢの一端が接続される。ブートストラップコンデンサＣＢは、他端がスイッチ端子ＴＳＷに接続されている。
【0021】
ドライバ部１３１がトランジスタＱ１のゲートにゲート駆動電圧ＶＧ（Ｈレベルのパルス信号）を供給すると、トランジスタＱ１がオンする。ドライバ部１３２がトランジスタＱ２のゲートにスイッチ端子ＴＳＷの電位（Ｌレベルのパルス信号）を供給すると、トランジスタＱ２がオフする。トランジスタＱ１がオン、トランジスタＱ２がオフのとき、スイッチ端子ＴＳＷはグランド電位０Ｖとなる。スイッチ端子ＴＳＷがグランド電位０Ｖとなると、ゲート駆動用電源１４１からの電流が、ダイオードＤ１を介してブートストラップコンデンサＣＢに供給され、ブートストラップコンデンサＣＢが充電される。これにより、図２に示すように、ブートストラップコンデンサＣＢの両端電圧がゲート駆動電圧ＶＧに向かって上昇する。特に、デッドタイムＤＴ中は、スイッチ端子ＴＳＷの電位が－０．７Ｖとなるため、ブートストラップコンデンサＣＢの充電が早い。
【0022】
次に、ドライバ部１３１がトランジスタＱ１にグランド電位（Ｌレベルのパルス信号）を供給すると、トランジスタＱ１がオフする。ドライバ部１３２がトランジスタＱ２にブート電圧ＶＢ（Ｈレベルのパルス信号）を供給すると、トランジスタＱ２がオンする。この切り替わり時に、スイッチ端子ＴＳＷの電位、即ちトランジスタＱ２のソース電位が、グランドから入力電圧ＶＩＮまで上昇する。しかしながら、ブートストラップコンデンサＣＢは図２に示すようにゆっくりと放電するものの、その両端電圧はほぼゲート駆動電圧ＶＧを保ったままなので、ブート電圧ＶＢは常にトランジスタＱ２のソース電位＋ゲート駆動電圧ＶＧとなり、トランジスタＱ２のオンが継続する。また、ダイオードＤ１の働きによりブートストラップコンデンサＣＢからの電流がゲート駆動用電源１４１に流れ込むことがない。
【0023】
出力電圧検出部１５は、図１に示すように、出力電圧ＶＯＵＴに応じた検出電圧ＶＲを後述する誤差検出部１６に対して出力する。出力電圧検出部１５は、抵抗Ｒ１、Ｒ２を有する。抵抗Ｒ１は一端がグランドに接続され、他端が抵抗Ｒ２の一端に接続されている。抵抗Ｒ２は、他端がフィードバック端子ＴＦＢを介してコイルＬ１とコンデンサＣ１との接続点（＝出力部１１の出力）に接続されている。抵抗Ｒ１，Ｒ２の接続点には、出力電圧ＶＯＵＴを抵抗Ｒ１、Ｒ２で分圧した検出電圧ＶＲが出力される。
【0024】
誤差検出部１６は、検出電圧ＶＲと基準電圧ＶＲＥＦとの誤差を増幅した誤差信号ＶＦＢをＰＷＭ制御部１７に出力する。基準電圧ＶＲＥＦは、出力電圧ＶＯＵＴが目標電圧となったときに出力電圧検出部１５から出力される検出電圧ＶＲと等しくなるように設定されている。ＰＷＭ制御部１７は、誤差信号ＶＦＢに応じたデューティのパルス信号がドライバ部１３１，１３２から出力されるようにドライバ部１３１，１３２を制御する。
【0025】
上述したＤＣ／ＤＣコンバータ１においては、ブートストラップコンデンサＣＢの充電が不足すると、トランジスタＱ２をオンすることができなくなり、電源供給が停止する、という問題があった。ブートストラップコンデンサＣＢの充電不足の原因としては、下記が挙げられる。図３に示すように、例えば、入力電圧ＶＩＮと出力電圧ＶＯＵＴとの電位差が小さい場合、スイッチ端子ＴＳＷから出力されるパルス信号のデューティが高くなる。デューティが高くなると、スイッチ端子ＴＳＷの電位がＬｏｗ（グランド電位）となる時間が短くなり、ブートストラップコンデンサＣＢの充電が不足する。
【0026】
また、負荷２に流れる負荷電流（図２に示すコイルＬ１のリップル電流ΔＩＬ１の１／２）が少ない場合、トランジスタＱ１がオン、トランジスタＱ２がオフのときに、コンデンサＣ１からコイルＬ１に向かう逆電流が発生する。その後、トランジスタＱ１、Ｑ２の双方がオフになると（デッドタイムＤＴになると）、逆電流がトランジスタＱ２の寄生ダイオードを通じて入力端子ＴＩＮに流れる。このため、図３に示すように、デッドタイムＤＴ中に、スイッチ端子ＴＳＷの電位が入力電圧ＶＩＮ＋寄生ダイオードの順方向電圧０．７Ｖ（Ｈレベル）となる。よって、ブートストラップコンデンサＣＢの充電時間が短くなり、ブートストラップコンデンサＣＢの充電が不足する。
【0027】
また、図４に示すように、出力電圧ＶＯＵＴが目標電圧を超えるなどして、パルス信号のパルススキップが発生して、スイッチング動作が停止してスイッチ端子ＴＳＷがハイインピーダンス状態となると、ブートストラップコンデンサＣＢの充電が不足する。
【0028】
そこで、本実施形態では、ＤＣ／ＤＣコンバータ１は、図１に示すように、放電部１８と、ブート電圧検出部１９と、充電制御部１７１とを備えている。放電部１８は、放電抵抗Ｒ３と、トランジスタＱ３とを備えている。放電抵抗Ｒ３は、フィードバック端子ＴＦＢとトランジスタＱ３のドレインとの間に接続されている。トランジスタＱ３は、ソースがグランドに接続され、ゲートが後述する充電制御部１７１に接続されている。トランジスタＱ３がオンすると、出力部１１の出力電流を放電抵抗Ｒ３に供給することができる。
【0029】
本実施形態では、ブート電圧検出部１９は、第１電圧検出器１９１と、第２電圧検出器１９２と、第３電圧検出器１９３と、を備えている。第１～第３電圧検出器１９１～１９３は、ブートストラップコンデンサＣＢの両端電圧を検出し、検出したブートストラップコンデンサＣＢの両端電圧と第１～第３閾値電圧（例えば第１閾値電圧＝４Ｖ、第２閾値電圧＝３Ｖ、第３閾値電圧＝２Ｖ）との比較結果を充電制御部１７１に対して出力する。
【0030】
充電制御部１７１は、第１～第３電圧検出器１９１～１９３の比較結果に基づいてブートストラップコンデンサＣＢの両端電圧が第１～第３閾値電圧を下回る毎に下記の（Ａ）～（Ｃ）の何れか１つを実行して、ブートストラップコンデンサＣＢの充電量を増やす制御を行う。
【0031】
（Ａ）充電制御部１７１は、トランジスタＱ３をオンして、出力部１１の出力電流を放電抵抗Ｒ３に向かって電流を流す。この場合、図３と図５との比較からも明らかなように、出力電流が増加し、コイルＬ１に逆電流が流れるのを防ぐことができる。このため、トランジスタＱ１、Ｑ２の双方がオフのデッドタイムＤＴ中に、スイッチ端子ＴＳＷの電位をＬレベル（－０．７Ｖ）とすることができる。これにより、ブートストラップコンデンサＣＢの充電時間を長くすることができ、ブートストラップコンデンサＣＢの充電量を増やすことができる。
【0032】
（Ｂ）充電制御部１７１は、図６に示すように、トランジスタＱ１が常時オフとなるようにドライバ部１３１を制御すると共に、トランジスタＱ２が誤差信号ＶＦＢに応じたデューティでオンオフするようにドライバ部１３２を制御する。この場合、図３及び図６の比較からも明らかなように、トランジスタＱ２がオフ期間中、常にデッドタイムＤＴとなり、スイッチ端子ＴＳＷの電位を継続的に－０．７Ｖとすることができる。このため、ブートストラップコンデンサＣＢの充電時間を長くすると共に充電を早くすることができ、ブートストラップコンデンサＣＢの充電量を増やすことができる。
【0033】
（Ｃ）充電制御部１７１は、ドライバ部１３１，１３２から出力されるパルス信号のデューティサイクルを強制的に低下させるようドライバ部１３１，１３２を制御する。ＰＷＭ制御部１７は、発振器が内蔵され、発振器の発振周波数のパルス信号を誤差信号ＶＦＢに応じたデューティに変換してトランジスタＱ１、Ｑ２のゲートに出力する。そこで、ブートストラップコンデンサＣＢの両端電圧が低下している場合、充電制御部１７１は、発振器の周波数を下げて、ドライバ部１３１，１３２から出力されるパルス信号のデューティサイクルを強制的に低下させる。即ち、トランジスタＱ１、Ｑ３のオンオフ制御のデューティサイクルを低下させる。このため、ブートストラップコンデンサＣＢの充電時間を長くすることができ、ブートストラップコンデンサＣＢの充電量を増やすことができる。このように、デューティサイクルを強制的に低下させると出力電圧ＶＯＵＴが低下する恐れがあるが、ブートストラップコンデンサＣＢの充電不足による電源の遮断という最悪の事態は回避することができる。
【0034】
本実施形態では、充電制御部１７１は、ブートストラップコンデンサＣＢの両端電圧が第１閾値電圧を下回ったとき、上記（Ａ）の第１充電制御を実行する。また、充電制御部１７１は、ブートストラップコンデンサＣＢの両端電圧が第２閾値電圧を下回ったとき、上記（Ｂ）の第２充電制御を実行する。さらに、充電制御部１７１は、ブートストラップコンデンサＣＢの両端電圧が第３閾値電圧を下回ったとき、上記（Ｃ）の第３充電制御を実行する。
【0035】
上述した実施形態によれば、ブートストラップコンデンサＣＢの両端電圧が低下した場合、放電抵抗Ｒ３に出力部１１の出力電流を流して、出力電流を増やして、ブートストラップコンデンサＣＢの充電量を増やすことができる。このため、ブートストラップコンデンサＣＢの充電不足を抑制し、電源停止を抑制することができる。
【0036】
上述した実施形態によれば、ブートストラップコンデンサＣＢの両端電圧が低下した場合、ローサイドＮＭＯＳトランジスタＱ１を常時オフにして、ブートストラップコンデンサＣＢの充電量を増やすことができる。このため、ブートストラップコンデンサＣＢの充電不足を抑制し、電源停止を抑制することができる。
【0037】
上述した実施形態によれば、ブートストラップコンデンサＣＢの両端電圧が低下した場合、ドライバ部１３１，１３２から出力されるパルス信号のデューティサイクルを強制的に低下させて、ブートストラップコンデンサＣＢの充電量を増やすことができる。このため、ブートストラップコンデンサＣＢの充電不足を抑制し、電源停止を抑制することができる。
【0038】
上述した実施形態によれば、ブートストラップコンデンサＣＢの両端電圧が第１閾値電圧～第３閾値電圧を下回る毎に、充電制御部１７１は（Ａ）の第１充電制御～（Ｃ）の第３充電制御を順番に実行する。これにより、より一層精度よく、ブートストラップコンデンサＣＢの充電不足を抑制し、電源停止を抑制することができる。
【0039】
なお、上述した第１実施形態では、ブートストラップコンデンサＣＢの両端電圧が第１閾値電圧～第３閾値電圧を下回る毎に（Ａ）～（Ｃ）の順に実行していたが、これに限ったものではない。（Ａ）～（Ｃ）の順番はどの順でもよい。
【0040】
また、上述した第１実施形態では、ブートストラップコンデンサＣＢの閾値電圧を３つ設けていたが、これに限ったものではない。閾値電圧を２つ設けて、ブートストラップコンデンサＣＢの両端電圧が閾値電圧を下回る毎に（Ａ）～（Ｃ）のうち２つを順番に実行するようにしてもよい。また、閾値電圧を１つだけ設けて、コンデンサＣＢの両端電圧が閾値電圧を下回ると（Ａ）～（Ｃ）のうち１つを実行するようにしてもよい。
【0041】
また、上述した第１実施形態では、充電制御部１７１は、（Ａ）の第１充電制御～（Ｃ）の第２充電制御の１つを実行していたが、これに限ったものではない。充電制御部１７１は、（Ａ）の第１充電制御～（Ｃ）の第２充電制御の２つ以上を同時に実行するようにしてもよい。
【0042】
（第２実施形態）
次に、本発明に関する具体的な第２実施形態について、図７を参照しながら以下に説明する。なお、図７において、上述した第１実施形態で既に説明した図１に示すＤＣ／ＤＣコンバータ１と同等の部分については同一符号を付してその詳細な説明を省略する。
次に、本発明に関する具体的な第２実施形態について、図７を参照しながら以下に説明する。なお、図７において、上述した第１実施形態で既に説明した図１に示すＤＣ／ＤＣコンバータ１と同等の部分については同一符号を付してその詳細な説明を省略する。
【0043】
同図に示すように、ＤＣ／ＤＣコンバータ１Ｂは、出力部１１と、スイッチング電源装置１２Ｂと、ブートストラップコンデンサＣＢとを備えている。出力部１１、ブートストラップコンデンサＣＢについては、第１実施形態と同様のためここでは詳細な説明を省略する。
【0044】
スイッチング電源装置１２Ｂは、第１実施形態で既に説明したトランジスタＱ１、Ｑ２と、ドライバ部１３１，１３２と、ブートストラップ部１４と、出力電圧検出部１５と、誤差検出部１６と、ＰＷＭ制御部１７と、放電部１８と、ブート電圧検出部１９とに加えて、判定部としての過電圧判定部２０、ソフトスタート判定部２１およびパルススキップ判定部２２と、ＯＲ回路２３とを備えている。
【0045】
上述した第１実施形態では、充電制御部１７１は、コンデンサＣＢの両端電圧を直接検出して、コンデンサＣＢの両端電圧が低下していると判定して、上記（Ａ）の第１充電制御～（Ｃ）の第３充電制御を実行していたが、これに限ったものではない。充電制御部１７１は、コンデンサＣＢの両端電圧が低下する可能性がある場合、上記（Ａ）の第１充電制御～（Ｃ）の第３充電制御を実行するようにしてもよい。
【0046】
ＤＣ／ＤＣコンバータ１には、出力電圧ＶＯＵＴが過電圧となると、トランジスタＱ１、Ｑ２のスイッチング動作を停止させる機能が備わっている。スイッチング動作が停止されると、上述したパルススキップと同様に、ブートストラップコンデンサＣＢの充電不足が発生し、ブートストラップコンデンサＣＢの両端電圧が低下する恐れがある。そこで、本実施形態のスイッチング電源装置１２Ｂは、過電圧判定部２０を備えている。過電圧判定部２０は、検出電圧ＶＲが過電圧閾値を超えた場合、過電圧であると判定し、その旨をＯＲ回路２３に出力する。
【0047】
また、ＤＣ／ＤＣコンバータ１の起動時（スタート時）は、ブートストラップコンデンサＣＢに電荷が蓄積されていないことが多く、また、入力電圧ＶＩＮが低下していることもある。このため、コンデンサＣＢの両端電圧が低下する可能性が高い。そこで、本実施形態のスイッチング電源装置１２Ｂは、ソフトスタート判定部２１を備えている。ＤＣ／ＤＣコンバータ１は、スタート時には基準電圧ＶＲＥＦを設定値よりも低くし、徐々に設定値まで高くするソフトスタート機能が備わっている。ソフトスタート判定部２１は、基準電圧ＶＲＥＦが設定値よりも低ければ、ソフトスタート時であると判定し、その旨をＯＲ回路２３に出力する。
【0048】
また、上述したように出力電圧ＶＯＵＴが目標電圧を越えてパルススキップが発生した場合も、ブートストラップコンデンサＣＢの充電不足が発生し、ブートストラップコンデンサＣＢの両端電圧が低下する恐れがある。そこで、本実施形態のスイッチング電源装置１２Ｂは、パルススキップ判定部２２を備えている。パルススキップ判定部２２は、誤差信号ＶＦＢを監視し、出力電圧ＶＯＵＴが目標電圧に達し、パルススキップが発生していると判定すると、その旨をＯＲ回路２３に出力する。
【0049】
ＯＲ回路２３は、充電制御部１７１に接続されており、過電圧、ソフトスタート、パルススキップの何れか１つが発生していると判定された場合、その旨を充電制御部１７１に伝える。充電制御部１７１は、過電圧、ソフトスタート、パルススキップの何れか１つ以上が発生した場合、ブートストラップコンデンサＣＢの充電が不足している、または、これから不足する可能性があると判定し、上記（Ａ）の第１充電制御～（Ｃ）の第２充電制御の少なくとも１つを実行する。
【0050】
上述した実施形態によれば、ブートストラップコンデンサＣＢの両端電圧が低下する可能性が高い場合に、（Ａ）の第１充電制御～（Ｃ）の第３充電制御の何れか１つを実行する。このため、ブートストラップコンデンサＣＢの充電不足を抑制し、電源停止を抑制することができる。
【0051】
なお、上述した第２実施形態によれば、スイッチング電源装置１２Ｂは、過電圧判定部２０、ソフトスタート判定部２１、パルススキップ判定部２２の３つの判定部を有しているが、これに限ったものではない。スイッチング電源装置１２Ｂは、過電圧判定部２０、ソフトスタート判定部２１、パルススキップ判定部２２のうち少なくとも１つ以上を有していればよい。
【0052】
また、上述した第２実施形態では、スイッチング電源装置１２Ｂは、ブート電圧検出部１９を有し、ブートストラップコンデンサＣＢの両端電圧と閾値電圧との比較に基づいて、（Ａ）の第１充電制御～（Ｃ）の第３充電制御を実行していたが、これに限ったものではない。スイッチング電源装置１２Ｂは、ブート電圧検出部１９を備えていなくてもよく、判定部２０～２２の判定結果に応じてのみ（Ａ）の第１充電制御～（Ｃ）の第３充電制御を実行するようにしてもよい。
【0053】
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。
【0054】
上述した実施形態によれば、出力部１１は降圧型から構成されていたが、これに限ったものではない。出力部１１は入力電圧を昇圧変換する昇圧型から構成されていてもよい。
【符号の説明】
【0055】
１１ 出力部
１２ スイッチング電源装置
１４ ブートストラップ部
１７ ＰＷＭ制御部（制御部）
１９ ブート電圧検出部（電圧検出部）
２０ 過電圧判定部（判定部）
２１ ソフトスタート判定部（判定部）
２２ パルススキップ判定部（判定部）
１７１ 充電制御部
ＣＢ ブートストラップコンデンサ
Ｑ１ ローサイドＮＭＯＳトランジスタ
Ｑ２ ハイサイドＮＭＯＳトランジスタ
Ｑ３ トランジスタ（スイッチ）
Ｒ３ 放電抵抗
ＶＢ ブート電圧
ＶＩＮ 入力電圧
ＶＯＵＴ 出力電圧
１２ スイッチング電源装置
１４ ブートストラップ部
１７ ＰＷＭ制御部（制御部）
１９ ブート電圧検出部（電圧検出部）
２０ 過電圧判定部（判定部）
２１ ソフトスタート判定部（判定部）
２２ パルススキップ判定部（判定部）
１７１ 充電制御部
ＣＢ ブートストラップコンデンサ
Ｑ１ ローサイドＮＭＯＳトランジスタ
Ｑ２ ハイサイドＮＭＯＳトランジスタ
Ｑ３ トランジスタ（スイッチ）
Ｒ３ 放電抵抗
ＶＢ ブート電圧
ＶＩＮ 入力電圧
ＶＯＵＴ 出力電圧
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】