知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023146577
(43)【公開日】2023-10-12
(54)【発明の名称】スイッチング電源装置
(51)【国際特許分類】
H02M 3/155 20060101AFI20231004BHJP
【ＦＩ】
H02M3/155 P
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022053814
(22)【出願日】2022-03-29
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002000
【氏名又は名称】弁理士法人栄光事務所
(72)【発明者】
【氏名】松尾 裕介
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730AS05
5H730BB13
5H730BB57
5H730DD04
5H730FD01
5H730FD31
5H730FF01
5H730FF02
5H730FG05
5H730FG25
5H730XX03
5H730XX15
5H730XX23
5H730XX35
5H730XX47
(57)【要約】
【課題】不連続モードにおいて負荷過渡応答を改善したスイッチング電源装置を提供する。
【解決手段】誤差検出部１６が、出力電圧と目標電圧との誤差に応じた誤差信号ＶＥＲＲを出力する。ＰＷＭ制御部２０が、誤差信号ＶＥＲＲと基準信号ＶＳとを比較した比較信号ＶＣＯＭに応じたデューティ・サイクルでローサイドトランジスタＱ１及びハイサイドトランジスタＱ２を交互にオンして、出力部１１を制御する。ＤＣバイアス変更部２１が、不連続モード（ＤＣＭ）におけるＤＣバイアス信号成分が、強制ＰＷＭ制御モード（ＦＣＭ）におけるＤＣバイアス信号成分よりも低くなるように、ＤＣバイアス信号成分を変更する。
【選択図】図１
【解決手段】誤差検出部１６が、出力電圧と目標電圧との誤差に応じた誤差信号ＶＥＲＲを出力する。ＰＷＭ制御部２０が、誤差信号ＶＥＲＲと基準信号ＶＳとを比較した比較信号ＶＣＯＭに応じたデューティ・サイクルでローサイドトランジスタＱ１及びハイサイドトランジスタＱ２を交互にオンして、出力部１１を制御する。ＤＣバイアス変更部２１が、不連続モード（ＤＣＭ）におけるＤＣバイアス信号成分が、強制ＰＷＭ制御モード（ＦＣＭ）におけるＤＣバイアス信号成分よりも低くなるように、ＤＣバイアス信号成分を変更する。
【選択図】図１
【特許請求の範囲】
【請求項1】
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドトランジスタ及びハイサイドトランジスタと、
前記出力電圧と目標電圧との誤差に応じた誤差信号を出力する誤差検出部と、
ＤＣバイアス信号成分と、前記出力部が有するコイルに流れるコイル電流に応じた電流信号成分とを含む基準信号を生成する基準信号生成部と、
前記基準信号と前記誤差信号とを比較した比較信号を出力するＰＷＭコンパレータと、
前記比較信号に応じたデューティ・サイクルで前記ローサイドトランジスタ及び前記ハイサイドトランジスタを交互にオンして、前記出力部を制御する制御部とを備え、
前記基準信号に含まれる前記ＤＣバイアス信号成分が可変に設けられている、
スイッチング電源装置。
互いに直列接続されたローサイドトランジスタ及びハイサイドトランジスタと、
前記出力電圧と目標電圧との誤差に応じた誤差信号を出力する誤差検出部と、
ＤＣバイアス信号成分と、前記出力部が有するコイルに流れるコイル電流に応じた電流信号成分とを含む基準信号を生成する基準信号生成部と、
前記基準信号と前記誤差信号とを比較した比較信号を出力するＰＷＭコンパレータと、
前記比較信号に応じたデューティ・サイクルで前記ローサイドトランジスタ及び前記ハイサイドトランジスタを交互にオンして、前記出力部を制御する制御部とを備え、
前記基準信号に含まれる前記ＤＣバイアス信号成分が可変に設けられている、
スイッチング電源装置。
【請求項2】
請求項１に記載のスイッチング電源装置において、
前記制御部は、前記コイルに逆電流が流れると、前記ローサイドトランジスタをオフする不連続モードと、前記コイルに前記逆電流が流れても前記ローサイドトランジスタ及び前記ハイサイドトランジスタを交互にオンし続ける強制ＰＷＭ制御モードとに切り替え可能に設けられ、
前記不連続モードにおける前記ＤＣバイアス信号成分が、前記強制ＰＷＭ制御モードにおける前記ＤＣバイアス信号成分よりも低くなるように、前記ＤＣバイアス信号成分を変更するＤＣバイアス変更部を備えた、
スイッチング電源装置。
前記制御部は、前記コイルに逆電流が流れると、前記ローサイドトランジスタをオフする不連続モードと、前記コイルに前記逆電流が流れても前記ローサイドトランジスタ及び前記ハイサイドトランジスタを交互にオンし続ける強制ＰＷＭ制御モードとに切り替え可能に設けられ、
前記不連続モードにおける前記ＤＣバイアス信号成分が、前記強制ＰＷＭ制御モードにおける前記ＤＣバイアス信号成分よりも低くなるように、前記ＤＣバイアス信号成分を変更するＤＣバイアス変更部を備えた、
スイッチング電源装置。
【請求項3】
請求項１に記載のスイッチング電源装置において、
前記コイル電流のリップル電流が大きくなるに従って前記ＤＣバイアス信号成分が高くなるように、前記ＤＣバイアス信号成分を変更するＤＣバイアス変更部を備えた、
スイッチング電源装置。
前記コイル電流のリップル電流が大きくなるに従って前記ＤＣバイアス信号成分が高くなるように、前記ＤＣバイアス信号成分を変更するＤＣバイアス変更部を備えた、
スイッチング電源装置。
【請求項4】
請求項１～３の何れか１項に記載のスイッチング電源装置において、
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記ＤＣバイアス信号生成部は、前記ＤＣバイアス信号が可変に設けられる、
スイッチング電源装置。
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記ＤＣバイアス信号生成部は、前記ＤＣバイアス信号が可変に設けられる、
スイッチング電源装置。
【請求項5】
請求項１～３の何れか１項に記載のスイッチング電源装置において、
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記加算部は、前記ＤＣバイアス信号に応じた電流が流れる第１の抵抗を有する第１の電圧／電流変換回路と、前記電流信号に応じた電流が流れる第２の抵抗を有する第２の電圧／電流変換回路と、前記第１の抵抗に流れる電流を折り返して第３の抵抗に供給する第１のカレントミラー回路と、前記第２の抵抗に流れる電流を折り返して前記第３の抵抗に供給する第２のカレントミラー回路とを有し、
前記第１の抵抗の抵抗値が可変に設けられる、
スイッチング電源装置。
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記加算部は、前記ＤＣバイアス信号に応じた電流が流れる第１の抵抗を有する第１の電圧／電流変換回路と、前記電流信号に応じた電流が流れる第２の抵抗を有する第２の電圧／電流変換回路と、前記第１の抵抗に流れる電流を折り返して第３の抵抗に供給する第１のカレントミラー回路と、前記第２の抵抗に流れる電流を折り返して前記第３の抵抗に供給する第２のカレントミラー回路とを有し、
前記第１の抵抗の抵抗値が可変に設けられる、
スイッチング電源装置。
【請求項6】
請求項１～３の何れか１項に記載のスイッチング電源装置において、
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記加算部は、前記ＤＣバイアス信号に応じた電流が流れる第１の抵抗を有する第１の電圧／電流変換回路と、前記電流信号に応じた電流が流れる第２の抵抗を有する第２の電圧／電流変換回路と、前記第１の抵抗に流れる電流を折り返して第３の抵抗に供給する第１のカレントミラー回路と、前記第２の抵抗に流れる電流を折り返して前記第３の抵抗に供給する第２のカレントミラー回路とを有し、
前記第１のカレントミラー回路は、前記第３の抵抗に折り返す電流が可変に設けられる、
スイッチング電源装置。
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記加算部は、前記ＤＣバイアス信号に応じた電流が流れる第１の抵抗を有する第１の電圧／電流変換回路と、前記電流信号に応じた電流が流れる第２の抵抗を有する第２の電圧／電流変換回路と、前記第１の抵抗に流れる電流を折り返して第３の抵抗に供給する第１のカレントミラー回路と、前記第２の抵抗に流れる電流を折り返して前記第３の抵抗に供給する第２のカレントミラー回路とを有し、
前記第１のカレントミラー回路は、前記第３の抵抗に折り返す電流が可変に設けられる、
スイッチング電源装置。
【請求項7】
請求項１～３の何れか１項に記載のスイッチング電源装置において、
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記電流信号生成部は、前記コイルに流れる電流に応じた電圧値を増幅する計装アンプを有し、前記計装アンプに供給する基準電圧が可変に設けられる、
スイッチング電源装置。
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記電流信号生成部は、前記コイルに流れる電流に応じた電圧値を増幅する計装アンプを有し、前記計装アンプに供給する基準電圧が可変に設けられる、
スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング電源装置に関する。
【背景技術】
【0002】
トランジスタをオンオフさせて入力電圧から所望の出力電圧を生成するスイッチング電源装置が知られている。スイッチング電源装置においては、出力電圧とコイル電流の双方を検出して出力帰還制御を行う電流モード制御方式が広く知られている（特許文献１）。また、電流モード制御方式のスイッチング電源装置において、コイルに逆電流が流れないようにする不連続モードと、コイルに逆電流が流れるのを許容する強制ＰＷＭモードとに切り替えられるものも知られている。この場合、不連続モードにおいて負荷過渡応答が悪くなる、という問題があった。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１５－１７１２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、不連続モードにおいて負荷過渡応答を改善したスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【0005】
前述した目的を達成するために、本発明に係るスイッチング電源装置は、下記［１］～［７］を特徴としている。
［１］
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドトランジスタ及びハイサイドトランジスタと、
前記出力電圧と目標電圧との誤差に応じた誤差信号を出力する誤差検出部と、
ＤＣバイアス信号成分と、前記出力部が有するコイルに流れるコイル電流に応じた電流信号成分とを含む基準信号を生成する基準信号生成部と、
前記基準信号と前記誤差信号とを比較した比較信号を出力するＰＷＭコンパレータと、
前記比較信号に応じたデューティ・サイクルで前記ローサイドトランジスタ及び前記ハイサイドトランジスタを交互にオンして、前記出力部を制御する制御部とを備え、
前記基準信号に含まれる前記ＤＣバイアス信号成分が可変に設けられている、
スイッチング電源装置であること。
［２］
［１］に記載のスイッチング電源装置において、
前記制御部は、前記コイルに逆電流が流れると、前記ローサイドトランジスタをオフする不連続モードと、前記コイルに前記逆電流が流れても前記ローサイドトランジスタ及び前記ハイサイドトランジスタを交互にオンし続ける強制ＰＷＭ制御モードとに切り替え可能に設けられ、
前記不連続モードにおける前記ＤＣバイアス信号成分が、前記強制ＰＷＭ制御モードにおける前記ＤＣバイアス信号成分よりも低くなるように、前記ＤＣバイアス信号成分を変更するＤＣバイアス変更部を備えた、
スイッチング電源装置であること。
［３］
［１］に記載のスイッチング電源装置において、
前記コイル電流のリップル電流が大きくなるに従って前記ＤＣバイアス信号成分が高くなるように、前記ＤＣバイアス信号成分を変更するＤＣバイアス変更部を備えた、
スイッチング電源装置であること。
［４］
［１］～［３］の何れか１項に記載のスイッチング電源装置において、
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記ＤＣバイアス信号生成部は、前記ＤＣバイアス信号が可変に設けられる、
スイッチング電源装置であること。
［５］
［１］～［３］の何れか１項に記載のスイッチング電源装置において、
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記加算部は、前記ＤＣバイアス信号に応じた電流が流れる第１の抵抗を有する第１の電圧／電流変換回路と、前記電流信号に応じた電流が流れる第２の抵抗を有する第２の電圧／電流変換回路と、前記第１の抵抗に流れる電流を折り返して第３の抵抗に供給する第１のカレントミラー回路と、前記第２の抵抗に流れる電流を折り返して前記第３の抵抗に供給する第２のカレントミラー回路とを有し、
前記第１の抵抗の抵抗値が可変に設けられる、
スイッチング電源装置であること。
［６］
［１］～［３］の何れか１項に記載のスイッチング電源装置において、
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記加算部は、前記ＤＣバイアス信号に応じた電流が流れる第１の抵抗を有する第１の電圧／電流変換回路と、前記電流信号に応じた電流が流れる第２の抵抗を有する第２の電圧／電流変換回路と、前記第１の抵抗に流れる電流を折り返して第３の抵抗に供給する第１のカレントミラー回路と、前記第２の抵抗に流れる電流を折り返して前記第３の抵抗に供給する第２のカレントミラー回路とを有し、
前記第１のカレントミラー回路は、前記第３の抵抗に折り返す電流が可変に設けられる、
スイッチング電源装置であること。
［７］
［１］～［３］の何れか１項に記載のスイッチング電源装置において、
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記電流信号生成部は、前記コイルに流れる電流に応じた電圧値を増幅する計装アンプを有し、前記計装アンプに供給する基準電圧が可変に設けられる、
スイッチング電源装置であること。
［１］
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドトランジスタ及びハイサイドトランジスタと、
前記出力電圧と目標電圧との誤差に応じた誤差信号を出力する誤差検出部と、
ＤＣバイアス信号成分と、前記出力部が有するコイルに流れるコイル電流に応じた電流信号成分とを含む基準信号を生成する基準信号生成部と、
前記基準信号と前記誤差信号とを比較した比較信号を出力するＰＷＭコンパレータと、
前記比較信号に応じたデューティ・サイクルで前記ローサイドトランジスタ及び前記ハイサイドトランジスタを交互にオンして、前記出力部を制御する制御部とを備え、
前記基準信号に含まれる前記ＤＣバイアス信号成分が可変に設けられている、
スイッチング電源装置であること。
［２］
［１］に記載のスイッチング電源装置において、
前記制御部は、前記コイルに逆電流が流れると、前記ローサイドトランジスタをオフする不連続モードと、前記コイルに前記逆電流が流れても前記ローサイドトランジスタ及び前記ハイサイドトランジスタを交互にオンし続ける強制ＰＷＭ制御モードとに切り替え可能に設けられ、
前記不連続モードにおける前記ＤＣバイアス信号成分が、前記強制ＰＷＭ制御モードにおける前記ＤＣバイアス信号成分よりも低くなるように、前記ＤＣバイアス信号成分を変更するＤＣバイアス変更部を備えた、
スイッチング電源装置であること。
［３］
［１］に記載のスイッチング電源装置において、
前記コイル電流のリップル電流が大きくなるに従って前記ＤＣバイアス信号成分が高くなるように、前記ＤＣバイアス信号成分を変更するＤＣバイアス変更部を備えた、
スイッチング電源装置であること。
［４］
［１］～［３］の何れか１項に記載のスイッチング電源装置において、
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記ＤＣバイアス信号生成部は、前記ＤＣバイアス信号が可変に設けられる、
スイッチング電源装置であること。
［５］
［１］～［３］の何れか１項に記載のスイッチング電源装置において、
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記加算部は、前記ＤＣバイアス信号に応じた電流が流れる第１の抵抗を有する第１の電圧／電流変換回路と、前記電流信号に応じた電流が流れる第２の抵抗を有する第２の電圧／電流変換回路と、前記第１の抵抗に流れる電流を折り返して第３の抵抗に供給する第１のカレントミラー回路と、前記第２の抵抗に流れる電流を折り返して前記第３の抵抗に供給する第２のカレントミラー回路とを有し、
前記第１の抵抗の抵抗値が可変に設けられる、
スイッチング電源装置であること。
［６］
［１］～［３］の何れか１項に記載のスイッチング電源装置において、
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記加算部は、前記ＤＣバイアス信号に応じた電流が流れる第１の抵抗を有する第１の電圧／電流変換回路と、前記電流信号に応じた電流が流れる第２の抵抗を有する第２の電圧／電流変換回路と、前記第１の抵抗に流れる電流を折り返して第３の抵抗に供給する第１のカレントミラー回路と、前記第２の抵抗に流れる電流を折り返して前記第３の抵抗に供給する第２のカレントミラー回路とを有し、
前記第１のカレントミラー回路は、前記第３の抵抗に折り返す電流が可変に設けられる、
スイッチング電源装置であること。
［７］
［１］～［３］の何れか１項に記載のスイッチング電源装置において、
前記基準信号生成部は、ＤＣバイアス信号を生成するＤＣバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記ＤＣバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記電流信号生成部は、前記コイルに流れる電流に応じた電圧値を増幅する計装アンプを有し、前記計装アンプに供給する基準電圧が可変に設けられる、
スイッチング電源装置であること。
【発明の効果】
【0006】
本発明によれば、不連続モードにおいて負荷過渡応答を改善したスイッチング電源装置を提供することができる。
【0007】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
（第１実施形態）
本発明に関する第１実施形態について、各図を参照しながら以下に説明する。
本発明に関する第１実施形態について、各図を参照しながら以下に説明する。
【0010】
本実施形態のＤＣ／ＤＣコンバータ１は、入力電圧ＶＩＮを降圧した出力電圧ＶＯＵＴを負荷２に供給する。入力電圧ＶＩＮは、直流電源３から供給される。ＤＣ／ＤＣコンバータ１は、入力電圧ＶＩＮを降圧変換して出力電圧ＶＯＵＴとして出力する出力部１１と、出力部１１に対してパルス状の入力電圧ＶＩＮを供給して、出力部１１を制御するスイッチング電源装置１２と、ブートストラップコンデンサＣＢとを備えている。
【0011】
出力部１１は、コイルＬ１と、出力コンデンサＣ１とを備えている。コイルＬ１は、スイッチング電源装置１２のスイッチ端子ＴＳＷと、負荷２との間に接続されている。負荷２は、一端が抵抗Ｒ３を介してコイルＬ１に接続され、他端がグランドに接続されている。出力コンデンサＣ１は、一端が負荷２に接続され、他端がグランドに接続されている。
【0012】
スイッチング電源装置１２は、ＩＣチップから構成されている。スイッチング電源装置１２は、ローサイドトランジスタＱ１（以下、「トランジスタＱ１」と略記することもある）、ハイサイドトランジスタＱ２（以下、「トランジスタＱ２」と略記することもある）と、ドライバ部（図１では「ＤＲＶ」と表記）１３１，１３２と、ブートストラップ部１４と、電圧検出部１５と、誤差検出部１６と、ＰＷＭコンパレータ１７と、基準信号生成部１８と、過電流検出部１９と、制御部としてのＰＷＭ制御部２０と、ＤＣバイアス変更部２１とを備えている。
【0013】
トランジスタＱ１、Ｑ２は、ＮｃｈのパワーＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor;金属酸化膜半導体電界効果トランジスタ）から構成されている。ローサイドトランジスタＱ１は、ソースがグランドに接続され、ドレインがスイッチ端子ＴＳＷに接続される。ハイサイドトランジスタＱ２は、ソースがスイッチ端子ＴＳＷ及びトランジスタＱ１のドレインに接続され、ドレインが入力端子ＴＩＮに接続されている。入力端子ＴＩＮには、直流電源３から供給される入力電圧ＶＩＮが入力されている。
【0014】
図２に示すように、トランジスタＱ２がオン、トランジスタＱ１がオフすると、スイッチ端子ＴＳＷからは入力電圧ＶＩＮが出力される。これに対して、トランジスタＱ２がオフ、トランジスタＱ１がオンすると、スイッチ端子ＴＳＷからはグランド電位０Ｖが出力される。トランジスタＱ１、Ｑ２を交互にオン制御することにより、スイッチ端子ＴＳＷからはＨレベルが入力電圧ＶＩＮ、Ｌレベルが０Ｖのパルス信号（＝パルス状の入力電圧ＶＩＮ）が出力される。このパルス信号を出力部１１に入力してコイルＬ１と出力コンデンサＣ１とで平滑化することにより、パルス信号のデューティ・サイクルに応じた出力電圧ＶＯＵＴを負荷２に供給することができる。
【0015】
なお、トランジスタＱ１、Ｑ２のオンオフ切り替え時には、直流電源３の短絡を防ぐために、トランジスタＱ１、Ｑ２の双方がオフするデッドタイムＤＴが設けられている。デッドタイムＤＴ中は、スイッチ端子ＴＳＷの電位は、－０．７Ｖ、即ちグランド電位０ＶからトランジスタＱ１の寄生ダイオードの順方向電圧０．７Ｖ分、下がった電位となる。
【0016】
ドライバ部１３１は、図１に示すように、トランジスタＱ１のゲートに接続され、トランジスタＱ１のオンオフを駆動する回路である。ドライバ部１３１は、ゲート駆動用電源（図１では「ＬＤＯ」と表記）１４１からのゲート駆動電圧ＶＧの供給を受けて動作する。
【0017】
ドライバ部１３２は、トランジスタＱ２のゲートに接続され、トランジスタＱ２のオンオフを駆動する回路である。トランジスタＱ２は、オンするとソース電位が入力電圧ＶＩＮと等しくなる。このため、トランジスタＱ２のゲートにトランジスタＱ１と同様にゲート駆動電圧ＶＧを供給しても、トランジスタＱ２のオンを維持することができない。そこで、ドライバ部１３２は、後述するブートストラップ部１４からの電源供給を受けて動作する。
【0018】
ブートストラップ部１４は、ブートストラップコンデンサＣＢを利用して、スイッチ端子ＴＳＷの電位（即ちトランジスタＱ２のソース電位）にブートストラップコンデンサＣＢの両端電圧を加算したブート電圧ＶＢを生成する回路である。ブートストラップコンデンサＣＢの両端電圧は、ゲート駆動電圧ＶＧとほぼ等しくなる。
【0019】
ブートストラップ部１４は、ゲート駆動用電源１４１と、ダイオードＤ１とを有している。ゲート駆動用電源１４１は、入力電圧ＶＩＮからゲート駆動電圧ＶＧを生成して出力する。ダイオードＤ１は、アノードにゲート駆動用電源１４１が接続され、カソードにブート端子ＴＢを介してブートストラップコンデンサＣＢの一端が接続される。ブートストラップコンデンサＣＢは、他端がスイッチ端子ＴＳＷに接続されている。
【0020】
電圧検出部１５は、出力電圧ＶＯＵＴに応じた検出電圧ＶＲを後述する誤差検出部１６に対して出力する。電圧検出部１５は、抵抗Ｒ１、Ｒ２を有する。抵抗Ｒ１は一端がグランドに接続され、他端が抵抗Ｒ２の一端に接続されている。抵抗Ｒ２は、他端がフィードバック端子ＴＦＢを介して出力部１１の出力に接続されている。抵抗Ｒ１，Ｒ２の接続点には、出力電圧ＶＯＵＴを抵抗Ｒ１、Ｒ２で分圧した検出電圧ＶＲが出力される。
【0021】
誤差検出部１６は、検出電圧ＶＲと基準電圧ＶＲＥＦとの誤差（差分）を増幅した誤差信号ＶＥＲＲをＰＷＭコンパレータ１７に出力する。基準電圧ＶＲＥＦは、出力電圧ＶＯＵＴが目標電圧となったときに電圧検出部１５から出力される検出電圧ＶＲと等しくなるように設定されている。
【0022】
ＰＷＭコンパレータ１７は、誤差信号ＶＥＲＲと基準信号ＶＳとを比較し、その比較結果を示す比較信号ＶＣＯＭを出力する。
【0023】
基準信号生成部１８は、スロープ補償信号成分、電流信号成分、ＤＣバイアス信号成分を含んだ基準信号ＶＳを生成する。基準信号生成部１８は、スロープ補償信号を生成するスロープ補償信号生成部１８１と、電流信号を生成する電流信号生成部１８２と、ＤＣバイアス信号を生成するＤＣバイアス信号生成部１８３と、スロープ補償信号、電流検出信号、ＤＣバイアス信号を加算した基準信号ＶＳを出力する加算部１８４とを有している。
【0024】
スロープ補償信号生成部１８１は、図２に示すように、０Ｖからパルス信号の１周期にかけて上昇し、１周期が終了すると０Ｖに戻るノコギリ波状のスロープ補償信号を出力する。
【0025】
電流信号生成部１８２は、コイルＬ１に流れるコイル電流ＩＬに応じた電流信号を生成する。電流信号生成部１８２は、コイルＬ１と負荷２との間に接続された抵抗Ｒ３の両端電圧を電流信号として出力する。詳しく説明すると、電流信号生成部１８２は、抵抗Ｒ３の一端に接続された電流検出端子ＴＳＮＳ１と、抵抗Ｒ３の他端に接続された電流検出端子ＴＳＮＳ２とに接続される。電流信号生成部１８２は、電流検出端子ＴＳＮＳ１、ＴＳＮＳ２の間に発生する電圧を増幅して電流信号として出力する。
【0026】
コイル電流ＩＬは、図２に示すように、スイッチ端子ＴＳＷから出力されるパルス信号がＨレベル（＝入力電圧ＶＩＮ）の間に増加し、スイッチ端子ＴＳＷから出力されるパルス信号がＬレベル（＝０Ｖ）の間に減少する。コイル電流ＩＬをＩＶ変換した電流信号も同様に、スイッチ端子ＴＳＷから出力されるパルス信号がＨレベル（＝入力電圧ＶＩＮ）の間に増加し、スイッチ端子ＴＳＷから出力されるパルス信号がＬレベル（＝０Ｖ）の間に減少する。
【0027】
ＤＣバイアス信号生成部１８３は、直流電圧であるＤＣバイアス信号を生成する。加算部１８４は、図２に示すように、スロープ補償信号、電流信号、ＤＣバイアス信号を加算した基準信号ＶＳを出力とする。このように、基準信号ＶＳに電流信号成分を含めた制御を電流モード制御という。電流モード制御のＤＣ／ＤＣコンバータ１は、位相補償の設計が簡単であり、また、帰還ループの安定性が高いため、負荷過渡応答を高速にできるメリットがある。また、ＤＣバイアス信号は、基準信号ＶＳをＰＷＭコンパレータ１７などの動作可能電圧（例えば０．２Ｖ以上）とするために基準信号ＶＳに含められる。
【0028】
過電流検出部１９は、コイルＬ１に流れるコイル電流ＩＬに応じた電流検出端子ＴＳＮＳ１と、電流検出端子ＴＳＮＳ２との間に発生する電圧と閾値電圧とを比較し、その比較結果をＰＷＭ制御部２０に対して出力する。
【0029】
ＰＷＭ制御部２０は、比較信号ＶＣＯＭに応じたデューティ・サイクルのパルス信号をドライバ部１３１、１３２に出力してトランジスタＱ１、Ｑ２のオンオフを制御する。本実施形態では、ＰＷＭ制御部２０は、強制ＰＷＭモード（以下、「ＦＣＭ」という）と不連続モード（以下、「ＤＣＭ」という）との２つのモードに切り替えて動作することができる。
【0030】
次に、ＦＣＭ、ＤＣＭについて説明する前に、負荷２に流れる負荷電流と、コイル電流ＩＬとの関係について説明する。コイル電流ＩＬは、トランジスタＱ１、Ｑ２が交互にオンすると負荷電流を中心として増減するリップル電流となる。負荷電流（コイルＬ１に流れるリップル電流ΔＩＬ（図２参照）の１／２）が多い場合、コイル電流ＩＬは、図２に示すように、トランジスタＱ１、Ｑ２が交互にオンすると負荷電流を中心として増減するが、０Ａを下回ることなく、コイルＬ１から出力コンデンサＣ１に向かう電流が流れ続ける。
【0031】
しかしながら、負荷電流（リップル電流ΔＩＬの１／２）が少ない場合、コイル電流ＩＬは、図３に示すように、トランジスタＱ１、Ｑ２が交互にオンして減少する際に、０Ａを下回り、出力コンデンサＣ１からコイルＬ１に向かう逆電流が発生する。
【0032】
ＦＣＭにおいてＰＷＭ制御部２０は、逆電流が発生してもトランジスタＱ１、Ｑ２を交互にオンオフし続ける。これにより、図３に示すように、負荷電流が少ない場合、コイルＬ１に逆電流が発生する。即ち、ＦＣＭは、逆電流の発生を許容し、コイル電流ＩＬが連続的に流れるようにする制御である。
【0033】
これに対して、ＤＣＭにおいてＰＷＭ制御部２０は、逆電流を検出するとトランジスタＱ１をオフする。即ち、トランジスタＱ１はあたかもショットキーバリアダイオードように動作する。これにより、図４に示すように、逆電流が発生するとすぐにトランジスタＱ１がオフとなり遮断され、コイルＬ１には逆電流が発生しない。ＤＣＭは、負荷電流が少ないときにコイルＬ１に逆電流が発生せず、コイルＬ１及びトランジスタＱ２での導通損失が発生しないため、効率をよくすることができる。
【0034】
このＦＣＭ、ＤＣＭの制御は、外部から切り替えることができる。例えば、スイッチング電源装置１２に図示しない切替端子を設けて、切替端子に入力する入力電圧により切り替えることができる。また、スイッチング電源装置１２に図示しない通信端子を設けて、通信端子に入力するＳＰＩなどの通信信号によって切り替えることができる。
【0035】
しかしながら、上述した電流モード制御においてＤＣＭを行うと、無負荷から重負荷に変更になった際の負荷過渡応答が悪くなる、という問題があった。従来のＤＣ／ＤＣコンバータ１においては、基準信号ＶＳに含まれるＤＣバイアス信号成分は常に同じ値に設定されており、このことが原因であることが分かった。
【0036】
即ち、図３に示すように、ＦＣＭでは逆電流が発生するため、ＤＣバイアス信号成分を高めに設定して基準信号ＶＳが動作可能電圧（例えば０．２Ｖ以上）となるようにしている。これに対して、ＤＣＭでは逆電流が発生していないため、ＦＣＭと同じＤＣバイアス信号成分を設定すると、図４に示すように、基準信号ＶＳが高めに設定される。
【0037】
次に、ＤＣバイアス信号成分、基準信号ＶＳが高めに設定されている場合の問題点について図５を参照して説明する。同図に示すように、負荷電流が、無負荷（０Ａ)から重負荷（５Ａ）に変動し、その後、５Ａから０Ａに変動した場合について考える。負荷電流が０Ａの場合、スイッチ端子ＴＳＷから出力されるパルス信号がＨレベル（入力電圧ＶＩＮ）となると、すぐに出力電圧ＶＯＵＴが目標電圧を越えてしまうため、誤差信号ＶＥＲＲが低下し、基準信号ＶＳを下回った状態が多くなる。このため、ＰＷＭ制御部２０は、パルススキップ動作となり、数サイクルに１回だけＨレベルのパルス信号をスイッチ端子ＴＳＷから出力するように動作する。
【0038】
この状態で負荷電流が増加すると、出力電圧ＶＯＵＴが低下して目標電圧以下となるため、誤差信号ＶＥＲＲが上昇する。しかしながら、基準信号ＶＳが高めに設定されているため、出力電圧ＶＯＵＴの低下がある程度進んで、誤差信号ＶＥＲＲが大きく上昇しないと、基準信号ＶＳを超えることができない。このため、負荷電流が無負荷から重負荷に切り替わる際に、出力電圧ＶＯＵＴが大きく揺れ、過渡応答が悪くなる。
【0039】
また、負荷電流が重負荷（５Ａ）から無負荷（０Ａ）に変動し、負荷電流が減少すると、出力電圧ＶＯＵＴが上昇して目標電圧を超えるため、誤差信号ＶＥＲＲが低下する。この場合、大きく上昇した誤差信号ＶＥＲＲが０Ｖ付近まで低下しないと、ＰＷＭ制御部２０は、パルススキップ動作に移行することができない。このため、負荷電流が重負荷から無負荷に切り替わる際にも、出力電圧ＶＯＵＴが大きく揺れ、過渡応答が悪くなる。
【0040】
そこで、本実施形態では、ＤＣバイアス変更部２１を設け、ＤＣバイアス変更部２１が、ＤＣＭにおけるＤＣバイアス信号成分が、ＦＣＭにおけるＤＣバイアス信号成分よりも低くなるように、基準信号ＶＳに含まれるＤＣバイアス信号成分を変更する。これにより、ＤＣＭにおいて、負荷電流が無負荷から重負荷、重負荷から無負荷に変動する際の誤差信号ＶＥＲＲの変化を小さくして、出力電圧ＶＯＵＴの揺れを抑え、ＤＣＭにおいて負荷過渡応答を改善させることができる。
【0041】
次に、上述した本実施形態の効果について図６を参照して説明する。同図に示すように、負荷電流が無負荷（０Ａ）から重負荷（５Ａ）に変動し、その後、５Ａから０Ａに変動した場合について考える。負荷電流が０Ａとなると、従来のＤＣ／ＤＣコンバータ１と同様に、ＰＷＭ制御部２０は、パルススキップ動作となり、数サイクルに１回だけＨレベルのパルス信号をスイッチ端子ＴＳＷから出力するように動作する。
【0042】
この状態で負荷電流が増加すると、出力電圧ＶＯＵＴが低下して目標電圧以下となるため、誤差信号ＶＥＲＲが上昇する。基準信号ＶＳが適切に設定されているため、誤差信号ＶＥＲＲが上昇すると、比較的速やかに基準信号ＶＳを超える。このため、負荷電流が無負荷から重負荷に切り替わる際に、出力電圧ＶＯＵＴが大きく揺れることなく、過渡応答を改善することができる。
【0043】
また、負荷電流が重負荷（５Ａ）から無負荷（０Ａ）に変動し、負荷電流が減少すると、出力電圧ＶＯＵＴが上昇して目標電圧を超えるため、誤差信号ＶＥＲＲが低下する。この場合、重負荷時に誤差信号ＶＥＲＲはそれほど上昇していないため、速やかに０Ｖ付近まで低下して、ＰＷＭ制御部２０は、パルススキップ動作に移行することができる。このため、ＤＣＭにおいて、負荷電流が重負荷から無負荷に切り替わる際にも、出力電圧ＶＯＵＴが大きく揺れることなく、ＤＣＭにおいて負荷過渡応答を改善することができる。
【0044】
次に、上述したＤＣバイアス信号成分を変更するための詳細な回路について図７を参照にして説明する。図７は、図１に示すＤＣバイアス信号生成部１８３、加算部１８４の詳細を示す回路図である。加算部１８４は、電流信号、スロープ補償信号、ＤＣバイアス信号を電圧／電流（Ｖ／Ｉ）変換するＶ／Ｉ変換回路１８４１～１８４３と、カレントミラー回路１８４４～１８４６とを備えている。
【0045】
ＤＣバイアス信号生成部１８３は、直流のＤＣバイアス信号が可変に設けられている。ＤＣバイアス変更部２１は、ＤＣＭにおいてＤＣバイアス信号生成部１８３から出力されるＤＣバイアス信号が、ＦＣＭにおいてＤＣバイアス信号生成部１８３から出力されるＤＣバイアス信号よりも低くなるように、ＤＣバイアス信号生成部１８３を制御する。
【0046】
第２の電圧／電流変換回路としてのＶ／Ｉ変換回路１８４１は、電流信号をＶ／Ｉ変換する回路であり、オペアンプＯＰ１と、トランジスタＱ４と、第２の抵抗としての抵抗Ｒ４とを有する。オペアンプＯＰ１の非反転入力端子に電流信号を供給すると、オペアンプＯＰ１及びトランジスタＱ４の働きにより、抵抗Ｒ４には電流信号に応じた電流が流れる。
【0047】
Ｖ／Ｉ変換回路１８４２は、スロープ補償信号をＶ／Ｉ変換する回路であり、オペアンプＯＰ２と、トランジスタＱ５と、抵抗Ｒ５とを有する。オペアンプＯＰ２の非反転入力端子にスロープ補償信号を供給すると、オペアンプＯＰ２及びトランジスタＱ５の働きにより、抵抗Ｒ５にはスロープ補償信号に応じた電流が流れる。
【0048】
第１の電圧／電流変換回路としてのＶ／Ｉ変換回路１８４３は、ＤＣバイアス信号をＶ／Ｉ変換する回路であり、オペアンプＯＰ３と、トランジスタＱ６と、第１の抵抗としての抵抗Ｒ６１、Ｒ６２と、スイッチＳＷ１とを有する。スイッチＳＷ１は、抵抗Ｒ６１の両端に接続され、スイッチＳＷ１のオンオフに応じてトランジスタＱ６とグランドとの間に接続される抵抗値を変更することができる。
【0049】
詳しく説明すると、スイッチＳＷ１をオフすると、トランジスタＱ６とグランドとの間に抵抗Ｒ６１、Ｒ６２の双方が接続され、抵抗値が高くなる。スイッチＳＷ１をオンすると、トランジスタＱ６とグランドとの間に抵抗Ｒ６２のみが接続され、抵抗値が低くなる。
【0050】
また、オペアンプＯＰ３の非反転入力端子にＤＣバイアス信号を供給すると、オペアンプＯＰ３及びトランジスタＱ６の働きにより、抵抗Ｒ６１、Ｒ６２の双方又は抵抗Ｒ６２のみにＤＣバイアス信号に応じた電流が流れる。
【0051】
第２のカレントミラー回路としてのカレントミラー回路１８４４は、抵抗Ｒ４に流れる電流信号に応じた電流を折り返して第３の抵抗としての抵抗Ｒ７に供給する回路である。カレントミラー回路１８４４は、ゲート・ドレインが接続されたトランジスタＱ７１と、トランジスタＱ７２とを有する。トランジスタＱ７１、Ｑ７２は、ゲート同士、ソース同士が接続されている。トランジスタＱ７２のドレインが、抵抗Ｒ７に接続されている。
【0052】
カレントミラー回路１８４５は、抵抗Ｒ５に流れるスロープ補償信号に応じた電流を折り返して抵抗Ｒ７に供給する回路である。カレントミラー回路１８４５は、ゲート・ドレインが接続されたトランジスタＱ８１と、トランジスタＱ８２とを有する。トランジスタＱ８１、Ｑ８２は、ゲート同士、ソース同士が接続されている。トランジスタＱ８２のドレインが、抵抗Ｒ７に接続されている。
【0053】
第１のカレントミラー回路としてのカレントミラー回路１８４６は、抵抗Ｒ６１、Ｒ６２の双方又は抵抗Ｒ６２に流れるＤＣバイアス信号に応じた電流を折り返して抵抗Ｒ７に供給する回路である。カレントミラー回路１８４６は、ゲート・ドレインが接続されたトランジスタＱ９１と、トランジスタＱ９２，Ｑ９３と、スイッチＳＷ２とを有する。トランジスタＱ９１と、トランジスタＱ９２，Ｑ９３とは、ゲート同士、ソース同士が接続されている。トランジスタＱ９２、Ｑ９３のドレインが、抵抗Ｒ７に接続されている。スイッチＳＷ２は、トランジスタＱ９３のドレインと抵抗Ｒ７との間に接続される。スイッチＳＷ２のオンオフに応じてカレントミラー回路１８４６から抵抗Ｒ７に供給する電流を増減することができる。
【0054】
以上の構成により、抵抗Ｒ７には電流信号に応じた電流、スロープ補償信号に応じた電流、ＤＣバイアス信号に応じた電流を加算した電流が流れる。よって、抵抗Ｒ７には、電流信号、スロープ補償信号、ＤＣバイアス信号を加算した基準信号ＶＳが発生し、その基準信号ＶＳをＰＷＭコンパレータ１７の反転入力に供給している。
【0055】
上記ＤＣバイアス変更部２１は、ＤＣＭにおいてＶ／Ｉ変換回路１８４３のスイッチＳＷ１をオフし、ＦＣＭにおいてＶ／Ｉ変換回路１８４３のスイッチＳＷ１をオンする。これにより、ＤＣＭにおいて抵抗Ｒ６１、Ｒ６２に流れる電流が少なくなり、ＦＣＭにおいて抵抗Ｒ６２に流れる電流が多くなり、ＤＣＭにおけるＤＣバイアス信号成分が、ＦＣＭにおけるＤＣバイアス信号成分よりも低くなる。
【0056】
また、上記ＤＣバイアス変更部２１は、ＤＣＭにおいてカレントミラー回路１８４６のスイッチＳＷ２をオフし、ＦＣＭにおいてカレントミラー回路１８４６のスイッチＳＷ２をオンする。これにより、ＤＣＭにおいてカレントミラー回路１８４６が折り返す電流が少なくなり、ＦＣＭにおいてカレントミラー回路１８４６が折り返す電流が多くなり、ＤＣＭにおけるＤＣバイアス信号成分が、ＦＣＭにおけるＤＣバイアス信号成分よりも低くなる。
【0057】
なお、図７に示す例では、ＤＣバイアス変更部２１は、ＤＣバイアス信号生成部１８３が生成するＤＣバイアス信号の変更と、スイッチＳＷ１のオンオフと、スイッチＳＷ２のオンオフと、の３つを実行して、ＤＣバイアス信号成分を変更していたが、これに限ったものではない。３つのうち何れか１つ、又は、何れか２つを実行させてＤＣバイアス信号成分を変更するようにしてもよい。
【0058】
次に、上述したＤＣバイアス信号を変更するための別の回路について図８を参照にして説明する。図８は、図１に示す電流信号生成部１８２の詳細を示す回路である。電流信号生成部１８２は、抵抗Ｒ８１～Ｒ８４及びオペアンプＯＰ４を有する計装アンプから構成され、電流検出端子ＴＳＮＳ１、ＴＳＮＳ２間の電圧を増幅した電流信号を出力する。
【0059】
オペアンプＯＰ４の反転入力端子には抵抗Ｒ８１を介して電流検出端子ＴＳＮＳ１が接続されている。オペアンプＯＰ４の非反転入力端子には抵抗Ｒ８２を介して電流検出端子ＴＳＮＳ２が接続されている。オペアンプＯＰ４の反転入力端子は抵抗Ｒ８３を介して出力に接続されている。オペアンプＯＰ４の非反転入力端子は抵抗Ｒ８４を介して基準電源１８２１に接続されている。電流検出端子ＴＳＮＳ１、ＴＳＮＳ２間に発生する電圧をＶＩＬ、基準電源１８２１が発生する基準電圧をＶＲＥＦ２とすると、電流信号は下記の式（１）で表される。
【0060】
電流信号＝ＶＲＥＦ２＋ゲイン×ＶＩＬ …（１）
【0061】
ゲインは抵抗Ｒ８１～Ｒ８４によって設定される。式（１）により基準電圧ＶＲＥＦ２を増減することにより、電流信号の直流成分を増減することができ、これによりＤＣバイアス信号を変更できることが分かる。
【0062】
そこで、本実施形態では、ＤＣバイアス変更部２１は、ＤＣＭにおける基準電圧ＶＲＥＦ２を、ＦＣＭにおける基準電圧ＶＲＥＦよりも低く設定して、ＤＣＭにおけるＤＣバイアス信号成分を、ＦＣＭにおけるＤＣバイアス信号成分よりも低く設定する。
【0063】
なお、上述した第１実施形態では、図７に示すＤＣバイアス信号生成部１８３、加算部１８４によるＤＣバイアス信号の変更に加えて、図８に示す電流信号生成部１８２によるＤＣバイアス信号の変更を行っているが、これに限ったものではない。ＤＣバイアス信号生成部１８３、加算部１８４によるＤＣバイアス信号の変更、電流信号生成部１８２によるＤＣバイアス信号の変更の何れか一方のみを行うようにしてもよい。
【0064】
（第２実施形態）
次に、第２実施形態におけるＤＣ／ＤＣコンバータ１について説明する。上述した第１実施形態では、ＤＣバイアス変更部２１は、ＤＣＭか、ＦＣＭかに応じてＤＣバイアス信号を変更していたが、これに限ったものではない。ＤＣバイアス変更部２１は、コイル電流ＩＬのリップル電流ΔＩＬの大きさに応じてＤＣバイアス信号を変更するようにしてもよい。具体的には、ＤＣバイアス変更部２１は、リップル電流ΔＩＬが大きくなるに従ってＤＣバイアス信号成分が高くなるように、ＤＣバイアス信号成分を変更する。
次に、第２実施形態におけるＤＣ／ＤＣコンバータ１について説明する。上述した第１実施形態では、ＤＣバイアス変更部２１は、ＤＣＭか、ＦＣＭかに応じてＤＣバイアス信号を変更していたが、これに限ったものではない。ＤＣバイアス変更部２１は、コイル電流ＩＬのリップル電流ΔＩＬの大きさに応じてＤＣバイアス信号を変更するようにしてもよい。具体的には、ＤＣバイアス変更部２１は、リップル電流ΔＩＬが大きくなるに従ってＤＣバイアス信号成分が高くなるように、ＤＣバイアス信号成分を変更する。
【0065】
上述したように負荷電流がリップル電流ΔＩＬの１／２以下になるとコイルＬ１に逆電流が発生する。このため、リップル電流ΔＩＬが大きいほど逆電流が発生しやすく、コイル電流ＩＬが０を下回りやすい。上述したように、リップル電流ΔＩＬが大きくなるに従って、ＤＣバイアス信号成分が高く設定されているので、コイル電流ＩＬがマイナスとなっても基準信号ＶＳが動作可能電圧となるようなＤＣバイアス信号に設定することができる。
【0066】
一方、リップル電流ΔＩＬが小さいほど逆電流が発生しにくく、コイル電流ＩＬが０を下回りにくい。上述したように、リップル電流ΔＩＬが小さくなるに従って、ＤＣバイアス信号成分が低く設定されるので、ＤＣＭにおける負荷電流の変動時の負荷過渡応答を改善することができる。
【0067】
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。
【0068】
上述した実施形態によれば、ハイサイドトランジスタＱ２をＮｃｈのトランジスタから構成し、ブートストラップ部１４を用いてハイサイドトランジスタＱ２をオンオフしていたが、これに限ったものではない。ハイサイドトランジスタＱ２をＰｃｈのトランジスタから構成し、ブートストラップ部１４は設けなくてもよい。
【0069】
上述した実施形態によれば、基準信号ＶＳにはスロープ補償信号成分が含まれていたが、これに限ったものではない。基準信号ＶＳには少なくともＤＣバイアス信号成分と、電流信号成分とが含まれていればよく、スロープ補償信号成分が含まれていなくてもよい。
【0070】
上述した実施形態によれば、出力部１１は降圧型から構成されていたが、これに限ったものではない。出力部１１は入力電圧ＶＩＮを昇圧変換する昇圧型から構成されていてもよい。
【符号の説明】
【0071】
１１ 出力部
１２ スイッチング電源装置
１６ 誤差検出部
１７ ＰＷＭコンパレータ
１８ 基準信号生成部
２０ ＰＷＭ制御部（制御部）
２１ ＤＣバイアス変更部
１８２ 電流信号生成部
１８３ ＤＣバイアス信号生成部
１８４ 加算部
１８４１ Ｖ／Ｉ変換回路（第２の電圧／電流変換回路）
１８４３ Ｖ／Ｉ変換回路（第１の電圧／電流変換回路）
１８４４ カレントミラー回路（第２のカレントミラー回路）
１８４６ カレントミラー回路（第１のカレントミラー回路）
ＩＬ コイル電流
Ｌ１ コイル
Ｒ４ 抵抗（第２の抵抗）
Ｒ６１、Ｒ６２ 抵抗（第１の抵抗）
Ｒ７ 抵抗（第３の抵抗）
Ｑ１ ローサイドトランジスタ
Ｑ２ ハイサイドトランジスタ
ＶＣＯＭ 比較信号
ＶＥＲＲ 誤差信号
ＶＲＥＦ２ 基準電圧
ＶＳ 基準信号
１２ スイッチング電源装置
１６ 誤差検出部
１７ ＰＷＭコンパレータ
１８ 基準信号生成部
２０ ＰＷＭ制御部（制御部）
２１ ＤＣバイアス変更部
１８２ 電流信号生成部
１８３ ＤＣバイアス信号生成部
１８４ 加算部
１８４１ Ｖ／Ｉ変換回路（第２の電圧／電流変換回路）
１８４３ Ｖ／Ｉ変換回路（第１の電圧／電流変換回路）
１８４４ カレントミラー回路（第２のカレントミラー回路）
１８４６ カレントミラー回路（第１のカレントミラー回路）
ＩＬ コイル電流
Ｌ１ コイル
Ｒ４ 抵抗（第２の抵抗）
Ｒ６１、Ｒ６２ 抵抗（第１の抵抗）
Ｒ７ 抵抗（第３の抵抗）
Ｑ１ ローサイドトランジスタ
Ｑ２ ハイサイドトランジスタ
ＶＣＯＭ 比較信号
ＶＥＲＲ 誤差信号
ＶＲＥＦ２ 基準電圧
ＶＳ 基準信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】