知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社デンソーの特許一覧 ▶ トヨタ自動車株式会社の特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧 ▶ 国立大学法人 東京大学の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023151050
(43)【公開日】2023-10-16
(54)【発明の名称】光変調器
(51)【国際特許分類】
G02F 1/017 20060101AFI20231005BHJP
【ＦＩ】
G02F1/017 503
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2022060450
(22)【出願日】2022-03-31
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(71)【出願人】
【識別番号】504137912
【氏名又は名称】国立大学法人 東京大学
(74)【代理人】
【識別番号】110001128
【氏名又は名称】弁理士法人ゆうあい特許事務所
(72)【発明者】
【氏名】岩橋 清太
(72)【発明者】
【氏名】山下 達弥
(72)【発明者】
【氏名】大山 浩市
(72)【発明者】
【氏名】竹中 充
【テーマコード（参考）】
2K102
【Ｆターム（参考）】
2K102AA18
2K102BA02
2K102BB01
2K102BB04
2K102BC04
2K102BD01
2K102DA05
2K102DA11
2K102DD03
2K102EA02
(57)【要約】
【課題】光の位相をシフトさせるときの光損失の低減が可能な光変調器を提供する。
【解決手段】光変調器１０は、ｐ型のＳｉ層１３と、ゲート絶縁膜１４と、ｎ型のＩＩＩ－Ｖ族半導体によって少なくとも構成されるゲート層１５と、Ｓｉ層１３がグランドであるとともにゲート層１５が所定の電位であるゲート電圧を、Ｓｉ層１３とゲート層１５との間に印加する電圧印加部１９と、を備える。電圧印加部１９は、印加するゲート電圧を、負の電圧値と正の電圧値との一方から他方へ変えることで、光伝搬路を伝搬する光の位相をシフトさせる。
【選択図】図１
【解決手段】光変調器１０は、ｐ型のＳｉ層１３と、ゲート絶縁膜１４と、ｎ型のＩＩＩ－Ｖ族半導体によって少なくとも構成されるゲート層１５と、Ｓｉ層１３がグランドであるとともにゲート層１５が所定の電位であるゲート電圧を、Ｓｉ層１３とゲート層１５との間に印加する電圧印加部１９と、を備える。電圧印加部１９は、印加するゲート電圧を、負の電圧値と正の電圧値との一方から他方へ変えることで、光伝搬路を伝搬する光の位相をシフトさせる。
【選択図】図１
【特許請求の範囲】
【請求項1】
光の位相を変化させる光変調器であって、
光伝搬路の一部を構成するｐ型のＳｉ層（１３）と、
前記Ｓｉ層の上に接して設けられたゲート絶縁膜（１４）と、
前記光伝搬路の他の一部を構成し、前記ゲート絶縁膜の上に接して設けられ、ｎ型のＩＩＩ－Ｖ族半導体によって少なくとも構成されるゲート層（１５）と、
前記Ｓｉ層と前記ゲート層の一方がグランドであるとともに前記Ｓｉ層と前記ゲート層の他方が任意の電位であるゲート電圧を、前記Ｓｉ層と前記ゲート層との間に印加する電圧印加部（１９）と、を備え、
前記電圧印加部は、印加する前記ゲート電圧を、負の電圧値である前記ゲート電圧の最小値と正の電圧値である前記ゲート電圧の最大値との一方から他方へ変えることで、前記光伝搬路を伝搬する光の位相を２πシフトさせることが可能であり、印加する前記ゲート電圧を、前記最小値よりも大きく前記最大値よりも小さい範囲内の正の第１電圧値と負の第２電圧値との一方から他方へ変えることで、前記光伝搬路を伝搬する光の位相を０よりも大きく２πよりも小さい範囲内でシフトさせることが可能である、光変調器。
光伝搬路の一部を構成するｐ型のＳｉ層（１３）と、
前記Ｓｉ層の上に接して設けられたゲート絶縁膜（１４）と、
前記光伝搬路の他の一部を構成し、前記ゲート絶縁膜の上に接して設けられ、ｎ型のＩＩＩ－Ｖ族半導体によって少なくとも構成されるゲート層（１５）と、
前記Ｓｉ層と前記ゲート層の一方がグランドであるとともに前記Ｓｉ層と前記ゲート層の他方が任意の電位であるゲート電圧を、前記Ｓｉ層と前記ゲート層との間に印加する電圧印加部（１９）と、を備え、
前記電圧印加部は、印加する前記ゲート電圧を、負の電圧値である前記ゲート電圧の最小値と正の電圧値である前記ゲート電圧の最大値との一方から他方へ変えることで、前記光伝搬路を伝搬する光の位相を２πシフトさせることが可能であり、印加する前記ゲート電圧を、前記最小値よりも大きく前記最大値よりも小さい範囲内の正の第１電圧値と負の第２電圧値との一方から他方へ変えることで、前記光伝搬路を伝搬する光の位相を０よりも大きく２πよりも小さい範囲内でシフトさせることが可能である、光変調器。
【請求項2】
光の位相をπシフトさせるために必要な前記ゲート電圧の値がＶπであり、前記光伝搬路の長さがＬであるときの変調効率がＶπＬであり、
前記ゲート電圧の値が正のときの変調効率が（ＶπＬ）ＥＡであり、前記ゲート電圧の値を正の値として、光の位相をπシフトさせたときの損失変化量がαπ（ＥＡ）であり、
前記ゲート電圧の値が負のときの変調効率が（ＶπＬ）ＣＰであり、前記ゲート電圧の値を負の値として、光の位相をπシフトさせたときの損失変化量がαπ（ＣＰ）であり、
前記最小値がｇ＿ｍｉｎであり、前記最大値がＶｇ＿ｍａｘである場合、
απ（ＥＡ）＞απ（ＣＰ）のとき、Ｖｇ＿ｍｉｎは式（１ａ）を満足する値であり、Ｖｇ＿ｍａｘは式（１ｂ）を満足する値であり、
απ（ＥＡ）＜απ（ＣＰ）のとき、Ｖｇ＿ｍｉｎは式（２ａ）を満足する値であり、Ｖｇ＿ｍａｘは式（２ｂ）を満足する値である、請求項１に記載の光変調器。
前記ゲート電圧の値が正のときの変調効率が（ＶπＬ）ＥＡであり、前記ゲート電圧の値を正の値として、光の位相をπシフトさせたときの損失変化量がαπ（ＥＡ）であり、
前記ゲート電圧の値が負のときの変調効率が（ＶπＬ）ＣＰであり、前記ゲート電圧の値を負の値として、光の位相をπシフトさせたときの損失変化量がαπ（ＣＰ）であり、
前記最小値がｇ＿ｍｉｎであり、前記最大値がＶｇ＿ｍａｘである場合、
απ（ＥＡ）＞απ（ＣＰ）のとき、Ｖｇ＿ｍｉｎは式（１ａ）を満足する値であり、Ｖｇ＿ｍａｘは式（１ｂ）を満足する値であり、
【数1】
【数2】
απ（ＥＡ）＜απ（ＣＰ）のとき、Ｖｇ＿ｍｉｎは式（２ａ）を満足する値であり、Ｖｇ＿ｍａｘは式（２ｂ）を満足する値である、請求項１に記載の光変調器。
【数3】
【数4】
【請求項3】
前記ゲート層は、前記ゲート絶縁膜に接する量子井戸層（１５３ａ）を含む多重量子井戸構造である、請求項１または２に記載の光変調器。
【請求項4】
光変調器であって、
光伝搬路の一部を構成するｐ型のＳｉ層（１３）と、
前記Ｓｉ層の上に接して設けられたゲート絶縁膜（１４）と、
前記光伝搬路の他の一部を構成し、前記ゲート絶縁膜の上に接して設けられ、ｎ型のＩＩＩ－Ｖ族半導体によって少なくとも構成されるゲート層（１５）と、
前記Ｓｉ層と前記ゲート層との間にゲート電圧を印加する電圧印加部（１９）と、を備え、
前記ゲート層は、前記ゲート絶縁膜に接する量子井戸層（１５３ａ）を含む多重量子井戸構造である、光変調器。
光伝搬路の一部を構成するｐ型のＳｉ層（１３）と、
前記Ｓｉ層の上に接して設けられたゲート絶縁膜（１４）と、
前記光伝搬路の他の一部を構成し、前記ゲート絶縁膜の上に接して設けられ、ｎ型のＩＩＩ－Ｖ族半導体によって少なくとも構成されるゲート層（１５）と、
前記Ｓｉ層と前記ゲート層との間にゲート電圧を印加する電圧印加部（１９）と、を備え、
前記ゲート層は、前記ゲート絶縁膜に接する量子井戸層（１５３ａ）を含む多重量子井戸構造である、光変調器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光の位相を変化させる光変調器に関する。
【背景技術】
【0002】
特許文献１に、電圧印加で屈折率を変化させることにより、伝搬光の位相をシフト（すなわち、変化）させる光変調器が開示されている。この光変調器は、ｐ型のＳｉ層と、Ｓｉ層の上に接して設けられたゲート絶縁膜と、ゲート絶縁膜の上に接して設けられ、ｎ型のＩＩＩ－Ｖ族半導体によって構成されるゲート層と、を備える。Ｓｉ層とゲート層との間に、Ｓｉ層を０Ｖとしてゲート層が所定の電位であるゲート電圧が印加される。これにより、光変調器は、伝搬光の位相を変化させる。特許文献１では、ゲート電圧として、０Ｖと負の電圧値とを用いることが開示されている。
【0003】
また、上記した構造の光変調器において、ゲート電圧として、０Ｖと正の電圧値とを用いることが知られている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第６８７０８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上記した構造の光変調器において、０Ｖと負の電圧値との間のゲート電圧、すなわち、負方向のゲート電圧を用いて、光の位相を２πシフトさせたときの光損失が大きい。同様に、上記した構造の光変調器において、０Ｖと正の電圧値との間のゲート電圧、すなわち、正方向のゲート電圧を用いて、光の位相を２πシフトさせたときの光損失が大きい。光損失が大きいとは、光変調器の入力光の光強度に対する光変調器の出力光の光強度の減衰量が大きいことを意味する。なお、光損失が大きいのは、光の位相を２πシフトさせるときに限らず、光の位相を０より大きく２πよりも小さい範囲内でシフトさせるときにおいても同様である。
【0006】
本発明は上記点に鑑みて、光の位相をシフトさせるときの光損失の低減が可能な光変調器を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記目的を達成するため、請求項１に記載の発明によれば、
光変調器は、
光伝搬路の一部を構成するｐ型のＳｉ層（１３）と、
Ｓｉ層の上に接して設けられたゲート絶縁膜（１４）と、
光伝搬路の他の一部を構成し、ゲート絶縁膜の上に接して設けられ、ｎ型のＩＩＩ－Ｖ族半導体によって少なくとも構成されるゲート層（１５）と、
Ｓｉ層とゲート層の一方がグランドであるとともにＳｉ層とゲート層の他方が任意の電位であるゲート電圧を、Ｓｉ層とゲート層との間に印加する電圧印加部（１９）と、を備え、
電圧印加部は、印加するゲート電圧を、負の電圧値であるゲート電圧の最小値と正の電圧値であるゲート電圧の最大値との一方から他方へ変えることで、光伝搬路を伝搬する光の位相を２πシフトさせることが可能であり、印加するゲート電圧を、前記最小値よりも大きく前記最大値よりも小さい範囲内の正の第１電圧値と負の第２電圧値との一方から他方へ変えることで、光伝搬路を伝搬する光の位相を０よりも大きく２πよりも小さい範囲内でシフトさせることが可能である。
光変調器は、
光伝搬路の一部を構成するｐ型のＳｉ層（１３）と、
Ｓｉ層の上に接して設けられたゲート絶縁膜（１４）と、
光伝搬路の他の一部を構成し、ゲート絶縁膜の上に接して設けられ、ｎ型のＩＩＩ－Ｖ族半導体によって少なくとも構成されるゲート層（１５）と、
Ｓｉ層とゲート層の一方がグランドであるとともにＳｉ層とゲート層の他方が任意の電位であるゲート電圧を、Ｓｉ層とゲート層との間に印加する電圧印加部（１９）と、を備え、
電圧印加部は、印加するゲート電圧を、負の電圧値であるゲート電圧の最小値と正の電圧値であるゲート電圧の最大値との一方から他方へ変えることで、光伝搬路を伝搬する光の位相を２πシフトさせることが可能であり、印加するゲート電圧を、前記最小値よりも大きく前記最大値よりも小さい範囲内の正の第１電圧値と負の第２電圧値との一方から他方へ変えることで、光伝搬路を伝搬する光の位相を０よりも大きく２πよりも小さい範囲内でシフトさせることが可能である。
【0008】
これによれば、負方向と正方向の片側のみのゲート電圧を用いる場合と比較して、光の位相をシフトさせるときの光損失を低減することができる。
【0009】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【0010】
【図1】第１実施形態の光変調器の断面構成を示す模式図である。
【図2】負の電圧値のゲート電圧を印加したときの状態を示す第１実施形態の光変調器の断面構成を示す模式図である。
【図3】正の電圧値のゲート電圧を印加したときの状態を示す第１実施形態の光変調器の断面構成を示す模式図である。
【図4】比較例１の光変調器において、光の位相を２πシフトさせる際のゲート電圧として、負の電圧値Ｖ－２πと０とが用いられるときのゲート電圧と屈折率変化量との関係を示す図である。
【図5】比較例１の光変調器において、光の位相を２πシフトさせる際のゲート電圧として、負の電圧値Ｖ－２πと０とが用いられるときのゲート電圧と光損失変化量との関係を示す図である。
【図6】比較例２の光変調器において、光の位相を２πシフトさせる際のゲート電圧として、０と正の電圧値Ｖ２πとが用いられるときのゲート電圧と屈折率変化量との関係を示す図である。
【図7】比較例２の光変調器において、光の位相を２πシフトさせる際のゲート電圧として、０と正の電圧値Ｖ２πとが用いられるときのゲート電圧と光損失変化量との関係を示す図である。
【図8】第１実施形態の光変調器において、光の位相を２πシフトさせる際のゲート電圧として、負の電圧値Ｖφ０－２πと正の電圧値Ｖφ０とが用いられるときのゲート電圧と光損失変化量との関係を示す図である。
【図9】正方向のみの電圧を使った駆動のときの平均変調損〈αＥＡ〉と、正負両方向の電圧を使った駆動のときの平均変調損〈αＣＰ＋ＥＡ〉との比較を示す図である。
【図10】負の電圧値のゲート電圧を印加したときのＶｇとφとの関係を示す図である。
【図11】負の電圧値のゲート電圧を印加したときのＶｇとαφとの関係を示す図である。
【図12】負の電圧値のゲート電圧を印加したときのαφとφとの関係を示す図である。
【図13】正の電圧値のゲート電圧を印加したときのＶｇとφとの関係を示す図である。
【図14】正の電圧値のゲート電圧を印加したときのＶｇとαφとの関係を示す図である。
【図15】正の電圧値のゲート電圧を印加したときのαφとφとの関係を示す図である。
【図16】光変調器の入力光強度Ｉ０、出力光強度Ｉφ、光損失変化量αφを示す図である。
【図17】比較例１のときのαφとφとの関係を示す図である。
【図18】比較例２のときのαφとφとの関係を示す図である。
【図19】第１実施形態のときのαφとφとの関係を示す図である。
【図20】〈αＣＰ〉とαπ（ＣＰ）との関係を示す図である。
【図21】式（１２－１）を示す図である。
【図22】式（１３－１）を示す図である。
【図23】損失の低減が可能なゲート電圧の最小値の具体例を示す図である。
【図24】損失の低減が可能なゲート電圧の最大値の具体例を示す図である。
【図25】第２実施形態の光変調器の断面構成を示す模式図である。
【図26】第３実施形態の光変調器の断面構成を示す模式図である。
【発明を実施するための形態】
【0011】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【0012】
（第１実施形態）
図１に示すように、本実施形態の光変調器１０は、ＭＯＳ型である。具体的には、光変調器１０は、基板１１と、第１のクラッド層１２と、Ｓｉ（すなわち、シリコン）層１３と、ゲート絶縁膜１４と、ゲート層１５と、第１電極部１６と、第２電極部１７と、第２のクラッド層１８とを備える。
図１に示すように、本実施形態の光変調器１０は、ＭＯＳ型である。具体的には、光変調器１０は、基板１１と、第１のクラッド層１２と、Ｓｉ（すなわち、シリコン）層１３と、ゲート絶縁膜１４と、ゲート層１５と、第１電極部１６と、第２電極部１７と、第２のクラッド層１８とを備える。
【0013】
基板１１は、半導体材料であるＳｉで構成される。第１のクラッド層１２は、基板１１の上に接して設けられている。第１のクラッド層１２は、絶縁材料であるＳｉＯ２（すなわち、酸化シリコン）で構成される。なお、基板１１および第１のクラッド層１２は、他の材料で構成されてもよい。
【0014】
Ｓｉ層１３は、第１のクラッド層１２の上に接して設けられている。Ｓｉ層１３は、主にＳｉで構成されるとともに、ｐ型の導電型不純物がドープされたｐ型の半導体層である。
【0015】
Ｓｉ層１３は、凸形状のリブ１３１と、一対のテラス１３２、１３３とを有する。リブ１３１は、図面の垂直方向を延伸方向として、延び広がっている。図面の上下方向がリブ１３１の高さ方向である。一対のテラス１３２、１３３は、リブ１３１の幅方向におけるリブ１３１の両側に、リブ１３１から離れて配置されている。すなわち、一対のテラス１３２、１３３のそれぞれとリブ１３１との間には、溝１３４、１３５が形成されている。リブ１３１の幅方向は、図面の左右方向であり、リブ１３１の延伸方向とリブ１３１の高さ方向とのそれぞれに垂直な方向である。
【0016】
リブ１３１の高さは、例えば、１００ｎｍ～１５０ｎｍである。リブ１３１の幅方向の長さは、例えば、４００ｎｍ～１０００ｎｍである。Ｓｉ層１３のうちリブ１３１の下方の部分の厚さ（すなわち、第１のクラッド層１２の上面の位置から溝１３４、１３５の底面の位置までのＳｉ層１３の厚さ）は、例えば、７０ｎｍ～１２０ｎｍである。
【0017】
溝１３４、１３５の内部は、空気が存在する空間部１３６、１３７とされている。空間部１３６、１３７は、Ｓｉ層１３よりも屈折率が低い低屈折率部である。なお、溝１３４,１３５の内部は、Ｓｉ層１３よりも屈折率が低い部材、例えば、ＳｉＯ２で埋められてもよい。この場合、Ｓｉ層１３よりも屈折率が低い部材が低屈折率部である。
【0018】
ゲート絶縁膜１４は、Ｓｉ層１３の上に接して設けられている。ゲート絶縁膜１４は、リブ１３１、空間部１３６、１３７、一対のテラス１３２、１３３にわたって配置されている。ゲート絶縁膜１４は、リブ１３１の上面および一対のテラス１３２、１３３の上面に接している。ゲート絶縁膜１４は、絶縁材料であるＡｌ２Ｏ２（すなわち、酸化アルミニウム）で構成されている。なお、ゲート絶縁膜１４は、他の材料、例えば、ＳｉＯ２、ＨｆＯ２（すなわち、酸化ハウニウム）で構成されてもよい。ゲート絶縁膜１４の厚さは、例えば、３ｎｍ～１０ｎｍである。
【0019】
ゲート層１５は、ｎ型の導電型不純物がドープされたｎ型のＩＩＩ－Ｖ族半導体の単層で構成される。ＩＩＩ－Ｖ族半導体は、ＩｎＧａＡｓＰである。ＩＩＩ－Ｖ族半導体は、ＩｎＧａＡｓＰに限られず、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＳｂ、ＡｌＧａＳｂ、ＩｎＳｂ、ＩｎＧａＳｂ等であってもよい。ゲート層１５の厚さは、例えば、１００ｎｍ～２００ｎｍである。
【0020】
第１電極部１６は、ゲート層１５に対して電気的に接続されている。具体的には、第１電極部１６は、ゲート層１５の上に接して設けられている。第１電極部１６は、一対のテラス１３２、１３３のうち一方のテラス１３２の上に配置されている。すなわち、第１電極部１６は、リブ１３１の真上の位置からリブ１３１の幅方向で離れた位置に配置されている。第１電極部１６は、金属材料で構成されている。なお、図示しないが、第１電極部１６は、ゲート層１５とオーミックコンタクトを形成するコンタクト部と、コンタクト部と電気的に接続され、金属材料で構成された金属部とを含んで構成されてもよい。
【0021】
第２電極部１７は、Ｓｉ層１３に対して電気的に接続されている。具体的には、第２電極部１７は、Ｓｉ層１３の上に接して設けられている。第２電極部１７は、一対のテラス１３２、１３３のうち他方のテラス１３３の上に配置されている。すなわち、第２電極部１７は、リブ１３１の幅方向での第１電極部１６側とは反対側に、リブ１３１の真上の位置から離れた位置に配置されている。第２電極部１７は、金属材料で構成されている。なお、図示しないが、第２電極部１７は、Ｓｉ層とオーミックコンタクトを形成するコンタクト部と、コンタクト部と電気的に接続され、金属材料で構成された金属部とを含んで構成されてもよい。
【0022】
第２のクラッド層１８は、ゲート層１５の上に接して設けられている。第２のクラッド層１８は、第１電極部１６および第２電極部１７を露出させた状態で、ゲート層１５を覆っている。第２のクラッド層１８は、絶縁材料であるＳｉＯ２で構成される。第２のクラッド層１８は、他の材料で構成されてもよい。
【0023】
図１中の破線の円が示す領域が光伝搬路である。図１に示すように、Ｓｉ層１３のリブ１３１が、光伝搬路の一部を構成する。ゲート層１５のうちゲート絶縁膜１４を介してリブ１３１の上に位置する部分が、光伝搬路の他の一部を構成する。図面に垂直な方向でのＳｉ層１３およびゲート層１５の長さが、光伝搬路の長さ、すなわち、光変調器１０の長さである。
【0024】
光変調器１０は、ゲート電圧（すなわち、駆動電圧）を印加する電圧印加部１９を備える。電圧印加部１９は、第１電極部１６と第２電極部１７とのそれぞれに電気的に接続されている。電圧印加部１９は、第１電極部１６と第２電極部１７との間にゲート電圧を印加する。すなわち、電圧印加部１９は、Ｓｉ層１３がＧＮＤ（すなわち、グランド）であるとともにゲート層１５が任意の電位であるゲート電圧を、ゲート層１５とＳｉ層１３との間に印加する。Ｓｉ層１３は基準電位、すなわち、０Ｖとされる。
【0025】
電圧印加部１９として、正負電源が用いられる。電圧印加部１９は、印加するゲート電圧を、最小値Ｖｇ＿ｍｉｎと最大値Ｖｇ＿ｍaxの間の任意の値へ変えることが可能である。ゲート電圧の最小値は、負の電圧値である。ゲート電圧の最大値は、正の電圧値である。
【0026】
電圧印加部１９は、ゲート電圧を印加して、光伝搬路を伝搬する光の屈折率を変化させることで、光伝搬路を伝搬する光の位相を変化させる。電圧印加部１９は、印加するゲート電圧を、最小値と最大値との一方から他方へ変えることで、光伝搬路を伝搬する光の位相を２πシフトさせる。このとき、ゲート電圧の最小値と最大値とのそれぞれは、光伝搬路を伝搬する光の位相を２πシフトさせることができる大きさに設定される。また、電圧印加部１９は、印加するゲート電圧を、上記の最小値よりも大きく上記の最大値よりも小さい範囲内の正の第１電圧値と負の第２電圧値との一方から他方へ変えることで、光伝搬路を伝搬する光の位相を０よりも大きく２πよりも小さい範囲内でシフトさせる。
【0027】
図２は、負の電圧値のゲート電圧が印加される場合、すなわち、ｎ型のゲート層１５よりもｐ型のＳｉ層１３の方が電位が高い順バイアス駆動の場合を示している。この場合、ゲート層１５のうちゲート絶縁膜１４側の領域に、キャリアとしての電子Ｃ１が蓄積される。また、Ｓｉ層１３のうちゲート絶縁膜１４側の領域に、キャリアとしての正孔Ｃ２が蓄積される。これらのキャリアと光の相互作用、すなわち、キャリアプラズマ効果によって、光伝搬路の屈折率が変化する。屈折率が変化することで、光の位相が変化する。以下では、キャリアプラズマ効果は、ＣＰとも記載される。
【0028】
図３は、正の電圧値のゲート電圧が印加される場合、すなわち、ｎ型のゲート層１５よりもｐ型のＳｉ層１３の方が電位が低い逆バイアス駆動の場合を示している。この場合、ゲート絶縁膜１４を挟んだゲート層１５とＳｉ層１３との間に電界が生じる。電界吸収効果によって、光伝搬路の屈折率が変化する。以下では、電界吸収効果は、ＥＡとも記載される。
【0029】
ここで、本実施形態と比較例１、２とを対比する。比較例１は、本実施形態と異なり、光の位相を２πシフトさせる際のゲート電圧として、図４中の負の電圧最小値Ｖ－２πと電圧最大値の０Ｖとの間の負方向の電圧を用いることで、－２πから０の位相変化を生じさせる。Ｖ－２πは位相変化－２πを生じさせるための電圧値である。比較例１の光変調器の他の構成は、本実施形態と同じである。
【0030】
図４に示すように、負の電圧値のゲート電圧Ｖｇが印加される場合、ゲート電圧Ｖｇの絶対値が大きくなるにつれて、すなわち、ゲート電圧Ｖｇが高電圧になるにつれて、屈折率変化量ｎφが大きくなる。図４の横軸は、ゲート電圧Ｖｇを示す。図４の縦軸は、位相が０からφに変化する際に必要な屈折率変化量ｎφを示す。
【0031】
図５に示すように、負の電圧値のゲート電圧Ｖｇが印加される場合、ゲート電圧Ｖｇが高電圧になるほど、光損失変化量αφは大きくなる。図５の横軸は、ゲート電圧Ｖｇを示す。図５の縦軸は、位相変化させたときの光損失変化量αφを示す。このため、比較例１では、光の位相を２πシフトさせたときの平均変調損〈αＣＰ〉が大きい。
【0032】
比較例２は、本実施形態と異なり、光の位相を２πシフトさせる際のゲート電圧として、図６中の０Ｖと正の最大電圧値Ｖ２πとの間の正方向の電圧を用いることで、０から２πの位相変化を生じさせる。Ｖ２πは位相変化２πを生じさせるための電圧値である。比較例２の光変調器の他の構成は、本実施形態と同じである。
【0033】
図６に示すように、正の電圧値のゲート電圧Ｖｇが印加される場合、ゲート電圧Ｖｇの絶対値が大きくなるにつれて、すなわち、高電圧になるにつれて、屈折率変化量ｎφが大きくなる。図６の横軸は、ゲート電圧Ｖｇを示す。図６の縦軸は、屈折率変化量ｎφを示す。
【0034】
図７に示すように、正の電圧値のゲート電圧Ｖｇが印加される場合、ゲート電圧Ｖｇが高電圧になるほど、位相変化させたときの光損失変化量αφは大きくなる。図７の横軸は、ゲート電圧Ｖｇを示す。図７の縦軸は、光損失変化量αφを示す。このため、比較例２では、光の位相を２πシフトさせたときの平均変調損〈αＥＡ〉が大きい。
【0035】
これに対して、本実施形態は、光の位相を２πシフトさせる際のゲート電圧Ｖｇとして、図８中の負の電圧値Ｖφ０－２πと正の電圧値Ｖφ０とを用いることで、（φ０－２π）からφ０の位相変化を生じさせる。ここで、φ０は比較例１の２πの位相変化からのオフセット量である。これによれば、比較例１、２における高電圧領域での位相変化を、逆方向の低電圧領域で補うことで、光の位相を２πシフトさせたときの平均変調損〈αＣＰ＋ＥＡ〉を、比較例１の平均変調損〈αＣＰ〉および比較例２の平均変調損〈αＥＡ〉よりも小さくすることができる。
【0036】
このように、正負両方向の電圧を使った駆動により、正方向と負方向の片側のみの電圧を使った駆動よりも、光損失を低減できるという効果が得られる。ゲート電圧として、ゲート電圧の最小値よりも大きく最大値よりも小さい範囲内の正の第１電圧値と負の第２電圧値とを用いることで、光の位相を０よりも大きく２πよりも小さい範囲内でシフトさせるときにおいても、同様の効果が得られる。
【0037】
光の位相を２πシフトさせたときの本実施形態の平均変調損〈α〉は、次式で示される。
【数1】
【0038】
ところで、図９に示すように、正負両方向の電圧を使った駆動であっても、平均変調損〈αＣＰ＋ＥＡ〉が、正方向のみの電圧を使った駆動のときの平均変調損〈αＥＡ〉よりも大きい場合がある。また、図示しないが、正負両方向の電圧を使った駆動であっても、平均変調損〈αＣＰ＋ＥＡ〉が、負方向のみの電圧を使った駆動のときの平均変調損〈αCP〉よりも大きい場合がある。
【0039】
正負両方向の電圧を使った駆動であっても、損失の関数αφによって、正方向と負方向の片側のみの電圧を使った駆動よりも損失低減することができるオフセットの位相φ0が変わる。このため、光の位相を２πシフトさせるときのゲート電圧の最小値をＶｇ＿ｍｉｎとし、最大値をＶｇ＿ｍａｘとすると、それぞれは、次の条件を満たすことが好ましい。
【0040】
光の位相をπシフトさせるために必要なゲート電圧の値がＶπであり、光伝搬路の長さがＬであるときの変調効率がＶπＬである。ゲート電圧の値が正のときの変調効率が（ＶπＬ）ＥＡである。ゲート電圧の値を正の値として、光の位相をπシフトさせたときの損失変化量がαπ（ＥＡ）である。ゲート電圧の値が負のときの変調効率が（ＶπＬ）ＣＰである。ゲート電圧の値を負の値として、光の位相をπシフトさせたときの損失変化量がαπ（ＣＰ）である。
【0041】
απ（ＥＡ）＞απ（ＣＰ）のとき、Ｖｇ＿ｍｉｎは、式（１ａ）を満足する値である。Ｖｇ＿ｍａｘは、式（１ｂ）を満足する値である。
【数2】
【数3】
【0042】
απ（ＥＡ）＜απ（ＣＰ）のとき、Ｖｇ＿ｍｉｎは、式（２ａ）を満足する値である。Ｖｇ＿ｍａｘは、式（２ｂ）を満足する値である。
【数4】
【数5】
【0043】
なお、（ＶπＬ）ＥＡ、απ（ＥＡ）、（ＶπＬ）ＣＰ、απ（ＣＰ）のそれぞれの値として、図１に示す構造の光変調器において、予め測定されたもの或いは数値計算で算出されたものが用いられる。
【0044】
式（１ａ）、式（１ｂ）、式（２ａ）、式（２ｂ）のそれぞれは、次のＳＴＥＰ１～５を経て導出される。
【0045】
ＳＴＥＰ１では、φとαφの関数が導出される。順バイアス駆動、すなわち、Ｖｇ＜０のとき、キャリアプラズマ効果（すなわち、ＣＰ）によって光が変調される。このときのＶｇとφとの関係は、非特許文献１に開示されるように、図１０に示される。このときのＶｇとφとの関係は、下記の式（３－１）～式（３－５）より、下記の式（３－６）、式（３－７）で示される。
・非特許文献１：[1] J-H. Han, F. Boeuf, J. Fujikata, S. Takahashi, S. Takagi, and M. Takenaka, Nat. Photon. 11, 486-490 (2017)
・非特許文献１：[1] J-H. Han, F. Boeuf, J. Fujikata, S. Takahashi, S. Takagi, and M. Takenaka, Nat. Photon. 11, 486-490 (2017)
【0046】
【数6】
【0047】
ｑ＝ＣＶ
この式において、ｑは電荷量である。Ｃはゲート絶縁膜のキャパシタンスである。Ｖはゲート電圧である。この式より、
この式において、ｑは電荷量である。Ｃはゲート絶縁膜のキャパシタンスである。Ｖはゲート電圧である。この式より、
【0048】
【数7】
【数8】
【0049】
Ｖｇ＜０のときのＶｇとαφとの関係は、非特許文献２に開示されるように、図１１に示され、下記の式（４－１）～（４－３）より、下記の式（４－４）で示される。
・非特許文献２：Q. Li , C. Ho , S. Takagi, and M. Takenaka, “Optical Phase Modulators Based on Reverse-Biased III-V/Si Hybrid Metal-Oxide-Semiconductor Capacitors,” IEEE photon. Tech. let., 32(6) (2020)
・非特許文献２：Q. Li , C. Ho , S. Takagi, and M. Takenaka, “Optical Phase Modulators Based on Reverse-Biased III-V/Si Hybrid Metal-Oxide-Semiconductor Capacitors,” IEEE photon. Tech. let., 32(6) (2020)
【0050】
【数9】
【0051】
ｑ＝ＣＶより、
よって、
【数10】
【数11】
【0052】
Ｖｇ＜０のときのαφとφの関係は、図１２に示され、式（３－６）、（３－７）（４－４）より、下記の式（５）で示される。
απ（ＣＰ）は、α－πのことである。απ（ＣＰ）は、負の電圧値のゲート電圧でπシフトさせるときに生じる損失である。α－πは０より大きい値である。φは０より小さい値である。
【数12】
【0053】
逆バイアス駆動、すなわち、Ｖｇ＞０のとき、電界吸収効果（すなわち、ＥＡ）によって光が変調される。このときのＶｇとφとの関係は、非特許文献３に開示されるように、図１３に示される。このときのＶｇとφとの関係は、下記の式（６－１）～式（６－５）より、下記の式（６－６）、式（６－７）で示される。
・非特許文献３：A. Alping and L. A. Coldren, “Electrorefraction in GaAs and InGaAsP and its application to phase modulators,” J. Appl. Phys., vol. 61, no. 7, pp. 2430-2433, Apr. 1987.
・非特許文献３：A. Alping and L. A. Coldren, “Electrorefraction in GaAs and InGaAsP and its application to phase modulators,” J. Appl. Phys., vol. 61, no. 7, pp. 2430-2433, Apr. 1987.
【0054】
【数13】
【数14】
【0055】
Ｖｇ＞０のときのＶｇとαφとの関係は、非特許文献４に開示されるように、図１４に示され、下記の式（７－１）～（７－３）より、下記の式（７－４）で示される。
・非特許文献４：[4] W.Xie, T. Komljenovic, J. Huang, M. Tran, M. Davenport, Al Torres, P. Pintus, and J. Bowers, “Heterogeneous silicon photonics sensing for autonomous cars,” Opt. Exp. 27(3) 3642-3663 (2019)
これらの式において、ｋ２は係数である。
・非特許文献４：[4] W.Xie, T. Komljenovic, J. Huang, M. Tran, M. Davenport, Al Torres, P. Pintus, and J. Bowers, “Heterogeneous silicon photonics sensing for autonomous cars,” Opt. Exp. 27(3) 3642-3663 (2019)
【数15】
【0056】
【0057】
ＳＴＥＰ２では、光損失平均値〈αφ〉が導出される。まず、光損失変化量αφ［ｄＢ］が入出力強度比（Ｉφ／Ｉ０）に変換される。
【0058】
図１６に示すように、光変調器１０の入力光強度がＩ０であり、光変調器１０の出力光強度がＩφであり、光変調器１０の光損失変化量がαφ［ｄＢ］である。この場合、αφ［ｄＢ］と（Ｉφ／Ｉ０）との関係は、次の式で示される。
【数17】
【0059】
【0060】
【0061】
図１９に示すように、ＣＰとＥＡの両方によって光の位相を２π変化させる本実施形態のときでは、位相範囲は（φ０－２π）からφ０である。このときの入出力強度比は、式（５）、式（８）より、式（１１－１）で示される。
【数20】
【0062】
続いて、入出力強度比の平均値が算出される。
【0063】
ここで、ｙ＝ｆ（ｘ）の平均値〈ｙ〉の一般式は次の式で示される。
【数21】
【0064】
【0065】
【0066】
図１９に示す本実施形態のときの入出力強度比の平均値は、式（１１－２）で示される。〈ＩＣＰ＋ＥＡ（φ０）／Ｉ０〉は、ＥＡで光の位相を０からφ０まで変化させ、ＣＰで光の位相を（φ０－２π）から０まで変化させた際の平均の入出力強度比である。
【数24】
【0067】
続いて、入出力強度比の平均値が光損失平均値に変換される。
【0068】
【0069】
【0070】
図１９に示す本実施形態のときの光損失平均値は、式（１１－３）で示される。〈αＣＰ＋ＥＡ（φ０）〉は、ＥＡで光の位相を０からφ０まで変化させ、ＣＰで光の位相を（φ０－２π）から０まで変化させた際の変調損の平均値である。
【数27】
【0071】
本実施形態の光変調器における損失レベルは、１ｄＢ以下である。απ（ＣＰ）＝０．２３ｄＢとした場合、〈αＣＰ〉＝０．２２８ｄＢである。このため、図２０に示すように、〈αＣＰ〉?απ（ＣＰ）と考えてもよい。同様に、απ（ＥＡ）＝０．６ｄＢとした場合、〈αＥＡ〉＝０．５８６ｄＢである。このため、〈αＥＡ〉?απ（ＥＡ）と考えてもよい。
【0072】
ＳＴＥＰ３では、損失を低減できるφ０の条件式が導出される。
【0073】
（条件式１）
条件式１は、〈αＥＡ〉＞〈αＣＰ〉の場合であり、すなわち〈αＣＰ〉＞〈αＣＰ＋ＥＡ（φ０）〉となればよいので、キャリアプラズマ効果単体に対する比較となる。よって、〈ＩＣＰ〉＜〈ＩＣＰ＋ＥＡ（φ０）〉であるので、下記の式（１２－１）が導出される。
条件式１は、〈αＥＡ〉＞〈αＣＰ〉の場合であり、すなわち〈αＣＰ〉＞〈αＣＰ＋ＥＡ（φ０）〉となればよいので、キャリアプラズマ効果単体に対する比較となる。よって、〈ＩＣＰ〉＜〈ＩＣＰ＋ＥＡ（φ０）〉であるので、下記の式（１２－１）が導出される。
【数28】
【0074】
式（１２－１）は、図２１に示される。図２１に示すように、Ｄ＝０の解の１つは、φ０＝０となる。損失を低減できるφ０は、図２１に示すグラフにおいて、Ｄが０よりも小さい範囲である。よって、〈αＥＡ〉＞〈αＣＰ〉の場合に、損失を低減できるφ０は、下記の式（１２－２）に示される。
【数29】
【0075】
（条件式２）
条件式２は、〈αＣＰ〉＞〈αＥＡ〉の場合であり、〈αＥＡ〉＞〈αＣＰ＋ＥＡ（φ０）〉となればよいので、電界吸収効果単体に対する比較となる。よって、
〈ＩＥＡ〉＜〈ＩＣＰ＋ＥＡ（φ０）〉であるので、下記の式（１３－１）が導出される。
条件式２は、〈αＣＰ〉＞〈αＥＡ〉の場合であり、〈αＥＡ〉＞〈αＣＰ＋ＥＡ（φ０）〉となればよいので、電界吸収効果単体に対する比較となる。よって、
〈ＩＥＡ〉＜〈ＩＣＰ＋ＥＡ（φ０）〉であるので、下記の式（１３－１）が導出される。
【数30】
【0076】
式（１３－１）は、図２２に示される。図２２に示すように、Ｄ＝０の解の１つは、φ０＝２πとなる。損失を低減できるφ０は、図２２に示すグラフにおいて、Ｄが０よりも小さい範囲である。よって、〈αＣＰ〉＞〈αＥＡ〉の場合に、損失を低減できるφ０は、下記の式（１３－２）に示される。
【数31】
【0077】
ＳＴＥＰ４では、損失を低減できる位相範囲と、電圧範囲とが導出される。
【0078】
位相を２π変化させる位相範囲の、最小値をφｍｉｎ最大値をφｍａｘとすると、φｍｉｎ＝（φ０－２π）、φｍａｘ＝φ０である。ただし、φｍｉｎ＜０、φｍａｘ＞０である。このため、式（１２－２）、（１３－２）を用いて、次のように表される。
【0079】
（条件式１）
〈αＥＡ〉＞〈αＣＰ〉の場合のφｍｉｎの条件
〈αＥＡ〉＞〈αＣＰ〉の場合のφｍａｘの条件
〈αＥＡ〉＞〈αＣＰ〉の場合のφｍｉｎの条件
【数32】
【数33】
【0080】
（条件式２）
〈αＣＰ〉＞〈αＥＡ〉の場合のφｍｉｎの条件
〈αＣＰ〉＞〈αＥＡ〉の場合のφｍａｘの条件
〈αＣＰ〉＞〈αＥＡ〉の場合のφｍｉｎの条件
【数34】
【数35】
【0081】
次に、位相変化φｍｉｎ、φｍａｘに対応するＶｇを、Ｖｇ＿ｍｉｎ、Ｖｇ＿ｍａｘとする。そして、φ＜０のときでは式（３－７）を、φ＞０のときでは式（６－７）を、式（１４－１）、式（１４－２）、式（１５－１）、式（１５－２）に代入することで、式（１ａ）、式（１ｂ）、式（２ａ）、式（２ｂ）が導出される。
【0082】
なお、段落００７２で示した通り、〈αＥＡ〉は、位相をπシフトさせたときの損失変化量απ（ＥＡ）にほぼ等しい。〈αＣＰ〉は、位相をπシフトさせたときの損失変化量απ（ＣＰ）にほぼ等しい。よって、条件式１の〈αＥＡ〉＞〈αＣＰ〉の場合は、απ（ＥＡ）＞απ（ＣＰ）の場合と同じであると考えてよい。条件式２の〈αＣＰ〉＞〈αＥＡ〉の場合は、απ（ＣＰ）＞απ（ＥＡ）の場合と同じであると考えてよい。
【0083】
ここで、Ｖｇ＿ｍｉｎとＶｇ＿ｍａｘの具体的数値の一例を示す。上記の非特許文献１より、ゲート電圧が負のときの損失変化量および変調効率は、απ（ＣＰ）＝０．２３ｄＢ、ＶπＬ（ＣＰ）＝０．０４７Ｖｃｍである。上記の非特許文献２より、ゲート電圧が正のときの損失変化量および変調効率は、απ（ＥＡ）＝０．６ｄＢ、ＶπＬ（ＥＡ）＝０．４Ｖｃｍである。また、光変調器の長さはＬ＝５００μｍであると仮定する。この場合、απ（ＥＡ）＞απ（ＣＰ）であるので、式（１ａ）、式（１ｂ）を解くことで、Ｖｇ＿ｍｉｎとＶｇ＿ｍａｘとが算出される。
【0084】
式（１ａ）の左辺がＤ１ａである。Ｄ１ａは下記の式で示される。
【数36】
【0085】
【0086】
式（１ｂ）の左辺がＤ１ｂである。Ｄ１ｂは下記の式で示される。
【数37】
【0087】
【0088】
よって、損失の低減が可能である、位相を２πシフトさせる際のゲート電圧の最小値Ｖｇ＿ｍｉｎと最大値Ｖｇ＿ｍａｘは、－１．９Ｖ＜Ｖｇ＿ｍｉｎ＜－０．８Ｖ、０Ｖ＜Ｖｇ＿ｍａｘ＜８．５Ｖである。
【0089】
（第２実施形態）
図２５に示すように、本実施形態では、第１実施形態と異なり、ゲート層１５がｎ型のＩＩＩ－Ｖ族半導体の複数層で構成される。具体的には、ゲート層１５は、１層の量子井戸（すなわち、ＱＷ）層１５１と、１層の障壁層１５２との積層構造である。ＱＷは、quantum wellの略称である。量子井戸層１５１は、ゲート絶縁膜１４の上に接して設けられている。障壁層１５２は、量子井戸層１５１にキャリアを閉じ込める機能を持つ。量子井戸層１５１は、障壁層１５２よりもバンドギャップエネルギーが小さい層である。
図２５に示すように、本実施形態では、第１実施形態と異なり、ゲート層１５がｎ型のＩＩＩ－Ｖ族半導体の複数層で構成される。具体的には、ゲート層１５は、１層の量子井戸（すなわち、ＱＷ）層１５１と、１層の障壁層１５２との積層構造である。ＱＷは、quantum wellの略称である。量子井戸層１５１は、ゲート絶縁膜１４の上に接して設けられている。障壁層１５２は、量子井戸層１５１にキャリアを閉じ込める機能を持つ。量子井戸層１５１は、障壁層１５２よりもバンドギャップエネルギーが小さい層である。
【0090】
量子井戸層１５１は、ｎ型のＩｎＧａＡｓＰで構成される。障壁層１５２は、ｎ型のＩｎＰで構成される。量子井戸層１５１の厚さは２０ｎｍ以下である。障壁層１５２の厚さは２０ｎｍよりも大きい。
【0091】
このように、ゲート層１５は、ゲート絶縁膜１４に接する量子井戸層１５１を有する。このため、ＩｎＧａＡｓＰのバンドギャップ波長が光の波長に近づき、有効質量が低下することで、負の電圧値のゲート電圧が印加されたときのキャリアプラズマ効果が増強される。これにより、負の電圧値のゲート電圧が印加されたときの光損失を低減することができる。
【0092】
光変調器１０の他の構成は、第１実施形態と同じである。本実施形態によっても、正負両方向の電圧を使った駆動により、第１実施形態と同じ効果が得られる。
【0093】
（第３実施形態）
図２６に示すように、本実施形態では、第１実施形態と異なり、ゲート層１５がｎ型のＩＩＩ－Ｖ族半導体の複数層で構成される。
図２６に示すように、本実施形態では、第１実施形態と異なり、ゲート層１５がｎ型のＩＩＩ－Ｖ族半導体の複数層で構成される。
【0094】
具体的には、ゲート層１５は、ゲート絶縁膜１４に接する量子井戸層１５３ａを含む多重量子井戸（すなわち、ＭＱＷ）構造である。ＭＱＷは、multi quantum wellの略称である。ＭＱＷ構造は、複数の量子井戸層１５３のそれぞれと複数の障壁層１５４のそれぞれとが交互に積層された構造である。換言すると、ゲート層１５は、ゲート絶縁膜１４に接する最下層の量子井戸層１５３ａと、ゲート絶縁膜１４から最も離れた最上層の障壁層１５４ａと、最下層の量子井戸層１５３ａと最上層の障壁層１５４ａとの間に位置する複数の中間層の量子井戸層１５３ｂおよび複数の中間層の障壁層１５４ｂとを有する。
【0095】
複数の量子井戸層１５３のそれぞれの厚さは、２０ｎｍ以下である。複数の中間の障壁層１５４ｂのそれぞれの厚さは、２０ｎｍ以下である。最上層の障壁層１５４ａの厚さは、２０ｎｍよりも大きい。複数の量子井戸層１５３のそれぞれは、ｎ型のＩｎＧａＡｓＰで構成される。複数の障壁層１５４のそれぞれは、ｎ型のＩｎＰで構成される。本実施形態の光変調器１０の他の構成は、第１実施形態と同じである。
【0096】
ここで、本実施形態の光変調器１０を構成する各層の組成、厚さ、ドープ濃度の具体例を、表１示す。複数の中間層の量子井戸層１５３ｂは１０層である。複数の中間層の障壁層１５４ｂは１０層である。
【0097】
【表1】
表１に示されるように、各量子井戸層１５３ａ、１５３ｂの組成は、ｎ－Ｉｎ０．６６Ｇａ０．３４Ａｓ０．７３Ｐ０．２７である。これは、下記の組成式のｘ、ｙが、ＩｎＰと格子整合するように、下記の条件を満たすように設定されたものである。
Ｉｎ１－ｘＧａｘＡｓｙＰ１－ｙ
ＩｎＰとの格子整合条件は、次の通りである。
ｘ＝０．１８９６ｙ／（０．４１７６－０．０１２５ｙ）
狙いのバンドギャップ波長との関係は、次の通りである。
Ｅｇ＝１．３５－０．７２ｙ＋０．１２ｙ２［ｅＶ］
＝１．２４／λｇ＝１．２４／１．４０μｍ
【0098】
なお、ゲート層１５の各量子井戸層１５３は、ｎ型のＩＩＩ－Ｖ族半導体であれば、ｎ型のＩｎＧａＡｓＰ以外の材料で構成されていてもよい。ゲート層１５の各障壁層１５４は、ｎ型のＩＩＩ－Ｖ族半導体であれば、ｎ型のＩｎＰ以外の材料で構成されていてもよい。
【0099】
本実施形態によっても、正負両方向の電圧を使った駆動により、第１実施形態と同じ効果が得られる。
【0100】
また、本実施形態の光変調器１０は、正負両方向の電圧を使った駆動に限らず、第１実施形態で説明した比較例１、２と同様に、正方向と負方向の片側のみの電圧を使って駆動されてもよい。この場合、本実施形態によれば、ゲート層１５は、ゲート絶縁膜１４に接する量子井戸層１５３ａを有する。このため、ＩｎＧａＡｓＰのバンドギャップ波長が光の波長に近づき、有効質量が低下することで、負の電圧値のゲート電圧が印加されたときのキャリアプラズマ効果が増強される。これにより、０以下の負の電圧値のゲート電圧を使った駆動においても、ゲート層１５が単層で構成される場合と比較して、損失をより低減することができる。また、本実施形態によれば、ゲート層１５は、多重量子井戸構造を有する。このため、正の電圧値のゲート電圧が印加されるとき、ゲート電圧の大きさが同じ条件で比較して、ゲート層１５が単層で構成される場合よりも変調効率が大きくなる。これにより、０以上の正の電圧値のゲート電圧を使った駆動においても、ゲート層１５が単層で構成される場合と比較して、光損失をより低減することができる。
【0101】
（他の実施形態）
（１）第１実施形態では、ゲート層１５は、ｎ型のＩＩＩ－Ｖ族半導体の単層で構成される。しかしながら、ゲート層１５は、各層の厚さが２０ｎｍよりも大きな複数の層で構成されてもよい。例えば、ゲート層１５は、ｎ型のＩｎＧａＡｓＰで構成された第１層と、ｎ型のＩｎＰで構成された第２層との２層で構成される。第１層の厚さは５０～１２０ｎｍとされる。第２層の厚さは５０～８０ｎｍとされる。また、ゲート層１５は、ｎ型のＩＩＩ－Ｖ族半導体によって少なくとも構成されていればよく、他の材料で構成された部分を含んでいてもよい。
（１）第１実施形態では、ゲート層１５は、ｎ型のＩＩＩ－Ｖ族半導体の単層で構成される。しかしながら、ゲート層１５は、各層の厚さが２０ｎｍよりも大きな複数の層で構成されてもよい。例えば、ゲート層１５は、ｎ型のＩｎＧａＡｓＰで構成された第１層と、ｎ型のＩｎＰで構成された第２層との２層で構成される。第１層の厚さは５０～１２０ｎｍとされる。第２層の厚さは５０～８０ｎｍとされる。また、ゲート層１５は、ｎ型のＩＩＩ－Ｖ族半導体によって少なくとも構成されていればよく、他の材料で構成された部分を含んでいてもよい。
【0102】
（２）上記した各実施形態では、電圧印加部１９は、ゲート電圧として、Ｓｉ層１３がＧＮＤであるとともにゲート層１５が任意の電位であるゲート電圧を印加する。しかしながら、電圧印加部１９は、ゲート電圧として、ゲート層１５がＧＮＤであるとともにＳｉ層１３が任意の電位であるゲート電圧を印加してもよい。要するに、電圧印加部１９は、Ｓｉ層１３とゲート層１５の一方がＧＮＤであるとともに、Ｓｉ層１３とゲート層１５の他方が任意の電位であるゲート電圧を印加する。
【0103】
（３）本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能であり、様々な変形例や均等範囲内の変形をも包含する。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の材質、形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の材質、形状、位置関係等に限定される場合等を除き、その材質、形状、位置関係等に限定されるものではない。
【符号の説明】
【0104】
１３ Ｓｉ層
１４ ゲート絶縁膜
１５ ゲート層
１９ 電圧印加部
１４ ゲート絶縁膜
１５ ゲート層
１９ 電圧印加部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】