特開 2023-162386 表示ドライバ及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023162386

(43)【公開日】2023-11-08

(54)【発明の名称】表示ドライバ及び表示装置

(51)【国際特許分類】

   G09G 3/20 20060101AFI20231031BHJP

   G09G 3/36 20060101ALI20231031BHJP

【ＦＩ】

G09G3/20 623B

G09G3/36

G09G3/20 611A

G09G3/20 623R

G09G3/20 623E

【審査請求】有

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2023142209

(22)【出願日】2023-09-01

(62)【分割の表示】P 2021513710の分割

【原出願日】2020-04-10

(31)【優先権主張番号】P 2019076487

(32)【優先日】2019-04-12

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】一倉 宏嘉

(57)【要約】      （修正有）

【課題】発熱及び消費電力を抑えることが可能な表示ドライバ及び表示装置を提供する。
【解決手段】複数のデータラインと、単一の配線とｊ個のデータライン各々との間を第１～第ｊの接続制御信号に応じて個別に接続又は遮断する第１～第ｊのスイッチを含むデマルチプレクサと、ｊ個のデータラインの各々を１つずつ順に第２の期間の間だけ単一の配線と接続させる第１～第ｊの接続制御信号を生成するデマルチプレクサ制御部と、出力端子から出力する第１～第ｊのバッファと、第１～第ｊの配線を短絡又は開放する短絡スイッチ部と、第１の期間に亘り、第１～第ｊのバッファ各々の出力端子と第１～第ｊの配線との接続を遮断させるように第１～第ｊの出力スイッチを制御すると共に、第１～第ｊの配線同士を短絡させるように短絡スイッチ部を制御する出力制御部と、を有する。
【選択図】図８

【特許請求の範囲】

【請求項1】

複数のデータラインと、
第１～第ｊ（ｊは２以上の整数）の駆動電圧の系列を単一の配線で受けると共に第１～第ｊの接続制御信号を夫々第１～第ｊの配線で受け、前記単一の配線とｊ個の前記データライン各々との間を前記第１～第ｊの接続制御信号に応じて個別に接続又は遮断する第１～第ｊのスイッチを含むデマルチプレクサと、を有する表示デバイスを駆動する表示ドライバであって、
２つの前記データラインが第１の期間の間だけ同時に前記単一の配線と接続されるように、前記ｊ個のデータラインの各々を１つずつ順に第２の期間の間だけ前記単一の配線と接続させることを指示する前記第１～第ｊの接続制御信号を生成するデマルチプレクサ制御部と、
前記第１～第ｊの接続制御信号を個別に増幅して夫々の出力端子から出力する第１～第ｊのバッファと、
前記第１～第ｊのバッファ各々の前記出力端子と前記第１～第ｊの配線とを個別に接続する第１～第ｊの出力スイッチと、
前記第１～第ｊの配線を短絡又は開放する短絡スイッチ部と、
前記第１の期間に亘り、前記第１～第ｊのバッファ各々の前記出力端子と前記第１～第ｊの配線との接続を遮断させるように前記第１～第ｊの出力スイッチを制御すると共に、前記第１～第ｊの配線同士を短絡させるように前記短絡スイッチ部を制御する出力制御部と、を有することを特徴とする表示ドライバ。

【請求項2】

夫々が各画素の輝度レベルに対応した電圧値を表するｊ個の階調電圧を受け、前記ｊ個の階調電圧を時分割多重化したものを前記第１～第ｊの駆動電圧の系列として生成する時分割多重化部を有することを特徴とする請求項１に記載の表示ドライバ。

【請求項3】

複数のデータラインと、第１～第ｊ（ｊは２以上の整数）の駆動電圧の系列を単一の配線で受けると共に第１～第ｊの接続制御信号を夫々第１～第ｊの配線で受け、前記単一の配線とｊ個の前記データライン各々との間を前記第１～第ｊの接続制御信号に応じて個別に接続又は遮断する第１～第ｊのスイッチを含むデマルチプレクサとを有する表示デバイスと、
２つの前記データラインが第１の期間の間だけ同時に前記単一の配線と接続されるように、前記ｊ個のデータラインの各々を１つずつ順に第２の期間の間だけ前記単一の配線と接続させることを指示する前記第１～第ｊの接続制御信号を生成するデマルチプレクサ制御部と、前記第１～第ｊの接続制御信号を個別に増幅して夫々の出力端子から出力する第１～第ｊのバッファと、前記第１～第ｊのバッファ各々の前記出力端子と前記第１～第ｊの配線とを個別に接続する第１～第ｊの出力スイッチと、前記第１～第ｊの配線を短絡又は開放する短絡スイッチ部と、前記第１の期間に亘り、前記第１～第ｊのバッファ各々の前記出力端子と前記第１～第ｊの配線との接続を遮断させるように前記第１～第ｊの出力スイッチを制御すると共に、前記第１～第ｊの配線同士を短絡させるように前記短絡スイッチ部を制御する出力制御部とを有する表示ドライバと、を備えたことを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、映像信号に応じて表示デバイスを駆動する表示ドライバ及び表示装置に関する。

【背景技術】

【0002】

液晶表示装置には、表示デバイスとしての液晶型の表示パネルと、この表示パネルを駆動する表示ドライバと、が設けられている。

【0003】

当該表示ドライバには、映像信号に基づく各画素の輝度レベルを表す画素データ片をその輝度レベルに対応した電圧値を有する階調電圧に変換するＤＡ変換部と、複数の階調電圧を夫々増幅して表示デバイスの複数のソースラインに供給する複数の出力アンプと、が含まれている（例えば、特許文献１参照）。かかる表示ドライバには、表示デバイスの複数のソースラインと一対一に対応させて、上記した階調電圧を出力する複数の外部端子が設けられている。

【0004】

ところで、近年、車載用等の小型な液晶表示装置においても高精細化が要求されている。しかしながら、液晶表示装置の小型化に伴い、表示ドライバ自体も小型化しなければならず、当該表示ドライバに設けることが可能な外部端子の数にも制限が生じる。

【0005】

そこで、１つの出力アンプで、複数のソースラインを時分割にて駆動させるデマルチプレクサを表示パネル上に設けた液晶表示装置が提案されている（例えば、特許文献２参照）。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００４－３０１９４６号公報

【特許文献2】特開２００７－３３４１０９号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

上記したような時分割駆動で複数のソースラインを駆動するには、１ソースラインあたりの駆動時間を短くする必要がある。よって、出力アンプとして、表示デバイスの寄生容量を高速に充放電することが可能なものを採用する必要があるので、当該出力アンプを含む表示ドライバの発熱量及び消費電力が増加するという問題が生じる。

【0008】

そこで、本発明は、発熱及び消費電力を抑えることが可能な表示ドライバ及び表示装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明に係る表示ドライバは、複数のデータラインと、前記複数のデータラインにそれぞれ接続された複数の第１のスイッチを有し、第１の配線を介して複数の駆動電圧を含む駆動電圧の系列が供給され、前記複数の第１のスイッチを介して前記複数の駆動電圧を前記複数のデータラインにそれぞれ供給するデマルチプレクサとを含む表示デバイスを駆動する表示ドライバであって、前記駆動電圧の系列を生成する電圧多重化部と、前記電圧多重化部及び前記第１の配線の間に接続された第２のスイッチと、前記複数の第１のスイッチ及び前記第２のスイッチに接続され、第１の期間に前記第２のスイッチをオン状態からオフ状態に切り替え、前記第１の期間の一部であって前記第２のスイッチがオフ状態である第２の期間に２つの前記データラインと前記第１の配線とを接続させるように２つの前記データラインに対応する２つの前記第１のスイッチをオン状態にする制御部と、を有する。

【0010】

また、本発明に係る表示ドライバは、複数のデータラインと、第１～第ｊ（ｊは２以上の整数）の駆動電圧の系列を単一の配線で受けると共に第１～第ｊの接続制御信号を夫々第１～第ｊの配線で受け、前記単一の配線とｊ個の前記データライン各々との間を前記第１～第ｊの接続制御信号に応じて個別に接続又は遮断する第１～第ｊのスイッチを含むデマルチプレクサと、を有する表示デバイスを駆動する表示ドライバであって、２つの前記データラインが第１の期間の間だけ同時に前記単一の配線と接続されるように、前記ｊ個のデータラインの各々を１つずつ順に第２の期間の間だけ前記単一の配線と接続させることを指示する前記第１～第ｊの接続制御信号を生成するデマルチプレクサ制御部と、前記第１～第ｊの接続制御信号を個別に増幅して夫々の出力端子から出力する第１～第ｊのバッファと、前記第１～第ｊのバッファ各々の前記出力端子と前記第１～第ｊの配線とを個別に接続する第１～第ｊの出力スイッチと、前記第１～第ｊの配線を短絡又は開放する短絡スイッチ部と、前記第１の期間に亘り、前記第１～第ｊのバッファ各々の前記出力端子と前記第１～第ｊの配線との接続を遮断させるように前記第１～第ｊの出力スイッチを制御すると共に、前記第１～第ｊの配線同士を短絡させるように前記短絡スイッチ部を制御する出力制御部と、を有する。

【0011】

本発明に係る表示装置は、複数のデータラインと、前記複数のデータラインにそれぞれ接続された複数の第１のスイッチを有し、第１の配線を介して複数の駆動電圧を含む駆動電圧の系列が供給され、前記複数の第１のスイッチを介して前記複数の駆動電圧を前記複数のデータラインにそれぞれ供給するデマルチプレクサとを含む表示デバイスと、前記駆動電圧の系列を生成する電圧多重化部と、前記電圧多重化部及び前記第１の配線の間に接続された第２のスイッチと、前記複数の第１のスイッチ及び前記第２のスイッチに接続され、第１の期間に前記第２のスイッチをオン状態からオフ状態に切り替え、前記第１の期間の一部であって前記第２のスイッチがオフ状態である第２の期間に２つの前記データラインと前記第１の配線とを接続させるように２つの前記データラインに対応する２つの前記第１のスイッチをオン状態にする制御部とを含む表示ドライバと、を有する。

【0012】

また、本発明に係る表示装置は、複数のデータラインと、第１～第ｊ（ｊは２以上の整数）の駆動電圧の系列を単一の配線で受けると共に第１～第ｊの接続制御信号を夫々第１～第ｊの配線で受け、前記単一の配線とｊ個の前記データライン各々との間を前記第１～第ｊの接続制御信号に応じて個別に接続又は遮断する第１～第ｊのスイッチを含むデマルチプレクサとを有する表示デバイスと、２つの前記データラインが第１の期間の間だけ同時に前記単一の配線と接続されるように、前記ｊ個のデータラインの各々を１つずつ順に第２の期間の間だけ前記単一の配線と接続させることを指示する前記第１～第ｊの接続制御信号を生成するデマルチプレクサ制御部と、前記第１～第ｊの接続制御信号を個別に増幅して夫々の出力端子から出力する第１～第ｊのバッファと、前記第１～第ｊのバッファ各々の前記出力端子と前記第１～第ｊの配線とを個別に接続する第１～第ｊの出力スイッチと、前記第１～第ｊの配線を短絡又は開放する短絡スイッチ部と、前記第１の期間に亘り、前記第１～第ｊのバッファ各々の前記出力端子と前記第１～第ｊの配線との接続を遮断させるように前記第１～第ｊの出力スイッチを制御すると共に、前記第１～第ｊの配線同士を短絡させるように前記短絡スイッチ部を制御する出力制御部とを有する表示ドライバと、を有する。

【発明の効果】

【0013】

本発明では、デマルチプレクサを介して表示デバイスの複数のデータラインの各々を順に駆動するにあたり、駆動電圧の印加によってデータラインの寄生容量に蓄積された電荷を利用して、次に駆動対象となるデータラインの寄生容量を充電又は放電させている。また、デマルチプレクサを制御する接続制御信号を伝送する為の複数の配線の各々に順に接続制御信号を供給するにあたり、接続制御信号の供給によって当該配線の寄生容量に蓄積された電荷を利用して、次に接続制御信号の供給対象となる配線の寄生容量を充電又は放電させている。

【0014】

これにより、駆動電圧を出力するアンプ、接続制御信号を出力するバッファが出力する電流を抑えることができるので、その分だけ消費電力及び発熱を抑えることが可能となる。

【図面の簡単な説明】

【0015】

【図1】本発明に係る表示ドライバを含む表示装置１００の構成を示すブロック図である。

【図2】出力部１２０及びデマルチプレクサＤＭＸの内部構成の一例を表す回路図である。

【図3】出力制御信号ＯＥ及び接続制御信号ＳＬ１～ＳＬ６と、スイッチＱ１～Ｑ６の動作状態と、を表すタイムチャートである。

【図4A】区間ＴａでアンプＡＰ１、出力スイッチＳＷ１、デマルチプレクサＤＸ１に含まれるスイッチＱ１及びＱ４からなる回路に流れる電荷の流れを表す回路図である。

【図4B】区間ＴｂでアンプＡＰ１、出力スイッチＳＷ１、デマルチプレクサＤＸ１に含まれるスイッチＱ１及びＱ４からなる回路に流れる電荷の流れを表す回路図である。

【図5】区間Ｔａ及びＴｂとその直前直後における、アンプＡＰ１の出力電圧、及びノードＡ～Ｃの電圧の波形の一例を示すタイムチャートである

【図6】出力部１２０及びデマルチプレクサＤＭＸの構成の他の一例を表す回路図である。

【図7A】区間ＴａでアンプＡＰ１、バッファＢ１及びＢ２、出力スイッチＷ１及びＷ２、短絡スイッチＹ１及びＹ２、スイッチＱ１及びＱ４からなる回路に流れる電荷の流れを表す回路図である。

【図7B】区間ＴｂでアンプＡＰ１、バッファＢ１及びＢ２、出力スイッチＷ１及びＷ２、短絡スイッチＹ１及びＹ２、スイッチＱ１及びＱ４からなる回路に流れる電荷の流れを表す回路図である。

【図8】区間Ｔａ及びＴｂとその直前直後における、ノードＡ及びＢ各々の電圧の波形の一例を示すタイムチャートである。

【発明を実施するための形態】

【0016】

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

【0017】

図１は、本発明に係る表示装置１００の構成を示すブロック図である。図１に示すように、表示装置１００は、駆動制御部１０、走査ドライバ１１、データドライバ１２、及び液晶表示パネル又は有機ＥＬパネル等を有する表示デバイス２０を有する。

【0018】

駆動制御部１０は、水平同期信号を含むと共に赤色、緑色及び青色の色成分毎に各画素の輝度レベルを表す映像信号ＶＳを受ける。駆動制御部１０は、当該映像信号ＶＳに含まれる水平同期信号に応じて走査信号を生成しこれを走査ドライバ１１に供給する。更に、駆動制御部１０は、映像信号ＶＳに基づき、赤色、緑色及び青色毎にその輝度レベルを例えば８ビットで表す表示データ片の系列を含む映像データ信号ＰＤを、データドライバ１２に供給する。

【0019】

走査ドライバ１１は、駆動制御部１０から供給された走査信号に応じて走査パルスを生成し、これを表示デバイス２０に形成されている水平走査ラインＳ１～Ｓｎに順次択一的に印加する。

【0020】

データドライバ１２は、単一又は複数の半導体装置としての半導体ＩＣに含まれている。データドライバ１２は、上記した映像データ信号ＰＤを取り込み、１水平走査ライン分の取り込み、つまりｍ個の表示データ片が取り込まれる度に、各表示データ片で表される輝度レベルに対応した電圧値をｍ個の階調電圧として生成する。データドライバ１２は、生成したｍ個の階調電圧を、夫々が例えば６個の階調電圧からなる（ｍ／６）個（ｍは６の倍数の整数）の階調電圧群に区分けする。ここで、データドライバ１２は、（ｍ／６）個の階調電圧群毎に、その階調電圧群に含まれる６つの階調電圧の各々を順に選択して時分割多重化した階調電圧の系列を生成する。そして、データドライバ１２は、生成した（ｍ／６）系統分の階調電圧系列を夫々利得１で増幅したものを駆動電圧系列Ｇ１～Ｇ（ｍ／６）として、表示デバイス２０に供給する。

【0021】

更に、データドライバ１２は、駆動電圧系列Ｇ１～Ｇ（ｍ／６）の各々に含まれる６つの駆動電圧の出力先となる６本のデータラインＤを１つずつ順に選択させる２値（論理レベル０又は１）の接続制御信号ＳＹ１～ＳＹ６を表示デバイス２０に供給する。

【0022】

表示デバイス２０は、デマルチプレクサＤＭＸと、２次元画面の水平方向に伸張するｎ個（ｎは２以上の整数）の水平走査ラインＳ１～Ｓｎと、２次元画面の垂直方向に伸張するｍ個のデータラインＤ１～Ｄｍと、を含む。尚、水平走査ライン及びデータラインの交叉部の領域には、赤色表示を担う赤表示セルＰｒ、緑色表示を担う緑表示セルＰｇ、又は青色表示を担う青表示セルＰｂが形成されている。すなわち、データラインＤ１～Ｄｍのうちで（３・ｔ－２）番目（ｔは３以上の整数）のデータライン、つまりＤ１、Ｄ４、Ｄ７、・・・、Ｄ（ｍ－２）の各々には赤表示セルＰｒが形成されている。また、データラインＤ１～Ｄｍのうちで（３・ｔ－１）番目に配列されているデータライン、つまりＤ２、Ｄ５、Ｄ８、・・・、Ｄ（ｍ－１）の各々には緑表示セルＰｇが形成されている。また、データラインＤ１～Ｄｍのうちで（３・ｔ）番目に配列されているデータライン、つまりＤ３、Ｄ６、Ｄ９、・・・、Ｄｍには青表示セルＰｂが形成されている。ここで、図１に示すように、水平走査ラインＳ１～Ｓｎの各々上において、互いに隣接する３つの表示セル、つまり赤表示セルＰｒ、緑表示セルＰｇ及び青表示セルＰｂにより、１つの画素ＰＸ（破線にて囲まれた領域）が形成されている。

【0023】

尚、図１に示す一例では画素ＰＸを赤表示セルＰｒ、緑表示セルＰｇ及び青表示セルＰｂの３つの表示セルで構成したが、４つ以上の複数の表示セルで１つの画素ＰＸを構成するようにしても良い。例えば［赤表示セルＰｒ、緑表示セルＰｇ、青表示セルＰｂ、緑表示セルＰｇ］の４つの表示セルの組により、１つの画素ＰＸを構成しても良い。

【0024】

更に、表示デバイス２０は、データドライバ１２から出力された駆動電圧系列Ｇ１～Ｇ（ｍ／６）を受ける、夫々が単一の配線である配線Ｌ１～Ｌ（ｍ／６）と、接続制御信号ＳＹ１～ＳＹ６を夫々受ける配線ｅ１～ｅ６と、を有する。

【0025】

デマルチプレクサＤＭＸは、配線ｅ１～ｅ６で受けた接続制御信号ＳＹ１～ＳＹ６に基づき、データラインＤ１～Ｄｍのうちの（ｍ／６）個のデータラインを選択し、夫々を配線Ｌ１～Ｌ（ｍ／６）と一対一にて接続する。これにより、デマルチプレクサＤＭＸは、配線Ｌ１～Ｌ（ｍ／６）で受けた駆動電圧系列Ｇ１～Ｇ（ｍ／６）を、上記のように選択した（ｍ／６）個のデータラインに印加する。

【実施例0026】

図２は、データドライバ１２に含まれており、駆動電圧系列Ｇ１～Ｇ（ｍ／６）及び接続制御信号ＳＹ１～ＳＹ６を出力する出力部１２０と、表示デバイス２０に含まれているデマルチプレクサＤＭＸの構成の一例を表す回路図である。

【0027】

出力部１２０は、時分割多重化部ＭＸ、アンプＡＰ１～ＡＰ（ｍ／６）、出力スイッチＳＷ１～ＳＷ（ｍ／６）、出力制御部ＣＴ１、デマルチプレクサ制御部ＣＴ２（以下、ＤＭＸ制御部ＣＴ２と称する）及びバッファＢ１～Ｂ６を含む。

【0028】

時分割多重化部ＭＸは、前述した１水平走査ライン分のｍ個の階調電圧を夫々が６個の階調電圧からなる（ｍ／６）個の階調電圧群に区分けする。そして、時分割多重化部ＭＸは、階調電圧群毎に、その階調電圧群に属する６つの階調電圧を時分割多重化することで（ｍ／６）系統の階調電圧系列Ｖ１～Ｖ（ｍ／６）を生成する。時分割多重化部ＭＸは、階調電圧系列Ｖ１～Ｖ（ｍ／６）をアンプＡＰ１～ＡＰ（ｍ／６）に供給する。

【0029】

アンプＡＰ１～ＡＰ（ｍ／６）の各々は、階調電圧系列Ｖに含まれる各階調電圧を利得１で増幅する。尚、アンプＡＰ１～ＡＰ（ｍ／６）各々の出力端子には、各アンプに一対一に対応して設けられた出力スイッチＳＷ１～ＳＷ（ｍ／６）が接続されている。アンプＡＰ１～ＡＰ（ｍ／６）の各々は、階調電圧系列Ｖに含まれる各電圧を利得１で増幅したものを駆動電圧系列として自身の出力端子を介して、対応する出力スイッチＳＷに供給する。例えば、アンプＡＰ１は、データラインＤ１～Ｄ６を出力先とする６個の階調電圧の系列からなる階調電圧系列Ｖ１を受け、この階調電圧系列Ｖ１に含まれる６個の電圧を順に増幅したものを駆動電圧系列として出力スイッチＳＷ１に供給する。また、例えば、アンプＡＰ２は、データラインＤ７～Ｄ１２を出力先とする６個の階調電圧の系列からなる階調電圧系列Ｖ２を受け、この階調電圧系列Ｖ２に含まれる６個の電圧を順に増幅したものを駆動電圧系列として出力スイッチＳＷ２に供給する。

【0030】

出力制御部ＣＴ１は、出力スイッチをオン状態に設定する場合には論理レベル１、オフ状態に設定する場合には論理レベル０を有する２値の出力制御信号ＯＥを生成する。

【0031】

出力スイッチＳＷ１～ＳＷ（ｍ／６）は、出力制御信号ＯＥがオン状態を表す場合にオン状態となり、アンプＡＰ１～ＡＰ（ｍ／６）各々の出力端子と、表示デバイス２０の配線Ｌ１～Ｌ（ｍ／６）の各々とを個別に電気的に接続する。

【0032】

出力スイッチＳＷ１～ＳＷ（ｍ／６）は、アンプＡＰ１～ＡＰ（ｍ／６）の各々から出力された駆動電圧系列を個別に受け、上記したオン状態時に、夫々を駆動電圧系列Ｇ１～Ｇ（ｍ／６）として、表示デバイス２０のデマルチプレクサＤＭＸに供給する。一方、出力制御信号ＯＥがオフ状態を表す場合には、出力スイッチＳＷ１～ＳＷ（ｍ／６）は、オフ状態となる。これにより、アンプＡＰ１～ＡＰ（ｍ／６）各々の出力端子と配線Ｌ１～Ｌ（ｍ／６）各々との間の接続が遮断され、アンプＡＰ１～ＡＰ（ｍ／６）各々の出力端子がハイインピーダンス状態に設定される。

【0033】

ＤＭＸ制御部ＣＴ２は、夫々が１つずつ順に「非選択」を表す論理レベル０の状態から「選択」を表す論理レベル１の状態に遷移し、その状態を所定期間の間だけ維持する接続制御信号ＳＬ１～ＳＬ６を生成する。この際、ＤＭＸ制御部ＣＴ２は、接続制御信号ＳＬ１～ＳＬ６のうちの１つの接続制御信号ＳＬが論理レベル１から０に遷移する時点より前の時点で、次の接続制御信号ＳＬを論理レベル０から１に遷移させる。

【0034】

つまり、ＤＭＸ制御部ＣＴ２は、２つのデータラインＤが第１の期間の間だけ同時に単一の配線Ｌと接続されるように、６個のデータラインの各々を１つずつ順に第２の期間の間だけ単一の配線Ｌと接続させる制御をデマルチプレクサＤＭＸに施すための接続制御信号ＳＬ１～ＳＬ６を生成する。

【0035】

そして、ＤＭＸ制御部ＣＴ２は、このように生成した接続制御信号ＳＬ１～ＳＬ６を、バッファＢ１～Ｂ６に供給する。

【0036】

バッファＢ１～Ｂ６は、接続制御信号ＳＬ１～ＳＬ６を個別に増幅したものを接続制御信号ＳＹ１～ＳＹ６として夫々の出力端子から出力する。バッファＢ１～Ｂ６から出力された接続制御信号ＳＹ１～ＳＹ６は、表示デバイス２０のデマルチプレクサＤＭＸに供給される。

【0037】

デマルチプレクサＤＭＸは、駆動電圧系列Ｇ１～Ｇ（ｍ／６）に夫々対応して設けられており且つ上記した配線Ｌ１～Ｌ（ｍ／６）にそれぞれ個別に接続されている１ｔｏ６デマルチプレクサＤＸ１～ＤＸ（ｍ／６）を有する。例えば、図２では、駆動電圧系列Ｇ１に対応した１ｔｏ６デマルチプレクサＤＸ１が単一の配線Ｌ１に接続されており、駆動電圧系列Ｇ２に対応した１ｔｏ６デマルチプレクサＤＸ２が単一の配線Ｌ２に接続されている。

【0038】

更に、１ｔｏ６デマルチプレクサＤＸ１～ＤＸ（ｍ／６）は、データラインＤ１～Ｄｍを６本ずつ区分けした（ｍ／６）系統のデータライン群に夫々が対応して設けられている。つまり、１ｔｏ６デマルチプレクサＤＸ１～ＤＸ（ｍ／６）の各々は、自身に対応したデータライン群に属するデータライン、つまり出力先となる６本のデータラインＤに接続されている。例えば、１ｔｏ６デマルチプレクサＤＸ１は出力先となるデータラインＤ１～Ｄ６に接続されており、１ｔｏ６デマルチプレクサＤＸ２は出力先となるデータラインＤ７～Ｄ１２に接続されている。

【0039】

１ｔｏ６デマルチプレクサＤＸ１～ＤＸ（ｍ／６）の各々は、接続制御信号ＳＹ１～ＳＹ６（ＳＬ１～ＳＬ６）に応じて出力先の６本のデータラインＤのうちの１つ又は２つを選択し、配線Ｌを介して受けた駆動電圧系列Ｇをこの選択したデータラインに供給する６個のスイッチを含む。例えば、１ｔｏ６デマルチプレクサＤＸ１はスイッチＱ１～Ｑ６を含み、１ｔｏ６デマルチプレクサＤＸ２はスイッチＱ７～Ｑ１２を含む。

【0040】

スイッチＱ１～Ｑ６（Ｑ７～Ｑ１２）は、単一の配線Ｌ１（Ｌ２）を介して駆動電圧系列Ｇ１（Ｇ２）を受ける。

【0041】

ここで、スイッチＱ１（Ｑ１０）は、配線ｅ１で受けた接続制御信号ＳＹ１が「選択」を示す場合にだけオン状態となって、駆動電圧系列Ｇ１（Ｇ２）をデータラインＤ１（Ｄ１０）に供給する。スイッチＱ２（Ｑ１１）は、配線ｅ３で受けた接続制御信号ＳＹ３が「選択」を示す場合にだけオン状態となって、駆動電圧系列Ｇ１（Ｇ２）をデータラインＤ２（Ｄ１１）に供給する。スイッチＱ３（Ｑ１２）は、配線ｅ５で受けた接続制御信号ＳＹ５が「選択」を示す場合にだけオン状態となって、駆動電圧系列Ｇ１（Ｇ２）をデータラインＤ３（Ｄ１２）に供給する。スイッチＱ４（Ｑ７）は、配線ｅ２で受けた当該接続制御信号ＳＹ２が「選択」を示す場合にだけオン状態となって、駆動電圧系列Ｇ１（Ｇ２）をデータラインＤ４（Ｄ７）に供給する。スイッチＱ５（Ｑ８）は、配線ｅ４で受けた接続制御信号ＳＹ４が「選択」を示す場合にだけオン状態となって、駆動電圧系列Ｇ１（Ｇ２）をデータラインＤ５（Ｄ８）に供給する。スイッチＱ６（Ｑ９）は、配線ｅ６で受けた接続制御信号ＳＹ６が「選択」を示す場合にだけオン状態となって、駆動電圧系列Ｇ１（Ｇ２）をデータラインＤ６（Ｄ９）に供給する。

【0042】

かかる構成により、例えば１ｔｏ６デマルチプレクサＤＸ１は、データドライバ１２のアンプＡＰ１から出力された駆動電圧系列Ｇ１中の６つの駆動電圧を１つずつ順に、夫々の出力先となるデータラインＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６に供給する。また、例えば１ｔｏ６デマルチプレクサＤＸ２は、データドライバ１２のアンプＡＰ２から出力された駆動電圧系列Ｇ２中の６つの駆動電圧を１つずつ順に、夫々の出力先となるデータラインＤ７、Ｄ８、Ｄ９、Ｄ１０、Ｄ１１、Ｄ１２に供給する。

【0043】

以下に、図２に示される構成中から出力スイッチＳＷ１及び１ｔｏ６デマルチプレクサＤＸ１を抜粋して、出力制御部ＣＴ１及びＤＭＸ制御部ＣＴ２によって実施される動作について説明する。

【0044】

図３は、出力制御部ＣＴ１が生成する出力制御信号ＯＥ、及びＤＭＸ制御部ＣＴ２が生成する接続制御信号ＳＬ１～ＳＬ６の一例と、出力スイッチＳＷ１及びＤＸ１に含まれるスイッチＱ１～Ｑ６の動作状態と、を表すタイムチャートである。

【0045】

ＤＭＸ制御部ＣＴ２は、接続制御信号ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４、ＳＬ５、ＳＬ６の順に、「非選択」を表す論理レベル０から「選択」を表す論理レベル１に遷移する接続制御信号ＳＬ１～ＳＬ６を生成する。つまり、ＤＭＸ制御部ＣＴ２は、図３に示すように、第１の期間ｔ１だけ２つの接続制御信号ＳＬが同時に論理レベル１となり、且つ各接続制御信号が１つずつ順に論理レベル０から１に遷移しその状態を第２の期間ｔ２（ｔ２＞ｔ１）の間だけ維持する接続制御信号ＳＬ１～ＳＬ６を生成する。

【0046】

当該接続制御信号ＳＬ１～ＳＬ６に応じて、スイッチＱ１～Ｑ６は、図３に示すように、Ｑ１、Ｑ４、Ｑ２、Ｑ５、Ｑ３、Ｑ６の順にオフ状態からオン状態に遷移する。これにより、駆動電圧系列Ｇ１中の６つの駆動電圧が１つずつ、データラインＤ１、Ｄ４、Ｄ２、Ｄ５、Ｄ３、Ｄ６に順に各データラインに供給される。

【0047】

出力制御部ＣＴ１は、図３に示すように、スイッチＱ１～Ｑ６の各々がオフ状態からオン状態に遷移した時点から所定期間が経過するまでの区間Ｔａに亘りオン状態を維持し、２つのスイッチＱが同時にオン状態となる区間Ｔｂでは論理レベル０となる出力制御信号ＯＥを生成する。

【0048】

図４Ａ及び図４Ｂは、図２に示す構成中からアンプＡＰ１、出力スイッチＳＷ１、デマルチプレクサＤＸ１に含まれるスイッチＱ１及びＱ４からなる回路を抜粋して、この回路に流れる電荷の流れを表す回路図である。

【0049】

尚、図４Ａは、図３に示すように、接続制御信号ＳＬ１が論理レベル０から１に遷移した時点から所定期間が経過するまでの区間Ｔａにおいて、上記回路に流れる電荷の流れを表す図である。一方、図４Ｂは、図３に示すように、接続制御信号ＳＬ１及びＳＬ２が共に論理レベル１の状態となる区間Ｔｂにおいて、上記回路に流れる電荷の流れを表す図である。

【0050】

また、図５は、図３に示す区間Ｔａ及びＴｂとその直前直後を抜粋して、アンプＡＰ１の出力電圧の波形と、図４Ａ及び図４Ｂに示すノードＡ～Ｃの電圧の波形の一例を示すタイムチャートである。

【0051】

まず、図５に示すように、論理レベル１の出力制御信号ＯＥに応じて出力スイッチＳＷ１がオン状態に設定されている間に、論理レベル１の接続制御信号ＳＬ１に応じてスイッチＱ１がオフ状態からオン状態に遷移する。すると、図４Ａの太線矢印に示されるように、アンプＡＰ１から出力された駆動電圧に基づく電荷が出力スイッチＳＷ１を介して配線Ｌ１、スイッチＱ１、及びデータラインＤ１に流れ込む。これにより、配線Ｌ１の寄生容量Ｃ０及びデータラインＤ１の寄生容量Ｃ１が夫々充電され、図５に示すように、ノードＡ及びＢの電圧が上昇し、アンプＡＰ１から出力された駆動電圧と等しい電圧値に至る。

【0052】

引き続き、図５に示すように、論理レベル０の出力制御信号ＯＥに応じて出力スイッチＳＷ１がオン状態からオフ状態に遷移し、その後、図５に示す区間Ｔｂで、論理レベル１の接続制御信号ＳＬ２に応じてスイッチＱ４がオフ状態からオン状態に遷移する。すると、図４Ｂの太線矢印に示すように、寄生容量Ｃ０に蓄積されていた電荷が放電し、これがスイッチＱ４を介してデータラインＤ４に流れ込むと共に、寄生容量Ｃ１に蓄積されていた電荷が放電し、これがスイッチＱ１及びＱ４を介してデータラインＤ４に流れ込む。これにより、図５に示すように、ノードＡ及びＢ各々の電圧が低下すると共に、データラインＤ４に流れ込む電荷によって当該データラインＤ４に寄生する寄生容量Ｃ４が充電され、ノードＣの電圧が増加して例えば図５に示すような電圧Ｖｕに到る。

【0053】

その後、図５に示すように、出力制御信号ＯＥが論理レベル０から１に遷移し、接続制御信号ＳＬ１が論理レベル１から０に遷移すると、アンプＡＰ１から出力された駆動電圧が出力スイッチＳＷ１、及びスイッチＱ４を介してデータラインＤ４に印加される。この際、当該駆動電圧に伴う電荷によってデータラインＤ４の寄生容量Ｃ４に対する充電が開始されるが、その直前の区間Ｔｂにて実施された上記した寄生容量Ｃ４の充電により、ノードＣの電圧、つまりデータラインＤ４の電圧は既に電圧Ｖｕである。

【0054】

よって、この電圧Ｖｕの分だけ、寄生容量Ｃ４を充電するために当該アンプＡＰ１がデータラインＤ４に送出する電流を抑えることができる。したがって、アンプＡＰ１の消費電力及び発熱を抑えることができるので、それに伴いデータドライバ１２の消費電力及び発熱も抑えることが可能となる。

【0055】

尚、上記実施例では、デマルチプレクサＤＭＸとして、夫々が６つの駆動電圧の系列からなる１系統分の駆動電圧系列を受け、これを６つのデータラインＤの各々に分配供給する１ｔｏ６デマルチプレクサＤＸ１～ＤＸ（ｍ／６）を含むものを採用している。しかしながら、デマルチプレクサＤＭＸに含まれる各デマルチプレクサとしては、第１～第ｊ（ｊは２以上の整数）の駆動電圧の系列からなる１系統分の駆動電圧系列をｊ個のデータラインＤに夫々分配供給するものであれば良い。この際、ＤＭＸ制御部ＣＴ２として、図３に示すような形態で接続制御信号ＳＬ１～ＳＬｊを生成するものを採用する。それに伴い、図２に示すバッファＢの数もｊ個となる。

【0056】

要するに、表示ドライバとしての図２に示されるデータドライバ１２は、複数のデータライン（Ｄ１～Ｄｍ）と、第１～第ｊ（ｊは２以上の整数）の駆動電圧の系列（Ｇ）を単一の配線（Ｌ）で受け、第１～第ｊの駆動電圧の各々をｊ個のデータラインに分配供給するデマルチプレクサ（ＤＭＸ）と、を含む表示デバイス（２０）を駆動対象とする。この際、データドライバ１２としては、以下のアンプ、出力スイッチ、デマルチプレクサ制御部、及び出力制御部を有するものであれば良い。

【0057】

すなわち、出力するアンプ（ＡＰ）は、第１～第ｊの駆動電圧の系列を生成して自身の出力端子からこれを出力する。出力スイッチ（ＳＷ）は、アンプの出力端子と単一の配線（Ｌ）との間を接続する。デマルチプレクサ制御部（ＣＴ２）は、２つのデータラインが第１の期間（ｔ１）の間だけ同時に単一の配線（Ｌ）と接続されるように、ｊ個のデータラインの各々を１つずつ順に第２の期間（ｔ２）の間だけ単一の配線と接続させる制御をデマルチプレクサに施す。出力制御部（ＣＴ１）は、第１の期間に亘りアンプ（ＡＰ）の出力端子と単一の配線（Ｌ）との接続を遮断するように出力スイッチ（ＳＷ）を制御する。

【0058】

尚、図３に示す一例では、接続制御信号ＳＬ１～ＳＬ６によってデータラインＤを１つずつ順に選択するにあたり、区間Ｔｂに限り２つのデータラインＤが同時に選択しているが、当該区画Ｔｂで同時に選択するデータラインの数は２つに限定されない。

【0059】

例えば、区間Ｔｂでは、毎回、６つのデータラインＤを同時に選択させるように接続制御信号ＳＬ１～ＳＬ６を論理レベル１に設定しても良い。

【0060】

また、例えば接続制御信号ＳＬ１が論理レベル１となる際の区間Ｔｂでは６つのデータラインＤを同時に選択させるように接続制御信号ＳＬ１～ＳＬ６を論理レベル１に設定し、他の接続制御信号ＳＬ２～６が論理レベル１となる期間Ｔ２では区間Ｔｂを設けないようにしても良い。

【0061】

また、例えば、表示デバイス２０の画素の構造（例えば１画素ＰＸを構成する表示セルの数、表示色の組み合わせ等）により、複数のデータラインを同時に選択する区間Ｔｂを設けた選択処理と、かかる区間Ｔｂを設けない選択処理と、を混在させて行っても良い。

【実施例0062】

図６は、データドライバ１２に含まれている出力部１２０の他の実施例としての出力部１２０Ａの構成を示すブロック図である。尚、図６においてデマルチプレクサＤＭＸに含まれている各１ｔｏ６デマルチプレクサＤＸ１～ＤＸ（ｍ／６）は、図２に示されるものと同一構成を有する。図６に示す構成では、時分割多重化部ＭＸ、アンプＡＰ１～ＡＰ（ｍ／６）、バッファＢ～Ｂ６、及びＤＭＸ制御部ＣＴ２については、図２の出力部１２０に含まれているものと同一の動作を行うものを用いる。

【0063】

そこで、これら１ｔｏ６デマルチプレクサＤＸ１～ＤＸ（ｍ／６）、時分割多重化部ＭＸ、アンプＡＰ１～ＡＰ（ｍ／６）、ＤＭＸ制御部ＣＴ２各々の詳細な説明については省略する。

【0064】

出力部１２０Ａでは、図２に示す出力制御部ＣＴ１に代えて出力制御部ＣＴ１Ａを採用し、且つアンプＡＰ１～ＡＰ（ｍ／６）の出力端子に接続する出力スイッチＳＷ１～ＳＷ（ｍ／６）に代えて、出力スイッチＷ１～Ｗ６、及び短絡スイッチＹ１～Ｙ６が設けられている。

【0065】

これにより、出力部１２０Ａでは、アンプＡＰ１～ＡＰ（ｍ／６）から出力された各駆動電圧系列をそのまま駆動電圧系列Ｇ１～Ｇ（ｍ／６）として、配線Ｌ１～Ｌ（ｍ／６）を介してデマルチプレクサＤＭＸに供給する。

【0066】

出力制御部ＣＴ１Ａは、出力スイッチＷ１～Ｗ６を夫々個別にオン状態及びオフ状態のうちの一方に設定する出力制御信号ｕ１～ｕ６を生成し、出力スイッチＷ１～Ｗ６に供給する。例えば、出力制御部ＣＴ１Ａは、出力スイッチＷ１をオン状態に設定する場合には論理レベル１、オフ状態に設定する場合には論理レベル０の出力制御信号ｕ１を出力スイッチＷ１に供給する。また、出力制御部ＣＴ１Ａは、出力スイッチＷ２をオン状態に設定する場合には論理レベル１、オフ状態に設定する場合には論理レベル０の出力制御信号ｕ２を出力スイッチＷ２に供給する。

【0067】

更に、出力制御部ＣＴ１Ａは、短絡スイッチＹ１～Ｙ６を夫々個別にオン状態及びオフ状態のうちの一方に設定する出力制御信号ｒ１～ｒ６を生成し、短絡スイッチＹ１～Ｙ６に供給する。例えば、出力制御部ＣＴ１Ａは、短絡スイッチＹ１をオン状態に設定する場合には論理レベル１、オフ状態に設定する場合には論理レベル０の出力制御信号ｒ１を短絡スイッチＹ１に供給する。また、出力制御部ＣＴ１Ａは、短絡スイッチＹ２をオン状態に設定する場合には論理レベル１、オフ状態に設定する場合には論理レベル０の出力制御信号ｒ２を短絡スイッチｒ２に供給する。

【0068】

出力スイッチＷ１～Ｗ６の各々は、バッファＢ１～Ｂ６の各出力端子に一対一に対応して接続されており、自身に供給された出力制御信号ｕがオン状態を表す論理レベル１である場合にオン状態となり、自身に接続されているバッファＢから供給された接続制御信号ＳＬを接続制御信号ＳＹとして配線ｅに供給する。

【0069】

例えば、出力スイッチＷ１は、出力制御信号ｕ１が論理レベル１である場合にオン状態となり、バッファＢ１から供給された接続制御信号ＳＬ１を接続制御信号ＳＹ１として配線ｅ１に供給する。また、出力スイッチＷ２は、出力制御信号ｕ２が論理レベル１である場合にオン状態となり、バッファＢ２から供給された接続制御信号ＳＬ２を接続制御信号ＳＹ２として配線ｅ２に供給する。

【0070】

尚、出力制御信号ｕがオフ状態を表す論理レベル０である場合には、出力スイッチＷ１～Ｗ６の各々はオフ状態となり、バッファＢの出力端子をハイインピーダンス状態に設定すると共に、バッファＢの出力端子と配線ｅとの電気的接続を遮断する。

【0071】

例えば、出力スイッチＷ１は、出力制御信号ｕ１が論理レベル０である場合にオフ状態となり、バッファＢ１の出力端子をハイインピーダンス状態に設定すると共に、バッファＢ１の出力端子と配線ｅ１との電気的接続を遮断する。また、出力スイッチＷ２は、出力制御信号ｕ２が論理レベル０である場合にオフ状態となり、バッファＢ２の出力端子をハイインピーダンス状態に設定すると共に、バッファＢ２の出力端子と配線ｅ２との電気的接続を遮断する。

【0072】

短絡スイッチＹ１～Ｙ６の各々は、デマルチプレクサＤＭＸの配線ｅ１～ｅ６に夫々一対一に対応して接続されている。短絡スイッチＹ１～Ｙ６の各々は、自身に供給された出力制御信号ｒが論理レベル１である場合にオン状態となり、自身に接続されている配線ｅと、少なくとも１つの他の配線ｅとを短絡する。例えば、論理レベル１の出力制御信号ｒ１が短絡スイッチＹ１に供給され、論理レベル１の出力制御信号ｒ２が短絡スイッチＹ２に供給された場合、短絡スイッチＹ１及びＹ２は、配線ｅ１と配線ｅ２とを短絡する。

【0073】

図７Ａ及び図７Ｂは、図６に示す構成中からアンプＡＰ１、バッファＢ１及びＢ２、出力スイッチＷ１及びＷ２、短絡スイッチＹ１及びＹ２、デマルチプレクサＤＸ１に含まれるスイッチＱ１及びＱ４からなる回路を抜粋して、この回路に流れる電荷の流れを表す回路図である。

【0074】

尚、図７Ａは、図３に示すように、接続制御信号ＳＬ１が論理レベル０から１に遷移した時点から所定期間が経過するまでの区間Ｔａにおいて、上記回路に流れる電荷の流れを表す図である。一方、図７Ｂは、図３に示すように、接続制御信号ＳＬ２が論理レベル０から１に遷移した時点から、接続制御信号ＳＬ１が論理レベル１から０に遷移した時点までの区間Ｔｂにおいて、上記回路に流れる電荷の流れを表す図である。

【0075】

また、図８は、図３に示す区間Ｔａ及びＴｂとその直前直後の期間を抜粋して、図７Ａ、図７Ｂに示すノードＡ及びＢの電圧の波形の一例を示すタイムチャートである。

【0076】

まず、図８に示すように、論理レベル１の出力制御信号ｕ１及びｕ２に応じて出力スイッチＷ１及びＷ２がオン状態、論理レベル０の出力制御信号ｒ１及びｒ２に応じて短絡スイッチＹ１及びＹ２がオフ状態に設定されている。この間に、先ず、論理レベル１の接続制御信号ＳＬ１をバッファＢ１が受けると、図７Ａの太線矢印に示ように、当該論理レベル１の接続制御信号ＳＬ１に基づく電荷が出力スイッチＷ１を介して配線ｅ１に流れ込む。これにより、配線ｅ１に寄生する寄生容量Ｃｕ１が充電され、図８に示すように、ノードＡの電圧、つまり配線ｅ１の電圧が、接続制御信号ＳＬ１による論理レベル１に対応した電圧Ｖｘ１に遷移する。

【0077】

その後、図８に示すように、出力制御信号ｕ１及びｕ２が論理レベル１から０に遷移し、出力制御信号ｒ１及びｒ２が論理レベル０から１に遷移すると、出力スイッチＷ１及びＷ２が共にオフ状態に遷移すると共に、短絡スイッチＹ１及びＹ２が共にオン状態に遷移する（区間Ｔｂ）。

【0078】

これにより、前述したように寄生容量Ｃｕ１に蓄積された電荷、及び配線ｅ２に寄生する寄生容量Ｃｕ２に残留している電荷が放電し、放電した全電荷が図７Ｂの太線矢印に示すように、短絡スイッチＹ１及びＹ２を介して配線ｅ１及びｅ２の各々に２分されて夫々に流れ込む。したがって、この２分された電荷により、寄生容量Ｃｕ１及びＣｕ２が夫々充電され、図８に示すように、ノードＡの電圧が電圧Ｖｘ１から、当該電圧Ｖｘ１よりも低く且つ論理レベル０に対応した電圧Ｖｘ０よりも高い中間電圧Ｖｍ１に遷移する。一方、ノードＢの電圧、つまり配線ｅ２の電圧は増加して中間電圧Ｖｍ２（Ｖｘ０＜Ｖｍ２＜Ｖｘ１）に遷移する。

【0079】

その後、図８に示すように、接続制御信号ＳＬ２が論理レベル０から１に遷移し、引き続き出力制御信号ｕ１及びｕ２が論理レベル０から１に遷移し、出力制御信号ｒ１及びｒ２が論理レベル１から０に遷移すると共に、接続制御信号ＳＬ１が論理レベル１から０に遷移する。これにより、出力スイッチＷ１及びＷ２がオン状態、短絡スイッチＹ１及びＹ２がオフ状態となり、図８に示すようにノードＡの電圧が低下して論理レベル０に対応した電圧Ｖｘ０に遷移する。一方、ノードＢの電圧は、接続制御信号ＳＬ２による論理レベル１に対応した電圧Ｖｘ１に遷移する。

【0080】

このように、接続制御信号ＳＬ１が論理レベル１から０に遷移すると、ノードＡの電圧、つまり配線ｅ１の電圧が論理レベル１に対応した電圧Ｖｘ１から論理レベル０に対応した電圧Ｖｘ０に遷移する。この電圧遷移を行うにあたり、図６に示す構成では、バッファＢ１及びＢ２と配線ｅ１及びｅ２との電気的接続を遮断すると共に、配線ｅ１と配線ｅ２とを電気的に接続する。これにより、配線ｅ１に寄生する寄生容量Ｃｕ１に蓄積されていた電荷を放電させ、配線ｅ１の電圧を中間電圧Ｖｍ１（Ｖｘ０＜Ｖｍ１＜Ｖｘ１）まで低下させている。

【0081】

よって、配線ｅ１の電圧が電圧Ｖｘ１の状態から中間電圧Ｖｍ１に低下するまでの間は、バッファＢ１に流れ込む電流はゼロとなるので、その分だけ当該バッファＢ１での消費電力及びこのバッファの発熱を抑えることができる。したがって、バッファＢ１の消費電力及び発熱を抑えることができるので、それに伴いデータドライバ１２の消費電力及び発熱も抑えることが可能となる。

【0082】

また、図８に示すように、ノードＢの電圧、つまり配線ｅ２の電圧は、バッファＢ２から出力された接続制御信号ＳＬ２が論理レベル０から１に遷移することで、論理レベル０に対応した電圧Ｖｘ０から論理レベル１に対応した電圧Ｖｘ１に遷移する。この電圧遷移を行うにあたり、図６に示す構成では、バッファＢ１及びＢ２と配線ｅ１及びｅ２との電気的接続を遮断すると共に、配線ｅ１と配線ｅ２とを電気的に接続する。これにより、配線ｅ１に寄生する寄生容量Ｃｕ１に蓄積されていた電荷を強制的に放電させ、その電荷を配線ｅ２に流しこむことで、配線ｅ２に寄生する寄生容量Ｃｕ２を充電する。かかる充電によって配線ｅ２の電圧が、その電圧が論理レベル０に対応した電圧Ｖｘ０から中間電圧Ｖｍ２（Ｖｘ０＜Ｖｍ２＜Ｖｘ１）まで増加する。

【0083】

よって、配線ｅ２の電圧が電圧Ｖｘ０の状態から中間電圧Ｖｍ２に増加するまでの間は、バッファＢ２から出力される電流はゼロとなるので、その分だけ当該バッファＢ２の消費電力及びこのバッファＢ２の発熱を抑えることができる。したがって、バッファＢ２の消費電力及び発熱を抑えることができるので、それに伴いデータドライバ１２の消費電力及び発熱も抑えることが可能となる。

【0084】

尚、上記実施例では、デマルチプレクサＤＭＸとして、夫々が６つの駆動電圧の系列からなる１系統分の駆動電圧系列を受け、これを６つのデータラインＤの各々に分配供給する１ｔｏ６デマルチプレクサＤＸ１～ＤＸ（ｍ／６）を含むものを採用している。しかしながら、デマルチプレクサＤＭＸに含まれる各デマルチプレクサとしては、第１～第ｊ（ｊは２以上の整数）の駆動電圧の系列からなる１系統分の駆動電圧系列をｊ個のデータラインＤに夫々分配供給するものであれば良い。この際、ＤＭＸ制御部ＣＴ２として、図３に示すような形態で接続制御信号ＳＬ１～ＳＬｊを生成するものを採用する。それに伴い、図６に示すバッファＢの数もｊ個となり、出力スイッチＷ、及び短絡スイッチＹの個数も夫々ｊ個となる。

【0085】

要するに、図６に示される表示ドライバとしてのデータドライバ１２は、複数のデータライン（Ｄ１～Ｄｍ）と、第１～第ｊ（ｊは２以上の整数）の駆動電圧の系列（Ｇ）を単一の配線（Ｌ）で受け、第１～第ｊの駆動電圧の各々をｊ個のデータラインに分配供給するデマルチプレクサ（ＤＭＸ）と、を含む表示デバイス（２０）を駆動する。かかるデータドライバ１２としては、以下のアンプ、デマルチプレクサ制御部、第１～第ｊの出力スイッチ、短絡スイッチ部及び出力制御部を有するものであれば良い。

【0086】

すなわち、デマルチプレクサ制御部（ＣＴ２）は、２つのデータラインが第１の期間（ｔ１）の間だけ同時に単一の配線（Ｌ）と接続されるように、ｊ個のデータラインの各々を１つずつ順に第２の期間（ｔ２）の間だけ単一の配線と接続させることを指示する第１～第ｊの接続制御信号（ＳＬ）を生成する。第１～第ｊのバッファ（Ｂ）は、第１～第ｊの接続制御信号（ＳＬ）を個別に増幅して夫々の出力端子から出力する。第１～第ｊの出力スイッチ（Ｗ）は、第１～第ｊのバッファ（Ｂ）各々の出力端子と第１～第ｊの配線（ｅ）とを個別に接続する。短絡スイッチ部（Ｙ）は、第１～第ｊの配線（ｅ）を短絡又は開放する。出力制御部（ＣＴ１）は、第１の期間（ｔ１）に亘り、第１～第ｊのバッファ（Ｂ）各々の出力端子と第１～第ｊの配線（ｅ）との接続を遮断させるように第１～第ｊの出力スイッチを制御する。更に、第１の期間（ｔ１）に亘り、出力制御部（ＣＴ１）は、第１～第ｊの配線（ｅ）同士を短絡させるように短絡スイッチ部を制御する。