知財求人 - 知財ポータルサイト「IP Force」
特開2023-162914スイッチング電源装置及びスイッチング電源装置の制御方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023162914
(43)【公開日】2023-11-09
(54)【発明の名称】スイッチング電源装置及びスイッチング電源装置の制御方法
(51)【国際特許分類】
H02M 3/145 20060101AFI20231101BHJP
H02M 3/155 20060101ALI20231101BHJP
H02M 1/00 20070101ALI20231101BHJP
【ＦＩ】
H02M3/145 C
H02M3/155 P
H02M1/00 E
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022073627
(22)【出願日】2022-04-27
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】松尾 裕介
【テーマコード（参考）】
5H730
5H740
【Ｆターム（参考）】
5H730AA04
5H730AS04
5H730AS05
5H730BB13
5H730BB14
5H730BB57
5H730DD04
5H730EE59
5H730FD01
5H730FD31
5H730FG05
5H740AA10
5H740BA12
5H740BB05
5H740BC01
5H740BC02
5H740JA01
5H740JB01
5H740KK01
5H740MM12
(57)【要約】
【課題】電源過渡応答を改善することが可能なスイッチング電源装置及びスイッチング電源装置の制御方法を提供する。
【解決手段】実施形態のスイッチング電源装置は、過電流保護値を変更可能な電流モード制御型のスイッチング電源装置において、スイッチング電源装置の出力電流と基準電流との差に対応する誤差電圧を出力するエラーアンプと、誤差電圧と、ＰＷＭ用のキャリア信号の電圧とを比較してＰＷＭ制御を行うＰＷＭ制御部と、過電流保護値にもとづいて、エラーアンプの出力上限電圧を制限する電圧制限部と、を備える。
【選択図】図１
【解決手段】実施形態のスイッチング電源装置は、過電流保護値を変更可能な電流モード制御型のスイッチング電源装置において、スイッチング電源装置の出力電流と基準電流との差に対応する誤差電圧を出力するエラーアンプと、誤差電圧と、ＰＷＭ用のキャリア信号の電圧とを比較してＰＷＭ制御を行うＰＷＭ制御部と、過電流保護値にもとづいて、エラーアンプの出力上限電圧を制限する電圧制限部と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
過電流保護値を変更可能な電流モード制御型のスイッチング電源装置において、
前記スイッチング電源装置の出力電圧と基準電圧との差に対応する誤差電圧を出力するエラーアンプと、
前記誤差電圧と、ＰＷＭ用のキャリア信号の電圧とを比較してＰＷＭ制御を行うＰＷＭ制御部と、
前記過電流保護値にもとづいて、前記エラーアンプの出力上限電圧を制限する電圧制限部と、
を備えたスイッチング電源装置。
前記スイッチング電源装置の出力電圧と基準電圧との差に対応する誤差電圧を出力するエラーアンプと、
前記誤差電圧と、ＰＷＭ用のキャリア信号の電圧とを比較してＰＷＭ制御を行うＰＷＭ制御部と、
前記過電流保護値にもとづいて、前記エラーアンプの出力上限電圧を制限する電圧制限部と、
を備えたスイッチング電源装置。
【請求項2】
前記電圧制限部は、前記エラーアンプの電源電圧を制御して、前記エラーアンプの出力上限電圧を制限する、
請求項１記載のスイッチング電源装置。
請求項１記載のスイッチング電源装置。
【請求項3】
前記エラーアンプは、多段増幅構成を採り、
前記電圧制限部は、前記エラーアンプの出力段の電源電圧を制御して、前記エラーアンプの出力上限電圧を制限する、
請求項２記載のスイッチング電源装置。
前記電圧制限部は、前記エラーアンプの出力段の電源電圧を制御して、前記エラーアンプの出力上限電圧を制限する、
請求項２記載のスイッチング電源装置。
【請求項4】
前記電圧制限部は、前記エラーアンプの出力電圧を所定電圧でクランプするクランプ回路として構成されている、
請求項１記載のスイッチング電源装置。
請求項１記載のスイッチング電源装置。
【請求項5】
スイッチング電源装置において、
前記スイッチング電源装置の出力電圧と基準電圧との差に対応する誤差電圧を出力するエラーアンプと、
前記誤差電圧と、ＰＷＭ用のキャリア信号の電圧とを比較してＰＷＭ制御を行うＰＷＭ制御部と、
前記キャリア信号のピーク電圧を検出し、前記ピーク電圧に基づいて、前記エラーアンプの出力上限電圧を制限する電圧制限部と、
を備えたスイッチング電源装置。
前記スイッチング電源装置の出力電圧と基準電圧との差に対応する誤差電圧を出力するエラーアンプと、
前記誤差電圧と、ＰＷＭ用のキャリア信号の電圧とを比較してＰＷＭ制御を行うＰＷＭ制御部と、
前記キャリア信号のピーク電圧を検出し、前記ピーク電圧に基づいて、前記エラーアンプの出力上限電圧を制限する電圧制限部と、
を備えたスイッチング電源装置。
【請求項6】
前記電圧制限部は、前記キャリア信号のピーク電圧を検出して保持するピークホールド回路と、
前記エラーアンプの出力電圧を、前記ピーク電圧に所定電圧を加えた電圧でクランプするクランプ回路と
を備えた請求項５記載のスイッチング電源装置。
前記エラーアンプの出力電圧を、前記ピーク電圧に所定電圧を加えた電圧でクランプするクランプ回路と
を備えた請求項５記載のスイッチング電源装置。
【請求項7】
前記ピークホールド回路は、前記ＰＷＭ制御部の出力が“Ｈ”レベルである場合に、当該ピークホールド回路の放電経路を遮断する遮断回路を備えた、
請求項６記載のスイッチング電源装置。
請求項６記載のスイッチング電源装置。
【請求項8】
過電流保護値を変更可能な電流モード制御型のスイッチング電源装置において、
出力上限電圧が所定電圧に制限された状態で、前記スイッチング電源装置の出力電圧と基準電圧との差に対応する誤差電圧を出力するエラーアンプと、
前記誤差電圧と、ＰＷＭ用のキャリア信号の電圧とを比較してＰＷＭ制御を行うＰＷＭ制御部と、
前記過電流保護値に基づいて、前記キャリア信号の振幅を制御する振幅制御部と、
を備えたスイッチング電源装置。
出力上限電圧が所定電圧に制限された状態で、前記スイッチング電源装置の出力電圧と基準電圧との差に対応する誤差電圧を出力するエラーアンプと、
前記誤差電圧と、ＰＷＭ用のキャリア信号の電圧とを比較してＰＷＭ制御を行うＰＷＭ制御部と、
前記過電流保護値に基づいて、前記キャリア信号の振幅を制御する振幅制御部と、
を備えたスイッチング電源装置。
【請求項9】
過電流保護値を変更可能な電流モード制御型のスイッチング電源装置で実行されるスイッチング電源装置の制御方法において、
前記スイッチング電源装置の出力電圧と基準電圧との差に対応する誤差電圧を出力する過程と、
前記誤差電圧と、ＰＷＭ用のキャリア信号の電圧とを比較してＰＷＭ制御を行う過程と、
前記過電流保護値にもとづいて、前記誤差電圧の上限電圧を制限する過程と、
を備えたスイッチング電源装置の制御方法。
前記スイッチング電源装置の出力電圧と基準電圧との差に対応する誤差電圧を出力する過程と、
前記誤差電圧と、ＰＷＭ用のキャリア信号の電圧とを比較してＰＷＭ制御を行う過程と、
前記過電流保護値にもとづいて、前記誤差電圧の上限電圧を制限する過程と、
を備えたスイッチング電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、スイッチング電源装置及びスイッチング電源装置の制御方法に関する。
【背景技術】
【0002】
従来、一般的な電流モード制御型のスイッチング電源装置においては、出力電圧を帰還抵抗で分圧し、エラーアンプで基準電圧との差電圧を増幅して出力する。そしてエラーアンプの出力に基づいて、ＰＷＭ変調によりデューティサイクルを決定し、スイッチングを行うパワーＭＯＳＦＥＴを駆動して、出力電圧を一定に制御していた。
【0003】
このような電流モード制御型のスイッチング電源においては、インダクタ（例えば、平滑用コイル）を流れる電流を検出し、検出した電流をＰＷＭ変調を行うためのＰＷＭコンパレータのキャリア信号として使用する構成を採っていた。
したがって、負荷電流が増えるほどキャリア信号の電圧が上昇することとなっていた。
したがって、負荷電流が増えるほどキャリア信号の電圧が上昇することとなっていた。
【0004】
また、従来のスイッチング電源装置では、インダクタを流れる電流のピーク値が所定の電流制限値（過電流リミット値）に達すると、強制的にスイッチング素子をオフ状態とすることにより過負荷状態の保護を行うパルス・バイ・パルス制御を行っていた。
【0005】
この場合において、所定の電流制限値を外付けの抵抗値を変更したり、同期式シリアル通信インターフェースの一つであるＳＰＩ（Serial Peripheral Interface）や、Ｉ２Ｃ（Inter-Integrated Circuit）を用いて、スイッチング電源ＩＣにおいて、通信により所定の電流制限値（過電流リミット値）を設定したりするものも提案されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０１９－０９２３０６号公報
【特許文献2】特開２０１５－２１６７６３号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
ところで、入力電圧が低く、所望の出力電圧が得られない状態において、入力電圧が急激に上昇すると、出力電圧に大きなオーバーシュートが発生し、負荷の耐圧を超えてしまう虞があり、このような場合には、負荷が不可逆なダメージを負ってしまう虞があった。
【0008】
特に電流モード制御型のスイッチング電源においては、上述したように、ＰＷＭキャリア信号の電圧が出力電流に比例して高くなることから、エラーアンプの出力電圧範囲も広くしなければならず、特に大電流の電流モード制御型のスイッチング電源においてはエラーアンプの出力電圧範囲が広く設計されているため、エラーアンプのセトリングタイムが長く、スイッチング電源の出力電圧におけるオーバーシュートも大きくなってしまうという問題があった。
また、所定の電流制限値を任意に設定可能なスイッチング電源装置においては、さらにエラーアンプの出力電圧範囲を広くしなければならず、オーバーシュートはより大きくなってしまうという問題があった。
また、所定の電流制限値を任意に設定可能なスイッチング電源装置においては、さらにエラーアンプの出力電圧範囲を広くしなければならず、オーバーシュートはより大きくなってしまうという問題があった。
【0009】
そこで、本発明は、電源過渡応答を改善することが可能なスイッチング電源装置及びスイッチング電源装置の制御方法を提供することを目的としている。
【課題を解決するための手段】
【0010】
実施形態のスイッチング電源装置は、過電流保護値を変更可能な電流モード制御型のスイッチング電源装置において、スイッチング電源装置の出力電圧と基準電圧との差に対応する誤差電圧を出力するエラーアンプと、誤差電圧と、ＰＷＭ用のキャリア信号の電圧とを比較してＰＷＭ制御を行うＰＷＭ制御部と、過電流保護値にもとづいて、エラーアンプの出力上限電圧を制限する電圧制限部と、を備える。
【発明の効果】
【0011】
本発明によれば、入力電圧が急激に上昇した場合にも、スイッチング電源の出力電圧にオーバーシュートが発生せず、電源過渡応答を改善したスイッチング電源装置及びスイッチング電源装置の制御方法を提供することができる。
【図面の簡単な説明】
【0012】
【発明を実施するための形態】
【0013】
次に実施形態について図面を参照して説明する。
［１］第１実施形態 図１は、第１実施形態のスイッチング電源ＩＣ１０の概要構成ブロック図である。
スイッチング電源ＩＣ１０は、電流モード型スイッチング電源装置を構成しており、出力端子ＳＷには出力部ＦＬを介して負荷ＬＤが接続され、負荷ＬＤに出力電圧ＶＯＵＴが供給される。出力部ＦＬは、インダクタＬ１と、インダクタＬ１に流れる電流を検出する抵抗と、キャパシタＣを備える。インダクタＬ１が接続される電源出力ラインには、負荷ＬＤ側の他端にキャパシタＣが接続され、キャパシタＣの他端が接地されている。
［１］第１実施形態 図１は、第１実施形態のスイッチング電源ＩＣ１０の概要構成ブロック図である。
スイッチング電源ＩＣ１０は、電流モード型スイッチング電源装置を構成しており、出力端子ＳＷには出力部ＦＬを介して負荷ＬＤが接続され、負荷ＬＤに出力電圧ＶＯＵＴが供給される。出力部ＦＬは、インダクタＬ１と、インダクタＬ１に流れる電流を検出する抵抗と、キャパシタＣを備える。インダクタＬ１が接続される電源出力ラインには、負荷ＬＤ側の他端にキャパシタＣが接続され、キャパシタＣの他端が接地されている。
【0014】
スイッチング電源ＩＣ１０は、低ドロップアウトリニアレギュレータ（ＬＤＯ）１１と、ダイオード１２と、第１スイッチングトランジスタ１３と、第２スイッチングトランジスタ１４と、第１ドライバ（ＤＲＶ）１５と、第２ドライバ（ＤＲＶ）１６と、ドライバ制御部１７と、可変型過電流検出部１８と、ＰＷＭ制御部１９と、を備えている。
【0015】
ＰＷＭ制御部１９は、スロープ補償信号生成部２１と、電流検出部２２と、加算回路２３と、ＰＷＭコンパレータ２４と、分圧回路２５と、エラーアンプ用電圧可変電源２６と、エラーアンプ２７と、位相補償回路２８を備えている。
【0016】
スロープ補償信号生成部２１は、第１スイッチングトランジスタ１３と、第２スイッチングトランジスタ１４の制御信号と同じ周期のランプ波電圧を生成して、スロープ補償信号として加算回路２３に出力する。
【0017】
電流検出部２２は、インダクタＬ１を流れるスイッチング電源ＩＣ１０の出力電流を検出して、ＰＷＭコンパレータ２４の原キャリア信号として加算回路２３に出力する。
【0018】
加算回路２３は、スロープ補償信号生成部の出力したスロープ補償信号及び電流検出部２２の出力信号である原キャリア信号を足し合わせてＰＷＭ変調に用いるキャリア信号として、ＰＷＭコンパレータ２４の反転入力端子に出力する。このようにスロープ補償信号を原キャリア信号に足し合わせることにより、電流モード型スイッチング電源特有のサブハーモニック発振の対策を行う。
【0019】
分圧回路２５は、スイッチング電源ＩＣ１０のフィードバック端子ＦＢから入力されたスイッチング電源ＩＣ１０の出力電圧を分圧してエラーアンプ２７に出力する。
エラーアンプ用電圧可変電源２６は、過電流保護値ＳＯＣＰに応じて供給電圧を可変してエラーアンプ２７に出力することで、エラーアンプ２７の出力電圧範囲を制限している。
エラーアンプ用電圧可変電源２６は、過電流保護値ＳＯＣＰに応じて供給電圧を可変してエラーアンプ２７に出力することで、エラーアンプ２７の出力電圧範囲を制限している。
【0020】
これは、上述したように、電流検出部２２で検出した原キャリア信号は、負荷ＬＤに流れる電流が増えるほど、キャリア信号の電圧が上昇することとなるので、過電流保護値ＳＯＣＰに応じて必要なエラーアンプの出力電圧範囲を適切に制限し、エラーアンプのセトリングタイムを短縮するためである。
【0021】
エラーアンプ２７は、分圧回路２５により分圧されたスイッチング電源ＩＣ１０の出力電圧と基準電圧Ｖｒｅｆとの電圧差を増幅してＰＷＭコンパレータ２４の非反転入力端子に出力する。
【0022】
これらの結果、ＰＷＭコンパレータ２４は、エラーアンプ２７の出力電圧がキャリア信号の電圧を超えると、第１ドライバ１５及び第２ドライバ１６を制御して、第１ドライバ１５及び第２ドライバ１６を介して、第１スイッチングトランジスタ１３及び第２スイッチングトランジスタ１４のオン／オフ制御を行うこととなる。
【0023】
図２は、第１実施形態のエラーアンプ用電圧可変電源の概要構成図である。
エラーアンプ用電圧可変電源２６は、オペアンプ３１、トランジスタ３２、分圧回路３３を備えている。
オペアンプ３１の非反転入力端子には、基準電圧Ｖｒｅｆ１が入力され、出力端子は、トランジスタ３２のゲート端子に接続されている。
トランジスタ３２は、ドレイン端子に外部電源ＰＷが供給され、ソース端子は、エラーアンプ２７の高電位側電源端子に接続されている。
さらにトランジスタ３２のソース端子は、分圧回路３３に接続されている。
エラーアンプ用電圧可変電源２６は、オペアンプ３１、トランジスタ３２、分圧回路３３を備えている。
オペアンプ３１の非反転入力端子には、基準電圧Ｖｒｅｆ１が入力され、出力端子は、トランジスタ３２のゲート端子に接続されている。
トランジスタ３２は、ドレイン端子に外部電源ＰＷが供給され、ソース端子は、エラーアンプ２７の高電位側電源端子に接続されている。
さらにトランジスタ３２のソース端子は、分圧回路３３に接続されている。
【0024】
分圧回路３３は、過電流保護値ＳＯＣＰに応じて抵抗値が可変される可変抵抗３４と、一端が可変抵抗３４に接続され、他端が接地された抵抗値が固定の固定抵抗３５と、を備えている。
さらに可変抵抗３４と固定抵抗３５との接続点は、オペアンプ３１の反転入力端子に接続されており、エラーアンプ用電圧可変電源２６は、基準電圧Ｖｒｅｆ１と可変抵抗３４の抵抗値に応じた可変電圧を、電源ＰＥ１としてエラーアンプ２７の電源端子に出力している。
この場合において、可変抵抗３４は、過電流保護値ＳＯＣＰに応じた抵抗値に比例した値とされており、過電流保護値ＳＯＣＰが低いほど出力電圧を下げるように、低い抵抗値となるように制御されている。
この結果、第１実施形態によれば、エラーアンプの出力電圧範囲の上限値は、過電流保護値ＳＯＣＰが低いほど低電圧となるため、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制することが可能となる。
さらに可変抵抗３４と固定抵抗３５との接続点は、オペアンプ３１の反転入力端子に接続されており、エラーアンプ用電圧可変電源２６は、基準電圧Ｖｒｅｆ１と可変抵抗３４の抵抗値に応じた可変電圧を、電源ＰＥ１としてエラーアンプ２７の電源端子に出力している。
この場合において、可変抵抗３４は、過電流保護値ＳＯＣＰに応じた抵抗値に比例した値とされており、過電流保護値ＳＯＣＰが低いほど出力電圧を下げるように、低い抵抗値となるように制御されている。
この結果、第１実施形態によれば、エラーアンプの出力電圧範囲の上限値は、過電流保護値ＳＯＣＰが低いほど低電圧となるため、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制することが可能となる。
【0025】
［１．１］第１実施形態の第１変形例
図３は、第１実施形態の第１変形例の説明図である。
図２で示したエラーアンプ用電圧可変電源２６は、過電流保護値ＳＯＣＰを低下させた場合に、エラーアンプ２７全体に供給する電源電圧を下げるものであったが、本変形例は、エラーアンプ２７に代わるエラーアンプ２７Ａとして、２段構成の増幅回路を用い、第１段の増幅回路の電源電圧は固定としたまま、後段である第２段の増幅回路の電源電圧を可変としている。
第１段の増幅回路は、固定電圧の電源ＰＥ０に一端が接続された定電流源ＣＳと、定電流源ＣＳにソース端子が接続され、ゲート端子が非反転入力端子＋に接続されたＰチャネルＭＯＳトランジスタＴＲ１と、定電流源ＣＳにソース端子が接続され、ゲート端子が反転入力端子－に接続されたＰチャネルＭＯＳトランジスタＴＲ２と、ドレイン端子がＰチャネルＭＯＳトランジスタＴＲ１のドレイン端子に接続されるとともに、ゲート端子に接続され、ソース端子が接地されたＮチャネルＭＯＳトランジスタＴＲ３と、ドレイン端子がＰチャネルＭＯＳトランジスタＴＲ２のドレイン端子に接続されるとともに、ゲート端子に接続され、ソース端子が接地されたＮチャネルＭＯＳトランジスタＴＲ４と、を備えている。
図３は、第１実施形態の第１変形例の説明図である。
図２で示したエラーアンプ用電圧可変電源２６は、過電流保護値ＳＯＣＰを低下させた場合に、エラーアンプ２７全体に供給する電源電圧を下げるものであったが、本変形例は、エラーアンプ２７に代わるエラーアンプ２７Ａとして、２段構成の増幅回路を用い、第１段の増幅回路の電源電圧は固定としたまま、後段である第２段の増幅回路の電源電圧を可変としている。
第１段の増幅回路は、固定電圧の電源ＰＥ０に一端が接続された定電流源ＣＳと、定電流源ＣＳにソース端子が接続され、ゲート端子が非反転入力端子＋に接続されたＰチャネルＭＯＳトランジスタＴＲ１と、定電流源ＣＳにソース端子が接続され、ゲート端子が反転入力端子－に接続されたＰチャネルＭＯＳトランジスタＴＲ２と、ドレイン端子がＰチャネルＭＯＳトランジスタＴＲ１のドレイン端子に接続されるとともに、ゲート端子に接続され、ソース端子が接地されたＮチャネルＭＯＳトランジスタＴＲ３と、ドレイン端子がＰチャネルＭＯＳトランジスタＴＲ２のドレイン端子に接続されるとともに、ゲート端子に接続され、ソース端子が接地されたＮチャネルＭＯＳトランジスタＴＲ４と、を備えている。
【0026】
第２段の増幅回路は、エラーアンプ用電圧可変電源２６の出力端子に接続され、ソース端子に可変電圧の電源ＰＥ１が供給され、ゲート端子とドレイン端子が接続されたＰチャネルＭＯＳトランジスタＴＲ１１と、ソース端子がＰチャネルＭＯＳトランジスタＴＲ１１のソース端子に接続され、ゲート端子がＰチャネルＭＯＳトランジスタＴＲ１１のゲート端子に接続され、ドレイン端子がエラーアンプ２７Ａの出力端子ＯＵＴに接続されたＰチャネルＭＯＳトランジスタＴＲ１２と、ドレイン端子がＰチャネルＭＯＳトランジスタＴＲ１１のドレイン端子に接続され、ゲート端子がＮチャネルＭＯＳトランジスタＴＲ４のゲート端子に接続され、ソース端子が接地されたＮチャネルＭＯＳトランジスタＴＲ１３と、ドレイン端子がエラーアンプ２７Ａの出力端子ＯＵＴに接続され、ゲート端子がＮチャネルＭＯＳトランジスタＴＲ３のゲート端子に接続され、ソース端子が接地されたＮチャネルＭＯＳトランジスタＴＲ１４と、を備えている。
【0027】
上記構成において、ＰチャネルＭＯＳトランジスタＴＲ１は、エラーアンプ２７Ａの非反転入力端子の電圧に比例した電流が流れ、ＮチャネルＭＯＳトランジスタＴＲ３は、エラーアンプ２７Ａの反転入力端子の電圧に比例した電流が流れるとともに、ＰチャネルＭＯＳトランジスタＴＲ１及びＮチャネルＭＯＳトランジスタＴＲ３を流れる電流の和は、定電流源ＣＳを流れる電流と等しくなっている。
【0028】
また、ＮチャネルＭＯＳトランジスタＴＲ４及びＮチャネルＭＯＳトランジスタＴＲ１３は、カレントミラー回路を構成しており、エラーアンプ２７ＡのトランジスタＴＲ２のドレイン端子－ソース端子間を流れる電流に比例した電流が流れる。
【0029】
同様に、ＮチャネルＭＯＳトランジスタＴＲ３及びＮチャネルＭＯＳトランジスタＴＲ１４も、カレントミラー回路を構成しており、エラーアンプ２７ＡのトランジスタＴＲ１のドレイン端子－ソース端子間を流れる電流に比例した電流が流れる。
【0030】
さらにＰチャネルＭＯＳトランジスタＴＲ１１及びＰチャネルＭＯＳトランジスタＴＲ１２もカレントミラー回路を構成している。
【0031】
これらの結果、ＰチャネルＭＯＳトランジスタＴＲ１１を流れる電流は、ＮチャネルＭＯＳトランジスタＴＲ１３を流れる電流、すなわち、ＰチャネルＭＯＳトランジスタＴＲ２を流れる電流と比例するとともに、電源ＰＥ１の電圧に比例する電流となる。
【0032】
同様に、ＰチャネルＭＯＳトランジスタＴＲ１２を流れる電流は、ＮチャネルＭＯＳトランジスタＴＲ１４を流れる電流、すなわち、ＰチャネルＭＯＳトランジスタＴＲ１を流れる電流と比例するとともに、電源ＰＥ１の電圧に比例する電流となる。
【0033】
従って、エラーアンプ２７Ａの入力電圧範囲に影響を与えることなく、エラーアンプ２７Ａの出力端子ＯＵＴの出力電圧の上限値は、図２に示した第１実施形態と同様に、過電流保護値ＳＯＣＰが低いほど低電圧となるため、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制することが可能となる。
【0034】
［１．２］第１実施形態の第２変形例
次に第１実施形態の第２変形例について、説明する。
第１実施形態の第２変形例が第１実施形態と異なる点は、第１実施形態がエラーアンプの電源電圧を変更することにより、エラーアンプの出力電圧の上限値を低下させていたのに対し、エラーアンプの出力電圧の上限値を過電流保護値ＳＯＣＰに対応させて可変クランパにより制限している点である。
図４は、第１実施形態の第２変形例の説明図である。
図４において、図１と同様の部分には、同一の符号を付すものとし、詳細な説明を援用するものとする。
第１実施形態の第２変形例のＰＷＭ制御部１９Ａは、スロープ補償信号生成部２１と、電流検出部２２と、加算回路２３と、ＰＷＭコンパレータ２４と、分圧回路２５と、可変クランパ４１と、エラーアンプ２７と、を備えている。
次に第１実施形態の第２変形例について、説明する。
第１実施形態の第２変形例が第１実施形態と異なる点は、第１実施形態がエラーアンプの電源電圧を変更することにより、エラーアンプの出力電圧の上限値を低下させていたのに対し、エラーアンプの出力電圧の上限値を過電流保護値ＳＯＣＰに対応させて可変クランパにより制限している点である。
図４は、第１実施形態の第２変形例の説明図である。
図４において、図１と同様の部分には、同一の符号を付すものとし、詳細な説明を援用するものとする。
第１実施形態の第２変形例のＰＷＭ制御部１９Ａは、スロープ補償信号生成部２１と、電流検出部２２と、加算回路２３と、ＰＷＭコンパレータ２４と、分圧回路２５と、可変クランパ４１と、エラーアンプ２７と、を備えている。
【0035】
スロープ補償信号生成部２１は、第１スイッチングトランジスタ１３と、第２スイッチングトランジスタ１４の制御信号と同じ周期のランプ波電圧を生成して、スロープ補償信号として加算回路２３に出力する。
【0036】
電流検出部２２は、インダクタＬ１を流れるスイッチング電源ＩＣ１０の出力電流を検出して、ＰＷＭコンパレータ２４の原キャリア信号として加算回路２３に出力する。
【0037】
加算回路２３は、スロープ補償信号生成部の出力したスロープ補償信号及び電流検出部２２の出力信号である原キャリア信号を足し合わせてＰＷＭ変調に用いるキャリア信号として、ＰＷＭコンパレータ２４の反転入力端子に出力する。このようにスロープ補償信号を原キャリア信号に足し合わせることにより、電流モード型スイッチング電源特有のサブハーモニック発振の対策を行う。
【0038】
分圧回路２５は、スイッチング電源ＩＣ１０のフィードバック端子ＦＢから入力されたスイッチング電源ＩＣ１０の出力電圧を分圧してエラーアンプ２７に出力する。
【0039】
エラーアンプ２７は、分圧回路２５により分圧されたスイッチング電源ＩＣ１０の出力電圧と基準電圧Ｖｒｅｆとの電圧差を増幅して可変クランパ４１及びＰＷＭコンパレータ２４の非反転入力端子に出力する。
【0040】
可変クランパ４１は、過電流保護値ＳＯＣＰに応じて供給電圧を可変して制限した状態のクランプ電圧でエラーアンプ２７の出力電圧範囲を制限してＰＷＭコンパレータ２４に出力する。
【0041】
ここで、可変クランパ４１の具体例について説明する。
図５は、可変クランパの具体例の説明図である。
可変クランパ４１は、ボディ端子が電源端子ＶＤＤに接続され、可変電源ＶＰＳが接続された入力端子ＩＮにソース端子が接続され、ゲート端子とドレイン端子が接続されたＰチャネルＭＯＳトランジスタＴＲ２１と、一端がＰチャネルＭＯＳトランジスタＴＲ２１のドレイン端子に接続され、他端が接地された定電流源ＣＳ１と、ボディ端子が電源端子ＶＤＤに接続され、ソース端子が可変クランパ４１の出力端子ＯＵＴを介してエラーアンプ２７の出力端子ＯＵＴに接続され、ゲート端子がＰチャネルＭＯＳトランジスタＴＲ２１のゲート端子に接続され、ドレイン端子が接地されたＰチャネルＭＯＳトランジスタＴＲ２２と、を備えている。
図５は、可変クランパの具体例の説明図である。
可変クランパ４１は、ボディ端子が電源端子ＶＤＤに接続され、可変電源ＶＰＳが接続された入力端子ＩＮにソース端子が接続され、ゲート端子とドレイン端子が接続されたＰチャネルＭＯＳトランジスタＴＲ２１と、一端がＰチャネルＭＯＳトランジスタＴＲ２１のドレイン端子に接続され、他端が接地された定電流源ＣＳ１と、ボディ端子が電源端子ＶＤＤに接続され、ソース端子が可変クランパ４１の出力端子ＯＵＴを介してエラーアンプ２７の出力端子ＯＵＴに接続され、ゲート端子がＰチャネルＭＯＳトランジスタＴＲ２１のゲート端子に接続され、ドレイン端子が接地されたＰチャネルＭＯＳトランジスタＴＲ２２と、を備えている。
【0042】
上記構成において、入力端子ＩＮの電圧は、可変電源ＶＰＳにより過電流保護値ＳＯＣＰに比例した電圧とされる。
また、ＰチャネルＭＯＳトランジスタＴＲ２１及びＰチャネルＭＯＳトランジスタＴＲ２２はカレントミラー回路を構成しているので、出力端子ＯＵＴの電圧は、可変電源ＶＰＳの電圧に比例する電圧でクランプされることとなる。
また、ＰチャネルＭＯＳトランジスタＴＲ２１及びＰチャネルＭＯＳトランジスタＴＲ２２はカレントミラー回路を構成しているので、出力端子ＯＵＴの電圧は、可変電源ＶＰＳの電圧に比例する電圧でクランプされることとなる。
【0043】
これらの結果、ＰＷＭコンパレータ２４は、エラーアンプ２７の出力電圧がキャリア信号の電圧を超えると、第１ドライバ１５及び第２ドライバ１６を制御して、第１ドライバ１５及び第２ドライバ１６を介して、第１スイッチングトランジスタ１３及び第２スイッチングトランジスタ１４のオン／オフ制御を行うこととなる。
【0044】
この結果、第１実施形態の第２変形例によっても、エラーアンプの出力電圧範囲の上限値が実効的に制限され、ＰＷＭコンパレータ２４の非反転入力端子に入力される電圧は、過電流保護値ＳＯＣＰが低いほど低電圧となるため、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制することが可能となる。
【0045】
［２］第２実施形態
次に第２実施形態について説明する。
第２実施形態が第１実施形態と異なる点は、第１実施形態がエラーアンプの出力電圧の上限値を制限していたのに対し、第２実施形態においては、過電流保護値ＳＯＣＰに応じてＰＷＭ制御用のキャリア信号の振幅の倍率を変更することで、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制する点である。
次に第２実施形態について説明する。
第２実施形態が第１実施形態と異なる点は、第１実施形態がエラーアンプの出力電圧の上限値を制限していたのに対し、第２実施形態においては、過電流保護値ＳＯＣＰに応じてＰＷＭ制御用のキャリア信号の振幅の倍率を変更することで、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制する点である。
【0046】
【0047】
第２実施形態のＰＷＭ制御部１９Ｂは、スロープ補償信号生成部２１と、電流検出部２２と、キャリア振幅倍率変更部５０と、ＰＷＭコンパレータ２４と、分圧回路２５と、エラーアンプ２７と、を備えている。
【0048】
スロープ補償信号生成部２１は、第１スイッチングトランジスタ１３と、第２スイッチングトランジスタ１４の制御信号と同じ周期のランプ波電圧を生成して、スロープ補償信号として加算回路２３に出力する。
【0049】
電流検出部２２は、インダクタＬ１を流れるスイッチング電源ＩＣ１０の出力電流を検出して、ＰＷＭコンパレータ２４の原キャリア信号として加算回路２３に出力する。
【0050】
分圧回路２５は、スイッチング電源ＩＣ１０のフィードバック端子ＦＢから入力されたスイッチング電源ＩＣ１０の出力電圧を分圧してエラーアンプ２７に出力する。
【0051】
エラーアンプ２７は、分圧回路２５により分圧されたスイッチング電源ＩＣ１０の出力電圧と基準電圧Ｖｒｅｆとの電圧差を増幅してＰＷＭコンパレータ２４の非反転入力端子に出力する。
【0052】
キャリア振幅倍率変更部（振幅制御部）５０は、加算回路２３と、倍率可変部５１と、を備えている。
加算回路２３は、スロープ補償信号生成部の出力信号であるスロープ補償信号及び電流検出部２２の出力信号である原キャリア信号を足し合わせてＰＷＭ変調に用いるキャリア信号として、倍率可変部５１の入力端子に出力する。このようにスロープ補償信号を原キャリア信号に足し合わせることにより、電流モード型スイッチング電源特有のサブハーモニック発振の対策を行う。
加算回路２３は、スロープ補償信号生成部の出力信号であるスロープ補償信号及び電流検出部２２の出力信号である原キャリア信号を足し合わせてＰＷＭ変調に用いるキャリア信号として、倍率可変部５１の入力端子に出力する。このようにスロープ補償信号を原キャリア信号に足し合わせることにより、電流モード型スイッチング電源特有のサブハーモニック発振の対策を行う。
【0053】
倍率可変部５１は、過電流保護値ＳＯＣＰに基づいて、キャリア信号の振幅の倍率を変更して、ＰＷＭコンパレータ２４の反転入力端子に出力する。
すなわち、倍率可変部５１は、過電流保護値ＳＯＣＰが大きいほど、倍率を小さくし、過電流保護値ＳＯＣＰが小さいほど、倍率を大きくすることで、エラーアンプ２７の出力電圧とキャリア信号の電圧との差が小さくなるように制御する。
すなわち、倍率可変部５１は、過電流保護値ＳＯＣＰが大きいほど、倍率を小さくし、過電流保護値ＳＯＣＰが小さいほど、倍率を大きくすることで、エラーアンプ２７の出力電圧とキャリア信号の電圧との差が小さくなるように制御する。
【0054】
ここで、キャリア振幅倍率変更部５０の具体例について説明する。
図７は、キャリア振幅倍率変更部の具体例の説明図である。
キャリア振幅倍率変更部５０の加算回路２３は、高電位側電源端子ＶＤＤにソース端子が接続され、ゲート端子とドレイン端子とが接続されたＰチャネルＭＯＳトランジスタＴＲ３１と、高電位側電源端子ＶＤＤにソース端子が接続され、ゲート端子にＰチャネルＭＯＳトランジスタＴＲ３１のゲート端子が接続され、ドレイン端子が加算回路２３の出力に接続されたＰチャネルＭＯＳトランジスタＴＲ３２と、第１入力端子ＩＮ１に非反転入力端子が接続された第１オペアンプＯＰ１と、ドレイン端子がＰチャネルＭＯＳトランジスタＴＲ３１のドレイン端子に接続され、ゲート端子が第１オペアンプＯＰ１の出力端子に接続され、ソース端子が第１オペアンプＯＰ１の反転入力端子に接続されたＮチャネルＭＯＳトランジスタＴＲ３３と、一端がＮチャネルＭＯＳトランジスタＴＲ３３のソース端子に接続され、他端が接地された抵抗Ｒ３１と、を備えている。
図７は、キャリア振幅倍率変更部の具体例の説明図である。
キャリア振幅倍率変更部５０の加算回路２３は、高電位側電源端子ＶＤＤにソース端子が接続され、ゲート端子とドレイン端子とが接続されたＰチャネルＭＯＳトランジスタＴＲ３１と、高電位側電源端子ＶＤＤにソース端子が接続され、ゲート端子にＰチャネルＭＯＳトランジスタＴＲ３１のゲート端子が接続され、ドレイン端子が加算回路２３の出力に接続されたＰチャネルＭＯＳトランジスタＴＲ３２と、第１入力端子ＩＮ１に非反転入力端子が接続された第１オペアンプＯＰ１と、ドレイン端子がＰチャネルＭＯＳトランジスタＴＲ３１のドレイン端子に接続され、ゲート端子が第１オペアンプＯＰ１の出力端子に接続され、ソース端子が第１オペアンプＯＰ１の反転入力端子に接続されたＮチャネルＭＯＳトランジスタＴＲ３３と、一端がＮチャネルＭＯＳトランジスタＴＲ３３のソース端子に接続され、他端が接地された抵抗Ｒ３１と、を備えている。
【0055】
また、キャリア振幅倍率変更部５０の加算回路２３は、高電位側電源端子ＶＤＤにソース端子が接続され、ゲート端子とドレイン端子とが接続されたＰチャネルＭＯＳトランジスタＴＲ４１と、高電位側電源端子ＶＤＤにドレイン端子が接続され、ゲート端子にＰチャネルＭＯＳトランジスタＴＲ４１のゲート端子が接続され、ドレイン端子が加算回路２３の出力に接続されたＰチャネルＭＯＳトランジスタＴＲ４２と、第２入力端子ＩＮ２に非反転入力端子が接続された第２オペアンプＯＰ２と、ドレイン端子がＰチャネルＭＯＳトランジスタＴＲ４１のドレイン端子に接続され、ゲート端子が第２オペアンプＯＰ２の出力端子に接続され、ソース端子が第２オペアンプＯＰ２の反転入力端子に接続されたＮチャネルＭＯＳトランジスタＴＲ４３と、一端がＮチャネルＭＯＳトランジスタＴＲ４３のソース端子に接続され、他端が接地された抵抗Ｒ３２と、を備えている。
【0056】
倍率可変部５１は、一端が加算回路２３の出力に接続され、他端が接地された電流－電圧変換抵抗Ｒ５０と、一端が加算回路２３の出力に接続された第１スイッチＳＷ１～第ｎスイッチＳＷｎと、一端が第１スイッチＳＷ１～第ｎスイッチＳＷｎの他端にそれぞれ接続され、他端が接地された第１電流－電圧変換抵抗Ｒ５１～Ｒ５ｎとを備えている。
この場合において、第１スイッチＳＷ１～第ｎスイッチＳＷｎは、過電流保護値ＳＯＣＰにもとづいて一または複数オン状態とされ、第１電流－電圧変換抵抗Ｒ５１～Ｒ５ｎのうち、オン状態となったスイッチに接続された電流－電圧変換抵抗は、電流－電圧変換抵抗Ｒ５０に並列に接続されることにより、実効的に電流－電圧変換抵抗の抵抗値が変更されることで、キャリア信号の振幅の変換倍率が変更される。
この場合において、第１スイッチＳＷ１～第ｎスイッチＳＷｎは、過電流保護値ＳＯＣＰにもとづいて一または複数オン状態とされ、第１電流－電圧変換抵抗Ｒ５１～Ｒ５ｎのうち、オン状態となったスイッチに接続された電流－電圧変換抵抗は、電流－電圧変換抵抗Ｒ５０に並列に接続されることにより、実効的に電流－電圧変換抵抗の抵抗値が変更されることで、キャリア信号の振幅の変換倍率が変更される。
【0057】
この結果、第２実施形態によれば、過電流保護値ＳＯＣＰに応じてキャリア信号の倍率を変更することで、エラーアンプ２７の出力電圧範囲を変更することなくキャリア信号の電圧との差が小さくなるように制御することとなるので、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制することが可能となる。
【0058】
［３］第３実施形態
次に第３実施形態について説明する。
第３実施形態が第１実施形態と異なる点は、第１実施形態がエラーアンプ２７の電源電圧を変更すること、あるいはエラーアンプ２７の出力電圧を可変クランパにより制限することにより、エラーアンプの出力電圧の上限値を過電流保護値ＳＯＣＰに応じて静的に制限していたのに対し、第３実施形態においては、キャリア信号のピーク電圧を検出し、ピーク電圧に基づいて、エラーアンプ２７の出力上限電圧をダイナミックに制限することで、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制する点である。
次に第３実施形態について説明する。
第３実施形態が第１実施形態と異なる点は、第１実施形態がエラーアンプ２７の電源電圧を変更すること、あるいはエラーアンプ２７の出力電圧を可変クランパにより制限することにより、エラーアンプの出力電圧の上限値を過電流保護値ＳＯＣＰに応じて静的に制限していたのに対し、第３実施形態においては、キャリア信号のピーク電圧を検出し、ピーク電圧に基づいて、エラーアンプ２７の出力上限電圧をダイナミックに制限することで、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制する点である。
【0059】
図８は、第３実施形態の説明図である。
図８において、図１と同様の部分には、同一の符号を付すものとし、詳細な説明を援用するものとする。
第３実施形態のＰＷＭ制御部１９Ｃは、スロープ補償信号生成部２１と、電流検出部２２と、加算回路２３と、ピーク検出可変クランパ６０と、ＰＷＭコンパレータ２４と、分圧回路２５と、エラーアンプ２７と、を備えている。
図８において、図１と同様の部分には、同一の符号を付すものとし、詳細な説明を援用するものとする。
第３実施形態のＰＷＭ制御部１９Ｃは、スロープ補償信号生成部２１と、電流検出部２２と、加算回路２３と、ピーク検出可変クランパ６０と、ＰＷＭコンパレータ２４と、分圧回路２５と、エラーアンプ２７と、を備えている。
【0060】
スロープ補償信号生成部２１は、第１スイッチングトランジスタ１３と、第２スイッチングトランジスタ１４の制御信号と同じ周期のランプ波電圧を生成して、スロープ補償信号として加算回路２３に出力する。
【0061】
電流検出部２２は、インダクタＬ１を流れるスイッチング電源ＩＣ１０の出力電流を検出して、ＰＷＭコンパレータ２４の原キャリア信号として加算回路２３に出力する。
【0062】
加算回路２３は、スロープ補償信号生成部の出力したスロープ補償信号及び電流検出部２２の出力信号である原キャリア信号を足し合わせてＰＷＭ変調に用いるキャリア信号として、ＰＷＭコンパレータ２４の反転入力端子及びピーク検出可変クランパ６０に出力する。このようにスロープ補償信号を原キャリア信号に足し合わせることにより、電流モード型スイッチング電源特有のサブハーモニック発振の対策を行う。
【0063】
ピーク検出可変クランパ６０は、ピーク検出部６１と、可変クランパ６２と、を備えている。
ピーク検出部６１は、キャリア信号のピーク値を検出して、可変クランパ６２に出力する。
ピーク検出部６１は、キャリア信号のピーク値を検出して、可変クランパ６２に出力する。
【0064】
可変クランパ６２は、ピーク検出部６１により検出されたキャリア信号のピーク値に対し所定のマージン値αを加えた値をクランプ電圧として、実効的にエラーアンプ２７の出力電圧範囲を制限する。
【0065】
ここで、ピーク検出部６１及び可変クランパ６２の具体例並びに動作について説明する。
図９は、ピーク検出可変クランパの具体例並びに動作説明図である。
ピーク検出可変クランパ６０のピーク検出部６１は、図９（Ａ）に示すように、ピークホールド回路として構成されており、ドレイン端子が高電位側電源端子ＶＤＤに接続され、ゲート端子がピーク検出可変クランパ６０の入力端子ＩＮに接続されたＮチャネルＭＯＳトランジスタＴＲ５１と、一端がＮチャネルＭＯＳトランジスタＴＲ５１のソース端子に接続され、他端が接地された抵抗Ｒ６１と、一端がＮチャネルＭＯＳトランジスタＴＲ５１のソース端子に接続され、他端が接地されたピークホールドコンデンサＰＨＣと、を備えている。
図９は、ピーク検出可変クランパの具体例並びに動作説明図である。
ピーク検出可変クランパ６０のピーク検出部６１は、図９（Ａ）に示すように、ピークホールド回路として構成されており、ドレイン端子が高電位側電源端子ＶＤＤに接続され、ゲート端子がピーク検出可変クランパ６０の入力端子ＩＮに接続されたＮチャネルＭＯＳトランジスタＴＲ５１と、一端がＮチャネルＭＯＳトランジスタＴＲ５１のソース端子に接続され、他端が接地された抵抗Ｒ６１と、一端がＮチャネルＭＯＳトランジスタＴＲ５１のソース端子に接続され、他端が接地されたピークホールドコンデンサＰＨＣと、を備えている。
【0066】
可変クランパ６２は、一端が高電位側電源端子ＶＤＤに接続され、他端がピーク検出可変クランパ６０の出力端子ＯＵＴに接続された定電流源ＣＳ２と、アノード端子がピーク検出可変クランパ６０の出力端子ＯＵＴに接続されたダイオードＤ１と、ソース端子がダイオードＤ１のカソード端子に接続され、ゲート端子がピークホールドコンデンサＰＨＣの一端に接続され、ドレイン端子が接地されたＰチャネルＭＯＳトランジスタＴＲ５２と、を備えている。
【0067】
ピーク検出可変クランパ６０の入力端子ＩＮにキャリア信号が入力されると、ピークホールドコンデンサＰＨＣは、キャリア信号からトランジスタＴＲ５１のゲート－ソース間電圧分だけ下がった電圧で充電され、キャリア信号の電圧が低下すると抵抗Ｒ６１により放電される。
【0068】
この結果、可変クランパ６２のＰチャネルＭＯＳトランジスタＴＲ５２のソース端子の電圧は、キャリア信号のピーク値に対応する電圧付近に維持されることとなる。
これにより、ダイオードＤ１のアノード端子の電圧、すなわち、ピーク検出可変クランパ６０の出力端子ＯＵＴの電圧は、図９（Ｂ）に示すように、キャリア信号のピーク電圧に、ダイオードＤ１の電圧降下分の電圧α（＝約０．７Ｖ）を加えた電圧となる。
これにより、ダイオードＤ１のアノード端子の電圧、すなわち、ピーク検出可変クランパ６０の出力端子ＯＵＴの電圧は、図９（Ｂ）に示すように、キャリア信号のピーク電圧に、ダイオードＤ１の電圧降下分の電圧α（＝約０．７Ｖ）を加えた電圧となる。
【0069】
すなわち、エラーアンプ２７の出力電圧の最大値は、キャリア信号のピーク電圧に、ダイオードＤ１の電圧降下分の電圧αだけ高い電圧でクランプされることとなるので、エラーアンプの出力電圧範囲の上限値が実効的に制限されるため、過電流保護値ＳＯＣＰの設定に関わらず、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制することが可能となる。
【0070】
［３．１］第３実施形態の変形例
次に第３実施形態の変形例について説明する。
図１０は、ピーク検出可変クランパの変形例並びに動作説明図である。
図１０において、図９と同様の部分には、同一の符号を付すものとする。
ピーク検出可変クランパ６０Ａのピーク検出部６１Ａは、図１０（Ａ）に示すように、ピークホールド回路として構成されており、ドレイン端子が高電位側電源端子ＶＤＤに接続され、ゲート端子がピーク検出可変クランパ６０の入力端子ＩＮに接続されたＮチャネルＭＯＳトランジスタＴＲ５１と、一端がＮチャネルＭＯＳトランジスタＴＲ５１のソース端子に接続された抵抗Ｒ６１と、ドレイン端子が抵抗Ｒ６１の他端に接続され、ソース端子が接地されたＮチャネルＭＯＳトランジスタＴＲ５３と、入力端子がピーク検出可変クランパ６０の入力端子ＰＷＭ－ＩＮを介してＰＷＭコンパレータ２４の出力端子に接続され、出力端子がＰチャネルＭＯＳトランジスタＴＲ５３のゲート端子に接続されたインバータＩＮＶと、一端がＮチャネルＭＯＳトランジスタＴＲ５１のソース端子に接続され、他端が接地されたピークホールドコンデンサＰＨＣと、を備えている。
次に第３実施形態の変形例について説明する。
図１０は、ピーク検出可変クランパの変形例並びに動作説明図である。
図１０において、図９と同様の部分には、同一の符号を付すものとする。
ピーク検出可変クランパ６０Ａのピーク検出部６１Ａは、図１０（Ａ）に示すように、ピークホールド回路として構成されており、ドレイン端子が高電位側電源端子ＶＤＤに接続され、ゲート端子がピーク検出可変クランパ６０の入力端子ＩＮに接続されたＮチャネルＭＯＳトランジスタＴＲ５１と、一端がＮチャネルＭＯＳトランジスタＴＲ５１のソース端子に接続された抵抗Ｒ６１と、ドレイン端子が抵抗Ｒ６１の他端に接続され、ソース端子が接地されたＮチャネルＭＯＳトランジスタＴＲ５３と、入力端子がピーク検出可変クランパ６０の入力端子ＰＷＭ－ＩＮを介してＰＷＭコンパレータ２４の出力端子に接続され、出力端子がＰチャネルＭＯＳトランジスタＴＲ５３のゲート端子に接続されたインバータＩＮＶと、一端がＮチャネルＭＯＳトランジスタＴＲ５１のソース端子に接続され、他端が接地されたピークホールドコンデンサＰＨＣと、を備えている。
【0071】
可変クランパ６２は、一端が高電位側電源端子ＶＤＤに接続され、他端がピーク検出可変クランパ６０の出力端子ＯＵＴに接続された定電流源ＣＳ２と、アノード端子がピーク検出可変クランパ６０の出力端子ＯＵＴに接続されたダイオードＤ１と、ソース端子がダイオードＤ１のカソード端子に接続され、ゲート端子がピークホールドコンデンサＰＨＣの一端に接続され、ドレイン端子が接地されたＰチャネルＭＯＳトランジスタＴＲ５２と、を備えている。
【0072】
ピーク検出可変クランパ６０の入力端子ＩＮにキャリア信号が入力されると、ピークホールドコンデンサＰＨＣは、キャリア信号からトランジスタＴＲ５１のゲート－ソース間電圧分だけ下がった電圧で充電され、キャリア信号の電圧が低下すると抵抗Ｒ６１とＮＭＯＳトランジスタＴＲ５３により放電される。
【0073】
これと並行して、インバータＩＮＶは、ＰＷＭコンパレータ２４の出力信号が“Ｈ”レベルの期間中、ＮチャネルＭＯＳトランジスタＴＲ５３のゲート端子に“Ｌ”レベルの信号を出力する。
この結果、ＮチャネルＭＯＳトランジスタＴＲ５３は、ＰＷＭコンパレータ２４の出力信号が“Ｈ”レベルの期間中、オフ状態となる。
この結果、ＮチャネルＭＯＳトランジスタＴＲ５３は、ＰＷＭコンパレータ２４の出力信号が“Ｈ”レベルの期間中、オフ状態となる。
【0074】
これによりピークホールドコンデンサＰＨＣの放電経路が遮断されることとなり、ピークホールドコンデンサＰＨＣのホールド電圧の低下を抑制して、ピークホールド時間を延長することが可能となる。
【0075】
したがって、ピークホールドコンデンサＰＨＣの放電により、ホールド電圧がキャリア信号を下回ることを防止できるので、スイッチング電源装置の誤動作を防止することができる。
この状態において、可変クランパ６２のＰチャネルＭＯＳトランジスタＴＲ５２のソース端子の電圧は、キャリア信号のピーク値に対応する電圧付近に維持されることとなる。
この状態において、可変クランパ６２のＰチャネルＭＯＳトランジスタＴＲ５２のソース端子の電圧は、キャリア信号のピーク値に対応する電圧付近に維持されることとなる。
【0076】
これにより、ダイオードＤ１のアノード端子の電圧、すなわち、ピーク検出可変クランパ６０の出力端子ＯＵＴの電圧は、図１０（Ｂ）に示すように、キャリア信号のピーク電圧に、ダイオードＤ１の電圧降下分の電圧α（＝約０．７Ｖ）を加えた電圧となる。
【0077】
すなわち、エラーアンプ２７の出力電圧の最大値は、キャリア信号のピーク電圧に、ダイオードＤ１の電圧降下分の電圧αだけ高い電圧にクランプされることとなるため、過電流保護値ＳＯＣＰの設定に関わらず、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制することが可能となる。
【0078】
［４］実施形態の効果
以上の説明のように、各実施形態によれば、電流モード制御型スイッチング電源装置において、エラーアンプの出力電圧をＰＷＭ用のキャリア信号のピーク値に応じて制限することによりスイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制し、電源過渡応答を改善することが可能となる。また、過電流保護値を任意に設定可能な電流モード制御型スイッチング電源装置においても、エラーアンプの出力電圧を過電流保護値にもとづいて制限し、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制し、電源過渡応答を改善することが可能となる。
以上の説明のように、各実施形態によれば、電流モード制御型スイッチング電源装置において、エラーアンプの出力電圧をＰＷＭ用のキャリア信号のピーク値に応じて制限することによりスイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制し、電源過渡応答を改善することが可能となる。また、過電流保護値を任意に設定可能な電流モード制御型スイッチング電源装置においても、エラーアンプの出力電圧を過電流保護値にもとづいて制限し、スイッチング電源の出力電圧ＶＯＵＴのオーバーシュートを抑制し、電源過渡応答を改善することが可能となる。
【0079】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0080】
１０ スイッチング電源ＩＣ
１２ ダイオード
１３ 第１スイッチングトランジスタ
１４ 第２スイッチングトランジスタ
１５ 第１ドライバ
１６ 第２ドライバ
１７ ドライバ制御部
１８ 可変型過電流検出部
１９、１９Ａ～１９Ｃ ＰＷＭ制御部
２１ スロープ補償信号生成部
２２ 電流検出部
２３ 加算回路
２４ ＰＷＭコンパレータ
２５ 分圧回路
２６ エラーアンプ用電圧可変電源
２７、２７Ａ エラーアンプ
３１ コンパレータ
３２ トランジスタ
３３ 分圧回路
３４ 可変抵抗
３５ 固定抵抗
４１ 可変クランパ
５０ キャリア振幅倍率変更部
５１ 倍率可変部
５２ 負荷
６０ ピーク検出可変クランパ
６０Ａ ピーク検出可変クランパ
６１、６１Ａ ピーク検出部
６２ 可変クランパ
Ｒ５０ 電流－電圧変換抵抗
ＣＭ１ 第１コンパレータ
ＣＭ２ 第２コンパレータ
Ｃ キャパシタ
ＣＳ、ＣＳ１、ＣＳ２ 定電流源
Ｄ１ ダイオード
ＥＰＳ 可変電源
ＩＮ 入力端子
ＩＮＶ インバータ
ＬＤ 負荷
ＩＮ１ 第１入力端子
Ｌ１ インダクタ
ＯＵＴ 出力端子
ＰＨＣ ピークホールドコンデンサ
ＰＷ 外部電源
Ｒ５１ 第１電流－電圧変換抵抗
ＳＯＣＰ 過電流保護値
ＳＷ１～ＳＷｎ 第１スイッチ～第ｎスイッチ
ＴＲ１１、ＴＲ１２、ＴＲ２１、ＴＲ２２ ＰチャネルＭＯＳトランジスタ
ＴＲ３１、ＴＲ３２、ＴＲ４１、ＴＲ４２ ＰチャネルＭＯＳトランジスタ
ＴＲ１３、ＴＲ１４、ＴＲ３３、ＴＲ４３ ＮチャネルＭＯＳトランジスタ
ＴＲ５１、ＴＲ５３ ＮチャネルＭＯＳトランジスタ
ＴＲ５２ ＰチャネルＭＯＳトランジスタ
ＰＥ０ 電源
ＰＥ１ 電源
ＳＷ１ 第１スイッチ
ＴＲ１、ＴＲ２、ＴＲ３ ＰチャネルＭＯＳトランジスタ
ＴＲ３ ＮチャネルＭＯＳトランジスタ
ＴＲ４ ＮチャネルＭＯＳトランジスタ
Ｖｒｅｆ１ 基準電圧
ＶＤＤ 高電位側電源端子
ＶＤＤ 電源端子
ＶＯＵＴ 出力電圧
Ｖｒｅｆ 基準電圧
１２ ダイオード
１３ 第１スイッチングトランジスタ
１４ 第２スイッチングトランジスタ
１５ 第１ドライバ
１６ 第２ドライバ
１７ ドライバ制御部
１８ 可変型過電流検出部
１９、１９Ａ～１９Ｃ ＰＷＭ制御部
２１ スロープ補償信号生成部
２２ 電流検出部
２３ 加算回路
２４ ＰＷＭコンパレータ
２５ 分圧回路
２６ エラーアンプ用電圧可変電源
２７、２７Ａ エラーアンプ
３１ コンパレータ
３２ トランジスタ
３３ 分圧回路
３４ 可変抵抗
３５ 固定抵抗
４１ 可変クランパ
５０ キャリア振幅倍率変更部
５１ 倍率可変部
５２ 負荷
６０ ピーク検出可変クランパ
６０Ａ ピーク検出可変クランパ
６１、６１Ａ ピーク検出部
６２ 可変クランパ
Ｒ５０ 電流－電圧変換抵抗
ＣＭ１ 第１コンパレータ
ＣＭ２ 第２コンパレータ
Ｃ キャパシタ
ＣＳ、ＣＳ１、ＣＳ２ 定電流源
Ｄ１ ダイオード
ＥＰＳ 可変電源
ＩＮ 入力端子
ＩＮＶ インバータ
ＬＤ 負荷
ＩＮ１ 第１入力端子
Ｌ１ インダクタ
ＯＵＴ 出力端子
ＰＨＣ ピークホールドコンデンサ
ＰＷ 外部電源
Ｒ５１ 第１電流－電圧変換抵抗
ＳＯＣＰ 過電流保護値
ＳＷ１～ＳＷｎ 第１スイッチ～第ｎスイッチ
ＴＲ１１、ＴＲ１２、ＴＲ２１、ＴＲ２２ ＰチャネルＭＯＳトランジスタ
ＴＲ３１、ＴＲ３２、ＴＲ４１、ＴＲ４２ ＰチャネルＭＯＳトランジスタ
ＴＲ１３、ＴＲ１４、ＴＲ３３、ＴＲ４３ ＮチャネルＭＯＳトランジスタ
ＴＲ５１、ＴＲ５３ ＮチャネルＭＯＳトランジスタ
ＴＲ５２ ＰチャネルＭＯＳトランジスタ
ＰＥ０ 電源
ＰＥ１ 電源
ＳＷ１ 第１スイッチ
ＴＲ１、ＴＲ２、ＴＲ３ ＰチャネルＭＯＳトランジスタ
ＴＲ３ ＮチャネルＭＯＳトランジスタ
ＴＲ４ ＮチャネルＭＯＳトランジスタ
Ｖｒｅｆ１ 基準電圧
ＶＤＤ 高電位側電源端子
ＶＤＤ 電源端子
ＶＯＵＴ 出力電圧
Ｖｒｅｆ 基準電圧
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】