ホーム > 特許ランキング > 創意電子股▲ふん▼有限公司
▶ 創意電子股▲ふん▼有限公司の特許一覧 ▶ 台湾積體電路製造股▲ふん▼有限公司の特許一覧
特開2023-165583位相ノイズ影響除去用の補正システムとそれを含むアナログ・デジタル変換装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023165583
(43)【公開日】2023-11-16
(54)【発明の名称】位相ノイズ影響除去用の補正システムとそれを含むアナログ・デジタル変換装置
(51)【国際特許分類】
H03M 1/12 20060101AFI20231109BHJP
H03M 1/10 20060101ALI20231109BHJP
【ＦＩ】
H03M1/12 C
H03M1/10 A
【審査請求】有
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022099843
(22)【出願日】2022-06-21
(31)【優先権主張番号】111117022
(32)【優先日】2022-05-05
(33)【優先権主張国・地域又は機関】TW
(71)【出願人】
【識別番号】507185945
【氏名又は名称】創意電子股▲ふん▼有限公司
(71)【出願人】
【識別番号】500262038
【氏名又は名称】台湾積體電路製造股▲ふん▼有限公司
【氏名又は名称原語表記】Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ．
【住所又は居所原語表記】Ｎｏ．８， Ｌｉ－Ｈｓｉｎ Ｒｄ．６， Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ， Ｈｓｉｎｃｈｕ， ＴＡＩＷＡＮ
(74)【代理人】
【識別番号】110002321
【氏名又は名称】弁理士法人永井国際特許事務所
(72)【発明者】
【氏名】汪 鼎豪
(72)【発明者】
【氏名】ウー，ジェツォン
【テーマコード（参考）】
5J022
【Ｆターム（参考）】
5J022AA01
5J022BA02
(57)【要約】
【課題】補正システムを提供する。
【解決手段】動作クロック信号に基づいて被サンプリングクロック信号をサンプリングして、第１の量子化出力を発生させるためのジッター捕捉アナログ・デジタル変換器（ＡＤＣ）と、第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられる補正値発生回路と、補正値発生回路に結合されており、第２の量子化出力から補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、を含み、動作クロック信号は、被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ補正値は動作クロック信号の位相ノイズに関連付けられる補正システム。
【選択図】図１
【解決手段】動作クロック信号に基づいて被サンプリングクロック信号をサンプリングして、第１の量子化出力を発生させるためのジッター捕捉アナログ・デジタル変換器（ＡＤＣ）と、第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられる補正値発生回路と、補正値発生回路に結合されており、第２の量子化出力から補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、を含み、動作クロック信号は、被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ補正値は動作クロック信号の位相ノイズに関連付けられる補正システム。
【選択図】図１
【特許請求の範囲】
【請求項1】
動作クロック信号に基づいて被サンプリングクロック信号をサンプリングして、第１の量子化出力を発生させるためのジッター捕捉アナログ・デジタル変換器（ＡＤＣ）と、
前記第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられ、前記動作クロック信号は前記被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ前記補正値は前記動作クロック信号の位相ノイズに関連付けられる補正値発生回路と、
前記補正値発生回路に結合されており、前記第２の量子化出力から前記補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、
を含む補正システム。
前記第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられ、前記動作クロック信号は前記被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ前記補正値は前記動作クロック信号の位相ノイズに関連付けられる補正値発生回路と、
前記補正値発生回路に結合されており、前記第２の量子化出力から前記補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、
を含む補正システム。
【請求項2】
前記補正値発生回路は、
前記第１の量子化出力を受信し、また前記第１の量子化出力から前記被補正ＡＤＣのサンプリング時間誤差を取得することに用いられ、前記サンプリング時間誤差は前記位相ノイズに関連付けられる誤差捕捉回路と、
前記第２の量子化出力を受信して、前記第２の量子化出力の傾きを算出するための微分回路と、
前記サンプリング時間誤差に前記傾きをかけて、前記補正値を発生させるための第２の演算回路と、
を含む請求項１に記載の補正システム。
前記第１の量子化出力を受信し、また前記第１の量子化出力から前記被補正ＡＤＣのサンプリング時間誤差を取得することに用いられ、前記サンプリング時間誤差は前記位相ノイズに関連付けられる誤差捕捉回路と、
前記第２の量子化出力を受信して、前記第２の量子化出力の傾きを算出するための微分回路と、
前記サンプリング時間誤差に前記傾きをかけて、前記補正値を発生させるための第２の演算回路と、
を含む請求項１に記載の補正システム。
【請求項3】
前記誤差捕捉回路は、前記第１の量子化出力から前記サンプリング時間誤差と定数との積を取得し、更に前記サンプリング時間誤差を取得し、前記定数は前記動作クロック信号の周期と負相関する請求項２に記載の補正システム。
【請求項4】
前記動作クロック信号の周期は前記被サンプリングクロック信号の周期のＭ倍であり、Ｍは正数であり、且つ前記定数はＭと正相関する請求項３に記載の補正システム。
【請求項5】
前記補正システムは、
前記被サンプリングクロック信号が前記ジッター捕捉ＡＤＣに入力される前に、前記被サンプリングクロック信号に対して増幅、周波数分割と傾き調整の一つ又は複数を行うための信号処理回路を更に含む請求項１に記載の補正システム。
前記被サンプリングクロック信号が前記ジッター捕捉ＡＤＣに入力される前に、前記被サンプリングクロック信号に対して増幅、周波数分割と傾き調整の一つ又は複数を行うための信号処理回路を更に含む請求項１に記載の補正システム。
【請求項6】
前記被サンプリングクロック信号はクロック発生器の入力として用いられ、前記動作クロック信号は、前記クロック発生器により前記被サンプリングクロック信号に基づいて発生される請求項５に記載の補正システム。
【請求項7】
前記信号処理回路の出力した前記被サンプリングクロック信号は、ランプ波形又はのこぎり波形を有する請求項５に記載の補正システム。
【請求項8】
動作クロック信号に基づいて被サンプリングクロック信号をサンプリングして、第１の量子化出力を発生させるためのジッター捕捉アナログ・デジタル変換器（ＡＤＣ）と、
前記第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられ、前記被サンプリングクロック信号は前記被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ前記補正値は前記被サンプリングクロック信号の位相ノイズに関連付けられる補正値発生回路と、
前記補正値発生回路に結合されており、前記第２の量子化出力から前記補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、
を含む補正システム。
前記第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられ、前記被サンプリングクロック信号は前記被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ前記補正値は前記被サンプリングクロック信号の位相ノイズに関連付けられる補正値発生回路と、
前記補正値発生回路に結合されており、前記第２の量子化出力から前記補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、
を含む補正システム。
【請求項9】
前記補正値発生回路は、
前記第１の量子化出力を受信し、また前記第１の量子化出力から前記被補正ＡＤＣのサンプリング時間誤差を取得することに用いられ、前記サンプリング時間誤差は前記位相ノイズに関連付けられる誤差捕捉回路と、
前記第２の量子化出力を受信して、前記第２の量子化出力の傾きを算出するための微分回路と、
前記サンプリング時間誤差に前記傾きをかけて、前記補正値を発生させるための第２の演算回路と、
を含む請求項８に記載の補正システム。
前記第１の量子化出力を受信し、また前記第１の量子化出力から前記被補正ＡＤＣのサンプリング時間誤差を取得することに用いられ、前記サンプリング時間誤差は前記位相ノイズに関連付けられる誤差捕捉回路と、
前記第２の量子化出力を受信して、前記第２の量子化出力の傾きを算出するための微分回路と、
前記サンプリング時間誤差に前記傾きをかけて、前記補正値を発生させるための第２の演算回路と、
を含む請求項８に記載の補正システム。
【請求項10】
前記誤差捕捉回路は、前記第１の量子化出力から前記サンプリング時間誤差と定数との積を取得し、更に前記サンプリング時間誤差を取得し、前記定数は前記動作クロック信号の周期と負相関する請求項９に記載の補正システム。
【請求項11】
前記動作クロック信号の周期は前記被サンプリングクロック信号の周期の１／Ｍ倍であり、Ｍは正数であり、且つ前記定数はＭと負相関する請求項１０に記載の補正システム。
【請求項12】
前記補正システムは、
前記被サンプリングクロック信号が前記ジッター捕捉ＡＤＣに入力される前に、前記被サンプリングクロック信号に対して増幅、周波数分割と傾き調整の一つ又は複数を行うための信号処理回路を更に含む請求項８に記載の補正システム。
前記被サンプリングクロック信号が前記ジッター捕捉ＡＤＣに入力される前に、前記被サンプリングクロック信号に対して増幅、周波数分割と傾き調整の一つ又は複数を行うための信号処理回路を更に含む請求項８に記載の補正システム。
【請求項13】
前記動作クロック信号はクロック発生器の入力として用いられ、前記被サンプリングクロック信号は前記クロック発生器により前記動作クロック信号に基づいて発生される請求項１２に記載の補正システム。
【請求項14】
前記信号処理回路の出力した前記被サンプリングクロック信号は、ランプ波形又はのこぎり波形を有する請求項１２に記載の補正システム。
【請求項15】
クロック発生器と、
それぞれ第２の量子化出力を発生させることに用いられ、且つその中の一つは前記クロック発生器の出力に基づいてサンプリングして前記第２の量子化出力を発生させる少なくとも一つの被補正アナログ・デジタル変換器（ＡＤＣ）と、
前記クロック発生器の入力、前記クロック発生器の出力及び前記少なくとも一つの被補正ＡＤＣの前記その中の一つの前記第２の量子化出力を受信して補正値を発生させ、また前記補正値に基づいて各被補正ＡＤＣの前記第２の量子化出力を補正して第３の量子化出力を発生させるための補正システムと、
を備え、
前記補正値は、前記クロック発生器の出力の位相ノイズに関連付けられるアナログ・デジタル変換装置。
それぞれ第２の量子化出力を発生させることに用いられ、且つその中の一つは前記クロック発生器の出力に基づいてサンプリングして前記第２の量子化出力を発生させる少なくとも一つの被補正アナログ・デジタル変換器（ＡＤＣ）と、
前記クロック発生器の入力、前記クロック発生器の出力及び前記少なくとも一つの被補正ＡＤＣの前記その中の一つの前記第２の量子化出力を受信して補正値を発生させ、また前記補正値に基づいて各被補正ＡＤＣの前記第２の量子化出力を補正して第３の量子化出力を発生させるための補正システムと、
を備え、
前記補正値は、前記クロック発生器の出力の位相ノイズに関連付けられるアナログ・デジタル変換装置。
【請求項16】
前記少なくとも一つの被補正ＡＤＣは複数の被補正ＡＤＣを含み、各被補正ＡＤＣは前記クロック発生器の出力に基づいてサンプリングする請求項１５に記載のアナログ・デジタル変換装置。
【請求項17】
前記少なくとも一つの被補正ＡＤＣは複数の被補正ＡＤＣを含み、前記複数の被補正ＡＤＣは複数のタイムインターリーブクロック信号に基づいてサンプリングし、前記複数のタイムインターリーブクロック信号は前記クロック発生器の出力を含み、且つ前記クロック発生器の出力の位相は前記複数のタイムインターリーブクロック信号における他のタイムインターリーブクロック信号の位相に先立つ請求項１５に記載のアナログ・デジタル変換装置。
【請求項18】
前記少なくとも一つの被補正ＡＤＣは複数の被補正ＡＤＣを含み、
前記補正システムは、
前記クロック発生器の出力に基づいて前記クロック発生器の入力をサンプリングし、第１の量子化出力を発生させるためのジッター捕捉ＡＤＣと、
前記第１の量子化出力と前記少なくとも一つの被補正ＡＤＣの前記その中の一つの前記第２の量子化出力を受信して、前記補正値を発生させるための補正値発生回路と、
前記補正値発生回路に結合され、且つそれぞれ前記複数の被補正ＡＤＣに結合されており、それぞれ前記複数の被補正ＡＤＣの対応する１つの前記第２の量子化出力から前記補正値を引いて、前記第３の量子化出力を発生させることに用いられる複数の第１の演算回路と、
を含む請求項１５に記載のアナログ・デジタル変換装置。
前記補正システムは、
前記クロック発生器の出力に基づいて前記クロック発生器の入力をサンプリングし、第１の量子化出力を発生させるためのジッター捕捉ＡＤＣと、
前記第１の量子化出力と前記少なくとも一つの被補正ＡＤＣの前記その中の一つの前記第２の量子化出力を受信して、前記補正値を発生させるための補正値発生回路と、
前記補正値発生回路に結合され、且つそれぞれ前記複数の被補正ＡＤＣに結合されており、それぞれ前記複数の被補正ＡＤＣの対応する１つの前記第２の量子化出力から前記補正値を引いて、前記第３の量子化出力を発生させることに用いられる複数の第１の演算回路と、
を含む請求項１５に記載のアナログ・デジタル変換装置。
【請求項19】
前記少なくとも一つの被補正ＡＤＣは複数の被補正ＡＤＣを含み、
前記補正システムは、
前記クロック発生器の入力に基づいて前記クロック発生器の出力をサンプリングして、第１の量子化出力を発生させるジッター捕捉ＡＤＣと、
前記第１の量子化出力と前記少なくとも一つの被補正ＡＤＣの前記その中の一つの前記第２の量子化出力を受信して、前記補正値を発生させるための補正値発生回路と、
前記補正値発生回路に結合され、且つそれぞれ前記複数の被補正ＡＤＣに結合されており、それぞれ前記複数の被補正ＡＤＣの対応する１つの前記第２の量子化出力から前記補正値を引いて、前記第３の量子化出力を発生させることに用いられる複数の第１の演算回路と、
を含む請求項１５に記載のアナログ・デジタル変換装置。
前記補正システムは、
前記クロック発生器の入力に基づいて前記クロック発生器の出力をサンプリングして、第１の量子化出力を発生させるジッター捕捉ＡＤＣと、
前記第１の量子化出力と前記少なくとも一つの被補正ＡＤＣの前記その中の一つの前記第２の量子化出力を受信して、前記補正値を発生させるための補正値発生回路と、
前記補正値発生回路に結合され、且つそれぞれ前記複数の被補正ＡＤＣに結合されており、それぞれ前記複数の被補正ＡＤＣの対応する１つの前記第２の量子化出力から前記補正値を引いて、前記第３の量子化出力を発生させることに用いられる複数の第１の演算回路と、
を含む請求項１５に記載のアナログ・デジタル変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示文書は、アナログ・デジタル変換器（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ；ＡＤＣ）の補正技術に関し、特に、位相ノイズ影響除去用の補正システムと前記補正システムを含むアナログ・デジタル変換装置に関する。
【背景技術】
【0002】
位相同期ループは、様々な高速回路によく用いられる。例としては、位相同期ループは、周波数の合成に用いられて、入力信号の周波数の整数倍の周波数の出力信号を発生させることができる。位相同期ループによるクロック信号は、アナログ・デジタル変換器（ＡＤＣ）によるサンプリングを駆動させることに用いられることができるが、一般的にジッター（ｊｉｔｔｅｒ）現象を有するので、高速ＡＤＣのクロック信号の安定度に対する要求を満足させることができない。一方、例えば、水晶発振子のような、低ジッター信号を発生可能なクロック発生器は、一般的に高価である。
【発明の概要】
【発明が解決しようとする課題】
【0003】
これに鑑みて、アナログ・デジタル変換器（ＡＤＣ）のクロック信号のジッター現象によるサンプリング誤差を如何に改善するかは、確実に解決しなければならない問題である。
【課題を解決するための手段】
【0004】
本開示文書は、動作クロック信号に基づいて被サンプリングクロック信号をサンプリングして、第１の量子化出力を発生させるためのジッター捕捉アナログ・デジタル変換器（ＡＤＣ）と、第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられ、動作クロック信号は、被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ補正値は動作クロック信号の位相ノイズに関連付けられる補正値発生回路と、補正値発生回路に結合されており、第２の量子化出力から補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、を含む補正システムを提供する。
【0005】
本開示文書は、動作クロック信号に基づいて被サンプリングクロック信号をサンプリングして、第１の量子化出力を発生させるためのジッター捕捉ＡＤＣと、第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられ、被サンプリングクロック信号は、被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ補正値は被サンプリングクロック信号の位相ノイズに関連付けられる補正値発生回路と、第１の演算回路と、を含む補正システムを提供する。
【0006】
本開示文書は、クロック発生器と、それぞれ第２の量子化出力を発生させることに用いられ、且つその中の一つはクロック発生器の出力に基づいてサンプリングして第２の量子化出力を発生させる少なくとも一つの被補正ＡＤＣと、クロック発生器の入力、クロック発生器の出力及び少なくとも一つの被補正ＡＤＣの中の一つの第２の量子化出力を受信して補正値を発生させ、また補正値に基づいて各被補正ＡＤＣの第２の量子化出力を補正して第３の量子化出力を発生させるための補正システムと、を備え、補正値は、クロック発生器の出力の位相ノイズに関連付けられるアナログ・デジタル変換装置を提供する。
【発明の効果】
【0007】
上述の補正システムとアナログ・デジタル変換装置のメリットの一つは、量子化出力におけるクロック信号の位相ノイズによるサンプリング誤差を改善又は除去できることにある。
【図面の簡単な説明】
【0008】
【図1】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図2】本開示文書の一実施例による補正値発生回路を簡単化した機能ブロック図である。
【図3】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図4】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図5】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図6】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図7】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図8】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図9】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図10】本開示文書の一実施例による量子化出力のスペクトル模式図である。
【発明を実施するための形態】
【0009】
以下、関連図面に併せて本開示文書の実施例を説明する。図面において、同じ番号は、同じ又は類似な素子又は方法や流れを表す。
【0010】
図１は、本開示文書の一実施例によるアナログ・デジタル変換装置１００を簡単化した機能ブロック図である。アナログ・デジタル変換装置１００は、クロック発生器１１０と、被補正アナログ・デジタル変換器（ＡＤＣ）１２０と、補正システム１３０と、を備える。クロック発生器１１０は、クロック信号ＣＫｉｎを受信してクロック信号ＣＫｓ_０を発生させることに用いられる。ある実施例において、クロック信号ＣＫｉｎの周波数はクロック信号ＣＫｓ_０の周波数のＭ倍であり、つまり、クロック信号ＣＫｓ_０の周期はクロック信号ＣＫｉｎの周期のＭ倍であり、Ｍは正数（例えば、４／１９）である。ある実施例において、クロック発生器１１０は、位相同期ループを含む。被補正ＡＤＣ１２０は、クロック発生器１１０と補正システム１３０に結合される。被補正ＡＤＣ１２０は、クロック信号ＣＫｓ_０に基づいて入力信号Ｉｎ_０をサンプリングして、補正される量子化出力Ｑｔｂ_０を補正システム１３０に出力することに用いられる。補正システム１３０は、量子化出力Ｑｔｂ_０を補正して、量子化出力Ｑｔｂ_０におけるクロック信号ＣＫｓ_０の位相ノイズによるサンプリング誤差を改善又は除去し、更に量子化出力Ｑｏｕｔ_０を発生させることに用いられる。位相ノイズは、クロック信号ＣＫｓ_０の時間領域での信号ジッター（ｊｉｔｔｅｒ）現象として理解されてよい。ある実施例において、サンプリング誤差は、被補正ＡＤＣ１２０の正確なサンプリング結果と実際のサンプリング結果との間の電圧の差である。
【0011】
ある実施例において、被補正ＡＤＣ１２０の量子化出力Ｑｔｂ_０は以下の『式１』で表されてよく、且つ『式１』は三角関数の式に基づいて以下の『式２』として書き直されることができる。『式１』及び『式２』において、符号「Ｆｉｎ_０」は入力信号Ｉｎ_０の周波数を表し、符号「ｎ」はｎ回目のサンプリングを表し、ｎは正整数であり、符号「Ｔｓ」はクロック信号ＣＫｓ_０の周期を表し、符号「ｔ_ｊｎ」は、被補正ＡＤＣ１２０のクロック信号ＣＫｓ_０の位相ノイズによるサンプリング時間誤差を表す。
【0012】
以下の段落では、簡潔にするために、式における被補正ＡＤＣ１２０の正確なサンプリング結果（つまり『式２』におけるｓｉｎ[２×π×Ｆｉｎ_０×(ｎ×Ｔｓ)]）は符号「Ｘ(ｎ)」で表される。ある実施例において、位相ノイズによるサンプリング時間誤差ｔ_ｊｎの数値が一般的に極めて小さく、例えば、０に近似するので、『式２』は更に以下の『式３』として書き直されることができる。注意すべきなのは、高速ＡＤＣについては、そのサンプリングされる信号が一般的にメガヘルツ（ＭＨｚ）又はギガヘルツ（ＧＨｚ）のレベルの周波数を有するので、微小なサンプリング時間誤差ｔ_ｊｎでもＡＤＣにかなり異なる出力を発生させる可能性がある。『式３』から分かるように、量子化出力Ｑｔｂ_０は、実質的に、（１）正確なサンプリング結果（符号「Ｘ(ｎ)」）と、（２）正確なサンプリング結果の傾き（符号「ｄＸ(ｎ)／ｄｔ」）とサンプリング時間誤差ｔ_ｊｎとの積と、の合計である。
【0013】
ある実施例において、補正システム１３０は、ジッター捕捉ＡＤＣ１３２と、補正値発生回路１３４と、演算回路１３６と、を含む。ジッター捕捉ＡＤＣ１３２は、クロック信号ＣＫｓ_０に基づいてクロック信号ＣＫｉｎをサンプリングして、量子化出力Ｑｊｉｔを発生させ、つまり、クロック発生器１１０の出力に基づいてクロック発生器１１０の入力をサンプリングすることに用いられる。
【0014】
補正値発生回路１３４は、ジッター捕捉ＡＤＣ１３２から量子化出力Ｑｊｉｔを受信し、且つ被補正ＡＤＣ１２０から量子化出力Ｑｔｂ_０を受信することに用いられる。補正値発生回路１３４は、量子化出力Ｑｊｉｔ及びＱｔｂ_０に基づいて補正値Ｖｃを発生させることに用いられる。一実施例において、補正値Ｖｃは、クロック信号ＣＫｓ_０の位相ノイズに関連付けられ、つまり、前述の『式３』におけるサンプリング時間誤差ｔ_ｊｎに関連付けられる。演算回路１３６は、被補正ＡＤＣ１２０及び補正値発生回路１３４に結合されており、量子化出力Ｑｔｂ_０から補正値Ｖｃを引いてサンプリング誤差を補正して、実質的に被補正ＡＤＣ１２０の正確なサンプリング結果である量子化出力Ｑｏｕｔ_０を取得することに用いられる。
【0015】
次に、補正電圧Ｖｃの算出形態を説明する。容易に理解させるように、下記段落の実施例において、Ｍは正整数として設定されるが、本開示文書はこれに限定されない。ある実施例において、ジッター捕捉ＡＤＣ１３２の量子化出力Ｑｊｉｔは以下の『式４』で表されてよく、且つ『式４』は三角関数の式に基づいて以下の『式５』として書き直されることができる。『式４』及び『式５』において、符号「Ｆｓ」はクロック信号ＣＫｓ_０の周波数を表すが、「Ｍ×Ｆｓ」はクロック信号ＣＫｉｎの周波数である。
【0016】
Ｍが正整数である実施例において、『式５』は以下の『式６』として書き直されることができる。『式６』から分かるように、クロック信号ＣＫｓ_０の周期とＭが既知のパラメーターであるので、量子化出力Ｑｊｉｔは、実質的に、定数（例えば、０）にサンプリング時間誤差ｔ_ｊｎの定数倍を加えたものである。
【0017】
図２は、本開示文書の一実施例による補正値発生回路２００を簡単化した機能ブロック図である。補正値発生回路２００は、図１の補正値発生回路１３４を達成させることに用いられることができる。補正値発生回路２００は、誤差捕捉回路２１０と、微分回路２２０と、演算回路２３０と、を含む。誤差捕捉回路２１０は、ジッター捕捉ＡＤＣ１３２から量子化出力Ｑｊｉｔを受信し、またクロック信号ＣＫｓ_０の周期に基づいて量子化出力Ｑｊｉｔからサンプリング時間誤差ｔ_ｊｎを算出することに用いられる。ある実施例において、誤差捕捉回路２１０は、量子化出力Ｑｊｉｔからサンプリング時間誤差ｔ_ｊｎと定数との積を取得し、更にサンプリング時間誤差ｔ_ｊｎを取得する。『式６』から分かるように、この定数は２×π×Ｍ×(１／Ｔｓ)であり、つまりクロック信号ＣＫｓ_０の周期と負相関し、且つＭと正相関する。
【0018】
微分回路２２０は、被補正ＡＤＣ１２０から量子化出力Ｑｔｂ_０を受信し、量子化出力Ｑｔｂ_０の傾きを算出することに用いられる。ある実施例において、微分回路２２０は、量子化出力Ｑｔｂ_０におけるｎ-１回目及びｎ+１回目のサンプリング結果に基づいて傾きを算出するが、本開示文書はこれに限定されなく、更に、ｎ-２回目及びｎ+２回目のサンプリング結果を使用し、又は、ひいてはｎ-３回目及びｎ+３回目のサンプリング結果を使用してもよい。短い時間間隔内に、クロック信号ＣＫｓ_０のジッターの影響が無視されてもよいので、ｎ-１回目及びｎ+１回目のサンプリング結果は、正確なサンプリング結果と見られてもよい（以下、それぞれ以符号「Ｘ(ｎ-１)」及び「Ｘ(ｎ+１)」で表す）。そのため、微分回路２２０の算出した量子化出力Ｑｔｂ_０の傾きは、実質的に、『式３』における正確なサンプリング結果の傾きである。微分回路２２０は、以下の『式７』によって傾きを算出することができる。
【0019】
演算回路２３０は、サンプリング時間誤差ｔ_ｊｎに正確なサンプリング結果の傾きをかけて、補正値Ｖｃを取得することに用いられ、つまりＶｃ=(ｄＸ(ｎ)／ｄｔ)×ｔ_ｊｎである。次に、演算回路２３０は、補正値Ｖｃを図１の演算回路１３６に提供することができる。
【0020】
図３は、本開示文書の一実施例によるアナログ・デジタル変換装置３００を簡単化した機能ブロック図である。アナログ・デジタル変換装置３００は、クロック発生器３１０と、被補正ＡＤＣ３２０と、補正システム３３０と、を備える。アナログ・デジタル変換装置３００は、図１のアナログ・デジタル変換装置１００に類似し、簡潔にするために、以下で異なるところのみを説明する。
【0021】
補正システム３３０は、ジッター捕捉ＡＤＣ３３２と、補正値発生回路３３４と、演算回路３３６と、信号処理回路３３８と、を含む。信号処理回路３３８は、クロック発生器３１０の入力端とジッター捕捉ＡＤＣ３３２の入力端との間に結合される。信号処理回路３３８は、クロック信号ＣＫｉｎを受信し、且つクロック信号ＣＫｉｎがジッター捕捉ＡＤＣ３３２に入力される前にクロック信号ＣＫｉｎに対して増幅、周波数分割と傾き調整の一つ又は複数の信号処理を行うことに用いられる。ある実施例において、信号処理回路３３８により処理されたクロック信号ＣＫｉｎは、ランプ波形又はのこぎり波形を有する。信号処理回路３３８は、クロック信号ＣＫｉｎの波状と周波数を制御することで、Ｍの値を制御しクロック信号ＣＫｉｎの信号ノイズ比を向上させて、『式６』における複数の定数の数値を安定化し、補正システム３３０の取得したサンプリング時間誤差ｔ_ｊｎの正確度を向上させる。
【0022】
ジッター捕捉ＡＤＣ３３２は、クロック信号ＣＫｓ_０に基づいて信号処理回路３３８の出力したクロック信号ＣＫｉｎをサンプリングして、量子化出力Ｑｊｉｔを発生させて補正値発生回路３３４に出力することに用いられる。補正値発生回路３３４や演算回路３３６の素子、接続関係と動作は、それぞれ図１の補正値発生回路１３４や演算回路１３６に類似し、簡潔にするために、ここで繰り返して説明しない。
【0023】
図４は、本開示文書の一実施例によるアナログ・デジタル変換装置４００を簡単化した機能ブロック図である。アナログ・デジタル変換装置４００は、クロック発生器４１０と、複数の被補正ＡＤＣ４２０_０～４２０_ｎ-１と、補正システム４３０と、を備える。クロック発生器４１０は図１のクロック発生器１１０に類似し、簡潔にするために、ここで繰り返して説明しない。被補正ＡＤＣ４２０_０～４２０_ｎ-１はそれぞれ入力信号Ｉｎ_０～Ｉｎ_ｎ-１を受信することに用いられるが、本開示文書はこれに限定されなく、異なる入力信号を受信する必要はない。被補正ＡＤＣ４２０_０～４２０_ｎ-１は、クロック信号ＣＫｓ_０に基づいて入力信号Ｉｎ_０～Ｉｎ_ｎ-１をサンプリングして、それぞれ量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１を発生させることに用いられる。つまり、被補正ＡＤＣ４２０_０～４２０_ｎ-１の何れもクロック信号ＣＫｓ_０に基づいてサンプリングする。
【0024】
補正システム４３０は、量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１を補正して、量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１におけるクロック信号ＣＫｓ_０の位相ノイズによるサンプリング誤差を改善又は除去することに用いられる。補正システム４３０は、ジッター捕捉ＡＤＣ４３２と、補正値発生回路４３４と、複数の演算回路４３６_０～４３６_ｎ-１と、を含む。演算回路４３６_０～４３６_ｎ-１は、それぞれ量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１を受信し、且つ補正値発生回路４３４から補正値Ｖｃを受信することに用いられる。演算回路４３６_０～４３６_ｎ-１は、更に、量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１の各々から補正値Ｖｃを引いて、それぞれ量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１を発生させることに用いられる。量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１は、実質的に、それぞれ被補正ＡＤＣ４２０_０～４２０_ｎ-１の正確なサンプリング結果である。
【0025】
ジッター捕捉ＡＤＣ４３２と補正値発生回路４３４の素子、接続関係と動作はそれぞれ図１のジッター捕捉ＡＤＣ１３２と補正値発生回路１３４に類似し、簡潔にするために、ここで繰り返して説明しない。注意すべきなのは、補正値発生回路４３４は、量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１の何れによって補正値Ｖｃを算出することができる。
【0026】
図５は、本開示文書の一実施例によるアナログ・デジタル変換装置５００を簡単化した機能ブロック図である。アナログ・デジタル変換装置５００は、クロック発生器５１０と、複数の被補正ＡＤＣ５２０_０～５２０_ｎ-１と、補正システム５３０と、を備える。補正システム５３０は、ジッター捕捉ＡＤＣ５３２と、補正値発生回路５３４と、複数の演算回路５３６_０～５３６_ｎ-１と、を含む。アナログ・デジタル変換装置５００は図４のアナログ・デジタル変換装置４００に類似するので、以下で異なるところのみを説明する。
【0027】
被補正ＡＤＣ５２０_０～５２０_ｎ-１は、それぞれ複数のクロック信号ＣＫｓ_０～ＣＫｓ_ｎ-１に基づいて入力信号Ｉｎ_０をサンプリングして、それぞれ量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１を発生させることに用いられる。クロック信号ＣＫｓ_０～ＣＫｓ_ｎ-１は、タイムインターリーブ（ｔｉｍｅ-ｉｎｔｅｒｌｅａｖｅｄ）のクロック信号である。ある実施例において、アナログ・デジタル変換装置５００は、タイムインターリーブ式ＡＤＣを達成させることに用いられることができ、且つ量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１に基づいてデジタル出力信号を発生させるように、マルチプレクサ（図５に示せず）を含んでよい。被補正ＡＤＣ５２０_０とジッター捕捉ＡＤＣ５３２は、クロック信号ＣＫｓ_０に基づいてサンプリングする。ある実施例において、クロック信号ＣＫｓ_０の位相は、他のタイムインターリーブクロック信号ＣＫｓ_１～ＣＫｓ_ｎ-１の位相に先立つ。
【0028】
ある実施例において、図４の補正システム４３０又は図５の補正システム５３０は、信号処理回路（図示せず）を更に含み、クロック信号ＣＫｉｎが図４のジッター捕捉ＡＤＣ４３２又は図５のジッター捕捉ＡＤＣ５３２に入力される前に、信号処理回路はクロック信号ＣＫｉｎに対して増幅、周波数分割と傾き調整の一つ又は複数の信号処理を行うことに用いられる。また、信号処理回路の図４のジッター捕捉ＡＤＣ４３２又は図５のジッター捕捉ＡＤＣ５３２に提供したクロック信号ＣＫｓ_０は、ランプ波形又はのこぎり波形を有してよい。
【0029】
図６は、本開示文書の一実施例によるアナログ・デジタル変換装置６００を簡単化した機能ブロック図である。アナログ・デジタル変換装置６００は、クロック発生器６１０と、被補正ＡＤＣ６２０と、補正システム６３０と、を備える。クロック発生器６１０と被補正ＡＤＣ６２０はそれぞれ図１のクロック発生器１１０と被補正ＡＤＣ１２０に類似し、簡潔にするために、ここで繰り返して説明しない。補正システム６３０は、量子化出力Ｑｔｂ_０を補正して、量子化出力Ｑｔｂ_０におけるクロック信号ＣＫｓ_０の位相ノイズによるサンプリング誤差を改善又は除去し、更に量子化出力Ｑｏｕｔ_０を発生させることに用いられる。
【0030】
補正システム６３０は、ジッター捕捉ＡＤＣ６３２と、補正値発生回路６３４と、演算回路６３６と、を含む。ジッター捕捉ＡＤＣ６３２は、クロック信号ＣＫｉｎに基づいてクロック信号ＣＫｓ_０をサンプリングして、量子化出力Ｑｊｉｔを発生させ、つまりクロック発生器６１０の入力に基づいてクロック発生器６１０の出力をサンプリングすることに用いられる。
【0031】
補正値発生回路６３４は、ジッター捕捉ＡＤＣ６３２から量子化出力Ｑｊｉｔを受信し、且つ被補正ＡＤＣ６２０から量子化出力Ｑｔｂ_０を受信することに用いられる。補正値発生回路６３４は、更に、量子化出力Ｑｊｉｔ及びＱｔｂ_０に基づいて補正値Ｖｃを発生させることに用いられる。一実施例において、補正値Ｖｃは、クロック信号ＣＫｓ_０の位相ノイズに関連付けられ、つまり前述の『式３』のサンプリング誤差時間ｔ_ｊｎに関連付けられる。演算回路６３６は、被補正ＡＤＣ６２０及び補正値発生回路６３４に結合されており、量子化出力Ｑｔｂ_０から補正値Ｖｃを引いてサンプリング誤差を補正して、実質的に、被補正ＡＤＣ６２０の正確なサンプリング結果である量子化出力Ｑｏｕｔ_０を取得することに用いられる。
【0032】
次に、補正電圧Ｖｃの算出形態を説明する。ある実施例において、ジッター捕捉ＡＤＣ６３２の量子化出力Ｑｊｉｔは以下の『式８』で表されてよく、且つ『式８』は三角関数の式に基づいて以下の『式９』として書き直されることができる。『式８』及び『式９』において、符号「Ｔｃｉｎ」はクロック信号ＣＫｉｎの周期を表し、「(１／Ｍ)×Ｔｃｉｎ」はクロック信号ＣＫｓ_０の周期である。
【0033】
１／Ｍが正整数である実施例において、『式９』は以下の『式１０』として書き直されることができる。『式１０』から分かるように、クロック信号ＣＫｉｎの周期とＭが既知のパラメーターであるので、量子化出力Ｑｊｉｔは、実質的に、定数（例えば、０）にサンプリング時間誤差ｔ_ｊｎの定数倍を加えたものである。
【0034】
ある実施例において、補正値発生回路６３４は、図２の補正値発生回路２００によって達成されることができる。図２と図６を同時に参照すると、この場合、誤差捕捉回路２１０は、ジッター捕捉ＡＤＣ６３２から量子化出力Ｑｊｉｔを受信し、またクロック信号ＣＫｉｎの周期に基づいて量子化出力Ｑｊｉｔからサンプリング時間誤差ｔ_ｊｎを算出することに用いられることができる。ある実施例において、誤差捕捉回路２１０は、量子化出力Ｑｊｉｔからサンプリング時間誤差ｔ_ｊｎと定数との積を取得し、更にサンプリング時間誤差ｔ_ｊｎを取得し、『式１０』から分かるようにこの定数は、２×π×(１／Ｍ)×(１／Ｔｃｉｎ)であり、つまりクロック信号ＣＫｉｎの周期と負相関し、且つＭと負相関する。
【0035】
次に、補正値発生回路６３４は、サンプリング時間誤差ｔ_ｊｎに基づいて補正値Ｖｃを算出し、他の算出過程は前述で図２に合わせて述べられた内容に類似し、簡潔にするために、ここで繰り返して説明しない。補正値発生回路６３４は、補正値Ｖｃを演算回路６３６に提供することができる。
【0036】
図７は、本開示文書の一実施例によるアナログ・デジタル変換装置７００を簡単化した機能ブロック図である。アナログ・デジタル変換装置７００は、クロック発生器７１０と、被補正ＡＤＣ７２０と、補正システム７３０と、を備える。アナログ・デジタル変換装置７００は図６のアナログ・デジタル変換装置６００に類似し、簡潔にするために、以下で異なるところのみを説明する。
【0037】
補正システム７３０は、ジッター捕捉ＡＤＣ７３２と、補正値発生回路７３４と、演算回路７３６と、信号処理回路７３８と、を含む。信号処理回路７３８は、クロック発生器７１０の出力端とジッター捕捉ＡＤＣ７３２の入力端との間に結合される。信号処理回路７３８は、クロック信号ＣＫｓ_０を受信し、且つクロック信号ＣＫｓ_０がジッター捕捉ＡＤＣ７３２に入力される前にクロック信号ＣＫｓ_０に対して増幅、周波数分割と傾き調整の一つ又は複数の信号処理を行うことに用いられる。ある実施例において、信号処理回路７３８により処理されたクロック信号ＣＫｓ_０は、ランプ波形又はのこぎり波形を有する。信号処理回路７３８は、クロック信号ＣＫｓ_０の波状と周波数を制御することで、Ｍの値を制御しクロック信号ＣＫｓ_０の信号ノイズ比を向上させて、『式１０』における複数の定数の数値を安定化し、補正システム７３０の取得したサンプリング時間誤差ｔ_ｊｎの正確度を向上させる。
【0038】
ジッター捕捉ＡＤＣ７３２は、クロック信号ＣＫｉｎに基づいて信号処理回路７３８の出力したクロック信号ＣＫｓ_０をサンプリングして、量子化出力Ｑｊｉｔを発生させて補正値発生回路７３４に出力することができる。補正値発生回路７３４や演算回路７３６の素子、接続関係と動作はそれぞれ図６の補正値発生回路６３４や演算回路６３６に類似し、簡潔にするために、ここで繰り返して説明しない。
【0039】
図８は、本開示文書の一実施例によるアナログ・デジタル変換装置８００を簡単化した機能ブロック図である。アナログ・デジタル変換装置８００は、クロック発生器８１０と、複数の被補正ＡＤＣ８２０_０～８２０_ｎ-１と、補正システム８３０と、を備える。クロック発生器８１０は図１のクロック発生器１１０に類似し、簡潔にするために、ここで繰り返して説明しない。被補正ＡＤＣ８２０_０～８２０_ｎ-１はそれぞれ入力信号Ｉｎ_０～Ｉｎ_ｎ-１を受信することに用いられるが、本開示文書はこれに限定されなく、被補正ＡＤＣ８２０_０～８２０_ｎ-１異なる入力信号を受信する必要はない。被補正ＡＤＣ８２０_０～８２０_ｎ-１は、クロック信号ＣＫｓ_０に基づいて入力信号Ｉｎ_０～Ｉｎ_ｎ-１をサンプリングして、それぞれ量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１を発生させることに用いられる。つまり、被補正ＡＤＣ８２０_０～８２０_ｎ-１の何れもクロック信号ＣＫｓ_０に基づいてサンプリングする。
【0040】
補正システム８３０は、量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１を補正して、量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１におけるクロック信号ＣＫｓ_０の位相ノイズによるサンプリング誤差を改善又は除去することに用いられる。補正システム８３０は、ジッター捕捉ＡＤＣ８３２と、補正値発生回路８３４と、複数の演算回路８３６_０～８３６_ｎ-１と、を含む。演算回路８３６_０～８３６_ｎ-１は、それぞれ量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１を受信し、且つ補正値発生回路８３４から補正値Ｖｃを受信することに用いられる。演算回路８３６_０～８３６_ｎ-１は、更に、量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１の各々から補正値Ｖｃを引いて、それぞれ量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１を発生させることに用いられる。量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１は、実質的に、それぞれ被補正ＡＤＣ８２０_０～８２０_ｎ-１の正確なサンプリング結果である。
【0041】
ジッター捕捉ＡＤＣ８３２と補正値発生回路８３４の素子、接続関係と動作はそれぞれ図６のジッター捕捉ＡＤＣ６３２と補正値発生回路６３４に類似し、簡潔にするために、ここで繰り返して説明しない。注意すべきなのは、補正値発生回路８３４は、量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１の何れによって補正値Ｖｃを算出することができる。
【0042】
図９は、本開示文書の一実施例によるアナログ・デジタル変換装置９００を簡単化した機能ブロック図である。アナログ・デジタル変換装置９００は、クロック発生器９１０と、複数の被補正ＡＤＣ９２０_０～９２０_ｎ-１と、補正システム９３０と、を備える。補正システム９３０は、ジッター捕捉ＡＤＣ９３２と、補正値発生回路９３４と、複数の演算回路９３６_０～９３６_ｎ-１と、を含む。アナログ・デジタル変換装置９００は図８のアナログ・デジタル変換装置８００に類似するので、以下で異なるところのみを説明する。
【0043】
被補正ＡＤＣ９２０_０～９２０_ｎ-１は、それぞれ複数のクロック信号ＣＫｓ_０～ＣＫｓ_ｎ-１に基づいて入力信号Ｉｎ_０をサンプリングして、それぞれ量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１を発生させることに用いられる。クロック信号ＣＫｓ_０～ＣＫｓ_ｎ-１は、タイムインターリーブのクロック信号である。つまり、ある実施例において、アナログ・デジタル変換装置９００は、タイムインターリーブ式ＡＤＣを達成させることに用いられることができ、且つ量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１に基づいてデジタル出力信号を発生させるように、マルチプレクサ（図９に示せず）を含んでよい。被補正ＡＤＣ９２０_０は、クロック信号ＣＫｓ_０に基づいてサンプリングする。ある実施例において、クロック信号ＣＫｓ_０の位相は、他のタイムインターリーブクロック信号ＣＫｓ_１～ＣＫｓ_ｎ-１の位相に先立つ。
【0044】
ある実施例において、図８の補正システム８３０又は図９の補正システム９３０は、信号処理回路（図示せず）を更に含み、クロック信号ＣＫｓ_０が図８のジッター捕捉ＡＤＣ８３２又は図９のジッター捕捉ＡＤＣ９３２に入力される前に、信号処理回路はクロック信号ＣＫｓ_０に対して増幅、周波数分割と傾き調整の一つ又は複数の信号処理を行うことに用いられる。また、信号処理回路の図８のジッター捕捉ＡＤＣ８３２又は図９のジッター捕捉ＡＤＣ９３２に提供したクロック信号ＣＫｓ_０は、ランプ波形又はのこぎり波形を有してよい。
【0045】
上述の複数の実施例において、被補正ＡＤＣとジッター捕捉ＡＤＣは、同じ又は異なる回路構造を有してよい。
【0046】
図１及び図１０を同時に参照すると、図１０は、本開示文書の一実施例による量子化出力のスペクトル模式図である。図１０の実施例において、クロック信号ＣＫｉｎの周波数は５２ＭＨｚであり、クロック信号ＣＫｓ_０の周波数は２４７ＭＨｚである。ランプ形状を有するスペクトル１０は、図１における補正される量子化出力Ｑｔｂ_０に対応する。スペクトル１０のランプ形状は、量子化出力Ｑｔｂ_０が位相ノイズの影響を受けてサンプリング誤差を有することを表す。一方、スペクトル２０は、図１における補正された量子化出力Ｑｏｕｔ_０に対応する。スペクトル２０がランプ形状の部分を有しなく、補正された量子化出力Ｑｏｕｔ_０が位相ノイズの影響を受けなく又はほどんど受けないことが証明される。
【0047】
明細書及び特許請求の範囲において、ある語彙で特定の素子を指す。しかしながら、当業者であれば、同様な素子が異なる名詞で呼ばれる場合があることは理解すべきである。明細書及び特許請求の範囲は、名称の差異を素子の区分形態としなく、素子の機能的な差異を区分の基準とする。明細書及び特許請求の範囲で言及された「含む」は、開放的な用語であるので、「～を含むが、それに限定されない」と解釈すべきである。また、「結合」は、ここで如何なる直接的及び間接的な接続手段を含む。そのため、本明細書で第１の素子が第２の素子に結合されると言われる場合、第１の素子は電気的接続又は無線伝送、光学伝送等の信号接続形態によって第２の素子に直接的に接続され、或いは他の素子又は接続手段によって前記第２の素子に間接的に電気的又は信号接続されることができることを表す。
【0048】
ここで用いられる「及び／又は」の記述形態は、挙げられた一つ又は複数のアイテムの任意の組み合わせを含む。また、明細書で特に指明されない限り、如何なる単数形態の用語も同時に複数形態の意味を含む。
【0049】
以上は単に本開示文書の好ましい実施例であり、本開示文書の範囲又は精神から逸脱せずに、本開示文書の構造に対して様々な修正や均等な変化を加えてよい。以上をまとめると、以下の請求項の範囲内で本開示文書に加えられた修正や均等な変更は、何れも本開示文書の範囲に含まれる。
【符号の説明】
【0050】
１００、３００、４００、５００、６００、７００、８００、９００ アナログ・デジタル変換装置
１１０、３１０、４１０、５１０、６１０、７１０、８１０、９１０ クロック発生器
１２０、３２０、４２０、５２０、６２０、７２０、８２０、９２０ 被補正アナログ・デジタル変換器（ＡＤＣ）
１３０、３３０、４３０、５３０、６３０、７３０、８３０、９３０ 補正システム
１３２、３３２、４３２、５３２、６３２、７３２、８３２、９３２ ジッター捕捉ＡＤＣ
１３４、３３４、４３４、５３４、６３４、７３４、８３４、９３４ 補正値発生回路
１３６、３３６、６３６、７３６ 演算回路
４３６_０～４３６_ｎ-１ 演算回路
５３６_０～５３６_ｎ-１ 演算回路
８３６_０～８３６_ｎ-１ 演算回路
９３６_０～９３６_ｎ-１ 演算回路
２００ 補正値発生回路
２１０ 誤差捕捉回路
２２０ 微分回路
２３０ 演算回路
ｄＸ(ｎ)／ｄｔ 正確なサンプリング結果の傾き
ｔ_ｊｎ サンプリング時間誤差
３３８、７３８ 信号処理回路
Ｉｎ_０～Ｉｎ_ｎ-１ 入力信号
Ｑｔｂ_０～Ｑｔｂ_ｎ-１、Ｑｊｉｔ、Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１ 量子化出力
ＣＫｉｎ、ＣＫｓ_０～ＣＫｓ_ｎ-１ クロック信号
Ｖｃ 補正値
１０、２０ スペクトル
１１０、３１０、４１０、５１０、６１０、７１０、８１０、９１０ クロック発生器
１２０、３２０、４２０、５２０、６２０、７２０、８２０、９２０ 被補正アナログ・デジタル変換器（ＡＤＣ）
１３０、３３０、４３０、５３０、６３０、７３０、８３０、９３０ 補正システム
１３２、３３２、４３２、５３２、６３２、７３２、８３２、９３２ ジッター捕捉ＡＤＣ
１３４、３３４、４３４、５３４、６３４、７３４、８３４、９３４ 補正値発生回路
１３６、３３６、６３６、７３６ 演算回路
４３６_０～４３６_ｎ-１ 演算回路
５３６_０～５３６_ｎ-１ 演算回路
８３６_０～８３６_ｎ-１ 演算回路
９３６_０～９３６_ｎ-１ 演算回路
２００ 補正値発生回路
２１０ 誤差捕捉回路
２２０ 微分回路
２３０ 演算回路
ｄＸ(ｎ)／ｄｔ 正確なサンプリング結果の傾き
ｔ_ｊｎ サンプリング時間誤差
３３８、７３８ 信号処理回路
Ｉｎ_０～Ｉｎ_ｎ-１ 入力信号
Ｑｔｂ_０～Ｑｔｂ_ｎ-１、Ｑｊｉｔ、Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１ 量子化出力
ＣＫｉｎ、ＣＫｓ_０～ＣＫｓ_ｎ-１ クロック信号
Ｖｃ 補正値
１０、２０ スペクトル
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【手続補正書】
【提出日】2022-07-19
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【0001】
本開示文書は、アナログ・デジタル変換器（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ；ＡＤＣ）の補正技術に関し、特に、位相ノイズ影響除去用の補正システムと前記補正システムを含むアナログ・デジタル変換装置に関する。
【背景技術】
【0002】
位相同期ループは、様々な高速回路によく用いられる。例としては、位相同期ループは、周波数の合成に用いられて、入力信号の周波数の整数倍の周波数の出力信号を発生させることができる。位相同期ループによるクロック信号は、アナログ・デジタル変換器（ＡＤＣ）によるサンプリングを駆動させることに用いられることができるが、一般的にジッター（ｊｉｔｔｅｒ）現象を有するので、高速ＡＤＣのクロック信号の安定度に対する要求を満足させることができない。一方、例えば、水晶発振子のような、低ジッター信号を発生可能なクロック発生器は、一般的に高価である。
【発明の概要】
【発明が解決しようとする課題】
【0003】
これに鑑みて、アナログ・デジタル変換器（ＡＤＣ）のクロック信号のジッター現象によるサンプリング誤差を如何に改善するかは、確実に解決しなければならない問題である。
【課題を解決するための手段】
【0004】
本開示文書は、動作クロック信号に基づいて被サンプリングクロック信号をサンプリングして、第１の量子化出力を発生させるためのジッター捕捉アナログ・デジタル変換器（ＡＤＣ）と、第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられる補正値発生回路と、補正値発生回路に結合されており、第２の量子化出力から補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、を含み、動作クロック信号は、被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ補正値は動作クロック信号の位相ノイズに関連付けられる補正システムを提供する。
【0005】
本開示文書は、動作クロック信号に基づいて被サンプリングクロック信号をサンプリングして、第１の量子化出力を発生させるためのジッター捕捉ＡＤＣと、第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられる補正値発生回路と、第１の演算回路と、を含み、被サンプリングクロック信号は、被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ補正値は被サンプリングクロック信号の位相ノイズに関連付けられる補正システムを提供する。
【0006】
本開示文書は、クロック発生器と、それぞれ第２の量子化出力を発生させることに用いられ、且つその中の一つはクロック発生器の出力に基づいてサンプリングして第２の量子化出力を発生させる少なくとも一つの被補正ＡＤＣと、クロック発生器の入力、クロック発生器の出力及び少なくとも一つの被補正ＡＤＣの中の一つの第２の量子化出力を受信して補正値を発生させて、補正値に基づいて各被補正ＡＤＣの第２の量子化出力を補正して第３の量子化出力を発生させるための補正システムと、を備え、補正値は、クロック発生器の出力の位相ノイズに関連付けられるアナログ・デジタル変換装置を提供する。
【発明の効果】
【0007】
上述の補正システムとアナログ・デジタル変換装置のメリットの一つは、量子化出力におけるクロック信号の位相ノイズによるサンプリング誤差を改善又は除去できることにある。
【図面の簡単な説明】
【0008】
【図1】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図2】本開示文書の一実施例による補正値発生回路を簡単化した機能ブロック図である。
【図3】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図4】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図5】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図6】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図7】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図8】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図9】本開示文書の一実施例によるアナログ・デジタル変換装置を簡単化した機能ブロック図である。
【図10】本開示文書の一実施例による量子化出力のスペクトル模式図である。
【発明を実施するための形態】
【0009】
以下、関連図面に併せて本開示文書の実施例を説明する。図面において、同じ番号は、同じ又は類似な素子又は方法や流れを表す。
【0010】
図１は、本開示文書の一実施例によるアナログ・デジタル変換装置１００を簡単化した機能ブロック図である。アナログ・デジタル変換装置１００は、クロック発生器１１０と、被補正アナログ・デジタル変換器（ＡＤＣ）１２０と、補正システム１３０と、を備える。クロック発生器１１０は、クロック信号ＣＫｉｎを受信してクロック信号ＣＫｓ_０を発生させることに用いられる。ある実施例において、クロック信号ＣＫｉｎの周波数はクロック信号ＣＫｓ_０の周波数のＭ倍であり、つまり、クロック信号ＣＫｓ_０の周期はクロック信号ＣＫｉｎの周期のＭ倍であり、Ｍは正数（例えば、４／１９）である。ある実施例において、クロック発生器１１０は、位相同期ループを含む。被補正ＡＤＣ１２０は、クロック発生器１１０と補正システム１３０に結合される。被補正ＡＤＣ１２０は、クロック信号ＣＫｓ_０に基づいて入力信号Ｉｎ_０をサンプリングして、補正される量子化出力Ｑｔｂ_０を補正システム１３０に出力することに用いられる。補正システム１３０は、量子化出力Ｑｔｂ_０を補正して、量子化出力Ｑｔｂ_０におけるクロック信号ＣＫｓ_０の位相ノイズによるサンプリング誤差を改善又は除去し、更に量子化出力Ｑｏｕｔ_０を発生させることに用いられる。位相ノイズは、クロック信号ＣＫｓ_０の時間領域での信号ジッター（ｊｉｔｔｅｒ）現象として理解されてよい。ある実施例において、サンプリング誤差は、被補正ＡＤＣ１２０の正確なサンプリング結果と実際のサンプリング結果との間の電圧の差である。
【0011】
ある実施例において、被補正ＡＤＣ１２０の量子化出力Ｑｔｂ_０は以下の『式１』で表されてよく、且つ『式１』は三角関数の加法定理の式に基づいて以下の『式２』として書き直されることができる。『式１』及び『式２』において、符号「Ｆｉｎ_０」は入力信号Ｉｎ_０の周波数を表し、符号「ｎ」はｎ回目のサンプリングを表し、ｎは正整数であり、符号「Ｔｓ」はクロック信号ＣＫｓ_０の周期を表し、符号「ｔ_ｊｎ」は、被補正ＡＤＣ１２０のクロック信号ＣＫｓ_０の位相ノイズによるサンプリング時間誤差を表す。
【0012】
以下の段落では、簡潔にするために、式における被補正ＡＤＣ１２０の正確なサンプリング結果（つまり『式２』におけるｓｉｎ[２×π×Ｆｉｎ_０×(ｎ×Ｔｓ)]）は符号「Ｘ(ｎ)」で表される。ある実施例において、位相ノイズによるサンプリング時間誤差ｔ_ｊｎの数値が一般的に極めて小さく、例えば、０に近似するので、『式２』は更に以下の『式３』として書き直されることができる。注意すべきなのは、高速ＡＤＣについては、そのサンプリングされる信号が一般的にメガヘルツ（ＭＨｚ）又はギガヘルツ（ＧＨｚ）のレベルの周波数を有するので、微小なサンプリング時間誤差ｔ_ｊｎでもＡＤＣにかなり異なる出力を発生させる可能性がある。『式３』から分かるように、量子化出力Ｑｔｂ_０は、実質的に、（１）正確なサンプリング結果（符号「Ｘ(ｎ)」）と、（２）正確なサンプリング結果の傾き（符号「ｄＸ(ｎ)／ｄｔ」）とサンプリング時間誤差ｔ_ｊｎとの積と、の合計である。
【0013】
ある実施例において、補正システム１３０は、ジッター捕捉ＡＤＣ１３２と、補正値発生回路１３４と、演算回路１３６と、を含む。ジッター捕捉ＡＤＣ１３２は、クロック信号ＣＫｓ_０に基づいてクロック信号ＣＫｉｎをサンプリングして、量子化出力Ｑｊｉｔを発生させ、つまり、クロック発生器１１０の出力に基づいてクロック発生器１１０の入力をサンプリングすることに用いられる。
【0014】
補正値発生回路１３４は、ジッター捕捉ＡＤＣ１３２から量子化出力Ｑｊｉｔを受信し、且つ被補正ＡＤＣ１２０から量子化出力Ｑｔｂ_０を受信することに用いられる。補正値発生回路１３４は、更に、量子化出力Ｑｊｉｔ及びＱｔｂ_０に基づいて補正値Ｖｃを発生させることに用いられる。一実施例において、補正値Ｖｃは、クロック信号ＣＫｓ_０の位相ノイズに関連付けられ、つまり、前述の『式３』におけるサンプリング時間誤差ｔ_ｊｎに関連付けられる。演算回路１３６は、被補正ＡＤＣ１２０及び補正値発生回路１３４に結合されており、量子化出力Ｑｔｂ_０から補正値Ｖｃを引いてサンプリング誤差を補正して、実質的に被補正ＡＤＣ１２０の正確なサンプリング結果である量子化出力Ｑｏｕｔ_０を取得することに用いられる。
【0015】
次に、補正電圧Ｖｃの算出形態を説明する。容易に理解させるように、下記段落の実施例において、Ｍは正整数として設定されるが、本開示文書はこれに限定されない。ある実施例において、ジッター捕捉ＡＤＣ１３２の量子化出力Ｑｊｉｔは以下の『式４』で表されてよく、且つ『式４』は三角関数の加法定理の式に基づいて以下の『式５』として書き直されることができる。『式４』及び『式５』において、符号「Ｆｓ」はクロック信号ＣＫｓ_０の周波数を表すが、「Ｍ×Ｆｓ」はクロック信号ＣＫｉｎの周波数である。
【0016】
Ｍが正整数である実施例において、『式５』は以下の『式６』として書き直されることができる。『式６』から分かるように、クロック信号ＣＫｓ_０の周期とＭが既知のパラメーターであるので、量子化出力Ｑｊｉｔは、実質的に、定数（例えば、０）にサンプリング時間誤差ｔ_ｊｎの定数倍を加えたものである。
【0017】
図２は、本開示文書の一実施例による補正値発生回路２００を簡単化した機能ブロック図である。補正値発生回路２００は、図１の補正値発生回路１３４を達成させることに用いられることができる。補正値発生回路２００は、誤差捕捉回路２１０と、微分回路２２０と、演算回路２３０と、を含む。誤差捕捉回路２１０は、ジッター捕捉ＡＤＣ１３２から量子化出力Ｑｊｉｔを受信して、クロック信号ＣＫｓ_０の周期に基づいて量子化出力Ｑｊｉｔからサンプリング時間誤差ｔ_ｊｎを算出することに用いられる。ある実施例において、誤差捕捉回路２１０は、量子化出力Ｑｊｉｔからサンプリング時間誤差ｔ_ｊｎと定数との積を取得し、更にサンプリング時間誤差ｔ_ｊｎを取得する。『式６』から分かるように、この定数は２×π×Ｍ×(１／Ｔｓ)であり、つまりクロック信号ＣＫｓ_０の周期と負相関し、且つＭと正相関する。
【0018】
微分回路２２０は、被補正ＡＤＣ１２０から量子化出力Ｑｔｂ_０を受信し、量子化出力Ｑｔｂ_０の傾きを算出することに用いられる。ある実施例において、微分回路２２０は、量子化出力Ｑｔｂ_０におけるｎ-１回目及びｎ+１回目のサンプリング結果に基づいて傾きを算出するが、本開示文書はこれに限定されなく、更に、ｎ-２回目及びｎ+２回目のサンプリング結果を使用し、又は、ひいてはｎ-３回目及びｎ+３回目のサンプリング結果を使用してもよい。短い時間間隔内に、クロック信号ＣＫｓ_０のジッターの影響が無視されてもよいので、ｎ-１回目及びｎ+１回目のサンプリング結果は、正確なサンプリング結果と見られてもよい（以下、それぞれ以符号「Ｘ(ｎ-１)」及び「Ｘ(ｎ+１)」で表す）。そのため、微分回路２２０の算出した量子化出力Ｑｔｂ_０の傾きは、実質的に、『式３』における正確なサンプリング結果の傾きである。微分回路２２０は、以下の『式７』によって傾きを算出することができる。
【0019】
演算回路２３０は、サンプリング時間誤差ｔ_ｊｎに正確なサンプリング結果の傾きをかけて、補正値Ｖｃを取得することに用いられ、つまりＶｃ=(ｄＸ(ｎ)／ｄｔ)×ｔ_ｊｎである。次に、演算回路２３０は、補正値Ｖｃを図１の演算回路１３６に提供することができる。
【0020】
図３は、本開示文書の一実施例によるアナログ・デジタル変換装置３００を簡単化した機能ブロック図である。アナログ・デジタル変換装置３００は、クロック発生器３１０と、被補正ＡＤＣ３２０と、補正システム３３０と、を備える。アナログ・デジタル変換装置３００は、図１のアナログ・デジタル変換装置１００に類似し、簡潔にするために、以下で異なるところのみを説明する。
【0021】
補正システム３３０は、ジッター捕捉ＡＤＣ３３２と、補正値発生回路３３４と、演算回路３３６と、信号処理回路３３８と、を含む。信号処理回路３３８は、クロック発生器３１０の入力端とジッター捕捉ＡＤＣ３３２の入力端との間に結合される。信号処理回路３３８は、クロック信号ＣＫｉｎを受信し、且つクロック信号ＣＫｉｎがジッター捕捉ＡＤＣ３３２に入力される前にクロック信号ＣＫｉｎに対して増幅、周波数分割と傾き調整の一つ又は複数の信号処理を行うことに用いられる。ある実施例において、信号処理回路３３８により処理されたクロック信号ＣＫｉｎは、ランプ波形又はのこぎり波形を有する。信号処理回路３３８は、クロック信号ＣＫｉｎの波状と周波数を制御することで、Ｍの値を制御しクロック信号ＣＫｉｎの信号ノイズ比を向上させて、『式６』における複数の定数の数値を安定化し、補正システム３３０の取得したサンプリング時間誤差ｔ_ｊｎの正確度を向上させる。
【0022】
ジッター捕捉ＡＤＣ３３２は、クロック信号ＣＫｓ_０に基づいて信号処理回路３３８の出力したクロック信号ＣＫｉｎをサンプリングして、量子化出力Ｑｊｉｔを発生させて補正値発生回路３３４に出力することに用いられる。補正値発生回路３３４や演算回路３３６の素子、接続関係と動作は、それぞれ図１の補正値発生回路１３４や演算回路１３６に類似し、簡潔にするために、ここで繰り返して説明しない。
【0023】
図４は、本開示文書の一実施例によるアナログ・デジタル変換装置４００を簡単化した機能ブロック図である。アナログ・デジタル変換装置４００は、クロック発生器４１０と、複数の被補正ＡＤＣ４２０_０～４２０_ｎ-１と、補正システム４３０と、を備える。クロック発生器４１０は図１のクロック発生器１１０に類似し、簡潔にするために、ここで繰り返して説明しない。被補正ＡＤＣ４２０_０～４２０_ｎ-１はそれぞれ入力信号Ｉｎ_０～Ｉｎ_ｎ-１を受信することに用いられるが、本開示文書はこれに限定されなく、異なる入力信号を受信する必要はない。被補正ＡＤＣ４２０_０～４２０_ｎ-１は、クロック信号ＣＫｓ_０に基づいて入力信号Ｉｎ_０～Ｉｎ_ｎ-１をサンプリングして、それぞれ量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１を発生させることに用いられる。つまり、被補正ＡＤＣ４２０_０～４２０_ｎ-１の何れもクロック信号ＣＫｓ_０に基づいてサンプリングする。
【0024】
補正システム４３０は、量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１を補正して、量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１におけるクロック信号ＣＫｓ_０の位相ノイズによるサンプリング誤差を改善又は除去することに用いられる。補正システム４３０は、ジッター捕捉ＡＤＣ４３２と、補正値発生回路４３４と、複数の演算回路４３６_０～４３６_ｎ-１と、を含む。演算回路４３６_０～４３６_ｎ-１は、それぞれ量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１を受信し、且つ補正値発生回路４３４から補正値Ｖｃを受信することに用いられる。演算回路４３６_０～４３６_ｎ-１は、更に、量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１の各々から補正値Ｖｃを引いて、それぞれ量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１を発生させることに用いられる。量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１は、実質的に、それぞれ被補正ＡＤＣ４２０_０～４２０_ｎ-１の正確なサンプリング結果である。
【0025】
ジッター捕捉ＡＤＣ４３２と補正値発生回路４３４の素子、接続関係と動作はそれぞれ図１のジッター捕捉ＡＤＣ１３２と補正値発生回路１３４に類似し、簡潔にするために、ここで繰り返して説明しない。注意すべきなのは、補正値発生回路４３４は、量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１の何れによって補正値Ｖｃを算出することができる。
【0026】
図５は、本開示文書の一実施例によるアナログ・デジタル変換装置５００を簡単化した機能ブロック図である。アナログ・デジタル変換装置５００は、クロック発生器５１０と、複数の被補正ＡＤＣ５２０_０～５２０_ｎ-１と、補正システム５３０と、を備える。補正システム５３０は、ジッター捕捉ＡＤＣ５３２と、補正値発生回路５３４と、複数の演算回路５３６_０～５３６_ｎ-１と、を含む。アナログ・デジタル変換装置５００は図４のアナログ・デジタル変換装置４００に類似するので、以下で異なるところのみを説明する。
【0027】
被補正ＡＤＣ５２０_０～５２０_ｎ-１は、それぞれ複数のクロック信号ＣＫｓ_０～ＣＫｓ_ｎ-１に基づいて入力信号Ｉｎ_０をサンプリングして、それぞれ量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１を発生させることに用いられる。クロック信号ＣＫｓ_０～ＣＫｓ_ｎ-１は、タイムインターリーブ（ｔｉｍｅ-ｉｎｔｅｒｌｅａｖｅｄ）のクロック信号である。ある実施例において、アナログ・デジタル変換装置５００は、タイムインターリーブ式ＡＤＣを達成させることに用いられることができ、且つ量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１に基づいてデジタル出力信号を発生させるように、マルチプレクサ（図５に示せず）を含んでよい。被補正ＡＤＣ５２０_０とジッター捕捉ＡＤＣ５３２は、クロック信号ＣＫｓ_０に基づいてサンプリングする。ある実施例において、クロック信号ＣＫｓ_０の位相は、他のタイムインターリーブクロック信号ＣＫｓ_１～ＣＫｓ_ｎ-１の位相に先立つ。
【0028】
ある実施例において、図４の補正システム４３０又は図５の補正システム５３０は、信号処理回路（図示せず）を更に含み、クロック信号ＣＫｉｎが図４のジッター捕捉ＡＤＣ４３２又は図５のジッター捕捉ＡＤＣ５３２に入力される前に、信号処理回路はクロック信号ＣＫｉｎに対して増幅、周波数分割と傾き調整の一つ又は複数の信号処理を行うことに用いられる。また、信号処理回路の図４のジッター捕捉ＡＤＣ４３２又は図５のジッター捕捉ＡＤＣ５３２に提供したクロック信号ＣＫｓ_０は、ランプ波形又はのこぎり波形を有してよい。
【0029】
図６は、本開示文書の一実施例によるアナログ・デジタル変換装置６００を簡単化した機能ブロック図である。アナログ・デジタル変換装置６００は、クロック発生器６１０と、被補正ＡＤＣ６２０と、補正システム６３０と、を備える。クロック発生器６１０と被補正ＡＤＣ６２０はそれぞれ図１のクロック発生器１１０と被補正ＡＤＣ１２０に類似し、簡潔にするために、ここで繰り返して説明しない。補正システム６３０は、量子化出力Ｑｔｂ_０を補正して、量子化出力Ｑｔｂ_０におけるクロック信号ＣＫｓ_０の位相ノイズによるサンプリング誤差を改善又は除去し、更に量子化出力Ｑｏｕｔ_０を発生させることに用いられる。
【0030】
補正システム６３０は、ジッター捕捉ＡＤＣ６３２と、補正値発生回路６３４と、演算回路６３６と、を含む。ジッター捕捉ＡＤＣ６３２は、クロック信号ＣＫｉｎに基づいてクロック信号ＣＫｓ_０をサンプリングして、量子化出力Ｑｊｉｔを発生させ、つまりクロック発生器６１０の入力に基づいてクロック発生器６１０の出力をサンプリングすることに用いられる。
【0031】
補正値発生回路６３４は、ジッター捕捉ＡＤＣ６３２から量子化出力Ｑｊｉｔを受信し、且つ被補正ＡＤＣ６２０から量子化出力Ｑｔｂ_０を受信することに用いられる。補正値発生回路６３４は、更に、量子化出力Ｑｊｉｔ及びＱｔｂ_０に基づいて補正値Ｖｃを発生させることに用いられる。一実施例において、補正値Ｖｃは、クロック信号ＣＫｓ_０の位相ノイズに関連付けられ、つまり前述の『式３』のサンプリング誤差時間ｔ_ｊｎに関連付けられる。演算回路６３６は、被補正ＡＤＣ６２０及び補正値発生回路６３４に結合されており、量子化出力Ｑｔｂ_０から補正値Ｖｃを引いてサンプリング誤差を補正して、実質的に、被補正ＡＤＣ６２０の正確なサンプリング結果である量子化出力Ｑｏｕｔ_０を取得することに用いられる。
【0032】
次に、補正電圧Ｖｃの算出形態を説明する。ある実施例において、ジッター捕捉ＡＤＣ６３２の量子化出力Ｑｊｉｔは以下の『式８』で表されてよく、且つ『式８』は三角関数の加法定理の式に基づいて以下の『式９』として書き直されることができる。『式８』及び『式９』において、符号「Ｔｃｉｎ」はクロック信号ＣＫｉｎの周期を表し、「(１／Ｍ)×Ｔｃｉｎ」はクロック信号ＣＫｓ_０の周期である。
【0033】
１／Ｍが正整数である実施例において、『式９』は以下の『式１０』として書き直されることができる。『式１０』から分かるように、クロック信号ＣＫｉｎの周期とＭが既知のパラメーターであるので、量子化出力Ｑｊｉｔは、実質的に、定数（例えば、０）にサンプリング時間誤差ｔ_ｊｎの定数倍を加えたものである。
【0034】
ある実施例において、補正値発生回路６３４は、図２の補正値発生回路２００によって達成されることができる。図２と図６を同時に参照すると、この場合、誤差捕捉回路２１０は、ジッター捕捉ＡＤＣ６３２から量子化出力Ｑｊｉｔを受信して、クロック信号ＣＫｉｎの周期に基づいて量子化出力Ｑｊｉｔからサンプリング時間誤差ｔ_ｊｎを算出することに用いられることができる。ある実施例において、誤差捕捉回路２１０は、量子化出力Ｑｊｉｔからサンプリング時間誤差ｔ_ｊｎと定数との積を取得し、更にサンプリング時間誤差ｔ_ｊｎを取得し、『式１０』から分かるようにこの定数は、２×π×(１／Ｍ)×(１／Ｔｃｉｎ)であり、つまりクロック信号ＣＫｉｎの周期と負相関し、且つＭと負相関する。
【0035】
次に、補正値発生回路６３４は、サンプリング時間誤差ｔ_ｊｎに基づいて補正値Ｖｃを算出し、他の算出過程は前述で図２に合わせて述べられた内容に類似し、簡潔にするために、ここで繰り返して説明しない。補正値発生回路６３４は、補正値Ｖｃを演算回路６３６に提供することができる。
【0036】
図７は、本開示文書の一実施例によるアナログ・デジタル変換装置７００を簡単化した機能ブロック図である。アナログ・デジタル変換装置７００は、クロック発生器７１０と、被補正ＡＤＣ７２０と、補正システム７３０と、を備える。アナログ・デジタル変換装置７００は図６のアナログ・デジタル変換装置６００に類似し、簡潔にするために、以下で異なるところのみを説明する。
【0037】
補正システム７３０は、ジッター捕捉ＡＤＣ７３２と、補正値発生回路７３４と、演算回路７３６と、信号処理回路７３８と、を含む。信号処理回路７３８は、クロック発生器７１０の出力端とジッター捕捉ＡＤＣ７３２の入力端との間に結合される。信号処理回路７３８は、クロック信号ＣＫｓ_０を受信し、且つクロック信号ＣＫｓ_０がジッター捕捉ＡＤＣ７３２に入力される前にクロック信号ＣＫｓ_０に対して増幅、周波数分割と傾き調整の一つ又は複数の信号処理を行うことに用いられる。ある実施例において、信号処理回路７３８により処理されたクロック信号ＣＫｓ_０は、ランプ波形又はのこぎり波形を有する。信号処理回路７３８は、クロック信号ＣＫｓ_０の波状と周波数を制御することで、Ｍの値を制御しクロック信号ＣＫｓ_０の信号ノイズ比を向上させて、『式１０』における複数の定数の数値を安定化し、補正システム７３０の取得したサンプリング時間誤差ｔ_ｊｎの正確度を向上させる。
【0038】
ジッター捕捉ＡＤＣ７３２は、クロック信号ＣＫｉｎに基づいて信号処理回路７３８の出力したクロック信号ＣＫｓ_０をサンプリングして、量子化出力Ｑｊｉｔを発生させて補正値発生回路７３４に出力することができる。補正値発生回路７３４や演算回路７３６の素子、接続関係と動作はそれぞれ図６の補正値発生回路６３４や演算回路６３６に類似し、簡潔にするために、ここで繰り返して説明しない。
【0039】
図８は、本開示文書の一実施例によるアナログ・デジタル変換装置８００を簡単化した機能ブロック図である。アナログ・デジタル変換装置８００は、クロック発生器８１０と、複数の被補正ＡＤＣ８２０_０～８２０_ｎ-１と、補正システム８３０と、を備える。クロック発生器８１０は図１のクロック発生器１１０に類似し、簡潔にするために、ここで繰り返して説明しない。被補正ＡＤＣ８２０_０～８２０_ｎ-１はそれぞれ入力信号Ｉｎ_０～Ｉｎ_ｎ-１を受信することに用いられるが、本開示文書はこれに限定されなく、被補正ＡＤＣ８２０_０～８２０_ｎ-１異なる入力信号を受信する必要はない。被補正ＡＤＣ８２０_０～８２０_ｎ-１は、クロック信号ＣＫｓ_０に基づいて入力信号Ｉｎ_０～Ｉｎ_ｎ-１をサンプリングして、それぞれ量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１を発生させることに用いられる。つまり、被補正ＡＤＣ８２０_０～８２０_ｎ-１の何れもクロック信号ＣＫｓ_０に基づいてサンプリングする。
【0040】
補正システム８３０は、量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１を補正して、量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１におけるクロック信号ＣＫｓ_０の位相ノイズによるサンプリング誤差を改善又は除去することに用いられる。補正システム８３０は、ジッター捕捉ＡＤＣ８３２と、補正値発生回路８３４と、複数の演算回路８３６_０～８３６_ｎ-１と、を含む。演算回路８３６_０～８３６_ｎ-１は、それぞれ量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１を受信し、且つ補正値発生回路８３４から補正値Ｖｃを受信することに用いられる。演算回路８３６_０～８３６_ｎ-１は、更に、量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１の各々から補正値Ｖｃを引いて、それぞれ量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１を発生させることに用いられる。量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１は、実質的に、それぞれ被補正ＡＤＣ８２０_０～８２０_ｎ-１の正確なサンプリング結果である。
【0041】
ジッター捕捉ＡＤＣ８３２と補正値発生回路８３４の素子、接続関係と動作はそれぞれ図６のジッター捕捉ＡＤＣ６３２と補正値発生回路６３４に類似し、簡潔にするために、ここで繰り返して説明しない。注意すべきなのは、補正値発生回路８３４は、量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１の何れによって補正値Ｖｃを算出することができる。
【0042】
図９は、本開示文書の一実施例によるアナログ・デジタル変換装置９００を簡単化した機能ブロック図である。アナログ・デジタル変換装置９００は、クロック発生器９１０と、複数の被補正ＡＤＣ９２０_０～９２０_ｎ-１と、補正システム９３０と、を備える。補正システム９３０は、ジッター捕捉ＡＤＣ９３２と、補正値発生回路９３４と、複数の演算回路９３６_０～９３６_ｎ-１と、を含む。アナログ・デジタル変換装置９００は図８のアナログ・デジタル変換装置８００に類似するので、以下で異なるところのみを説明する。
【0043】
被補正ＡＤＣ９２０_０～９２０_ｎ-１は、それぞれ複数のクロック信号ＣＫｓ_０～ＣＫｓ_ｎ-１に基づいて入力信号Ｉｎ_０をサンプリングして、それぞれ量子化出力Ｑｔｂ_０～Ｑｔｂ_ｎ-１を発生させることに用いられる。クロック信号ＣＫｓ_０～ＣＫｓ_ｎ-１は、タイムインターリーブのクロック信号である。つまり、ある実施例において、アナログ・デジタル変換装置９００は、タイムインターリーブ式ＡＤＣを達成させることに用いられることができ、且つ量子化出力Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１に基づいてデジタル出力信号を発生させるように、マルチプレクサ（図９に示せず）を含んでよい。被補正ＡＤＣ９２０_０は、クロック信号ＣＫｓ_０に基づいてサンプリングする。ある実施例において、クロック信号ＣＫｓ_０の位相は、他のタイムインターリーブクロック信号ＣＫｓ_１～ＣＫｓ_ｎ-１の位相に先立つ。
【0044】
ある実施例において、図８の補正システム８３０又は図９の補正システム９３０は、信号処理回路（図示せず）を更に含み、クロック信号ＣＫｓ_０が図８のジッター捕捉ＡＤＣ８３２又は図９のジッター捕捉ＡＤＣ９３２に入力される前に、信号処理回路はクロック信号ＣＫｓ_０に対して増幅、周波数分割と傾き調整の一つ又は複数の信号処理を行うことに用いられる。また、信号処理回路の図８のジッター捕捉ＡＤＣ８３２又は図９のジッター捕捉ＡＤＣ９３２に提供したクロック信号ＣＫｓ_０は、ランプ波形又はのこぎり波形を有してよい。
【0045】
上述の複数の実施例において、被補正ＡＤＣとジッター捕捉ＡＤＣは、同じ又は異なる回路構造を有してよい。
【0046】
図１及び図１０を同時に参照すると、図１０は、本開示文書の一実施例による量子化出力のスペクトル模式図である。図１０の実施例において、クロック信号ＣＫｉｎの周波数は５２ＭＨｚであり、クロック信号ＣＫｓ_０の周波数は２４７ＭＨｚである。ランプ形状を有するスペクトル１０は、図１における補正される量子化出力Ｑｔｂ_０に対応する。スペクトル１０のランプ形状は、量子化出力Ｑｔｂ_０が位相ノイズの影響を受けてサンプリング誤差を有することを表す。一方、スペクトル２０は、図１における補正された量子化出力Ｑｏｕｔ_０に対応する。スペクトル２０がランプ形状の部分を有しなく、補正された量子化出力Ｑｏｕｔ_０が位相ノイズの影響を受けなく又はほどんど受けないことが証明される。
【0047】
明細書及び特許請求の範囲において、ある語彙で特定の素子を指す。しかしながら、当業者であれば、同様な素子が異なる名詞で呼ばれる場合があることは理解すべきである。明細書及び特許請求の範囲は、名称の差異を素子の区分形態としなく、素子の機能的な差異を区分の基準とする。明細書及び特許請求の範囲で言及された「含む」は、開放的な用語であるので、「～を含むが、それに限定されない」と解釈すべきである。また、「結合」は、ここで如何なる直接的及び間接的な接続手段を含む。そのため、本明細書で第１の素子が第２の素子に結合されると言われる場合、第１の素子は電気的接続又は無線伝送、光学伝送等の信号接続形態によって第２の素子に直接的に接続され、或いは他の素子又は接続手段によって前記第２の素子に間接的に電気的又は信号接続されることができることを表す。
【0048】
ここで用いられる「及び／又は」の記述形態は、挙げられた一つ又は複数のアイテムの任意の組み合わせを含む。また、明細書で特に指明されない限り、如何なる単数形態の用語も同時に複数形態の意味を含む。
【0049】
以上は単に本開示文書の好ましい実施例であり、本開示文書の範囲又は精神から逸脱せずに、本開示文書の構造に対して様々な修正や均等な変化を加えてよい。以上をまとめると、以下の請求項の範囲内で本開示文書に加えられた修正や均等な変更は、何れも本開示文書の範囲に含まれる。
【符号の説明】
【0050】
１００、３００、４００、５００、６００、７００、８００、９００ アナログ・デジタル変換装置
１１０、３１０、４１０、５１０、６１０、７１０、８１０、９１０ クロック発生器
１２０、３２０、４２０、５２０、６２０、７２０、８２０、９２０ 被補正アナログ・デジタル変換器（ＡＤＣ）
１３０、３３０、４３０、５３０、６３０、７３０、８３０、９３０ 補正システム
１３２、３３２、４３２、５３２、６３２、７３２、８３２、９３２ ジッター捕捉ＡＤＣ
１３４、３３４、４３４、５３４、６３４、７３４、８３４、９３４ 補正値発生回路
１３６、３３６、６３６、７３６ 演算回路
４３６_０～４３６_ｎ-１ 演算回路
５３６_０～５３６_ｎ-１ 演算回路
８３６_０～８３６_ｎ-１ 演算回路
９３６_０～９３６_ｎ-１ 演算回路
２００ 補正値発生回路
２１０ 誤差捕捉回路
２２０ 微分回路
２３０ 演算回路
ｄＸ(ｎ)／ｄｔ 正確なサンプリング結果の傾き
ｔ_ｊｎ サンプリング時間誤差
３３８、７３８ 信号処理回路
Ｉｎ_０～Ｉｎ_ｎ-１ 入力信号
Ｑｔｂ_０～Ｑｔｂ_ｎ-１、Ｑｊｉｔ、Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１ 量子化出力
ＣＫｉｎ、ＣＫｓ_０～ＣＫｓ_ｎ-１ クロック信号
Ｖｃ 補正値
１０、２０ スペクトル
１１０、３１０、４１０、５１０、６１０、７１０、８１０、９１０ クロック発生器
１２０、３２０、４２０、５２０、６２０、７２０、８２０、９２０ 被補正アナログ・デジタル変換器（ＡＤＣ）
１３０、３３０、４３０、５３０、６３０、７３０、８３０、９３０ 補正システム
１３２、３３２、４３２、５３２、６３２、７３２、８３２、９３２ ジッター捕捉ＡＤＣ
１３４、３３４、４３４、５３４、６３４、７３４、８３４、９３４ 補正値発生回路
１３６、３３６、６３６、７３６ 演算回路
４３６_０～４３６_ｎ-１ 演算回路
５３６_０～５３６_ｎ-１ 演算回路
８３６_０～８３６_ｎ-１ 演算回路
９３６_０～９３６_ｎ-１ 演算回路
２００ 補正値発生回路
２１０ 誤差捕捉回路
２２０ 微分回路
２３０ 演算回路
ｄＸ(ｎ)／ｄｔ 正確なサンプリング結果の傾き
ｔ_ｊｎ サンプリング時間誤差
３３８、７３８ 信号処理回路
Ｉｎ_０～Ｉｎ_ｎ-１ 入力信号
Ｑｔｂ_０～Ｑｔｂ_ｎ-１、Ｑｊｉｔ、Ｑｏｕｔ_０～Ｑｏｕｔ_ｎ-１ 量子化出力
ＣＫｉｎ、ＣＫｓ_０～ＣＫｓ_ｎ-１ クロック信号
Ｖｃ 補正値
１０、２０ スペクトル
【手続補正2】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
動作クロック信号に基づいて被サンプリングクロック信号をサンプリングして、第１の量子化出力を発生させるためのジッター捕捉アナログ・デジタル変換器（ＡＤＣ）と、
前記第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられる補正値発生回路と、
前記補正値発生回路に結合されており、前記第２の量子化出力から前記補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、を含み、
前記動作クロック信号は前記被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ前記補正値は前記動作クロック信号の位相ノイズに関連付けられる補正システム。
前記第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられる補正値発生回路と、
前記補正値発生回路に結合されており、前記第２の量子化出力から前記補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、を含み、
前記動作クロック信号は前記被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ前記補正値は前記動作クロック信号の位相ノイズに関連付けられる補正システム。
【請求項2】
前記補正値発生回路は、
前記第１の量子化出力を受信して、前記第１の量子化出力から前記被補正ＡＤＣのサンプリング時間誤差を取得することに用いられる誤差捕捉回路と、
前記第２の量子化出力を受信して、前記第２の量子化出力の傾きを算出するための微分回路と、
前記サンプリング時間誤差に前記傾きをかけて、前記補正値を発生させるための第２の演算回路と、を含み、
前記サンプリング時間誤差は前記位相ノイズに関連付けられる請求項１に記載の補正システム。
前記第１の量子化出力を受信して、前記第１の量子化出力から前記被補正ＡＤＣのサンプリング時間誤差を取得することに用いられる誤差捕捉回路と、
前記第２の量子化出力を受信して、前記第２の量子化出力の傾きを算出するための微分回路と、
前記サンプリング時間誤差に前記傾きをかけて、前記補正値を発生させるための第２の演算回路と、を含み、
前記サンプリング時間誤差は前記位相ノイズに関連付けられる請求項１に記載の補正システム。
【請求項3】
前記誤差捕捉回路は、前記第１の量子化出力から前記サンプリング時間誤差と定数との積を取得し、更に前記サンプリング時間誤差を取得し、前記定数は前記動作クロック信号の周期と負相関する請求項２に記載の補正システム。
【請求項4】
前記動作クロック信号の周期は前記被サンプリングクロック信号の周期のＭ倍であり、Ｍは正数であり、且つ前記定数はＭと正相関する請求項３に記載の補正システム。
【請求項5】
前記補正システムは、
前記被サンプリングクロック信号が前記ジッター捕捉ＡＤＣに入力される前に、前記被サンプリングクロック信号に対して増幅、周波数分割と傾き調整の一つ又は複数を行うための信号処理回路を更に含む請求項１に記載の補正システム。
前記被サンプリングクロック信号が前記ジッター捕捉ＡＤＣに入力される前に、前記被サンプリングクロック信号に対して増幅、周波数分割と傾き調整の一つ又は複数を行うための信号処理回路を更に含む請求項１に記載の補正システム。
【請求項6】
前記被サンプリングクロック信号はクロック発生器の入力として用いられ、前記動作クロック信号は、前記クロック発生器により前記被サンプリングクロック信号に基づいて発生される請求項５に記載の補正システム。
【請求項7】
前記信号処理回路の出力した前記被サンプリングクロック信号は、ランプ波形又はのこぎり波形を有する請求項５に記載の補正システム。
【請求項8】
動作クロック信号に基づいて被サンプリングクロック信号をサンプリングして、第１の量子化出力を発生させるためのジッター捕捉アナログ・デジタル変換器（ＡＤＣ）と、
前記第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられる補正値発生回路と、
前記補正値発生回路に結合されており、前記第２の量子化出力から前記補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、を含み、
前記被サンプリングクロック信号は前記被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ前記補正値は前記被サンプリングクロック信号の位相ノイズに関連付けられる補正システム。
前記第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられる補正値発生回路と、
前記補正値発生回路に結合されており、前記第２の量子化出力から前記補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、を含み、
前記被サンプリングクロック信号は前記被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ前記補正値は前記被サンプリングクロック信号の位相ノイズに関連付けられる補正システム。
【請求項9】
前記補正値発生回路は、
前記第１の量子化出力を受信して、前記第１の量子化出力から前記被補正ＡＤＣのサンプリング時間誤差を取得することに用いられる誤差捕捉回路と、
前記第２の量子化出力を受信して、前記第２の量子化出力の傾きを算出するための微分回路と、
前記サンプリング時間誤差に前記傾きをかけて、前記補正値を発生させるための第２の演算回路と、を含み、
前記サンプリング時間誤差は前記位相ノイズに関連付けられる請求項８に記載の補正システム。
前記第１の量子化出力を受信して、前記第１の量子化出力から前記被補正ＡＤＣのサンプリング時間誤差を取得することに用いられる誤差捕捉回路と、
前記第２の量子化出力を受信して、前記第２の量子化出力の傾きを算出するための微分回路と、
前記サンプリング時間誤差に前記傾きをかけて、前記補正値を発生させるための第２の演算回路と、を含み、
前記サンプリング時間誤差は前記位相ノイズに関連付けられる請求項８に記載の補正システム。
【請求項10】
前記誤差捕捉回路は、前記第１の量子化出力から前記サンプリング時間誤差と定数との積を取得し、更に前記サンプリング時間誤差を取得し、前記定数は前記動作クロック信号の周期と負相関する請求項９に記載の補正システム。
【請求項11】
前記動作クロック信号の周期は前記被サンプリングクロック信号の周期の１／Ｍ倍であり、Ｍは正数であり、且つ前記定数はＭと負相関する請求項１０に記載の補正システム。
【請求項12】
前記補正システムは、
前記被サンプリングクロック信号が前記ジッター捕捉ＡＤＣに入力される前に、前記被サンプリングクロック信号に対して増幅、周波数分割と傾き調整の一つ又は複数を行うための信号処理回路を更に含む請求項８に記載の補正システム。
前記被サンプリングクロック信号が前記ジッター捕捉ＡＤＣに入力される前に、前記被サンプリングクロック信号に対して増幅、周波数分割と傾き調整の一つ又は複数を行うための信号処理回路を更に含む請求項８に記載の補正システム。
【請求項13】
前記動作クロック信号はクロック発生器の入力として用いられ、前記被サンプリングクロック信号は前記クロック発生器により前記動作クロック信号に基づいて発生される請求項１２に記載の補正システム。
【請求項14】
前記信号処理回路の出力した前記被サンプリングクロック信号は、ランプ波形又はのこぎり波形を有する請求項１２に記載の補正システム。
【請求項15】
クロック発生器と、
それぞれ第２の量子化出力を発生させることに用いられ、且つその中の一つは前記クロック発生器の出力に基づいてサンプリングして前記第２の量子化出力を発生させる少なくとも一つの被補正アナログ・デジタル変換器（ＡＤＣ）と、
前記クロック発生器の入力、前記クロック発生器の出力及び前記少なくとも一つの被補正ＡＤＣの前記その中の一つの前記第２の量子化出力を受信して補正値を発生させて、前記補正値に基づいて各被補正ＡＤＣの前記第２の量子化出力を補正して第３の量子化出力を発生させるための補正システムと、
を備え、
前記補正値は、前記クロック発生器の出力の位相ノイズに関連付けられるアナログ・デジタル変換装置。
それぞれ第２の量子化出力を発生させることに用いられ、且つその中の一つは前記クロック発生器の出力に基づいてサンプリングして前記第２の量子化出力を発生させる少なくとも一つの被補正アナログ・デジタル変換器（ＡＤＣ）と、
前記クロック発生器の入力、前記クロック発生器の出力及び前記少なくとも一つの被補正ＡＤＣの前記その中の一つの前記第２の量子化出力を受信して補正値を発生させて、前記補正値に基づいて各被補正ＡＤＣの前記第２の量子化出力を補正して第３の量子化出力を発生させるための補正システムと、
を備え、
前記補正値は、前記クロック発生器の出力の位相ノイズに関連付けられるアナログ・デジタル変換装置。
【請求項16】
前記少なくとも一つの被補正ＡＤＣは複数の被補正ＡＤＣを含み、各被補正ＡＤＣは前記クロック発生器の出力に基づいてサンプリングする請求項１５に記載のアナログ・デジタル変換装置。
【請求項17】
前記少なくとも一つの被補正ＡＤＣは複数の被補正ＡＤＣを含み、前記複数の被補正ＡＤＣは複数のタイムインターリーブクロック信号に基づいてサンプリングし、前記複数のタイムインターリーブクロック信号は前記クロック発生器の出力を含み、且つ前記クロック発生器の出力の位相は前記複数のタイムインターリーブクロック信号における他のタイムインターリーブクロック信号の位相に先立つ請求項１５に記載のアナログ・デジタル変換装置。
【請求項18】
前記少なくとも一つの被補正ＡＤＣは複数の被補正ＡＤＣを含み、
前記補正システムは、
前記クロック発生器の出力に基づいて前記クロック発生器の入力をサンプリングし、第１の量子化出力を発生させるためのジッター捕捉ＡＤＣと、
前記第１の量子化出力と前記少なくとも一つの被補正ＡＤＣの前記その中の一つの前記第２の量子化出力を受信して、前記補正値を発生させるための補正値発生回路と、
前記補正値発生回路に結合され、且つそれぞれ前記複数の被補正ＡＤＣに結合されており、それぞれ前記複数の被補正ＡＤＣの対応する１つの前記第２の量子化出力から前記補正値を引いて、前記第３の量子化出力を発生させることに用いられる複数の第１の演算回路と、
を含む請求項１５に記載のアナログ・デジタル変換装置。
前記補正システムは、
前記クロック発生器の出力に基づいて前記クロック発生器の入力をサンプリングし、第１の量子化出力を発生させるためのジッター捕捉ＡＤＣと、
前記第１の量子化出力と前記少なくとも一つの被補正ＡＤＣの前記その中の一つの前記第２の量子化出力を受信して、前記補正値を発生させるための補正値発生回路と、
前記補正値発生回路に結合され、且つそれぞれ前記複数の被補正ＡＤＣに結合されており、それぞれ前記複数の被補正ＡＤＣの対応する１つの前記第２の量子化出力から前記補正値を引いて、前記第３の量子化出力を発生させることに用いられる複数の第１の演算回路と、
を含む請求項１５に記載のアナログ・デジタル変換装置。
【請求項19】
前記少なくとも一つの被補正ＡＤＣは複数の被補正ＡＤＣを含み、
前記補正システムは、
前記クロック発生器の入力に基づいて前記クロック発生器の出力をサンプリングして、第１の量子化出力を発生させるジッター捕捉ＡＤＣと、
前記第１の量子化出力と前記少なくとも一つの被補正ＡＤＣの前記その中の一つの前記第２の量子化出力を受信して、前記補正値を発生させるための補正値発生回路と、
前記補正値発生回路に結合され、且つそれぞれ前記複数の被補正ＡＤＣに結合されており、それぞれ前記複数の被補正ＡＤＣの対応する１つの前記第２の量子化出力から前記補正値を引いて、前記第３の量子化出力を発生させることに用いられる複数の第１の演算回路と、
を含む請求項１５に記載のアナログ・デジタル変換装置。
前記補正システムは、
前記クロック発生器の入力に基づいて前記クロック発生器の出力をサンプリングして、第１の量子化出力を発生させるジッター捕捉ＡＤＣと、
前記第１の量子化出力と前記少なくとも一つの被補正ＡＤＣの前記その中の一つの前記第２の量子化出力を受信して、前記補正値を発生させるための補正値発生回路と、
前記補正値発生回路に結合され、且つそれぞれ前記複数の被補正ＡＤＣに結合されており、それぞれ前記複数の被補正ＡＤＣの対応する１つの前記第２の量子化出力から前記補正値を引いて、前記第３の量子化出力を発生させることに用いられる複数の第１の演算回路と、
を含む請求項１５に記載のアナログ・デジタル変換装置。
【手続補正4】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図10】
【手続補正書】
【提出日】2023-11-02
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
動作クロック信号に基づいて被サンプリングクロック信号をサンプリングして、第１の量子化出力を発生させるためのジッター捕捉アナログ・デジタル変換器（ＡＤＣ）と、
前記第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられる補正値発生回路と、
前記補正値発生回路に結合されており、前記第２の量子化出力から前記補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、を含み、
前記動作クロック信号は前記被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ前記補正値は前記動作クロック信号の位相ノイズに関連付けられ、
前記補正値発生回路は、
前記第１の量子化出力を受信して、前記第１の量子化出力から前記被補正ＡＤＣのサンプリング時間誤差を取得することに用いられる誤差捕捉回路と、
前記第２の量子化出力を受信して、前記第２の量子化出力の傾きを算出するための微分回路と、
前記サンプリング時間誤差に前記傾きをかけて、前記補正値を発生させるための第２の演算回路と、を含み、
前記サンプリング時間誤差は前記位相ノイズに関連付けられ、
前記誤差捕捉回路は、前記第１の量子化出力から前記サンプリング時間誤差と定数との積を取得し、それによって前記サンプリング時間誤差を取得し、前記定数は前記動作クロック信号の周期と負相関する、補正システム。
前記第１の量子化出力と被補正ＡＤＣの第２の量子化出力を受信して、補正値を発生させることに用いられる補正値発生回路と、
前記補正値発生回路に結合されており、前記第２の量子化出力から前記補正値を引いて、第３の量子化出力を発生させるための第１の演算回路と、を含み、
前記動作クロック信号は前記被補正ＡＤＣのサンプリングを駆動させることに用いられ、且つ前記補正値は前記動作クロック信号の位相ノイズに関連付けられ、
前記補正値発生回路は、
前記第１の量子化出力を受信して、前記第１の量子化出力から前記被補正ＡＤＣのサンプリング時間誤差を取得することに用いられる誤差捕捉回路と、
前記第２の量子化出力を受信して、前記第２の量子化出力の傾きを算出するための微分回路と、
前記サンプリング時間誤差に前記傾きをかけて、前記補正値を発生させるための第２の演算回路と、を含み、
前記サンプリング時間誤差は前記位相ノイズに関連付けられ、
前記誤差捕捉回路は、前記第１の量子化出力から前記サンプリング時間誤差と定数との積を取得し、それによって前記サンプリング時間誤差を取得し、前記定数は前記動作クロック信号の周期と負相関する、補正システム。
【請求項2】
前記動作クロック信号の周期は前記被サンプリングクロック信号の周期のＭ倍であり、Ｍは正数であり、且つ前記定数はＭと正相関する請求項１に記載の補正システム。
【請求項3】
前記補正システムは、
前記被サンプリングクロック信号が前記ジッター捕捉ＡＤＣに入力される前に、前記被サンプリングクロック信号に対して増幅、周波数分割と傾き調整の一つ又は複数を行うための信号処理回路を更に含む請求項１に記載の補正システム。
前記被サンプリングクロック信号が前記ジッター捕捉ＡＤＣに入力される前に、前記被サンプリングクロック信号に対して増幅、周波数分割と傾き調整の一つ又は複数を行うための信号処理回路を更に含む請求項１に記載の補正システム。
【請求項4】
前記被サンプリングクロック信号はクロック発生器の入力として用いられ、前記動作クロック信号は、前記クロック発生器により前記被サンプリングクロック信号に基づいて発生される請求項３に記載の補正システム。
【請求項5】
前記信号処理回路の出力した前記被サンプリングクロック信号は、ランプ波形又はのこぎり波形を有する請求項３に記載の補正システム。
【請求項6】
クロック発生器と、
それぞれ第２の量子化出力を発生させることに用いられ、且つその中の一つは前記クロック発生器の出力に基づいてサンプリングして前記第２の量子化出力を発生させる複数の被補正アナログ・デジタル変換器（ＡＤＣ）と、
前記クロック発生器の入力、前記クロック発生器の出力及び前記複数の被補正ＡＤＣの中の前記一つの前記第２の量子化出力を受信して補正値を発生させて、前記補正値に基づいて各被補正ＡＤＣの前記第２の量子化出力を補正して第３の量子化出力を発生させるための補正システムと、
を備え、
前記補正値は、前記クロック発生器の出力の位相ノイズに関連付けられ、
前記補正システムは、
前記クロック発生器の出力に基づいて前記クロック発生器の入力をサンプリングし、第１の量子化出力を発生させるためのジッター捕捉ＡＤＣと、
前記第１の量子化出力と前記複数の被補正ＡＤＣの中の前記一つの前記第２の量子化出力を受信して、前記補正値を発生させるための補正値発生回路と、
前記補正値発生回路に結合され、且つそれぞれ前記複数の被補正ＡＤＣに結合されており、それぞれ前記複数の被補正ＡＤＣの対応する１つの前記第２の量子化出力から前記補正値を引いて、前記第３の量子化出力を発生させることに用いられる複数の第１の演算回路と、
を含み、
前記誤差捕捉回路は、前記第１の量子化出力から前記サンプリング時間誤差と定数との積を取得し、それによって前記サンプリング時間誤差を取得し、前記定数は前記動作クロック信号の周期と負相関する、アナログ・デジタル変換装置。
それぞれ第２の量子化出力を発生させることに用いられ、且つその中の一つは前記クロック発生器の出力に基づいてサンプリングして前記第２の量子化出力を発生させる複数の被補正アナログ・デジタル変換器（ＡＤＣ）と、
前記クロック発生器の入力、前記クロック発生器の出力及び前記複数の被補正ＡＤＣの中の前記一つの前記第２の量子化出力を受信して補正値を発生させて、前記補正値に基づいて各被補正ＡＤＣの前記第２の量子化出力を補正して第３の量子化出力を発生させるための補正システムと、
を備え、
前記補正値は、前記クロック発生器の出力の位相ノイズに関連付けられ、
前記補正システムは、
前記クロック発生器の出力に基づいて前記クロック発生器の入力をサンプリングし、第１の量子化出力を発生させるためのジッター捕捉ＡＤＣと、
前記第１の量子化出力と前記複数の被補正ＡＤＣの中の前記一つの前記第２の量子化出力を受信して、前記補正値を発生させるための補正値発生回路と、
前記補正値発生回路に結合され、且つそれぞれ前記複数の被補正ＡＤＣに結合されており、それぞれ前記複数の被補正ＡＤＣの対応する１つの前記第２の量子化出力から前記補正値を引いて、前記第３の量子化出力を発生させることに用いられる複数の第１の演算回路と、
を含み、
前記誤差捕捉回路は、前記第１の量子化出力から前記サンプリング時間誤差と定数との積を取得し、それによって前記サンプリング時間誤差を取得し、前記定数は前記動作クロック信号の周期と負相関する、アナログ・デジタル変換装置。
【請求項7】
各被補正ＡＤＣは前記クロック発生器の出力に基づいてサンプリングする請求項６に記載のアナログ・デジタル変換装置。
【請求項8】
前記複数の被補正ＡＤＣは複数のタイムインターリーブクロック信号に基づいてサンプリングし、前記複数のタイムインターリーブクロック信号は前記クロック発生器の出力を含み、且つ前記クロック発生器の出力の位相は前記複数のタイムインターリーブクロック信号における他のタイムインターリーブクロック信号の位相に先立つ請求項６に記載のアナログ・デジタル変換装置。