ホーム > 特許ランキング > ＳＫ ｈｙｎｉｘ Ｉｎｃ．
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023172856
(43)【公開日】2023-12-06
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
H10B 43/50 20230101AFI20231129BHJP
H10B 41/50 20230101ALI20231129BHJP
H01L 21/336 20060101ALI20231129BHJP
H01L 21/768 20060101ALI20231129BHJP
【ＦＩ】
H10B43/50
H10B41/50
H01L29/78 371
H01L21/90 B
【審査請求】未請求
【請求項の数】22
【出願形態】ＯＬ
(21)【出願番号】P 2022199452
(22)【出願日】2022-12-14
(31)【優先権主張番号】10-2022-0063481
(32)【優先日】2022-05-24
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】310024033
【氏名又は名称】エスケーハイニックス株式会社
【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．
【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ－ｄａｅｒｏ，Ｂｕｂａｌ－ｅｕｂ，Ｉｃｈｅｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000796
【氏名又は名称】弁理士法人三枝国際特許事務所
(72)【発明者】
【氏名】キム ジェ ホ
【テーマコード（参考）】
5F033
5F083
5F101
【Ｆターム（参考）】
5F033JJ19
5F033KK04
5F033KK08
5F033KK11
5F033KK19
5F033NN31
5F033QQ09
5F033QQ10
5F033VV07
5F033VV16
5F033XX00
5F083EP02
5F083EP18
5F083EP22
5F083EP42
5F083EP47
5F083EP48
5F083EP76
5F083ER03
5F083ER09
5F083ER14
5F083ER19
5F083ER22
5F083GA10
5F083JA32
5F083JA36
5F083JA37
5F083JA39
5F083KA01
5F083KA05
5F083KA11
5F083LA12
5F083LA16
5F083LA20
5F083MA06
5F083MA16
5F083MA19
5F083NA01
5F083NA08
5F083PR03
5F083PR05
5F083PR06
5F083ZA28
5F083ZA29
5F101BA01
5F101BA41
5F101BB02
5F101BC02
5F101BD16
5F101BD30
5F101BD34
5F101BE07
5F101BH13
(57)【要約】
【課題】安定した構造および改善された特性を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、ソース構造１２を貫通し、第１幅１６Ａ＿Ｗ１を有する第１部分１６Ａ＿Ｐ１および第１幅１６Ａ＿Ｗ１より厚い第２幅１６Ａ＿Ｗ２を有する第２部分１６Ａ＿Ｐ２を含む第１コンタクトプラグ１６Ａと、ソース構造１２および第１コンタクトプラグ１６Ａ上に位置した積層物１３と、積層物１３を貫通し、第１コンタクトプラグ１６Ａに連結される第２コンタクトプラグ１６Ｂと、第１コンタクトプラグ１６Ａの第１部分１６Ａ＿Ｐ１および第２部分１６Ａ＿Ｐ２を取り囲む第１スペーサ１４と、第１コンタクトプラグ１６Ａの第２部分１６Ａ＿Ｐ２を取り囲むように第１スペーサ１４を取り囲む第２スペーサ１５とを含むことができる。
【選択図】図１Ａ
【解決手段】半導体装置は、ソース構造１２を貫通し、第１幅１６Ａ＿Ｗ１を有する第１部分１６Ａ＿Ｐ１および第１幅１６Ａ＿Ｗ１より厚い第２幅１６Ａ＿Ｗ２を有する第２部分１６Ａ＿Ｐ２を含む第１コンタクトプラグ１６Ａと、ソース構造１２および第１コンタクトプラグ１６Ａ上に位置した積層物１３と、積層物１３を貫通し、第１コンタクトプラグ１６Ａに連結される第２コンタクトプラグ１６Ｂと、第１コンタクトプラグ１６Ａの第１部分１６Ａ＿Ｐ１および第２部分１６Ａ＿Ｐ２を取り囲む第１スペーサ１４と、第１コンタクトプラグ１６Ａの第２部分１６Ａ＿Ｐ２を取り囲むように第１スペーサ１４を取り囲む第２スペーサ１５とを含むことができる。
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
ソース構造を貫通し、第１幅を有する第１部分および前記第１幅より厚い第２幅を有する第２部分を含む第１コンタクトプラグと、
前記ソース構造および前記第１コンタクトプラグ上に位置した積層物と、
前記積層物を貫通し、前記第１コンタクトプラグに連結される第２コンタクトプラグと、
前記第１コンタクトプラグの前記第１部分および前記第２部分を取り囲む第１スペーサと、
前記第１コンタクトプラグの前記第２部分を取り囲むように前記第１スペーサを取り囲む第２スペーサと
を含む半導体装置。
前記ソース構造および前記第１コンタクトプラグ上に位置した積層物と、
前記積層物を貫通し、前記第１コンタクトプラグに連結される第２コンタクトプラグと、
前記第１コンタクトプラグの前記第１部分および前記第２部分を取り囲む第１スペーサと、
前記第１コンタクトプラグの前記第２部分を取り囲むように前記第１スペーサを取り囲む第２スペーサと
を含む半導体装置。
【請求項2】
前記積層物を貫通し、前記第２スペーサに連結された支持台
をさらに含む、請求項１に記載の半導体装置。
をさらに含む、請求項１に記載の半導体装置。
【請求項3】
前記支持台は、酸化物を含む、
請求項２に記載の半導体装置。
請求項２に記載の半導体装置。
【請求項4】
前記ソース構造は、第１ソース膜と、第２ソース膜と、前記第１ソース膜と前記第２ソース膜との間に位置したソース犠牲膜とを含み、前記第１スペーサは、前記第１ソース膜、前記第２ソース膜、および前記ソース犠牲膜を貫通する、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項5】
前記第２スペーサは、前記第２ソース膜および前記ソース犠牲膜を貫通する、
請求項４に記載の半導体装置。
請求項４に記載の半導体装置。
【請求項6】
前記第１スペーサまたは前記第２スペーサは、酸化物を含む、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項7】
前記第１コンタクトプラグまたは前記第２コンタクトプラグは、タングステンを含む、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項8】
ソース構造を貫通する第１コンタクトプラグと、
前記ソース構造および前記第１コンタクトプラグ上に位置した積層物と、
前記積層物を貫通し、前記第１コンタクトプラグに連結される第２コンタクトプラグと、
前記第１コンタクトプラグの側壁を取り囲み、第１幅を有する第１部分および前記第１幅より薄い第２幅を有する第２部分を含む第１スペーサと、
前記第１スペーサの前記第２部分を取り囲む第２スペーサと
を含む半導体装置。
前記ソース構造および前記第１コンタクトプラグ上に位置した積層物と、
前記積層物を貫通し、前記第１コンタクトプラグに連結される第２コンタクトプラグと、
前記第１コンタクトプラグの側壁を取り囲み、第１幅を有する第１部分および前記第１幅より薄い第２幅を有する第２部分を含む第１スペーサと、
前記第１スペーサの前記第２部分を取り囲む第２スペーサと
を含む半導体装置。
【請求項9】
前記積層物を貫通し、前記第２スペーサに連結された支持台
をさらに含む、請求項８に記載の半導体装置。
をさらに含む、請求項８に記載の半導体装置。
【請求項10】
前記支持台は、酸化物を含む、
請求項９に記載の半導体装置。
請求項９に記載の半導体装置。
【請求項11】
前記ソース構造は、第１ソース膜と、第２ソース膜と、前記第１ソース膜と前記第２ソース膜との間のソース犠牲膜とを含み、前記第１スペーサは、前記第１ソース膜、前記第２ソース膜、および前記ソース犠牲膜を貫通する、
請求項８に記載の半導体装置。
請求項８に記載の半導体装置。
【請求項12】
前記第２スペーサは、前記第２ソース膜および前記ソース犠牲膜を貫通する、
請求項１１に記載の半導体装置。
請求項１１に記載の半導体装置。
【請求項13】
前記第１スペーサまたは前記第２スペーサは、酸化物を含む、
請求項８に記載の半導体装置。
請求項８に記載の半導体装置。
【請求項14】
前記第１コンタクトプラグまたは前記第２コンタクトプラグは、タングステンを含む、
請求項８に記載の半導体装置。
請求項８に記載の半導体装置。
【請求項15】
ソース構造内に犠牲膜を形成するステップと、
前記ソース構造を貫通する第１開口部を形成するステップと、
前記第１開口部内に第１スペーサを形成するステップと、
前記第１スペーサ内に第１コンタクトプラグを形成するステップと、
前記ソース構造上に積層物を形成するステップと、
前記積層物を貫通し、前記犠牲膜を露出させる第２開口部を形成するステップと、
前記第２開口部を介して前記犠牲膜を除去して第３開口部を形成するステップと、
前記第３開口部内に第２スペーサを形成するステップと
を含む半導体装置の製造方法。
前記ソース構造を貫通する第１開口部を形成するステップと、
前記第１開口部内に第１スペーサを形成するステップと、
前記第１スペーサ内に第１コンタクトプラグを形成するステップと、
前記ソース構造上に積層物を形成するステップと、
前記積層物を貫通し、前記犠牲膜を露出させる第２開口部を形成するステップと、
前記第２開口部を介して前記犠牲膜を除去して第３開口部を形成するステップと、
前記第３開口部内に第２スペーサを形成するステップと
を含む半導体装置の製造方法。
【請求項16】
前記第２開口部内に前記第２スペーサに連結された支持台を形成するステップ
をさらに含む、請求項１５に記載の半導体装置の製造方法。
をさらに含む、請求項１５に記載の半導体装置の製造方法。
【請求項17】
前記積層物を貫通し、前記第１コンタクトプラグを露出させる第４開口部を形成するステップと、
前記第４開口部内に前記第１コンタクトプラグに連結された第２コンタクトプラグを形成するステップと
をさらに含む、請求項１５に記載の半導体装置の製造方法。
前記第４開口部内に前記第１コンタクトプラグに連結された第２コンタクトプラグを形成するステップと
をさらに含む、請求項１５に記載の半導体装置の製造方法。
【請求項18】
前記第２開口部を形成する時、前記第４開口部を形成する、
請求項１７に記載の半導体装置の製造方法。
請求項１７に記載の半導体装置の製造方法。
【請求項19】
前記犠牲膜を形成するステップは、
第１ソース膜を形成するステップと、
第１ソース膜上にソース犠牲膜および第２ソース膜を形成するステップと、
前記第２ソース膜および前記ソース犠牲膜を貫通するトレンチを形成するステップと、
前記トレンチ内に犠牲膜を形成するステップとを含む、
請求項１５に記載の半導体装置の製造方法。
第１ソース膜を形成するステップと、
第１ソース膜上にソース犠牲膜および第２ソース膜を形成するステップと、
前記第２ソース膜および前記ソース犠牲膜を貫通するトレンチを形成するステップと、
前記トレンチ内に犠牲膜を形成するステップとを含む、
請求項１５に記載の半導体装置の製造方法。
【請求項20】
ソース構造を第１深さに貫通する第１絶縁スペーサを形成するステップと、
前記第１深さと異なる第２深さに前記ソース構造を貫通する第２絶縁スペーサを形成するステップと、
前記第１絶縁スペーサ内に第１コンタクトプラグを形成するステップと、
前記ソース構造上に積層物を形成するステップと、
前記積層物を貫通し、前記第１コンタクトプラグと電気的に連結された第２コンタクトプラグを形成するステップと
を含む半導体装置の製造方法。
前記第１深さと異なる第２深さに前記ソース構造を貫通する第２絶縁スペーサを形成するステップと、
前記第１絶縁スペーサ内に第１コンタクトプラグを形成するステップと、
前記ソース構造上に積層物を形成するステップと、
前記積層物を貫通し、前記第１コンタクトプラグと電気的に連結された第２コンタクトプラグを形成するステップと
を含む半導体装置の製造方法。
【請求項21】
前記第１絶縁スペーサを形成するステップは、
前記第２絶縁スペーサ内に前記第１絶縁スペーサを形成し、前記第１深さが前記第２深さに比べて大きい、
請求項２０に記載の半導体装置の製造方法。
前記第２絶縁スペーサ内に前記第１絶縁スペーサを形成し、前記第１深さが前記第２深さに比べて大きい、
請求項２０に記載の半導体装置の製造方法。
【請求項22】
前記積層物を貫通し、前記第２絶縁スペーサと離隔した支持台を形成するステップ
をさらに含む、請求項２０に記載の半導体装置の製造方法。
をさらに含む、請求項２０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子装置およびその製造方法に関し、より詳しくは、半導体装置およびその製造方法に関する。
【背景技術】
【0002】
半導体装置の集積度は、単位メモリセルが占める面積によって主に決定される。最近、基板上に単層でメモリセルを形成する半導体装置の集積度の向上が限界に達するにつれ、基板上にメモリセルを積層する３次元半導体装置が提案されている。また、このような半導体装置の動作信頼性を向上させるために、多様な構造および製造方法が開発されている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明の一実施例は、安定した構造および改善された特性を有する半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【0004】
本発明の一実施例による半導体装置は、ソース構造を貫通し、第１幅を有する第１部分および前記第１幅より厚い第２幅を有する第２部分を含む第１コンタクトプラグと、前記ソース構造および前記第１コンタクトプラグ上に位置した積層物と、前記積層物を貫通し、前記第１コンタクトプラグに連結される第２コンタクトプラグと、前記第１コンタクトプラグの前記第１部分および前記第２部分を取り囲む第１スペーサと、前記第１コンタクトプラグの前記第２部分を取り囲むように前記第１スペーサを取り囲む第２スペーサとを含むことができる。
【0005】
本発明の一実施例による半導体装置は、ソース構造を貫通する第１コンタクトプラグと、前記ソース構造および前記第１コンタクトプラグ上に位置した積層物と、前記積層物を貫通し、前記第１コンタクトプラグに連結される第２コンタクトプラグと、前記第１コンタクトプラグの側壁を取り囲み、第１幅を有する第１部分および前記第１幅より薄い第２幅を有する第２部分を含む第１スペーサと、前記第１スペーサの前記第２部分を取り囲む第２スペーサとを含むことができる。
【0006】
本発明の一実施例による半導体装置の製造方法は、ソース構造内に犠牲膜を形成するステップと、前記犠牲膜および前記ソース構造を貫通する第１開口部を形成するステップと、前記第１開口部内に第１スペーサを形成するステップと、前記第１スペーサ内に第１コンタクトプラグを形成するステップと、前記ソース構造上に積層物を形成するステップと、前記積層物を貫通し、前記犠牲膜を露出させる第２開口部を形成するステップと、前記第２開口部を介して前記犠牲膜を除去して第３開口部を形成するステップと、前記第３開口部内に第２スペーサを形成するステップとを含むことができる。
【0007】
本発明の一実施例による半導体装置の製造方法は、ソース構造を第１深さに貫通する第１絶縁スペーサを形成するステップと、前記第１深さと異なる第２深さに前記ソース構造を貫通する第２絶縁スペーサを形成するステップと、前記第１絶縁スペーサ内に第１コンタクトプラグを形成するステップと、前記ソース構造上に積層物を形成するステップと、前記積層物を貫通し、前記第１コンタクトプラグと電気的に連結された第２コンタクトプラグを形成するステップとを含むことができる。
【発明の効果】
【0008】
本技術によれば、安定した構造を有し、信頼性が向上した半導体装置を提供することができる。
【図面の簡単な説明】
【0009】
【図1A】本発明の一実施例による半導体装置の構造を示す図である。
【図1B】本発明の一実施例による半導体装置の構造を示す図である。
【図1C】本発明の一実施例による半導体装置の構造を示す図である。
【図1D】本発明の一実施例による半導体装置の構造を示す図である。
【図2A】本発明の一実施例による半導体装置の構造を示す図である。
【図2B】本発明の一実施例による半導体装置の構造を示す図である。
【図3A】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3B】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3C】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3D】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3E】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3F】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3G】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3H】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3I】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3J】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3K】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3L】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3M】本発明の一実施例による半導体装置の製造方法を示す図である。
【図3N】本発明の一実施例による半導体装置の製造方法を示す図である。
【図4A】本発明の一実施例による半導体装置の製造方法を示す図である。
【図4B】本発明の一実施例による半導体装置の製造方法を示す図である。
【図4C】本発明の一実施例による半導体装置の製造方法を示す図である。
【図4D】本発明の一実施例による半導体装置の製造方法を示す図である。
【図4E】本発明の一実施例による半導体装置の製造方法を示す図である。
【発明を実施するための形態】
【0010】
以下、添付した図面を参照して、本発明の技術的思想による実施例を説明する。
【0011】
【0012】
図１Ａを参照すれば、半導体装置は、ソース構造１２、積層物１３、第１スペーサ１４、第２スペーサ１５、およびコンタクトプラグ１６を含むことができる。半導体装置は、支持台１７または第３スペーサ１８をさらに含むか、これらを組み合わせてさらに含むことができる。
【0013】
ソース構造１２は、単一膜または多層膜構造を有することができる。ソース構造１２は、ポリシリコン、金属などの導電物質を含むことができる。
【0014】
積層物１３は、ソース構造１２上に位置できる。積層物１３は、犠牲膜１３Ａ、絶縁膜１３Ｂ、または導電膜１３Ｃを含むことができる。例えば、積層物１３は、交互に積層された導電膜１３Ｃおよび絶縁膜１３Ｂを含むことができる。積層物１３は、交互に積層された犠牲膜１３Ａおよび絶縁膜１３Ｂを含むことができる。導電膜１３Ｃと犠牲膜１３Ａは、互いに対応するレベルに位置してもよい。ここで、導電膜１３Ｃは、タングステンなどの金属物質を含むことができる。また、導電膜１３Ｃは、ワードラインまたは選択ラインであってもよい。
【0015】
コンタクトプラグ１６は、第１コンタクトプラグ１６Ａと第２コンタクトプラグ１６Ｂとを含むことができる。第１コンタクトプラグ１６Ａは、ソース構造１２を貫通する。第１コンタクトプラグ１６Ａは、タングステン、金属などの導電物質を含むことができる。
【0016】
第１コンタクトプラグ１６Ａは、第１部分１６Ａ＿Ｐ１および第２部分１６Ａ＿Ｐ２を含むことができる。第１部分１６Ａ＿Ｐ１と第２部分１６Ａ＿Ｐ２は、実質的に同一であるか、互いに異なる幅を有することができる。第１部分１６Ａ＿Ｐ１は、第１幅１６Ａ＿Ｗ１を有することができ、第２部分１６Ａ＿Ｐ２は、第１幅１６Ａ＿Ｗ１より大きい第２幅１６Ａ＿Ｗ２を有することができる。ここで、「実質的に」は、測定値が同一のものだけでなく、工程上の誤差を含む範囲内に属するものを含むことができる。
【0017】
第１部分１６Ａ＿Ｐ１または第２部分１６Ａ＿Ｐ２は、均一な幅を有するか、レベルによって異なる幅を有することができる。例えば、第１部分１６Ａ＿Ｐ１または第２部分１６Ａ＿Ｐ２は、下部へいくほど幅が減少するテーパ形状の断面を有することができる。第１部分１６Ａ＿Ｐ１がレベルによって異なる幅を有する場合、第１幅１６Ａ＿Ｗ１は、第１部分１６Ａ＿Ｐ１の最大幅であってもよい。第２部分１６Ａ＿Ｐ２がレベルによって異なる幅を有する場合、第２幅１６Ａ＿Ｗ２は、第２部分１６Ａ＿Ｐ２の最大幅であってもよい。
【0018】
第１コンタクトプラグ１６Ａの側壁が第１スペーサ１４によって取り囲まれる。例えば、第１スペーサ１４は、第１コンタクトプラグ１６Ａの第１部分１６Ａ＿Ｐ１および第２部分１６Ａ＿Ｐ２を取り囲むことができる。第１スペーサ１４は、ソース構造１２と第１コンタクトプラグ１６Ａとを相互絶縁させるためのものであってもよく、絶縁スペーサであってもよい。第１スペーサ１４は、ソース構造１２を貫通する。
【0019】
第１スペーサ１４は、第１部分１４＿Ｐ１および第２部分１４＿Ｐ２を含むことができる。第１スペーサ１４の第１部分１４＿Ｐ１は、第１コンタクトプラグ１６Ａの第１部分１６Ａ＿Ｐ１の側壁を取り囲むことができる。第１スペーサ１４の第２部分１４＿Ｐ２は、第１コンタクトプラグ１６Ａの第２部分１６Ａ＿Ｐ２の側壁を取り囲むことができる。
【0020】
第１スペーサ１４の第１部分１４＿Ｐ１と第２部分１４＿Ｐ２は、実質的に同一の厚さを有するか、異なる厚さを有することができる。第１部分１４＿Ｐ１は、第１幅１４＿Ｗ１を有することができ、第２部分１４＿Ｐ２は、第１幅１４＿Ｗ１より小さい第２幅１４＿Ｗ２を有することができる。第１部分１４＿Ｐ１または第２部分１４＿Ｐ２は、均一な幅を有するか、レベルによって異なる幅を有することができる。第１部分１４＿Ｐ１がレベルによって異なる幅を有する場合、第１幅１４＿Ｗ１は、第１部分１４＿Ｐ１の最小幅であってもよい。第２部分１４＿Ｐ２がレベルによって異なる幅を有する場合、第２幅１４＿Ｗ２は、第２部分１４＿Ｐ２の最小幅であってもよい。
【0021】
第１スペーサ１４の外壁は、第２スペーサ１５に対向することができ、垂直プロファイルを有することができる。第１スペーサ１４の内壁は、第１コンタクトプラグ１６Ａに対向することができ、傾斜面を含むことができる。第１スペーサ１４は、酸化物などの絶縁物質を含むことができる。
【0022】
第２スペーサ１５は、ソース構造１２の一部を貫通する。例えば、第１スペーサ１４は、第１深さにソース構造１２を貫通し、第２スペーサ１５は、第１深さと異なる第２深さにソース構造１２を貫通してもよい。第２スペーサ１５は、第１スペーサ１４の厚さを補完するためのものであってもよく、絶縁スペーサであってもよい。第２スペーサ１５は、第１スペーサ１４の一部の側壁を取り囲むことができる。第２スペーサ１５は、第１スペーサ１４のうち相対的に薄い厚さを有する部分を選択的に取り囲むことができる。例えば、第２スペーサ１５は、第１スペーサ１４の第２部分１４＿Ｐ２を取り囲むことができる。ただし、これに限定されず、第２スペーサ１５が第１スペーサ１４の全体側壁を取り囲むことも可能である。
【0023】
第２スペーサ１５は、第１スペーサ１４と同一の物質を含むか、異なる物質を含むことができる。第２スペーサ１５は、酸化物などの絶縁物質を含むことができる。第２スペーサ１５は、均一な幅を有するか、レベルによって異なる幅を有することができる。第１スペーサ１４とソース構造１２との間に位置した第２スペーサ１５によって第１コンタクトプラグ１６Ａとソース構造１２との間の距離を十分に確保することができる。
【0024】
第２コンタクトプラグ１６Ｂは、積層物１３を貫通し、第１コンタクトプラグ１６Ａに連結可能である。第２コンタクトプラグ１６Ｂは、第１コンタクトプラグ１６Ａ上に位置できる。第２コンタクトプラグ１６Ｂは、第１コンタクトプラグ１６Ａと電気的に連結可能である。第２コンタクトプラグ１６Ｂは、第１コンタクトプラグ１６Ａと同一の物質を含むか、異なる物質を含むことができる。第２コンタクトプラグ１６Ｂは、タングステン、金属などの導電物質を含むことができる。
【0025】
第２コンタクトプラグ１６Ｂは、均一な幅を有するか、レベルによって異なる幅を有することができる。例えば、第２コンタクトプラグ１６Ｂは、下部へいくほど幅が減少するテーパ形状の断面を有することができる。第２コンタクトプラグ１６Ｂは、第１コンタクトプラグ１６Ａとの接触面において第１コンタクトプラグ１６Ａと実質的に同一の幅を有するか、異なる幅を有することができる。例えば、接触面において第２コンタクトプラグ１６Ｂの幅が第１コンタクトプラグ１６Ａの幅に比べて小さい。
【0026】
第２コンタクトプラグ１６Ｂの側壁が第３スペーサ１８によって取り囲まれる。第３スペーサ１８は、積層物１３と第２コンタクトプラグ１６Ｂとの間に位置できる。第３スペーサ１８は、酸化物などの絶縁物質を含むことができる。第３スペーサ１８は、均一な幅を有するか、レベルによって異なる幅を有することができる。
【0027】
支持台１７は、第２スペーサ１５上に位置できる。支持台１７は、積層物１３を貫通し、第２スペーサ１５に連結可能である。支持台１７は、第２スペーサ１５と同一の物質を含むか、異なる物質を含むことができる。支持台１７は、酸化物などの絶縁物質を含むことができる。
【0028】
【0029】
第１スペーサ１４Ａは、第１部分１４Ａ＿Ｐ１および第２部分１４Ａ＿Ｐ２を含むことができる。第１部分１４Ａ＿Ｐ１と第２部分１４Ａ＿Ｐ２は、実質的に同一の厚さを有することができる。第１スペーサ１４Ａの外壁は、第２スペーサ１５Ａに対向することができ、傾斜面を含むことができる。第１スペーサ１４Ａの内壁は、第１コンタクトプラグ１６Ａに対向することができ、傾斜面を含むことができる。
【0030】
第２スペーサ１５Ａは、第１スペーサ１４Ａの一部の側壁を取り囲むことができる。例えば、第２スペーサ１５Ａは、第１スペーサ１４Ａの第２部分１４Ａ＿Ｐ２を取り囲むことができる。ただし、これに限定されず、第２スペーサ１５Ａが第１スペーサ１４Ａの全体側壁を取り囲むことも可能である。第２スペーサ１５Ａは、酸化物などの絶縁物質を含むことができる。
【0031】
【0032】
支持台１７Ａは、ソース構造１２上に位置できる。支持台１７Ａは、積層物１３を貫通する。図１Ａの支持台１７と比較すれば、支持台１７Ａは、第２スペーサ１５と離隔して位置してもよい。支持台１７Ａは、第２スペーサ１５と同一の物質を含むか、異なる物質を含むことができる。支持台１７Ａは、酸化物などの絶縁物質を含むことができる。
【0033】
図１Ｄを参照すれば、半導体装置は、ソース構造１２を含むことができ、ソース構造１２は、第１ソース膜１２Ａ、第２ソース膜１２Ｂ、またはソース犠牲膜１２Ｃを含むか、これらを組み合わせて含むことができる。その他の構造は、前記図１Ａ、図１Ｂまたは図１Ｃを参照して説明した実施例と同一または類似であってもよい。
【0034】
第１ソース膜１２Ａは、積層物１３と離隔して位置してもよい。第２ソース膜１２Ｂは、積層物１３と隣接して位置してもよい。ソース犠牲膜１２Ｃは、第１ソース膜１２Ａと第２ソース膜１２Ｂとの間に位置できる。ソース犠牲膜１２Ｃは、製造過程において第３ソース膜１２Ｆに代替されずに残留したものであってもよい。第１ソース膜１２Ａ、第２ソース膜１２Ｂ、またはソース犠牲膜１２Ｃは、ポリシリコン、金属などの導電物質を含むことができる。
【0035】
ソース構造１２は、第１保護膜１２Ｄまたは第２保護膜１２Ｅをさらに含むか、これらを組み合わせてさらに含むことができる。第１保護膜１２Ｄは、第１ソース膜１２Ａとソース犠牲膜１２Ｃとの間に位置できる。第２保護膜１２Ｅは、第２ソース膜１２Ｂとソース犠牲膜１２Ｃとの間に位置できる。第１保護膜１２Ｄまたは第２保護膜１２Ｅは、製造過程において第１ソース膜１２Ａまたは第２ソース膜１２Ｂを保護するためのものであってもよい。第１保護膜１２Ｄまたは第２保護膜１２Ｅは、単一膜または多層膜構造を有することができる。また、第１保護膜１２Ｄまたは第２保護膜１２Ｅは、酸化物、窒化物などの絶縁物質を含むことができる。
【0036】
前述のような構造によれば、第１コンタクトプラグ１６Ａの側壁を取り囲む第１スペーサ１４、１４Ａおよび第２スペーサ１５、１５Ａによって第１コンタクトプラグ１６Ａとソース構造１２との間に距離Ｄを確保することができる。したがって、第１コンタクトプラグ１６Ａとソース構造１２との間にブリッジが発生するのを防止したり、緩和したり、最小化したり、減少させることができる。
【0037】
第１コンタクトプラグ１６Ａがテーパ形状の断面を含む場合、第２部分１６Ａ＿Ｐ２の幅が相対的に大きく、第２部分１４＿Ｐ２、１４Ａ＿Ｐ２の幅が相対的に小さい。この場合、第１スペーサ１４、１４Ａで第２部分１６Ａ＿Ｐ２とソース構造１２との間に十分な距離が確保できずにブリッジが誘発されることがある。したがって、第１スペーサ１４、１４Ａの厚さが不足する部分に第２スペーサ１５、１５Ａを追加的に形成することにより、第１スペーサ１４、１４Ａの厚さを補完することができる。第１スペーサ１４、１４Ａが一次的に第１コンタクトプラグ１６Ａの側壁を取り囲み、二次的に第２スペーサ１５、１５Ａが第１スペーサ１４、１４Ａの側壁を取り囲むことができる。この場合、第２スペーサ１５、１５Ａによって第２部分１６Ａ＿Ｐ２とソース構造１２との間の距離Ｄを十分に確保することができ、ブリッジを防止したり、緩和したり、最小化したり、減少させることができる。
【0038】
また、第２スペーサ１５、１５Ａによって第２部分１６Ａ＿Ｐ２とソース構造１２との間の距離を十分に確保するので、第２コンタクトプラグ１６Ｂと第１コンタクトプラグ１６Ａとの整列マージン（ｍａｒｇｉｎ）を確保することができる。したがって、第２コンタクトプラグ１６Ｂが第１コンタクトプラグ１６Ａと誤整列されてもソース構造１２と電気的に連結されない。
【0039】
【0040】
図２Ａを参照すれば、半導体装置は、チャネル構造１、ソースコンタクト構造５、ソース構造２２、積層物２３を含むことができる。半導体装置は、基板８、周辺回路２０、インターコネクション構造２１、または導電性コンタクトプラグＤＣＣをさらに含むか、これらを組み合わせてさらに含むことができる。
【0041】
チャネル構造１は、積層物２３を貫通する。例えば、チャネル構造１は、交互に積層された絶縁膜２３Ｂおよび導電膜２３Ｃを貫通する。チャネル構造１は、積層物２３を貫通するチャネル膜３を含むことができる。チャネル構造１は、チャネル膜３の側壁を取り囲むメモリ膜２またはチャネル膜３内の絶縁コア４の少なくとも１つをさらに含むことができる。チャネル膜３は、シリコン、ゲルマニウムなどの半導体物質を含むことができる。メモリ膜２は、ブロッキング膜、データ記憶膜、またはトンネリング膜を含むか、これらを組み合わせて含むことができる。絶縁コア４は、酸化物、窒化物、エアギャップなどの絶縁物質を含むことができる。チャネル構造１は、積層物23を貫通してソース構造２２に連結可能である。例えば、チャネル膜３とソース構造２２とが直接連結されるか、エピタキシャル方式で成長した半導体パターンを介してチャネル膜３とソース構造２２とが連結可能である。
【0042】
ソースコンタクト構造５は、積層物２３を貫通する。例えば、ソースコンタクト構造５は、交互に積層された絶縁膜２３Ｂおよび導電膜２３Ｃを貫通する。ソースコンタクト構造５は、導電膜６を含むことができ、絶縁スペーサ７をさらに含むことができる。ソースコンタクト構造５は、積層物23を貫通してソース構造２２に連結可能である。例えば、導電膜６は、積層物２３を貫通して第１ソース膜２２Ａと電気的に連結可能である。導電膜６は、絶縁スペーサ７によって取り囲まれる。導電膜６は、ポリシリコン、金属などを含むことができる。絶縁スペーサ７は、酸化物、窒化物、エアギャップなどの絶縁物質を含むことができる。
【0043】
第３ソース膜２２Ｆは、第１ソース膜２２Ａおよび第２ソース膜２２Ｂの間に位置できる。例えば、第３ソース膜２２Ｆは、ソース犠牲膜２２Ｃと実質的に同一のレベルに位置してもよい。第３ソース膜２２Ｆは、メモリ膜２を貫通してチャネル膜３に連結可能である。第３ソース膜２２Ｆは、ポリシリコンを含むことができる。
【0044】
基板８上に周辺回路が位置できる。基板８は、シリコンなどのような半導体基板であってもよい。基板８内に素子分離膜ＩＳＯが位置し、素子分離膜ＩＳＯによってアクティブ領域が定義される。周辺回路は、トランジスタ２０、キャパシタ、レジスタなどを含むことができる。例えば、トランジスタ２０は、第１ジャンクション２０Ａ、第２ジャンクション２０Ｂ、ゲート絶縁膜２０Ｃ、またはゲート電極２０Ｄを含むことができる。ゲート電極２０Ｄは、基板８上に位置できる。ゲート電極２０Ｄは、導電物質を含むことができる。ゲート電極２０Ｄの両側の基板８内に第１ジャンクション２０Ａおよび第２ジャンクション２０Ｂが位置できる。第１ジャンクション２０Ａまたは第２ジャンクション２０Ｂは、ｎ型またはｐ型不純物を含むことができる。ゲート電極２０Ｄと基板８との間にゲート絶縁膜２０Ｃが位置できる。ゲート絶縁膜２０Ｃおよび素子分離膜ＩＳＯは、酸化物、窒化物などの絶縁物質を含むことができる。
【0045】
インターコネクション構造２１は、コンタクトプラグ２１Ａまたは配線２１Ｂなどを含むことができる。基板８とソース構造２２との間に第１絶縁膜ＩＬ１が位置し、第１絶縁膜ＩＬ１内にインターコネクション構造２１が位置してもよい。コンタクトプラグ２１Ａまたは配線２１Ｂは、アルミニウム、銅、またはタングステンなどの導電物質を含むことができる。
【0046】
導電性コンタクトプラグＤＣＣは、ソース構造２２を貫通する。導電性コンタクトプラグＤＣＣは、半導体装置の製造過程においてソース構造２２内に蓄積される電荷を放出するためのディスチャージコンタクトプラグであってもよい。導電性コンタクトプラグＤＣＣは、インターコネクション構造２１を介して基板８に連結可能である。例えば、基板８がディスチャージ不純物領域ＤＣＩを含むことができ、導電性コンタクトプラグＤＣＣは、インターコネクション構造２１を介してディスチャージ不純物領域ＤＣＩに連結可能である。導電性コンタクトプラグＤＣＣは、図１Ａまたは図１Ｂを参照して説明した第１コンタクトプラグ１６Ａに対応するレベルに位置してもよい。導電性コンタクトプラグＤＣＣ上に第２絶縁膜ＩＬ２が位置できる。第２絶縁膜ＩＬ２は、積層物２３と実質的に同一のレベルに位置するか、異なるレベルに位置してもよい。
【0047】
図２Ｂを参照すれば、半導体装置は、ソース構造２２、積層物２３、第１スペーサ２４、第２スペーサ２５、およびコンタクトプラグ２６を含むことができる。半導体装置は、基板８、周辺回路２０、インターコネクション構造２１、支持台２７、または第３スペーサ２８をさらに含むか、これらを組み合わせてさらに含むことができる。
【0048】
積層物２３は、ソース構造２２上に位置できる。積層物２３は、犠牲膜２３Ａ、絶縁膜２３Ｂ、または導電膜２３Ｃを含むことができる。
【0049】
コンタクトプラグ２６は、第１コンタクトプラグ２６Ａと第２コンタクトプラグ２６Ｂとを含むことができる。第１コンタクトプラグ２６Ａは、ソース構造２２を貫通する。第２コンタクトプラグ２６Ｂは、積層物２３を貫通し、第１コンタクトプラグ２６Ａに連結可能である。第２コンタクトプラグ２６Ｂは、第１コンタクトプラグ２６Ａ上に位置できる。
【0050】
第１スペーサ２４は、ソース構造２２を貫通する。第１スペーサ２４は、第１コンタクトプラグ２６Ａの側壁を取り囲むことができる。第２スペーサ２５は、ソース構造２２の一部を貫通する。第２スペーサ2５は、第１スペーサ2４の一部の側壁を取り囲むことができる。第１スペーサ２４とソース構造２２との間に位置した第２スペーサ２５によって第１コンタクトプラグ２６Ａとソース構造２２との間の距離Ｄを十分に確保することができる。
【0051】
第３スペーサ２８は、第２コンタクトプラグ２６Ｂの側壁を取り囲むことができる。支持台２７は、第２スペーサ２５上に位置できる。支持台２７は、積層物２３を貫通し、第２スペーサ２５に連結可能である。
【0052】
インターコネクション構造２１は、コンタクトプラグ２１Ａまたは 配線 ２１Ｂを含むことができ、連結パッド２１Ｃをさらに含むことができる。インターコネクション構造２１は、周辺回路２０とコンタクトプラグ２６とを連結することができる。連結パッド２１Ｃは、アルミニウム、銅、またはタングステンなどの導電物質を含むことができる。
【0053】
【0054】
図３Ａを参照すれば、ソース構造３２を形成することができる。例えば、第１ソース膜３２Ａ、第１保護膜３２Ｄ、ソース犠牲膜３２Ｃ、第２保護膜３２Ｅ、および第２ソース膜３２Ｂを順に積層してソース構造３２を形成することができる。
【0055】
次いで、ソース構造３２を貫通する第１トレンチＴ１を形成することができる。第１トレンチＴ１は、第２スペーサ（図示せず）が形成される領域を定義するためのものであってもよい。第１トレンチＴ１は、ソース構造３２の一部を貫通する。例えば、第２ソース膜３２Ｂ、第２保護膜３２Ｅ、およびソース犠牲膜３２Ｃをエッチングして第１トレンチＴ１を形成することができる。第１トレンチＴ１は、第１保護膜３２Ｄを露出させるか、第１保護膜３２Ｄを貫通して第１ソース膜３２Ａを露出させることができる。
【0056】
図３Ｂを参照すれば、第１トレンチＴ１内に犠牲膜３５Ａを形成することができる。犠牲膜３５Ａは、ソース構造３２に対してエッチング選択比が大きい物質を含むことができる。ここで、犠牲膜３５Ａは、タングステン、金属などの導電物質を含むことができる。
【0057】
図３Ｃを参照すれば、ソース構造３２を貫通する第１開口部ＯＰ１を形成することができる。例えば、第２ソース膜３２Ｂ、第２保護膜３２Ｅ、ソース犠牲膜３２Ｃ、第１保護膜３２Ｄ、または第１ソース膜３２Ａをエッチングして第１開口部ＯＰ１を形成することができる。第１開口部ＯＰ１を形成する時、ソース犠牲膜３２Ｃが一部エッチングされる。第１開口部ＯＰ１は、上部と下部とが均一な幅を有するか、異なる幅を有することができる。例えば、上部が下部に比べて広い幅を有してもよい。
【0058】
図３Ｄおよび図３Ｅを参照すれば、第１開口部ＯＰ１内に第１スペーサ３４を形成することができる。第１スペーサ３４は、第１開口部ＯＰ１の内壁に形成され、均一な厚さを有するか、領域によって異なる厚さを有することができる。
【0059】
まず、図３Ｄを参照すれば、第１開口部ＯＰ１内に第１スペーサ膜３４Ａを形成することができる。第１スペーサ膜３４Ａは、蒸着工程を用いて形成され、第１開口部ＯＰ１を満たすように形成される。第１スペーサ膜３４Ａは、酸化物などの絶縁物質を含むことができる。
【0060】
次いで、図３Ｅを参照すれば、第１スペーサ膜３４Ａをエッチングして第１スペーサ３４を形成することができる。例えば、マスクパターンをエッチングバリアとして第１スペーサ膜３４Ａをエッチングして第１スペーサ３４を形成することができる。
【0061】
図３Ｆを参照すれば、第１開口部ＯＰ１内に第１コンタクトプラグ３６Ａを形成することができる。第１コンタクトプラグ３６Ａの形状は、第１スペーサ３４の形状を反映することができる。例えば、第１スペーサ３４の内壁が垂直プロファイルを有すると、第１コンタクトプラグ３６Ａの側壁も垂直プロファイルを有することができる。第１スペーサ３４の内壁が傾斜面を含むと、第１コンタクトプラグ３６Ａの側壁も傾斜面を含むことができる。この場合、第１コンタクトプラグ３６Ａの断面がテーパ形状を有することができる。第１コンタクトプラグ３６Ａは、タングステン、金属などの導電物質を含むことができる。参照として、第１コンタクトプラグ３６Ａは、図２Ａを参照して説明した導電性コンタクトプラグＤＣＣの形成工程を用いて形成される。
【0062】
図３Ｇを参照すれば、ソース構造３２上に積層物３３を形成することができる。積層物３３は、交互に積層された第１物質膜３３Ａおよび第２物質膜３３Ｂを含むことができる。第１物質膜３３Ａは、第２物質膜３３Ｂに対してエッチング選択比が大きい物質を含むことができる。一例として、第１物質膜３３Ａが窒化物などの犠牲物質を含むことができ、第２物質膜３３Ｂが酸化物などの絶縁物質を含むことができる。他の例として、第１物質膜３３Ａがポリシリコン、タングステン、モリブデンなどの導電物質を含むことができ、第２物質膜３３Ｂが酸化物などの絶縁物質を含むことができる。
【0063】
次いで、積層物３３を貫通し、犠牲膜３５Ａを露出させる第２開口部ＯＰ２を形成することができる。積層物３３を貫通し、第１コンタクトプラグ３６Ａを露出させる第４開口部ＯＰ４を形成することができる。第２開口部ＯＰ２と第４開口部ＯＰ４は、同時に形成されるか、別の工程で形成されてもよい。第２開口部ＯＰ２と第４開口部ＯＰ４は、実質的に同一の幅を有するか、異なる幅を有することができる。
【0064】
図３Ｈを参照すれば、積層物３３上に第１キャッピング膜３８を形成することができる。第１キャッピング膜３８は、積層物３３の上部に形成され、第２開口部ＯＰ２または第４開口部ＯＰ４を密閉させることができる。第１キャッピング膜３８は、第２開口部ＯＰ２または第４開口部ＯＰ４の内面に沿って形成される。第２開口部ＯＰ２または第４開口部ＯＰ４の内面において、第１キャッピング膜３８は、第２開口部ＯＰ２または第４開口部ＯＰ４を完全に満たさない厚さに形成される。第１キャッピング膜３８は、酸化物、窒化物などの絶縁物質を含むことができる。
【0065】
図３Ｉを参照すれば、第２開口部ＯＰ２を選択的にオープンさせることができる。例えば、マスクパターンをエッチングバリアとして第１キャッピング膜３８をエッチングして第２開口部ＯＰ２をオープンさせることができる。次いで、第２開口部ＯＰ２の底面に形成された第１キャッピング膜３８をエッチングして犠牲膜３５Ａを露出させることができる。これにより、第２開口部ＯＰ２の内壁に第１キャッピングパターン３８Ａが残留できる。
【0066】
図３Ｊを参照すれば、第２開口部ＯＰ２を介して犠牲膜３５Ａを除去して第３開口部ＯＰ３を形成することができる。例えば、第２開口部ＯＰ２を介して犠牲膜３５Ａを選択的にエッチングして第３開口部ＯＰ３を形成することができる。犠牲膜３５Ａをエッチングする時、第１キャッピングパターン３８Ａによって積層物３３が保護できる。また、犠牲膜３５Ａをエッチングする過程で第１キャッピングパターン３８Ａが一部除去可能である。
【0067】
図３Ｋを参照すれば、第３開口部ＯＰ３内で第２スペーサ３５を形成することができる。第２スペーサ３５は、第１スペーサ３４の一部の側壁を取り囲むように形成される。第２スペーサ３５は、酸化物などの絶縁物質を含むことができる。
【0068】
第２開口部ＯＰ２内に支持台３７を形成することができる。支持台３７は、第２スペーサ３５と実質的に同一の物質を含むか、異なる物質を含むことができる。支持台３７は、酸化物などの絶縁物質を含むことができる。第２開口部ＯＰ２内に残留する第１キャッピングパターン３８Ａは、支持台として用いられる。
【0069】
第２スペーサ３５および支持台３７は、別の膜で形成されるか、１つの膜で形成される。例えば、第２開口部ＯＰ２および第３開口部ＯＰ３内に絶縁物質を蒸着することにより、第２スペーサ３５および支持台３７を１つの膜で形成することができる。参照として、残留する第１キャッピングパターン３８Ａを除去した後に、第２スペーサ２５および支持台３７を形成することも可能である。また、第２スペーサ３５および支持台３７を形成する時、第２キャッピング膜３９が共に形成される。第２キャッピング膜３９は、第１キャッピング膜３８によって露出した積層物３３上に形成され、第１キャッピング膜３８上に形成されてもよい。
【0070】
図３Ｌを参照すれば、第４開口部ＯＰ４をオープンさせることができる。例えば、第１キャッピング膜３８および第２キャッピング膜３９をエッチングして第４開口部ＯＰ４をオープンさせることができる。次いで、第４開口部ＯＰ４の底面に形成された第１キャッピング膜３８をエッチングして第１コンタクトプラグ３６Ａを露出させることができる。これにより、第４開口部ＯＰ４内に第２キャッピングパターン３８Ｂが形成される。
【0071】
図３Ｍを参照すれば、第４開口部ＯＰ４内に第２コンタクトプラグ３６Ｂを形成することができる。第２コンタクトプラグ３６Ｂは、第１コンタクトプラグ３６Ａ上に形成されて第１コンタクトプラグ３６Ａと電気的に連結可能である。第２コンタクトプラグ３６Ｂは、タングステン、金属などの導電物質を含むことができる。
【0072】
図３Ｎを参照すれば、第１物質膜３３Ａを第３物質膜３３Ｃに代替可能である。第１物質膜３３Ａが犠牲物質を含み、第２物質膜３３Ｂが絶縁物質を含む場合、第１物質膜３３Ａを導電膜に代替可能である。例えば、積層物３３を貫通するスリット（図示せず）を形成し、スリットを介して第１物質膜３３Ａを除去することができる。この時、スリット周辺の第１物質膜３３Ａが除去され、支持台３７によって保護された第１物質膜３３Ａは残留できる。次いで、第１物質膜３３Ａが除去された領域に導電膜を形成することができる。導電膜は、ポリシリコン、タングステン、モリブデンなどの導電物質を含むことができる。
【0073】
次いで、本図面には示さないが、３２Ｃ、３２Ｄ、３２Ｅが第３ソース膜に代替されてもよい。この場合、第３ソース膜が３２Ａ、３２Ｂと共にソース構造を構成することができる。
【0074】
前述のような製造方法によれば、第２スペーサ３５が第１スペーサ３４を取り囲むように形成されるので、第１コンタクトプラグ３６Ａとソース構造３２との間の距離を十分に確保することができる。したがって、第１コンタクトプラグ３６Ａとソース構造３２との間にブリッジが発生するのを防止したり、緩和したり、最小化したり、減少させることができる。
【0075】
また、第２スペーサ３５が形成されることにより、第２コンタクトプラグ３６Ｂと第１コンタクトプラグ３６Ａとの整列マージン（ｍａｒｇｉｎ）を確保することができる。したがって、第２コンタクトプラグ３６Ｂを形成する時、第１コンタクトプラグ３６Ａと誤整列されてもソース構造３２と電気的に連結されない。
【0076】
【0077】
図４Ａを参照すれば、ソース構造４２を形成することができる。例えば、第１ソース膜４２Ａ、第１保護膜４２Ｄ、ソース犠牲膜４２Ｃ、第２保護膜４２Ｅ、および第２ソース膜４２Ｂを順に積層してソース構造４２を形成することができる。
【0078】
次いで、ソース構造４２を一部貫通する第１トレンチＴ１を形成することができる。例えば、第２ソース膜４２Ｂ、第２保護膜４２Ｅ、およびソース犠牲膜４２Ｃをエッチングして第１トレンチＴ１を形成することができる。第１トレンチＴ１は、第１保護膜４２Ｄを露出させるか、第１保護膜４２Ｄを貫通して第１ソース膜４２Ａを露出させることができる。
【0079】
次いで、第１トレンチＴ１内に第２スペーサ膜４５Ａを形成することができる。第２スペーサ膜４５Ａは、ソース構造４２に対してエッチング選択比が大きい物質を含むことができる。ここで、第２スペーサ膜４５Ａは、窒化物、酸化物などの絶縁物質を含むことができる。
【0080】
図４Ｂを参照すれば、第２スペーサ膜４５Ａおよびソース構造４２を貫通する第１開口部ＯＰ１を形成することができる。例えば、第２スペーサ膜４５Ａおよび第１ソース膜４２Ａをエッチングして第１開口部ＯＰ１を形成することができる。第１開口部ＯＰ１は、第１スペーサまたは第１コンタクトプラグが形成される領域を定義するためのものであってもよい。第１開口部ＯＰ１は、上部と下部とが均一な幅を有するか、異なる幅を有することができる。例えば、上部が下部に比べて広い幅を有してもよい。
【0081】
第１開口部ＯＰ１を形成する時、第２スペーサ４５が定義される。第２スペーサ膜４５Ａのうちエッチングされずに残留した部分が第２スペーサ４５になる。第２スペーサ４５の内壁の形状は、第１開口部ＯＰ１の形状を反映することができる。第１開口部ＯＰ１が垂直プロファイルを有すると、第２スペーサ４５の内壁も垂直であり得る。第１開口部ＯＰ１がテーパ形状を有すると、第２スペーサ４５の内壁が傾斜面を含むことができる。第２スペーサ４５は、均一な幅を有するか、領域によって異なる幅を有することができる。
【0082】
図４Ｃを参照すれば、第１開口部ＯＰ１内に第１スペーサ膜４４Ａを形成することができる。第１スペーサ膜４４Ａは、第２スペーサ４５の内面に沿ってコンフォーマルに形成される。第１スペーサ膜４４Ａは、酸化物、窒化物などの絶縁物質を含むことができる。
【0083】
図４Ｄを参照すれば、第１スペーサ膜４４Ａをエッチングして第１スペーサ４４を形成することができる。例えば、第１スペーサ膜４４Ａを全面エッチングして第１スペーサ４４を形成することができる。第１スペーサ４４は、均一な幅を有するか、領域によって異なる幅を有することができる。第１スペーサ４４は、傾斜した内壁または傾斜した外壁を含むことができる。
【0084】
次いで、第１開口部ＯＰ１内に第１コンタクトプラグ４６Ａを形成することができる。第１スペーサ４４内に第１コンタクトプラグ４６Ａを形成することができる。第１コンタクトプラグ４６Ａは、タングステン、金属などの導電物質を含むことができる。
【0085】
図４Ｅを参照すれば、ソース構造４２上に積層物４３を形成することができる。積層物４３は、交互に積層された第１物質膜４３Ａおよび第２物質膜４３Ｂを含むことができる。第１物質膜４３Ａは、第２物質膜４３Ｂに対してエッチング選択比が大きい物質を含むことができる。一例として、第１物質膜４３Ａが窒化物などの犠牲物質を含むことができ、第２物質膜４３Ｂが酸化物などの絶縁物質を含むことができる。他の例として、第１物質膜４３Ａがポリシリコン、タングステン、モリブデンなどの導電物質を含むことができ、第２物質膜４３Ｂが酸化物などの絶縁物質を含むことができる。
【0086】
次いで、積層物４３を貫通し、第１コンタクトプラグ４６Ａに連結される第２コンタクトプラグ４６Ｂを形成することができる。積層物４３を貫通し、第１コンタクトプラグ４６Ａを露出させる開口部を形成した後、開口部内に第２コンタクトプラグ４６Ｂを形成することができる。第２コンタクトプラグ４６Ｂを形成する前に、開口部内に絶縁スペーサ４８Ｂを形成することができる。次いで、本図面には示さないが、支持台などを形成するための追加の工程が行われる。
【0087】
前述のような製造方法によれば、第１スペーサ４４を取り囲む第２スペーサを形成することにより、第１スペーサ４４の厚さを補完することができる。別のマスクパターンなしに第１スペーサ４４を形成することができる。また、第１トレンチＴ１内に、犠牲膜ではない、第２スペーサ膜４５Ａを形成してもよく、図３Ｊおよび図３Ｋを参照して説明した犠牲膜代替工程を省略可能である。
【0088】
以上、添付した図面を参照して、本発明の技術的思想による実施例を説明したが、これは本発明の概念による実施例を説明するためのものに過ぎず、本発明は上記の実施例に限定されない。特許請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で、本発明の属する技術分野における通常の知識を有する者によって実施例に対する多様な形態の置換、変形および変更が可能であり、これも本発明の範囲に属する。
【符号の説明】
【0089】
１：チャネル構造
２：メモリ膜
３：チャネル膜
４：絶縁コア
５：ソースコンタクト構造
６：導電膜
７：絶縁スペーサ
８：基板
１２、２２、３２、４２：ソース構造
１２Ａ、２２Ａ、３２Ａ、４２Ａ：第１ソース膜
１２Ｂ、２２Ｂ、３２Ｂ、４２Ｂ：第２ソース膜
１２Ｃ、２２Ｃ、３２Ｃ、４２Ｃ：ソース犠牲膜
１２Ｄ、３２Ｄ、４２Ｄ：第１保護膜
１２Ｅ、３２Ｅ、４２Ｅ：第２保護膜
１２Ｆ、２２Ｆ：第３ソース膜
１３、２３、３３、４３：積層物
１３Ａ、３３Ａ、４３Ａ：犠牲膜
１３Ｂ、２３Ｂ、３３Ｂ、４３Ｂ：絶縁膜
１３Ｃ、２３Ｃ、３３Ｃ：導電膜
１４、１４Ａ、２４、３４、４４：第１スペーサ
１４＿Ｐ１、１４Ａ＿Ｐ１、１６Ａ＿Ｐ１：第１部分
１４＿Ｐ２、１４Ａ＿Ｐ２、１６Ａ＿Ｐ２：第２部分
１４＿Ｗ１、１６Ａ＿Ｗ１：第１幅
１４＿Ｗ２、１６Ａ＿Ｗ２：第２幅
１５、１５Ａ、２５、３５、４５：第２スペーサ
１６、２６、３６、４６：コンタクトプラグ
１６Ａ、２６Ａ、３６Ａ、４６Ａ：第１コンタクトプラグ
１６Ｂ、２６Ｂ、３６Ｂ、４６Ｂ：第２コンタクトプラグ
１７、１７Ａ、２７、３７：支持台
１８、２８：第３スペーサ
２０：トランジスタ
２０Ａ：第１ジャンクション
２０Ｂ：第２ジャンクション
２０Ｃ：ゲート絶縁膜
２０Ｄ：ゲート電極
２１：インターコネクション構造
２１Ａ：コンタクトプラグ
２１Ｂ：配線
２１Ｃ：連結パッド
３４Ａ、４４Ａ：第１スペーサ膜
３５Ａ：犠牲膜
３８：第１キャッピング膜
３８Ａ：第１キャッピングパターン
３８Ｂ：第２キャッピングパターン
３９：第２キャッピング膜
４５Ａ：第２スペーサ膜
４８Ｂ：絶縁スペーサ
Ｄ：距離
ＩＬ１：第１絶縁膜
ＩＬ２：第２絶縁膜
ＩＳＯ：素子分離膜
ＤＣＩ：ディスチャージ不純物領域
ＤＣＣ：導電性コンタクトプラグ
Ｔ１：第１トレンチ
ＯＰ１：第１開口部
ＯＰ２：第２開口部
ＯＰ３：第３開口部
ＯＰ４：第４開口部
２：メモリ膜
３：チャネル膜
４：絶縁コア
５：ソースコンタクト構造
６：導電膜
７：絶縁スペーサ
８：基板
１２、２２、３２、４２：ソース構造
１２Ａ、２２Ａ、３２Ａ、４２Ａ：第１ソース膜
１２Ｂ、２２Ｂ、３２Ｂ、４２Ｂ：第２ソース膜
１２Ｃ、２２Ｃ、３２Ｃ、４２Ｃ：ソース犠牲膜
１２Ｄ、３２Ｄ、４２Ｄ：第１保護膜
１２Ｅ、３２Ｅ、４２Ｅ：第２保護膜
１２Ｆ、２２Ｆ：第３ソース膜
１３、２３、３３、４３：積層物
１３Ａ、３３Ａ、４３Ａ：犠牲膜
１３Ｂ、２３Ｂ、３３Ｂ、４３Ｂ：絶縁膜
１３Ｃ、２３Ｃ、３３Ｃ：導電膜
１４、１４Ａ、２４、３４、４４：第１スペーサ
１４＿Ｐ１、１４Ａ＿Ｐ１、１６Ａ＿Ｐ１：第１部分
１４＿Ｐ２、１４Ａ＿Ｐ２、１６Ａ＿Ｐ２：第２部分
１４＿Ｗ１、１６Ａ＿Ｗ１：第１幅
１４＿Ｗ２、１６Ａ＿Ｗ２：第２幅
１５、１５Ａ、２５、３５、４５：第２スペーサ
１６、２６、３６、４６：コンタクトプラグ
１６Ａ、２６Ａ、３６Ａ、４６Ａ：第１コンタクトプラグ
１６Ｂ、２６Ｂ、３６Ｂ、４６Ｂ：第２コンタクトプラグ
１７、１７Ａ、２７、３７：支持台
１８、２８：第３スペーサ
２０：トランジスタ
２０Ａ：第１ジャンクション
２０Ｂ：第２ジャンクション
２０Ｃ：ゲート絶縁膜
２０Ｄ：ゲート電極
２１：インターコネクション構造
２１Ａ：コンタクトプラグ
２１Ｂ：配線
２１Ｃ：連結パッド
３４Ａ、４４Ａ：第１スペーサ膜
３５Ａ：犠牲膜
３８：第１キャッピング膜
３８Ａ：第１キャッピングパターン
３８Ｂ：第２キャッピングパターン
３９：第２キャッピング膜
４５Ａ：第２スペーサ膜
４８Ｂ：絶縁スペーサ
Ｄ：距離
ＩＬ１：第１絶縁膜
ＩＬ２：第２絶縁膜
ＩＳＯ：素子分離膜
ＤＣＩ：ディスチャージ不純物領域
ＤＣＣ：導電性コンタクトプラグ
Ｔ１：第１トレンチ
ＯＰ１：第１開口部
ＯＰ２：第２開口部
ＯＰ３：第３開口部
ＯＰ４：第４開口部
【図1A】
【図1B】
【図1C】
【図1D】
【図2A】
【図2B】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図3J】
【図3K】
【図3L】
【図3M】
【図3N】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】