特開 2023-174033 立体配線を用いた回路及びその作製方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023174033

(43)【公開日】2023-12-07

(54)【発明の名称】立体配線を用いた回路及びその作製方法

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20231130BHJP

   G09F 9/30 20060101ALI20231130BHJP

   G09F 9/00 20060101ALI20231130BHJP

   H01L 21/768 20060101ALI20231130BHJP

   H01L 29/786 20060101ALI20231130BHJP

   H01L 21/336 20060101ALI20231130BHJP

【ＦＩ】

H01L21/88 J

G09F9/30 336

G09F9/00 338

H01L21/90 B

H01L29/78 612C

H01L29/78 626C

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022086641

(22)【出願日】2022-05-27

(71)【出願人】

【識別番号】000004352

【氏名又は名称】日本放送協会

(74)【代理人】

【識別番号】100121119

【弁理士】

【氏名又は名称】花村 泰伸

(72)【発明者】

【氏名】辻 博史

(72)【発明者】

【氏名】宮川 幹司

(72)【発明者】

【氏名】中田 充

【テーマコード（参考）】

5C094

5F033

5F110

5G435

【Ｆターム（参考）】

5C094AA25

5C094AA32

5C094BA03

5C094BA25

5C094CA19

5C094DB01

5C094DB10

5C094EB01

5C094FA01

5C094FA02

5C094FB02

5C094FB12

5C094JA08

5F033HH08

5F033HH13

5F033HH20

5F033MM30

5F033PP15

5F033XX09

5F110AA03

5F110AA26

5F110CC07

5F110DD02

5F110DD12

5F110DD14

5F110DD17

5F110DD21

5F110DD24

5F110EE02

5F110EE03

5F110EE06

5F110FF02

5F110FF28

5F110GG01

5F110GG25

5F110GG43

5F110GG58

5F110HK02

5F110HK03

5F110HK06

5F110HK22

5F110HK33

5F110HM05

5F110HM17

5F110NN02

5F110NN27

5F110NN36

5F110NN40

5F110NN71

5F110QQ16

5F110QQ19

5G435AA16

5G435AA17

5G435BB04

5G435CC09

5G435HH12

5G435KK05

(57)【要約】

【課題】フィルム基板の表面側配線と立体配線との間で、電気的な接続不良の発生及びコンタクト抵抗の増加を抑制する。
【解決手段】フィルム基板１０１の裏面側配線である裏面電極１１０と表面側配線である信号線１０、走査線５３、グランド線５４及び電源線５５とを接続する立体配線６３を用いて、フィルム基板１０１の表面側に形成されたスイッチング用ＴＦＴ５０、ドライビング用ＴＦＴ５１及び発光素子５７を駆動する画素回路１において、信号線１０の途中に、立体配線６３を接続するための電極であって、信号線１０の幅を部分的に広げるコンタクト電極１１を形成する。これにより、信号線１０に備えたコンタクト電極１１において、信号線１０の幅を、立体配線６３が形成された貫通孔６２の幅よりも部分的に広げることができる。
【選択図】図２

【特許請求の範囲】

【請求項1】

立体配線を用いて、フィルム基板に形成されたＴＦＴを駆動する回路において、
前記フィルム基板の表面側に形成された表面側配線と、
前記フィルム基板の裏面側に形成された裏面側配線と、
前記フィルム基板の裏面側から表面側へ通された貫通孔に形成され、前記表面側配線及び前記裏面側配線を接続するための前記立体配線と、
前記フィルム基板の表面側に形成され、前記裏面側配線から前記立体配線を介して前記表面側配線により前記フィルム基板の裏面側から駆動する前記ＴＦＴと、を備え、
前記表面側配線は、当該表面側配線の幅を部分的に広げたコンタクト電極を備え、当該コンタクト電極には、前記貫通孔に形成された前記立体配線が接続されていることを特徴とする回路。

【請求項2】

請求項１に記載の回路において、
前記コンタクト電極の幅を、前記貫通孔の幅以上の所定値とする、ことを特徴とする回路。

【請求項3】

請求項２に記載の回路において、
前記コンタクト電極の幅を、１０μｍ以上の所定値とする、ことを特徴とする回路。

【請求項4】

請求項１に記載の回路において、
前記コンタクト電極は、モリブデンを含む金属積層膜で形成されている、ことを特徴とする回路。

【請求項5】

請求項１に記載の回路において、
前記表面側配線は、前記コンタクト電極と同じ材料にて一体的に形成されている、ことを特徴とする回路。

【請求項6】

請求項１に記載の回路において、
前記表面側配線を、信号線、走査線、電源線及びグランド線とし、
前記表面側配線のうちの前記信号線は、前記コンタクト電極を備えている、ことを特徴とする回路。

【請求項7】

フィルム基板に形成されたＴＦＴを立体配線により駆動する回路の作製方法において、
前記フィルム基板の表面側に、下地膜を形成する第１工程と、
前記下地膜上に金属積層膜を形成し、前記ＴＦＴのゲート電極、走査線、グランド線及び電源線を形成する第２工程と、
前記下地膜、前記ＴＦＴのゲート電極、前記走査線、前記グランド線及び前記電源線の表面側に絶縁膜を形成する第３工程と、
前記絶縁膜上に半導体層を製膜する第４工程と、
前記絶縁膜及び前記半導体層の表面側に金属積層膜を形成し、前記ＴＦＴのソース電極及びドレイン電極、並びに信号線を形成する第５工程と、
前記絶縁膜、前記半導体層、前記ＴＦＴのソース電極及びドレイン電極、並びに前記信号線の表面側に保護膜を形成する第６工程と、
前記フィルム基板の裏面側に、平坦化層を形成する第７工程と、
前記フィルム基板の裏面側から表面側へ通した貫通孔を形成する第８工程と、
前記貫通孔に前記立体配線を形成し、前記立体配線を介して、前記ＴＦＴのゲート電極、ソース電極及びドレイン電極、前記走査線、前記グランド線、前記電源線、並びに前記信号線に接続するための裏面配線を形成する第９工程と、を有し、
前記第５工程は、
前記信号線を形成する際に、当該信号線の幅を部分的に広げたコンタクト電極を形成し、
前記第９工程により、前記コンタクト電極に、前記貫通孔に形成された前記立体配線が接続される、ことを特徴とする作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、立体配線を用いてＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を駆動する回路及びその作製方法に関する。

【背景技術】

【0002】

従来、複数のパネルユニットを並べることで構成されるタイリングディスプレイが知られている（例えば非特許文献１，２を参照）。タイリングディスプレイは、様々なサイズ、形状及びアスペクト比を実現可能な利点を有している。

【0003】

しかしながら、一般的なパネルユニットの場合、その周縁部に信号配線等を形成する必要があり、周縁部に設ける額縁（ベゼル）を無くすことが困難である。そのため、パネルユニットを並べてタイリングし、タイリングディスプレイを構成した場合、ベゼルによりパネルユニット間の継ぎ目が目立ってしまうという問題がある。

【0004】

この問題を解決するために、貫通孔を通した立体配線を用いて、信号配線等をパネルユニットの裏面側に取り出す構造が想定される。この構造により、パネルユニットの周縁部に信号配線等を形成する必要がなくなり、ベゼルレスのパネルユニットを実現することができ、継ぎ目のない、目立たないタイリングが可能となる。

【0005】

このようなベゼルレスのパネルユニットを実現するための要素技術として、極薄ポリイミド（ＰＩ）フィルム基板を用い、フィルム基板の裏面側から貫通孔を通した立体配線により駆動可能なＴＦＴ（立体配線ＴＦＴ）が開発されている（例えば非特許文献３を参照）。

【0006】

図６は、従来の立体配線により駆動可能なＴＦＴを含む回路の断面構造を示す概略図である。この回路１００は、フィルム基板１０１の表面側に下地膜１０５、絶縁膜１０４及び保護膜１０２等が形成され、裏面側に平坦化層１０６等が形成された積層構造をなしている。

【0007】

また、この回路１００には、下地膜１０５の上方にゲート電極１０７が形成され、絶縁膜１０４及び半導体層１０３の上方にソース電極１０８及びドレイン電極１０９が形成され、平坦化層１０６の下方に裏面電極１１０－１，１１０－２，１１０－３が形成されている。

【0008】

また、この回路１００には、絶縁膜１０４、下地膜１０５、フィルム基板１０１及び平坦化層１０６を通す（貫通する）貫通孔１１１－１，１１１－３、及び、下地膜１０５、フィルム基板１０１及び平坦化層１０６を通す貫通孔１１１－２が設けられている。

【0009】

貫通孔１１１－１内には、ドレイン電極１０９と裏面電極１１０－１とを電気的に接続するための立体配線１１２－１が形成され、貫通孔１１１－２内には、ゲート電極１０７と裏面電極１１０－２とを電気的に接続するための立体配線１１２－２が形成され、貫通孔１１１－３には、ソース電極１０８と裏面電極１１０－３とを電気的に接続するための立体配線１１２－３が形成されている。

【0010】

裏面電極１１０－１，１１０－２，１１０－３を総称して裏面電極１１０とし、貫通孔１１１－１，１１１－２，１１１－３を総称して貫通孔１１１とし、立体配線１１２－１，１１２－２，１１２－３を総称して立体配線１１２とする。

【0011】

図７は、従来の画素回路を構成する各素子の配置を示す図であり、図６に示した回路１００を、発光素子を駆動するための画素回路に適用した場合の、フィルム基板１０１の表面側から見た各素子の配置を示している。

【0012】

この画素回路１００’は、３個の発光素子５７を備えており、３個の発光素子５７のそれぞれに対応して、スイッチング用ＴＦＴ５０、ドライビング用ＴＦＴ５１、保持容量５２及び信号線５６等が形成されており、３個の発光素子５７に共通の走査線５３及びグランド線５４等が形成されている。また、保持容量５２、ドライビング用ＴＦＴ５１及び発光素子５７等の電極には、ビア６０が形成されている。

【0013】

図６及び図７を参照して、画素回路１００’において、立体配線１１２を用いてフィルム基板１０１の表面側に形成されたスイッチング用ＴＦＴ５０及びドライビング用ＴＦＴ５１（図６の点線の枠に示すＴＦＴに対応）並びに発光素子５７を駆動するためには、フィルム基板１０１の裏面側から表面側へ貫通した貫通孔１１１に形成された立体配線１１２により、走査線５３、グランド線５４、電源線５５及び信号線５６と、これらのそれぞれに対応する裏面電極１１０とを電気的に接続する必要がある。

【0014】

ここで、走査線５３、グランド線５４、電源線５５及び信号線５６は、フィルム基板１０１の表面側に形成された表面側配線であり、裏面電極１１０は、フィルム基板１０１の裏面側に形成された裏面側配線である。

【先行技術文献】

【非特許文献】

【0015】

【非特許文献1】D.Nakamura et al., SID 2015 DIGEST, pp.1031-1034 (2015)

【非特許文献2】G.Biwa et al., SID 2019 DIGEST, pp.121-124 (2019)

【非特許文献3】H.Tsuji et al., Proceedings of the 28th International Display Workshops (IDW '21), p.143 (2021)

【発明の概要】

【発明が解決しようとする課題】

【0016】

前述のとおり、図７に示した画素回路１００’において、スイッチング用ＴＦＴ５０、ドライビング用ＴＦＴ５１及び発光素子５７をフィルム基板１０１の裏面側から駆動するためには、図６に示した貫通孔１１１に形成された立体配線１１２により、表面側配線と裏面側配線とを電気的に接続する必要がある。

【0017】

ここで、図７に示した画素回路１００’を複数用いてディスプレイを構成する場合、ディスプレイの解像度が高くなると、１画素あたりの面積が小さくなってしまう。これに伴い、１画素あたりの面積を小さくするためには、画素回路１００’中の走査線５３、グランド線５４、電源線５５及び信号線５６の幅を狭くする必要がある。

【0018】

しかしながら、これらの配線の幅を狭くすると、これらの配線と立体配線１１２との間で、電気的な接続不良が発生し、コンタクト抵抗が増加するという問題が生じる。特に、信号線５６の幅は、走査線５３、グランド線５４及び電源線５５の配線よりも狭くなるため、この問題が生じやすい。

【0019】

図８は、図７に示した従来の画素回路１００’における信号線５６の幅及び貫通孔１１１の幅を説明する図である。貫通孔１１１の幅（直径）は、ディスプレイの解像度に依らず一定（一般的には１０μｍ以下）であり、ここでは１０μｍとする。

【0020】

（１）は、信号線５６－１の幅が貫通孔１１１の直径以上の場合の例を示している。（２）は、ディスプレイの解像度が高くなるに伴い、（１）に示した信号線５６－１の配線幅が狭くなった場合、すなわち、信号線５６－２の幅が貫通孔１１１の直径よりも狭い場合の例を示している。

【0021】

（２）に示すように、信号線５６－２の幅が貫通孔１１１の直径よりも狭い場合には、信号線５６－２と、貫通孔１１１に形成された立体配線１１２との間で、電気的な接続不良が発生し、コンタクト抵抗が増加するという問題が生じる。

【0022】

そこで、本発明は前記課題を解決するためになされたものであり、その目的は、フィルム基板の表面側配線と立体配線との間で、電気的な接続不良の発生及びコンタクト抵抗の増加を抑制可能な回路及びその作製方法を提供することにある。

【課題を解決するための手段】

【0023】

前記課題を解決するために、請求項１の回路は、立体配線を用いて、フィルム基板に形成されたＴＦＴを駆動する回路において、前記フィルム基板の表面側に形成された表面側配線と、前記フィルム基板の裏面側に形成された裏面側配線と、前記フィルム基板の裏面側から表面側へ通された貫通孔に形成され、前記表面側配線及び前記裏面側配線を接続するための前記立体配線と、前記フィルム基板の表面側に形成され、前記裏面側配線から前記立体配線を介して前記表面側配線により前記フィルム基板の裏面側から駆動する前記ＴＦＴと、を備え、前記表面側配線が、当該表面側配線の幅を部分的に広げたコンタクト電極を備え、当該コンタクト電極には、前記貫通孔に形成された前記立体配線が接続されていることを特徴とする。

【0024】

また、請求項２の回路は、請求項１に記載の回路において、前記コンタクト電極の幅を、前記貫通孔の幅以上の所定値とする、ことを特徴とする。

【0025】

また、請求項３の回路は、請求項２に記載の回路において、前記コンタクト電極の幅を、１０μｍ以上の所定値とする、ことを特徴とする。

【0026】

また、請求項４の回路は、請求項１に記載の回路において、前記コンタクト電極が、モリブデンを含む金属積層膜で形成されている、ことを特徴とする。

【0027】

また、請求項５の回路は、請求項１に記載の回路において、前記表面側配線が、前記コンタクト電極と同じ材料にて一体的に形成されている、ことを特徴とする。

【0028】

また、請求項６の回路は、請求項１に記載の回路において、前記表面側配線を、信号線、走査線、電源線及びグランド線とし、前記表面側配線のうちの前記信号線が、前記コンタクト電極を備えている、ことを特徴とする。

【0029】

さらに、請求項７の作製方法は、フィルム基板に形成されたＴＦＴを立体配線により駆動する回路の作製方法において、前記フィルム基板の表面側に、下地膜を形成する第１工程と、前記下地膜上に金属積層膜を形成し、前記ＴＦＴのゲート電極、走査線、グランド線及び電源線を形成する第２工程と、前記下地膜、前記ＴＦＴのゲート電極、前記走査線、前記グランド線及び前記電源線の表面側に絶縁膜を形成する第３工程と、前記絶縁膜上に半導体層を製膜する第４工程と、前記絶縁膜及び前記半導体層の表面側に金属積層膜を形成し、前記ＴＦＴのソース電極及びドレイン電極、並びに信号線を形成する第５工程と、前記絶縁膜、前記半導体層、前記ＴＦＴのソース電極及びドレイン電極、並びに前記信号線の表面側に保護膜を形成する第６工程と、前記フィルム基板の裏面側に、平坦化層を形成する第７工程と、前記フィルム基板の裏面側から表面側へ通した貫通孔を形成する第８工程と、前記貫通孔に前記立体配線を形成し、前記立体配線を介して、前記ＴＦＴのゲート電極、ソース電極及びドレイン電極、前記走査線、前記グランド線、前記電源線、並びに前記信号線に接続するための裏面配線を形成する第９工程と、を有し、前記第５工程が、前記信号線を形成する際に、当該信号線の幅を部分的に広げたコンタクト電極を形成し、前記第９工程により、前記コンタクト電極に、前記貫通孔に形成された前記立体配線が接続される、ことを特徴とする。

【発明の効果】

【0030】

以上のように、本発明によれば、フィルム基板の表面側配線と立体配線との間で、電気的な接続不良の発生及びコンタクト抵抗の増加を抑制することができる。

【図面の簡単な説明】

【0031】

【図1】（１）は、本発明の実施形態による画素回路におけるフィルム基板の表面側から見た場合の各素子の配置例を示す図である。（２）は、信号線に形成されたコンタクト電極の拡大図である。

【図2】（１）は、本発明の実施形態による画素回路におけるフィルム基板の裏面側から見た場合の各素子の配置例を示す図である。（２）は、本発明の実施形態による画素回路における信号線に形成されたコンタクト電極及び貫通孔の拡大図である。（３）は、従来の画素回路における信号線及び貫通孔の拡大図である。

【図3】本発明の実施形態による画素回路の作製工程例を説明する図である。

【図4】図３の続きを説明する図である。

【図5】画素回路の実施例における顕微鏡写真を示す図である。

【図6】従来の立体配線により駆動可能なＴＦＴを含む回路の断面構造を示す概略図である。

【図7】従来の画素回路を構成する各素子の配置を示す図である。

【図8】従来の画素回路における信号線の幅及び貫通孔の幅を説明する図である。

【発明を実施するための形態】

【0032】

以下、本発明を実施するための形態について図面を用いて詳細に説明する。本発明は、フィルム基板の表面側に形成されたＴＦＴを、表面側配線及び裏面側配線を接続する立体配線により駆動する回路において、表面側配線に、その幅を部分的に広げたコンタクト電極を備え、コンタクト電極には立体配線が接続されている、ことを特徴とする。

【0033】

これにより、表面側配線に備えたコンタクト電極において、表面側配線の幅を、立体配線が形成された貫通孔の幅よりも部分的に広げることができる。したがって、表面側配線と立体配線との間で、電気的な接続不良の発生及びコンタクト抵抗の増加を抑制することができる。

【0034】

〔画素回路の構成〕
まず、本発明の実施形態による画素回路の構成について説明する。図１（１）は、本発明の実施形態による画素回路におけるフィルム基板１０１の表面側から見た場合の各素子の配置例を示す図であり、フィルム基板１０１の表面側に形成される回路を示している。また、図１（２）は、信号線に形成されたコンタクト電極の拡大図である。

【0035】

尚、図１（１）には、本発明に関連する構成部のみを示しており、関連しない構成部は省略してある。後述する図２（１）についても同様である。

【0036】

この画素回路１は、図６に示した回路１００と同様に、フィルム基板１０１の表面側に下地膜１０５、絶縁膜１０４及び保護膜１０２等が形成され、裏面側に平坦化層１０６等が形成された積層構造をなしており、スイッチング用ＴＦＴ５０、ドライビング用ＴＦＴ５１、保持容量５２、表面側配線（走査線５３、グランド線５４、電源線５５及び信号線１０）、発光素子５７、裏面側配線（裏面電極１１０）、貫通孔６２に形成された立体配線６３等を備えて構成される。

【0037】

尚、図１（１）は、フィルム基板１０１の表面側から見た場合の各素子の配置例を示しているため、裏面側配線（裏面電極１１０）、貫通孔６２に形成された立体配線６３等は表れていない。

【0038】

画素回路１は、フィルム基板１０１の表面側に、３個の発光素子（本例ではＬＥＤ）５７を備えており、３個の発光素子５７のそれぞれに対応して、図６に示したＴＦＴ（点線の枠）に対応するスイッチング用ＴＦＴ５０及びドライビング用ＴＦＴ５１を備えると共に、保持容量５２及び信号線１０が形成されている。また、画素回路１は、３個の発光素子５７に共通の走査線５３、グランド線５４及び電源線５５が形成されている。

【0039】

スイッチング用ＴＦＴ５０及びドライビング用ＴＦＴ５１の中央の四角は、半導体層１０３を示している。信号線１０は、スイッチング用ＴＦＴ５０のソース電極１０８に接続されており、走査線５３は、スイッチング用ＴＦＴ５０のゲート電極１０７を兼ねている。

【0040】

また、保持容量５２、ドライビング用ＴＦＴ５１及び発光素子５７の電極には、ビア６０が形成されている。ドライビング用ＴＦＴ５１のビア６０により、グランド線５４とドライビング用ＴＦＴ５１の電極とが電気的に接続され、発光素子５７のビア６０により、電源線５５と発光素子５７の電極とが電気的に接続される。

【0041】

ここで、画素回路１において、フィルム基板１０１の表面側に備えたスイッチング用ＴＦＴ５０及びドライビング用ＴＦＴ５１並びに発光素子５７を駆動するために、フィルム基板１０１の裏面側から表面側へ貫通した貫通孔６２に形成された立体配線６３（後述する図２を参照）により、表面側配線と裏面側配線とが電気的に接続される。

【0042】

また、画素回路１において、帯状の信号線１０における長手方向の途中の所定箇所に、コンタクト電極１１が一体的に形成されている。つまり、信号線１０は、コンタクト電極１１を備えている。また、図１（２）に示すように、コンタクト電極１１は、信号線１０の幅を部分的に広げた凸部６１を有している。コンタクト電極１１は、図示していない立体配線６３用の電極である。

【0043】

尚、図１（１）には示していないが、画素回路１に用いるフィルム基板１０１は、例えばポリイミド（ＰＩ）基板であり、用途等に応じた様々な樹脂（プラスティック）製の基板を用いることができる。

【0044】

図２（１）は、図１に示した本発明の実施形態による画素回路１におけるフィルム基板１０１の裏面側から見た場合の各素子の配置例を示す図であり、フィルム基板１０１の裏面側に形成される回路を示している。また、図２（２）は、本発明の実施形態による画素回路１における信号線１０に形成されたコンタクト電極１１及び貫通孔６２の拡大図であり、図２（３）は、図７に示した従来の画素回路１００’における信号線５６及び貫通孔１１１の拡大図である。

【0045】

尚、図２（１）に示す配置例は、フィルム基板１０１の裏面側から見た場合を示しているため、各素子は、図１（１）に示した配置例に対して左右逆となっている。また、フィルム基板１０１の裏面側に形成された裏面電極１１０（図６を参照）は省略してある。裏面電極１１０には、貫通孔６２に形成された立体配線６３が接続されている。

【0046】

画素回路１において、信号線１０は、その幅を部分的に広げたコンタクト電極１１を備えている。コンタクト電極１１は、帯状の信号線１０における長手方向の途中の所定箇所に、信号線１０と一体的に形成されている。図２（２）に示すように、コンタクト電極１１は、信号線１０の幅を部分的に広げた凸部６１を有しており、貫通孔６２に形成された立体配線６３が接続されている。

【0047】

図２（３）に示す従来技術においては、信号線５６の幅は貫通孔１１１の幅よりも狭い。これに対し、図２（２）に示した本発明の実施形態においては、コンタクト電極１１における信号線１０の幅は貫通孔６２の幅以上である。

【0048】

また、信号線１０と同様に、帯状の走査線５３、グランド線５４及び電源線５５には、貫通孔６２に形成された立体配線６３が接続されている。

【0049】

これにより、フィルム基板１０１の表面側に備えた信号線１０、走査線５３、グランド線５４及び電源線５５と、フィルム基板１０１の裏面側に備えた裏面電極１１０（図示していない）とが、貫通孔６２に形成された立体配線６３により電気的に接続される。そして、フィルム基板１０１の表面側に備えたスイッチング用ＴＦＴ５０、ドライビング用ＴＦＴ５１及び発光素子５７を駆動することができる。

【0050】

〔画素回路１の作製方法〕
次に、本発明の実施形態による画素回路１の作製方法について説明する。図３は、図１及び図２に示した本発明の実施形態による画素回路１の作製工程例を説明する図であり、図４は、図３の続きを説明する図である。

【0051】

まず、第１のガラス基板（第１ガラス基板）に厚さ１０μｍのＰＩのフィルム基板１０１を形成し、フィルム基板１０１の上に（フィルム基板１０１の表面側に）、下地膜１０５として厚さ５０ｎｍの窒化シリコン膜をスパッタリングにより形成する（工程Ｐ３０１）。

【0052】

次に、下地膜１０５の上に（表面側に）、モリブデン合金及びアルミニウムで構成される厚さ１４０ｎｍの金属積層膜をスパッタリングにより形成する。そして、スイッチング用ＴＦＴ５０のゲート電極１０７、ドライビング用ＴＦＴ５１のゲート電極１０７、走査線５３、グランド線５４及び電源線５５をフォトリソグラフィープロセスにより形成する（工程Ｐ３０２）。

【0053】

次に、下地膜１０５、スイッチング用ＴＦＴ５０のゲート電極１０７、ドライビング用ＴＦＴ５１のゲート電極１０７、走査線５３、グランド線５４及び電源線５５の上に（表面側）に、酸化シリコン膜で構成される厚さ２００ｎｍの絶縁膜１０４をスパッタ装置により形成する（工程Ｐ３０３）。

【0054】

次に、絶縁膜１０４の上に、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ（ITZO）で構成される厚さ３０ｎｍの半導体層（活性層）１０３をスパッタ装置により成膜し、フォトリソグラフィープロセスによりパターン形成する（工程Ｐ３０４）。

【0055】

次に、ホットプレートを用いて、大気中で３００℃及び１時間の熱処理を実施し（工程Ｐ３０５）、ビア６０をドライエッチングにより形成する（工程Ｐ３０６）。

【0056】

次に、絶縁膜１０４及び半導体層１０３の上（表面側）に、金、モリブデン合金及びアルミニウムで構成される厚さ１７０ｎｍの金属積層膜をスパッタリングにより形成する。そして、スイッチング用ＴＦＴ５０のソース電極１０８及びドレイン電極１０９、ドライビング用ＴＦＴ５１のソース電極１０８及びドレイン電極１０９、信号線１０（コンタクト電極１１を含む）、並びに発光素子５７用のコンタクト電極をフォトリソグラフィープロセスにより形成する（工程Ｐ４０１）。

【0057】

ここで、工程Ｐ４０１により、コンタクト電極１１は信号線１０の一部として、信号線１０と同時にかつ一体的に形成される。

【0058】

次に、絶縁膜１０４、半導体層１０３、スイッチング用ＴＦＴ５０のソース電極１０８及びドレイン電極１０９、ドライビング用ＴＦＴ５１のソース電極１０８及びドレイン電極１０９、信号線１０、並びに発光素子５７用のコンタクト電極の上（表面側）に、塗布成膜可能な有機膜を用いて保護膜１０２を形成する。そして、大気中で１５０℃及び１時間の熱処理を実施する（工程Ｐ４０２）。

【0059】

次に、保護膜１０２の上に、接着層（フィックスフィルム）を用いて第２のガラス基板（第２ガラス基板）を貼り付ける（工程Ｐ４０３）。その後、第１ガラス基板をレーザーリフトオフにより剥離する（工程Ｐ４０４）。

【0060】

次に、工程Ｐ４０４にて第１ガラス基板を剥離した後、フィルム基板１０１の裏面側に、塗布成膜可能な有機膜を用いて平坦化層１０６を形成し、大気中で１５０℃及び１時間の熱処理を実施する（工程Ｐ４０５）。

【0061】

次に、貫通孔６２をドライエッチングにより形成し（工程Ｐ４０６）、モリブデン合金で構成される立体配線６３及び裏面配線（裏面電極１１０）を形成する（工程Ｐ４０７）。

【0062】

最後に、第２ガラス基板及び接着層（フィックスフィルム）を剥離する（工程Ｐ４０８）。

【0063】

これにより、立体配線６３を用いた画素回路１を作製することができる。尚、工程Ｐ４０６において、貫通孔６２は、ドライエッチングの他に、ウェットエッチング、レーザー穴開け加工等により形成するようにしてもよい。

【0064】

〔実施例〕
次に、図１及び図２に示した画素回路１の実施例について説明する。図５は、図１に示した画素回路１の実施例における顕微鏡写真を示す図である。

【0065】

この顕微鏡写真は、厚さ１０μｍのＰＩのフィルム基板１０１上に作製された画素回路１において、図１に示したように、フィルム基板１０１の表面側から見た場合の配置例に対応している。尚、発光素子５７を含む周辺箇所は、顕微鏡写真の一部ではなく省略してある。

【0066】

フィルム基板１０１の表面側に形成された信号線１０は、上から下へ向けて、厚さ３０ｎｍの金、厚さ２０ｎｍのモリブデン合金、厚さ１００ｎｍのアルミニウム及び厚さ２０ｎｍのモリブデン合金の順で積層された４層構造の積層膜で構成される。

【0067】

信号線１０の幅（コンタクト電極１１以外の箇所の幅）は約６μｍであり、一般的な貫通孔６２の幅である１０μｍに比べて狭くなっている。

【0068】

また、信号線１０における長手方向の途中の所定箇所に、約１７μｍの幅のコンタクト電極１１が形成されている。

【0069】

これにより、コンタクト電極１１の箇所において、信号線１０の幅を貫通孔６２の幅よりも十分に広げることができる。このため、信号線１０と貫通孔６２に形成された立体配線６３との間で電気的な接続不良が発生するという問題、及びコンタクト抵抗が増加するという問題を解決することができる。

【0070】

したがって、立体配線６３により、フィルム基板１０１の表面側の信号線１０と、フィルム基板１０１の裏面側の裏面電極１１０とを、電気的に確実に接続することができる。

【0071】

尚、信号線１０に備えたコンタクト電極１１の幅は、電気的な接続不良の発生及びコンタクト抵抗の増加を抑制するために、貫通孔６２の幅以上の値であることが必要であり、貫通孔６２の幅を１０μｍとすると、好ましくは１０μｍ以上の値である。

【0072】

以上のように、本発明の実施形態の画素回路１によれば、フィルム基板１０１の裏面側配線である裏面電極１１０と表面側配線である信号線１０、走査線５３、グランド線５４及び電源線５５とを接続する立体配線６３を用いて、フィルム基板１０１の表面側に形成されたスイッチング用ＴＦＴ５０、ドライビング用ＴＦＴ５１及び発光素子５７を駆動する画素回路１において、信号線１０の途中に、立体配線６３を接続するための電極であって、信号線１０の幅を部分的に広げるコンタクト電極１１を形成するようにした。

【0073】

これにより、信号線１０に備えたコンタクト電極１１において、信号線１０の幅を、立体配線６３が形成された貫通孔６２の幅よりも部分的に広げることができる。

【0074】

したがって、信号線１０と立体配線６３との間で、電気的な接続不良の発生及びコンタクト抵抗の増加を抑制することができる。

【0075】

また、フィルム基板１０１の表面側配線である信号線１０、走査線５３、グランド線５４及び電源線５５の全てにおいて、これらの幅を貫通孔６２の幅よりも広くすることができる。このため、立体配線６３により、フィルム基板１０１の表面側配線と裏面側配線とを電気的に確実に接続することができる。

【0076】

つまり、フィルム基板１０１の裏面側から、フィルム基板１０１の表面側に形成されたスイッチング用ＴＦＴ５０、ドライビング用ＴＦＴ５１及び発光素子５７を確実に駆動することができる。

【0077】

以上、実施形態を挙げて本発明を説明したが、本発明は前記実施形態に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。

【0078】

前記実施形態では、スイッチング用ＴＦＴ５０、ドライビング用ＴＦＴ５１及び発光素子５７を備えた画素回路１の例を挙げて説明したが、本発明は、画素回路１だけでなく、画素以外の回路にも適用がある。要するに、本発明は、フィルム基板１０１に形成されたＴＦＴを立体配線６３により駆動する回路に適用がある。

【0079】

また、前記実施形態では、信号線１０における長手方向の途中の所定箇所に、信号線１０の幅を部分的に広げるコンタクト電極１１を形成するようにした。これに対し、走査線５３における長手方向の途中の所定箇所に、走査線５３の幅を部分的に広げるコンタクト電極１１を形成するようにしてもよい。また、グランド線５４の途中に、その幅を部分的に広げるコンタクト電極１１を形成するようにしてもよいし、電源線５５の途中に、その幅を部分的に広げるコンタクト電極１１を形成するようにしてもよい。

【0080】

また、前記実施形態では、図４の工程Ｐ４０１のとおり、コンタクト電極１１は、信号線１０と同時にかつ一体的に形成するようにした。この場合の信号線１０及びコンタクト電極１１の材料は金、モリブデン合金及びアルミニウムであり、同じである。

【0081】

これに対し、コンタクト電極１１は、信号線１０とは別の工程にて、かつ異なる材料で形成するようにしてもよい。具体的には、信号線１０を形成した後に、信号線１０における長手方向の途中の所定箇所に、図１（２）に示した凸部６１を有するように、信号線１０とは異なる材料を用いてコンタクト電極１１を形成する。これにより、信号線１０における長手方向の途中の所定箇所には、その幅を部分的に広げたコンタクト電極１１が形成されることとなる。

【0082】

また、前記実施形態では、図４の工程Ｐ４０１のとおり、コンタクト電極１１は、金、モリブデン合金及びアルミニウムの金属積層膜で形成されるようにしたが、これは一例であり、モリブデンを含む他の金属の積層膜で形成されるようにしてもよい。例えば、コンタクト電極１１は、モリブデンに加え、さらに金、銀、銅及びアルミニウムのうちの１以上の金属の積層膜で形成されるようにする。モリブデンを含むことにより、酸化し難く、かつ安定した特性のコンタクト電極１１を形成することができる。

【符号の説明】

【0083】

１，１００’画素回路
１０，５６ 信号線
１１ コンタクト電極
５０ スイッチング用ＴＦＴ
５１ ドライビング用ＴＦＴ
５２ 保持容量
５３ 走査線
５４ グランド線
５５ 電源線
５７ 発光素子
６０ ビア
６１ 凸部
６２，１１１ 貫通孔
６３，１１２ 立体配線
１００ 回路
１０１ フィルム基板
１０２ 保護膜
１０３ 半導体層
１０４ 絶縁膜
１０５ 下地膜
１０６ 平坦化層
１０７ ゲート電極
１０８ ソース電極
１０９ ドレイン電極
１１０ 裏面電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】