知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023176355
(43)【公開日】2023-12-13
(54)【発明の名称】チャージポンプの電圧検出回路及びゲート駆動回路
(51)【国際特許分類】
H03K 5/08 20060101AFI20231206BHJP
H03K 17/08 20060101ALI20231206BHJP
H03K 17/06 20060101ALI20231206BHJP
H03K 19/00 20060101ALI20231206BHJP
H03K 17/687 20060101ALI20231206BHJP
【ＦＩ】
H03K5/08 E
H03K17/08 C
H03K17/06 063
H03K19/00 210
H03K17/687 A
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2022088594
(22)【出願日】2022-05-31
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002000
【氏名又は名称】弁理士法人栄光事務所
(72)【発明者】
【氏名】榎本 光浩
(72)【発明者】
【氏名】宮島 一之
【テーマコード（参考）】
5J039
5J055
5J056
【Ｆターム（参考）】
5J039DA08
5J039DA17
5J039DC01
5J039DC02
5J039LL01
5J039MM04
5J055AX05
5J055AX12
5J055AX34
5J055AX53
5J055AX63
5J055AX64
5J055BX16
5J055DX13
5J055DX22
5J055EX07
5J055EY01
5J055EY10
5J055EY12
5J055EZ03
5J055EZ09
5J055EZ10
5J055EZ54
5J055EZ55
5J055FX04
5J055FX05
5J055FX08
5J055FX12
5J055FX13
5J055FX21
5J055GX01
5J056AA05
5J056BB12
5J056CC02
5J056CC09
5J056CC16
5J056CC29
5J056DD13
5J056DD51
5J056DD55
(57)【要約】
【課題】消費電流の低減を図ると共にチャージポンプ回路が昇圧した昇圧電圧を精度よく検出することができるチャージポンプの電圧検出回路及びゲート駆動回路を提供する。
【解決手段】電圧電流変換回路は、トランジスタＱ２及びトランジスタＱ４のエミッタ電位差を、トランジスタＱ２及びトランジスタＱ４に流れる電流差に変換する。ツェナーダイオードＤｚ１、Ｄｚ２が、ゲート電圧ＶＧが入力される第１の入力１８とトランジスタＱ２のエミッタとの間に接続される。直流電圧ＶＤＤ１が入力される第２の入力１９とトランジスタＱ４のエミッタとの間には接続されない。比較回路２０が、トランジスタＱ２、Ｑ４に流れる電流を比較し、その比較結果を出力する。
【選択図】図２
【解決手段】電圧電流変換回路は、トランジスタＱ２及びトランジスタＱ４のエミッタ電位差を、トランジスタＱ２及びトランジスタＱ４に流れる電流差に変換する。ツェナーダイオードＤｚ１、Ｄｚ２が、ゲート電圧ＶＧが入力される第１の入力１８とトランジスタＱ２のエミッタとの間に接続される。直流電圧ＶＤＤ１が入力される第２の入力１９とトランジスタＱ４のエミッタとの間には接続されない。比較回路２０が、トランジスタＱ２、Ｑ４に流れる電流を比較し、その比較結果を出力する。
【選択図】図２
【特許請求の範囲】
【請求項1】
コレクタ及びベースが接続された、又は、ドレイン及びゲートが接続された第１のトランジスタと、
前記第１のトランジスタのエミッタにエミッタが接続され、前記第１のトランジスタのベースにベースが接続された、又は、前記第１のトランジスタのソースにソースが接続され、前記第１のトランジスタのゲートにゲートが接続された第２のトランジスタと、
コレクタ及びベースが接続された、又は、ドレイン及びゲートが接続された第３のトランジスタと、
前記第３のトランジスタのエミッタにエミッタが接続され、前記第３のトランジスタのベースにベースが接続された、又は、前記第３のトランジスタのソースにソースが接続され、前記第３のトランジスタのゲートにゲートが接続された第４のトランジスタと、
前記第１のトランジスタ及び前記第３のトランジスタに接続された定電流源と、を有し、
前記第２のトランジスタと前記第４のトランジスタとのエミッタ電位差又はソース電位差を、前記第２のトランジスタ及び前記第４のトランジスタに流れる電流差に変換する電圧電流変換回路と、
チャージポンプ回路により直流電圧を昇圧した昇圧電圧が入力され、前記第２のトランジスタのエミッタ又はソースに接続される第１の入力と、
前記直流電圧が入力され、前記第４のトランジスタのエミッタ又はソースに接続される第２の入力と、
前記第１の入力と前記第２のトランジスタのエミッタ又はソースとの間に接続された第１のツェナーダイオードと、
前記第２のトランジスタ及び前記第４のトランジスタに流れる電流の比較結果を出力して、該比較結果に応じて前記チャージポンプ回路の昇圧動作の停止又は開始させる比較回路と、を備えた
チャージポンプの電圧検出回路。
前記第１のトランジスタのエミッタにエミッタが接続され、前記第１のトランジスタのベースにベースが接続された、又は、前記第１のトランジスタのソースにソースが接続され、前記第１のトランジスタのゲートにゲートが接続された第２のトランジスタと、
コレクタ及びベースが接続された、又は、ドレイン及びゲートが接続された第３のトランジスタと、
前記第３のトランジスタのエミッタにエミッタが接続され、前記第３のトランジスタのベースにベースが接続された、又は、前記第３のトランジスタのソースにソースが接続され、前記第３のトランジスタのゲートにゲートが接続された第４のトランジスタと、
前記第１のトランジスタ及び前記第３のトランジスタに接続された定電流源と、を有し、
前記第２のトランジスタと前記第４のトランジスタとのエミッタ電位差又はソース電位差を、前記第２のトランジスタ及び前記第４のトランジスタに流れる電流差に変換する電圧電流変換回路と、
チャージポンプ回路により直流電圧を昇圧した昇圧電圧が入力され、前記第２のトランジスタのエミッタ又はソースに接続される第１の入力と、
前記直流電圧が入力され、前記第４のトランジスタのエミッタ又はソースに接続される第２の入力と、
前記第１の入力と前記第２のトランジスタのエミッタ又はソースとの間に接続された第１のツェナーダイオードと、
前記第２のトランジスタ及び前記第４のトランジスタに流れる電流の比較結果を出力して、該比較結果に応じて前記チャージポンプ回路の昇圧動作の停止又は開始させる比較回路と、を備えた
チャージポンプの電圧検出回路。
【請求項2】
請求項１に記載のチャージポンプの電圧検出回路において、
前記第１の入力と前記第２のトランジスタのエミッタ又はソースとの間に前記第１のツェナーダイオードと直列接続された第１の抵抗と、
前記第２の入力と前記第４のトランジスタのエミッタ又はソースとの間に接続された第２の抵抗とを備え、
前記第１の抵抗及び前記第２の抵抗の抵抗値が異なる値に設けられている、
チャージポンプの電圧検出回路。
前記第１の入力と前記第２のトランジスタのエミッタ又はソースとの間に前記第１のツェナーダイオードと直列接続された第１の抵抗と、
前記第２の入力と前記第４のトランジスタのエミッタ又はソースとの間に接続された第２の抵抗とを備え、
前記第１の抵抗及び前記第２の抵抗の抵抗値が異なる値に設けられている、
チャージポンプの電圧検出回路。
【請求項3】
請求項１に記載のチャージポンプの電圧検出回路において、
前記第１の入力と前記第２のトランジスタのエミッタ又はソースとの間に、前記第１のツェナーダイオードと直列接続された、ダイオード接続されたバイポーラトランジスタをさらに備えた、
チャージポンプの電圧検出回路。
前記第１の入力と前記第２のトランジスタのエミッタ又はソースとの間に、前記第１のツェナーダイオードと直列接続された、ダイオード接続されたバイポーラトランジスタをさらに備えた、
チャージポンプの電圧検出回路。
【請求項4】
請求項１に記載のチャージポンプの電圧検出回路において、
前記定電流源が、第２のツェナーダイオードを有し、前記第２のツェナーダイオードのツェナー電圧に応じた定電流を流す定電流回路から構成されている、
チャージポンプの電圧検出回路。
前記定電流源が、第２のツェナーダイオードを有し、前記第２のツェナーダイオードのツェナー電圧に応じた定電流を流す定電流回路から構成されている、
チャージポンプの電圧検出回路。
【請求項5】
請求項１に記載のチャージポンプの電圧検出回路において、
前記比較回路が、前記第４のトランジスタのコレクタ又はドレインに入力が接続され、前記第２のトランジスタのコレクタ又はドレインに出力が接続されたカレントミラー回路を備えた、
チャージポンプの電圧検出回路。
前記比較回路が、前記第４のトランジスタのコレクタ又はドレインに入力が接続され、前記第２のトランジスタのコレクタ又はドレインに出力が接続されたカレントミラー回路を備えた、
チャージポンプの電圧検出回路。
【請求項6】
直流電源と負荷との間に接続されたロードスイッチ用のトランジスタのゲートに前記直流電圧を昇圧した昇圧電圧を供給するチャージポンプ回路と、
請求項１～５の何れか１項に記載のチャージポンプの電圧検出回路と、を備えた、
ゲート駆動回路。
請求項１～５の何れか１項に記載のチャージポンプの電圧検出回路と、を備えた、
ゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、チャージポンプの電圧検出回路及びゲート駆動回路に関する。
【背景技術】
【0002】
負荷に過電流が流れた際にロードスイッチをオフして過電流を遮断する過電流保護回路が提案されている。ロードスイッチとしてＮチャンネルの電界効果トランジスタ（ＭＯＳトランジスタ）を用いる場合、チャージポンプ回路により電源電圧を昇圧した昇圧電圧をＭＯＳトランジスタのゲートに供給している。また、消費電力の低減を図るために、昇圧電圧、即ちゲート電圧が十分に上昇した際にはチャージポンプ回路の昇圧動作を停止し、一定値まで低下した際には昇圧動作を再開させる方法が必要となる。
【0003】
ゲート電圧は、グランド付近から電源電圧以上まで広い電圧範囲で動作する。従来こうした広い電圧範囲で入力電圧が変化する電圧を検出する方法としては、例えば特許文献１のような回路が提案されている。この特許文献１の回路を用いてゲート電圧の上昇又は低下を検出するチャージポンプの電圧検出回路としては、例えば、図４に示すものが考えられる。
【0004】
図４に示すチャージポンプの電圧検出回路１００は、ゲート電圧ＶＧと直流電圧ＶＤＤ１との電圧差と、基準電圧Ｖｒｅｆとを比較する回路である。電圧検出回路１００においては、トランジスタＱ１、Ｑ２とトランジスタＱ３、Ｑ４のエミッタ電位差が、トランジスタＱ２、Ｑ４に流れる電流差となる。このため、トランジスタＱ２、Ｑ４のエミッタ電位差が、トランジスタＱ２、Ｑ４に直列接続された抵抗Ｒ３１、Ｒ３２の電圧差として検出される。抵抗Ｒ３１、Ｒ２２の両端電圧を比較するコンパレータ１０１の出力が、電圧検出回路１００の出力となる。
【0005】
また、基準電圧Ｖｒｅｆを設定するために、抵抗Ｒ２１に流れる電流から定電流Ｉ３をシンクするカレントミラー回路１０２と定電流源１０３が設けられている。基準電圧Ｖｒｅｆは、下記の式で表される。
Ｖｒｅｆ＝Ｒ２１・Ｉ３
Ｖｒｅｆ＝Ｒ２１・Ｉ３
【0006】
基準電圧Ｖｒｅｆとしては、１０Ｖ～１５Ｖ程度必要となる。定電流Ｉ３は消費電流の関係から小さく抑えることが望ましい。仮に定電流Ｉ３の電流値を１μＡで１０Ｖの電位差を検出する場合、抵抗Ｒ２１の抵抗値は１０ＭΩとなる。
【0007】
ところで、電圧検出回路１００のゲインは、抵抗Ｒ２１の値に応じ、抵抗Ｒ２１の抵抗値が高いほどゲインが低くなり、検出精度が低くなる。このため、従来の電圧検出回路１００では、消費電流の低減と検出精度の向上を両立することができない、という課題があった。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開平０５－２３２１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、消費電流の低減を図ると共にチャージポンプ回路が昇圧した昇圧電圧を精度よく検出することができるチャージポンプの電圧検出回路を提供することにある。
【課題を解決するための手段】
【0010】
前述した目的を達成するために、本発明に係るチャージポンプの電圧検出回路及びゲート駆動回路は、下記［１］～［６］を特徴としている。
［１］
コレクタ及びベースが接続された、又は、ドレイン及びゲートが接続された第１のトランジスタと、
前記第１のトランジスタのエミッタにエミッタが接続され、前記第１のトランジスタのベースにベースが接続された、又は、前記第１のトランジスタのソースにソースが接続され、前記第１のトランジスタのゲートにゲートが接続された第２のトランジスタと、
コレクタ及びベースが接続された、又は、ドレイン及びゲートが接続された第３のトランジスタと、
前記第３のトランジスタのエミッタにエミッタが接続され、前記第３のトランジスタのベースにベースが接続された、又は、前記第３のトランジスタのソースにソースが接続され、前記第３のトランジスタのゲートにゲートが接続された第４のトランジスタと、
前記第１のトランジスタ及び前記第３のトランジスタに接続された定電流源と、を有し、
前記第２のトランジスタと前記第４のトランジスタとのエミッタ電位差又はソース電位差を、前記第２のトランジスタ及び前記第４のトランジスタに流れる電流差に変換する電圧電流変換回路と、
チャージポンプ回路により直流電圧を昇圧した昇圧電圧が入力され、前記第２のトランジスタのエミッタ又はソースに接続される第１の入力と、
前記直流電圧が入力され、前記第４のトランジスタのエミッタ又はソースに接続される第２の入力と、
前記第１の入力と前記第２のトランジスタのエミッタ又はソースとの間に接続された第１のツェナーダイオードと、
前記第２のトランジスタ及び前記第４のトランジスタに流れる電流の比較結果を出力して、該比較結果に応じて前記チャージポンプ回路の昇圧動作の停止又は開始させる比較回路と、を備えた
チャージポンプの電圧検出回路であること。
［２］
［１］に記載のチャージポンプの電圧検出回路において、
前記第１の入力と前記第２のトランジスタのエミッタ又はソースとの間に前記第１のツェナーダイオードと直列接続された第１の抵抗と、
前記第２の入力と前記第４のトランジスタのエミッタ又はソースとの間に接続された第２の抵抗とを備え、
前記第１の抵抗及び前記第２の抵抗の抵抗値が異なる値に設けられている、
チャージポンプの電圧検出回路であること。
［３］
［１］に記載のチャージポンプの電圧検出回路において、
前記第１の入力と前記第２のトランジスタのエミッタ又はソースとの間に、前記第１のツェナーダイオードと直列接続された、ダイオード接続されたバイポーラトランジスタをさらに備えた、
チャージポンプの電圧検出回路であること。
［４］
［１］に記載のチャージポンプの電圧検出回路において、
前記定電流源が、第２のツェナーダイオードを有し、前記第２のツェナーダイオードのツェナー電圧に応じた定電流を流す定電流回路から構成されている、
チャージポンプの電圧検出回路であること。
［５］
［１］に記載のチャージポンプの電圧検出回路において、
前記比較回路が、前記第４のトランジスタのコレクタ又はドレインに入力が接続され、前記第２のトランジスタのコレクタ又はドレインに出力が接続されたカレントミラー回路を備えた、
チャージポンプの電圧検出回路であること。
［６］
直流電源と負荷との間に接続されたロードスイッチ用のトランジスタのゲートに前記直流電圧を昇圧した昇圧電圧を供給するチャージポンプ回路と、
［１］～［５］の何れか１項に記載のチャージポンプの電圧検出回路と、を備えた、
ゲート駆動回路であること。
［１］
コレクタ及びベースが接続された、又は、ドレイン及びゲートが接続された第１のトランジスタと、
前記第１のトランジスタのエミッタにエミッタが接続され、前記第１のトランジスタのベースにベースが接続された、又は、前記第１のトランジスタのソースにソースが接続され、前記第１のトランジスタのゲートにゲートが接続された第２のトランジスタと、
コレクタ及びベースが接続された、又は、ドレイン及びゲートが接続された第３のトランジスタと、
前記第３のトランジスタのエミッタにエミッタが接続され、前記第３のトランジスタのベースにベースが接続された、又は、前記第３のトランジスタのソースにソースが接続され、前記第３のトランジスタのゲートにゲートが接続された第４のトランジスタと、
前記第１のトランジスタ及び前記第３のトランジスタに接続された定電流源と、を有し、
前記第２のトランジスタと前記第４のトランジスタとのエミッタ電位差又はソース電位差を、前記第２のトランジスタ及び前記第４のトランジスタに流れる電流差に変換する電圧電流変換回路と、
チャージポンプ回路により直流電圧を昇圧した昇圧電圧が入力され、前記第２のトランジスタのエミッタ又はソースに接続される第１の入力と、
前記直流電圧が入力され、前記第４のトランジスタのエミッタ又はソースに接続される第２の入力と、
前記第１の入力と前記第２のトランジスタのエミッタ又はソースとの間に接続された第１のツェナーダイオードと、
前記第２のトランジスタ及び前記第４のトランジスタに流れる電流の比較結果を出力して、該比較結果に応じて前記チャージポンプ回路の昇圧動作の停止又は開始させる比較回路と、を備えた
チャージポンプの電圧検出回路であること。
［２］
［１］に記載のチャージポンプの電圧検出回路において、
前記第１の入力と前記第２のトランジスタのエミッタ又はソースとの間に前記第１のツェナーダイオードと直列接続された第１の抵抗と、
前記第２の入力と前記第４のトランジスタのエミッタ又はソースとの間に接続された第２の抵抗とを備え、
前記第１の抵抗及び前記第２の抵抗の抵抗値が異なる値に設けられている、
チャージポンプの電圧検出回路であること。
［３］
［１］に記載のチャージポンプの電圧検出回路において、
前記第１の入力と前記第２のトランジスタのエミッタ又はソースとの間に、前記第１のツェナーダイオードと直列接続された、ダイオード接続されたバイポーラトランジスタをさらに備えた、
チャージポンプの電圧検出回路であること。
［４］
［１］に記載のチャージポンプの電圧検出回路において、
前記定電流源が、第２のツェナーダイオードを有し、前記第２のツェナーダイオードのツェナー電圧に応じた定電流を流す定電流回路から構成されている、
チャージポンプの電圧検出回路であること。
［５］
［１］に記載のチャージポンプの電圧検出回路において、
前記比較回路が、前記第４のトランジスタのコレクタ又はドレインに入力が接続され、前記第２のトランジスタのコレクタ又はドレインに出力が接続されたカレントミラー回路を備えた、
チャージポンプの電圧検出回路であること。
［６］
直流電源と負荷との間に接続されたロードスイッチ用のトランジスタのゲートに前記直流電圧を昇圧した昇圧電圧を供給するチャージポンプ回路と、
［１］～［５］の何れか１項に記載のチャージポンプの電圧検出回路と、を備えた、
ゲート駆動回路であること。
【発明の効果】
【0011】
本発明によれば、消費電流の低減を図ると共にチャージポンプ回路が昇圧した昇圧電圧を精度よく検出することができるチャージポンプの電圧検出回路及びゲート駆動回路を提供することができる。
【0012】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【0013】
【発明を実施するための形態】
【0014】
（第１実施形態）
本発明に関する第１実施形態について、各図を参照しながら以下に説明する。
本発明に関する第１実施形態について、各図を参照しながら以下に説明する。
【0015】
図１は、第１実施形態における本発明のチャージポンプの電圧検出回路を組み込んだ電源装置を示す回路図である。同図に示すように、電源装置１は、電源２から出力される直流電圧ＶＤＤ１を負荷ＲＬに供給する装置である。電源装置１は、電源２と負荷ＲＬとの間に接続されたロードスイッチ用のトランジスタＭＳＷと、負荷ＲＬに流れる電流を検出するためのセンス抵抗Ｒｓと、トランジスタＭＳＷのオンオフを制御して過電流から電源２や負荷ＲＬを保護する過電流保護回路３とを備えている。
【0016】
トランジスタＭＳＷは、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭＳＷは、負荷ＲＬよりも電源２の正極側に接続されている。トランジスタＭＳＷは、ソースが負荷ＲＬに接続され、ドレインがセンス抵抗Ｒｓを介して電源２の正極に接続されている。
【0017】
過電流保護回路３は、電源４と、過電流遮断回路５と、ゲート駆動回路６とを有している。電源４は、直流電圧ＶＤＤ２を出力する。過電流遮断回路５は、負荷ＲＬに過電流が流れた場合、トランジスタＭＳＷをオフして、過電流を遮断する回路である。ゲート駆動回路６は、トランジスタＭＳＷをオンさせる回路である。
【0018】
まず、過電流遮断回路５について説明する。過電流遮断回路５は、負荷電流に応じたセンス抵抗Ｒｓの両端電圧を増幅する差動増幅器７と、差動増幅器７の出力に基づいて過電流を検出するとトランジスタＭＳＷのゲートをグランドに引き下げて、強制的にトランジスタＭＳＷをオフするゲート制御回路８とを有している。
【0019】
次に、ゲート駆動回路６の詳細について説明する。ゲート駆動回路６は、チャージポンプ回路９と、定電流回路１０と、抵抗Ｒ１と、第１の電圧検出回路１１と、第２の電圧検出回路１２と、チャージポンプ制御回路１３とを有している。チャージポンプ回路９は、直流電圧ＶＤＤ１を昇圧して、トランジスタＭＳＷのゲートに供給する回路である。定電流回路１０は、チャージポンプ回路９からの電流供給を受けて定電流Ｉ１を出力する回路である。本実施形態では、定電流回路１０は、定電流源１５と、カレントミラー回路を構成するトランジスタＭ１１，Ｍ１２を有している。
【0020】
定電流源１５は、定電流Ｉ１を出力する。トランジスタＭ１１，Ｍ１２は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１１は、ゲート・ドレインが接続されている。定電流源１５は、トランジスタＭ１１のドレインとグランドとの間に接続されている。トランジスタＭ１２は、ゲート及びソースがトランジスタＭ１１のゲート及びソースに接続される。トランジスタＭ１２のドレインは、トランジスタＭＳＷのゲートに接続されている。以上の構成によれば、定電流源１５が出力する定電流Ｉ１は、トランジスタＭ１２のドレインにトランジスタＭ１１，Ｍ１２のトランジスタサイズ比に応じた電流となって折り返される。
【0021】
抵抗Ｒ１は、一端がトランジスタＭ１２のドレインに接続され、トランジスタＭ１２のドレイン電流が供給される。トランジスタＭ１２のドレイン電流によりトランジスタＭＳＷのケート容量が充電され、トランジスタＭＳＷをオンすることができる。抵抗Ｒ１は、トランジスタＭＳＷのゲート・ソース間に接続され、トランジスタＭ１２のドレイン電流がゲート容量に供給されないときに、ゲート容量の電荷を放電する。抵抗Ｒ１によってゲート容量が放電されると、トランジスタＭＳＷはオフする。
【0022】
上述したチャージポンプ回路９は、キャパシタＣ１と、インバータ１４と、逆流防止用のダイオードＤ１，Ｄ２とを有している。キャパシタＣ１は、一端がダイオードＤ１のカソードとダイオードＤ２のアノードとの接続点に接続されている。キャパシタＣ１は、他端がインバータ１４の出力に接続されている。
【0023】
インバータ１４は、電源２からの直流電圧ＶＤＤ１の供給を受けて動作する。インバータ１４には図示しない発振回路から出力されるパルス信号が入力されている。ダイオードＤ１は、アノードが電源４の正極に接続され、カソードがキャパシタＣ１の一端に接続されている。ダイオードＤ２は、アノードがキャパシタＣ１の一端に接続され、カソードが定電流回路１０を構成するトランジスタＭ１１，Ｍ１２のソースに接続されている。このダイオードＤ２のカソードがチャージポンプ回路９の出力となり、直流電圧ＶＤＤ１を昇圧した昇圧電圧を出力する。
【0024】
以上の構成によれば、発振回路からのパルス信号がＨレベルとなり、インバータ１４の出力がＬレベル（グランド）となると、キャパシタＣ１の他端の電位がグランドと等しくなるため、電源４からダイオードＤ１を介して電流が供給され、キャパシタＣ１が充電される。電源４から充電により、キャパシタＣ１の両端電圧は直流電圧ＶＤＤ２と等しくなる。また、ダイオードＤ２によりトランジスタＭＳＷのゲートからキャパシタＣ１に向かう電流は流れないようになっている。インバータ１４の出力がＨレベル（直流電圧ＶＤＤ１）となると、キャパシタＣ１の他端の電位が直流電圧ＶＤＤ１と等しくなる。このため、キャパシタＣ１の一端は、直流電圧ＶＤＤ１を高圧側に直流電圧ＶＤＤ２分、シフトアップした電位となる。
【0025】
即ち、キャパシタＣ１の一端からは、Ｌレベル（直流電圧ＶＤＤ２）、Ｈレベル（直流電圧ＶＤＤ１＋直流電圧ＶＤＤ２）を交互に繰り返すパルス信号が出力される。このパルス信号が、図示しない平滑キャパシタにより平滑化され、チャージポンプ回路９の出力からは、直流電圧ＶＤＤ１よりも高い昇圧電圧が出力され、定電流回路１０に供給される。
【0026】
第１の電圧検出回路１１は、トランジスタＭＳＷのゲート電圧ＶＧの上昇を検出する回路である。第１の電圧検出回路１１は、トランジスタＭＳＷのゲート電圧ＶＧと基準電圧Ｖｒｅｆ１との電位差（ＶＧ－Ｖｒｅｆ１）と、直流電圧ＶＤＤ１とを比較し、その比較結果をチャージポンプ制御回路１３に出力する。第２の電圧検出回路１２は、トランジスタＭＳＷのゲート電圧ＶＧの低下を検出する回路である。第２の電圧検出回路１２は、トランジスタＭＳＷのゲート電圧ＶＧと基準電圧Ｖｒｅｆ２（＜Ｖｒｅｆ１）との電位差（ＶＧ－Ｖｒｅｆ２）と、直流電圧ＶＤＤ１とを比較し、その比較結果をチャージポンプ制御回路１３に出力する。
【0027】
チャージポンプ制御回路１３は、トランジスタＭＳＷのゲート電圧ＶＧが上昇して、第１の電圧検出回路１１から電位差（ＶＧ－Ｖｒｅｆ１）が直流電圧ＶＤＤ１よりも大きいとの比較結果が出力されると、図示しない発振回路を制御して、パルス信号の出力を停止させる。これにより、チャージポンプ回路９の昇圧動作が停止される。チャージポンプ制御回路１３は、トランジスタＭＳＷのゲート電圧ＶＧが低下して、第２の電圧検出回路１２から電位差（ＶＧ－Ｖｒｅｆ２）が直流電圧ＶＤＤ１を下回ったとの比較結果が出力されると、図示しない発振回路を制御して、パルス信号の出力を再開させる。これにより、チャージポンプ回路９の昇圧動作が再開される。
【0028】
次に、上述した第１の電圧検出回路１１と第２の電圧検出回路１２の詳細について説明する。第１の電圧検出回路１１及び第２の電圧検出回路１２が、本発明のチャージポンプの電圧検出回路に相当する。第１の電圧検出回路１１と第２の電圧検出回路１２とは、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２が異なること以外、同一の構成である。このため、図２を参照して第１の電圧検出回路１１について代表して説明する。
【0029】
図２に示すように、第１の電圧検出回路１１は、電圧電流変換回路１７と、第１の入力１８と、第２の入力１９と、ツェナーダイオードＤｚ１、Ｄｚ２と、抵抗Ｒ２１、Ｒ２２と、トランジスタＴｒと、ダイオードＤ２２、Ｄ２２、Ｄ３と、比較回路２０とを有している。
【0030】
電圧電流変換回路１７は、トランジスタＱ１～Ｑ４と、定電流源１６と、を有している。トランジスタＱ１～Ｑ４は、ＰＮＰ型のバイポーラトランジスタから構成されている。トランジスタＱ１（第１のトランジスタ）は、コレクタ及びベースが互いに接続され、互いに接続されたコレクタ及びベースが定電流源１６に接続されている。トランジスタＱ２（第２のトランジスタ）は、ベースがトランジスタＱ１のベースに接続され、エミッタがトランジスタＱ１のエミッタに接続されている。
【0031】
トランジスタＱ３（第３のトランジスタ）は、コレクタ及びベースが互いに接続され、互いに接続されたコレクタ及びベースが定電流源１６に接続されている。トランジスタＱ４（第４のトランジスタ）は、ベースがトランジスタＱ３のベースに接続され、エミッタがトランジスタＱ３のエミッタに接続されている。定電流源１６は、定電流Ｉ２を出力する。電圧電流変換回路１７は、トランジスタＱ２、Ｑ４のエミッタ電位差を、トランジスタＱ２、Ｑ４に流れる電流差に変換する。
【0032】
第１の入力１８は、トランジスタＭＳＷのゲート電圧ＶＧ（＝チャージポンプ回路９により直流電圧ＶＤＤ１を昇圧した昇圧電圧）が入力され、後述するダイオードＤ２１、トランジスタＴｒ（バイポーラトランジスタ）、ツェナーダイオードＤｚ１、Ｄｚ２（第１のツェナーダイオード）、抵抗Ｒ２１（第１の抵抗）を介してトランジスタＱ２のエミッタに接続される。
【0033】
第２の入力１９は、直流電圧ＶＤＤ１が入力され、後述するダイオードＤ２２、抵抗Ｒ２２（第２の抵抗）を介してトランジスタＱ４のエミッタに接続される。
【0034】
抵抗Ｒ２１、ツェナーダイオードＤｚ１、Ｄｚ２、トランジスタＴｒ、ダイオードＤ２１は、トランジスタＱ１、Ｑ２のエミッタと第１の入力１８との間に直列接続されている。抵抗Ｒ２１は、一端がトランジスタＱ１、Ｑ２のエミッタに接続され、他端がツェナーダイオードＤｚ１のアノードに接続されている。ツェナーダイオードＤｚ１は、カソードがツェナーダイオードＤｚ２のアノードに接続されている。ツェナーダイオードＤｚ２は、カソードがトランジスタＴｒのコレクタに接続されている。トランジスタＴｒは、ダイオード接続されている（即ち、ベース・コレクタが接続されている）。ダイオードＤ２１は、カソードがトランジスタＴｒのエミッタに接続され、アノードが第１の入力１８に接続されている。
【0035】
抵抗Ｒ２２、ダイオードＤ２２は、トランジスタＱ３、Ｑ４のエミッタと第２の入力１９との間に直列接続されている。トランジスタＱ３、Ｑ４のエミッタと第２の入力１９との間には、ツェナーダイオードやバイポーラトランジスタは接続されていない。抵抗Ｒ２２は、一端がトランジスタＱ３、Ｑ４のエミッタに接続され、他端がダイオードＤ２２のカソードに接続されている。ダイオードＤ２２は、アノードが第２の入力１９に接続されている。ダイオードＤ３は、アノードがトランジスタＱ３、Ｑ４のエミッタに接続され、カソードがトランジスタＱ１、Ｑ２のエミッタに接続されている。
【0036】
以上の構成によれば、ゲート電圧ＶＧが上昇して、トランジスタＱ１、Ｑ２のエミッタ電位が、トランジスタＱ３、Ｑ４のエミッタ電位よりも高くなると、トランジスタＱ２に流れる電流がトランジスタＱ４に流れる電流より大きくなる。一方、ゲート電圧ＶＧが低下して、トランジスタＱ１、Ｑ２のエミッタ電位が、トランジスタＱ３、Ｑ４のエミッタ電位よりも低くなると、トランジスタＱ２に流れる電流がトランジスタＱ４より低くなる。
【0037】
トランジスタＱ１、Ｑ２のエミッタ電位Ｖｅ１は、下記の式（１）で表される。
Ｖｅ１＝ＶＧ－Ｖｄ－Ｖｂｅ－２Ｖｄｚ－Ｒ２１・Ｉ２１ …（１）
Ｖｄ：ダイオードＤ２１、Ｄ２２の順方向電圧
Ｖｂｅ：トランジスタＴｒのベースエミッタ電圧
Ｖｄｚ：ツェナーダイオードＤｚ１、Ｄｚ２のツェナー電圧
Ｒ２１：抵抗Ｒ２１の抵抗値
Ｉ２１：抵抗Ｒ２１に流れる電流
Ｖｅ１＝ＶＧ－Ｖｄ－Ｖｂｅ－２Ｖｄｚ－Ｒ２１・Ｉ２１ …（１）
Ｖｄ：ダイオードＤ２１、Ｄ２２の順方向電圧
Ｖｂｅ：トランジスタＴｒのベースエミッタ電圧
Ｖｄｚ：ツェナーダイオードＤｚ１、Ｄｚ２のツェナー電圧
Ｒ２１：抵抗Ｒ２１の抵抗値
Ｉ２１：抵抗Ｒ２１に流れる電流
【0038】
トランジスタＱ３、Ｑ４のエミッタ電位Ｖｅ２は、下記の式（２）で表される。
Ｖｅ２＝ＶＤＤ１－Ｖｄ－Ｒ２２・Ｉ２２ …（２）
Ｒ２２：抵抗Ｒ２２の抵抗値
Ｉ２２：抵抗Ｒ２２に流れる電流
Ｖｅ２＝ＶＤＤ１－Ｖｄ－Ｒ２２・Ｉ２２ …（２）
Ｒ２２：抵抗Ｒ２２の抵抗値
Ｉ２２：抵抗Ｒ２２に流れる電流
【0039】
トランジスタＱ１、Ｑ２のエミッタと、トランジスタＱ３、Ｑ４のエミッタとが等しくなる時の電圧差（ＶＧ－ＶＤＤ１）が基準電圧Ｖｒｅｆ１となる。このとき、Ｉ２＝Ｉ２１＝Ｉ２２となる。このため、基準電圧Ｖｒｅｆ１は、下記の式（３）で表される。
Ｖｒｅｆ１＝２Ｖｄｚ＋Ｖｂｅ＋Ｉ２・（Ｒ２１－Ｒ２２） …（３）
Ｖｒｅｆ１＝２Ｖｄｚ＋Ｖｂｅ＋Ｉ２・（Ｒ２１－Ｒ２２） …（３）
【0040】
第１実施形態では、抵抗Ｒ２１に直列接続されたツェナーダイオードＤｚ１、Ｄｚ２のツェナー電圧Ｖｄｚ、トランジスタＴｒのベースエミッタ電圧Ｖｂｅによって基準電圧Ｖｒｅｆを設定することができる。これにより、抵抗Ｒ２１、Ｒ２２の抵抗値を小さく抑えることができ、電圧電流変換回路１７のゲインを大きくして、第１の電圧検出回路１１の検出精度の向上を図ることができる。
【0041】
また、第１実施形態では、抵抗Ｒ２１、Ｒ２２の抵抗値を異なる値に設定している。抵抗Ｒ２１、Ｒ２２の抵抗値を等しくすると、基準電圧Ｖｒｅｆ１は、ツェナー電圧Ｖｄｚと、ベースエミッタ電圧Ｖｂｅにより設定する必要があり、基準電圧Ｖｒｅｆ１を所望の値に設定することが難しい。これに対して、抵抗Ｒ２１、Ｒ２２の抵抗値を異ならせることにより、抵抗Ｒ２１、Ｒ２２の抵抗値の差で基準電圧Ｖｒｅｆ１を所望の値に微調整することができ、基準電圧Ｖｒｅｆ１を所望の値に容易に設定することができる。
【0042】
また、電位差（ＶＧ－ＶＤＤ１）が基準電圧Ｖｒｅｆ１よりも低い場合、ツェナーダイオードＤｚ１、Ｄｚ２がオフしてトランジスタＭＳＷのゲートから流出する電流を抑えることができる。これは、図１に示すように過電流保護回路３として使用した場合、過電流保護回路３が動作していない通常の動作において、トランジスタＭＳＷのゲートからグランドに流れる電流を抑えることができる。
【0043】
トランジスタＴｒは温度補正用の素子で、例えばツェナーダイオードＤｚ１、Ｄｚ２のツェナー電圧Ｖｄｚが正の温度係数を持つ場合、バイポーラトランジスタＴｒのベースエミッタ電圧が負の温度特性を持つために、基準電圧Ｖｒｅｆ１の温度変動を緩やかにすることができる。
【0044】
比較回路２０は、トランジスタＱ２、Ｑ４に流れる電流の比較結果を出力端子ＣＯＵＴから出力する。比較回路２０は、カレントミラー回路を構成するトランジスタＭ１，Ｍ２と、トランジスタＭ３，Ｍ４と、抵抗Ｒ３とを有している。トランジスタＭ１～Ｍ４は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１は、ゲート・ドレインが接続されている。トランジスタＭ１は、ソースがグランドに接続され、カレントミラー回路の入力であるドレインがトランジスタＱ４のコレクタに接続される。トランジスタＭ１には、トランジスタＱ４に流れる電流が供給される。
【0045】
トランジスタＭ２は、ゲートがトランジスタＭ１のゲートに接続され、ソースがトランジスタＭ１のソースに接続されている。これにより、トランジスタＭ１に流れるドレイン電流がトランジスタＭ２のドレイン電流に折り返される。カレントミラー回路の出力であるトランジスタＭ２のドレインは、後述するトランジスタＭ３を介してトランジスタＱ２のコレクタに接続される。
【0046】
トランジスタＭ３は、ゲートが電源４の正極に接続され、ソースがトランジスタＭ２のドレインに接続され、ドレインがトランジスタＱ２のコレクタに接続されている。トランジスタＭ３には、トランジスタＱ２に流れる電流が供給される。トランジスタＭ４は、ソースがグランドに接続され、ゲートがトランジスタＭ３のソース及びトランジスタＭ２のドレインの接続点に接続され、ドレインが抵抗Ｒ３を介して電源４の正極に接続されている。この抵抗Ｒ３とトランジスタＭ４のドレインの接続点が、出力端子ＣＯＵＴとなる。
【0047】
以上の構成によれば、トランジスタＱ２に流れる電流が、トランジスタＱ４に流れる電流より多い場合、トランジスタＭ３に流れる電流が、トランジスタＭ２に流れる電流より多くなる。これにより、トランジスタＭ２、Ｍ３の接続点がＨレベルとなり、トランジスタＭ４がオンして、出力端子ＣＯＵＴからはＬレベル（グランド）が出力される。
【0048】
一方、トランジスタＱ２に流れる電流が、トランジスタＱ３に流れる電流より少ない場合、トランジスタＭ３に流れる電流が、トランジスタＭ２に流れる電流より少なくなる。これにより、トランジスタＭ２、Ｍ３の接続点がＬレベルとなり、トランジスタＭ４がオフして、出力端子ＣＯＵＴからはＨレベル（直流電圧ＶＤＤ２）が出力される。
【0049】
また、上述した比較回路２０によれば、トランジスタＭ３によりトランジスタＭ４のゲート電圧をクランプすることができる。これにより、電位差（ＶＧ－ＶＤＤ１）が大きい場合、トランジスタＱ１、Ｑ２のみに電流が流れ、トランジスタＱ３、Ｑ４のコレクタ電流は停止する。トランジスタＱ１とＱ２のベースとエミッタがそれぞれ接続されているため、第１の入力１８に流れる電流は以下の式（４）で表される。
ＩＧ＝Ｉ２・（ＭＱ２１＋１） …（４）
ＩＧ：第１の入力１８（図１のトランジスタＭＳＷのゲート）からグランドに流れる電流
ＭＱ２１：トランジスタＱ２に対するトランジスタＱ１のエミッタ面積比（本実施形態では「１」を想定）
ＩＧ＝Ｉ２・（ＭＱ２１＋１） …（４）
ＩＧ：第１の入力１８（図１のトランジスタＭＳＷのゲート）からグランドに流れる電流
ＭＱ２１：トランジスタＱ２に対するトランジスタＱ１のエミッタ面積比（本実施形態では「１」を想定）
【0050】
上述した図４の電圧検出回路１００のようにトランジスタＱ２のコレクタに抵抗Ｒ３１が接続されている場合、定電流Ｉ２の２倍の電流がトランジスタＱ１及びＱ２を介してグランドに流れる。しかしながら、第１実施形態の第１の電圧検出回路１１ではトランジスタＱ２のコレクタ電流はトランジスタＭ２、Ｍ３を介してグランドに流れるが、トランジスタＭ２は、トランジスタＭ１とカレントミラーを構成している。そして、トランジスタＱ４のコレクタ電流が停止している状態ではトランジスタＭ１はオフしている。このため、トランジスタＭ２はコレクタ電流を流すことはできず、トランジスタＱ２のエミッタから電流はベースに流れる。このため、トランジスタＭＳＷのゲートからの電流は定電流Ｉ２と同じになり、式（４）よりも抑制することができる。
【0051】
また、第２の電圧検出回路１２は、第１の電圧検出回路１１とほぼ同様で、ツェナーダイオードの数、バイポーラトランジスタＴｒの数、抵抗Ｒ２１、Ｒ２２の抵抗値などを適宜設定して、基準電圧Ｖｒｅｆ２を基準電圧Ｖｒｅｆ１よりも小さくしている。
【0052】
ダイオードＤ２１は、ゲート電圧ＶＧがグランド付近まで低下した場合、ダイオードＤ２１が逆バイアスになり電源２からトランジスタＭＳＷのゲートに電流が流れることを防止している。ダイオードＤ２２は、ダイオードＤ２１で発生する電位差を打ち消すために設けられている。
【0053】
（第２実施形態）
次に、第２実施形態について説明する。第１実施形態と第２に実施形態とで異なる点は、第１の電圧検出回路１１Ｂの構成である。第１の電圧検出回路１１Ｂと第２の電圧検出回路とは、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２が異なるだけである。このため、図３を参照して第１の電圧検出回路１１Ｂについて代表して説明する。
次に、第２実施形態について説明する。第１実施形態と第２に実施形態とで異なる点は、第１の電圧検出回路１１Ｂの構成である。第１の電圧検出回路１１Ｂと第２の電圧検出回路とは、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２が異なるだけである。このため、図３を参照して第１の電圧検出回路１１Ｂについて代表して説明する。
【0054】
【0055】
第１の実施形態の第１の電圧検出回路１１と、第２実施形態の第１の電圧検出回路１１Ｂとで異なる点は、ツェナーダイオードＤｚ１、Ｄｚ２の温度係数を補正するためにトランジスタＴｒに代えて抵抗Ｒ５を設け、定電流源１６を図３に示す定電流回路１６Ｂから構成した点である。
【0056】
抵抗Ｒ５は、抵抗Ｒ２１とツェナーダイオードＤｚ１との間に接続されている。定電流回路１６Ｂは、トランジスタＭ５と、抵抗Ｒ４と、ツェナーダイオードＤｚ３と、コンパレータ２２とを有している。トランジスタＭ５は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ５は、ドレインがトランジスタＱ１、Ｑ３のコレクタ及びベースに接続されている。抵抗Ｒ４は、一端がトランジスタＭ５のソースに接続され、他端がツェナーダイオードＤｚ３のカソードに接続されている。ツェナーダイオードＤｚ３のアノードはグランドに接続されている。コンパレータ２２は、非反転入力に基準電圧Ｖｒｅｆ３が供給され、反転入力に抵抗Ｒ４とトランジスタＭ５のソースとの接続点が接続されている。
【0057】
以上の構成によれば、第２実施形態の定電流回路１６Ｂが出力する定電流Ｉ２、即ちトランジスタＭ５のドレイン電流は、下記の式（５）で表される。
Ｉ２＝ＩＤ５＝（Ｖｒｅｆ３－Ｖｄｚ３）／Ｒ４ …（５）
ＩＤ５：トランジスタＭ５のドレイン電流
Ｖｄｚ３：ツェナーダイオードＤｚ３のツェナー電圧
Ｒ４：抵抗Ｒ４の抵抗値
Ｉ２＝ＩＤ５＝（Ｖｒｅｆ３－Ｖｄｚ３）／Ｒ４ …（５）
ＩＤ５：トランジスタＭ５のドレイン電流
Ｖｄｚ３：ツェナーダイオードＤｚ３のツェナー電圧
Ｒ４：抵抗Ｒ４の抵抗値
【0058】
抵抗Ｒ２１、抵抗Ｒ４、Ｒ５の抵抗値が同じ値ならば、抵抗Ｒ２１、Ｒ５及びツェナーダイオードＤｚ１、Ｄｚ２で発生する電圧の合計は基準電圧Ｖｒｅｆ３の２倍に等しくなる。式（５）から明らかなように、定電流Ｉ２は、ツェナー電圧Ｖｄｚ３に応じた値となり、基準電圧Ｖｒｅｆ１を設定するツェナー電圧Ｖｄｚの温度変動を打ち消すように温度に応じて変動する。これにより、基準電圧Ｖｒｅｆ３が温度に対して一定ならば基準電圧Ｖｒｅｆ１も温度に対して一定にすることができる。
【0059】
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。
【0060】
上述した実施形態によれば、２つの第１の電圧検出回路１１及び第２の電圧検出回路１２を設けることにより、チャージポンプ回路９の制御にヒステリシスを持たせていたが、これに限ったものではない。ヒステリシスを持たせる必要がなければ、第１の電圧検出回路１１のみを設けるようにしてもよい。
【0061】
上述した実施形態によれば、抵抗Ｒ２１、Ｒ２２を異なる抵抗値に設定していたが、これに限ったものではない。ツェナーダイオードだけで基準電圧Ｖｒｅｆ１を設定できれば、抵抗Ｒ２１、Ｒ２２については同じ抵抗値に設定されていてもよい。
【0062】
上述した第１実施形態によれば、第１の入力１８とトランジスタＱ１、Ｑ２のエミッタとの間にダイオード接続されたバイポーラトランジスタＴｒを接続していたが、これに限ったものではない。基準電圧Ｖｒｅｆ１の温度変動を補正する必要がなければ、トランジスタＴｒは設けなくてもよい。
【0063】
上述した実施形態によれば、比較回路２０は、カレントミラー回路を構成するトランジスタＭ１、Ｍ２を有していたが、これに限ったものではない。比較回路２０は、トランジスタＱ２のエミッタとグランドとの間に接続された第３の抵抗と、トランジスタＱ４のエミッタとグランドとの間に接続された第４の抵抗と、第３の抵抗に発生する電圧と第４の抵抗に発生する電圧とを比較するコンパレータとから構成されていてもよい。
【0064】
また、上述した実施形態では、トランジスタＱ１～Ｑ４は、バイポーラトランジスタから構成されていたが、これに限ったものではなく、電界効果トランジスタから構成されていてもよい。この場合、トランジスタのベースをゲート、エミッタをソース、コレクタをドレインに読み替えて説明することができる。
【符号の説明】
【0065】
Ｑ１ トランジスタ（第１のトランジスタ）
Ｑ２ トランジスタ（第２のトランジスタ）
Ｑ３ トランジスタ（第３のトランジスタ）
Ｑ４ トランジスタ（第４のトランジスタ）
６ ゲート駆動回路
９ チャージポンプ回路
１１、１１Ｂ 第１の電圧検出回路（チャージポンプの電圧検出回路）
１６ 定電流源
１６Ｂ 定電流回路
１７ 電圧電流変換回路
１８ 第１の入力
１９ 第２の入力
２０ 比較回路
Ｄｚ１、Ｄｚ２ ツェナーダイオード（第１のツェナーダイオード）
Ｄｚ３ ツェナーダイオード（第２のツェナーダイオード）
Ｍ１ トランジスタ（カレントミラー回路）
Ｍ２ トランジスタ（カレントミラー回路）
ＭＳＷ トランジスタ（ロードスイッチ用のトランジスタ）
Ｒ２１ 抵抗（第１の抵抗）
Ｒ２２ 抵抗（第２の抵抗）
ＲＬ 負荷
Ｔｒ トランジスタ（バイポーラトランジスタ）
ＶＤＤ１ 直流電圧
Ｑ２ トランジスタ（第２のトランジスタ）
Ｑ３ トランジスタ（第３のトランジスタ）
Ｑ４ トランジスタ（第４のトランジスタ）
６ ゲート駆動回路
９ チャージポンプ回路
１１、１１Ｂ 第１の電圧検出回路（チャージポンプの電圧検出回路）
１６ 定電流源
１６Ｂ 定電流回路
１７ 電圧電流変換回路
１８ 第１の入力
１９ 第２の入力
２０ 比較回路
Ｄｚ１、Ｄｚ２ ツェナーダイオード（第１のツェナーダイオード）
Ｄｚ３ ツェナーダイオード（第２のツェナーダイオード）
Ｍ１ トランジスタ（カレントミラー回路）
Ｍ２ トランジスタ（カレントミラー回路）
ＭＳＷ トランジスタ（ロードスイッチ用のトランジスタ）
Ｒ２１ 抵抗（第１の抵抗）
Ｒ２２ 抵抗（第２の抵抗）
ＲＬ 負荷
Ｔｒ トランジスタ（バイポーラトランジスタ）
ＶＤＤ１ 直流電圧
【図1】
【図2】
【図3】
【図4】