(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023176764
(43)【公開日】2023-12-13
(54)【発明の名称】抵抗率測定方法
(51)【国際特許分類】
H01L 21/66 20060101AFI20231206BHJP
G01N 27/00 20060101ALI20231206BHJP
G01N 27/06 20060101ALI20231206BHJP
【ＦＩ】
H01L21/66 L
G01N27/00 Z
G01N27/06 Z
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2022089224
(22)【出願日】2022-05-31
(71)【出願人】
【識別番号】000190149
【氏名又は名称】信越半導体株式会社
(74)【代理人】
【識別番号】100102532
【弁理士】
【氏名又は名称】好宮 幹夫
(74)【代理人】
【識別番号】100194881
【弁理士】
【氏名又は名称】小林 俊弘
(74)【代理人】
【識別番号】100215142
【弁理士】
【氏名又は名称】大塚 徹
(72)【発明者】
【氏名】久米 史高
(72)【発明者】
【氏名】篠原 政幸
【テーマコード（参考）】
2G060
4M106
【Ｆターム（参考）】
2G060AA08
2G060AF03
2G060AF07
2G060AF10
2G060AG04
2G060AG11
2G060AG15
2G060EB08
2G060HC13
4M106AA01
4M106AA10
4M106CA10
4M106CA12
4M106DJ19
(57)【要約】
【課題】ＰＷウェーハを用いてＣ－Ｖ法を国際標準にトレースする際に行う新たな抵抗率換算を有する抵抗率測定方法を提供すること。
【解決手段】低抵抗率基板を用いて製造されたＥＰＷに形成されたＥＰ層の抵抗率をＣ－Ｖ法で測定する抵抗率測定方法であって、測定対象のＥＰ層の抵抗率をＣ－Ｖ法で測定して得られるＳＥＭＩ換算抵抗率又はこれに所定の換算を施した抵抗率に対し、四探針標準抵抗率が値付けされた標準ＰＷをＣ－Ｖ法で測定して得られるＣ－Ｖ抵抗率と四探針標準抵抗率との比較から求められる第一換算式による換算と、Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率基板を用いて作製した高抵抗率基板ＥＰＷと、低抵抗率基板を用いて作製した低抵抗率基板ＥＰＷについてのＥＰ層のＣ－Ｖ抵抗率の比較から求められる第二換算式による換算とを行い、測定対象のＥＰ層の四探針抵抗率を得る抵抗率測定方法。
【選択図】図４
【解決手段】低抵抗率基板を用いて製造されたＥＰＷに形成されたＥＰ層の抵抗率をＣ－Ｖ法で測定する抵抗率測定方法であって、測定対象のＥＰ層の抵抗率をＣ－Ｖ法で測定して得られるＳＥＭＩ換算抵抗率又はこれに所定の換算を施した抵抗率に対し、四探針標準抵抗率が値付けされた標準ＰＷをＣ－Ｖ法で測定して得られるＣ－Ｖ抵抗率と四探針標準抵抗率との比較から求められる第一換算式による換算と、Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率基板を用いて作製した高抵抗率基板ＥＰＷと、低抵抗率基板を用いて作製した低抵抗率基板ＥＰＷについてのＥＰ層のＣ－Ｖ抵抗率の比較から求められる第二換算式による換算とを行い、測定対象のＥＰ層の四探針抵抗率を得る抵抗率測定方法。
【選択図】図４
【特許請求の範囲】
【請求項1】
０．０２Ω・ｃｍ以下の抵抗率を有する低抵抗率基板を用いて製造されたシリコンエピタキシャルウェーハに形成された測定対象のシリコンエピタキシャル層の抵抗率をＣ－Ｖ法で測定する抵抗率測定方法であって、
前記測定対象のシリコンエピタキシャル層の抵抗率をＣ－Ｖ法で測定して得られるＳＥＭＩ換算抵抗率または、該ＳＥＭＩ換算抵抗率に所定の換算を施した抵抗率に対して、
四探針標準抵抗率が値付けされた標準ポリッシュドウェーハをＣ－Ｖ法で測定して得られるＣ－Ｖ抵抗率と前記四探針標準抵抗率とを比較することにより求められる第一換算式による換算と、
Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率基板を用いて作製した高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、０．０２Ω・ｃｍ以下の抵抗率を有する低抵抗率基板を用いて作製した低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とについて、Ｃ－Ｖ抵抗率を比較することにより求められる第二換算式による換算と、
を行い、前記測定対象のシリコンエピタキシャル層の四探針抵抗率を得ることを特徴とする抵抗率測定方法。
前記測定対象のシリコンエピタキシャル層の抵抗率をＣ－Ｖ法で測定して得られるＳＥＭＩ換算抵抗率または、該ＳＥＭＩ換算抵抗率に所定の換算を施した抵抗率に対して、
四探針標準抵抗率が値付けされた標準ポリッシュドウェーハをＣ－Ｖ法で測定して得られるＣ－Ｖ抵抗率と前記四探針標準抵抗率とを比較することにより求められる第一換算式による換算と、
Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率基板を用いて作製した高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、０．０２Ω・ｃｍ以下の抵抗率を有する低抵抗率基板を用いて作製した低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とについて、Ｃ－Ｖ抵抗率を比較することにより求められる第二換算式による換算と、
を行い、前記測定対象のシリコンエピタキシャル層の四探針抵抗率を得ることを特徴とする抵抗率測定方法。
【請求項2】
前記標準ポリッシュドウェーハに対する四探針標準抵抗率の値付けは、
国際標準にトレース可能な標準ウェーハを用いて、四探針抵抗率測定装置を校正する四探針抵抗率測定装置校正工程と、
前記四探針抵抗率測定装置校正工程において校正された四探針抵抗率測定装置を用いて、ポリッシュドウェーハに前記四探針標準抵抗率を値付けするポリッシュドウェーハ標準抵抗率値付け工程と、
を有することを特徴とする請求項１に記載の抵抗率測定方法。
国際標準にトレース可能な標準ウェーハを用いて、四探針抵抗率測定装置を校正する四探針抵抗率測定装置校正工程と、
前記四探針抵抗率測定装置校正工程において校正された四探針抵抗率測定装置を用いて、ポリッシュドウェーハに前記四探針標準抵抗率を値付けするポリッシュドウェーハ標準抵抗率値付け工程と、
を有することを特徴とする請求項１に記載の抵抗率測定方法。
【請求項3】
前記ポリッシュドウェーハ標準抵抗率値付け工程では、前記ポリッシュドウェーハの主表面を前記四探針抵抗率測定装置で測定することを特徴とする請求項２に記載の抵抗率測定方法。
【請求項4】
前記ポリッシュドウェーハ標準抵抗率値付け工程では、前記ポリッシュドウェーハを研削して研削面とし、該研削面を前記四探針抵抗率測定装置で測定することを特徴とする請求項２に記載の抵抗率測定方法。
【請求項5】
前記研削として平面研削を行うことを特徴とする請求項４に記載の抵抗率測定方法。
【請求項6】
前記ポリッシュドウェーハとして、酸素ドナーを消去する熱処理が施されているものを用いることを特徴とする請求項２から請求項４のいずれか１項に記載の抵抗率測定方法。
【請求項7】
前記四探針標準抵抗率が値付けされた標準ポリッシュドウェーハとして、
国際標準にトレース可能な標準ウェーハを用いて四探針抵抗率測定装置を校正する四探針抵抗率測定装置校正工程と、
前記四探針抵抗率測定装置校正工程で校正された前記四探針抵抗率測定装置を用い、酸素ドナーを消去する熱処理が予め施されたシリコン単結晶ウェーハの抵抗率を測定し、四探針標準抵抗率を値付けする値付け工程と、
値付け済み前記シリコン単結晶ウェーハの少なくとも第一主表面を加工してポリッシュドウェーハとなす加工工程と、
前記ポリッシュドウェーハを洗浄する洗浄工程と、
が施されているものを用いることを特徴とする請求項１に記載の抵抗率測定方法。
国際標準にトレース可能な標準ウェーハを用いて四探針抵抗率測定装置を校正する四探針抵抗率測定装置校正工程と、
前記四探針抵抗率測定装置校正工程で校正された前記四探針抵抗率測定装置を用い、酸素ドナーを消去する熱処理が予め施されたシリコン単結晶ウェーハの抵抗率を測定し、四探針標準抵抗率を値付けする値付け工程と、
値付け済み前記シリコン単結晶ウェーハの少なくとも第一主表面を加工してポリッシュドウェーハとなす加工工程と、
前記ポリッシュドウェーハを洗浄する洗浄工程と、
が施されているものを用いることを特徴とする請求項１に記載の抵抗率測定方法。
【請求項8】
前記シリコン単結晶ウェーハとして、主表面が、ラッピング加工された面、研削された面、または、化学エッチングされた面であるものを用いることを特徴とする請求項７に記載の抵抗率測定方法。
【請求項9】
前記第二換算式を、
Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率ポリッシュドウェーハと、０．０２Ωｃｍ以下の抵抗率を有する低抵抗率ポリッシュドウェーハとを準備する基板用ポリッシュドウェーハ準備工程と、
前記高抵抗率ポリッシュドウェーハ上、および、前記低抵抗率ポリッシュドウェーハ上のそれぞれに、前記高抵抗率ポリッシュドウェーハと同じ抵抗率かつ同じ導電型のシリコンエピタキシャル層を、同じドーパント濃度の成長条件でエピタキシャル成長させ、前記高抵抗率基板シリコンエピタキシャルウェーハと前記低抵抗率基板シリコンエピタキシャルウェーハとを準備するエピタキシャルウェーハ準備工程と、
前記低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、前記高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とをＣ－Ｖ測定する比較用エピタキシャルウェーハのＣ－Ｖ測定工程と、
前記低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、前記高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とについて、Ｃ－Ｖ抵抗率を比較する比較工程と
を通して求め、
低抵抗率基板上に形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率測定結果を、前記第二換算式により、高抵抗率基板を含むシリコンエピタキシャルウェーハに形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率に換算する第二換算工程を行うことを特徴とする請求項１に記載の抵抗率測定方法。
Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率ポリッシュドウェーハと、０．０２Ωｃｍ以下の抵抗率を有する低抵抗率ポリッシュドウェーハとを準備する基板用ポリッシュドウェーハ準備工程と、
前記高抵抗率ポリッシュドウェーハ上、および、前記低抵抗率ポリッシュドウェーハ上のそれぞれに、前記高抵抗率ポリッシュドウェーハと同じ抵抗率かつ同じ導電型のシリコンエピタキシャル層を、同じドーパント濃度の成長条件でエピタキシャル成長させ、前記高抵抗率基板シリコンエピタキシャルウェーハと前記低抵抗率基板シリコンエピタキシャルウェーハとを準備するエピタキシャルウェーハ準備工程と、
前記低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、前記高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とをＣ－Ｖ測定する比較用エピタキシャルウェーハのＣ－Ｖ測定工程と、
前記低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、前記高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とについて、Ｃ－Ｖ抵抗率を比較する比較工程と
を通して求め、
低抵抗率基板上に形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率測定結果を、前記第二換算式により、高抵抗率基板を含むシリコンエピタキシャルウェーハに形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率に換算する第二換算工程を行うことを特徴とする請求項１に記載の抵抗率測定方法。
【請求項10】
前記第一換算式を求める際に、前記標準ポリッシュドウェーハの抵抗率をＣ－Ｖ法で測定する前に、前記標準ポリッシュドウェーハを２５０℃以上１１５０℃以下の水素雰囲気中で加熱処理することを特徴とする請求項１に記載の抵抗率測定方法。
【請求項11】
前記第一換算式を求める際、前記標準ポリッシュドウェーハの第二主表面と、Ｃ－Ｖ法を用いた測定装置の測定ステージとの間に、導電性クッションを配置しつつ、前記標準ポリッシュドウェーハの第一主表面に高周波電圧を印加して、前記標準ポリッシュドウェーハの抵抗率をＣ－Ｖ法で測定することを特徴とする請求項１に記載の抵抗率測定方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は抵抗率測定方法に関し、より詳しくは、Ｃ－Ｖ法で測定したシリコンエピタキシャル層の抵抗率をＮＩＳＴ等の国際標準にトレース可能な四探針抵抗率に換算する抵抗率測定方法に関する。
【背景技術】
【0002】
従来、シリコン単結晶ウェーハの主表面がポリッシュ加工されたポリッシュドウェーハ（ＰＷ）（以下、単にＰＷと記載することがある。）、あるいは、該ＰＷウェーハの主表面にシリコンエピタキシャル層（以下、単にエピ層と記載することがある。）が気相成長されたシリコンエピタキシャルウェーハ（以下、単にＥＰＷと記載することがある。）の抵抗率を測定する方法として、Ｃ－Ｖ（Ｃａｐａｃｉｔａｎｃｅ－Ｖｏｌｔａｇｅ）法が知られている。
【0003】
例えば、特許文献１に記載されるように、シリコン単結晶ウェーハのＣ－Ｖ特性を測定するため、試料となるシリコン単結晶ウェーハの主表面（第一主表面）に、金属電極を用いてショットキー接合を形成し、前記試料をＣ－Ｖ測定装置のウェーハステージに固定し、電極に対して逆バイアス電圧を連続的に変化させながら印加することにより、シリコン単結晶ウェーハの内部に空乏層を拡げ、その容量を変化させる。
【0004】
そして、バイアス電圧と空乏層の容量との関係から、シリコン単結晶ウェーハの主表面から所定深さにおける不純物濃度と抵抗率を算出する。
【0005】
精度の高いＣ－Ｖ特性を得るためには、試料の主裏面（第二主表面）とウェーハステージとの接触抵抗を小さく保つ必要がある。
【0006】
特許文献１には、前記ウェーハステージ上に導電性クッションを載置し、該導電性クッション上に、主裏面に導電性ペーストが塗布されたシリコン単結晶ウェーハを密着させて、Ｃ－Ｖ特性を測定する方法が開示されている。
【0007】
導電性クッションとして、銀やカーボンが練り込まれ、抵抗率０．０１Ω・ｃｍ以下、厚さ０．２ｍｍ以上０．７５ｍｍ以下のシリコーンゴムを用いることが好ましいとされる。
【0008】
Ｃ－Ｖ特性から抵抗率への換算には、ＳＥＭＩ ＭＦ７２３－０３０７あるいはＩｒｖｉｎカーブが用いられる。四探針法による抵抗率測定値は、ＮＩＳＴ（Ｎａｔｉｏｎａｌ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｓｔａｎｄａｒｄｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ：アメリカ国立標準技術研究所）が提供したＳＲＭ２５４１（０．０１Ω・ｃｍ）～ＳＲＭ２５４７（２００Ω・ｃｍ）の７水準の抵抗率標準物質（ＳＲＭ：Ｓｔａｎｄａｒｄ Ｒｅｆｅｒｅｎｃｅ Ｍａｔｅｒｉａｌ）等の国際標準へのトレーサビリティーを有する標準ウェーハを用いて補正することができる。
【0009】
Ｃ－Ｖ法による抵抗率測定値も、ＮＩＳＴ等の国際標準へのトレーサビリティーを有することが望ましい。そこで、例えば前記抵抗率標準物質ＳＲＭへのトレーサビリティーを有する標準ウェーハをＣ－Ｖ法で測定することにより、トレーサビリティーを確保することが提案されている。
【0010】
例えば、特許文献２では、前記ＳＲＭ２５４１～ＳＲＭ２５４７の抵抗率標準物質を一次標準サンプルとして用いて校正した四探針法の測定装置で、Ｐ／Ｎ接合を有するシリコンエピタキシャルウェーハのエピタキシャル層抵抗率を値付けして二次標準サンプルとするとともに、該エピタキシャル層を表面電極のＣ－Ｖ法測定装置で測定することにより、該表面電極のＣ－Ｖ法測定装置を校正する。
【0011】
そして、前記二次標準サンプルで校正された表面電極のＣ－Ｖ法測定装置を用い、Ｐ／Ｐ型またはＮ／Ｎ型シリコンエピタキシャルウェーハのエピタキシャル層抵抗率を測定して三次標準サンプルとし、該三次標準サンプルを用いて裏面電極のＣ－Ｖ法測定装置を校正することが提案されている。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開２０１６－７６６６２号公報
【特許文献2】特開２０１８－３２７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
特許文献２が提案する方法を用いる場合、Ｐ／Ｎ接合を有するシリコンエピタキシャルウェーハ（ＥＰＷ）を用いて抵抗率を校正する必要がある。また、表面電極のＣ－Ｖ法測定装置と、裏面電極のＣ－Ｖ法測定装置との両方が必要である。
【0014】
本発明は、上記課題に対してなされたものであり、ＰＷウェーハを用いてＣ－Ｖ法をＮＩＳＴ等の国際標準にトレースする際に行う新たな抵抗率換算を有する抵抗率測定方法を提供することを目的とする。
【課題を解決するための手段】
【0015】
上記課題を解決するために、本発明では、０．０２Ω・ｃｍ以下の抵抗率を有する低抵抗率基板を用いて製造されたシリコンエピタキシャルウェーハに形成された測定対象のシリコンエピタキシャル層の抵抗率をＣ－Ｖ法で測定する抵抗率測定方法であって、
前記測定対象のシリコンエピタキシャル層の抵抗率をＣ－Ｖ法で測定して得られるＳＥＭＩ換算抵抗率または、該ＳＥＭＩ換算抵抗率に所定の換算を施した抵抗率に対して、
四探針標準抵抗率が値付けされた標準ポリッシュドウェーハをＣ－Ｖ法で測定して得られるＣ－Ｖ抵抗率と前記四探針標準抵抗率とを比較することにより求められる第一換算式による換算と、
Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率基板を用いて作製した高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、０．０２Ω・ｃｍ以下の抵抗率を有する低抵抗率基板を用いて作製した低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とについて、Ｃ－Ｖ抵抗率を比較することにより求められる第二換算式による換算と、
を行い、前記測定対象のシリコンエピタキシャル層の四探針抵抗率を得ることを特徴とする抵抗率測定方法を提供する。
ここで、Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率基板の抵抗率とは、例えば０．１Ω・ｃｍ以上１０００Ω・ｃｍ以下である。
前記測定対象のシリコンエピタキシャル層の抵抗率をＣ－Ｖ法で測定して得られるＳＥＭＩ換算抵抗率または、該ＳＥＭＩ換算抵抗率に所定の換算を施した抵抗率に対して、
四探針標準抵抗率が値付けされた標準ポリッシュドウェーハをＣ－Ｖ法で測定して得られるＣ－Ｖ抵抗率と前記四探針標準抵抗率とを比較することにより求められる第一換算式による換算と、
Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率基板を用いて作製した高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、０．０２Ω・ｃｍ以下の抵抗率を有する低抵抗率基板を用いて作製した低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とについて、Ｃ－Ｖ抵抗率を比較することにより求められる第二換算式による換算と、
を行い、前記測定対象のシリコンエピタキシャル層の四探針抵抗率を得ることを特徴とする抵抗率測定方法を提供する。
ここで、Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率基板の抵抗率とは、例えば０．１Ω・ｃｍ以上１０００Ω・ｃｍ以下である。
【0016】
本発明を用いて、標準ポリッシュドウェーハのＣ－Ｖ抵抗率と四探針標準抵抗率とを比較することによって求められる第一換算式による換算に加え、高抵抗率基板シリコンエピタキシャルウェーハに形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率と、低抵抗率基板シリコンエピタキシャルウェーハに形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率とを比較することによって求められる第二換算式による換算を行うことにより、低抵抗率基板上に形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率をＮＩＳＴ等の国際標準にトレース可能な四探針抵抗率に換算することが可能になる。
【0017】
すなわち、本発明によれば、ＰＷウェーハを用いてＣ－Ｖ法をＮＩＳＴ等の国際標準にトレースする際に行う新たな抵抗率換算を有する抵抗率測定方法を提供することができる。
【0018】
前記標準ポリッシュドウェーハに対する四探針標準抵抗率の値付けは、
国際標準にトレース可能な標準ウェーハを用いて、四探針抵抗率測定装置を校正する四探針抵抗率測定装置校正工程と、
前記四探針抵抗率測定装置校正工程において校正された四探針抵抗率測定装置を用いて、ポリッシュドウェーハに前記四探針標準抵抗率を値付けするポリッシュドウェーハ標準抵抗率値付け工程と、
を有することが望ましい。
国際標準にトレース可能な標準ウェーハを用いて、四探針抵抗率測定装置を校正する四探針抵抗率測定装置校正工程と、
前記四探針抵抗率測定装置校正工程において校正された四探針抵抗率測定装置を用いて、ポリッシュドウェーハに前記四探針標準抵抗率を値付けするポリッシュドウェーハ標準抵抗率値付け工程と、
を有することが望ましい。
【0019】
このようにして得られた標準ポリッシュドウェーハを用いて第一換算式を求め、この第一換算式による換算を行うことにより、高抵抗率基板上に形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率を、より高い精度で、ＮＩＳＴ等の国際標準にトレース可能な四探針抵抗率に換算できる。
【0020】
この場合、前記ポリッシュドウェーハ標準抵抗率値付け工程では、前記ポリッシュドウェーハの主表面を前記四探針抵抗率測定装置で測定してもよい。
【0021】
または、前記ポリッシュドウェーハを研削して研削面とし、該研削面を前記四探針抵抗率測定装置で測定してもよい。前記研削として平面研削を行うことが望ましい。
【0022】
このように、四探針抵抗率測定装置を用いた測定を、ポリッシュドウェーハの主表面（ＰＷ面）に対して行っても良いし、または研削面に対して行っても良い。研削面を四探針抵抗率測定装置を用いて測定すると、ＰＷ面を測定する場合に比べ、四探針抵抗率の測定精度が改善する。
【0023】
前記ポリッシュドウェーハとして、酸素ドナーを消去する熱処理が施されているものを用いることが望ましい。
【0024】
このようにすることで、四探針標準抵抗率の値付けをより精度良く行うことができる。
【0025】
あるいは、前記四探針標準抵抗率が値付けされた標準ポリッシュドウェーハとして、
国際標準にトレース可能な標準ウェーハを用いて四探針抵抗率測定装置を校正する四探針抵抗率測定装置校正工程と、
前記四探針抵抗率測定装置校正工程で校正された前記四探針抵抗率測定装置を用い、酸素ドナーを消去する熱処理が予め施されたシリコン単結晶ウェーハの抵抗率を測定し、四探針標準抵抗率を値付けする値付け工程と、
値付け済み前記シリコン単結晶ウェーハの少なくとも第一主表面を加工してポリッシュドウェーハとなす加工工程と、
前記ポリッシュドウェーハを洗浄する洗浄工程と、
が施されているものを用いることが望ましい。シリコン単結晶ウェーハとして、例えば、主表面が、ラッピング加工された面、研削された面、または、化学エッチングされた面であるものを用いる。
国際標準にトレース可能な標準ウェーハを用いて四探針抵抗率測定装置を校正する四探針抵抗率測定装置校正工程と、
前記四探針抵抗率測定装置校正工程で校正された前記四探針抵抗率測定装置を用い、酸素ドナーを消去する熱処理が予め施されたシリコン単結晶ウェーハの抵抗率を測定し、四探針標準抵抗率を値付けする値付け工程と、
値付け済み前記シリコン単結晶ウェーハの少なくとも第一主表面を加工してポリッシュドウェーハとなす加工工程と、
前記ポリッシュドウェーハを洗浄する洗浄工程と、
が施されているものを用いることが望ましい。シリコン単結晶ウェーハとして、例えば、主表面が、ラッピング加工された面、研削された面、または、化学エッチングされた面であるものを用いる。
【0026】
このような標準ポリッシュドウェーハを用いることで、測定対象であるシリコンエピタキシャル層のＣ－Ｖ抵抗率を、より高い精度で、ＮＩＳＴ等の国際標準にトレース可能な四探針抵抗率に換算できる。
【0027】
前記第二換算式を、
Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率ポリッシュドウェーハと、０．０２Ωｃｍ以下の抵抗率を有する低抵抗率ポリッシュドウェーハとを準備する基板用ポリッシュドウェーハ準備工程と、
前記高抵抗率ポリッシュドウェーハ上、および、前記低抵抗率ポリッシュドウェーハ上のそれぞれに、前記高抵抗率ポリッシュドウェーハと同じ抵抗率かつ同じ導電型のシリコンエピタキシャル層を、同じドーパント濃度の成長条件でエピタキシャル成長させ、前記高抵抗率基板シリコンエピタキシャルウェーハと前記低抵抗率基板シリコンエピタキシャルウェーハとを準備するエピタキシャルウェーハ準備工程と、
前記低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、前記高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とをＣ－Ｖ測定する比較用エピタキシャルウェーハのＣ－Ｖ測定工程と、
前記低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、前記高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とについて、Ｃ－Ｖ抵抗率を比較する比較工程と
を通して求め、
低抵抗率基板上に形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率測定結果を、前記第二換算式により、高抵抗率基板を含むシリコンエピタキシャルウェーハに形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率に換算する第二換算工程を行うことが望ましい。
Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率ポリッシュドウェーハと、０．０２Ωｃｍ以下の抵抗率を有する低抵抗率ポリッシュドウェーハとを準備する基板用ポリッシュドウェーハ準備工程と、
前記高抵抗率ポリッシュドウェーハ上、および、前記低抵抗率ポリッシュドウェーハ上のそれぞれに、前記高抵抗率ポリッシュドウェーハと同じ抵抗率かつ同じ導電型のシリコンエピタキシャル層を、同じドーパント濃度の成長条件でエピタキシャル成長させ、前記高抵抗率基板シリコンエピタキシャルウェーハと前記低抵抗率基板シリコンエピタキシャルウェーハとを準備するエピタキシャルウェーハ準備工程と、
前記低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、前記高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とをＣ－Ｖ測定する比較用エピタキシャルウェーハのＣ－Ｖ測定工程と、
前記低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、前記高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とについて、Ｃ－Ｖ抵抗率を比較する比較工程と
を通して求め、
低抵抗率基板上に形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率測定結果を、前記第二換算式により、高抵抗率基板を含むシリコンエピタキシャルウェーハに形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率に換算する第二換算工程を行うことが望ましい。
【0028】
第一換算式による換算に加え、このように第二換算工程を行うことにより、低抵抗率基板上に形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率を、より高い精度で、ＮＩＳＴ等の国際標準にトレース可能な四探針抵抗率に換算できる。
【0029】
そして、前記第一換算式を求める際、前記標準ポリッシュドウェーハの抵抗率をＣ－Ｖ法で測定する前に、前記標準ポリッシュドウェーハを２５０℃以上１１５０℃以下の水素雰囲気中で加熱処理することが望ましい。
【0030】
このように加熱処理した標準ポリッシュドウェーハをＣ－Ｖ測定に供することにより、不純物濃度プロファイルまたは抵抗率プロファイルの表層部に高抵抗領域が出現するのを防ぐことができる。
【0031】
また、前記第一換算式を求める際、前記標準ポリッシュドウェーハの第二主表面と、Ｃ－Ｖ法を用いた測定装置の測定ステージとの間に、導電性クッションを配置しつつ、前記標準ポリッシュドウェーハの第一主表面に高周波電圧を印加して、前記標準ポリッシュドウェーハの抵抗率をＣ－Ｖ法で測定することが望ましい。
【0032】
第一換算式を求める際、このように導電性クッションを配置した状態で標準ポリッシュドウェーハのＣ－Ｖ抵抗率を測定することで、抵抗率の異なる高抵抗率ウェーハであっても、ウェーハステージに対する接触抵抗が一定に保たれるので、第一換算式や第二換算式の精度向上が期待できる。
【発明の効果】
【0033】
以上のように、本発明であれば、標準ポリッシュドウェーハのＣ－Ｖ抵抗率と四探針標準抵抗率とを比較して求められる第一換算式による換算に加え、高抵抗率基板シリコンエピタキシャルウェーハに形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率と、低抵抗率基板シリコンエピタキシャルウェーハに形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率とを比較することにより求められる第二換算式を用いて換算を行うことにより、低抵抗率基板上に形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率をＮＩＳＴ等の国際標準にトレース可能な四探針抵抗率に換算することが可能になる。
【図面の簡単な説明】
【0034】
【図1】本発明の第一の実施形態に係る抵抗率測定方法のうち、第一換算式を求める概略工程を示す概略工程図である。
【図2】本発明の抵抗率測定方法のうち、第二換算式を求める概略工程を示す概略工程図である。
【図3】Ｃ－Ｖ測定装置の概略図である。
【図4】第二換算式による換算と第一換算式による換算とを行うことにより、測定対象であるシリコンエピタキシャルウェーハに形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率測定結果を四探針抵抗率に換算する工程を示す概略図である。
【図5】本発明の第二の実施形態に係る抵抗率測定方法のうち、第一換算式を求める概略工程を示す概略工程図である。
【図6】第二換算式を用いて換算した抵抗率に対し、第二換算式を用いていない場合の抵抗率が有するバイアス量を示したグラフである。
【図7】四探針標準抵抗率と、第二換算式による換算及び第一換算式による換算を行ったシリコンエピタキシャルウェーハに形成されたシリコンエピタキシャル層のＣ－Ｖ抵抗率測定結果とを比較したグラフである。
【発明を実施するための形態】
【0035】
上述のように、ポリッシュドウェーハ（以下、単に「ＰＷウェーハ」と記載することがある）を用いてＣ－Ｖ法をＮＩＳＴ等の国際標準にトレースする際に行う新たな抵抗率換算を有する抵抗率測定方法の開発が求められていた。
【0036】
本発明者らは、上記課題について鋭意検討を重ねた結果、標準ポリッシュドウェーハのＣ－Ｖ抵抗率と四探針標準抵抗率とを比較することによって求められる第一換算式による換算に加え、高抵抗率基板シリコンエピタキシャルウェーハのエピタキシャル層と、低抵抗率基板シリコンエピタキシャルウェーハのエピタキシャル層とについて、Ｃ－Ｖ抵抗率を比較することにより求められる第二換算式を用いて換算を行うことにより、測定対象のシリコンエピタキシャル層のＣ－Ｖ抵抗率をＮＩＳＴ等の国際標準にトレース可能な四探針抵抗率に換算することが可能になることを見出し、本発明を完成させた。
【0037】
即ち、本発明は、０．０２Ω・ｃｍ以下の抵抗率を有する低抵抗率基板を用いて製造されたシリコンエピタキシャルウェーハに形成された測定対象のシリコンエピタキシャル層の抵抗率をＣ－Ｖ法で測定する抵抗率測定方法であって、
前記測定対象のシリコンエピタキシャル層の抵抗率をＣ－Ｖ法で測定して得られるＳＥＭＩ換算抵抗率または、該ＳＥＭＩ換算抵抗率に所定の換算を施した抵抗率に対して、
四探針標準抵抗率が値付けされた標準ポリッシュドウェーハをＣ－Ｖ法で測定して得られるＣ－Ｖ抵抗率と前記四探針標準抵抗率とを比較することにより求められる第一換算式による換算と、
Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率基板を用いて作製した高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、０．０２Ω・ｃｍ以下の抵抗率を有する低抵抗率基板を用いて作製した低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とについて、Ｃ－Ｖ抵抗率を比較することにより求められる第二換算式による換算と、
を行い、前記測定対象のシリコンエピタキシャル層の四探針抵抗率を得ることを特徴とする抵抗率測定方法である。
前記測定対象のシリコンエピタキシャル層の抵抗率をＣ－Ｖ法で測定して得られるＳＥＭＩ換算抵抗率または、該ＳＥＭＩ換算抵抗率に所定の換算を施した抵抗率に対して、
四探針標準抵抗率が値付けされた標準ポリッシュドウェーハをＣ－Ｖ法で測定して得られるＣ－Ｖ抵抗率と前記四探針標準抵抗率とを比較することにより求められる第一換算式による換算と、
Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率基板を用いて作製した高抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層と、０．０２Ω・ｃｍ以下の抵抗率を有する低抵抗率基板を用いて作製した低抵抗率基板シリコンエピタキシャルウェーハのシリコンエピタキシャル層とについて、Ｃ－Ｖ抵抗率を比較することにより求められる第二換算式による換算と、
を行い、前記測定対象のシリコンエピタキシャル層の四探針抵抗率を得ることを特徴とする抵抗率測定方法である。
【0038】
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
【0039】
［第一の実施形態］
以下に、本発明の第一の実施形態を図面に基づいて説明する。
以下に、本発明の第一の実施形態を図面に基づいて説明する。
【0040】
図１は、本発明の第一の実施形態に係る抵抗率測定方法のうち、第一換算式を求める概略工程を示す概略工程図である。
【0041】
まず、国際標準、例えばＮＩＳＴにトレース可能な標準ウェーハを用いて、四探針抵抗率測定装置を校正する（図１（ａ）四探針抵抗率測定装置校正工程）。
【0042】
例えば、四探針法による抵抗率測定値に対して、ＮＩＳＴ（Ｎａｔｉｏｎａｌ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｓｔａｎｄａｒｄｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ：アメリカ国立標準技術研究所）が提供したＳＲＭ２５４１（０．０１Ω・ｃｍ）～ＳＲＭ２５４７（２００Ω・ｃｍ）の７水準の抵抗率標準物質（ＳＲＭ：Ｓｔａｎｄａｒｄ Ｒｅｆｅｒｅｎｃｅ Ｍａｔｅｒｉａｌ）等へのトレーサビリティーを有する標準ウェーハを用い、四探針抵抗率測定装置の校正および補正を行うことができる。
【0043】
この例において四探針抵抗率測定装置を校正するには、該四探針抵抗率測定装置で前記ＳＲＭ２５４１～ＳＲＭ２５４７等の抵抗率標準物質を測定し、その測定結果が管理基準内であることを確認する。また、補正するには、前記四探針抵抗率測定装置で前記抵抗率標準物質を測定し、その測定結果と前記抵抗率標準物質に付与された標準値との比を求め、その比を前記四探針抵抗率測定装置による測定値に乗ずる。
【0044】
次に、四探針抵抗率測定装置校正工程において校正された前記四探針抵抗率測定装置を用いてＰＷウェーハの抵抗率を測定し、四探針標準抵抗率を値付けする（図１（ｂ）標準抵抗率値付け工程）。
【0045】
前記ＰＷウェーハとしては、Ｃ－Ｖ法で測定可能な抵抗率を有し、酸素ドナーを消去する熱処理が施されているものを使用することが望ましい。前記ＰＷウェーハのＰＷ面を前記四探針抵抗率測定装置で測定する場合は、四探針標準抵抗率の精度を確保するため、抵抗率を多数回測定し、その平均値を標準値とすることが望ましい。前記ＰＷウェーハを研削（例えば平面研削）加工して研削面とし、該研削面を前記四探針抵抗率測定装置で測定すると、ＰＷ面を測定する場合に比べ、四探針標準抵抗率の測定精度が改善する。以降、四探針標準抵抗率の値付けされたＰＷウェーハを標準ＰＷと呼ぶことがある。
【0046】
続いて、前記標準ＰＷをＣ－Ｖ測定する（図１（ｃ）標準ＰＷのＣ－Ｖ測定工程）。ＰＷ標準抵抗率値付け工程（図１（ｂ））で表面を研削加工した場合は、同じ抵抗率を有する別のＰＷウェーハをＣ－Ｖ測定する。Ｃ－Ｖ測定の際に、その不純物濃度プロファイルまたは抵抗率プロファイルの表層部に高抵抗領域が出現する場合、前記標準ＰＷをＣ－Ｖ測定する前に、２５０℃以上１１５０℃以下の水素雰囲気中で、１０分～６０分間熱処理することが望ましい。
【0047】
そして、前記標準ＰＷをＣ－Ｖ法で測定して得られるＣ－Ｖ抵抗率と、前記四探針標準抵抗率とを比較すること（図１（ｄ）標準ＰＷのＣ－Ｖ測定値と四探針標準抵抗率との比較工程）により、ＰＷウェーハのＣ－Ｖ測定値を国際標準にトレース可能な四探針抵抗率に換算するための第一換算式を求める（図１（ｅ））。
【0048】
このようにして求められる第一換算式は、高抵抗率基板を用いる、例えばＰ－型ＰＷ、Ｎ－型ＰＷ、Ｐ／Ｐ－型シリコンエピタキシャルウェーハ（以下、単に「ＥＰＷ」と記載することがある）、Ｎ／Ｎ－型のＥＰＷに適用することができても、低抵抗率基板を用いる、例えばＰ／Ｐ＋型ＥＰＷやＮ／Ｎ＋型ＥＰＷには適用することができない。これは、Ｃ－Ｖ測定の際にウェーハを固定するウェーハステージとＥＰＷ裏面との接触抵抗が、ＥＰＷ裏面が高抵抗率基板である場合と低抵抗率基板である場合とで異なり、その違いがＣ－Ｖ抵抗率の測定結果に影響を及ぼすからである。
【0049】
そこで、シリコンエピタキシャル層（以下、単に「エピ層」と記載することがある）のドーパント濃度が同じ高抵抗率基板ＥＰＷと低抵抗率基板ＥＰＷとを準備し、これらのＥＰＷのエピ層についてＣ－Ｖ抵抗率を比較することにより、前記低抵抗率基板ＥＰＷのエピ層Ｃ－Ｖ抵抗率から、高抵抗率基板ＥＰＷのエピ層Ｃ－Ｖ抵抗率への換算を行うための第二換算式を求める（図２）。すなわち、図２は、本発明の抵抗率測定方法のうち、第二換算式を求める概略工程を示す概略工程図である。
【0050】
図２において、まず、Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率ＰＷウェーハと、０．０２Ω・ｃｍ以下の抵抗率を有する低抵抗率ＰＷウェーハとを準備する（図２（ａ）基板用ＰＷウェーハ準備工程）。ここで、Ｃ－Ｖ法で測定可能な抵抗率を有する高抵抗率基板の抵抗率とは、例えば０．１Ω・ｃｍ以上１０００Ω・ｃｍ以下である。
【0051】
次に、前記高抵抗率ＰＷウェーハ上、および、低抵抗率ＰＷウェーハ上のそれぞれに、前記高抵抗率ＰＷウェーハと実質的に同じ抵抗率かつ同じ導電型のシリコンエピタキシャル層を、同じドーパント濃度の成長条件でエピタキシャル成長させる。これにより、高抵抗率基板ＥＰＷと低抵抗率基板ＥＰＷとを準備する（図２（ｂ）比較用ＥＰＷ準備工程）。
【0052】
続いて、前記低抵抗率基板ＥＰＷのエピ層と前記高抵抗率基板ＥＰＷのエピ層とをＣ－Ｖ測定する（図２（ｃ）比較用ＥＰＷのＣ－Ｖ測定工程）。さらに、前記低抵抗率基板ＥＰＷのエピ層と、前記高抵抗率基板ＥＰＷのエピ層とについて、Ｃ－Ｖ抵抗率を比較する（図２（ｄ）低抵抗率基板ＥＰＷのＥＰ層と高抵抗率基板ＥＰＷのＥＰ層とについての、Ｃ－Ｖ抵抗率の比較工程）。
【0053】
そして、前記低抵抗率基板ＥＰＷのエピ層のＣ－Ｖ抵抗率から高抵抗率基板ＥＰＷのエピ層のＣ－Ｖ抵抗率への換算を行うための第二換算式を求める（図２（ｅ））。エピ層と基板との抵抗率が同じ高抵抗率基板ＥＰＷは、実質的にＰＷと同じである。このため、第二換算式は、前記低抵抗率基板ＥＰＷのエピ層のＣ－Ｖ抵抗率からＰＷのＣ－Ｖ抵抗率への換算としても用いることができる。
【0054】
前記したように、Ｃ－Ｖ測定の際にＥＰＷが固定されるウェーハステージとＥＰＷ裏面との接触抵抗は、ＥＰＷ裏面が高抵抗率基板である場合と低抵抗率基板である場合との間で異なり、その違いがＣ－Ｖ抵抗率の測定結果に影響を及ぼす。さらに、同じ高抵抗率基板や高抵抗率ＰＷであっても、例えば、１Ω・ｃｍと１００Ω・ｃｍとでは、ウェーハステージに対する接触抵抗が異なる。
【0055】
そこで、高抵抗率基板ＥＰＷあるいは高抵抗率ＰＷ（以下、高抵抗率ウェーハと記載することがある。）をウェーハステージに固定してＣ－Ｖ測定する場合、高抵抗率ウェーハと前記ウェーハステージとの間に、導電性クッションを挟みつつＣ－Ｖ測定することが望ましい。すると、抵抗率の異なる高抵抗率ウェーハであっても、ウェーハステージに対する接触抵抗が一定に保たれるので、第一換算式や第二換算式の精度向上が期待できる。
【0056】
図３に、高抵抗率ウェーハ３とウェーハステージ６との間に、導電性クッション７を挟みつつＣ－Ｖ測定する際に用いるＣ－Ｖ測定装置１０（以下、単に装置１０と記載することがある。）の概略図を示す。
【0057】
高抵抗率ウェーハ３は、高抵抗率基板１の上にシリコンエピタキシャル層２を気相成長して形成され、Ｐ／Ｐ－またはＮ／Ｎ－のどちらにでも適用可能であるが、説明の便宜上、Ｐ／Ｐ－の場合について図示する。さらに、前記装置１０は電極が裏面電極であるが、表面電極についても適用可能である。
【0058】
Ｃ－Ｖ測定の前処理として、高抵抗率ウェーハ３を例えばフッ酸（ＨＦ）で処理し、表面に形成された酸化膜を除去する。次に、シリコンエピタキシャル層２表面の所望位置に、金属電極４を形成する。金属電極４の金属は、シリコンエピタキシャル層２がＰ型の場合はサマリウム（Ｓｍ）であることが好適であり、シリコンエピタキシャル層２がＮ型の場合は金（Ａｕ）が好適である。金属電極４として水銀（Ｈｇ）を用いる場合は、Ｐ型およびＮ型の両方に適用できる。
【0059】
次に、ＨＦ処理済み高抵抗率ウェーハ３の第二主表面（主裏面）と、Ｃ－Ｖ測定装置１０の測定ステージ６との間に、導電性クッション７を挟みつつ、前記高抵抗率ウェーハ３の第一主表面に接触させた金属電極４に、高周波電圧を印加して、Ｃ－Ｖ測定を行う。
【0060】
導電性クッション７としては、銀やカーボンを練り込んだ抵抗率１Ωｃｍ以下のシリコーンゴムが望ましい。導電性クッション７を用いるのは、高抵抗率ウェーハ１の第二主表面と、Ｃ－Ｖ測定装置１０の測定ステージ６との間のオーミック・コンタクトを良好な一定抵抗率に保つためである。
【0061】
導電性クッション７を用いない場合、高抵抗率ウェーハ３の第二主表面と、測定ステージ６との間に形成される抵抗の大きさは、高抵抗率基板１の抵抗率により異なる。また、高抵抗率ウェーハ３の裏面と測定ステージ６との吸着の強さによっても異なる。高抵抗率ウェーハ３の第二主表面と測定ステージ６との間に形成される抵抗の大きさは、吸着力が強ければ小さくなり、吸着力が弱ければ大きくなる。
【0062】
前記高抵抗率ウェーハ３の第一主表面に接触させた金属電極４に、逆バイアス電圧が印加されると、金属電極４に接触するＥＰ層２の表面近傍に形成される空乏層が拡がる。
【0063】
空乏層幅Ｗは、次式より求めることができる。
（式１）
Ｗ＝Ａε０εＳｉ／Ｃ
ここで、Ａは金属電極４の面積、ε０は真空誘電率、εＳｉはシリコンの比誘電率、Ｃはエピ層２の空乏層が形成する静電容量である。
（式１）
Ｗ＝Ａε０εＳｉ／Ｃ
ここで、Ａは金属電極４の面積、ε０は真空誘電率、εＳｉはシリコンの比誘電率、Ｃはエピ層２の空乏層が形成する静電容量である。
【0064】
そして、空乏層幅Ｗにおけるドーパント濃度Ｎ（Ｗ）は、次式より求められる。
（式２）
Ｎ（Ｗ）＝２／（ｑε０εＳｉＡ２）＊｛ｄ（Ｃ－２）／ｄＶ｝－１
ここで、ｑは電子の電荷量である。
（式２）
Ｎ（Ｗ）＝２／（ｑε０εＳｉＡ２）＊｛ｄ（Ｃ－２）／ｄＶ｝－１
ここで、ｑは電子の電荷量である。
【0065】
ドーパント濃度Ｎ（Ｗ）は、空乏層幅Ｗ（深さ）との対応リストが作成されると、ドーパント濃度プロファイルとして出力できる。また、ドーパント濃度Ｎ（ｗ）は、ＳＥＭＩ ＭＦ７２３－０３０７を用いて抵抗率（ＳＥＭＩ換算抵抗率）に換算された後、空乏層幅（深さ）との対応リストが作成されると、抵抗率プロファイルとしても出力できる。
【0066】
前記ＳＥＭＩ換算抵抗率または、該ＳＥＭＩ換算抵抗率に所定の換算を施した抵抗率に対し、前記第一換算式の換算を行うことにより、高抵抗率ウェーハ３のＣ－Ｖ抵抗率の測定結果をＮＩＳＴにトレース可能な四探針抵抗率に換算することができる。
【0067】
Ｃ－Ｖ測定の対象が高抵抗率基板１を含まない場合、すなわち、Ｐ／Ｐ＋型ＥＰＷやＮ／Ｎ＋型ＥＰＷ等の低抵抗率基板ＥＰＷである場合、導電性クッション７を使用する必要はない。低抵抗率基板ＥＰＷに形成されたエピ層（以下、「ＥＰ層」と記載することがある）のＣ－Ｖ抵抗率も、導電性クッション７を用いないこと以外は図３に示すようにして測定することができる。そして、前記ＳＥＭＩ換算抵抗率または、該ＳＥＭＩ換算抵抗率に所定の換算を施した、低抵抗率基板ＥＰＷに形成されたＥＰ層のＣ－Ｖ抵抗率測定結果（図４（ａ））に対し、前記第二換算式を用いた換算（図４（ｂ））と前記第一換算式を用いた換算（図４（ｃ））を行うことにより、前記測定対象のシリコンエピタキシャル層のＣ－Ｖ抵抗率の測定結果をＮＩＳＴにトレース可能な四探針抵抗率に換算することができる（図４（ｄ））。
【0068】
ＳＥＭＩ換算抵抗率に施す所定の換算とは、例えば、他のＣ－Ｖ法抵抗率測定装置に合わせ込むための換算、顧客の測定値（顧客換算）に合わせ込むための換算、標準値とのバイアスを補正するための換算などがある。
【0069】
［第二の実施形態］
以下に、本発明の第二の実施形態を図面に基づいて説明する。
第一の実施形態では、校正済みの四探針抵抗率測定装置を用いてＰＷウェーハの抵抗率を測定し、四探針標準抵抗率を値付けする。これに対して第二の実施形態では、四探針標準抵抗率の値付けを、主表面がラッピング加工された面（以下、単にＬＷ面と記載することがある。）のシリコン単結晶ウェーハ（以下、単にＬＷと記載することがある。）、主表面が研削された面（以下、単に研削面と記載することがある。）のシリコン単結晶ウェーハ、または、主表面が化学エッチングされた面（以下、単にＣＷ面と記載することがある。）のシリコン単結晶ウェーハ（以下、単にＣＷと記載することがある。）に対して行う。
以下に、本発明の第二の実施形態を図面に基づいて説明する。
第一の実施形態では、校正済みの四探針抵抗率測定装置を用いてＰＷウェーハの抵抗率を測定し、四探針標準抵抗率を値付けする。これに対して第二の実施形態では、四探針標準抵抗率の値付けを、主表面がラッピング加工された面（以下、単にＬＷ面と記載することがある。）のシリコン単結晶ウェーハ（以下、単にＬＷと記載することがある。）、主表面が研削された面（以下、単に研削面と記載することがある。）のシリコン単結晶ウェーハ、または、主表面が化学エッチングされた面（以下、単にＣＷ面と記載することがある。）のシリコン単結晶ウェーハ（以下、単にＣＷと記載することがある。）に対して行う。
【0070】
図５は、本発明の第二の実施形態に係る抵抗率測定方法の概略工程を示す概略工程図である。まず、ＮＩＳＴにトレース可能な標準ウェーハを用いて四探針抵抗率測定装置を校正する（図５（ａ）四探針抵抗率測定装置校正工程）。
【0071】
次に、四探針標準抵抗率の値付けを、主表面がＬＷ面、研削面またはＣＷ面のシリコン単結晶ウェーハに対して行う（図５（ｂ）標準抵抗率値付け工程）。すると、主表面がＰＷ面であるＰＷウェーハを四探針法で測定する場合に比べ、繰り返し測定のばらつきが小さくなる。ＣＷ面には、高輝度平面研削面が含まれる。
【0072】
シリコン単結晶中の酸素は、４５０℃付近の熱処理を受けると、数個の原子が集まって１個の電子を放出し、ドナーを生成する。このため、四探針標準抵抗率の値付けに用いられるシリコン単結晶ウェーハには、低酸素濃度の結晶を用いることが望ましい。また、四探針標準抵抗率の値付け前に、酸素ドナー消去を目的とする熱処理（ドナーキラー熱処理）を行うことが望ましい。
【0073】
続いて、値付け済みシリコン単結晶ウェーハの少なくとも第一主表面を加工して、ＰＷウェーハとなす（図５（ｃ）加工工程）。ウェーハの主表面がＬＷ面の場合、エッチング、化学的機械的研磨（ポリッシング）などを行い、ＰＷウェーハとする。さらに、ＰＷ面を清浄にするため、ＰＷウェーハを洗浄する。洗浄には、例えば、アンモニア・過酸化水素水、塩酸・過酸化水素水、オゾン水、フッ酸の組み合わせが用いられる。
【0074】
ＰＷウェーハを洗浄すると、該ＰＷウェーハに水素が導入され、その影響で、当該ＰＷウェーハ表層部の抵抗率が上昇する。その対策として、前記洗浄済みＰＷウェーハを、２５０℃以上１１５０℃以下の温度で加熱処理する。このようにして準備した加熱処理済み標準ＰＷを、Ｃ－Ｖ測定に使用する。
【0075】
【0076】
四探針標準抵抗率の値付けを、主表面がＬＷ面、研削面またはＣＷ面のシリコン単結晶ウェーハに対して行うことにより、主表面がＰＷ面のＰＷウェーハを測定する場合に比べ、繰り返し測定ばらつきが小さくなる。その結果、より精度の高い第一換算式と第二換算式とを得ることができるので、低抵抗率基板ＥＰＷに形成されたＥＰ層のＣ－Ｖ抵抗率測定結果を、より精度良く四探針抵抗率に換算することができる。
【実施例0077】
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。なお、以下の実施例の説明における参照番号は、図３に示した参照番号に対応する。
【0078】
［実施例１］
まず、第二換算式を求めるための基板用ＰＷウェーハとして、直径３００ｍｍ、Ｐ型、＜１００＞のＰＷウェーハについて、Ｃ－Ｖ法で測定可能な１～１００Ω・ｃｍの抵抗率を有する５水準の高抵抗率ＰＷウェーハ５枚と、抵抗率０．０１５Ω・ｃｍの低抵抗率ＰＷウェーハ５枚とを準備した。
まず、第二換算式を求めるための基板用ＰＷウェーハとして、直径３００ｍｍ、Ｐ型、＜１００＞のＰＷウェーハについて、Ｃ－Ｖ法で測定可能な１～１００Ω・ｃｍの抵抗率を有する５水準の高抵抗率ＰＷウェーハ５枚と、抵抗率０．０１５Ω・ｃｍの低抵抗率ＰＷウェーハ５枚とを準備した。
【0079】
次に、前記高抵抗率ＰＷウェーハ１上、および、低抵抗率ＰＷウェーハ１上のそれぞれに、前記高抵抗率ＰＷウェーハと実質的に同じ抵抗率かつ同じ導電型のシリコンエピタキシャル層２を、同じドーパント濃度の成長条件でエピタキシャル成長させた。例えば、抵抗率１Ω・ｃｍの高抵抗率Ｐ型ＰＷウェーハ１上、および、抵抗率０．０１５Ω・ｃｍの低抵抗率Ｐ型ＰＷウェーハ１上のそれぞれに、抵抗率略１Ω・ｃｍのＰ型シリコンエピタキシャル層２を、同じドーパント濃度の成長条件でエピタキシャル成長させて、ＥＰＷ３（低抵抗率基板ＥＰＷおよび高抵抗率基板ＥＰＷ）とした。
【0080】
続いて、ＥＰＷ３の主表面に電極４を形成し、エピタキシャル成長済みの前記高抵抗率ＰＷ１を有するＥＰＷ３と前記低抵抗率ＰＷ１を有するＥＰＷ３のそれぞれのエピ層２について、Ｃ－Ｖ測定した。前記高抵抗率基板ＥＰＷ３のエピ層２についてＣ－Ｖ測定する際には、該高抵抗率基板ＥＰＷ３とウェーハステージ６との間に、抵抗率０．９Ω・ｃｍの導電性クッション７を挟んだ状態で、前記高抵抗率基板ＥＰＷ３をウェーハステージ６に吸着保持して測定した。
【0081】
そして、前記低抵抗率基板ＥＰＷ３のエピ層２と、前記高抵抗率基板ＥＰＷ３のエピ層２とについてＣ－Ｖ抵抗率を比較し、前記低抵抗率基板ＥＰＷのエピ層のＣ－Ｖ抵抗率から高抵抗率基板ＥＰＷのエピ層のＣ－Ｖ抵抗率への換算を行うための第二換算式を求めた。
【0082】
図６に、前記高抵抗率基板ＥＰＷのエピ層と前記低抵抗率基板ＥＰＷのエピ層とのＣ－Ｖ抵抗率の比、すなわち、第二換算式を用いて換算した抵抗率に対する、第二換算式を用いていない場合の抵抗率のバイアス量（測定値－標準値）を百分率で示した。第二換算式を用いない場合、抵抗率１０Ω・ｃｍの水準では約１％、抵抗率１００Ω・ｃｍの水準では約６％、抵抗率が高めに測定されることが判る。
【0083】
図６の縦軸の『バイアス（％）』の定義は以下の通りである。
バイアス（％）＝（測定値－標準値）／標準値×１００（％）
バイアス（％）＝（測定値－標準値）／標準値×１００（％）
【0084】
さらに、四探針法で測定して予め求めた四探針標準抵抗率が値付けされた標準ＰＷをＣ－Ｖ法で測定して得られたＣ－Ｖ抵抗率と、前記四探針標準抵抗率とを比較することにより、高抵抗率ＰＷウェーハのＣ－Ｖ測定値を国際標準にトレース可能な四探針抵抗率に換算するための第一換算式を求めた。
【0085】
一方で、測定対象として、０．０１５Ω・ｃｍの抵抗率を有する低抵抗率基板を用いて製造されたシリコンエピタキシャルウェーハ（ＥＰＷ）を準備した。このＥＰＷに形成されたシリコンエピタキシャル層の抵抗率をＣ－Ｖ測定し、低抵抗率基板上に形成された、測定対象であるシリコンエピタキシャル層（ＥＰ層）のＳＥＭＩ換算抵抗率を得た。
【0086】
最後に、測定対象であるシリコンエピタキシャル層のＳＥＭＩ換算抵抗率に対し、前記第二換算式を用いた換算と前記第一換算式を用いた換算とを行うことにより、前記低抵抗率基板ＥＰＷに形成された測定対象のＥＰ層のＣ－Ｖ抵抗率の測定結果を、ＮＩＳＴにトレース可能な四探針抵抗率に換算した。
【0087】
図７に、四探針法で測定して予め求めた四探針標準抵抗率と、ＮＩＳＴにトレース可能な四探針抵抗率に換算した、測定対象であるＥＰ層のＣ－Ｖ抵抗率測定結果（換算後）とを比較したグラフを示す。図７に示すように、本発明によると、四探針抵抗率と測定対象であるＥＰ層のＣ－Ｖ抵抗率測定結果とが実質的に同じ値になる。
【0088】
すなわち、本発明によれば、低抵抗率基板を用いて製造されたシリコンエピタキシャルウェーハに形成された測定対象のシリコンエピタキシャル層のＣ－Ｖ抵抗率をＮＩＳＴ等の国際標準にトレース可能な四探針抵抗率に換算することが可能になる。言い換えると、ＰＷウェーハを用いてＣ－Ｖ法をＮＩＳＴ等の国際標準にトレースする際に行う新たな抵抗率換算を有する抵抗率測定方法を提供することができる。
【産業上の利用可能性】
【0089】
標準ＰＷのＣ－Ｖ抵抗率と前記四探針標準抵抗率とを比較する第一換算式を用いる換算に加え、本発明を用いて、高抵抗率基板ＥＰＷと低抵抗率基板ＥＰＷとについてＥＰ層のＣ－Ｖ抵抗率を比較することにより求められる第二換算式による換算を行うことにより、低抵抗率基板を用いて製造されたＥＰＷに形成されたＥＰ層のＣ－Ｖ抵抗率をＮＩＳＴ等の国際標準にトレース可能な四探針抵抗率に換算することが可能になる。
【0090】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【0091】
１…高抵抗率基板、 ２…シリコンエピタキシャル層、 ３…エピタキシャルウェーハ、 ４…金属電極、 ６…ウェーハステージ、 ７…導電性クッション、 １０…Ｃ－Ｖ測定装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】