特開 2023-181484 撮像素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023181484

(43)【公開日】2023-12-21

(54)【発明の名称】撮像素子

(51)【国際特許分類】

   H04N 25/633 20230101AFI20231214BHJP

   H04N 25/533 20230101ALI20231214BHJP

   H04N 25/76 20230101ALI20231214BHJP

【ＦＩ】

H04N25/633

H04N25/533

H04N25/76

【審査請求】有

【請求項の数】1

【出願形態】ＯＬ

(21)【出願番号】P 2023188343

(22)【出願日】2023-11-02

(62)【分割の表示】P 2021511781の分割

【原出願日】2019-03-29

(71)【出願人】

【識別番号】000004112

【氏名又は名称】株式会社ニコン

(74)【代理人】

【識別番号】110001678

【氏名又は名称】藤央弁理士法人

(72)【発明者】

【氏名】▲高▼橋 昌也

(72)【発明者】

【氏名】森岡 優

(57)【要約】

【課題】黒レベル補正の高精度化を図ること。
【解決手段】撮像素子は、第１光電変換部と第１回路部とを含み、第１方向と第２方向とに配列された複数の第１画素と、複数の第１画素を制御する信号が出力される第１制御線と、複数の第１画素で生成された信号を出力する第１出力線と、を有する撮像領域と、遮光された第２光電変換部と第２回路部とを含み、第１方向と第２方向とに配列された複数の第２画素と、第２画素を制御する信号が出力される第２制御線と、複数の第２画素で生成された信号を出力する第２出力線と、を有する複数の遮光画素領域と、を備え、遮光画素領域は、撮像領域が有するすべての第１画素が内含される領域の外側に配置され、複数の撮像領域の各々に異なる制御条件が設定可能な撮像画素領域と、複数の遮光画素領域の各々に参照元の撮像領域と同一の制御条件が設定可能な光学的黒画素領域と、を有する。
【選択図】図６

【特許請求の範囲】

【請求項1】

光学系からの光を受光し電荷に変換する第１光電変換部と前記第１光電変換部に接続される第１回路部とを含み、第１方向と前記第１方向と交差する第２方向とに配列された複数の第１画素と、前記複数の第１画素に接続され、前記複数の第１画素を制御する信号が出力される第１制御線と、前記複数の第１画素に接続され、前記複数の第１画素で生成された信号を出力する第１出力線と、を有する撮像領域と、
遮光された第２光電変換部と前記第２光電変換部に接続される第２回路部とを含み、前記第１方向と前記第２方向とに配列された複数の第２画素と、前記複数の第２画素に接続され前記第２画素を制御する信号が出力される第２制御線と、前記複数の第２画素に接続され、前記複数の第２画素で生成された信号を出力する、前記第１出力線と異なる第２出力線と、を有する複数の遮光画素領域と、を備え、
前記遮光画素領域は、前記撮像領域が有する前記第１制御線に接続された、前記撮像領域が有するすべての前記第１画素が内含される領域の外側に配置され、
前記撮像領域を複数有し、複数の前記撮像領域の各々に異なる制御条件が設定可能な撮像画素領域と、
前記複数の遮光画素領域の各々に参照元の撮像領域と同一の制御条件が設定可能な光学的黒画素領域と、
を有する撮像素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像素子および撮像装置に関する。

【背景技術】

【0002】

特許文献１は、フォトダイオードが配置されたオプチカルブラック領域と、フォトダイオードが配置されていないオプチカルブラック領域とを有する電荷結合素子を開示する。しかしながら、特許文献１の電荷結合素子は、異なる制御条件が設定された複数の画素領域については考慮されていない。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００６‐３０３８５６号公報

【発明の概要】

【0004】

撮像素子は、光学系からの光を受光し電荷に変換する第１光電変換部と前記第１光電変換部に接続される第１回路部とを含み、第１方向と前記第１方向と交差する第２方向とに配列された複数の第１画素と、前記複数の第１画素に接続され、前記複数の第１画素を制御する信号が出力される第１制御線と、前記複数の第１画素に接続され、前記複数の第１画素で生成された信号を出力する第１出力線と、を有する撮像領域と、遮光された第２光電変換部と前記第２光電変換部に接続される第２回路部とを含み、前記第１方向と前記第２方向とに配列された複数の第２画素と、前記複数の第２画素に接続され前記第２画素を制御する信号が出力される第２制御線と、前記複数の第２画素に接続され、前記複数の第２画素で生成された信号を出力する、前記第１出力線と異なる第２出力線と、を有する複数の遮光画素領域と、を備え、前記遮光画素領域は、前記撮像領域が有する前記第１制御線に接続された、前記撮像領域が有するすべての前記第１画素が内含される領域の外側に配置され、前記撮像領域を複数有し、複数の前記撮像領域の各々に異なる制御条件が設定可能な撮像画素領域と、前記複数の遮光画素領域の各々に参照元の撮像領域と同一の制御条件が設定可能な光学的黒画素領域と、を有する。

【図面の簡単な説明】

【0005】

【図1】図１は、積層型撮像素子の断面図である。

【図2】図２は、撮像チップの画素配列を説明する図である。

【図3】図３は、撮像チップの回路図である。

【図4】図４は、撮像素子の構成例を示すブロック図である。

【図5】図５は、電子機器のブロック構成例を示す説明図である。

【図6】図６は、撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係１を示す説明図である。

【図7】図７は、行方向における撮像画素領域と光学的黒画素領域の回路構成を示す回路図である。

【図8】図８は、列方向における撮像画素領域と光学的黒画素領域の回路構成を示す回路図である。

【図9】図９は、ブロックの動作を示すタイミングチャートである。

【図10】図１０は、撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係２を示す説明図である。

【図11】図１１は、撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係３を示す説明図である。

【図12】図１２は、ＰＤ有り光学的黒画素の他の例を示すブロック図である。

【図13】図１３は、実施例２にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係を示す説明図である。

【図14】図１４は、実施例２にかかる補正テーブルの一例を示す説明図である。

【図15】図１５は、列方向における撮像画素領域と光学的黒画素領域の回路構成を示す回路図である。

【図16】図１６は、実施例３にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係１を示す説明図である。

【図17】図１７は、実施例３にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係２を示す説明図である。

【図18】図１８は、実施例４にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係を示す説明図である。

【図19】図１９は、実施例４にかかる補正テーブルの一例を示す説明図である。

【図20】図２０は、行方向における撮像画素領域と光学的黒画素領域の回路構成を示す回路図である。

【図21】図２１は、実施例５にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係１を示す説明図である。

【図22】図２２は、実施例５にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係２を示す説明図である。

【図23】図２３は、実施例６にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係１を示す説明図である。

【図24】図２４は、実施例６にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係２を示す説明図である。

【図25】図２５は、実施例６にかかる補正テーブルの一例を示す説明図である。

【図26】図２６は、撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係を示す説明図である。

【図27】図２７は、実施例７にかかる補正テーブルの一例を示す説明図である。

【発明を実施するための形態】

【0006】

＜撮像素子の構成例＞
本明細書の実施例に示す電子機器に搭載される撮像素子は積層型撮像素子である。この積層型撮像素子は、複数の異なる撮像領域ごとに異なる撮像条件（制御条件）が設定可能である。初めに、複数の異なる撮像領域ごとに異なる撮像条件（制御条件）が設定可能な積層型撮像素子の構造について説明する。なお、この積層型撮像素子は、本願出願人が先に出願した特願２０１２－１３９０２６号に記載されているものである。電子機器は、たとえば、デジタルカメラやデジタルビデオカメラなどの撮像装置である。

【0007】

図１は、積層型撮像素子１００の断面図である。積層型撮像素子（以下、単に、「撮像素子」）１００は、入射光に対応した画素信号を出力する裏面照射型撮像チップ（以下、単に、「撮像チップ」）１１３と、画素信号を処理する信号処理チップ１１１と、画素信号を記憶するメモリチップ１１２とを備える。これら撮像チップ１１３、信号処理チップ１１１およびメモリチップ１１２は積層されており、Ｃｕなどの導電性を有するバンプ１０９により互いに電気的に接続される。

【0008】

なお、図１に示すように、入射光は主に白抜き矢印で示すＺ軸プラス方向へ向かって入射する。本実施形態においては、撮像チップ１１３において、入射光が入射する側の面を裏面と称する。また、座標軸１２０に示すように、Ｚ軸に直交する紙面左方向をＸ軸プラス方向、Ｚ軸およびＸ軸に直交する紙面手前方向をＹ軸プラス方向とする。以降のいくつかの図においては、図１の座標軸１２０を基準として、それぞれの図の向きがわかるように座標軸１２０を表示する。

【0009】

撮像チップ１１３の一例は、裏面照射型のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサである。ＰＤ（フォトダイオード）層１０６は、配線層１０８の裏面側に配されている。ＰＤ層１０６は、二次元的に配され、入射光に応じた電荷を蓄積する複数のＰＤ１０４、および、ＰＤ１０４に対応して設けられたトランジスタ１０５を有する。

【0010】

ＰＤ層１０６における入射光の入射側にはパッシベーション膜１０３を介してカラーフィルタ１０２が設けられる。カラーフィルタ１０２は、互いに異なる波長領域を透過する複数の種類を有しており、ＰＤ１０４のそれぞれに対応して特定の配列を有している。カラーフィルタ１０２の配列については後述する。カラーフィルタ１０２、ＰＤ１０４およびトランジスタ１０５の組が、一つの画素を形成する。

【0011】

カラーフィルタ１０２における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ１０１が設けられる。マイクロレンズ１０１は、対応するＰＤ１０４へ向けて入射光を集光する。

【0012】

配線層１０８は、ＰＤ層１０６からの画素信号を信号処理チップ１１１に伝送する配線１０７を有する。配線１０７は多層であってもよく、また、受動素子および能動素子が設けられてもよい。

【0013】

配線層１０８の表面には複数のバンプ１０９が配される。当該複数のバンプ１０９が信号処理チップ１１１の対向する面に設けられた複数のバンプ１０９と位置合わせされて、撮像チップ１１３と信号処理チップ１１１とが加圧などされることにより、位置合わせされたバンプ１０９同士が接合されて、電気的に接続される。

【0014】

同様に、信号処理チップ１１１およびメモリチップ１１２の互いに対向する面には、複数のバンプ１０９が配される。これらのバンプ１０９が互いに位置合わせされて、信号処理チップ１１１とメモリチップ１１２とが加圧などされることにより、位置合わせされたバンプ１０９同士が接合されて、電気的に接続される。

【0015】

なお、バンプ１０９間の接合には、固相拡散によるＣｕバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用してもよい。また、バンプ１０９は、たとえば、後述する一つのブロックに対して一つ程度設ければよい。したがって、バンプ１０９の大きさは、ＰＤ１０４のピッチよりも大きくてもよい。また、画素が配列された画素領域以外の周辺領域において、画素領域に対応するバンプ１０９よりも大きなバンプを併せて設けてもよい。

【0016】

信号処理チップ１１１は、表裏面にそれぞれ設けられた回路を互いに接続するＴＳＶ（シリコン貫通電極）１１０を有する。ＴＳＶ１１０は、周辺領域に設けられることが好ましい。また、ＴＳＶ１１０は、撮像チップ１１３の周辺領域、メモリチップ１１２にも設けられてよい。

【0017】

図２は、撮像チップ１１３の画素配列を説明する図である。特に、撮像チップ１１３を裏面側から観察した様子を示す。（ａ）は、撮像チップ１１３の裏面である撮像面２００を模式的に示す平面図であり、（ｂ）は、撮像面２００の一部領域２００ａを拡大した平面図である。（ｂ）に示すように、撮像面２００には、画素２０１が二次元状に多数配列されている。

【0018】

画素２０１は、それぞれ不図示の色フィルタを有している。色フィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３種類からなり、（ｂ）における「Ｒ」、「Ｇ」、および「Ｂ」という表記は、画素２０１が有する色フィルタの種類を表している。（ｂ）に示すように、撮像素子１００の撮像面２００には、このような各色フィルタを備えた画素２０１が、いわゆるベイヤー配列に従って配列されている。

【0019】

赤フィルタを有する画素２０１は、入射光のうち、赤色の波長帯の光を光電変換して受光信号（光電変換信号）を出力する。同様に、緑フィルタを有する画素２０１は、入射光のうち、緑色の波長帯の光を光電変換して受光信号を出力する。また、青フィルタを有する画素２０１は、入射光のうち、青色の波長帯の光を光電変換して受光信号を出力する。

【0020】

撮像素子１００は、隣接する２画素×２画素の計４つの画素２０１から成るブロック２０２ごとに、個別に制御可能に構成されている。たとえば、互いに異なる２つのブロック２０２について、同時に電荷蓄積を開始したときに、一方のブロック２０２では電荷蓄積開始から１／３０秒後に電荷の読み出し、すなわち受光信号の読み出しを行い、他方のブロック２０２では電荷蓄積開始から１／１５秒後に電荷の読み出しを行うことができる。換言すると、撮像素子１００は、１回の撮像において、ブロック２０２ごとに異なる露光時間（電荷蓄積時間であり、いわゆるシャッタースピード）を設定することができる。

【0021】

撮像素子１００は、上述した露光時間以外にも、撮像信号の増幅率（いわゆるＩＳＯ感度）をブロック２０２ごとに異ならせることが可能である。撮像素子１００は、電荷蓄積を開始するタイミングや受光信号を読み出すタイミングをブロック２０２ごとに変化させることができる。すなわち、撮像素子１００は、動画撮像時のフレームレートをブロック２０２ごとに変化させることができる。

【0022】

以上をまとめると、撮像素子１００は、ブロック２０２ごとに、露光時間、増幅率、フレームレートなどの撮像条件（制御条件）を異ならせることが可能に構成されている。たとえば、画素２０１が有する不図示の光電変換部から撮像信号を読み出すための不図示の読み出し線が、ブロック２０２ごとに設けられ、ブロック２０２ごとに独立して撮像信号を読み出し可能に構成すれば、ブロック２０２ごとに露光時間（シャッタースピード）を異ならせることができる。

【0023】

また、光電変換された電荷により生成された撮像信号を増幅する不図示の増幅回路をブロック２０２ごとに独立して設け、増幅回路による増幅率を増幅回路ごとに独立して制御可能に構成すれば、ブロック２０２ごとに信号の増幅率（ＩＳＯ感度）を異ならせることができる。

【0024】

また、ブロック２０２ごとに異ならせることが可能な撮像条件（制御条件）は、上述した撮像条件（制御条件）のほか、フレームレート、ゲイン、解像度（間引き率）、画素信号を加算する加算行数または加算列数、電荷の蓄積時間または蓄積回数、デジタル化のビット数などである。さらに、制御パラメータは、画素からの画像信号取得後の画像処理におけるパラメータであってもよい。

【0025】

また、撮像条件（制御条件）は、たとえば、ブロック２０２ごとに独立して制御可能な区画（１区画が１つのブロック２０２に対応する）を有する液晶パネルを撮像素子１００に設け、オンオフ可能な減光フィルタとして利用すれば、ブロック２０２ごとに明るさ（絞り値）を制御することが可能になる。

【0026】

なお、ブロック２０２を構成する画素２０１の数は、上述した２×２の４画素でなくてもよい。ブロック２０２は、少なくとも２個以上の画素２０１を有していればよいし、逆に、４個より多くの画素２０１を有していてもよい。

【0027】

図３は、撮像チップ１１３の回路図である。図３において、代表的に点線で囲む矩形が、１つの画素２０１に対応する回路を表す。また、一点鎖線で囲む矩形が１つのブロック２０２（２０２－１～２０２－４）に対応する。なお、以下に説明する各トランジスタの少なくとも一部は、図１のトランジスタ１０５に対応する。

【0028】

上述したように、画素２０１のリセットトランジスタ３０３は、ブロック２０２単位でオン／オフされる。また、画素２０１の転送トランジスタ３０２も、ブロック２０２単位でオン／オフされる。図３に示す例において、左上ブロック２０２－１に対応する４つのリセットトランジスタ３０３をオン／オフするためのリセット配線３００－１が設けられており、同ブロック２０２－１に対応する４つの転送トランジスタ３０２に転送パルスを供給するためのＴＸ配線３０７－１も設けられる。

【0029】

同様に、左下ブロック２０２－３に対応する４つのリセットトランジスタ３０３をオン／オフするためのリセット配線３００－３が、上記リセット配線３００－１とは別個に設けられる。また、同ブロック２０２－３に対応する４つの転送トランジスタ３０２に転送パルスを供給するためのＴＸ配線３０７－３が、上記ＴＸ配線３０７－１と別個に設けられる。

【0030】

右上ブロック２０２－２や右下ブロック２０２－４についても同様に、それぞれリセット配線３００－２とＴＸ配線３０７－２、およびリセット配線３００－４とＴＸ配線３０７－４が、それぞれのブロック２０２に設けられている。

【0031】

各画素２０１に対応する１６個のＰＤ１０４は、それぞれ対応する転送トランジスタ３０２に接続される。各転送トランジスタ３０２のゲートには、上記ブロック２０２ごとのＴＸ配線を介して転送パルスが供給される。各転送トランジスタ３０２のドレインは、対応するリセットトランジスタ３０３のソースに接続されるとともに、転送トランジスタ３０２のドレインとリセットトランジスタ３０３のソース間のいわゆるフローティングディフュージョンＦＤが、対応する増幅トランジスタ３０４のゲートに接続される。

【0032】

各リセットトランジスタ３０３のドレインは、電源電圧が供給されるＶｄｄ配線３１０に共通に接続される。各リセットトランジスタ３０３のゲートには、上記ブロック２０２ごとのリセット配線を介してリセットパルスが供給される。

【0033】

各増幅トランジスタ３０４のドレインは、電源電圧が供給されるＶｄｄ配線３１０に共通に接続される。また、各増幅トランジスタ３０４のソースは、対応する選択トランジスタ３０５のドレインに接続される。各選択トランジスタ３０５のゲートには、選択パルスが供給されるデコーダ配線３０８に接続される。デコーダ配線３０８は、１６個の選択トランジスタ３０５に対してそれぞれ独立に設けられる。

【0034】

そして、各々の選択トランジスタ３０５のソースは、共通の出力配線３０９に接続される。負荷電流源３１１は、出力配線３０９に電流を供給する。すなわち、選択トランジスタ３０５に対する出力配線３０９は、ソースフォロアにより形成される。なお、負荷電流源３１１は、撮像チップ１１３側に設けてもよいし、信号処理チップ１１１側に設けてもよい。

【0035】

ここで、電荷の蓄積開始から蓄積終了後の画素出力までの流れを説明する。上記ブロック２０２ごとのリセット配線を通じてリセットパルスがリセットトランジスタ３０３に印加され、同時に上記ブロック２０２（２０２－１～２０２－４）ごとのＴＸ配線を通じて転送パルスが転送トランジスタ３０２に印加されると、上記ブロック２０２ごとに、ＰＤ１０４およびフローティングディフュージョンＦＤの電位がリセットされる。

【0036】

各ＰＤ１０４は、転送パルスの印加が解除されると、受光する入射光を電荷に変換して蓄積する。その後、リセットパルスが印加されていない状態で再び転送パルスが印加されると、蓄積された電荷はフローティングディフュージョンＦＤへ転送され、フローティングディフュージョンＦＤの電位は、リセット電位から電荷蓄積後の信号電位になる。

【0037】

そして、デコーダ配線３０８を通じて選択パルスが選択トランジスタ３０５に印加されると、フローティングディフュージョンＦＤの信号電位の変動が、増幅トランジスタ３０４および選択トランジスタ３０５を介して出力配線３０９に伝わる。これにより、リセット電位と信号電位とに対応する画素信号は、単位画素から出力配線３０９に出力される。

【0038】

上述したように、ブロック２０２を形成する４画素に対して、リセット配線とＴＸ配線が共通である。すなわち、リセットパルスと転送パルスはそれぞれ、同ブロック２０２内の４画素に対して同時に印加される。したがって、あるブロック２０２を形成するすべての画素２０１は、同一のタイミングで電荷蓄積を開始し、同一のタイミングで電荷蓄積を終了する。ただし、蓄積された電荷に対応する画素信号は、それぞれの選択トランジスタ３０５に選択パルスが順次印加されることにより、選択的に出力配線３０９から出力される。

【0039】

このように、ブロック２０２ごとに電荷蓄積開始タイミングを制御することができる。換言すると、異なるブロック２０２間では、異なったタイミングで撮像することができる。

【0040】

図４は、撮像素子１００の構成例を示すブロック図である。アナログのマルチプレクサ４１１は、ブロック２０２を形成する１６個のＰＤ１０４を順番に選択して、それぞれの画素信号を当該ブロック２０２に対応して設けられた出力配線３０９へ出力させる。マルチプレクサ４１１は、ＰＤ１０４と共に、撮像チップ１１３に形成される。

【0041】

マルチプレクサ４１１を介して出力された画素信号は、信号処理チップ１１１に形成された、相関二重サンプリング（ＣＤＳ）やアナログ／デジタル（Ａ／Ｄ）変換を行う信号処理回路４１２により、ＣＤＳおよびＡ／Ｄ変換が行われる。Ａ／Ｄ変換された画素信号は、デマルチプレクサ４１３に引き渡され、それぞれの画素に対応する画素メモリ４１４に格納される。デマルチプレクサ４１３および画素メモリ４１４は、メモリチップ１１２に形成される。

【0042】

演算回路４１５は、画素メモリ４１４に格納された画素信号を処理して後段の画像処理部に引き渡す。演算回路４１５は、信号処理チップ１１１に設けられてもよいし、メモリチップ１１２に設けられてもよい。なお、図４では４つのブロック２０２の分の接続を示すが、実際にはこれらが４つのブロック２０２ごとに存在して、並列で動作する。

【0043】

ただし、演算回路４１５は４つのブロック２０２ごとに存在しなくてもよく、たとえば、一つの演算回路４１５がそれぞれの４つのブロック２０２に対応する画素メモリ４１４の値を順に参照しながらシーケンシャルに処理してもよい。

【0044】

上記の通り、ブロック２０２のそれぞれに対応して出力配線３０９が設けられている。撮像素子１００は撮像チップ１１３、信号処理チップ１１１およびメモリチップ１１２を積層しているので、これら出力配線３０９にバンプ１０９を用いたチップ間の電気的接続を用いることにより、各チップを面方向に大きくすることなく配線を引き回すことができる。

【0045】

＜電子機器のブロック構成例＞
図５は、電子機器のブロック構成例を示す説明図である。電子機器５００は、たとえば、レンズ一体型のカメラである。電子機器５００は、撮像光学系５０１と、撮像素子１００と、制御部５０２と、液晶モニタ５０３と、メモリカード５０４と、操作部５０５と、ＤＲＡＭ５０６と、フラッシュメモリ５０７と、録音部５０８とを備える。制御部５０２は、後述するように手ブレや被写体ブレを検出する検出部を含む。

【0046】

撮像光学系５０１は、複数のレンズから構成され、撮像素子１００の撮像面２００に被写体像を結像させる。なお、図５では、便宜上、撮像光学系５０１を１枚のレンズとして図示している。

【0047】

撮像素子１００は、たとえば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）やＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの撮像素子であり、撮像光学系５０１により結像された被写体像を撮像して撮像信号を出力する。制御部５０２は、電子機器５００の各部を制御する電子回路であり、プログラムを実行するプロセッサ、画像処理回路のような周辺回路、加速度センサのような各種センサを含む。

【0048】

不揮発性の記憶媒体であるフラッシュメモリ５０７には、予め所定の制御プログラムが書き込まれている。制御部５０２のプロセッサは、フラッシュメモリ５０７から制御プログラムを読み込んで実行することにより、各部の制御を行う。この制御プログラムは、揮発性の記憶媒体であるＤＲＡＭ５０６を作業用領域として使用する。

【0049】

液晶モニタ５０３は、液晶パネルを利用した表示装置である。制御部５０２は、所定周期（たとえば６０分の１秒）ごとに撮像素子１００に繰り返し被写体像を撮像させる。そして、撮像素子１００から出力された撮像信号に種々の画像処理を施していわゆるスルー画を作成し、液晶モニタ５０３に表示する。液晶モニタ５０３には、上記のスルー画以外に、たとえば撮像条件（制御条件）を設定する設定画面などが表示される。

【0050】

制御部５０２は、撮像素子１００から出力された撮像信号に基づき、後述する画像ファイルを作成し、可搬性の記録媒体であるメモリカード５０４に画像ファイルを記録する。操作部５０５は、プッシュボタンなどの種々の操作部材を有し、それら操作部材が操作されたことに応じて制御部５０２に操作信号を出力する。

【0051】

録音部５０８は、たとえば、マイクロフォンにより構成され、環境音を音声信号に変換して制御部５０２に入力する。なお、制御部５０２は、可搬性の記録媒体であるメモリカード５０４に動画ファイルを記録するのではなく、電子機器５００に内蔵されたＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）やハードディスクのような不図示の記録媒体に記録してもよい。

【0052】

上記図１～図５までは、以下に示す各実施例に共通する部分について説明した。これから、各実施例にかかる撮像素子および撮像装置について説明する。

【実施例0053】

実施例１は、光学的黒画素領域内の非撮像領域の数が、撮像画素領域内の撮像領域の数以上であり、非撮像領域が撮像画素領域とは異なる位置に配置されている構成を備える。

【0054】

＜撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係＞
つぎに、実施例１にかかる撮像画素領域の制御条件、光学的黒画素領域の制御条件、および、撮像画素領域と光学的黒画素領域の配置について図６、図１０、図１１を用いて説明する。図１０および図１１では、図６との相違点に着目して説明するため、図６と同一箇所については説明を省略する。

【0055】

図６は、実施例１にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係１を示す説明図である。図６では、ｘ方向を行方向、ｙ方向を列方向とする。図２で示した撮像面２００は、撮像画素領域６００と、光学的黒画素領域６１０と、を有する。ここで、撮像画素領域６００とは、入射光に応じた電荷を蓄積する複数のＰＤ１０４等を有する撮像画素６が２次元状に配列された領域である。光学的黒画素とは、撮像画素領域に配置された画素と同じ構造であるが、ＰＤ１０４が遮光された画素である。光学的黒画素領域６１０とは、たとえば、光学的黒画素が１次元または２次元状に配列された領域である。

【0056】

撮像領域は、たとえば、１以上のブロック２０２の集合である。図６では、説明を単純化するため、撮像画素領域６００は、２行２列の撮像領域６００－１１、６００－１２、６００－２１、６００－２２により構成される。ただし、撮像画素領域６００は、２行２列以外のｍ行ｎ列（ｍ、ｎは、１以上の整数。ただし撮像領域６００は２個以上）により構成されてもよい。撮像領域６００－１１、６００－１２、６００－２１、６００－２２を区別しない場合、撮像領域６００－ｉｊと表記する。各撮像領域６００－ｉｊは、他の撮像領域６００－ｉｊと異なる制御条件で制御することが可能である。

【0057】

光学的黒画素領域６１０は、被写体を撮像しない複数の非撮像領域６１０－Ｌ１～６１０－Ｌ４、６１０－Ｃ１～６１０－Ｃ４により構成される。各非撮像領域６１０－Ｌ１～６１０－Ｌ４、６１０－Ｃ１～６１０－Ｃ４は、たとえば、後述するＰＤ無し光学的黒画素群とＰＤ有り光学的黒画素群のすくなとも一方を備える。

【0058】

各非撮像領域６１０－Ｌ１～６１０－Ｌ４、６１０－Ｃ１～６１０－Ｃ４のＰＤ無し光学的黒画素群またはＰＤ有り光学的黒画素群は、たとえば、図３を用いて説明したブロック２０２と同様に、各画素が２次元状に配置された構成を備える。ＰＤ無し光学的黒画素群またはＰＤ有り光学的黒画素群は、非撮像領域６１０－Ｌ１～６１０－Ｌ４、６１０－Ｃ１～６１０－Ｃ４ごとに、異なる制御条件で制御することが可能な構成を備える。

【0059】

ここで、各実施例において、ＰＤ無し光学的黒画素群を備える非撮像領域については、遮光画素領域とも称する。複数の非撮像領域６１０－Ｌ１～６１０－Ｌ４は列方向に存在する非撮像領域群である。列方向に存在する非撮像領域群を区別しない場合は、非撮像領域６１０－Ｌｐと表記する。複数の非撮像領域６１０－Ｃ１～６１０－Ｃ４は行方向に存在する非撮像領域群である。

【0060】

行方向に存在する非撮像領域群を区別しない場合は、非撮像領域６１０－Ｃｑと表記する。複数の非撮像領域６１０－Ｌ１～６１０－Ｌ４、６１０－Ｃ１～６１０－Ｃ４を区別しない場合、非撮像領域６１０－ｐｑと表記する。１つの非撮像領域６１０－ｐｑは、ＰＤ有り光学的黒画素群およびＰＤ無し光学的黒画素群を含む。

【0061】

光学的黒画素領域６１０は、撮像画素領域６００の外部に隣接する。図６では、例として、光学的黒画素領域６１０は、撮像画素領域６００の右端および下端に設けられる。光学的黒画素領域６１０の配置位置は、撮像画素領域６００の上端、下端、右端および左端の少なくともいずれか１つでよい。

【0062】

光学的黒画素領域６１０は、ＰＤ有り光学的黒画素群と、ＰＤ無し光学的黒画素群と、を有する。ＰＤ有り光学的黒画素群とは、ＰＤ有り光学的黒画素の集合である。ＰＤ有り光学的黒画素は、ＰＤ１０４を有する黒画素である。具体的には、たとえば、ＰＤ有り光学的黒画素は、被写体光の入射を遮る遮光層を有する画素である。

【0063】

ＰＤ無し光学的黒画素群とは、ＰＤ無し光学的黒画素の集合である。ＰＤ無し光学的黒画素は、ＰＤ１０４を有しない黒画素である。ＰＤ有り光学的黒画素からの出力またはＰＤ無し光学的黒画素からの出力信号を、撮像画素からの出力信号から減算することにより、黒レベル補正が実行され、暗電流成分等のノイズが除去される。

【0064】

また、非撮像領域６１０－ｐｑの数は、撮像領域６００－ｉｊの数以上有する。図６では、非撮像領域６１０－ｐｑの数は８個であり、撮像領域６００－ｉｊの数は４個である。

【0065】

また、非撮像領域６１０－Ｃｑは、２行２列で配置されている。非撮像領域６１０－Ｃ１，６１０－Ｃ３は、列方向に配列されており、非撮像領域６１０－Ｃ１のＰＤ無し光学的黒画素群と、非撮像領域６１０－Ｃ３のＰＤ無し光学的黒画素群と、が隣接する。同様に、非撮像領域６１０－Ｃ２，６１０－Ｃ４は、列方向に配列されており、非撮像領域６１０－Ｃ２のＰＤ無し光学的黒画素群と、非撮像領域６１０－Ｃ４のＰＤ無し光学的黒画素群と、が隣接する。このように、非撮像領域６１０－ＣｑのＰＤ無し光学的黒画素群は分離されていないため、ＰＤ無し光学的黒画素群の配列数を削減でき、製造コストの低減化を図ることができる。

【0066】

＜撮像画素領域６００と光学的黒画素領域６１０の回路構成＞
図７は、実施例１にかかる行方向における撮像画素領域６００と光学的黒画素領域６１０の回路構成を示す回路図である。図８は、実施例１にかかる列方向における撮像画素領域６００と光学的黒画素領域６１０の回路構成を示す回路図である。図７および図８において、撮像画素領域６００の画素２０１を撮像画素２０１－１とし、光学的黒画素領域６１０の画素２０１を、ＰＤ有り光学的黒画素２０１－２、ＰＤ無し光学的黒画素２０１－３とする。

【0067】

画素２０１は、転送トランジスタ３０２と、リセットトランジスタ３０３と、増幅トランジスタ３０４と、選択トランジスタ３０５と、フローティングディフュージョンＦＤと、を有する。撮像画素２０１－１は、さらに、赤（Ｒ）、Ｇ（緑）、または青（Ｂ）のカラーフィルタ１０２と、ＰＤ１０４と、を有する。ＰＤ有り光学的黒画素２０１－２は、さらに、遮光層７００と、ＰＤ１０４と、を有する。ＰＤ無し光学的黒画素２０１－３は、フィルタもＰＤ１０４も有しない。

【0068】

撮像画素２０１－１は、カラーフィルタ１０２を介して入射した光の光量に応じて電荷を生成する。一方、ＰＤ有り光学的黒画素２０１－２は、遮光層７００を有するので、入射した光の光量に応じては電荷を生成しないが、熱雑音に相当する電荷を生成する。

【0069】

撮像画素２０１－１およびＰＤ有り光学的黒画素２０１－２の転送トランジスタ３０２は、そのゲートに駆動回路７１１からの制御信号ＴＸ＿Ｃ、ＴＸ＿Ｏ１が与えられると、ＰＤ１０４に蓄積された電荷をフローティングディフュージョンＦＤに転送する。ＰＤ無し光学的黒画素２０１－３の転送トランジスタ３０２は、そのゲートに駆動回路７１１からの制御信号ＴＸ＿Ｏ２が与えられても、ＰＤ１０４に起因する電荷は発生しない。

【0070】

リセットトランジスタ３０３は、そのゲートに駆動回路７１１からの制御信号ＲＳＴが与えられると、フローティングディフュージョンＦＤの電位をＶｄｄとほぼ同じ電位にする。たとえば、リセットトランジスタ３０３は、フローティングディフュージョンＦＤに蓄積された電子を排除する。

【0071】

選択トランジスタ３０５は、そのゲートに駆動回路７１１からの制御信号ＳＥＬ＿Ｃ、ＳＥＬ＿Ｏ１，ＳＥＬ＿Ｏ２が与えられると、増幅トランジスタ３０４が増幅した電圧で電流を列読出し線７０１～７０３に出力する。図８の列読出し線７０１－１～７０１－４は、図７の列読出し線７０１に相当する。

【0072】

列読出し線７０１からは、ＰＤ１０４で生成された電荷に応じた画素信号が出力される。列読出し線７０２からは、熱雑音に相当する電圧レベルに応じた信号が出力される。列読出し線７０３からは、基準となる黒レベルに応じた信号が出力される。列読出し線７０１～７０３は、図示しないＣＤＳ回路およびＡＤ変換回路等を介して、信号処理部７１０に接続される。

【0073】

信号処理部７１０は、撮像画素２０１－１において光電変換された電荷量に対応する信号を入力する。信号処理部７１０は、ＰＤ有り光学的黒画素２０１－２において検出された熱雑音に対応する信号を入力する。信号処理部７１０は、ＰＤ無し光学的黒画素２０１－３からの信号を、撮像画素２０１－１の黒レベルの基準にする。

【0074】

信号処理部７１０は、撮像画素２０１－１からの出力信号から、ＰＤ有り光学的黒画素２０１－２からの出力信号またはＰＤ無し光学的黒画素２０１－３からの出力信号を減算することにより、黒レベル補正を実行する。これにより、暗電流等のノイズが除去される。なお、信号処理部７１０は、回路により実現されてもよく、メモリに記憶されたプログラムをプロセッサが実行することにより実現されてもよい。

【0075】

駆動回路７１１（図８では図示省略）は、転送トランジスタ３０２、リセットトランジスタ３０３および選択トランジスタ３０５の各ゲートへ信号パルスとなる制御信号ＴＸ，ＲＳＴ，ＳＥＬを供給する。これにより、転送トランジスタ３０２、リセットトランジスタ３０３および選択トランジスタ３０５はオン状態になる。

【0076】

制御部７１２（図８では図示省略）は、駆動回路７１１を制御する。制御部７１２は、転送トランジスタ３０２、リセットトランジスタ３０３および選択トランジスタ３０５の各ゲートへのパルスタイミングを制御することにより、転送トランジスタ３０２、リセットトランジスタ３０３および選択トランジスタ３０５を制御する。また、制御部７１２は、信号処理部７１０の動作を制御する。

【0077】

＜ブロック２０２の動作を示すタイミングチャート＞
図９は、実施例１にかかるブロック２０２の動作を示すタイミングチャートである。駆動回路７１１は、１つのブロック２０２において、転送トランジスタ３０２およびリセットトランジスタ３０３を、同じタイミングで制御する。ただし、同じ分光特性のカラーフィルタ１０２が設けられた画素２０１に関しては、駆動回路７１１は、画素２０１毎にタイミングをずらして選択トランジスタ３０５から画素信号を出力させる。

【0078】

たとえば、駆動回路７１１は、時刻ｔ２において１つのブロック２０２の各リセットトランジスタ３０３（ＲＳＴ）をオンにする。これにより、各増幅トランジスタ３０４のゲートの電位がリセットされる。駆動回路７１１は、時刻ｔ２から時刻ｔ５までの間、各リセットトランジスタ３０３（ＲＳＴ）をオンの状態に保つ。

【0079】

駆動回路７１１は、時刻ｔ３において、１つのブロック２０２におけるすべての転送トランジスタ３０２をオンにする。これにより、まず、ブロック２０２に存在するＰＤ１０４に蓄積されていた電荷がリセットされる。

【0080】

駆動回路７１１は、時刻ｔ５において、各リセットトランジスタ３０３（ＲＳＴ）をオフにする。その後、駆動回路７１１は、時刻ｔ７において、１つのブロック２０２におけるすべての転送トランジスタ３０２を再びオンにする。これにより、１つのブロック２０２に存在するＰＤ１０４に蓄積された電荷が、各々対応するフローティングディフュージョンＦＤにそれぞれ転送される。

【0081】

時刻ｔ３から時刻ｔ７の期間において、１つのブロック２０２内のＰＤ１０４を有する画素２０１は、電荷を蓄積する。すなわち、時刻ｔ３から時刻ｔ７の期間がＰＤ１０４を有する画素２０１の電荷蓄積期間となる。

【0082】

駆動回路７１１は、時刻ｔ８以降、転送トランジスタ３０２を順次オンにする。本例では、時刻ｔ８において、１つのブロック２０２におけるＰＤ１０４に蓄積された電荷が、たとえば、列読出し線７０１～７０３にそれぞれ転送される。

【0083】

また、時刻ｔ９において、他のブロック２０２における他のＰＤ１０４に蓄積された電荷が列読出し線７０１～７０３にそれぞれ転送される。当該転送動作は、１つのブロック２０２内の画素２０１ごとに実行される。これにより、１つのブロック２０２に含まれる各画素２０１の画素信号が、それぞれ列読出し線７０１～７０３へ出力される。

【0084】

図６に戻り、撮像領域６００－ｉｊと非撮像領域６１０－ｐｑの位置関係について説明する。前述のとおり、各撮像領域６００－ｉｊは、撮像画素６が２次元状に配列された構成を備える。各撮像領域６００－ｉｊの撮像画素６は、たとえば、図２を用いて説明したブロック２０２と同様の構成を備え、撮像領域６００－ｉｊごとに、異なる制御条件で制御することが可能である。

【0085】

ここで、各撮像領域６００－ｉｊが有する制御線（ＴＸ配線３０７等）に接続された、撮像領域６００－ｉｊが有するすべての撮像画素６を内含し、かつ、外縁が最短の長さになるように特定される閉領域６０を考える。非撮像領域６１０－ｐｑは、この閉領域６０の外側に位置する。このような構成を備えることにより、各撮像領域６００－ｉｊの内側に撮像画素６を一様に配置することが可能となる。したがって、所謂欠陥画素が生じることなく、各撮像領域６００－ｉｊの撮像画素６で生成する画像について高い品質を確保することが可能となる。

【0086】

つぎに、撮像画素領域６００および光学的黒画素領域６１０に設定される制御条件および、黒レベル補正について説明する。各撮像領域６００－ｉｊには制御条件が設定される。たとえば、撮像領域６００－１１，６００－２１には制御条件Ａが設定され、撮像領域６００－１２，６００－２２には制御条件Ｂが設定される。同様に、非撮像領域６１０－Ｌ１，６１０－Ｌ３，６１０－Ｃ１，６１０－Ｃ３には制御条件Ａが設定され、非撮像領域６１０－Ｃ２，６１０－Ｌ４，６１０－Ｃ２，６１０－Ｃ４には制御条件Ｂが設定される。

【0087】

制御条件Ａ，Ｂは互いに異なる制御条件である。具体的には、たとえば、制御条件Ａが露光時間で制御条件ＢがＩＳＯ感度であれば、制御条件Ａ，Ｂは互いに種類が異なる制御条件である。また、制御条件Ａが露光時間：１／４秒で制御条件Ｂが露光時間：１／２５０秒であれば、制御条件Ａ，Ｂは互いに同種の異なる制御条件である。

【0088】

両端黒丸の点線は、行方向において、黒丸が位置する撮像領域６００－ｉｊと非撮像領域６１０－ｐｑとが、黒レベル補正において対応することを示す。黒丸が位置する撮像領域６００－ｉｊを、黒レベル補正の「参照元撮像領域６００－ｉｊ」、黒丸が位置する非撮像領域６１０－ｐｑを、黒レベル補正の「参照先非撮像領域６１０－ｐｑ」と称す（後述の両端黒丸の一点鎖線も同様）。

【0089】

行方向に配列された画素群は、行選択回路またはブロック２０２単位で同一タイミングで選択されて、画素信号を出力する。したがって、参照元撮像領域６００－ｉｊと参照先非撮像領域６１０－ｐｑとは、暗電流等に関する相関性があると考えられる。このため、参照元撮像領域６００－ｉｊからの出力信号を黒レベル補正する場合、参照元撮像領域６００－ｉｊからの出力信号を、参照先非撮像領域６１０－ｐｑの出力信号を用いて減算することにより、参照元撮像領域６００－ｉｊに応じた高精度な黒レベル補正が可能となる。

【0090】

また、両端黒丸の一点鎖線は、列方向において、黒丸が位置する撮像領域６００－ｉｊと非撮像領域６１０－ｐｑとが、黒レベル補正において対応することを示す。列方向に配列された画素群は、共通の列読出し線に接続されて各々アナログ信号を出力し、共通のＡ／Ｄ変換器でデジタル信号に変換される。

【0091】

したがって、参照元撮像領域６００－ｉｊと参照先非撮像領域６１０－ｐｑとは、暗電流等に関する相関性があると考えられる。このため、参照元撮像領域６００－ｉｊからの出力信号を黒レベル補正する場合、参照元撮像領域６００－ｉｊからの出力信号を、参照先非撮像領域６１０－ｐｑからの出力信号を用いて減算することにより、参照元撮像領域６００－ｉｊに応じた高精度な黒レベル補正が可能となる。

【0092】

上述したように、非撮像領域６１０－ｐｑの数は、撮像領域６００－ｉｊの数以上有する。したがって、１つの撮像領域６００－ｉｊは、１以上の非撮像領域６１０－ｐｑと、黒レベル補正において対応することができる。なお、黒レベル補正において、撮像領域６００－ｉｊに対し、行方向および列方向のいずれの方向の非撮像領域６１０－ｐｑの出力信号を用いるかは、あらかじめ設定されてもよく、また、各撮像領域６００－ｉｊと各非撮像領域６１０－ｐｑの制御条件に応じて設定してもよい。または、撮像領域６００－ｉｊに対し、行方向および列方向の両方向の非撮像領域６１０－ｐｑの出力信号のうち、大きい方、小さい方、または平均値を採用してもよい。

【0093】

また、上述した例では、「参照元撮像領域６００－ｉｊ」と「参照先非撮像領域６１０－ｐｑ」とが、行選択回路またはブロック２０２単位で同一タイミングで選択される、または、共通のＡ／Ｄ変換器でデジタル信号に変換される例を示したがこれに限られない。たとえば、「参照元撮像領域６００－ｉｊ」と「参照先非撮像領域６１０－ｐｑ」とが、行選択回路またはブロック２０２単位で同一タイミングで選択されず、共通のＡ／Ｄ変換器でデジタル信号に変換されない構成であってもよい。

【0094】

このような構成であっても、「参照元撮像領域６００－ｉｊ」と「参照先非撮像領域６１０－ｐｑ」とが、同じ制御条件で制御されることにより、「参照元撮像領域６００－ｉｊ」と「参照先非撮像領域６１０－ｐｑ」とで暗電流等に関する相関性が生じるため、参照元撮像領域６００－ｉｊからの出力信号を、参照先非撮像領域６１０－ｐｑからの出力信号を用いて減算することにより、参照元撮像領域６００－ｉｊに応じた高精度な黒レベル補正が可能となる。

【0095】

図１０は、実施例１にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係２を示す説明図である。図１０も、図６と同等、非撮像領域６１０の数が撮像領域６００の数以上存在する例である。図１０では、図６に示した非撮像領域６１０－Ｃ２，６１０－Ｌ４，６１０－Ｃ２，６１０－Ｃ４に替え、非撮像領域６１０－Ｃ５，６１０－Ｌ６，６１０－Ｃ７，６１０－Ｃ８が行方向に配列された構成を示す。

【0096】

非撮像領域６１０－Ｃ５，６１０－Ｌ６には制御条件Ａが設定され、非撮像領域６１０－Ｃ７，６１０－Ｌ８には制御条件Ｂが設定される。参照元撮像領域６００－ｉｊと参照先非撮像領域６１０－ｐｑとの対応関係は、図６と同様、両端黒丸点線および両端黒丸一点鎖線で示した通りである。非撮像領域６１０－Ｃ５，６１０－Ｌ６，６１０－Ｃ７，６１０－Ｃ８が行方向に１行だけ配列されているため、図６に比べて、撮像画素領域６００の面積を大きくすることができる。

【0097】

図１１は、実施例１にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係３を示す説明図である。図１１も、図６と同等、非撮像領域６１０の数が撮像領域６００の数以上存在する例である。図１１では、撮像領域６００－１１には制御条件Ａが設定され、撮像領域６００－１２には制御条件Ｂが設定され、撮像領域６００－２１には制御条件Ｃが設定され、撮像領域６００－２２には制御条件Ｄが設定される。

【0098】

また、図１１では、図６に示した非撮像領域６１０－Ｃ２，６１０－Ｌ４，６１０－Ｃ２，６１０－Ｃ４に替え、非撮像領域６１０－Ｃ５，６１０－Ｌ６，６１０－Ｃ７，６１０－Ｃ８が行方向に配列された構成を示す。非撮像領域６１０－Ｃ５には制御条件Ａが設定され、非撮像領域６１０－Ｌ６には制御条件Ｃが設定され、非撮像領域６１０－Ｃ５には制御条件Ｂが設定され、非撮像領域６１０－Ｃ８には制御条件Ｄが設定される。

【0099】

また、非撮像領域６１０－Ｌ１には制御条件Ａが設定され、非撮像領域６１０－Ｌ２には制御条件Ｂが設定され、非撮像領域６１０－Ｌ３には制御条件Ｃが設定され、非撮像領域６１０－Ｌ４には制御条件Ｄが設定される。

【0100】

制御条件Ａ～Ｄは、互いに異なる制御条件である。また、参照元撮像領域６００－ｉｊと参照先非撮像領域６１０－ｐｑとの対応関係は、図６と同様、両端黒丸点線および両端黒丸一点鎖線で示した通りである。

【0101】

非撮像領域６１０－Ｃ５，６１０－Ｌ６，６１０－Ｃ７，６１０－Ｃ８が行方向に１行だけ配列されているため、図６に比べて、撮像画素領域６００の面積を大きくすることができる。また、異なる制御条件の数は、最大で撮像領域の数まで設定可能である。図６、図１０、図１１では、撮像領域６００の数がいずれも４個であるが、図６および図１０では、異なる制御条件の数は、Ａ，Ｂの２個である。

【0102】

これに対し、図１１では、異なる制御条件として、Ａ～Ｄの４個が設定される。このように、撮像領域６００の数に比例して制御条件の数を設定することが可能である。したがって、様々な制御条件を組み合わせることができ、撮影の自由度の向上を図ることができる。

【0103】

＜ＰＤ有り光学的黒画素２０１－２の他の例＞
図１２は、実施例１にかかるＰＤ有り光学的黒画素２０１－２の他の例を示すブロック図である。ＰＤ有り光学的黒画素２０１－４は、ＰＤ１０４の出力がＰＤ１０４の入力に接続される。なお、ＰＤ１０４および転送トランジスタ３０２の間と接地とが短絡される点以外は、図７および図８に示した構成と同様である。

【0104】

したがって、ＰＤ１０４には光電変換に起因する電荷は基本的には蓄積されない。なお、仮にＰＤ１０４に蓄積されたとしても、当該電荷は画素信号として読み出されることは無いが、暗電流等に起因する電荷がフローティングディフュージョンＦＤに蓄積されることになる。

【0105】

以上説明したように、実施例１によれば、撮像画素領域６００の撮像領域６００－ｉｊの各々について、相関性のある撮像画素領域６００外の非撮像領域６１０－ｐｑを用いて黒レベル補正を実行することが可能となる。したがって、撮像領域６００－ｉｊの各々について黒レベル補正の高精度化を図ることができる。

【0106】

また、各撮像領域６００－ｉｊが有する制御線（ＴＸ配線３０７等）に接続された、撮像領域６００－ｉｊが有するすべての撮像画素６を内含し、かつ、外縁が最短の長さになるように特定される閉領域６０を考える。非撮像領域６１０－ｐｑは、この閉領域６０の外側に位置する。これにより、各撮像領域６００－ｉｊの内側に撮像画素６を一様に配置することが可能となる。したがって、所謂欠陥画素が生じることなく、各撮像領域６００－ｉｊの撮像画素６で生成する画像について高い品質を確保することが可能となる。

【実施例0107】

実施例２は、後述する光学的黒画素領域内の非撮像領域の数が、撮像画素領域内の撮像領域の数よりも少ないという関係である。実施例１と同一構成には同一符号を付し、その説明を省略する。

【0108】

＜撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係＞
図１３は、実施例２にかかる撮像画素領域６００の制御条件と光学的黒画素領域の制御条件との関係を示す説明図である。光学的黒画素領域６１０は、被写体を撮像しない複数の非撮像領域６１０－Ｌ１～６１０－Ｌ２により構成される。複数の非撮像領域６１０－Ｌ１～６１０－Ｌ２は列方向に存在する非撮像領域群である。非撮像領域群を区別しない場合は、非撮像領域６１０－Ｌｐと表記する。

【0109】

光学的黒画素領域６１０は、撮像画素領域６００の外部に隣接する。図１３では、例として、撮像画素領域６００の右端に設けられる。光学的黒画素領域６１０の配置位置は、撮像画素領域６００の右端および左端の少なくともいずれか１つでよい。また、非撮像領域６１０－Ｌｐの数は、撮像領域６００－ｉｊの数より少ない。図１３では、非撮像領域６１０－Ｌｐの数は２個であり、撮像領域６００－ｉｊの数は４個である。

【0110】

つぎに、撮像画素領域６００および光学的黒画素領域６１０に設定される制御条件について説明する。各撮像領域６００－ｉｊには制御条件が設定される。たとえば、撮像領域６００－１１，６００－１２には制御条件Ａが設定され、撮像領域６００－２１，６００－２２には制御条件Ｂが設定される。同様に、非撮像領域６１０－Ｌ１には制御条件Ａが設定され、非撮像領域６１０－Ｌ２には制御条件Ｂが設定される。

【0111】

図６と同様に、両端黒丸の点線は、行方向において、黒丸が位置する撮像領域６００－ｉｊと非撮像領域６１０－ｐｑとが、黒レベル補正において対応することを示す。黒丸が位置する撮像領域６００－ｉｊを、黒レベル補正の「参照元撮像領域６００－ｉｊ」、黒丸が位置する非撮像領域６１０－ｐｑを、黒レベル補正の「参照先非撮像領域６１０－ｐｑ」と称す（後述の両端黒丸の一点鎖線も同様）。

【0112】

行方向に配列された画素群は、行選択回路またはブロック２０２単位で同一タイミングで選択されて、画素信号を出力する。したがって、参照元撮像領域６００－ｉｊと参照先非撮像領域６１０－Ｌｐとは、暗電流等に関する相関性があると考えられる。このため、参照元撮像領域６００－ｉｊからの出力信号を黒レベル補正する場合、参照元撮像領域６００－ｉｊからの出力信号を、参照先非撮像領域６１０－Ｌｐからの出力信号を用いて減算することにより、参照元撮像領域６００－ｉｊに応じて黒レベル補正が可能となる。

【0113】

上述したように、非撮像領域６１０－Ｌｐの数は、撮像領域６００－ｉｊの数よりも少ない。したがって、１つの撮像領域６００－ｉｊは、１以上の非撮像領域６１０－Ｌｐと、黒レベル補正において対応することができる。また、黒レベル補正は行ごとに実行されたが、領域毎に実行されてもよい。すなわち、非撮像領域６１０－Ｌ１の信号の出力を平均した値により、撮像領域６００－１１の各信号レベルを補正することとしてもよい。

【0114】

＜補正テーブル＞
図１４は、実施例２にかかる補正テーブルの一例を示す説明図である。補正テーブル１４００は、参照元撮像領域１４０１、参照元制御条件１４０２、参照先非撮像領域１４０３、および参照先制御条件１４０４の組み合わせごとに相関値１４０５が設定されたテーブルである。参照元撮像領域１４０１には、値として、参照元撮像領域６００－ｉｊが記憶される。参照元制御条件１４０２には、値として、参照元撮像領域６００－ｉｊの制御条件が記憶される。参照先非撮像領域１４０３には、値として、参照元撮像領域６００－ｉｊの参照先となる非撮像領域６１０－Ｌｐが記憶される。参照先制御条件１４０４には、値として非撮像領域６１０－Ｌｐの制御条件が記憶される。

【0115】

相関値１４０５には、値として、参照元制御条件１４０２が設定された参照元撮像領域１４０１と、参照先制御条件１４０４が設定された参照先非撮像領域１４０３との相関関係を示す値（相関値ｒ（ｉｊＸ，ＬｐＹ）。Ｘは参照元制御条件１４０２、Ｙは参照先制御条件１４０４。）が記憶される。

【0116】

なお、相関値ｒ（ｉｊＸ，ＬｐＹ）を単に相関値ｒを称する場合もある。相関値ｒは、１．０に近いほど、参照元撮像領域１４０１と参照先非撮像領域１４０３との相関が高いことを示し、１．０から離れるほど、参照元撮像領域１４０１と参照先非撮像領域１４０３との相関が低いことを示す。

【0117】

ここで、参照先非撮像領域６１０－ＬｐにおけるＰＤ有り光学的黒画素からの出力またはＰＤ無し光学的黒画素からの出力をＱ、補正後のノイズ成分をＰとする。ＰとＱとの関係は、下記式（１）により表現される。

【0118】

Ｐ＝ｒ×Ｑ＋ｂ・・・（１）

【0119】

ｂは任意に設定される調整値であり、撮像素子１００ごとに決まる値である。上記式（１）を用いた計算は、たとえば、後述する信号処理部８１０で実行される。

【0120】

相関値ｒは、参照元撮像領域１４０１と参照先非撮像領域１４０３とが同一行であれば１．０に近い値となる傾向にある。たとえば、図１３において、参照元撮像領域１４０１が撮像領域６００－１１の場合、参照先非撮像領域１４０３が非撮像領域６１０－Ｌ１であれば、参照先非撮像領域１４０３が非撮像領域６１０－Ｌ２の場合に比べて、相関値ｒは１．０に近い値となる。同一行であれば、同一タイミングで列読出し線で読み出されるからである。

【0121】

また、相関値ｒは、参照元撮像領域１４０１と参照先非撮像領域１４０３とが近接するほど１．０に近い値となる傾向にある。たとえば、図１３において、参照元撮像領域１４０１が撮像領域６００－１２の場合、参照先非撮像領域１４０３が非撮像領域６１０－Ｌ１であれば、参照元撮像領域１４０１が撮像領域６００－１１の場合に比べて、相関値ｒは１．０に近い値となる。画素位置が近いほど、それらの特性が類似すると考えられるからである。

【0122】

また、相関値ｒは、参照元制御条件１４０２と参照先制御条件１４０４と同じであると１．０に近い値となる。具体的には、たとえば、参照元制御条件１４０２と参照先制御条件１４０４とが同種でかつ値が異なる制御条件の場合、参照元制御条件１４０２と参照先制御条件１４０４とが異種の場合に比べて、相関値ｒは１．０に近い値になる。制御条件が同種であれば、参照元撮像領域１４０１の動作条件と参照先非撮像領域１４０３の動作条件とが同じであるからである。

【0123】

なお、相関値ｒを用いたノイズ成分の補正対象は、参照先非撮像領域１４０３と隣接していない参照元撮像領域１４０１に制限してもよい。たとえば、参照先非撮像領域１４０３が非撮像領域６１０－Ｌ１である場合、参照元撮像領域１４０１は撮像領域６００－１１になる。この場合、撮像領域６００－１２は、撮像領域６１０－Ｌ１に隣接しているため、参照元撮像領域１４０１に設定されない。これにより、補正対象撮像領域が制限されるため、補正テーブル１４００のデータが小さくなる。

【0124】

＜撮像画素領域６００と光学的黒画素領域６１０の回路構成＞
図１５は、列方向における撮像画素領域６００と光学的黒画素領域６１０の回路構成を示す回路図である。行方向における撮像画素領域６００と光学的黒画素領域６１０の回路構成については図１１と同一である。図１１および図１５において、撮像画素領域６００の画素２０１を撮像画素２０１－１とし、光学的黒画素領域６１０の画素２０１を、ＰＤ有り光学的黒画素２０１－２、ＰＤ無し光学的黒画素２０１－３とする。

【0125】

選択トランジスタ３０５は、そのゲートに駆動回路８１１からの制御信号ＳＥＬ＿Ｃ、ＳＥＬ＿Ｏ１，ＳＥＬ＿Ｏ２が与えられると、増幅トランジスタ３０４が増幅した電圧で電流を列読出し線７０１～７０３に出力する。図１５の列読出し線１５０３－１～１５０３－４は、図９の列読出し線７０３に相当する。

【0126】

以上説明したように、実施例２によれば、撮像画素領域６００の撮像領域６００－ｉｊの各々について、撮像領域６００－ｉｊと相関性のある非撮像領域６１０－Ｌｐを用いて黒レベル補正を実行することが可能となる。したがって、撮像領域６００－ｉｊの各々について黒レベル補正の高精度化を図ることができる。