知財求人 - 知財ポータルサイト「IP Force」
特開2023-20889半導体装置、バイオセンサ、バイオセンサアレイおよび論理回路
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023020889
(43)【公開日】2023-02-09
(54)【発明の名称】半導体装置、バイオセンサ、バイオセンサアレイおよび論理回路
(51)【国際特許分類】
G01N 27/414 20060101AFI20230202BHJP
H01L 29/786 20060101ALI20230202BHJP
H10K 10/40 20230101ALI20230202BHJP
H10K 85/20 20230101ALI20230202BHJP
【ＦＩ】
G01N27/414 301P
G01N27/414 301U
G01N27/414 301V
G01N27/414 301R
H01L29/78 618B
H01L29/28 100A
H01L29/28 250E
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2022087025
(22)【出願日】2022-05-27
(31)【優先権主張番号】P 2021125807
(32)【優先日】2021-07-30
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000006747
【氏名又は名称】株式会社リコー
(74)【代理人】
【識別番号】100089118
【弁理士】
【氏名又は名称】酒井 宏明
(72)【発明者】
【氏名】須藤 亮太
(72)【発明者】
【氏名】氏本 勝也
【テーマコード（参考）】
5F110
【Ｆターム（参考）】
5F110BB04
5F110BB09
5F110CC01
5F110DD01
5F110DD05
5F110DD13
5F110EE02
5F110EE04
5F110EE14
5F110EE15
5F110EE25
5F110EE28
5F110EE30
5F110FF01
5F110FF02
5F110FF27
5F110FF29
5F110GG01
5F110GG02
5F110GG25
5F110GG26
5F110GG28
5F110GG29
5F110HK02
5F110HK04
5F110HK21
5F110HK22
5F110NN03
5F110NN05
5F110NN22
5F110NN24
5F110NN27
5F110NN33
5F110NN35
(57)【要約】
【課題】アレイ化された場合であっても、センサ間の特性ばらつきを抑制・制御でき、精度よく測定可能な半導体装置、バイオセンサ、バイオセンサアレイおよび論理回路を提供する。
【解決手段】第１のゲート電極と、輸送特性における基準電圧を制御する第２のゲート電極上に設けられる第１の絶縁手段と、前記第１の絶縁手段と接続されたソース電極と、前記第１の絶縁手段と接続されたドレイン電極と、前記第１の絶縁手段上における前記ソース電極と前記ドレイン電極との間に設けられ、試料と接触可能な接触部と、を備え、前記試料は、前記第１のゲート電極と接触可能であり、前記試料は、前記接触部に対して前記第１の絶縁手段と対向する面において、前記接触部と接触する。
【選択図】図５
【解決手段】第１のゲート電極と、輸送特性における基準電圧を制御する第２のゲート電極上に設けられる第１の絶縁手段と、前記第１の絶縁手段と接続されたソース電極と、前記第１の絶縁手段と接続されたドレイン電極と、前記第１の絶縁手段上における前記ソース電極と前記ドレイン電極との間に設けられ、試料と接触可能な接触部と、を備え、前記試料は、前記第１のゲート電極と接触可能であり、前記試料は、前記接触部に対して前記第１の絶縁手段と対向する面において、前記接触部と接触する。
【選択図】図５
【特許請求の範囲】
【請求項1】
第１のゲート電極と、
輸送特性における基準電圧を制御する第２のゲート電極上に設けられる第１の絶縁手段と、
前記第１の絶縁手段と接続されたソース電極と、
前記第１の絶縁手段と接続されたドレイン電極と、
前記第１の絶縁手段上における前記ソース電極と前記ドレイン電極との間に設けられ、試料と接触可能な接触部と、
を備え、
前記試料は、前記第１のゲート電極と接触可能であり、
前記試料は、前記接触部に対して前記第１の絶縁手段と対向する面において、前記接触部と接触する、
ことを特徴とする半導体装置。
輸送特性における基準電圧を制御する第２のゲート電極上に設けられる第１の絶縁手段と、
前記第１の絶縁手段と接続されたソース電極と、
前記第１の絶縁手段と接続されたドレイン電極と、
前記第１の絶縁手段上における前記ソース電極と前記ドレイン電極との間に設けられ、試料と接触可能な接触部と、
を備え、
前記試料は、前記第１のゲート電極と接触可能であり、
前記試料は、前記接触部に対して前記第１の絶縁手段と対向する面において、前記接触部と接触する、
ことを特徴とする半導体装置。
【請求項2】
前記接触部は、前記ソース電極と前記ドレイン電極との間のチャネルを有する、
ことを特徴とする請求項１に記載の半導体装置。
ことを特徴とする請求項１に記載の半導体装置。
【請求項3】
前記接触部は、前記試料に含まれる所定の物質と相互作用可能な受容手段を有する、
ことを特徴とする請求項２に記載の半導体装置。
ことを特徴とする請求項２に記載の半導体装置。
【請求項4】
前記受容手段は、前記チャネル上に設けられる、
ことを特徴とする請求項３に記載の半導体装置。
ことを特徴とする請求項３に記載の半導体装置。
【請求項5】
前記受容手段は、前記物質の分子型を有する分子鋳型である、
ことを特徴とする請求項３に記載の半導体装置。
ことを特徴とする請求項３に記載の半導体装置。
【請求項6】
前記チャネルは、グラフェン、カーボンナノチューブ（ＣＮＴ）、または多数のＣＮＴからなるＣＮＴネットワークの何れかを含む、
ことを特徴とする請求項２に記載の半導体装置。
ことを特徴とする請求項２に記載の半導体装置。
【請求項7】
前記第２のゲート電極は、基板上に設けられ、
前記第１のゲート電極は、前記第２のゲート電極が設けられた前記基板上に設けられる、
ことを特徴とする請求項１に記載の半導体装置。
前記第１のゲート電極は、前記第２のゲート電極が設けられた前記基板上に設けられる、
ことを特徴とする請求項１に記載の半導体装置。
【請求項8】
前記第２のゲート電極の幅は、前記ソース電極と前記ドレイン電極との間の距離以上である、
ことを特徴とする請求項１に記載の半導体装置。
ことを特徴とする請求項１に記載の半導体装置。
【請求項9】
請求項１ないし８の何れか一項に記載の半導体装置を備え、
試料に含まれる所定の物質の濃度に応じた接触部の電荷の変化による特性変化を利用することで前記物質の検出を行う、
ことを特徴とするバイオセンサ。
試料に含まれる所定の物質の濃度に応じた接触部の電荷の変化による特性変化を利用することで前記物質の検出を行う、
ことを特徴とするバイオセンサ。
【請求項10】
請求項９に記載のバイオセンサを複数組み合わせる、
ことを特徴とするバイオセンサアレイ。
ことを特徴とするバイオセンサアレイ。
【請求項11】
請求項１ないし８の何れか一項に記載の半導体装置を複数組み合わせる、
ことを特徴とする論理回路。
ことを特徴とする論理回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、バイオセンサ、バイオセンサアレイおよび論理回路に関する。
【背景技術】
【0002】
従来、様々なセンサの研究開発がなされており、センサは工業的なものから医学的なものまで、或いは一般家庭にまで広く浸透しており、現代社会において欠くことのできない存在となっている。センサは、例えば測定対象、信号変換機能、又は構成材料等により分類され、信号変換機能は、物理センサ、化学センサ、又はバイオセンサに大別することができる。
【0003】
この中で、バイオセンサは、生体のもつ優れた分子認識能力を模倣、又は直接利用した計測デバイスであって、幅広い応用の可能性が予想され、注目されている。
【0004】
例えば、電界効果型トランジスタ（ＦＥＴ）を利用したバイオセンサは、チャネルの電荷量が標的物質の濃度に応じて変化することを利用してセンシングができ、簡便にセンシング可能であることから近年注目を集めている。より微量なセンシングを可能にするため、チャネル材料に高い電界効果移動度を持ち、かつ表面積が広いグラフェン等の原子層材料やカーボンナノチューブ（ＣＮＴ）等の微細繊維材料を用いることで、高感度なセンシングを可能にする技術が既に知られている。
【0005】
特許文献１には、高感度検出かつ安定した電気特性測定が目的で、半導体層の上層領域にチャネルを形成するための第１のゲートと、チャネルから溶液中への漏れ電流を軽減させるためにクーロン力を加えるための第２のゲートとを備えたデュアルゲートトランジスタセンサが開示されている。
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、従来のグラフェン等の原子層材料やＣＮＴ等の微細繊維材料をチャネルに用いたＦＥＴを利用したバイオセンサは、輸送特性（ゲート電圧（Ｖｇ）対ドレイン電流（Ｉｄ）特性）における基準電圧（グラフェンＦＥＴのような両極性デバイス場合は電流が極小となる電圧（＝ディラック電圧）、Ｐ型またはＮ型特性のＦＥＴの場合はしきい値電圧）のセンサ間ばらつきが大きく、アレイ化した場合に精度よく測定できないという問題があった。
【0007】
本発明は、上記に鑑みてなされたものであって、アレイ化された場合であっても、センサ間の特性ばらつきを抑制・制御でき、精度よく測定可能な半導体装置、バイオセンサ、バイオセンサアレイおよび論理回路の提供を目的とする。
【課題を解決するための手段】
【0008】
上述した課題を解決し、目的を達成するために、本発明は、第１のゲート電極と、輸送特性における基準電圧を制御する第２のゲート電極上に設けられる第１の絶縁手段と、前記第１の絶縁手段と接続されたソース電極と、前記第１の絶縁手段と接続されたドレイン電極と、前記第１の絶縁手段上における前記ソース電極と前記ドレイン電極との間に設けられ、試料と接触可能な接触部と、を備え、前記試料は、前記第１のゲート電極と接触可能であり、前記試料は、前記接触部に対して前記第１の絶縁手段と対向する面において、前記接触部と接触する、ことを特徴とする。
【発明の効果】
【0009】
本発明によれば、アレイ化された場合であっても、センサ間の特性ばらつきを抑制・制御でき、精度よく測定可能な半導体装置、バイオセンサ、バイオセンサアレイおよび論理回路を提供することができる、という効果を奏する。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下に添付図面を参照して、半導体装置、バイオセンサ、バイオセンサアレイおよび論理回路の実施の形態を詳細に説明する。
【0012】
（第１の実施の形態）
まず、従来のシングルゲートＦＥＴおよびシングルゲートＦＥＴを用いたバイオセンサについて説明する。
まず、従来のシングルゲートＦＥＴおよびシングルゲートＦＥＴを用いたバイオセンサについて説明する。
【0013】
ここで、図１は従来のシングルゲートＦＥＴを概略的に示す断面図である。図１に示すように、シングルゲートＦＥＴは、１つのゲート電極１１を有する。シングルゲートＦＥＴは、基板１と、絶縁膜２と、チャネル３と、ソース・ドレイン電極５，６と、絶縁膜７と、ゲート電極１１と、を備える。シングルゲートＦＥＴは、ゲート電極１１に電圧を印加することでチャネル３とチャネル３上に配置された試料８との界面に電気二重層を形成し、ソース・ドレイン電極５，６間に流れるドレイン電流を制御し、電界効果トランジスタ（ＦＥＴ）として動作する。
【0014】
ここで、図２は従来のシングルゲートＦＥＴを利用したセンサを概略的に示す断面図である。図２に示すように、シングルゲートＦＥＴを用いたセンサは、基板１と、絶縁膜２と、チャネル３と、ソース・ドレイン電極５，６と、絶縁膜７と、ゲート電極１１とに加え、チャネル３上に配置される試料８が含む標的物質１０を捕捉する受容層４を、チャネル３の表層に備える。また、試料８は、標的物質１０以外の物質９を含んでいてもよい。
【0015】
なお、受容層４が標的物質１０を捕捉するとは、標的物質１０のみが特異的に受容層４に相互作用をするであることを意味する。例えば、受容層４による標的物質１０の捕捉としては、水素結合やファンデルワールス力による結合、キャリア－イオノフォア、抗原－抗体反応等のたんぱく質相互作用、アミノ酸－たんぱく質相互作用、ＲＮＡ－たんぱく質相互作用、ＤＮＡ－ＤＮＡ相互作用、酵素－基質反応などが挙げられる。
【0016】
シングルゲートＦＥＴを用いたセンサは、ゲート電極１１に電圧を印加することで受容層４と試料８の界面に電気二重層を形成する。シングルゲートＦＥＴを用いたセンサは、閾値電圧以上の電圧をゲート電極１１に印加するとソース・ドレイン電極５，６間にドレイン電流を流す。これにより、標的物質１０の濃度に応じてドレイン電流が変化するため、シングルゲートＦＥＴを用いたセンサは、このドレイン電流を利用することで試料８が含む標的物質１０の検出を行うことができる。
【0017】
図３は従来のシングルゲートＦＥＴアレイを概略的に示す断面図、図４は従来のシングルゲートＦＥＴを用いたセンサアレイを概略的に示す断面図である。図３および図４に示すように、トランジスタ又はセンサをアレイ化した場合、チャネル３に接する絶縁膜２や受容層４、試料８等とチャネル３の間でキャリア（電子またはホール）の授受が発生し、輸送特性（ゲート電圧（Ｖｇ）対ドレイン電流（Ｉｄ）特性）における基準電圧（しきい値電圧）がセンサ間またはロット間でばらついてしまい、精度よく測定することが困難であるという懸念があった。特に図４に示すようなセンサアレイの場合、異なる標的物質１０と１０’をセンシングする際においては、受容層４と４’とが異なる構成である可能性があり、この場合、必然的に基準電圧は異なるものとなる。
【0018】
この点、図１および図２に示したような、単一のトランジスタまたはセンサであれば、基板１として導電性を有するもの、例えば高濃度にドーピングされたシリコンを用い、基板１に電圧を印加することでチャネルにキャリアを誘起させて基準電圧を制御することはできる。しかしながら、図３および図４に示すように、トランジスタ又はセンサをアレイ化した場合、全センサに同じだけの電圧が印加されてしまい、個々のセンサで個別に基準電圧を制御できないため、センサ間またはロット間の基準電圧のばらつきは解消できない。
【0019】
そこで、本実施形態においては、トランジスタアレイのセンサ間の特性ばらつきを抑制・制御し、精度よく測定することを目的とするものとする。
【0020】
図５は、第１の実施の形態にかかるデュアルゲートＦＥＴを概略的に示す断面図である。図５に示すように、半導体装置であるデュアルゲートＦＥＴは、２つのゲート電極１１，１２を有する。デュアルゲートＦＥＴは、基板１と、絶縁膜２と、チャネル３と、ソース・ドレイン電極５，６と、絶縁膜７と、第１のゲート電極１１と、を備えた従来のシングルゲートＦＥＴの構成に加えて、第２のゲート電極１２と、第１の絶縁手段である固体絶縁膜層１３と、を備える。デュアルゲートＦＥＴは、ゲート電極１１に電圧を印加することでチャネル３と、チャネル３上に配置された試料８との界面に電気二重層を形成する。そして、デュアルゲートＦＥＴは、ゲート電極１１への印加電圧を制御することで、ソース・ドレイン電極５，６間に流れるドレイン電流を制御し、電界効果トランジスタ（ＦＥＴ）として動作する。
【0021】
図６は、デュアルゲートＦＥＴを利用したセンサを概略的に示す断面図である。図６に示すように、デュアルゲートＦＥＴを用いたセンサは、基板１と、絶縁膜２と、チャネル３と、ソース・ドレイン電極５，６と、絶縁膜７と、第１のゲート電極１１と、第２のゲート電極１２と、固体絶縁膜層１３とに加え、試料８に含まれる標的物質１０を捕捉する受容手段である受容層４を備える。また、試料８は、標的物質１０以外の物質９を含んでいてもよい。
【0022】
デュアルゲートＦＥＴを用いたセンサは、第１のゲート電極１１に電圧を印加することで受容層４と試料８の界面に電気二重層を形成する。デュアルゲートＦＥＴを用いたセンサは、閾値電圧以上の適切なゲート電圧を第１のゲート電極１１に印加するとソース・ドレイン電極５，６間にドレイン電流を流す。これにより、標的物質１０の濃度に応じてドレイン電流が変化するため、デュアルゲートＦＥＴを用いたセンサは、このチャネル３の電荷の変化による特性変化であるドレイン電流を利用検出することで標的物質の検出を行うことができる。
【0023】
なお、チャネル３の材料は、高い電界効果移動度を持ち、かつ表面積が広いグラフェン等の原子層材料やカーボンナノチューブ（ＣＮＴ）等の微細繊維材料を用いることができる。このように原子層材料や微細繊維材料を含むナノ材料を用いることにより、チャネル３の厚さは、１０ｎｍ未満であり、好ましくは１ｎｍ以下（原子層数層分）である。このように、表面積の広い原子層材料や微細繊維材料を用いることで高感度化が期待できる。
【0024】
なお、グラフェンについては、グラフェンとしての機能を発現するのが原子層数層分（１層＝３．５Å）であるため、チャネル領域全てが原子層数層分であるのが理想だが、実際には原子層上のシートの上に島状に多層領域が形成されていることが多く、その高さを実際にＡＦＭで測定すると１０ｎｍ以下程度の高さとなる。また、カーボンナノチューブ（ＣＮＴ）については、直径が０．４～５０ｎｍと定義される。トランジスタとして用いる場合、一般的に直径数ｎｍのＣＮＴを用いることが多く、それらが積層された領域も考慮に入れると約１０ｎｍ程度の厚さとなる。
【0025】
ここで、図７はチャネル３としてＣＮＴネットワークを用いた例を示す図である。図７に示すように、チャネル３は、多数のカーボンナノチューブ（ＣＮＴ）からなるＣＮＴネットワークであってもよい。このようなＣＮＴネットワークは、表面積が広く、かつ高い電界効果移動度を持つため、高感度化が期待できるという効果がある。
【0026】
図８はデュアルゲートＦＥＴアレイを概略的に示す断面図、図９はデュアルゲートＦＥＴを用いたセンサアレイを概略的に示す断面図である。図８および図９に示すように、トランジスタ又はセンサをアレイ化した場合、図３および図４と同様に、チャネル３に接する絶縁膜２や受容層４、試料８等とチャネル３の間でキャリア（電子またはホール）の授受が発生する。特に、図９に示すようなセンサアレイの場合、異なる標的物質１０と１０’をセンシングする際は受容層４と４’も異なることがあり、チャネル３と３’へのキャリアの移動量が異なるため、フェルミ準位も異なる。
【0027】
しかし、図８および図９に示すような第２のゲート電極１２に電圧が印加すると、アレイ化した場合でも個々のセンサが個別に第２のゲート電極１２、１２’を持つため、それぞれ個別に第２のゲート電圧を印加可能であり、個々のチャネル３、３’に個別で任意のキャリアを誘起させることができ、基準電圧の制御が可能である。
【0028】
つまり、本実施形態によれば、個々のセンサの第２のゲート電極１２、１２’にチャネル３、３’に意図した分のキャリアを注入（誘起）または抽出させるような適切な電圧を印加することで、トランジスタアレイまたはセンサアレイのセンサ間またはロット間でも基準電圧を制御することが可能である。また、アレイ中の全てのセンサの基準電圧を揃えることも可能であるし、意図的にずらすことも可能である。このような構成とすることにより各チャネルでの基準電圧を制御することができ、トランジスタアレイ又はセンサアレイの精度を向上させることができる。
【0029】
なお、基板１および絶縁膜２としては、上層の素子と電気的に絶縁できていれば特に制限はないが、上層の素子に意図しない応力がかかり意図しない特性変化を生じさせないため、平坦性の高いシリコン（Ｓｉ）基板、熱酸化膜（ＳｉＯ２）が好ましい。また、基板１および絶縁膜２としては、フレキシブル性を持たせるため、ポリイミドやＰＥＮ、ＰＥＴ等のプラスチック基板としても良い。
【0030】
チャネル３としては、電界効果トランジスタ（ＦＥＴ）のチャネルとして動作する材料であれば特に制限はないが、微量なセンシングをする場合（例えば唾液中のホルモン等の生体分子）、高感度なセンシングが求められるため、高移動度を有するグラフェンや半導体特性を持つカーボンナノチューブ（ＣＮＴ）が好ましい。グラフェンとは、炭素原子がｓｐ２軌道で結合した原子層物質であり、グラフェンを筒状にしたのがカーボンナノチューブ（ＣＮＴ）である。ＣＮＴはカイラリティ（巻き方）によって金属特性を持つものと半導体特性を持つものがあるが、ここでは半導体型ＣＮＴ、または半導体ＣＮＴを多く含むＣＮＴネットワークが適用できる。その他、Ｓｉナノワイヤ、グラフェンと同じ原子層材料の二硫化モリブデン（ＭｏＳ２）、二セレン化タングステン（ＷＳｅ２）等に代表される遷移金属ダイカルコゲナイド（ＴＭＤＣ：Transition Metal DiChalcogenide）でも良い。
【0031】
受容層４としては、標的物質１０のみを特異的に捕捉できる捕捉体からなる層であれば特に制限はない。例えば、標的物質１０が分子の場合、受容層４は、標的物質１０の分子型を有する分子鋳型とする。生体由来の材料だと繰り返し使えないが、分子鋳型だと洗浄することで分子が脱離できて、繰り返し使える。このとき、脱離が不十分でも、その都度の洗浄後のトランジスタ特性を第２のゲート電極１２で制御することでセンシング感度の再現性を保つことができる。
【0032】
標的物質１０がイオンの場合、受容層４は、イオノフォアやイオン交換膜でも良い。受容層４は、特異的に標的物質１０を捕捉することができるため、試料８に標的物質１０以外の物質９が含まれていたとしてもセンシングが可能である。受容層４と標的物質１０は、他にも、受容層４は、抗原－抗体反応などのたんぱく質相互作用やＤＮＡ－ＤＮＡ相互作用などを利用する場合、抗原や抗体などのたんぱく質、ＤＮＡなどでもよい。以上のように、受容層４は、標的物質１０に応じて適宜選択される。
【0033】
ソース・ドレイン電極５，６は、電極であれば特に制限はないが、例えば、Ｃｒ／Ａｕ、Ｎｉ／Ａｕ、Ｐｄ／Ａｕ、ＴＩ／Ｎｉ／ＡｕやＴＩ／Ｐｄ／Ａｕとする。ＣｒやＴｉは基板との密着層、ＮｉやＰｄは例えばチャネル３がグラフェンだった場合、接触抵抗の低減層として機能する。
【0034】
絶縁膜７としては、パッシベーション膜として機能すれば特に制限はないが、防湿性に優れるＡＬＤ（Atomic Layer Deposition：原子層堆積）法で形成した酸化アルミニウム膜（Ａｌ２Ｏ３）が望ましい。
【0035】
また、絶縁膜７としては、試料８がチャネル３上に開口する開口領域に確実に入り込むようにするため、チャネル３の開口領域以外の領域は撥水性を有する膜、例えば、パリレンやフッ素樹脂等の有機膜や、熱ＣＶＤ（Chemical Vapor Deposition）法で形成した窒化シリコン膜（ＳｉＮ）でも良い。また、絶縁膜７としては、それらの積層膜でも良い。または、絶縁膜７としては、表面に微細な凹凸構造を配することでロータス効果を利用して撥水機能を付与する膜であっても良い。
【0036】
また、ソース・ドレイン電極５，６間のチャネル３と絶縁膜７とが接する領域は、できるだけ小さいほうが望ましい。具体的には、絶縁膜７は、半導体製造工程における写真製版工程とエッチング工程とで形成する際の写真製版工程の寸法誤差と、エッチング工程の水平方向のオーバーエッチング量との和を考慮したマスクによって、ソース・ドレイン電極５，６と試料８とが直接接する部分がないようにエッチング加工される。
【0037】
ソース・ドレイン電極５，６間のチャネル３と絶縁膜７とが接する領域はチャネル３のチャネル領域内で試料８が接しない領域であるため、ソース・ドレイン電極５，６間のチャネル３と絶縁膜７とが接する領域では第１のゲート電極１１に印加したゲート電圧によってキャリアを誘起させることができない。そのため、絶縁膜７がない場合と比べて同一量のキャリアを誘起させるのにより大きな電圧が必要となり、センサの性能（具体的には輸送特性における傾きである相互コンダクタンス）が落ちてしまうという問題がある。
【0038】
一方、図５などに示すように、ソース・ドレイン電極５，６の断面形状は、順テーパである。ソース・ドレイン電極５，６の断面形状が順テーパであることによって、絶縁膜７がソース・ドレイン電極５，６を確実に被覆することができる。それによって、ソース・ドレイン電極５，６と試料８とが直接接する部分がないようになる。また、絶縁膜７はソース・ドレイン電極５，６の形状に沿って被覆するのでソース・ドレイン電極５，６と絶縁膜７を含む断面形状も順テーパとなることで、試料８がチャネル３を含む凹部に入り込みやすくなるという効果がある。
【0039】
試料８としては、第１のゲート電極１１と受容層４（ＦＥＴとして利用する（受容層４がない）場合はチャネル３）の間に満たされることによって第１のゲート電極１１に対するゲート絶縁膜として機能し、第１のゲート電極１１に電圧を印加することで受容層４の表面に電気二重層を形成できる試料であれば特に制限はないが、電気二重層を形成しやすいリン酸緩衝液（ＰＢＳ）や塩化カリウム（ＫＣｌ）溶液とする。
【0040】
第１のゲート電極１１としては、電極であれば特に制限はないが、電位の基準点を与える参照電極として使用する場合は、Ａｇ／ＡｇＣｌ電極、あるいはＰｔ電極は好ましい。第１のゲート電極１１の形状は、試料８が液体であれ、ゲル状であれ、突き刺すことができる棒状が好ましいが、試料８を介していれば形状はその限りではない。第１のゲート電極１１の配置は、絶縁膜７には接しない。第１のゲート電極１１は、図５および図６では１つのゲート電極１１とチャネル３が対応しているが、図８および図９では、１つのゲート電極１１と複数のチャネル３が対応している。
【0041】
第２のゲート電極１２としては、電極であれば特に制限はないが、例えば、Ｃｒ／Ａｕ、ＴＩ／Ｎｉ／Ａｕや、ＴＩ／Ｐｔ／Ａｕとする。ＣｒやＴｉは基板との密着層、ＮｉやＰｔはＡｕの基板への拡散を抑制するバリア層として機能する。第２のゲート電極１２としては、ＩＣで一般的なＡｌや、印刷で形成可能なＡｇでも良い。
【0042】
第２のゲート電極１２の幅は、チャネル長（ソース・ドレイン電極５，６間距離）以上であることが好ましい。これにより、チャネル３の平坦性が保てるため、チャネル３に欠陥や応力が入りにくく、特性が劣化しにくいという効果がある。
【0043】
ここで、図１０－１は第２のゲート電極１２の幅がチャネル長より小さい場合を示す図である。図１０－１に示すように、第２のゲート電極１２の幅がチャネル長（ソース・ドレイン電極５，６間距離）より小さい場合、チャネル３が曲がってしまい、チャネル３に欠陥や応力が導入されトランジスタ特性が劣化してしまう恐れがある。なお、受容層４についても同様である。
【0044】
固体絶縁膜層１３としては、ゲート電極１２に対するゲート絶縁膜として機能すれば特に制限はないが、絶縁耐圧の高い緻密な絶縁膜、例えば上記ＡＬＤ法で形成した酸化アルミニウム膜（Ａｌ２Ｏ３）が好ましい。ＡＬＤ法で形成した酸化シリコン（ＳｉＯｘ）や高誘電率の酸化ハフニウム（ＨｆＯ２）、ＰＥ－ＣＶＤ（Plasma Enhanced-Chemical Vapor Deposition）法で形成した酸化シリコンでも良い。また、それらの積層膜でも良い。
【0045】
ここで、図１０－２は、試料８がチャネル３と固体絶縁膜層１３の間に浸み込むのを防ぐため、固体絶縁膜層１３とチャネル３の層間に疎水性を有する疎水性膜１４を設けた例を示す図である。図１０－２に示す例は、疎水性膜１４として、例えばパリレン膜やフッ素樹脂、疎水性を発現させるＳＡＭ膜（Self-Assembled Monolayer：自己組織化膜）でコーティングした例である。
【0046】
ここで、図１１は、第１のゲート電極１１の配置の変形例を示す図である。図５ないし図９においては、受容層４の上部になるように第１のゲート電極１１を配置したが、試料８を介することが可能であれば受容層４の上部ではなくてもよい。例えば、図１１に示すように、第１のゲート電極１１は、ソース・ドレイン電極５，６と同一平面上に形成しても良い。
【0047】
次に、上述のセンサアレイを備えたバイオセンサアレイについて説明する。
【0048】
ここで、図１２－１は、バイオセンサアレイを示す平面図である。図１２－１に示す４×４のバイオセンサアレイは、本実施形態に係るセンサＳ１１～Ｓ４４を備える。図１２－１に示す符号３がチャネル、符号５，６がソース・ドレイン電極、符号７が絶縁膜、符号１２が第２のゲート、符号１３が固体絶縁膜層を表している。特に図示しないが、図１２－１に示す構成の上に、受容層４（チャネル３上の絶縁膜７が存在しない領域）と、標的物質１０以外の物質９および標的物質１０を含んだ試料８と、第１のゲート１１とが形成される。
【0049】
ソースは、全センサ共通であり、各センサに第２のゲート電圧、ドレイン電圧を印加可能な構成である。例えば、センサＳ１１の第２のゲート電圧は第２のゲート電極１２上に開口する開口領域Ｇ１１、ドレイン電圧はドレイン電極上に開口する開口領域Ｄ１１から印加する。
【0050】
図１２－２は、バイオセンサアレイの変形例を示す平面図である。
【0051】
各センサＳ１１～Ｓ４４のチャネル３上に開口する開口領域には試料８が浸る必要があり、ドレイン電極６上に開口する開口領域Ｄ１１～Ｄ４４とソース電極５上に開口する開口領域は試料８が浸らないのが望ましく、第２のゲート電極１２上に開口する開口領域Ｇ１１～Ｇ４４には試料８が浸ってはならない。そこで、図１２－２に示す変形例においては、各センサＳ１１～Ｓ４４のチャネル３の開口領域と各電極の開口領域とを隔てるため、チャネル３の開口領域を切れ目なく囲むダム材Ｘ１を備える。ダム材Ｘ１は、被検体である試料８を滴下した時に試料８が各電極の開口領域へ濡れ広がるのを防ぐことができる。
【0052】
ダム材Ｘ１は、試料８が各電極の開口領域に触れるのを防ぐことができるものであれば形状や大きさ、材質に制限はない。しかしながら、ダム材Ｘ１の中から試料８が溢れるのを防ぐため、ダム材Ｘ１の高さは１ｍｍ以上が好ましい。また、ダム材Ｘ１は、二重に配置してもよい。
【0053】
また、ダム材Ｘ１は、ダム材Ｘ１と基板１との接地面から試料８が漏れ出るのを防ぐため、基板１との密着性が高いものが好ましい。さらに、ダム材Ｘ１は、チャネル３の開口領域を全て試料８に浸す必要があるため、試料８が濡れ広がりにくい撥水性を有するものが好ましい。そこで、ダム材Ｘ１は、例えばシリコーンゴムなどで形成される。
【0054】
図１２－３は、バイオセンサアレイの別の変形例を示す平面図である。
【0055】
図１２－３に示す変形例においては、各センサＳ１１～Ｓ４４を囲繞する第１のダム材Ｘ１に加え、ドレイン電極の開口領域Ｄ１１～Ｄ４４を囲繞する第２のダム材Ｘ２と、第２のゲート電極の開口領域Ｇ１１～Ｇ４４を囲繞する第３のダム材Ｘ３と、を備える。このような構成により、試料８である溶液の一部が振動や傾きによって第１のダム材Ｘ１を溢れた場合でも、溢れ出た試料８がドレイン電極６、または第２のゲート電極１２に触れることを防ぐ効果がある。第２のダム材Ｘ２と第３のダム材Ｘ３とは、第１のダム材Ｘ１と同様に、例えばシリコーンゴムなどで形成される。第２のダム材Ｘ２と第３のダム材Ｘ３との高さは、第１のダム材Ｘ１と同様に、１ｍｍ以上が好ましい。
【0056】
図１２－４は、バイオセンサアレイのさらに別の変形例を示す平面図である。
【0057】
図１２－４に示す変形例においては、各センサＳ１１～Ｓ４４を含むように配置されたダム材Ｘ４を備える。図１２－４に示すように、ダム材Ｘ４の四つの隅部は、丸みを帯びている。このようにダム材Ｘ４の四隅に丸みを帯びさせることにより、ダム材Ｘ４を壊れにくくする効果と、試料８である溶液を入れ替える時に、ダム材Ｘ４の四つの隅部に試料８の成分が残らないようにする効果がある。
【0058】
また、図１２－４に示すように、ダム材Ｘ４は、各センサＳ１１～Ｓ４４上に開口する開口領域だけではなく、各センサＳ１１～Ｓ４４のソース領域とドレイン領域とを含むように配置されている。このような構成により、試料８である溶液と基板１との温度が異なる場合に、ダム材Ｘ４によって各センサＳ１１～Ｓ４４のソース領域とドレイン領域との温度差をなくすことができるので、温度差によって生じる各センサＳ１１～Ｓ４４の誤差をなくすことができるという効果がある。
【0059】
ダム材Ｘ４は、ダム材Ｘ１と同様に、例えばシリコーンゴムなどで形成される。ダム材Ｘ４の高さは、ダム材Ｘ１と同様に、１ｍｍ以上が好ましい。
【0060】
なお、各センサＳ１１～Ｓ４４は、全てのセンサＳ１１～Ｓ４４のチャネル３の開口領域に試料８が濡れ広がるようにするため、試料８の滴下部に対して点対象に配置されることが好ましい。
【0061】
なお、各センサＳ１１～Ｓ４４に異なる受容層４を形成することも可能であり、アレイ化したセンサの数の種類の物質をセンシング可能である。受容層４の種類によってチャネル３へのキャリア移動量も異なってくるため、フェルミ準位も異なり、各センサＳ１１～Ｓ４４において基準電圧は異なると考えられる。この異なる基準電圧を第２のゲート電圧によって個々のセンサＳ１１～Ｓ４４で制御が可能である。
【0062】
図１２－１に示す４×４のバイオセンサアレイを用いて、例えば唾液や血液や尿、涙、汗からホルモンバランスをセンシングする場合、エストロン、エストラジオール、エストリオール、プロゲステロン、テストステロン、ＤＨＴ（ジヒドロテストステロン）、アンドロステンジオン、アンドロステロン、コルチゾール（ヒドロコルチゾン）、セロトニン、ドーパミン、オキシトシン、アドレナリン、ノルアドレナリン、メラトニン、エリスロポイエチン等の複数のホルモンを一度にセンシングすることができる。図１２－１に示す４×４のバイオセンサアレイによれば、複数のホルモンのそれぞれの絶対量が分かるだけでなく、単一のサンプルから各ホルモン同士を比較した場合のバランスも把握可能となる。
【0063】
【0064】
加えて、図１３－２は、ストレス度合い、幸福感、健康度合い、意欲を可視化した例を示す図である。図１３－２に示す例では、バイオセンサアレイは、センサＳ１１～Ｓ１４によってヒトがストレスを感じると分泌されるホルモン（例えば、コルチゾール、アドレナリン、ノルアドレナリン）をセンシングする。このセンシング結果を表示することにより、ストレス度合いをわかりやすくする。
【0065】
次に、バイオセンサアレイは、センサＳ２１～Ｓ２４によって幸せホルモンと呼ばれるオキシトシンやセロトニン、ドーパミンをセンシングする。このセンシング結果を表示することにより、幸福感をわかりやすくする。
【0066】
さらに、バイオセンサアレイは、センサＳ３１～Ｓ３４によって、健康に関するホルモン（例えば、メラトニンやエリスロポイエチン）をセンシングする。このセンシング結果を表示することにより、健康度合いをわかりやすくする。
【0067】
最後に、バイオセンサアレイは、センサＳ４１～Ｓ４４によって、意欲に関するホルモン（例えば、アドレナリン、またはテストステロンやプロゲステロン、エストロゲン、エストリオールなどの性ホルモン）をセンシングする。このセンシング結果を表示することにより、やる気などの意欲をわかりやすくする。
【0068】
図１３－２に示す例では、ストレス度合い、幸福度合い、健康度合い、意欲の４領域のバランスを総合的に可視化した様子を示している。このように可視化することで、心の健康状態を把握することができる。そして、これらを日常的にモニタリングすることで、ユーザのメンタル状態や生活習慣病に関するバイオマーカーなどを把握でき、メンタルヘルスケアや生活習慣病予防などに役立てるこができる。
【0069】
次に、具体的な基準電圧（ディラック電圧）の制御方法について説明する。
【0070】
ここで、図１４は具体的な基準電圧（ディラック電圧）の制御方法についての説明図である。図１４に示すデュアルゲートＦＥＴにおいて、チャネル３がグラフェンの場合であって、第２のゲート電極１２に電圧を印加しない（Ｖｂｇ＝０）場合、第１のゲート電極１１の電圧（Ｖｔｇ）対ソース・ドレイン電極５，６間に流れるドレイン電流（Ｉｄ）の輸送特性とその時のバンド構造は、チャネル３に接する絶縁膜２や受容層４、試料８等からチャネル３に意図せずキャリアが移動してホール（正孔）またはエレクトロン（電子）ドープされ、図１４（ａ）のどちらか（図中左：ホールドープ、図中右：エレクトロンドープ）のように、輸送特性におけるドレイン電流Ｉｄの極小点における第１のゲート電圧である基準電圧（Ｖｄｉｒａｃ）が０からずれる（ホールドープの場合Ｖｄｉｒａｃ＞０、エレクトロンドープの場合Ｖｄｉｒａｃ＜０）。なお、図１４中のバンド図の価電子帯において、色付き領域は電子で満たされ、色無し領域はホールで満たされていることを表し、ＥＦはフェルミ準位を表している。
【0071】
ここで、簡単のため、ホールドープまたはエレクトロンドープされたチャネル３を電気的中性な輸送特性（Ｖｄｉｒａｃ＝０）に制御することを考える。まず、ホールドープの場合（図１４（ａ）左）、あらかじめ第２のゲート電極１２に正の電圧を印加する（Ｖｂｇ＞０）ことでチャネル３に電子を誘起させ、チャネル３のフェルミ準位（電子密度）を制御する。第２のゲート電極１２にその適切な負電圧を印加した状態で第１のゲート電極１１の電圧（Ｖｔｇ）対ソース・ドレイン電極５，６間に流れるドレイン電流（Ｉｄ）の輸送特性を測定すると、ドレイン電流Ｉｄの極小点における第１のゲート電圧（Ｖｄｉｒａｃ）を０に制御することが可能となる（図１４（ｂ）左）。エレクトロンドープの場合（図１４（ａ）右）、あらかじめ第２のゲート電極１２に負の電圧を印加する（Ｖｂｇ＜０）ことでチャネル３にホールを誘起させることでチャネル３のフェルミ準位（電子密度）を制御する。第２のゲート電極１２に適当な正電圧を印加した状態で第１のゲート電極１１の電圧（Ｖｔｇ）対ソース・ドレイン電極５，６間に流れるドレイン電流（Ｉｄ）の輸送特性を測定すると、ドレイン電流Ｉｄの極小点における第１のゲート電圧（Ｖｄｉｒａｃ）を０に制御することが可能となる（図１４（ｂ）右）。
【0072】
図１ないし図４に示した従来の構造においても、基板１として導電性を有するもの（例えば高濃度にドーピングされたシリコン）を用い、基板１に電圧を印加することでチャネル３にキャリアを誘起させて基準電圧を制御することはできるが、アレイ化されている場合は全センサに同じだけの電圧が印加されてしまい、各センサでの基準電圧の制御はできない。
【0073】
なお、ここでは簡単のためにチャネル３の電子状態を電気的中性に制御する手法を説明したが、上記の方法で任意のフェルミ準位に制御可能である。つまり、アレイ化した場合に全てのフェルミ準位、Ｖｄｉｒａｃを揃えることも可能であるし、各センサで異なるフェルミ準位Ｖｄｉｒａｃを設定することも可能である。
【0074】
上述のように、基準電圧Ｖｄｉｒａｃは、第２のゲート電極１２に電圧を印加せずに（Ｖｂｇ＝０）、第１のゲート電極１１に適当な範囲で電圧Ｖｔｇを掃引した時のソース・ドレイン電極５，６間に流れるドレイン電流Ｉｄを測定することで把握できる。例えば、Ｖｂｇ＝０で電圧Ｖｔｇを－１Ｖ～＋１Ｖ、step０．０１Ｖで掃引した時に、ドレイン電流Ｉｄが最小となるときの電圧Ｖｔｇが基準電圧Ｖｄｉｒａｃとなる。ここで、図１５は基準電圧の把握方法を示す図である。図１５（ａ）に示す例では、基準電圧Ｖｄｉｒａｃ＝０．５Ｖとなる。
【0075】
第２のゲート電極１２に適切な電圧を印加することで基準電圧Ｖｄｉｒａｃを任意の電圧に制御可能となる。ここでは、基準電圧Ｖｄｉｒａｃ＝０Ｖにすることを考える。図１５（ａ）に示す例で、基準電圧Ｖｄｉｒａｃ＞０のため、チャネル３はホールドープされていることがわかる。基準電圧Ｖｄｉｒａｃ＝０にするためには、チャネル３に電子を誘起させる必要があるため、第２のゲート電極１２に正の電圧を印加することで、固体絶縁膜層１３を介してチャネル３には電子が誘起される。適切な電圧を印加することで、基準電圧Ｖｄｉｒａｃ＝０Ｖに調整可能となる。
【0076】
実際にデバイスとして動作させる場合、電圧Ｖｔｇ（第１のゲート電圧）、電圧Ｖｂｇ（第２のゲート電圧）、Ｖｄ（ドレイン電圧）は固定した状態でＩｄ（ドレイン電流）を測定し、ドレイン電流Ｉｄの変化量を検出する。その際、ドレイン電流Ｉｄの変化量が大きくなる点、つまり相互コンダクタンスｇｍ（輸送特性Ｖｔｇ－Ｉｄのグラフの傾き：ΔＩｄ／ΔＶｔｇ）の絶対値が大きくなる点にＶｔｇを固定することで、小さな基準電圧Ｖｄｉｒａｃの変化でより大きなＩｄの変化を捉えることができる。
【0077】
ここで、図１６は相互コンダクタンスを例示的に示す図である。図１６に示すように、ホール動作側（Ｖｇ＜Ｖｄｉｒａｃ）で用いる場合、相互コンダクタンスの絶対値が最大となるＶｇ＝－２Ｖ、電子動作側（Ｖｇ＞Ｖｄｉｒａｃ）で用いる場合、Ｖｇ＝１４Ｖを印加することでより高感度な測定ができる。
【0078】
ここで、図１７は図１２－１のバイオセンサアレイの各センサの輸送特性の一例を示す図、図１８は図１７の各センサのバンド構造を示す図である。図１７および図１８は、図１２－１のバイオセンサアレイにおいてＧ１１～Ｇ１４に電圧を印加しなかった場合（Ｖｂｇ＝０）の各センサ（Ｓ１１～Ｓ１４）における輸送特性の一例である。図１８に示すように、各センサ（Ｓ１１～Ｓ１４）のドレイン電流Ｉｄの極小点における第１のゲート電圧（Ｓ１１の場合Ｖｄ１１）は、絶縁膜２や受容層４からのキャリアドーピングによりばらつく。各センサによってセンシング標的物質を変えたい場合、受容層４がそれぞれ異なるため、必然的に各センサ（Ｓ１１～Ｓ１４）のドレイン電流Ｉｄの極小点における第１のゲート電圧は異なると考えられる。
【0079】
図１９は図１２－１のバイオセンサアレイの各センサの輸送特性の一例を示す図、図２０は図１９の各センサのバンド構造を示す図である。図１９および図２０は、Ｇ１１～Ｇ１４に適当な電圧を印加した場合の各センサ（Ｓ１１～Ｓ１４）における輸送特性について説明する図である。図１２－１のバイオセンサアレイにおいてＧ１１～Ｇ１４に対し、Ｖｄ１１＝Ｖｄ１２＝・・・＝Ｖｄ４４＝０となるように第２のゲート電圧（Ｖｂｇ＝Ｖ１１～Ｖ４４）を印加した場合の各センサ（Ｓ１１～Ｓ１４）における輸送特性である。簡単のためＶｄ１１＝Ｖｄ１２＝・・・＝Ｖｄ４４＝０となるように第２のゲート電圧を印加した場合を示したが、各センサ（Ｓ１１～Ｓ１４）で任意のドレイン電流Ｉｄの極小点における第１のゲート電圧（Ｓ１１の場合Ｖｄ１１）を設定することも可能である。
【0080】
次に、図５に示したデュアルゲートＦＥＴの具体的な製造方法を説明する。
【0081】
まず、シリコン（Ｓｉ）基板１を熱酸化し、熱酸化膜（ＳｉＯ２）１００ｎｍを絶縁膜２とする。
【0082】
次に、絶縁膜２の上に、フォトリソグラフィー技術でフォトレジストをパターニングし、下から順にＴＩ／Ｐｔ／Ａｕ（５／８０／１００ｎｍ）を蒸着し、フォトレジストを剥離して（リフトオフして）第２のゲート電極１２を形成する。
【0083】
次に、その上にＡＬＤ（Atomic Layer Deposition：原子層堆積）法でＡｌ２Ｏ３膜７５ｎｍを成膜し、絶縁膜１３とする。
【0084】
次に、絶縁膜１３上にチャネル３の材料となるグラフェンを転写し、その後フォトリソグラフィー技術でフォトレジストをパターニングしてグラフェンの不要な領域をＯ２プラズマで灰化させ、レジストを剥離することでグラフェンをトランジスタのチャネル領域にのみ形成する。
【0085】
続いて、フォトリソグラフィー技術でフォトレジストをゲート長（ソース電極とドレイン電極の間隔）１００μｍ、ゲート幅１００μｍとなるようパターニングし、下から順にＴＩ／Ｎｉ／Ａｕ（５／２０／１５０ｎｍ）を蒸着し、レジストを剥離して（リフトオフして）ソース・ドレイン電極５，６を形成する。
【0086】
さらに、ソース・ドレイン電極５，６と試料８が接触しないように、フォトリソグラフィー技術でフッ素系感光性樹脂からなる絶縁膜７を形成する。絶縁膜７は、パリレンの蒸着や、上記ＡＬＤ法でＡｌ２Ｏ３またはＳｉＯｘを成膜し、チャネル開口部とＰＡＤ部をウェットエッチングによって開口する方法でも良い。
【0087】
受容層４は、例えば分子鋳型であり、上記グラフェン上に例えば電界重合によって形成する。例えば、フェニレンジアミンをモノマーとし、検出したい分子（テンプレート）と共に溶液とし、上記のソース電極とドレイン電極を介してこの溶液－グラフェン間で電荷の授受を行いグラフェン上で重合反応を生じさせる。
【0088】
その後、テンプレートを洗浄で除去することで、テンプレートを特異的に捕捉する分子鋳型を形成する。
【0089】
このように本実施形態によれば、輸送特性の基準電圧を制御する第２のゲートを制御することで、トランジスタアレイ中で個々のセンサに異なるボトムゲート電圧を個別に印加することを可能とし、トランジスタアレイのセンサ間の特性ばらつきを抑制・制御し、精度よく測定することができる、という効果を奏する。
【0090】
（第２の実施の形態）
次に、第２の実施の形態について説明する。
次に、第２の実施の形態について説明する。
【0091】
第２の実施の形態は、チャネル３がソース・ドレイン電極５，６上に配置される点が、第１の実施の形態と異なる。以下、第２の実施の形態の説明では、第１の実施の形態と同一部分の説明については省略し、第１の実施の形態と異なる箇所について説明する。
【0092】
ここで、図２１は第２の実施の形態にかかるデュアルゲートＦＥＴを利用したセンサを概略的に示す断面図である。図２１に示すデュアルゲートＦＥＴを用いたセンサは、チャネル３がソース・ドレイン電極５，６上に配置されるという点で、図５ないし図９に示した構造と異なるが、図５ないし図９に示した構造と同等の機能を有する。
【0093】
図２１に示すデュアルゲートＦＥＴを用いたセンサによれば、デバイス作製のプロセス上、ソース・ドレイン電極５，６を形成した後にチャネル３を形成する為、プロセス中のチャネル３へのダメージや意図しないドーピングなどを抑制することが可能である。
【0094】
（第３の実施の形態）
次に、第３の実施の形態について説明する。
次に、第３の実施の形態について説明する。
【0095】
第３の実施の形態は、第２のゲート電極１２が絶縁膜２に埋め込まれているという点が、第１の実施の形態と異なる。以下、第３の実施の形態の説明では、第１の実施の形態と同一部分の説明については省略し、第１の実施の形態と異なる箇所について説明する。
【0096】
ここで、図２２は第３の実施の形態にかかるデュアルゲートＦＥＴを利用したセンサを概略的に示す断面図である。図２２に示すデュアルゲートＦＥＴを用いたセンサは、第２のゲート電極１２が絶縁膜２に埋め込まれているという点で、図５ないし図９に示した構造と異なるが、図５ないし図９に示した構造と同等の機能を有する。
【0097】
図２２に示すデュアルゲートＦＥＴを用いたセンサによれば、チャネル３を平坦に形成可能であり、応力による、意図しないダメージやドーピングなどを抑制することが可能である。
【0098】
（第４の実施の形態）
次に、第４の実施の形態について説明する。
次に、第４の実施の形態について説明する。
【0099】
第４の実施の形態は、ソース・ドレイン電極５，６が絶縁膜１３に埋め込まれているという点が、第１の実施の形態と異なる。以下、第４の実施の形態の説明では、第１の実施の形態と同一部分の説明については省略し、第１の実施の形態と異なる箇所について説明する。
【0100】
ここで、図２３は第４の実施の形態にかかるデュアルゲートＦＥＴを利用したセンサを概略的に示す断面図である。図２３に示すデュアルゲートＦＥＴを用いたセンサは、ソース・ドレイン電極５，６が絶縁膜１３に埋め込まれているという点で図５ないし図９に示した構造と異なるが、図５ないし図９に示した構造と同等の機能を有する。
【0101】
図２３に示すデュアルゲートＦＥＴを用いたセンサによれば、デバイス作製のプロセス上、ソース・ドレイン電極５，６を形成した後にチャネル３を形成することと、チャネル３を平坦に形成可能であり、プロセス中のチャネル３へのダメージや意図しないドーピングなど、また応力による意図しないダメージやドーピングなどを抑制することが可能である。
【0102】
（第５の実施の形態）
次に、第５の実施の形態について説明する。
次に、第５の実施の形態について説明する。
【0103】
第５の実施の形態は、ソース・ドレイン電極５’とソース・ドレイン電極６とを同一化している点が、第１の実施の形態と異なる。以下、第５の実施の形態の説明では、第１の実施の形態と同一部分の説明については省略し、第１の実施の形態と異なる箇所について説明する。
【0104】
本実施形態においては、デュアルゲートＦＥＴを複数組み合わせたトランジスタアレイやインバータ、リングオシレータ等のデジタル論理回路について説明する。
【0105】
ここで、図２４は第５の実施の形態にかかるデュアルゲートＦＥＴアレイを概略的に示す断面図である。図２４に示すように、実施の形態にかかるデュアルゲートＦＥＴアレイは、ソース・ドレイン電極５’＝６としている。
【0106】
上述したように、第２のゲート電極１２に印加する電圧によって基準電圧を制御できるということは、Ｎ型あるいはＰ型を任意に制御できるということである。
【0107】
図２５は低電圧ＣＭＯＳインバータ回路（論理反転回路）を示す回路図、図２６は低電圧ＣＭＯＳインバータ回路の入出力特性を示す図である。図２５に示す回路において、ＶｄｄとＶｓｓは電源線（ＶｄｄはＶｓｓに対して、０．５～１．０Ｖ程度の電位差を有する）で、ＶＩＮが入力信号線であり、ＶＯＵＴが出力信号線である。Ｖｄｄ側がｐＭＯＳＦＥＴ（p-channel Metal Oxide Semiconductor Field Effect Transistor）ＭＰであり、Ｖｓｓ側がｎＭＯＳＦＥＴ（n-channel Metal Oxide Semiconductor Field Effect Transistor）ＭＮである。入力ＶＩＮがＶｓｓと同じ電位を持つとき、上のＰＭＯＳＦＥＴがオンになり、下のｎＭＯＳＦＥＴがオフになる。このとき、出力ＶＯＵＴの電位はＶｄｄとほぼ等しくなる。また、入力ＶＩＮがＶｄｄと同じ電位を持つとき、上のｐＭＯＳＦＥＴがオフになり、下のｎＭＯＳＦＥＴがオンになる。このため、出力ＶＯＵＴの電位はＶｓｓとほぼ等しくなる。このように、入力ＶＩＮと反対の電位が出力ＶＯＵＴに現れることになる。
【0108】
図２６に示すように、電源電圧Ｖｄｄは４５０ｍＶである。この例では、入力ＶＩＮの電位が０．１５Ｖを超えた場合に、出力ＶＯＵＴの電位が電源電圧Ｖｄｄの０．４５Ｖから０Ｖに変化する。すなわち、“０”と“１”の論理を判定する入力電位（論理反転閾値の入力電位）が０．１５Ｖとなっている。そして、図２６の低電圧ＣＭＯＳインバータ回路の入出力特性に示すように、それぞれｐＭＯＳＦＥＴの論理反転閾値電位、ｎＭＯＳＦＥＴの論理反転閾値電位である。
【0109】
図２４においては、１つはＰ型、１つはＮ型として動作するように第２のゲート電圧を調整することも可能であり、同一平面上でＮ型とＰ型が作製できるため、論理回路のインバータ回路が実現可能である。図２４に示すように、ソース・ドレイン電極５’とソース・ドレイン電極６を電気的に接続（同一化）して、第２のゲート電極１２でそれぞれＮ型、Ｐ型として動作するように調整すれば、インバータ回路（ＮＯＴゲート）として利用できる（第１のゲート電極１１に印加する電圧をＶＩＮ、そのときのソース・ドレイン電極５’＝６の電圧がＶＯＵＴとなり、ＶＩＮ＝ＨｉｇｈのときＶＯＵＴ＝Ｌｏｗ、ＶＩＮ＝ＬｏｗのときＶＯＵＴ＝Ｈｉｇｈとなる）。
【0110】
また、奇数個のインバータ（ＮＯＴゲート）を環状に接続することでできるリングオシレータ発振回路も実現可能である。
【0111】
なお、チャネル３について、グラフェンは電流ＯＮ／ＯＦＦ比が小さく、電流が飽和しにくい（飽和領域がほとんどない）ため、グラフェンは論理回路には向いておらず、大きなＯＮ／ＯＦＦ比を持ちはっきりとした飽和領域を持つカーボンナノチューブ等の方が論理回路として利用する場合は好ましい。
【0112】
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
【0113】
本発明の態様は、例えば、以下のとおりである。
＜１＞
第１のゲート電極と、
輸送特性における基準電圧を制御する第２のゲート電極上に設けられる第１の絶縁手段と、
前記第１の絶縁手段と接続されたソース電極と、
前記第１の絶縁手段と接続されたドレイン電極と、
前記第１の絶縁手段上における前記ソース電極と前記ドレイン電極との間に設けられ、試料と接触可能な接触部と、
を備え、
前記試料は、前記第１のゲート電極と接触可能であり、
前記試料は、前記接触部に対して前記第１の絶縁手段と対向する面において、前記接触部と接触する、
ことを特徴とする半導体装置である。
＜２＞
前記接触部は、前記ソース電極と前記ドレイン電極との間のチャネルを有する、
ことを特徴とする＜１＞に記載の半導体装置である。
＜３＞
前記接触部は、前記試料に含まれる所定の物質と相互作用可能な受容手段を有する、
ことを特徴とする＜２＞に記載の半導体装置である。
＜４＞
前記受容手段は、前記チャネル上に設けられる、
ことを特徴とする＜３＞に記載の半導体装置である。
＜５＞
前記受容手段は、前記物質の分子型を有する分子鋳型である、
ことを特徴とする＜３＞または＜４＞に記載の半導体装置である。
＜６＞
前記チャネルは、グラフェン、カーボンナノチューブ（ＣＮＴ）、または多数のＣＮＴからなるＣＮＴネットワークの何れかを含む、
ことを特徴とする＜２＞ないし＜５＞の何れかに記載の半導体装置である。
＜７＞
前記第２のゲート電極は、基板上に設けられ、
前記第１のゲート電極は、前記第２のゲート電極が設けられた前記基板上に設けられる、
ことを特徴とする請求項＜１＞ないし＜６＞の何れかに記載の半導体装置である。
＜８＞
前記第２のゲート電極の幅は、前記ソース電極と前記ドレイン電極との間の距離以上である、
ことを特徴とする請求項＜１＞ないし＜７＞の何れかに記載の半導体装置である。
＜９＞
＜１＞ないし＜８＞の何れかに記載の半導体装置を備え、
試料に含まれる所定の物質の濃度に応じた接触部の電荷の変化による特性変化を利用することで前記物質の検出を行う、
ことを特徴とするバイオセンサである。
＜１０＞
＜９＞に記載のバイオセンサを複数組み合わせる、
ことを特徴とするバイオセンサアレイである。
＜１１＞
＜１＞ないし＜８＞の何れかに記載の半導体装置を複数組み合わせる、
ことを特徴とする論理回路である。
＜１＞
第１のゲート電極と、
輸送特性における基準電圧を制御する第２のゲート電極上に設けられる第１の絶縁手段と、
前記第１の絶縁手段と接続されたソース電極と、
前記第１の絶縁手段と接続されたドレイン電極と、
前記第１の絶縁手段上における前記ソース電極と前記ドレイン電極との間に設けられ、試料と接触可能な接触部と、
を備え、
前記試料は、前記第１のゲート電極と接触可能であり、
前記試料は、前記接触部に対して前記第１の絶縁手段と対向する面において、前記接触部と接触する、
ことを特徴とする半導体装置である。
＜２＞
前記接触部は、前記ソース電極と前記ドレイン電極との間のチャネルを有する、
ことを特徴とする＜１＞に記載の半導体装置である。
＜３＞
前記接触部は、前記試料に含まれる所定の物質と相互作用可能な受容手段を有する、
ことを特徴とする＜２＞に記載の半導体装置である。
＜４＞
前記受容手段は、前記チャネル上に設けられる、
ことを特徴とする＜３＞に記載の半導体装置である。
＜５＞
前記受容手段は、前記物質の分子型を有する分子鋳型である、
ことを特徴とする＜３＞または＜４＞に記載の半導体装置である。
＜６＞
前記チャネルは、グラフェン、カーボンナノチューブ（ＣＮＴ）、または多数のＣＮＴからなるＣＮＴネットワークの何れかを含む、
ことを特徴とする＜２＞ないし＜５＞の何れかに記載の半導体装置である。
＜７＞
前記第２のゲート電極は、基板上に設けられ、
前記第１のゲート電極は、前記第２のゲート電極が設けられた前記基板上に設けられる、
ことを特徴とする請求項＜１＞ないし＜６＞の何れかに記載の半導体装置である。
＜８＞
前記第２のゲート電極の幅は、前記ソース電極と前記ドレイン電極との間の距離以上である、
ことを特徴とする請求項＜１＞ないし＜７＞の何れかに記載の半導体装置である。
＜９＞
＜１＞ないし＜８＞の何れかに記載の半導体装置を備え、
試料に含まれる所定の物質の濃度に応じた接触部の電荷の変化による特性変化を利用することで前記物質の検出を行う、
ことを特徴とするバイオセンサである。
＜１０＞
＜９＞に記載のバイオセンサを複数組み合わせる、
ことを特徴とするバイオセンサアレイである。
＜１１＞
＜１＞ないし＜８＞の何れかに記載の半導体装置を複数組み合わせる、
ことを特徴とする論理回路である。
【符号の説明】
【0114】
１ 基板
３ 接触部、チャネル
４ 受容手段
５ ソース電極
６ ドレイン電極
８ 試料
１０ 標的物質
１１ 第１のゲート電極
１２ 第２のゲート電極
１３ 第１の絶縁手段
１４ 疎水性膜
３ 接触部、チャネル
４ 受容手段
５ ソース電極
６ ドレイン電極
８ 試料
１０ 標的物質
１１ 第１のゲート電極
１２ 第２のゲート電極
１３ 第１の絶縁手段
１４ 疎水性膜
【先行技術文献】
【特許文献】
【0115】
【特許文献1】特許第４７７７１５９号公報
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10-1】
【図10-2】
【図11】
【図12-1】
【図12-2】
【図12-3】
【図12-4】
【図13-1】
【図13-2】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】