特開 2023-31306 試験測定装置及びトリガ信号生成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023031306

(43)【公開日】2023-03-08

(54)【発明の名称】試験測定装置及びトリガ信号生成方法

(51)【国際特許分類】

   G01R 13/20 20060101AFI20230301BHJP

【ＦＩ】

G01R13/20 N

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2022132716

(22)【出願日】2022-08-23

(31)【優先権主張番号】63/236,184

(32)【優先日】2021-08-23

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/891,901

(32)【優先日】2022-08-19

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】391002340

【氏名又は名称】テクトロニクス・インコーポレイテッド

【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．

(74)【代理人】

【識別番号】100090033

【弁理士】

【氏名又は名称】荒船 博司

(74)【代理人】

【識別番号】100093045

【弁理士】

【氏名又は名称】荒船 良男

(72)【発明者】

【氏名】ジョシュア・ジェイ・オブライエン

(72)【発明者】

【氏名】ジェド・エイチ・アンドリュース

(57)【要約】

【課題】補助トリガ信号からデジタル・トリガ信号を生成可能としつつ、補助トリガ信号をトリガ出力ポートから出力するまでのレイテンシを大幅に短縮する。
【解決手段】試験測定装置１００には、補助トリガ信号を受ける補助トリガ入力ポート１２０と、補助トリガ信号からデジタル・トリガ信号を生成するデジタル・トリガ・プロセッサ１２４と、補助トリガ信号からアナログ・トリガ信号を生成するアナログ・トリガ・プロセッサ１４４とを有する。トリガ・セレクタ１３０は、ユーザ設定に応じて、デジタル・トリガ信号又はアナログ・トリガ信号のいずれかを選択してトリガ出力信号として出力できる。
【選択図】図１

【特許請求の範囲】

【請求項1】

試験測定装置であって、
補助トリガ信号を受信する補助トリガ入力ポートと、
第１処理時間内に上記補助トリガ信号からデジタル・トリガ信号を生成するデジタル・トリガ・プロセッサと、
上記第１処理時間よりも短い第２処理時間内に上記補助トリガ信号からアナログ・トリガ信号を生成するアナログ・トリガ・プロセッサと、
上記デジタル・トリガ・プロセッサ及び上記アナログ・トリガ・プロセッサに結合されたユーザ設定変更可能なセレクタと
を具え、
上記ユーザ設定変更可能なセレクタが、上記デジタル・トリガ信号又は上記アナログ・トリガ信号のいずれかを上記試験測定装置の選択されたトリガ出力信号として出力するように構成される試験測定装置。

【請求項2】

入力信号を受ける入力チャンネルと、
ユーザ入力部と
を更に具え、ユーザは、上記ユーザ入力部を介して、上記試験測定装置に、上記アナログ・トリガ信号又は上記デジタル・トリガ信号のいずれかを選択して使用させ、上記入力信号のアクイジションを制御できる請求項１の試験測定装置。

【請求項3】

上記デジタル・トリガ・プロセッサが、上記入力チャンネルで受ける上記入力信号の状態に基づいて、第２デジタル・トリガ信号を生成するように構成される請求項２の試験測定装置。

【請求項4】

上記アナログ・トリガ・プロセッサが、上記アナログ・トリガ信号を調整する調整回路を有する請求項１の試験測定装置。

【請求項5】

上記調整回路が、ホールドオフ入力を有し、上記ホールドオフ入力をアサートされると、上記調整回路は、上記アナログ・トリガ・プロセッサからの上記アナログ・トリガ信号の発生を中断する請求項４の試験測定装置。

【請求項6】

試験測定装置においてトリガ信号を生成する方法であって、
入力チャンネルにおいて入力信号を受ける処理と、
トリガ入力ポートにおいて補助トリガ信号の受ける処理と、
上記補助トリガ信号からデジタル・トリガ信号を生成する処理と、
上記補助トリガ信号からアナログ・トリガ信号を生成する処理と、
ユーザからトリガ選択命令を受ける処理と、
上記トリガ選択命令に応じて上記デジタル・トリガ信号又は上記アナログ・トリガ信号を試験測定装置のトリガ出力信号として出力する処理と
を具えるトリガ信号生成方法。

【請求項7】

上記補助トリガ信号から上記アナログ・トリガ信号を生成する処理が、
上記補助トリガ信号を所定の閾値と比較する処理と、
受信した上記補助トリガ信号が上記所定の閾値を超えるた場合にのみ上記アナログ・トリガ信号を生成する処理と
を有する請求項６のトリガ信号生成方法。

【請求項8】

調整回路によって上記アナログ・トリガ信号を調整する処理を更に具える請求項６のトリガ信号生成方法。

【請求項9】

上記調整回路によって上記アナログ・トリガ信号を調整する処理が、ホールドオフ入力がアサートされている間、上記アナログ・トリガ信号の生成を中断する処理を有する請求項８のトリガ信号生成方法。

【請求項10】

上記入力チャンネルで受ける上記入力信号の状態に基づいて、第２デジタル・トリガ信号を生成する処理を更に具える請求項６のトリガ信号生成方法。

【請求項11】

上記補助トリガ信号から上記デジタル・トリガ信号を生成する処理は、ホールドオフ入力がアサートされている間、上記デジタル・トリガ信号の生成を中断する処理を有する請求項６のトリガ信号生成方法。

【請求項12】

上記入力チャンネルで受ける上記入力信号の状態に基づいて、第２アナログ・トリガ信号を生成する処理を更に具える請求項６のトリガ信号生成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、試験測定装置に関し、より詳細には、試験測定装置と、そのトリガ信号の生成方法に関する。

【背景技術】

【0002】

オシロスコープ及びその他の試験測定装置は、複数をカスケード接続して使用することがある。これによって、多数の試験測定装置を連動して利用すれば、より多数の被試験信号を同時に測定することが可能になる。こうした試験測定装置には、典型的には、被試験デバイスから１つ以上の信号を受信するための複数の入力チャンネル・ポートと、外部トリガ信号を受信するための「補助トリガ」入力ポートとがあり、更に、複数の試験測定装置がカスケード接続された場合などのために、その第１の試験測定装置から下流の試験測定装置へトリガ信号を出力するために利用できる「トリガ出力」ポートがある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特表２０２２－５１９７６３号公報

【特許文献2】特開２０１６－６１７８１号公報

【非特許文献】

【0004】

【非特許文献1】トランジスタ技術ＳＰＥＣＩＡＬ編集部編、「ディジタル・オシロスコープ活用ノート」、「５－２ トリガ回路のしくみ」、第８５～８７頁、図２（回路ブロック図）、トランジスタ技術ＳＰＥＣＩＡＬ ｆｏｒ フレッシャーズ Ｎｏ．９９、ＣＱ出版株式会社、２００７年７月１日発行

【発明の概要】

【発明が解決しようとする課題】

【0005】

オシロスコープが、アナログ・トリガ・システムからデジタル・トリガ・システムに移行するにつれて、第１のオシロスコープ又はプローブのフロント・エンドで発生したイベントから、トリガ出力信号を生成するまでの時間の遅れが、桁違いに増加している。第１の補助トリガを受信してから、第１のオシロスコープがトリガ出力信号を生成するまでの時間遅延は、トリガ出力信号が別の捕捉（キャプチャ）装置を駆動することを希望するユーザにとって、特に捕捉可能な時間の幅が短いイベントに関して、問題が生じている。

【0006】

言い換えると、もしカスケード接続された一対の試験測定装置が同じ被試験デバイス（ＤＵＴ）に結合され、第２試験測定装置が第１試験測定装置のトリガ出力信号に依存して第２試験測定装置のデータ又は信号の捕捉をトリガする場合、第１試験測定装置を通ってトリガ出力信号を処理することによる時間の遅れにより、第２試験測定装置が目的のイベントを完全に見逃す可能性がある。この問題の具体的な例には、スペクトラム・アナライザ又はカメラにカスケード接続された第１の捕捉装置としてオシロスコープを用いることが含まれる。トリガ出力信号がオシロスコープを離れるまでに、目的のイベントは過ぎ去っていることがあり、これら第２のアクイジション装置ではもはや捕捉できない。これは、目的のイベントの持続期間が短い場合に特に当てはまる。

【0007】

デジタル・トリガ・システムのレイテンシ（latency：処理待ち時間、遅延時間）が長いことも、複数のオシロスコープをチェーン接続して使用する顧客にとって問題である。典型的には、これらの顧客は、第１オシロスコープの補助トリガ入力にトリガを供給して、この第１オシロスコープのトリガ出力を駆動し、次のオシロスコープの補助トリガ入力へと送る。更に、この第２オシロスコープのトリガ出力が駆動されて、第３オシロスコープの補助トリガ入力へと送られる。補助トリガ信号のこのデイジー・チェーン接続は、ほぼ無制限の数のオシロスコープに拡張できる。しかし、これらのチェーンでサポートできるオシロスコープの個数についての実際の制限は、オシロスコープの最大捕捉時間から必要な捕捉時間を引いた値を、トリガのレイテンシで割った値である。

【0008】

もしカスケード接続された装置についてのトリガ信号が、カスケード接続された全ての装置が目的のイベントを取り込むのに十分な時間内に受信されるならば、カスケード接続された装置で取り込まれた信号の後処理によって、これらの捕捉を整合させることができ、レイテンシを効果的に取り消しできる。しかし、カスケード処理されたトリガ信号を目的のイベント内で受信するカスケード接続されたシステムであっても、トリガのレイテンシが大きくなると、未使用のアクイジション・メモリの量もレイテンシに比例するので、後処理が長くなる。つまり、カスケード接続された試験システムは、システムを通してトリガ信号の遅延もカスケード（直列につながる）されるので、膨大な量のデータを格納することになる。また、カスケード処理されたトリガ信号のレイテンシを短縮して、カスケード接続された試験測定装置が、イベントを欠落する可能性を最小限に抑えるためのソリューションは、現在は存在しない。

【0009】

本開示技術の実施形態は、既存の装置のこれら及び他の制限に対処する。

【課題を解決するための手段】

【0010】

本開示技術の実施形態によれば、試験測定装置において、標準のトリガ処理パスと並列に、低レイテンシのトリガ処理パスを追加することによって、トリガ入力信号からトリガ出力信号を生成するまでのレイテンシ（処理待ち時間、遅延時間）を低減できる。いくつかの実施形態において、ユーザは、試験測定装置のトリガ出力信号を生成するのに、どちらのトリガ処理パスを使用するのか選択しても良い。

【図面の簡単な説明】

【0011】

【図1】図１は、本開示技術の実施形態による、並列なトリガ処理パスを有するオシロスコープのような試験測定装置の機能ブロック図である。

【図2】図２は、本開示技術の実施形態による、並列なトリガ処理パスを有する器具のその他の表現を示す機能ブロック図である。

【図3】図３は、本開示技術の実施形態によるアナログ・トリガ調整回路をアナログ・トリガ処理パス内に含む試験測定装置の機能ブロック図である。

【図4】図４は、本開示技術の実施形態による、アナログ・トリガ調整回路、並びに取得した入力信号の状態を利用して入力信号からのトリガを生成する第２トリガ・ユニットを含む試験測定装置の機能ブロック図である。

【図5】図５は、図４に例示した試験測定装置の代替の実施形態を示す本開示技術の実施形態による機能ブロック図である。

【発明を実施するための形態】

【0012】

図１は、本願に開示される開示技術の実施形態を実施するためのオシロスコープなどの試験測定装置１００の一例のブロック図である。試験測定装置１００には、１つ以上のポート１０２があり、これは、任意の電気信号媒体であっても良い。ポート１０２は、レシーバ、トランスミッタ又はトランシーバを有していても良い。各ポート１０２は、試験測定装置１００のチャンネルである。ポート１０２は、１つ以上の被試験デバイス（ＤＵＴ）からポート１０２で受信した信号や波形データ（以下、単に「波形」とも呼ぶ）を処理する１つ以上のプロセッサ１１６と結合される。図を簡単にするため、１つのプロセッサ１１６のみが図１に示されているが、当業者であればわかるように、単一のプロセッサ１１６ではなく、異なるタイプの複数のプロセッサ１１６が組み合わせられても良い。

【0013】

ポート１０２は、試験測定装置１００内の測定ユニットにも接続されていて良いが、これは説明を簡単にするために描かれていない。このような測定ユニットは、ポート１０２を介して受信される信号の特性（例えば、電圧、アンペア数、振幅など）を測定できる任意のコンポーネントを含むことができる。試験測定装置は、更なる分析のために受信信号を波形データに変換するための調整回路、アナログ・デジタル・コンバータ、その他の回路などの追加のハードウェアやプロセッサを有していても良い。得られた波形データは、次いで、メモリ１１０に記憶され、表示部１１２に表示される。

【0014】

１つ以上のプロセッサ１１６は、メモリ１１０からの命令を実行するように構成されても良く、試験測定装置１００が受けた入力信号を表示及び変更するなど、そのような命令によって示される任意の方法や関連するステップを実行しても良い。メモリ１１０は、プロセッサ・キャッシュ、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、ソリッド・ステート・メモリ、ハード・ディスク・ドライブ又は任意の他のメモリ形式として実装されても良い。メモリ１１０は、データ、コンピュータ・プログラム・プロダクト及び他の命令を記憶するための媒体として機能する。

【0015】

ユーザ入力部１１４は、プロセッサ１１６に結合される。ユーザ入力部１１４は、試験測定装置１００をセットアップ及び制御するためにユーザが利用可能な、キーボード、マウス、タッチスクリーン、その他の任意の操作装置を有していても良い。ユーザ入力部１１４には、表示部１１２上のグラフィカル・ユーザ・インタフェースが含まれても良い。ユーザ入力部１１４は、試験測定装置１００上でのユーザからの又はリモート・デバイスからのプログラム入力を更に有していても良い。表示部１１２は、波形、測定値及びその他のデータをユーザに表示するための、デジタル・スクリーン、ブラウン管ベースのディスプレイ又は任意の他のモニタであっても良い。

【0016】

試験装置１００のコンポーネントは、試験装置及び測定装置１００内に統合されているものとして描かれているが、当業者にはわかるように、これらのコンポーネントのいずれかが試験装置１００の外部にあっても良く、任意の従来の方法（有線や無線の通信媒体や機構）で試験装置１００に結合できる。例えば、いくつかの実施形態では、表示部１１２は、試験測定装置１００から遠隔にあっても良いし、又は、試験測定装置１００は、試験測定装置１００上で表示することに加えて、遠隔の装置に出力を送信するように構成されても良い。更なる実施形態では、試験測定装置１００からの出力が、クラウドデバイスに結合された他のマシンからアクセス可能であるクラウド装置のようなリモート装置に送信又は格納されても良い。

【0017】

試験測定装置１００には、また、試験測定装置１００とは別の装置によって生成されたトリガ信号を受信するように構成された補助トリガ入力ポート１２０がある。典型的には、トリガ信号は、１つ以上のポート１０２を介して受信された入力信号中の関心のある特定のイベント（事象）の開始時間を示すアナログ信号である。トリガ信号は、また、試験測定装置１００及びその試験測定動作に関連する他のイベントを示しても良い。

【0018】

デジタル・トリガ・プロセッサ１２４は、補助トリガ入力ポート１２０に結合されて、受信したトリガ信号を処理し、プロセッサ１１６が試験測定装置１００の動作を制御するために使用するデジタル・トリガ信号を作成する。デジタル・トリガ出力ポート１２８は、デジタル処理されたトリガ信号を出力部に伝送する。従来の装置では、デジタル・トリガ出力ポート１２８は、試験測定装置からの唯一のトリガ出力部である。概して、補助トリガ入力ポート１２０から受信してデジタル・トリガ・プロセッサ１２４を通るトリガ入力信号の処理は、処理に比較的長い時間がかかり、１～２マイクロ秒程度である。複数の装置を互いにカスケード接続するシステムでは、各装置のデジタル・トリガ・プロセッサ１２４の各々によって使用される処理時間は加算的であり、上述のカスケードされたトリガ遅延を引き起こすが、これは望ましくない。

【0019】

本開示による実施形態は、補助トリガ入力ポート１２０からアナログ・トリガ出力ポート１４８へのトリガ入力信号を、上述したデジタル・トリガ・プロセッサ１２４よりも、はるかに高速に処理するアナログ・トリガ・プロセッサ１４４を更に有する。例えば、補助トリガ入力ポート１２０からアナログ・トリガ出力ポート１４８までのトリガ入力信号の処理は、３５ナノ秒の遅延を生じるが、これは、デジタル・トリガの１～２マイクロ秒の処理時間よりも、はるかに速い。いくつかの実施形態では、補助トリガ入力ポート１２０からアナログ・トリガ出力ポート１４８までのトリガ入力信号を処理するための処理時間は、２０～５０ナノ秒の間又は最大でも１００ナノ秒までであって、これは、デジタル・トリガ処理の遅延よりも依然としてはるかに速い。

【0020】

アナログ・トリガ出力信号がポート１４８に生成された後、ユーザは、試験システムのニーズに応じて、試験測定装置１００から出力される選択されたトリガ信号１５０として、デジタル・トリガ出力信号又はアナログ・トリガ出力信号のいずれかを選択できる。いくつかの実施形態では、トリガ・セレクタ１３０が、所望のトリガ出力を選択するようにユーザによって設定又は操作されても良い。いくつかの実施形態では、トリガ・セレクタ１３０は、マルチプレクサであっても良い。他の実施形態では、トリガ・セレクタ１３０が、プログラム入力（programmatic inputs）を受けても良く、これは、試験測定装置１００のセットアップ中にユーザが設定できる。更に他の実施形態では、ユーザは、デジタル・トリガ出力信号及びアナログ・トリガ出力信号の両方を並列に出力するようにトリガ・セレクタ１３０を選択又は構成しても良いが、デジタル・トリガ出力信号は、デジタル・トリガ出力信号の処理時間が長いために、アナログ・トリガ出力信号に遅れることがある。これの代わりに、更なる実施形態では、トリガ・セレクタ１３０が、ユーザがアナログ・トリガ出力信号を通過させることを選択しない限り、初期設定では、デジタル・トリガ出力信号を通過させるようにしても良い。

【0021】

図２は、本開示技術の実施形態による並列トリガ処理パスを有する試験測定装置２００の別の例を示す機能ブロック図である。なお、図２に表わされる機能ブロックは、後述するように、図１を用いて説明した機能ブロックに関連しても良い。概して、試験測定装置２００は、１つ以上の入力ポート２０２を含み、それらの各々は、試験測定装置２００のチャンネルを表しても良い。入力ポート２０２の夫々は、オプションでプリアンプ２０４に結合されても良く、また、オプションでアナログ・デジタル・コンバータ（ＡＤＣ）２０６に結合されても良い。試験測定装置２００には、また、１つ以上の入力ポート２０２で受信された入力信号又は試験測定装置２００の動作に関連する他の信号の注目点の始まりを信号で伝えるための補助トリガ入力ポート２２０がある。比較器２４３は、補助トリガ入力ポート２２０から入力されるトリガ信号と、デジタル・アナログ・コンバータ（ＤＡＣ）２４２からの基準信号を受けて、トリガ信号を評価する。比較器２４３は、ＤＡＣ２４２からの基準信号を使用して、トリガ信号と比較する閾値を定める。ＤＡＣ２４２によって生成される基準信号又は基準値は、ユーザが選択可能であり、所望のトリガ信号レベルに関連しても良い。トリガ信号レベルがＤＡＣ２４２から受信した基準値を超える場合又は、場合によっては、それより小さい場合、比較器２４３は、その出力信号として、トリガ信号を出力するか又は通過させる。

【0022】

デジタル・バックエンド２６０は、試験測定の対象となる入力信号を含むＡＤＣ２０６からの入力信号に加えて、補助トリガ入力ポート２２０で適切なトリガ信号が受信されたことを示す比較器２４３からの入力信号を受信する。概して、デジタル・バックエンド２６０は、プログラムされた動作に従ってＡＤＣ２０６からの入力信号を処理する。デジタル・バックエンド２６０の機能の一部又は全部は、例えば、図１のプロセッサ１１６によって実行されても良い。デジタル・バックエンド２６０は、入力信号のサンプリング・レートを定めるための間引き部２６２を含んでも良く、また、サンプリングされた入力信号をメモリ２７０に入力波形データとして記憶させるメモリ・コントローラ２６８を更に含んでも良い。デジタル・バックエンド２６０は、デジタル・トリガ・プロセッサ２６４を有しても良く、これは、上述のように動作する。デジタル・バックエンド２６０からの出力信号又は制御信号は、コントローラ２８０に送られても良く、コントローラ２８０は、メモリ２７０に格納された入力波形又は他の波形について、１つ以上の試験測定機能を実行するように試験測定装置２００を動作させる。コントローラ２８０は、図１のプロセッサ１１６のような１つ以上のプロセッサを有していても良い。更に、デジタル・バックエンド２６０の処理の一部又は全部は、図１のプロセッサ１１６又は他の試験測定装置内の適切に構成されたプロセッサによって実行されても良い。

【0023】

セレクタ２３０は、マルチプレクサであっても良く、上述したトリガ・セレクタ１３０として動作する。セレクタ２３０は、比較器２４３からのアナログ・トリガ信号と、デジタル・シグナル・プロセッサ２６４によって生成されたデジタル・トリガ信号の両方の入力を受ける。上述のように、ユーザは、セレクタ２３０を制御して、デジタル・トリガ信号又はアナログ・トリガ信号のどちらか、又は、両方を、試験測定装置２００のトリガ出力ポート２５０に出力するかを決定する。また、ユーザは、アナログ・トリガ又はデジタル・トリガを、試験測定装置の動作を制御するために、試験測定装置２００で使用するかどうかを制御しても良い。例えば、ユーザは、アナログ・トリガ又はデジタル・トリガのいずれかを使用して、試験測定装置２００での現在の波形のアクイジション（データ取り込み）を停止するように指定しても良い。ユーザの制御は、図１のユーザ入力部１１４を介して試験測定装置２００に伝達されても良く、これは、プログラムによる入力であっても良いし、又は、ユーザ・インタフェースを介した入力であっても良い。別途に図示しないが、試験測定装置２００は、下流の他の装置で使用するために、トリガ出力ポート２５０に出力されるトリガ信号を調整するバッファ、増幅器又は他の回路を有していても良い。

【0024】

ユーザは、図１及び図２を参照して説明されるシステムを使用して、補助トリガ入力ポート１２０又は２２０から導出されるアナログ・トリガ出力信号、又は、デジタル・トリガ・プロセッサ１２４又は２６４によって生成されたデジタル・トリガ出力信号のいずれか又はその両方を、試験測定装置１００、２００のそれぞれのトリガ出力信号として選択できる。ユーザが、アナログ・トリガ信号を試験測定装置の出力するトリガ信号として選択するシステムにおいても、試験測定装置自体は、好ましくは、デジタル・トリガ・プロセッサ１２４又は２６４によって生成されたデジタル・トリガを、ローカルの試験測定装置で使用するトリガ信号として使用する。しかし、カスケード接続された複数の装置を有し、これら装置の夫々が、先行する装置からのカスケード処理されたトリガ信号を利用する試験システムでは、上述のように、試験測定装置を通るアナログ・トリガ処理パスが、デジタル・トリガ処理パスよりも、はるかに高速であるため、アナログ・トリガ出力を選択することにより、このようなシステムの全体的なレイテンシは、現在のシステムと比較して大幅に低減される。

【0025】

図２に例示される実施形態の潜在的な欠点の１つは、比較器２４３からのアナログ・トリガ信号がトリガ出力信号として選択される場合、試験測定装置２００のアナログ・トリガ出力信号は、補助トリガ入力ポート２２０で受信される補助トリガのパルス幅及び極性とちょうど一致することである。エッジ・トリガが、どの極性に設定されているかに関係なく、トリガ出力信号に一貫したパルス幅と方向を与えるために、アナログ・トリガ信号を多少変更（調整）することは有益かもしれない。

【0026】

図３は、アナログ・トリガ調整回路３８０を含む試験測定装置３００の機能ブロック図である。試験測定装置３００のコンポーネントの多くは、図２を用いて説明した試験測定装置２００と同一又は類似しており、簡潔にするために、再度説明は省略する。アナログ・トリガ調整（conditioning）回路３８０は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、特別にプログラムされた汎用又は専用プロセッサ、ディスクリート部品又はこれらのデバイスの１つ以上の組み合わせによって具現化されても良い。

【0027】

アナログ・トリガ調整回路３８０は、ラッチ３８２のようなラッチ又はフリップ・フロップに加えて、以下で説明するように動作するワン・ショット回路３８４を含む。概して、アナログ・トリガ調整回路３８０は、補助トリガ入力ポート２２０で受信したアナログ・トリガ信号を、所望の形状及び極性を有する出力アナログ・トリガ信号に変更するように構成されたフィルタ及びエッジ・トリガ・パルス発生回路として動作する。出力アナログ・トリガ信号の所望の形状には、パルス幅、パルス振幅、パルス全体の持続時間、極性などを含む。出力アナログ・トリガ信号の極性は、互いに逆極性であるラッチ３８２の２つの出力端子のうちの所望の１つを選択することによって制御されても良い。

【0028】

ラッチ３８２には、更にホールドオフ入力があり、これは、ホールドオフ入力がアサートされている間、ラッチ３８２が信号を生成するのを防止するように動作する。ホールドオフ入力は、実装の都合に応じて、正又は負のロジックにすることができる。概して、ホールドオフ信号は、試験測定装置３００のオペレータが、試験測定装置が入力信号の別のアクイジションを行うのを阻止したい場合に生成される。ユーザは、また、ホールドオフ信号を制御して、隣接するアクイジション（波形データ取り込み）間の間隔を、ある所定量に増やしたり、アクイジションが被試験デバイスと同期しないようにすることもできる。アナログ・トリガ調整回路３８０内のロジック回路は、最小のクロック・サイクルに制約されるか又はデジタル・トリガ・プロセッサ２６４が原因で生じるような通常のデジタル・トリガ・システムのレイテンシを回避するために非同期に実行されるかのいずれかでも良い。

【0029】

図示する実施形態では、比較器２４３からのアナログ・トリガ信号が、ラッチ３８２のクロック入力に供給される。比較器２４３からのアナログ・トリガ信号は、デジタル・トリガ・プロセッサ２６４にも供給されるので、試験測定装置３００は、上述したように、試験測定装置で使用するデジタル・トリガを生成しても良い。ホールドオフ信号がデアサートされ、かつ比較器２４３が条件を満たしたアナログ・トリガ信号を出力すると、ラッチ３８２は、互いに反転している２つの出力端子いずれかに出力信号を生成する。ユーザが好む極性に応じて、ラッチ３８２からの選択された出力信号がワン・ショット回路３８４に供給され、ワン・ショット回路３８４は、予め選択された持続時間、振幅及び極性を有する出力パルスを生成する。このワン・ショット回路３８４からの出力信号が、アナログ・トリガ信号となるが、これは、上述したように、補助トリガ入力ポート２２０からのアナログ・トリガ信号をフィルタ処理したものである。これも上述したように、ユーザは、セレクタ２３０を用いて、ワン・ショット回路３８４からのフィルタ処理されたアナログ出力パルスか、若しくは、デジタル・トリガ・プロセッサ２６４によって生成されたデジタル・トリガのどちらか、又は、両方が、試験測定装置３００のトリガ出力ポート２５０に送られるように制御しても良い。

【0030】

試験測定装置３００において、比較器２４３の出力は、デジタル・トリガ・プロセッサ２６４への１つの入力であるが、デジタル・トリガ・プロセッサ２６４は、他のトリガ・イベントに基づく、数十又は数百の他の潜在的なトリガ入力を有していても良い。デジタル・トリガ・プロセッサ２６４へのこれらの他の潜在的なトリガ入力は、ソフトウェアによって制御されても良く、所望のトリガ条件に基づいてユーザによって変更されても良い。

【0031】

図４は、試験測定装置４００の機能ブロック図を示し、これには、アナログ・トリガ調整回路３８０に加えて、取り込まれた入力信号の状態を利用して、入力信号からトリガを生成する第２のトリガ・ユニットがある。試験測定装置４００において、図３を参照して上述した補助トリガ・システムは、補助トリガ入力ポート２２０、ＤＡＣ２４２、比較器２４３及びアナログ・トリガ調整回路３８０を含み、上述したシステムと同じ又は同様に動作する。試験測定装置４００には、更に、入力トリガ調整回路４８０があり、これは、１つ以上の入力ポート４０２で受信した入力信号から求めた状態に基づいて動作する。試験測定装置４００は、デジタル・バックエンド２６０及びコントローラ２８０のような図２及び図３に示す他のコンポーネントも含むが、簡単のため、省略している。

【0032】

上述したように、補助トリガ入力ポート２２０で受信される補助トリガに加えて、試験測定装置４００は、被試験入力信号を取り込んだときに、この被試験入力信号の状態に基づいてトリガを生成しても良い。プリアンプ４０４は、概して、複数の入力ポート４０２の中の１つからの入力信号をバッファリング又は増幅し、その出力信号を上述したデジタル・バックエンドに送る。ただし、試験測定装置４００には、更に、取り込んだ入力信号からトリガ信号を生成するように機能するアナログの入力トリガ調整回路４８０がある。実際には、増幅された入力信号は、プリアンプ４０４から比較器４４３に出力される。比較器４４３は、上述した比較器２４３と同様に動作し、ＤＡＣ４４２によって設定された閾値を入力信号が超えたとき又は超えられなかった場合に入力信号からトリガ信号を生成する。

【0033】

比較器４４３からのトリガ信号は、比較器２４３によって生成された信号と同様に動作する。例えば、入力トリガ調整回路４８０は、ラッチ４８２で条件を満たすトリガ・パルスを受信すると、ワン・ショット回路４８４で出力パルスを生成する。比較器４４３の出力信号は、デジタル・トリガ・プロセッサ４６４にも供給される。デジタル・トリガ・プロセッサ４６４は、補助トリガ入力ポート２２０で補助トリガ信号が検出された場合、比較器２４３からの入力信号も受信する。デジタル・トリガ・プロセッサ４６４は、比較器２４３からの補助トリガ信号又は比較器４４３からの入力トリガ信号のどちらにも基づいてデジタル・トリガ信号を生成する。マルチプレクサなどのトリガ・セレクタ４３０を使用して、調整アナログ補助トリガ、調整アナログ入力トリガ若しくはデジタル・トリガ・プロセッサ４６４からのデジタル・トリガのいずれか、又は、これらの全てを選択できる。いくつかの実施形態では、上述のデジタル・トリガ・プロセッサ４６４又はデジタル・トリガ・プロセッサ２６４のいずれかが、トリガ・イベントが発生したことを示す専用の出力パルスを生成するために、入力トリガ調整回路４８０又は補助アナログ・トリガ調整回路３８０などの調整回路も有していても良い。

【0034】

試験測定装置４００は、比較器２４３からの補助トリガ信号と比較器４４３からの入力トリガ信号の両方を受信する入力部を有することにより、アナログ・トリガ・システムでは検出できたトリガを、デジタル・トリガ・システムでは検出できない場合でも、ポート４０２上の被試験入力信号の取り込みが確実に行えるようにする。一実施形態では、比較器２４３からアナログ・トリガを受けると、デジタル・トリガ・プロセッサ４６４においてタイマ（図４に図示せず）が開始され、タイマが、システムで規定した設定時間を超えたときにトリガが強制される。

【0035】

図４には１つの入力信号トリガ・システムのみが示されているが、本発明の実施形態は、複数の独立した入力信号トリガ・システムを有していても良く、これらの夫々は、入力信号の様々な状態でトリガがかかるように設定される。これらトリガのかかる状態は、試験測定装置４００の動作をセットアップする際にユーザによって予め定めても良い。

【0036】

比較器４４３などのディスクリート比較器を含むオシロスコープのチャンネルの帯域幅の一部は、１００ＧＨｚを超えるような高速なアクイジション速度では、実現不可能である。図５は、アナログ・トリガ比較器が、プリアンプ５０４に内蔵された試験測定装置５００を示す。図４のＤＡＣ４４２のようなＤＡＣは、プリアンプ５０４内の比較器と一体化されても良いし、別個の装置に具現化されても良い。更に他の実施形態では、入力トリガ調整回路４８０又はその一部も、プリアンプ５０４に統合されても良い。

【0037】

上述の開示技術による実施形態を用いれば、ユーザは、利用可能な複数のトリガのどれを試験測定装置から出力するかを選択できる。いくつかの実施形態では、ユーザは、補助トリガ入力ポートで受信した補助トリガ信号を、試験測定装置を通して補助トリガ出力ポートに直接伝送することを選択しても良い。この構成は、アナログ補助トリガ信号からデジタル・トリガを生成する機能をローカルの装置に引き続き提供しながら、可能な限り迅速な方法で補助トリガ信号を伝送する。補助トリガ入力ポートで受けるトリガ信号は、試験測定装置の入力ポートで受ける被試験信号よりも、帯域幅が低く、そして場合によっては、はるかに低い場合がある。

【0038】

別の実施形態では、補助トリガ入力ポートからのアナログ・トリガ信号を、試験測定装置から送信する前に、標準的なパルス幅、高さ及び極性などに調整しても良い。別の実施形態では、トリガ信号は、入力ポート上で受けた被試験入力信号に基づいて生成されても良い。これらの実施形態では、トリガ信号は、試験測定装置からのトリガ出力信号として選択される前に、調整されても良い。更に別の実施形態では、補助トリガ入力信号又は被試験入力信号に基づいて試験測定装置によって生成されたデジタル・トリガが、試験測定装置のトリガ出力信号として選択されても良い。

【0039】

本開示技術の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラ等を意図する。本開示技術の態様は、１つ又は複数のコンピュータ（モニタリング・モジュールを含む）その他のデバイスによって実行される、１つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。概して、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本開示技術の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。

【0040】

開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はこれらの任意の組み合わせで実現されても良い。開示された態様は、１つ以上のプロセッサによって読み取られ、実行され得る１つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含んでいても良い。

【0041】

コンピュータ記憶媒体とは、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ（ＣＤ-ＲＯＭ）、ＤＶＤ（Digital Versatile Disc）やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は除外される。

【0042】

通信媒体とは、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数（ＲＦ）、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含んでも良い。

実施例

【0043】

以下では、本願で開示される技術の理解に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。

【0044】

実施例１は、試験測定装置であって、補助トリガ信号を受信する補助トリガ入力ポートと、第１処理時間内に上記補助トリガ信号からデジタル・トリガ信号を生成するデジタル・トリガ・プロセッサと、上記第１処理時間よりも短い第２処理時間内に上記補助トリガ信号からアナログ・トリガ信号を生成するアナログ・トリガ・プロセッサと、上記デジタル・トリガ・プロセッサ及び上記アナログ・トリガ・プロセッサに結合されたユーザ設定変更可能なセレクタとを具え、上記ユーザ設定変更可能なセレクタは、上記デジタル・トリガ信号又は上記アナログ・トリガ信号のいずれかを上記試験測定装置の選択されたトリガ出力信号として出力するように構成される。

【0045】

実施例２は、実施例１による試験測定装置であって、該試験測定装置による分析用の入力信号を受けるための入力チャンネルを更に具える。

【0046】

実施例３は、実施例２による試験測定装置であって、ユーザ入力部を更に具え、ユーザは、上記ユーザ入力部を介して、上記試験測定装置に、上記アナログ・トリガ信号又は上記デジタル・トリガ信号のいずれかを選択して使用させ、上記入力信号のアクイジション（波形データ取り込み）を制御できる。

【0047】

実施例４は、先行する実施例のいずれかの試験測定装置であって、上記アナログ・トリガ・プロセッサが、上記補助トリガ信号を受信し、受信した補助トリガ信号が所定の閾値を超えた場合にのみ、出力信号を生成するように構成された比較器を有する。

【0048】

実施例５は、実施例４による試験測定装置であって、上記アナログ・トリガ・プロセッサが、上記アナログ・トリガ信号を調整する調整回路を有している。

【0049】

実施例６は、実施例５による試験測定装置であって、上記調整回路が、ホールドオフ入力を有し、上記ホールドオフ入力がアサートされると、上記調整回路は、上記アナログ・トリガ・プロセッサからの上記出力信号の発生を中断する。

【0050】

実施例７は、実施例５による試験測定装置であって、上記調整回路が、上記補助トリガ信号から導出された入力信号を受け、予め定義された形状の出力信号を生成する。

【0051】

実施例８は、実施例７による試験測定装置であって、上記出力信号が予め定義された振幅、幅又は極性を有する。

【0052】

実施例９は、実施例２による試験測定装置であって、上記デジタル・トリガ・プロセッサが、上記入力チャンネルで受信される上記入力信号の状態に基づいて、第２デジタル・トリガ信号を生成するように構成される。

【0053】

実施例１０は、実施例９による試験測定装置であって、上記第２デジタル・トリガ信号を生成させる上記入力信号の状態は、ユーザが定義する。

【0054】

実施例１１は、先行する実施例のいずれかによる試験測定装置であって、上記デジタル・トリガ・プロセッサが、ホールドオフ入力を有し、上記ホールドオフ入力がアサートされると、上記デジタル・トリガ・プロセッサは、出力信号を生成しないようにする。

【0055】

実施例１２は、試験測定装置においてトリガ信号を生成する方法であって、入力ポートにおいて測定のために入力信号を受ける処理と、トリガ入力ポートにおいて補助トリガ信号の受ける処理と、上記補助トリガ信号からデジタル・トリガ信号を生成する処理と、上記補助トリガ信号からアナログ・トリガ信号を生成する処理と、ユーザからトリガ選択命令を受ける処理と、上記トリガ選択命令に応じて上記デジタル・トリガ信号又は上記アナログ・トリガ信号を試験測定装置の出力信号として伝送する処理とを具える。

【0056】

実施例１３は、実施例１２による試験測定装置においてトリガ信号を生成する方法であって、上記補助トリガ信号から上記アナログ・トリガ信号を生成する処理が、上記補助トリガ信号を所定の閾値と比較する処理と、受信した上記補助トリガ信号が上記所定の閾値を超えた場合にのみ上記アナログ・トリガ信号を生成する処理とを有する。

【0057】

実施例１４は、実施例１３による試験測定装置においてトリガ信号を生成する方法であって、調整回路によって上記アナログ・トリガ信号を調整する処理を更に具える。

【0058】

実施例１５は、実施例１４による試験測定装置においてトリガ信号を生成する方法であって、上記調整回路によって上記アナログ・トリガ信号を調整する処理が、ホールドオフ入力がアサートされている間、上記アナログ・トリガ信号の生成を中断する処理を有する。

【0059】

実施例１６は、実施例１４による試験測定装置においてトリガ信号を生成する方法であって、上記調整回路によって上記アナログ・トリガ信号を調整する処理が、予め定義された形状を有するアナログ・トリガ信号を生成する処理を有する。

【0060】

実施例１７は、実施例１６による試験測定装置においてトリガ信号を生成する方法であって、上記アナログ・トリガ信号が、予め定義された振幅、幅又は極性を有する。

【0061】

実施例１８は、実施例１２から１７のいずれかによる試験測定装置においてトリガ信号を生成する方法であって、上記入力チャンネルで受ける入力信号の状態に基づいて、第２デジタル・トリガ信号を生成する処理を更に具える。

【0062】

実施例１９は、実施例１８による試験測定装置においてトリガ信号を生成する方法であって、上記入力信号の状態に基づいて上記第２デジタル・トリガ信号を生成する処理は、ユーザ定義の状態に基づいて、上記第２デジタル・トリガ信号を生成する処理を有する。

【0063】

実施例２０は、実施例１２から１９のいずれかによる試験測定装置においてトリガ信号を生成する方法であって、上記補助トリガ信号から上記デジタル・トリガ信号を生成する処理は、ホールドオフ入力がアサートされている間、上記デジタル・トリガ信号の生成を中断する処理を有する。

【0064】

加えて、本願の説明は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例に関連して開示される場合、その特徴は、可能である限り、他の態様及び実施例との関連においても利用できる。

【0065】

また、本願において、２つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。

【0066】

明細書、要約書、特許請求の範囲及び図面に開示される全ての機能、並びに開示される任意の方法又はプロセスにおける全てのステップは、そのような機能やステップの少なくとも一部が相互に排他的な組み合わせである場合を除いて、任意の組み合わせで組み合わせることができる。明細書、要約書、特許請求の範囲及び図面に開示される機能の夫々は、特に明記されない限り、同じ、等価、又は類似の目的を果たす代替の機能によって置き換えることができる。

【0067】

説明の都合上、本開示技術の具体的な態様を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本開示技術は、添付の請求項以外では、限定されるべきではない。

【符号の説明】

【0068】

１００ 試験測定装置
１０２ ポート
１１０ メモリ
１１２ 表示部
１１４ ユーザ入力部
１１６ プロセッサ
１２０ 補助トリガ入力ポート
１２４ デジタル・トリガ・プロセッサ
１２８ デジタル・トリガ出力ポート
１３０ トリガ・セレクタ
１４４ アナログ・トリガ・プロセッサ
１４８ アナログ・トリガ出力ポート
２００ 試験測定装置
２０２ 入力ポート
２０４ プリアンプ
２０６ アナログ・デジタル・コンバータ（ＡＤＣ）
２２０ 補助トリガ入力ポート
２３０ トリガ・セレクタ
２４２ デジタル・アナログ・コンバータ（ＤＡＣ）
２４３ 比較器
２５０ トリガ出力ポート
２６０ デジタル・バックエンド
２６２ 間引き部（デシメータ）
２６４ デジタル・トリガ・プロセッサ
２６８ メモリ・コントローラ
２７０ メモリ
２８０ コントローラ
３００ 試験測定装置
３８０ 補助アナログ・トリガ調整回路
３８２ ラッチ
３８４ ワン・ショット回路
４００ 試験測定装置
４０２ 入力ポート
４０４ プリアンプ
４３０ トリガ・セレクタ
４４２ デジタル・アナログ・コンバータ（ＤＡＣ）
４４３ 比較器
４５０ トリガ出力ポート
４６４ デジタル・トリガ・プロセッサ
４８０ 入力トリガ調整回路
４８２ ラッチ
４８４ ワン・ショット回路
５００ 試験測定装置
５０４ プリアンプ

【図1】

【図2】

【図3】

【図4】

【図5】