特開2023-36873IP Force 特許公報全文掲載

技術分野

所定の一定電流を生成する定電流回路及び当該定電流回路が形成されている半導体装置

要約特許出願時に添付された[要約書]

【課題】低い電源電圧で動作可能な定電流回路、及び当該定電流回路が形成されている半導体装置を提供することを目的とする。
【解決手段】
本発明は、定電流を生成する定電流回路であって、第1の出力端子と、ソース端及びバックゲートに接地電位が印加されており、ドレイン端に前記第1の出力端子が接続されているデプレッション型のnチャネルMOSの第1のトランジスタと、ソース端に電源電位を受け、ドレイン端及びゲート端が前記第1のトランジスタのドレイン端に接続されている第2のトランジスタと、ソース端に電源電位を受け、ゲート端が前記第1のトランジスタのドレイン端に接続されている第3のトランジスタと、ソース端に接地電位が印加されており、ドレイン端及びゲート端が前記第1のトランジスタの前記ゲート端と前記第3のトランジスタのドレイン端とに接続されている第4のトランジスタと、を含む。
【選択図】図6

発明が解決しようとする課題[発明の詳細な説明]から抜粋

よって、した電流源回路では、直流の電源電位を供給する電源ラインと、接地ラインとの間には、抵抗、カレントミラー回路の入力側のMOSトランジスタ、及びデプレッション型のMOSトランジスタが縦続に接続された信号経路が存在する。ここで、かかる信号経路中の各MOSトランジスタを正常に動作させる為には、電源電圧として、少なくとも、抵抗の電圧降下分に、カレントミラー回路の入力側のMOSトランジスタのゲート・ソース間電圧と、デプレッション型のMOSトランジスタのドレイン・ソース間電圧とを加えた電圧が必要となる。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明に係る定電流回路は、定電流を生成する定電流回路であって、第1の出力端子と、ドレイン端に電源電位を受け、ゲート端に接地電位が印加されており、ソース端に前記第1の出力端子が接続されているデプレッション型のnチャネルMOSトランジスタであり、前記定電流の生成時に定電流源として動作する第1のトランジスタと、ドレイン端及びソース端のうちの一端が前記第1のトランジスタの前記ソース端に接続されており、他・・・ 続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明に係る定電流回路では、デプレッション型のnチャネルMOSの第1のトランジスタと第2のトランジスタとが縦続接続されてなる電流経路を介して、電源電位が供給されている電源ラインから、接地電位に向けて定電流を流すようにしている。従って、第1のトランジスタのドレイン・ソース間電圧に、ゲート・ソース間電圧或いは第2のトランジスタのゲート・ソース間電圧を加算した電圧よりも高い電源電圧を当該定電流回路に供給すれば、この定電流回路を正常に動作させることができる。よって、本発明に係る定電流回路によれば、これら2つのトランジスタと共に抵抗素子が縦続して接続されてなる電流経路を有する従来の定電流回路に比べて低い電圧値の電源電圧で正常動作することが可能となる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本発明に係る定電流回路100の第1の実施例による構成を示す回路図である。
【図2】 図1に示されるトランジスタMD1及びMN1各々の電圧電流特性を表す図である。
【図3】 本発明に係る定電流回路100の第2の実施例による構成を示す回路図である。
【図4】 図3に示されるトランジスタMD1及びMD2各々の電圧電流特性を表す図である。
【図5】 図3に示される構成の変形例を示す回路図である。
【図6】 本発明に係る定電流回路100の第3の実施例による構成を示す回路図である。
【図7】 図6に示されるトランジスタMD1及びMN1各々の電圧電流特性を表す図である。

選択図 図6出願人が指定した本件の代表的な図

100 定電流回路 MD1、MN1 トランジスタ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります