特開 2023-44634 プラズマ処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023044634

(43)【公開日】2023-03-30

(54)【発明の名称】プラズマ処理装置

(51)【国際特許分類】

   H05H 1/46 20060101AFI20230323BHJP

   H01L 21/683 20060101ALI20230323BHJP

   H01L 21/3065 20060101ALI20230323BHJP

   H01L 21/31 20060101ALI20230323BHJP

   H02N 13/00 20060101ALI20230323BHJP

【ＦＩ】

H05H1/46 M

H05H1/46 C

H05H1/46 L

H01L21/68 R

H01L21/302 101G

H01L21/31 C

H02N13/00 D

【審査請求】未請求

【請求項の数】23

【出願形態】ＯＬ

(21)【出願番号】P 2022122723

(22)【出願日】2022-08-01

(31)【優先権主張番号】P 2021152377

(32)【優先日】2021-09-17

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000219967

【氏名又は名称】東京エレクトロン株式会社

(74)【代理人】

【識別番号】100096389

【弁理士】

【氏名又は名称】金本 哲男

(74)【代理人】

【識別番号】100101557

【弁理士】

【氏名又は名称】萩原 康司

(74)【代理人】

【識別番号】100167634

【弁理士】

【氏名又は名称】扇田 尚紀

(74)【代理人】

【識別番号】100187849

【弁理士】

【氏名又は名称】齊藤 隆史

(74)【代理人】

【識別番号】100212059

【弁理士】

【氏名又は名称】三根 卓也

(72)【発明者】

【氏名】石川 真矢

(72)【発明者】

【氏名】針生 大輝

【テーマコード（参考）】

2G084

5F004

5F045

5F131

【Ｆターム（参考）】

2G084AA02

2G084AA05

2G084BB07

2G084CC02

2G084CC03

2G084CC05

2G084CC08

2G084CC12

2G084CC13

2G084CC15

2G084CC16

2G084CC33

2G084DD02

2G084DD15

2G084DD23

2G084DD37

2G084DD38

2G084DD55

2G084FF06

2G084FF12

2G084FF13

2G084FF15

2G084FF31

2G084FF39

5F004BA09

5F004BB13

5F004BB18

5F004BB22

5F004BB26

5F004BB28

5F004BB29

5F004BD04

5F004CA06

5F045AA08

5F045DP03

5F045EF05

5F045EH14

5F045EH20

5F045EK07

5F045EM02

5F045EM05

5F045EM09

5F131AA02

5F131BA03

5F131BA04

5F131BA19

5F131CA09

5F131CA33

5F131CA42

5F131EA03

5F131EA11

(57)【要約】

【課題】プラズマ処理に際して基板支持部の内部における異常放電の発生を適切に抑制する。
【解決手段】プラズマ処理チャンバと、基台、第１及び第２縦孔を有するセラミック部材、環状部材、基板支持面の下方に配置される静電電極層、静電電極層の下方に配置される第１及び第２中央バイアス電極層、平面視で第１縦孔を囲むように第１縦孔の近傍で縦方向に延在し、第１中央バイアス電極層と第２中央バイアス電極層とを電気的に接続する第１縦コネクタ、第１及び第２環状バイアス電極層、及び、平面視で前記第２縦孔を囲むように第２縦孔の近傍で縦方向に延在し、第１環状バイアス電極層と第２環状バイアス電極層とを電気的に接続第２縦コネクタを含む基板支持部と、第２環状バイアス電極層に電気的に接続され、バイアス信号を生成するように構成されるバイアス生成部と、を備えるプラズマ処理装置。
【選択図】図４

【特許請求の範囲】

【請求項1】

プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であり、前記基板支持部は、
基台と、
前記基台上に配置され、基板支持面及びリング支持面を有するセラミック部材であり、前記セラミック部材は、複数の第１縦孔及び複数の第２縦孔を有し、各第１縦孔は、前記基板支持面から下方に向けて縦方向に延在し、各第２縦孔は、前記リング支持面から下方に向けて縦方向に延在する、セラミック部材と、
前記基板支持面上の基板を囲むように前記リング支持面上に配置される少なくとも１つの環状部材と、
前記セラミック部材内に埋め込まれ、前記基板支持面の下方に配置される静電電極層と、
前記セラミック部材内に埋め込まれ、前記静電電極層の下方に配置される第１及び第２中央バイアス電極層であり、前記第２中央バイアス電極層は、前記第１中央バイアス電極層の下方に配置される、第１及び第２中央バイアス電極層と、前記セラミック部材内に埋め込まれ、平面視で前記第１縦孔を囲むように前記第１縦孔の近傍で縦方向に延在する複数の第１縦コネクタであり、各第１縦コネクタは、前記第１中央バイアス電極層と前記第２中央バイアス電極層とを電気的に接続する、複数の第１縦コネクタと、前記セラミック部材内に埋め込まれ、前記リング支持面の下方に配置される第１及び第２環状バイアス電極層であり、前記第１環状バイアス電極層は、前記第２中央バイアス電極層に電気的に接続され、前記第２環状バイアス電極層は、前記第１環状バイアス電極層の下方に配置される、第１及び第２環状バイアス電極層と、
前記セラミック部材内に埋め込まれ、平面視で前記第２縦孔を囲むように前記第２縦孔の近傍で縦方向に延在する複数の第２縦コネクタであり、各第２コネクタは、前記第１環状バイアス電極層と前記第２環状バイアス電極層とを電気的に接続する、複数の第２縦コネクタと、
を含む、基板支持部と、
前記第２環状バイアス電極層に電気的に接続され、バイアス信号を生成するように構成されるバイアス生成部と、を備える、プラズマ処理装置。

【請求項2】

前記第１縦コネクタと前記第１縦孔との間の距離は、０．２～２０ｍｍである、請求項１に記載のプラズマ処理装置。

【請求項3】

前記第２環状バイアス電極層と前記セラミック部材の下面との間の距離は、１．５ｍｍ以下である、請求項１に記載のプラズマ処理装置。

【請求項4】

前記第１環状バイアス電極層は、縦方向に延在する少なくとも１つの第３縦コネクタを介して前記第２中央バイアス電極層に電気的に接続される、請求項１に記載のプラズマ処理装置。

【請求項5】

前記第３縦コネクタは、前記第１中央バイアス電極層、前記第２中央バイアス電極層及び前記第１環状バイアス電極層を電気的に接続する、請求項４に記載のプラズマ処理装置。

【請求項6】

前記複数の第１縦コネクタ及び前記複数の第２縦コネクタは、それぞれ、前記第１縦孔又は前記第２縦孔の周面を囲むように均等配置される複数の配線部材を有する、請求項１～５のいずれか一項に記載のプラズマ処理装置。

【請求項7】

前記複数の第１縦コネクタ及び前記複数の第２縦コネクタは、それぞれ、前記第１縦孔又は前記第２縦孔の周面を囲むように均等配置される複数の円弧形状部材を有する、請求項１～５のいずれか一項に記載のプラズマ処理装置。

【請求項8】

前記複数の第１縦コネクタ及び前記複数の第２縦コネクタは、それぞれ、前記第１縦孔又は前記第２縦孔の周面を囲むように構成される円筒形状を有する、請求項１～５のいずれか一項に記載のプラズマ処理装置。

【請求項9】

前記基板支持面は、前記リング支持面よりも高い位置にあり、
前記第１環状バイアス電極層は、前記第２中央バイアス電極層よりも低い位置に配置される、請求項１～５のいずれか一項に記載のプラズマ処理装置。

【請求項10】

前記基板支持部は、前記セラミック部材内に埋め込まれ、前記基板支持面の下方に配置される少なくとも１つの中央ヒータ電極層を含み、
前記少なくとも１つの中央ヒータ電極層は、前記第１環状バイアス電極層よりも低く、且つ、前記第２環状バイアス電極層よりも高い位置に配置される、請求項９に記載のプラズマ処理装置。

【請求項11】

前記基板支持部は、前記セラミック部材内に埋め込まれ、前記リング支持面の下方に配置される少なくとも１つの環状ヒータ電極層を含み、
前記少なくとも１つの環状ヒータ電極層は、前記第１環状バイアス電極層よりも低く、且つ、前記第２環状バイアス電極層よりも高い位置に配置される、請求項９に記載のプラズマ処理装置。

【請求項12】

前記複数の第１縦孔は、前記基板支持面から前記セラミック部材の下面まで延在している、請求項１～５のいずれか一項に記載のプラズマ処理装置。

【請求項13】

前記セラミック部材は、
前記第２中央バイアス電極層よりも低い位置に形成されるガス分配空間と、
前記セラミック部材の下面から前記ガス分配空間まで延在するガス入口と、を有し、
前記複数の第１縦孔は、前記基板支持面から前記ガス分配空間まで延在する、請求項１～５のいずれか一項に記載のプラズマ処理装置。

【請求項14】

前記バイアス生成部は、１．２ＭＨｚ以下の周波数を有するバイアスＲＦ信号を生成するように構成される、請求項１～５のいずれか一項に記載のプラズマ処理装置。

【請求項15】

前記バイアス生成部は、１００ｋＨｚ～５００ｋＨｚの周波数を有するバイアスＲＦ信号を生成するように構成される、請求項１～５のいずれか一項に記載のプラズマ処理装置。

【請求項16】

前記バイアス生成部は、ＤＣに基づく電圧パルスを生成するように構成される、請求項１～５のいずれか一項に記載のプラズマ処理装置。

【請求項17】

前記セラミック部材内に埋め込まれ、前記第１中央バイアス電極層よりも上方に配置される追加の中央バイアス電極層を更に備え、
前記追加の中央バイアス電極層は、前記第１縦コネクタを介して前記第１中央バイアス電極層と電気的に接続される、請求項１～５のいずれか一項に記載のプラズマ処理装置。

【請求項18】

前記追加の中央バイアス電極層は、前記静電電極層と同じ高さにあり、前記静電電極層から電気的に分離されている、請求項１７に記載のプラズマ処理装置。

【請求項19】

プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であり、前記基板支持部は、
基台と、
前記基台上に配置され、基板支持面を有するセラミック部材であり、前記セラミック部材は、前記基板支持面から下方に向けて縦方向に延在する複数の縦孔を有する、セラミック部材と、
前記セラミック部材内に埋め込まれ、前記基板支持面の下方に配置される静電電極層と、
前記セラミック部材内に埋め込まれ、前記静電電極層の下方に配置される第１及び第２バイアス電極層であり、前記第２バイアス電極層は、前記第１バイアス電極層の下方に配置される、第１及び第２バイアス電極層と、
前記セラミック部材内に埋め込まれ、平面視で前記縦孔を囲むように前記縦孔の近傍で縦方向に延在する複数の縦コネクタであり、各縦コネクタは、前記第１バイアス電極層と前記第２バイアス電極層とを電気的に接続する、複数の縦コネクタと、
を含む、基板支持部と、
前記第２バイアス電極層に電気的に接続され、バイアス信号を生成するように構成されるバイアス生成部と、を備える、プラズマ処理装置。

【請求項20】

プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であり、前記基板支持部は、
基台と、
前記基台上に配置され、基板支持面を有するセラミック部材であり、前記セラミック部材は、前記基板支持面から下方に向けて縦方向に延在する複数の縦孔を有する、セラミック部材と、
前記セラミック部材内に埋め込まれる第１電極層と、
前記セラミック部材内に埋め込まれ、前記第１電極層の下方に配置される第２電極層と、
前記セラミック部材内に埋め込まれ、平面視で前記縦孔を囲むように前記縦孔の近傍で縦方向に延在する複数の縦コネクタであり、各縦コネクタは、前記第１電極層と前記第２電極層とを電気的に接続する、複数の縦コネクタと、
を含む、基板支持部と、
前記第２電極層に電気的に接続される少なくとも１つの電源と、を備える、プラズマ処理装置。

【請求項21】

前記少なくとも１つの電源は、ＲＦ電源及びＤＣ電源のうち少なくとも１つを含む、請求項２０に記載のプラズマ処理装置。

【請求項22】

前記少なくとも１つの電源は、ＲＦ電源及びＤＣ電源を含む、請求項２０に記載のプラズマ処理装置。

【請求項23】

プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であり、前記基板支持部は、
基台と、
前記基台上に配置され、基板支持面及びリング支持面を有するセラミック部材であり、前記セラミック部材は、複数の第１縦孔及び複数の第２縦孔を有し、各第１縦孔は、前記基板支持面から下方に向けて縦方向に延在し、各第２縦孔は、前記リング支持面から下方に向けて縦方向に延在する、セラミック部材と、
前記基板支持面上の基板を囲むように前記リング支持面上に配置される少なくとも１つの環状部材と、
前記セラミック部材内に埋め込まれ、前記基板支持面の下方に配置される静電電極層と、
前記セラミック部材内に埋め込まれ、前記静電電極層の下方に配置される第１及び第２円形バイアス電極層であり、前記第２円形バイアス電極層は、前記第１円形バイアス電極層の下方に配置される、第１及び第２円形バイアス電極層と、
前記セラミック部材内に埋め込まれ、平面視で前記第１縦孔を囲むように前記第１縦孔の近傍で縦方向に延在する複数の第１縦コネクタであり、各第１縦コネクタは、前記第１円形バイアス電極層と前記第２円形バイアス電極層とを電気的に接続する、複数の第１縦コネクタと、
前記セラミック部材内に埋め込まれ、前記第２円形バイアス電極層の下方に配置される第３円形バイアス電極層であり、前記第３円形バイアス電極層の中央領域は、前記第２円形バイアス電極層と縦方向に重複しており、前記第３円形バイアス電極層の外側領域は、前記リング支持面と縦方向に重複しており、前記第３円形バイアス電極層は、前記第２円形バイアス電極層に電気的に接続される、第３円形バイアス電極層と、
前記セラミック部材内に埋め込まれ、前記第３円形バイアス電極層の下方に配置される環状バイアス電極層と、
前記セラミック部材内に埋め込まれ、平面視で前記第２縦孔を囲むように前記第２縦孔の近傍で縦方向に延在する複数の第２縦コネクタであり、各第２コネクタは、前記第３円形バイアス電極層と前記環状バイアス電極層とを電気的に接続する、複数の第２縦コネクタと、
を含む、基板支持部と、
前記環状バイアス電極層に電気的に接続され、バイアス信号を生成するように構成されるバイアス生成部と、を備える、プラズマ処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、プラズマ処理装置に関する。

【背景技術】

【0002】

特許文献１には、クーリングプレートと誘電プレートとが積層して形成された静電チャックを備えるプラズマ処理チャンバが開示されている。特許文献１に記載の静電チャックの内部には、複数の電極が配置されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第２０２０／０２８６７１７号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

本開示にかかる技術は、プラズマ処理に際して基板支持部の内部における異常放電の発生を適切に抑制する。

【課題を解決するための手段】

【0005】

本開示の一態様は、プラズマ処理装置であって、プラズマ処理チャンバと、前記プラズマ処理チャンバ内に配置される基板支持部であり、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有するセラミック部材であり、前記セラミック部材は、複数の第１縦孔及び複数の第２縦孔を有し、各第１縦孔は、前記基板支持面から下方に向けて縦方向に延在し、各第２縦孔は、前記リング支持面から下方に向けて縦方向に延在する、セラミック部材と、前記基板支持面上の基板を囲むように前記リング支持面上に配置される少なくとも１つの環状部材と、前記セラミック部材内に埋め込まれ、前記基板支持面の下方に配置される静電電極層と、前記セラミック部材内に埋め込まれ、前記静電電極層の下方に配置される第１及び第２中央バイアス電極層であり、前記第２中央バイアス電極層は、前記第１中央バイアス電極層の下方に配置される、第１及び第２中央バイアス電極層と、前記セラミック部材内に埋め込まれ、平面視で前記第１縦孔を囲むように前記第１縦孔の近傍で縦方向に延在する複数の第１縦コネクタであり、各第１縦コネクタは、前記第１中央バイアス電極層と前記第２中央バイアス電極層とを電気的に接続する、複数の第１縦コネクタと、前記セラミック部材内に埋め込まれ、前記リング支持面の下方に配置される第１及び第２環状バイアス電極層であり、前記第１環状バイアス電極層は、前記第２中央バイアス電極層に電気的に接続され、前記第２環状バイアス電極層は、前記第１環状バイアス電極層の下方に配置される、第１及び第２環状バイアス電極層と、前記セラミック部材内に埋め込まれ、平面視で前記第２縦孔を囲むように前記第２縦孔の近傍で縦方向に延在する複数の第２縦コネクタであり、各第２コネクタは、前記第１環状バイアス電極層と前記第２環状バイアス電極層とを電気的に接続する、複数の第２縦コネクタと、を含む、基板支持部と、前記第２環状バイアス電極層に電気的に接続され、バイアス信号を生成するように構成されるバイアス生成部と、を備える。

【発明の効果】

【0006】

本開示によれば、プラズマ処理に際して基板支持部の内部における異常放電の発生を適切に抑制することができる。

【図面の簡単な説明】

【0007】

【図1】静電チャックの内部における異常放電の様子を示す説明図である。

【図2】本実施形態にかかるプラズマ処理システムの構成の概略を模式的に示す説明図である。

【図3】本実施形態にかかるプラズマ処理装置の構成の一例を示す断面図である。

【図4】基板支持部を構成する静電チャックの構成の概略を示す断面図である。

【図5A】図４のＡ－Ａ断面図である。

【図5B】図５Ａの要部を拡大して示す要部拡大図である。

【図6A】導電性ビアの他の構成例を示す断面図である。

【図6B】導電性ビアの他の構成例を示す断面図である。

【図6C】導電性ビアの他の構成例を示す断面図である。

【図7】静電チャックの他の構成例を示す断面図である。

【図8】静電チャックの他の構成例を示す要部断面図である。

【図9】静電チャックの他の構成例を示す断面図である。

【図10】静電チャックの他の構成例を示す断面図である。

【発明を実施するための形態】

【0008】

半導体デバイスの製造工程では、チャンバ中に供給された処理ガスを励起させてプラズマを生成することで、基板支持体に支持された半導体基板（以下、単に「基板」という。）に対して、エッチング処理、成膜処理、拡散処理などの各種プラズマ処理が行われる。基板支持体には、例えば、クーロン力等によって基板を載置面に吸着保持する静電チャックと、プラズマ処理に際してバイアス電力が供給される電極部と、が設けられる。

【0009】

ところで、前述の静電チャックの内部には、例えば外部の搬送機構と載置面との間で基板やエッジリングの受け渡しを行うリフターピンを挿通するための貫通孔や、基板やエッジリングの裏面に対して伝熱ガスを供給するためのガス分配空間が形成されている。しかしながら、このように静電チャックの内部に貫通孔やガス分配空間が形成されていると、特に低周波かつハイパワーのバイアス電力を電極部に供給する場合に、静電チャックの縦方向（厚み方向）で電位差が生じ、異常放電の発生の原因となり得る。そして、このように貫通孔やガス分配空間の内部で異常放電が発生すると、これにより静電チャックに保持された基板の裏面（保持面）に放電痕が形成され、後のプロセスにおける不具合の原因となるおそれがある。

【0010】

ここで、静電チャックの内部での異常放電の発生を抑制するための一手法としては、静電チャックを構成するセラミック部材の厚みを小さくすることで、バイアス電力が供給される電極部と載置面に保持される基板との間の距離を小さくすることが考えられる。セラミック部材の厚みを小さくした場合、静電チャックの内部における電界空間が小さくなり、これによりプラズマ処理空間から侵入するイオンの加速が抑制され、異常放電の発生を抑制できる。

【0011】

しかしながら、近年のプラズマ処理では、図１の右図に示したように静電チャックの内部に加熱機構ＨＴＲ（ヒータ等）を設けることで、処理対象の基板の温度分布を均一に制御することが求められており、この加熱機構の設置に伴い、静電チャックの厚みを小さくすることには困難性がある。

【0012】

本開示にかかる技術は、上記事情に鑑みてなされたものであり、プラズマ処理に際して基板支持部の内部における異常放電の発生を適切に抑制する。以下、本実施形態にかかる基板処理装置の構成について、図面を参照しながら説明する。なお、本明細書において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。

【0013】

＜プラズマ処理システム＞
図２は、プラズマ処理システムの構成例を説明するための図である。一実施形態において、プラズマ処理システムは、プラズマ処理装置１及び制御部２を含む。プラズマ処理システムは、基板処理システムの一例であり、プラズマ処理装置１は、基板処理装置の一例である。プラズマ処理装置１は、プラズマ処理チャンバ１０、基板支持部１１及びプラズマ生成部１２を含む。プラズマ処理チャンバ１０は、プラズマ処理空間を有する。また、プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間に供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。ガス供給口は、後述するガス供給部２０に接続され、ガス排出口は、後述する排気システム４０に接続される。基板支持部１１は、プラズマ処理空間内に配置され、基板を支持するための基板支持面を有する。

【0014】

プラズマ生成部１２は、プラズマ処理空間内に供給された少なくとも１つの処理ガスからプラズマを生成するように構成される。プラズマ処理空間において形成されるプラズマは、容量結合プラズマ（ＣＣＰ；Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ；Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲプラズマ（Ｅｌｅｃｔｒｏｎ－Ｃｙｃｌｏｔｒｏｎ－ｒｅｓｏｎａｎｃｅ ｐｌａｓｍａ）、ヘリコン波励起プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、又は、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）等であってもよい。また、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）プラズマ生成部及びＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）プラズマ生成部を含む、種々のタイプのプラズマ生成部が用いられてもよい。一実施形態において、ＡＣプラズマ生成部で用いられるＡＣ信号（ＡＣ電力）は、１００ｋＨｚ～１０ＧＨｚの範囲内の周波数を有する。従って、ＡＣ信号は、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号及びマイクロ波信号を含む。一実施形態において、ＲＦ信号は、１００ｋＨｚ～１５０ＭＨｚの範囲内の周波数を有する。

【0015】

制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、例えばコンピュータ２ａを含んでもよい。コンピュータ２ａは、例えば、処理部（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２ａ１、記憶部２ａ２、及び通信インターフェース２ａ３を含んでもよい。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。

【0016】

＜プラズマ処理装置＞
次に、プラズマ処理装置１の一例としての容量結合型のプラズマ処理装置の構成例について説明する。図３は、容量結合型のプラズマ処理装置の構成例を説明するための図である。

【0017】

容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は接地される。シャワーヘッド１３及び基板支持部１１は、プラズマ処理チャンバ１０の筐体とは電気的に絶縁される。

【0018】

基板支持部１１は、本体部１１０、リングアセンブリ１２０及びリフター（図示せず）を含む。本体部１１０は、基板Ｗを支持するための中央領域１１０ａと、リングアセンブリ１２０を支持するための環状領域１１０ｂとを有する。ウェハは基板Ｗの一例である。本体部１１０の環状領域１１０ｂは、平面視で本体部１１０の中央領域１１０ａを囲んでいる。基板Ｗは、本体部１１０の中央領域１１０ａ上に配置され、リングアセンブリ１２０は、本体部１１０の中央領域１１０ａ上の基板Ｗを囲むように本体部１１０の環状領域１１０ｂ上に配置される。従って、中央領域１１０ａは、基板Ｗを支持するための基板支持面とも呼ばれ、環状領域１１０ｂは、リングアセンブリ１２０を支持するためのリング支持面とも呼ばれる。

【0019】

また、一実施形態において本体部１１０は、基台１１１及び静電チャック１１２を含む。基台１１１は、導電性部材を含む。基台１１１の導電性部材は下部電極として機能し得る。静電チャック１１２は、基台１１１の上に配置される。静電チャック１１２は、セラミック部材１１２ａと、セラミック部材１１２ａ内に配置される複数の電極と、セラミック部材１１２ａ内に形成されるガス分配空間を含む。複数の電極は、後述する１又は複数の静電電極（チャック電極ともいう。）１１５と、下部電極として機能し得る１又は複数のバイアス電極１１６とを含む。セラミック部材１１２ａ内に配置される複数の電極は、基板Ｗを吸着保持するための後述の静電電極、下部電極として機能し得る後述のバイアス電極、後述のヒータ電極等を含む。セラミック部材１１２ａは、中央領域１１０ａを有する。一実施形態において、セラミック部材１１２ａは、環状領域１１０ｂも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック１１２を囲む他の部材が環状領域１１０ｂを有してもよい。この場合、リングアセンブリ１２０は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック１１２と環状絶縁部材の両方の上に配置されてもよい。

【0020】

リングアセンブリ１２０は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。

【0021】

図示しないリフターは、中央領域１１０ａ（基板支持面）上において図示しない搬送機構との間で基板Ｗの受け渡しを行う。リフターは、基板用リフターピン（図示せず）を備える。基板用リフターピンは、基板支持面から静電チャック１１２を厚み方向に貫通して形成される後述の貫通孔１１２ｂに挿通され、貫通孔１１２ｂを介して基板支持面の上面から突没自在に構成される。これにより基板用リフターピンは、中央領域１１０ａ（基板支持面）の上面に支持された基板Ｗの下面を支持して縦方向に移動（リフトアップ）させる。

【0022】

またリフターは、環状領域１１０ｂ（リング支持面）上において図示しない搬送機構との間でリングアセンブリ１２０の受け渡しを行う。リフターは、リング用リフターピン（図示せず）を備える。リング用リフターピンは、リング支持面から静電チャック１１２を厚み方向に貫通して形成される後述の貫通孔１１２ｃに挿通され、貫通孔１１２ｃを介してリング支持面の上面から突没自在に構成される。これによりリング用リフターピンは、環状領域１１０ｂ（リング支持面）の上面に支持されたリングアセンブリ１２０の下面を支持して縦方向に移動（リフトアップ）させる。

【0023】

また、基板支持部１１は、静電チャック１１２、リングアセンブリ１２０及び基板Ｗのうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含む。図３に示すように、一実施形態において温調モジュールは、静電チャック１１２の内部に配置される後述のヒータ電極、基台１１１の内部に形成される流路１１１ａを含む。流路１１１ａには、ブラインやガスのような伝熱流体が流れる。なお、温調モジュールの構成はこれに限定されるものではなく、静電チャック１１２、リングアセンブリ１２０及び基板Ｗのうち少なくとも１つの温度を調整できるように構成されればよい。

【0024】

また、基板支持部１１の内部には、基板Ｗの裏面と中央領域１１０ａとの間、又はリングアセンブリ１２０の裏面と環状領域１１０ｂとの間に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。

【0025】

なお、本開示の技術に係るプラズマ処理装置１が備える基板支持部１１の詳細な構成については後述する。

【0026】

シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ Ｇａｓ Ｉｎｊｅｃｔｏｒ）を含んでもよい。

【0027】

ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する少なくとも１つの流量変調デバイスを含んでもよい。

【0028】

電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、ソースＲＦ信号及びバイアスＲＦ信号のような少なくとも１つのＲＦ信号（ＲＦ電力）を、下部電極及び／又は上部電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ生成部１２の少なくとも一部として機能し得る。また、バイアスＲＦ信号を下部電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。

【0029】

一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して下部電極及び／又は上部電極に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、下部電極及び／又は上部電極に供給される。

【0030】

第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して下部電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１．２ＭＨｚ以下、より好ましくは１００ｋＨｚ～５００ｋＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、下部電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。

【0031】

また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、下部電極に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のＤＣ信号は、下部電極に印加される。一実施形態において、第２のＤＣ生成部３２ｂは、上部電極に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、上部電極に印加される。

【0032】

種々の実施形態において、第１及び第２のＤＣ信号がパルス化されてもよい。この場合、ＤＣに基づく電圧パルスのシーケンスが下部電極及び／又は上部電極に印加される。この場合、パルス化された第１及び第２のＤＣ信号はバイアスＤＣ信号（バイアスＤＣ電力）として用いられてもよい。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号から電圧パルスのシーケンスを生成するための波形生成部が第１のＤＣ生成部３２ａと下部電極との間に接続される。従って、第１のＤＣ生成部３２ａ及び波形生成部は、電圧パルス生成部を構成する。第２のＤＣ生成部３２ｂ及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、１周期内に１又は複数の正極性電圧パルスと１又は複数の負極性電圧パルスとを含んでもよい。なお、第１及び第２のＤＣ生成部３２ａ，３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。

【0033】

排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。

【0034】

＜基板支持部＞
次に、上述した基板支持部１１の詳細な構成例について説明する。
上述したように、基板支持部１１は本体部１１０及びリングアセンブリ１２０を含み、本体部１１０は基台１１１及び静電チャック１１２を含む。また、静電チャック１１２は、基板Ｗを支持する中央領域１１０ａと、リングアセンブリ１２０を支持する環状領域１１０ｂを上面に有する。

【0035】

図４は、静電チャック１１２の構成の概略を示す断面図である。図４においては静電チャック１１２と積層して配置される基台１１１、及び静電チャック１１２に支持される基板Ｗ及びリングアセンブリ１２０の図示は省略している。また、図５Ａは図４に示したＡ－Ａ断面を示す横断面図である。

【0036】

静電チャック１１２は、上述したように基台１１１の上に配置される。静電チャック１１２は、少なくとも１つのセラミック層を有するセラミック部材１１２ａを含む。セラミック部材１１２ａは、中央領域１１０ａを上面に有する。一実施形態において、セラミック部材１１２ａは、環状領域１１０ｂも上面に有する。

【0037】

またセラミック部材１１２ａは、中央領域１１０ａと対応する部分において第１の厚みを有し、環状領域１１０ｂと対応する部分において第１の厚みよりも小さな第２の厚みを有する。換言すれば、セラミック部材１１２ａは、図４に示すように基板支持面（中央領域１１ａ）がリング支持面（環状領域１１０ｂ）よりも高く、上面に凸部が形成された略凸形状の断面形状を有する。

【0038】

静電チャック１１２のセラミック部材１１２ａには、上述したように、基板支持面から縦方向（厚み方向）に貫通する複数、本実施形態においては３つの貫通孔１１２ｂと、リング支持面から縦方向に貫通する複数、本実施形態においては３つの貫通孔１１２ｃが形成されている。

【0039】

貫通孔１１２ｂは、セラミック部材１１２ａの基板支持面から下面１１２ｄまでを縦方向に貫通して形成される。貫通孔１１２ｂには基板用リフターピンが挿通される。図５Ａに示すように、貫通孔１１２ｂは、基板用リフターピンの数に対応して複数、本実施形態においては３つ形成される。

【0040】

貫通孔１１２ｃは、セラミック部材１１２ａのリング支持面から下面１１２ｄまでを縦方向に貫通して形成される。貫通孔１１２ｃにはリング用リフターピンが挿通される。図５Ａに示すように、貫通孔１１２ｃは、リング用リフターピンの数に対応して複数、本実施形態においては３つ形成される。

【0041】

また、静電チャック１１２のセラミック部材１１２ａには、伝熱ガス供給部１１３が形成されている。伝熱ガス供給部１１３は、基板Ｗの裏面と中央領域１１０ａ（基板支持面）との間に伝熱ガス（バックサイドガス：例えばＨｅガス）を供給する。

【0042】

図４に示すように伝熱ガス供給部１１３は、分配空間１１３ａと、分配空間１１３ａに伝熱ガスを供給するためのガス入口１１３ｂと、分配空間１１３ａから伝熱ガスを排出するためのガス出口１１３ｃを有する。

【0043】

分配空間１１３ａは、図５Ａに示すように、平面視において、セラミック部材１１２ａの周方向に沿って略環状に形成される。分配空間１１３ａは、図５Ａに示したように必ずしも連続的な環で構成されている必要はなく、その一部が不連続な環で構成されていてもよい。具体的には、例えば分配空間１１３ａは、平面視において略Ｃ字形状を有していてもよい。

【0044】

分配空間１１３ａの径方向内側の内側領域には、図５Ａに示すように、セラミック部材１１２ａの下面１１２ｄから縦方向に延在して形成されるガス入口１１３ｂ（図４を参照）が接続される。ガス入口１１３ｂは伝熱ガス供給源（図示せず）に接続される。

【0045】

また、分配空間１１３ａの径方向外側の外側領域には、図５Ａに示すように、セラミック部材１１２ａの上面（基板支持面）から縦方向に延在して形成されるガス出口１１３ｃ（図４を参照）が接続される。ガス出口１１３ｃは、中央領域１１０ａ（基板支持面）の周方向に略均等に複数（図示の例では３個）配置される。

【0046】

すなわち伝熱ガス供給源（図示せず）からの伝熱ガスは、ガス入口１１３ｂを介して分配空間１１３ａに供給され、当該分配空間１１３ａでセラミック部材１１２ａの周方向に沿って分配された後、ガス出口１１３ｃを介して基板Ｗの裏面に向けて供給される。

【0047】

また、静電チャック１１２のセラミック部材１１２ａの内部には、静電電極１１５、バイアス電極１１６及びヒータ電極１１７が設けられている。静電電極は、クランプ電極の一例である。静電チャック１１２は、貫通孔１１２ｂ、１１２ｃ及び伝熱ガス供給部１１３が形成されたセラミック部材１１２ａ（例えばセラミックス等の非磁性の誘電体からなる一対の誘電膜）の間に静電電極１１５、バイアス電極１１６及びヒータ電極１１７を挟んで構成される。

【0048】

静電電極１１５は、セラミック部材１１２ａの下面１１２ｄに設けられた端子１１５０を介して静電吸着用ＤＣ電源（図示せず）に電気的に接続される。そして、静電吸着用ＤＣ電源から静電電極１１５に直流電圧（ＤＣ信号）を印加することによりクーロン力等の静電力を発生させ、発生した静電力によって基板Ｗを中央領域１１０ａに吸着保持する。

【0049】

静電電極１１５は、中央領域１１０ａの下方において凸部の内部に設けられ、基板Ｗを中央領域１１０ａに吸着保持するための略円板形状の第１静電電極１１５ａを備える。また静電電極１１５は、セラミック部材１１２ａの厚み方向において環状領域１１０ｂよりも下方に配置され、縦方向で第１静電電極１１５ａ及び環状領域１１０ｂの両方と重複して配置される吸着用環状ドライバ１１５ｂを備える。

【0050】

第１静電電極１１５ａは、１つ又は周方向に略均等に配置された複数の導電性ビア１１５ｃを介して、導電性の静電吸着用環状ドライバ１１５ｂに電気的に接続される。また静電吸着用環状ドライバ１１５ｂは、１つ又は周方向に略均等に配置された複数の導電性ビア１１５ｄを介して端子１１５０に電気的に接続される。換言すれば、第１静電電極１１５ａは、セラミック部材１１２ａの内部で吸着用環状ドライバ１１５ｂにより径方向外側にオフセットされた後、端子１１５０に接続される。静電吸着用ＤＣ電源は、端子１１５０に電気的に接続される。

【0051】

なお、静電吸着用ＤＣ電源としては図３に示した電源３０が用いられてもよいし、電源３０とは独立した静電吸着用ＤＣ電源（図示せず）が用いられてもよい。

【0052】

バイアス電極１１６は、セラミック部材１１２ａの下面１１２ｄに設けられた端子１１６０を介して電源３０に電気的に接続される。バイアス電極１１６は下部電極として機能する略円板形状の第１バイアス電極１１６ａと略環状の第２バイアス電極１１６ｂを備え、電源３０からバイアス信号が供給されることにより基板Ｗにバイアス電位を発生させ、プラズマ中のイオン成分を基板Ｗに引き込むことができる。なお、基台１１１の導電性部材とバイアス電極１１６との両方が下部電極として機能してもよい。

【0053】

第１バイアス電極１１６ａは、中央領域１１０ａの下方において凸部の内部に設けられ、主として基板Ｗの中央部にイオン成分を引き込む。また第２バイアス電極１１６ｂは、少なくとも一部が環状領域１１０ｂの下方に設けられ、主として基板Ｗの外周部にイオン成分を引き込む。

【0054】

またバイアス電極１１６は、第１バイアス電極１１６ａの下方に配置される導電部材としての第１中継部材１１６ｃと、第２バイアス電極１１６ｂの下方に配置される環状導電部材としての第２中継部材１１６ｄを備える。一実施形態において、第１中継部材１１６ｃは、円形のバイアス電極層である。

【0055】

第１バイアス電極１１６ａと第１中継部材１１６ｃは、第１導電性ビア１１６ｅを介して電気的に接続される。導電性ビアは、セラミック部材１１２ａにおいて縦方向に延在する導電性の配線であり、縦コネクタ又はビアコネクタとも呼ばれる。第１導電性ビア１１６ｅは、図４に示すように第１バイアス電極１１６ａ及び第１中継部材１１６ｃの径方向外側において、１つ又は周方向に略均等に配置される複数の第１導電性ビア１１６ｅ１と、貫通孔１１２ｂの周面に沿って配置される１つ又は複数の第１導電性ビア１１６ｅ２と、伝熱ガス供給部１１３のガス出口１１３ｃの周面に沿って配置される１つ又は複数の第１導電性ビア１１６ｅ３と、を有する。

【0056】

第１導電性ビア１１６ｅ１は、第１バイアス電極１１６ａの径方向外側から縦方向に沿って下方に延在して配置され、第１中継部材１１６ｃと接続された後、更に下方に延在して第２バイアス電極１１６ｂと接続される。換言すれば、第１導電性ビア１１６ｅ１は、第１バイアス電極１１６ａと第２バイアス電極１１６ｂを電気的に接続する。

【0057】

第１導電性ビア１１６ｅ２は、リフターピンが挿通される貫通孔１１２ｂの周面に沿って縦方向に延在して配置され、かつ、貫通孔１１２ｂの周囲を略均等に囲むように１つ、又は複数（図５Ｂに示した例においては１つの貫通孔１１２ｂに対して６つ）配置される。第１導電性ビア１１６ｅ２は、バイアス信号が供給されることで当該第１導電性ビア１１６ｅ２により囲まれた領域、すなわち貫通孔１１２ｂの内部に同電位の空間を形成し、これによりセラミック部材１１２ａの厚み方向で電位差が生じることを抑制する。

【0058】

なお、第１導電性ビア１１６ｅ２は、貫通孔１１２ｂとの間の耐圧を確保するため、少なくとも貫通孔１１２ｂの周面から２ｍｍ以上の離隔をとって配置されることが望ましい。換言すれば、貫通孔１１２ｂの周面と第１導電性ビア１１６ｅ２の間には、少なくとも２ｍｍ以上のセラミック（セラミック部材１１２ａ）が介在していることが望ましい。一実施形態において、第１導電性ビア１１６ｅ２と貫通孔１１２ｂとの間の距離は、２ｍｍ以上である。一実施形態において、第１導電性ビア１１６ｅ２と貫通孔１１２ｂとの間の距離は、２～５ｍｍである。

【0059】

なお、第１導電性ビア１１６ｅ２は、このように第１導電性ビア１１６ｅ２により囲まれた領域に同電位の空間を形成できれば、その形状や本数は限定されない。具体的には、例えば図５Ｂに示したように、配線形状の第１導電性ビア１１６ｅ２を貫通孔１１２ｂの周面に沿って複数、好ましくは４本以上配置してもよい。また例えば、図６Ａに示すように、略円筒形状で構成される１本の第１導電性ビア１１６ｅ２を、内部に貫通孔１１２ｂが延在するように配してもよい。また例えば、図６Ｂや図６Ｃに示すように、略円弧状又は略半円形状の第１導電性ビア１１６ｅ２を、貫通孔１１２ｂの周面に沿って複数配置してもよい。

【0060】

第１導電性ビア１１６ｅ３は、伝熱ガスが供給されるガス出口１１３ｃの周面に沿って縦方向に延在して配置され、かつ、ガス出口１１３ｃの周囲を略均等に囲むように１つ、又は複数（図５Ｂに示した例においては１つのガス出口１１３ｃに対して６つ）配置される。第１導電性ビア１１６ｅ３は、バイアス信号が供給されることで当該第１導電性ビア１１６ｅ３により囲まれた領域、すなわちガス出口１１３ｃの内部に同電位の空間を形成し、これによりセラミック部材１１２ａの厚み方向で電位差が生じることを抑制する。

【0061】

なお、第１導電性ビア１１６ｅ３は、ガス出口１１３ｃとの間の耐圧を確保するため、少なくともガス出口１１３ｃの周面から２ｍｍ以上の離隔をとって配置されることが望ましい。換言すれば、ガス出口１１３ｃの周面と第１導電性ビア１１６ｅ２の間には、少なくとも２ｍｍ以上のセラミック（セラミック部材１１２ａ）が介在していることが望ましい。一実施形態において、第１導電性ビア１１６ｅ３とガス出口１１３ｃとの間の距離は、２ｍｍ以上である。一実施形態において、第１導電性ビア１１６ｅ３とガス出口１１３ｃとの間の距離は、２～５ｍｍである。

【0062】

なお、第１導電性ビア１１６ｅ３は、第１導電性ビア１１６ｅ２と同様に任意の形状、本数で配置され得る。すなわち第１導電性ビア１１６ｅ３は、当該第１導電性ビア１１６ｅ３により囲まれた領域に同電位の空間を形成できれば、図５Ａ又は図６Ａ～Ｃに示したように任意の形状、本数を有してよい。

【0063】

第１中継部材１１６ｃと第２バイアス電極１１６ｂは、上述したように第１導電性ビア１１６ｅ１を介して電気的に接続される。また第２バイアス電極１１６ｂは、第２導電性ビア１１６ｆを介して第２中継部材１１６ｄと電気的に接続される。第２バイアス電極１１６ｂ及び第２中継部材１１６ｄは、環状バイアス電極とも呼ばれる。第２導電性ビア１１６ｆは、図４に示すように、第２バイアス電極１１６ｂと端子１１６０を電気的に接続する１つ又は周方向に略均等に配置される複数の第２導電性ビア１１６ｆ１と、貫通孔１１２ｃの周面に沿って配置される１つ又は複数の第２導電性ビア１１６ｆ２と、を有する。

【0064】

複数の第２導電性ビア１１６ｆ１は、第２バイアス電極１１６ｂから縦方向に沿って下方に延在して配置され、第２中継部材１１６ｄと接続された後、更に下方に延在して端子１１６０に接続される。換言すれば、第２導電性ビア１１６ｆ１は、第２バイアス電極１１６ｂと端子１１６０を電気的に接続する。電源３０は、端子１１６０に電気的に接続される。

【0065】

第２導電性ビア１１６ｆ２は、リフターピンが挿通される貫通孔１１２ｃの周面に沿って縦方向に延在して配置され、かつ、貫通孔１１２ｃの周囲を略均等に囲むように１つ、又は複数（図５Ａに示した例においては１つの貫通孔１１２ｃに対して６つ）配置される。第２導電性ビア１１６ｆ２は、バイアス信号が供給されることで当該第２導電性ビア１１６ｆ２により囲まれた領域、すなわち貫通孔１１２ｃの内部に同電位の空間を形成し、これによりセラミック部材１１２ａの厚み方向で電位差が生じることを抑制する。

【0066】

なお、第２導電性ビア１１６ｆ２は、貫通孔１１２ｃとの間の耐圧を確保するため、少なくとも貫通孔１１２ｃの周面から２ｍｍ以上の離隔をとって配置されることが望ましい。換言すれば、貫通孔１１２ｃの周面と第２導電性ビア１１６ｆ２の間には、少なくとも２ｍｍ以上のセラミック（セラミック部材１１２ａ）が介在していることが望ましい。

【0067】

なお、第２導電性ビア１１６ｆ２は、第１導電性ビア１１６ｅ２や第１導電性ビア１１６ｅ３と同様に、任意の形状、本数で配置され得る。すなわち第２導電性ビア１１６ｆ２は、当該第２導電性ビア１１６ｆ２により囲まれた領域に同電位の空間を形成できれば、図５Ａ又は図６Ａ～Ｃに示したように任意の形状、本数を有してよい。

【0068】

ヒータ電極１１７は、セラミック部材１１２ａの下面１１２ｄに設けられた端子１１７０を介してヒータ電源（図示せず）に電気的に接続される。そして、ヒータ電源からヒータ電極１１７に電圧を印加することによりヒータ電極１１７を加熱し、静電チャック１１２、リングアセンブリ１２０及び基板Ｗのうち少なくとも１つをターゲット温度に調節する。

【0069】

ヒータ電極１１７は、中央領域１１０ａの下方に設けられ、中央領域１１０ａに支持された基板Ｗを加熱するための略円板形状の第１ヒータ電極群１１７ａを備える。またヒータ電極１１７は、環状領域１１０ｂの下方に設けられ、環状領域１１０ｂに支持されたリングアセンブリ１２０を加熱するための１つ又は複数の略環状の第２ヒータ電極１１７ｂを備える。

【0070】

第１ヒータ電極群１１７ａは、セラミック部材１１２ａの凸部よりも大径を有する略円板形状で構成される。第１ヒータ電極群１１７ａは複数の第１ヒータ電極（図示せず）を備える。複数の第１ヒータ電極は、それぞれ独立の導電性ビア１１７ｃを介して端子１１７０ａと接続され、ヒータ電源は、端子１１７０ａに電気的に接続される。これにより、各々に対する電力の供給を個別に制御可能に構成されている。換言すれば、第１ヒータ電極群１１７ａは、平面視において複数の第１ヒータ電極の各々、又は組み合わせにより規定される複数の温調領域毎に中央領域１１０ａ（基板Ｗ）の温度を独立して制御可能に構成される。

【0071】

第２ヒータ電極１１７ｂは、環状領域１１０ｂの温度を調節し、これにより当該環状領域１１０ｂに支持されたリングアセンブリ１２０の温度を調節可能に構成される。第２ヒータ電極１１７ｂは、１つ又は複数の導電性ビア１１７ｄを介して端子１１７０ｂと接続される。ヒータ電源は、端子１１７０ｂに電気的に接続される。なお、第２ヒータ電極１１７ｂは、第１ヒータ電極群１１７ａと同様に環状領域１１０ｂを平面視において複数の温調領域毎に独立して温度調節可能に構成されてもよい。

【0072】

なお、ヒータ電源としては図３に示した電源３０が用いられてもよいし、電源３０とは独立したヒータ電源（図示せず）が用いられてもよい。

【0073】

一実施形態において、基板支持部１１は、静電電極層１１５ａ、第１中央バイアス電極層１１６ａ、第２中央バイアス電極層１１６ｃ、第１環状バイアス電極層１１６ｂ及び第２環状バイアス電極層１１６ｄを含む。これらは、セラミック部材１１２ａ内に埋め込まれる。静電電極層１１５ａは、基板支持面１１０ａの下方に配置される。第１及び第２中央バイアス電極層１１６ａ，１１６ｃは、静電電極層１１５ａの下方に配置される。第２中央バイアス電極層１１６ｃは、第１中央バイアス電極層１１６ａの下方に配置される。第１及び第２環状バイアス電極層１１６ｂ，１１６ｄは、リング支持面１１０ｂの下方に配置される。第２環状バイアス電極層１１６ｄは、第１環状バイアス電極層１１６ｂの下方に配置される。一実施形態において、第２環状バイアス電極層１１６ｄとセラミック部材１１２ａの下面１１２ｄとの間の距離は、１．５ｍｍ以下である。

【0074】

また、基板支持部１１は、複数の第１縦コネクタ１１６ｅ２（又は１１６ｅ３）及び複数の第２縦コネクタ１１６ｆ２を含む。これらは、セラミック部材１１２ａ内に埋め込まれる。複数の第１縦コネクタ１１６ｅ２（又は１１６ｅ３）は、平面視で第１縦孔１１２ｂ（又は１１３ｃ）を囲むように第１縦孔１１２ｂ（又は１１３ｃ）の近傍で縦方向に延在する。一実施形態において、第１縦コネクタ１１６ｅ２（又は１１６ｅ３）と第１縦孔１１２ｂ（又は１１３ｃ）との間の距離は、０．２～２０ｍｍである。一実施形態において、第１縦コネクタ１１６ｅ２（又は１１６ｅ３）と第１縦孔１１２ｂ（又は１１３ｃ）との間の距離は、２～５ｍｍである。各第１縦コネクタ１１６ｅ２（又は１１６ｅ３）は、第１中央バイアス電極層１１６ａと第２中央バイアス電極層１１６ｃとを電気的に接続する。複数の第２縦コネクタ１１６ｆ２は、平面視で第２縦孔１１２ｃを囲むように第２縦孔１１２ｃの近傍で縦方向に延在する。各第２縦コネクタ１１６ｆ２は、第１環状バイアス電極層１１６ｂと第２環状バイアス電極層１１６ｄとを電気的に接続する。バイアス生成部３２ａは、第２環状バイアス電極層１１６ｄに電気的に接続される。即ち、第１及び第２中央バイアス電極層１１６ａ，１１６ｃは、第１及び第２環状バイアス電極層１１６ｂ，１１６ｄを介してバイアス生成部３２ａに電気的に接続される。なお、第２中央バイアス電極層１１６ｃは、第１及び第２環状バイアス電極層１１６ｂ，１１６ｄを介することなくバイアス生成部３２ａに電気的に接続されてもよい。

【0075】

一実施形態において、第１環状バイアス電極層１１６ｂは、縦方向に延在する少なくとも１つの第３縦コネクタ１１６ｅ１を介して第２中央バイアス電極層１１６ｃに電気的に接続される。第３縦コネクタ１１６ｅ１は、第１中央バイアス電極層１１６ａ、第２中央バイアス電極層１１６ｃ及び第１環状バイアス電極層１１６ｂを電気的に接続する。一実施形態において、基板支持部１１は、セラミック部材１１２ａ内に埋め込まれ、基板支持面１１０ａの下方に配置される少なくとも１つの中央ヒータ電極層１１７ａを含む。少なくとも１つの中央ヒータ電極層１１７ａは、第１環状バイアス電極層１１６ｂよりも低く、且つ、第２環状バイアス電極層１１６ｄよりも高い位置に配置される。一実施形態において、基板支持部１１は、セラミック部材１１２ａ内に埋め込まれ、リング支持面１１０ｂの下方に配置される少なくとも１つの環状ヒータ電極層１１７ｂを含む。少なくとも１つの環状ヒータ電極層１１７ｂは、第１環状バイアス電極層１１６ｂよりも低く、且つ、第２環状バイアス電極層１１６ｄよりも高い位置に配置される。

【0076】

一実施形態において、基板支持部１１は、第１電極層１１６ａ、第２電極層１１６ｃ及び複数の縦コネクタ１１６ｅ２（又は１１６ｅ３）を含み、これらは、セラミック部材１１２ａ内に埋め込まれる。第２電極層１１６ｃは、第１電極層１１６ａの下方に配置される。複数の縦コネクタ１１６ｅ２（又は１１６ｅ３）は、平面視で縦孔１１２ｂ（又は１１３ｃ）を囲むように縦孔１１２ｂ（又は１１３ｃ）の近傍で縦方向に延在する。各縦コネクタ１１６ｅ２（又は１１６ｅ３）は、第１電極層１１６ａと第２電極層１１６ｃとを電気的に接続する。少なくとも１つの電源は、第２電極層１１６ｃに電気的に接続される。一実施形態において、少なくとも１つの電源３０は、ＲＦ電源３１及びＤＣ電源３２のうち少なくとも１つを含む。一実施形態において、少なくとも１つの電源３０は、ＲＦ電源３１及びＤＣ電源３２の双方を含む。第１電極層１１６ａ及び第２電極層１１６ｃは、静電電極、バイアス電極、ＲＦ電極又はこれらの任意の組み合わせとして機能してもよい。また、ＤＣ電源３２で生成されるＤＣ信号は、一定の電圧レベルを有してもよく、複数のパルスのシーケンスを有してもよい。後者の場合、ＤＣ信号は、複数の第１状態と複数の第２状態とを交互の態様で含む。ＤＣ信号は、第１状態において第１電圧レベルを有し、第２状態において第１電圧レベルとは異なる第２電圧レベルを有する。

【0077】

一実施形態において、基板支持部１１は、図７を示すように、第１～第３円形バイアス電極層１１６ａ，１１６ｃ，２１６ｂ、複数の第１縦コネクタ１１６ｅ２（又は１１６ｅ３）、環状バイアス電極層１１６ｄ、複数の第２縦コネクタ１１６ｆ２を含む。これらは、セラミック部材１１２ａ内に埋め込まれる。第１及び第２円形バイアス電極層１１６ａ，１１６ｃは、静電電極層１１５ａの下方に配置される第１及び第２円形バイアス電極層１１６ａ，１１６ｃを含む。第２円形バイアス電極層１１６ｃは、第１円形バイアス電極層１１６ａの下方に配置される。複数の第１縦コネクタ１１６ｅ２（又は１１６ｅ３）は、平面視で第１縦孔１１２ｂ（又は１１３ｃ）を囲むように第１縦孔１１２ｂ（又は１１３ｃ）の近傍で縦方向に延在する。各第１縦コネクタ１１６ｅ２は、第１円形バイアス電極層１１６ａと第２円形バイアス電極層１１６ｃとを電気的に接続する。第３円形バイアス電極層２１６ｂは、第２円形バイアス電極層１１６ｃの下方に配置される。第３円形バイアス電極層２１６ｂの中央領域Ｒ１は、第２円形バイアス電極層１１６ｃと縦方向に重複しており、第３円形バイアス電極層２１６ｂの外側領域Ｒ２は、リング支持面１１０ｂと縦方向に重複している。すなわち、第３円形バイアス電極層２１６ｂは、第２円形バイアス電極層１１６ｃの外径よりも大きい外径を有する。第３円形バイアス電極層２１６ｂは、縦コネクタ１１６ｅ１を介して第２円形バイアス電極層１１６ｃに電気的に接続される。環状バイアス電極層１１６ｄは、第３円形バイアス電極層２１６ｂの下方に配置される。複数の第２縦コネクタ１１６ｆ２は、平面視で第２縦孔１１２ｃを囲むように第２縦孔１１２ｃの近傍で縦方向に延在する。各第２コネクタ１１６ｆ２は、第３円形バイアス電極層２１６ｂと環状バイアス電極層１１６ｄとを電気的に接続する。

【0078】

以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。

【0079】

例えば、以上の実施形態のバイアス電極１１６では、環状領域１１０ｂの下方において略環状の第２バイアス電極１１６ｂを配置したが、図７に示すように、第２バイアス電極２１６ｂを第１バイアス電極１１６ａよりも大径を有する略円板形状で形成してもよい。この場合、第２バイアス電極２１６ｂは、図７に示すように、貫通孔１１２ｂの周囲に配置される第１導電性ビア１１６ｅ２と更に電気的に接続されてもよい。

【0080】

また例えば、以上の実施形態ではヒータ電極１１７が基板Ｗを加熱するための第１ヒータ電極群１１７ａと、リングアセンブリ１２０を加熱するための第２ヒータ電極１１７ｂを備える場合を例に説明を行った。しかしながら、リングアセンブリ１２０の温度制御を必要としない場合には、適宜、環状の第２ヒータ電極１１７ｂは省略されてもよい。

【0081】

＜本開示にかかるプラズマ処理装置の作用効果＞
静電チャック１１２の内部に形成されたトンネル構造（縦穴：以上の実施形態においては貫通孔１１２ｂ、１１２ｃ及びガス出口１１３ｃ）の内部はプラズマ処理空間１０ｓと連通されたガス空間となる。換言すれば、特に静電チャック１１２の厚みが大きい場合にはセラミック部材１１２ａ内部における電界空間が増加する（図１を参照）。このため、従来、特に静電チャック１１２の厚みが大きいと、トンネル構造の内部におけるイオンの加速により縦方向での電位差が生じ、異常放電の原因となるおそれがあった。

【0082】

この点、以上の実施形態にかかるプラズマ処理装置１によれば、静電チャック１１２の内部に形成された縦穴に沿って、縦方向にバイアス電極１１６の導電性ビアを配置する。これにより、バイアス電極１１６にバイアス信号を供給することで縦穴の内部（特に縦方向）を同電位に保ち、当該縦穴の内部でのイオンの加速を抑制できる。換言すれば、縦穴の内部において電位差が生じることが抑制され、縦穴の内部で異常放電が発生することを適切に抑制できる。

【0083】

また本実施形態によれば、このように縦穴に沿って縦方向に導電性ビアを配置することで、静電チャック１１２のセラミック部材１１２ａの厚みを大きくした場合であっても異常放電の発生を適切に抑制できる。換言すれば、異常放電の発生を抑制しつつ、セラミック部材１１２ａの厚みを大きくできるため、当該セラミック部材１１２ａの内部にヒータ電極１１７を配置することが容易であると共に、静電チャック１１２の機械特性を向上できる。

【0084】

また本実施形態によれば、このように縦穴に沿って縦方向に導電性ビア（バイアス電極１１６）を配置することのみによって異常放電が発生を抑制できるため、静電チャック１１２の内部（又は外部）に、放電対策用の部材を別途配置する必要がない。このため、放電対策用の部材を個別で配置する場合と比較して作業性やメンテナンス性を向上できると共に、コストを削減できる。
また、本実施形態にかかる導電性ビア（バイアス電極１１６）を備えたセラミック部材１１２ａは、当該セラミック部材１１２ａ内部の電極印刷により以上の構造を実現できるため、従来と比較してコストパフォーマンスにも優れる。

【0085】

なお、以上の実施形態においては伝熱ガス供給部１１３を中央領域１１０ａ（基板支持面）の下方にのみ配置したが、伝熱ガス供給部１１３は、環状領域１１０ｂ（リング支持面）の下方に更に配置されてもよい。換言すれば、伝熱ガス供給部１１３は、リングアセンブリ１２０の裏面と環状領域１１０ｂ（リング支持面）との間に伝熱ガス（バックサイドガス：例えばＨｅガス）を更に供給可能に構成されてもよい。

【0086】

図８は、環状領域１１０ｂの下方に配置される、リングアセンブリ１２０の裏面と環状領域１１０ｂ（リング支持面）との間に伝熱ガスを供給するための他の伝熱ガス供給部２１３の構成例を示している。

【0087】

伝熱ガス供給部２１３は、分配空間２１３ａと、分配空間２１３ａに伝熱ガスを供給するためのガス入口２１３ｂと、分配空間２１３ａから伝熱ガスを排出するためのガス出口２１３ｃを有する。ガス入口２１３ｂは、伝熱ガス供給源（図示せず）に接続される。伝熱ガス供給源からの伝熱ガスは、ガス入口２１３ｂ、分配空間２１３ａ及びガス出口２１３ｃをこの順に介して、リングアセンブリ１２０の裏面と環状領域１１０ｂとの間に供給される。

【0088】

そして、このように環状領域１１０ｂの下方に伝熱ガス供給部２１３を形成する場合であっても、図８に示したように、少なくとも当該伝熱ガス供給部２１３の周囲を径方向で囲むように、縦方向に延在するバイアス電極３１６（導電性ビア）を配置する。これにより、当該バイアス電極３１６（導電性ビア）により囲まれた領域に同電位の空間を形成し、セラミック部材１１２ａの厚み方向で電位差が生じることを抑制する。

【0089】

なお、図８に示したようにトンネル構造（図８の示した例においては分配空間２１３ａ）がセラミック部材１１２ａの面方向（水平方向）に沿って延在して形成される場合、バイアス電極３１６は、図８にも示したように、当該トンネル構造の上面に沿って更に配置されてもよい。
上述したように、本実施形態においては、基台１１１の導電性部材はバイアス電極１１６、３１６と同様に下部電極として機能し得る。換言すれば、基台１１１には電源３０からのバイアス信号が供給される。このため、トンネル構造を形成する分配空間２１３ａの上面に沿ってバイアス電極３１６を少なくとも配置することで、基台１１１とバイアス電極３１６に囲まれた領域に同電位の空間を形成できる。

【0090】

なお、以上の実施形態においては静電電極１１５を中央領域１１０ａ（基板支持面）の下方にのみ配置したが、静電電極１１５は、環状領域１１０ｂ（リング支持面）の下方に更に配置されてもよい。換言すれば、リングアセンブリ１２０をリング支持面に吸着保持するための他の静電電極が更に配置されてもよい。

【0091】

具体的には、図８に示したように、静電電極１１５は、環状領域１１０ｂの下方に設けられ、リングアセンブリ１２０を環状領域１１０ｂに吸着保持するための略環状の第２静電電極２１５を備え得る。第２静電電極２１５は、１つ又は周方向に略均等に配置された複数の導電性ビア２１５ａを介して、端子２１５０に接続される。吸着用電源は、端子２１５０に電気的に接続される。

【0092】

なお、第２静電電極２１５は、図８に示したように環状領域１１０ｂの下方に１つのみ配置されてもよいし、図示は省略するが環状領域１１０ｂの下方で径方向に並べて複数配置されてもよい。複数の第２静電電極２１５を配置する場合、セラミック部材１１２ａには、第２静電電極２１５の数に対応して複数の導電性ビア２１５ａ及び端子２１５０が配置される。

【0093】

なお、第２静電電極２１５に接続される吸着用電源としては図３に示した電源３０が用いられてもよいし、電源３０とは独立した吸着用電源（図示せず）が用いられてもよい。また、第１静電電極１１５ａと第２静電電極２１５は、それぞれ独立した吸着用電源に接続されてもよいし、同一の吸着用電源に接続されてもよい。

【0094】

なお、上記実施形態においては、バイアス電極１１６の第１導電性ビア１１６ｅを静電チャック１１２の厚み方向において第１バイアス電極１１６ａの高さ位置までにのみ設置した（図４等参照）。しかしながら、縦穴の内部における異常放電の発生をより適切に抑制する観点からは、第１導電性ビア１１６ｅは可能な限りプラズマ処理空間１０ｓの近く、すなわち静電チャック１１２の内部における基板支持面（中央領域１１０ａ）の近傍まで延伸して配置されることが望ましい。換言すれば、第１導電性ビア１１６ｅの上端部と基板支持面（中央領域１１０ａ）との間の距離は、可能な限り小さくすることが望ましい。

【0095】

かかる点に鑑みて、本開示の技術に係る基板支持部１１においては、縦穴の内部に同電位の空間を形成するための第１導電性ビア４１６ｅ２、４１６ｅ３を、図９に示すように第１静電電極１１５ａの高さ位置にまで延伸して設置してもよい。またこの場合、第１静電電極１１５ａの高さ位置まで延伸した第１導電性ビア４１６ｅ２、４１６ｅ３の上端部には、略円板形状の追加のバイアス電極４１６ａが配置される。すなわち、追加のバイアス電極４１６ａは、第１導電性ビア４１６ｅ２、４１６ｅ３を介して第１バイアス電極１１６ａと電気的に接続される。なお、追加の中央バイアス電極４１６ａは、第１静電電極１１５ａと同じ高さにあり、第１静電電極１１５ａから電気的に分離されている。
本開示の技術に係る基板支持部１１によれば、このように縦穴（図示の例では貫通孔１１２ｂ及びガス出口１１３ｃ）の内部に同電位の空間を形成する第１導電性ビア４１６ｅ２、４１６ｅ３を、基板支持面（中央領域１１０ａ）により近い第１静電電極１１５ａの高さ位置まで設けることで、当該縦穴の内部における異常放電の発生をより好適に抑制できる。

【0096】

ここで、図９に示したように、縦穴としての貫通孔１１２ｂとガス出口１１３ｃの両方の周囲において、第１静電電極１１５ａの高さ位置まで第１導電性ビア４１６ｅ２、４１６ｅ３を設けた場合、第１導電性ビア４１６ｅ２、４１６ｅ３や追加のバイアス電極４１６ａの設置により、平面視における第１静電電極１１５ａの有効面積が減少する。
そして、このように第１静電電極１１５ａの有効面積が減少した場合、基板支持面上に基板Ｗを適切に支持できず、当該基板Ｗに対して所望のプラズマ処理結果を得られなくなるおそれがある。

【0097】

そこで、このように第１導電性ビア４１６ｅを第１静電電極１１５ａの高さ位置まで延伸して設置する場合、図１０に示すように、異常放電の発生リスクが比較的大きい、穴径の大きな縦穴、具体的には、例えば基板用リフターピンを挿通するための貫通孔１１２ｂの周囲のみに、第１静電電極１１５ａの高さ位置までの第１導電性ビア４１６ｅ２を配置するようにしてもよい。
このように、第１導電性ビア４１６ｅ２及び追加のバイアス電極４１６ａを基板支持面における基板用リフターピンの貫通孔１１２ｂの周囲だけに配置することによって、第１静電電極１１５ａの有効面積の減少を最小限にしつつ、貫通孔１１２ｂの縦空間の電位差を小さくして異常放電を抑制できる。

【0098】

なお、図示の例においては第１導電性ビア４１６ｅ２、４１６ｅ３の上端部、及び追加のバイアス電極４１６ａを第１静電電極１１５ａの高さ位置に設置したが、これらの設置高さは、第１静電電極１１５ａの高さ位置には限定されない。すなわち、第１導電性ビア４１６ｅ２、４１６ｅ３の上端部、及び追加のバイアス電極４１６ａを、少なくとも第１バイアス電極１１６ａよりも上方（基板支持面側）に配置できれば、図４等で示した上記実施形態と比較して、縦穴の内部における異常放電の発生リスクを低減できる。

【0099】

今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。

【0100】

なお、以下のような構成例も本開示の技術的範囲に属する。

【0101】

（１）プラズマ処理チャンバと、前記プラズマ処理チャンバ内に配置される基板支持部であり、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有するセラミック部材であり、前記セラミック部材は、複数の第１縦孔及び複数の第２縦孔を有し、各第１縦孔は、前記基板支持面から下方に向けて縦方向に延在し、各第２縦孔は、前記リング支持面から下方に向けて縦方向に延在する、セラミック部材と、前記基板支持面上の基板を囲むように前記リング支持面上に配置される少なくとも１つの環状部材と、前記セラミック部材内に埋め込まれ、前記基板支持面の下方に配置される静電電極層と、前記セラミック部材内に埋め込まれ、前記静電電極層の下方に配置される第１及び第２中央バイアス電極層であり、前記第２中央バイアス電極層は、前記第１中央バイアス電極層の下方に配置される、第１及び第２中央バイアス電極層と、前記セラミック部材内に埋め込まれ、平面視で前記第１縦孔を囲むように前記第１縦孔の近傍で縦方向に延在する複数の第１縦コネクタであり、各第１縦コネクタは、前記第１中央バイアス電極層と前記第２中央バイアス電極層とを電気的に接続する、複数の第１縦コネクタと、前記セラミック部材内に埋め込まれ、前記リング支持面の下方に配置される第１及び第２環状バイアス電極層であり、前記第１環状バイアス電極層は、前記第２中央バイアス電極層に電気的に接続され、前記第２環状バイアス電極層は、前記第１環状バイアス電極層の下方に配置される、第１及び第２環状バイアス電極層と、前記セラミック部材内に埋め込まれ、平面視で前記第２縦孔を囲むように前記第２縦孔の近傍で縦方向に延在する複数の第２縦コネクタであり、各第２コネクタは、前記第１環状バイアス電極層と前記第２環状バイアス電極層とを電気的に接続する、複数の第２縦コネクタと、を含む、基板支持部と、前記第２環状バイアス電極層に電気的に接続され、バイアス信号を生成するように構成されるバイアス生成部と、を備える、プラズマ処理装置。
（２）前記第１縦コネクタと前記第１縦孔との間の距離は、０．２～２０ｍｍである、前記（１）に記載のプラズマ処理装置。
（３）前記第２環状バイアス電極層と前記セラミック部材の下面との間の距離は、１．５ｍｍ以下である、前記（１）に記載のプラズマ処理装置。
（４）前記第１環状バイアス電極層は、縦方向に延在する少なくとも１つの第３縦コネクタを介して前記第２中央バイアス電極層に電気的に接続される、前記（１）に記載のプラズマ処理装置。
（５）前記第３縦コネクタは、前記第１中央バイアス電極層、前記第２中央バイアス電極層及び前記第１環状バイアス電極層を電気的に接続する、前記（４）に記載のプラズマ処理装置。
（６）前記複数の第１縦コネクタ及び前記複数の第２縦コネクタは、それぞれ、前記第１縦孔又は前記第２縦孔の周面を囲むように均等配置される複数の配線部材を有する、前記（１）～前記（５）のいずれかに記載のプラズマ処理装置。
（７）前記複数の第１縦コネクタ及び前記複数の第２縦コネクタは、それぞれ、前記第１縦孔又は前記第２縦孔の周面を囲むように均等配置される複数の円弧形状部材を有する、前記（１）～前記（５）のいずれかに記載のプラズマ処理装置。
（８）前記複数の第１縦コネクタ及び前記複数の第２縦コネクタは、それぞれ、前記第１縦孔又は前記第２縦孔の周面を囲むように構成される円筒形状を有する、前記（１）～前記（５）のいずれかに記載のプラズマ処理装置。
（９）前記基板支持面は、前記リング支持面よりも高い位置にあり、前記第１環状バイアス電極層は、前記第２中央バイアス電極層よりも低い位置に配置される、前記（１）～前記（８）のいずれかに記載のプラズマ処理装置。
（１０）前記基板支持部は、前記セラミック部材内に埋め込まれ、前記基板支持面の下方に配置される少なくとも１つの中央ヒータ電極層を含み、前記少なくとも１つの中央ヒータ電極層は、前記第１環状バイアス電極層よりも低く、且つ、前記第２環状バイアス電極層よりも高い位置に配置される、前記（９）に記載のプラズマ処理装置。
（１１）前記基板支持部は、前記セラミック部材内に埋め込まれ、前記リング支持面の下方に配置される少なくとも１つの環状ヒータ電極層を含み、前記少なくとも１つの環状ヒータ電極層は、前記第１環状バイアス電極層よりも低く、且つ、前記第２環状バイアス電極層よりも高い位置に配置される、前記（９）又は前記（１０）に記載のプラズマ処理装置。
（１２）前記複数の第１縦孔は、前記基板支持面から前記セラミック部材の下面まで延在している、前記（１）～前記（１１）のいずれかに記載のプラズマ処理装置。
（１３）前記セラミック部材は、前記第２中央バイアス電極層よりも低い位置に形成されるガス分配空間と、前記セラミック部材の下面から前記ガス分配空間まで延在するガス入口と、を有し、前記複数の第１縦孔は、前記基板支持面から前記ガス分配空間まで延在する、前記（１）～前記（１２）のいずれかに記載のプラズマ処理装置。
（１４）前記バイアス生成部は、１．２ＭＨｚ以下の周波数を有するバイアスＲＦ信号を生成するように構成される、前記（１）～前記（１３）のいずれかに記載のプラズマ処理装置。
（１５）前記バイアス生成部は、１００ｋＨｚ～５００ｋＨｚの周波数を有するバイアスＲＦ信号を生成するように構成される、前記（１）～前記（１３）のいずれかに記載のプラズマ処理装置。
（１６）前記バイアス生成部は、ＤＣに基づく電圧パルスを生成するように構成される、前記（１）～前記（１３）のいずれかに記載のプラズマ処理装置。
（１７）前記セラミック部材内に埋め込まれ、前記第１中央バイアス電極層よりも上方に配置される追加の中央バイアス電極層を更に備え、前記追加の中央バイアス電極層は、前記第１縦コネクタを介して前記第１中央バイアス電極層と電気的に接続される、前記（１）～前記（１６）のいずれかに記載のプラズマ処理装置。
（１８）前記追加の中央バイアス電極層は、前記静電電極層と同じ高さにあり、前記静電電極層から電気的に分離されている、前記（１７）に記載のプラズマ処理装置。

【0102】

（１９）プラズマ処理チャンバと、前記プラズマ処理チャンバ内に配置される基板支持部であり、前記基板支持部は、基台と、前記基台上に配置され、基板支持面を有するセラミック部材であり、前記セラミック部材は、前記基板支持面から下方に向けて縦方向に延在する複数の縦孔を有する、セラミック部材と、前記セラミック部材内に埋め込まれ、前記基板支持面の下方に配置される静電電極層と、前記セラミック部材内に埋め込まれ、前記静電電極層の下方に配置される第１及び第２バイアス電極層であり、前記第２バイアス電極層は、前記第１バイアス電極層の下方に配置される、第１及び第２バイアス電極層と、前記セラミック部材内に埋め込まれ、平面視で前記縦孔を囲むように前記縦孔の近傍で縦方向に延在する複数の縦コネクタであり、各縦コネクタは、前記第１バイアス電極層と前記第２バイアス電極層とを電気的に接続する、複数の縦コネクタと、を含む、基板支持部と、前記第２バイアス電極層に電気的に接続され、バイアス信号を生成するように構成されるバイアス生成部と、を備える、プラズマ処理装置。

【0103】

（２０）プラズマ処理チャンバと、前記プラズマ処理チャンバ内に配置される基板支持部であり、前記基板支持部は、基台と、前記基台上に配置され、基板支持面を有するセラミック部材であり、前記セラミック部材は、前記基板支持面から下方に向けて縦方向に延在する複数の縦孔を有する、セラミック部材と、前記セラミック部材内に埋め込まれる第１電極層と、前記セラミック部材内に埋め込まれ、前記第１電極層の下方に配置される第２電極層と、前記セラミック部材内に埋め込まれ、平面視で前記縦孔を囲むように前記縦孔の近傍で縦方向に延在する複数の縦コネクタであり、各縦コネクタは、前記第１電極層と前記第２電極層とを電気的に接続する、複数の縦コネクタと、を含む、基板支持部と、前記第２電極層に電気的に接続される少なくとも１つの電源と、を備える、プラズマ処理装置。
（２１）前記少なくとも１つの電源は、ＲＦ電源及びＤＣ電源のうち少なくとも１つを含む、前記（２０）に記載のプラズマ処理装置。
（２２）前記少なくとも１つの電源は、ＲＦ電源及びＤＣ電源を含む、前記（２０）に記載のプラズマ処理装置。

【0104】

（２３）プラズマ処理チャンバと、前記プラズマ処理チャンバ内に配置される基板支持部であり、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有するセラミック部材であり、前記セラミック部材は、複数の第１縦孔及び複数の第２縦孔を有し、各第１縦孔は、前記基板支持面から下方に向けて縦方向に延在し、各第２縦孔は、前記リング支持面から下方に向けて縦方向に延在する、セラミック部材と、前記基板支持面上の基板を囲むように前記リング支持面上に配置される少なくとも１つの環状部材と、前記セラミック部材内に埋め込まれ、前記基板支持面の下方に配置される静電電極層と、前記セラミック部材内に埋め込まれ、前記静電電極層の下方に配置される第１及び第２円形バイアス電極層であり、前記第２円形バイアス電極層は、前記第１円形バイアス電極層の下方に配置される、第１及び第２円形バイアス電極層と、前記セラミック部材内に埋め込まれ、平面視で前記第１縦孔を囲むように前記第１縦孔の近傍で縦方向に延在する複数の第１縦コネクタであり、各第１縦コネクタは、前記第１円形バイアス電極層と前記第２円形バイアス電極層とを電気的に接続する、複数の第１縦コネクタと、前記セラミック部材内に埋め込まれ、前記第２円形バイアス電極層の下方に配置される第３円形バイアス電極層であり、前記第３円形バイアス電極層の中央領域は、前記第２円形バイアス電極層と縦方向に重複しており、前記第３円形バイアス電極層の外側領域は、前記リング支持面と縦方向に重複しており、前記第３円形バイアス電極層は、前記第２円形バイアス電極層に電気的に接続される、第３円形バイアス電極層と、前記セラミック部材内に埋め込まれ、前記第３円形バイアス電極層の下方に配置される環状バイアス電極層と、前記セラミック部材内に埋め込まれ、平面視で前記第２縦孔を囲むように前記第２縦孔の近傍で縦方向に延在する複数の第２縦コネクタであり、各第２コネクタは、前記第３円形バイアス電極層と前記環状バイアス電極層とを電気的に接続する、複数の第２縦コネクタと、
を含む、基板支持部と、前記環状バイアス電極層に電気的に接続され、バイアス信号を生成するように構成されるバイアス生成部と、を備える、プラズマ処理装置。

【符号の説明】

【0105】

１ プラズマ処理装置
１０ プラズマ処理チャンバ
１１ 基板支持部
１１１ 基台
１１０ａ 中央領域
１１０ｂ 環状領域
１１２ａ セラミック部材
１１３ｃ ガス出口
１１５ 静電電極
１１６ バイアス電極
１１６ａ 第１バイアス電極
１１６ｂ 第２バイアス電極
１１６ｃ 第１中継部材
１１６ｄ 第２中継部材
１１６ｅ 第１導電性ビア
１１６ｆ 第２導電性ビア
１２０ リングアセンブリ
１１２ｂ 貫通孔
１１２ｃ 貫通孔
３１ｂ 第２のＲＦ生成部
３２ａ 第１のＤＣ生成部

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図6A】

【図6B】

【図6C】

【図7】

【図8】

【図9】

【図10】