特開 2023-44676 電気素子、電気素子の製造方法、識別方法、電子機器、電気素子の設計方法、電気素子の設計装置、及びプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023044676

(43)【公開日】2023-03-30

(54)【発明の名称】電気素子、電気素子の製造方法、識別方法、電子機器、電気素子の設計方法、電気素子の設計装置、及びプログラム

(51)【国際特許分類】

   G06F 7/58 20060101AFI20230323BHJP

【ＦＩ】

G06F7/58 680

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2022148358

(22)【出願日】2022-09-16

(31)【優先権主張番号】P 2021152338

(32)【優先日】2021-09-17

(33)【優先権主張国・地域又は機関】JP

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２９年度、国立研究開発法人新エネルギー・産業技術総合開発機構「高効率・高速処理を可能とするＡＩチップ・次世代コンピューティングの技術開発／高度なＩｏＴ社会を実現する横断技術開発／複製不可能デバイスを活用したＩｏＴハードウェアセキュリティ基盤の研究開発」委託事業、産業技術強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】301021533

【氏名又は名称】国立研究開発法人産業技術総合研究所

(74)【代理人】

【識別番号】100161207

【弁理士】

【氏名又は名称】西澤 和純

(74)【代理人】

【識別番号】100147267

【弁理士】

【氏名又は名称】大槻 真紀子

(74)【代理人】

【識別番号】100140774

【弁理士】

【氏名又は名称】大浪 一徳

(72)【発明者】

【氏名】渡邉 雄一

(72)【発明者】

【氏名】末森 浩司

(72)【発明者】

【氏名】栗原 一徳

(72)【発明者】

【氏名】植村 聖

(57)【要約】

【課題】電子機器のセキュリティを向上させることができる電気素子、電気素子の製造方法、識別方法、電子機器、電気素子の設計方法、電気素子の設計装置、及びプログラムを提供する。
【解決手段】第一電極と、前記第一電極と離間して設けられる第二電極と、前記第一電極と前記第二電極との間に設けられる識別層と、を有する対向電極を有し、前記識別層は、ランダムに配置される導電体を有し、前記対向電極は複数存在し、かつ、複数の前記対向電極は、前記導電体により電気的接続する対向電極と、電気的接続しない対向電極と、を有する、ことを特徴とする電気素子。
【選択図】図２

【特許請求の範囲】

【請求項1】

第一電極と、前記第一電極と離間して設けられる第二電極と、前記第一電極と前記第二電極との間に設けられる識別層と、を有する対向電極を有し、
前記識別層は、ランダムに配置される導電体を有し、
前記対向電極は複数存在し、かつ、複数の前記対向電極は、前記導電体により電気的接続する対向電極と、電気的接続しない対向電極と、を有する
ことを特徴とする電気素子。

【請求項2】

前記導電体は、導電性を有する粒子を含む、
ことを特徴とする請求項１に記載の電気素子。

【請求項3】

前記識別層は、絶縁バインダーを含む、
ことを特徴とする請求項１に記載の電気素子。

【請求項4】

前記第一電極、前記第二電極及び前記導電体は、全対向電極中の電気的接続した対向電極が統計的に任意の出現確率になる条件で製造される、
ことを特徴とする請求項１に記載の電気素子。

【請求項5】

さらに、複数の前記対向電極の前記第一電極と前記第二電極とが、前記導電体により電気的接続するか、又は電気的に接続しないかを識別する複数の識別回路を有する、
ことを特徴とする請求項１に記載の電気素子。

【請求項6】

さらに、複数の前記識別回路の識別結果を二値化して読み取る読み取り部を有する、ことを特徴とする請求項５に記載の電気素子。

【請求項7】

前記読み取り部は、複数の前記識別回路の識別結果と、複数の前記対向電極の位置とを関連づけて読み取る、
ことを特徴とする請求項６に記載の電気素子。

【請求項8】

複数の前記対向電極の位置は、複数の前記対向電極に付された番号である、
ことを特徴とする請求項７に記載の電気素子。

【請求項9】

第一電極と第二電極とを離間して設ける工程と、
導電体をランダムに配置することにより、前記第一電極と前記第二電極との間に識別層を設ける工程と、を有する、
ことを特徴とする電気素子の製造方法。

【請求項10】

前記導電体をランダムに配置する方法は印刷である、
ことを特徴とする請求項９に記載の電気素子の製造方法。

【請求項11】

前記導電体は導電性を有する粒子を含む、
ことを特徴とする請求項９又は１０に記載の電気素子の製造方法。

【請求項12】

請求項１～８にいずれか一項に記載の電気素子を有する、
ことを特徴とする電子機器。

【請求項13】

請求項１～８にいずれか一項に記載の電気素子を使用する、
ことを特徴とする識別方法。

【請求項14】

電気素子の設計装置に搭載されたコンピュータが、
仮想的な第一電極と仮想的な第二電極とを離間して設ける処理と、
仮想的な導電体をランダムに配置することにより、前記第一電極と前記第二電極との間に仮想的な識別層を設け、仮想的な前記電気素子を形成する処理と、
形成した仮想的な前記電気素子を出力する処理と、を実行する、
ことを特徴とする電気素子の設計方法。

【請求項15】

仮想的な第一電極と仮想的な第二電極とを離間して設ける処理と、仮想的な導電体をランダムに配置することにより、前記第一電極と前記第二電極との間に仮想的な識別層を設け、仮想的な電気素子を形成する処理と、形成した仮想的な前記電気素子を出力する処理と、を実行する演算部を備える、
ことを特徴とする電気素子の設計装置。

【請求項16】

電気素子の設計装置に搭載されたコンピュータに、
仮想的な第一電極と仮想的な第二電極とを離間して設ける処理と、
仮想的な導電体をランダムに配置することにより、前記第一電極と前記第二電極との間に仮想的な識別層を設け、仮想的な前記電気素子を形成する処理と、形成した仮想的な前記電気素子を出力する処理と、を実行させる、
ことを特徴とするプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電気素子、電気素子の製造方法、識別方法、電子機器、電気素子の設計方法、電気素子の設計装置、及びプログラムに関する。

【背景技術】

【0002】

ＩｏＴの発展、トリリオンセンサ社会など、今後多種多様なセンサー端末などの電子デバイスが大量に使われると想定されているが、それらの電子デバイスのセキュリティをどう確保するかが問題となっている。新たな電子デバイスのセキュリティ技術として、デバイス毎に生じる制御不可能な特性のばらつきをデバイスの指紋のように扱う、ＰＵＦ（Physically Unclonable Function：物理複製困難関数）を利用したセキュリティシステムが提案されている。従来のＰＵＦ素子は、半導体系素子の電子的判定方法と、ランダムパターンの光学的判定方法が提案されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１５－２１２９３３号公報

【特許文献2】特開２０１９－２１３０１５号公報

【特許文献3】特許第５７８２５１９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、半導体系ＰＵＦ素子は電子デバイスに組み込みが容易なため、電子デバイスのセキュリティレベルを上げることができるが、セキュリティレベルの高い複雑な構造のＰＵＦ素子の組み込みはコストがかかり、センサー端末などの安価な小型デバイスまで網羅するのは現実的ではない。光学的ＰＵＦ素子は非常に簡易な構造で製造が比較的容易であるが、光学式の読み取り装置が必要であり、電子デバイスへの組み込みは困難である。電子デバイスへの組み込みが容易なＰＵＦ素子が必要である。

【0005】

本発明は上記の課題を解決するためになされたものであり、電子機器のセキュリティを向上させることができる電気素子、電気素子の製造方法、識別方法、電子機器、電気素子の設計方法、電気素子の設計装置、及びプログラムを提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様は、第一電極と、前記第一電極と離間して設けられる第二電極と、前記第一電極と前記第二電極との間に設けられる識別層と、を有する対向電極を有し、前記識別層は、ランダムに配置される導電体を有し、前記対向電極は複数存在し、かつ、複数の前記対向電極は、前記導電体により電気的接続する対向電極と、電気的接続しない対向電極と、を有する、ことを特徴とする。

【0007】

また、本発明の一態様は、前記導電体は、導電性を有する粒子を含む、ことを特徴とする。

【0008】

また、本発明の一態様は、前記識別層は、絶縁バインダーを含む、ことを特徴とする。

【0009】

また、本発明の一態様は、前記第一電極、前記第二電極及び前記導電体は、全対向電極中の電気的接続した対向電極が統計的に任意の出現確率になる条件で製造される、ことを特徴とする。

【0010】

また、本発明の一態様は、さらに、複数の前記対向電極の前記第一電極と前記第二電極とが、前記導電体により電気的接続するか、又は電気的に接続しないかを識別する複数の識別回路を有する、ことを特徴とする。

【0011】

また、本発明の一態様は、さらに、複数の前記識別回路の識別結果を二値化して読み取る読み取り部を有する、ことを特徴とする。

【0012】

また、本発明の一態様は、前記読み取り部は、複数の前記識別回路の識別結果と、複数の前記対向電極の位置とを関連づけて読み取る、ことを特徴とする。

【0013】

また、本発明の一態様は、複数の前記対向電極の位置は、複数の前記対向電極に付された番号である、ことを特徴とする。

【0014】

本発明の一態様は、第一電極と第二電極とを離間して設ける工程と、導電体をランダムに配置することにより、前記第一電極と前記第二電極との間に識別層を設ける工程と、を有する電気素子の製造方法である、ことを特徴とする。

【0015】

また、本発明の一態様は、前記導電体をランダムに配置する方法は印刷である電気素子の製造方法である、ことを特徴とする。

【0016】

また、本発明の一態様は、前記導電体は導電性を有する粒子を含む電気素子の製造方法である、ことを特徴とする。

【0017】

また、本発明の一態様は、電気素子を有する電子機器であることを特徴とする。

【0018】

また、本発明の一態様は、電気素子を使用する識別方法である、ことを特徴とする。

【0019】

また、本発明の一態様は、電気素子の設計装置に搭載されたコンピュータが、仮想的な第一電極と仮想的な第二電極とを離間して設ける処理と、仮想的な導電体をランダムに配置することにより、前記第一電極と前記第二電極との間に仮想的な識別層を設け、仮想的な前記電気素子を形成する処理と、形成した仮想的な前記電気素子を出力する処理と、を実行する、ことを特徴とする設計方法である。

【0020】

また、本発明の一態様は、仮想的な第一電極と仮想的な第二電極とを離間して設ける処理と、仮想的な導電体をランダムに配置することにより、前記第一電極と前記第二電極との間に仮想的な識別層を設け、仮想的な電気素子を形成する処理と、形成した仮想的な前記電気素子を出力する処理と、を実行する演算部を備える、ことを特徴とする設計装置である。

【0021】

また、本発明の一態様は、電気素子の設計装置に搭載されたコンピュータに、仮想的な第一電極と仮想的な第二電極とを離間して設ける処理と、仮想的な導電体をランダムに配置することにより、前記第一電極と前記第二電極との間に仮想的な識別層を設け、仮想的な前記電気素子を形成する処理と、形成した仮想的な前記電気素子を出力する処理と、を実行させる、ことを特徴とするプログラムである。

【発明の効果】

【0022】

本発明によれば、電子機器のセキュリティを向上させることができる電気素子及び電気素子の製造方法を提供することができる。

【図面の簡単な説明】

【0023】

【図1】図１は、本発明の実施形態に係る電気素子の導電性フィラーにより電気的接続する対向電極、及び電気的接続しない対向電極の模式図である。

【図2】図２は、本発明の実施形態に係る電気素子を示す模式図である。

【図3】図３は、本発明の実施形態に係る電気素子の変形例を示す模式図である。

【図4】図４は、本発明の実施例に係る電気機器を示す写真である。

【図5】図５は、本発明の一実施例に係る電気素子の対向電極のハミング距離の分布を示したグラフである。

【図6】図６は、本発明の実施例に係る電気素子の対向電極の位置と二値化された識別結果とを対応して読み取りをする一例を示す模式図である。

【図7】図７は、本発明の実施形態に係る電子素子を有する電気機器の構成例を示すブロック図である。

【図8】図８は、本発明の実施形態に係る設計装置の構成を示すブロック図である。

【図9】図９は、本発明の実施形態に係る設計装置により算出される仮想的な電気素子の構成を示す図である。

【図10】図１０は、導通確率５０％となる仮想的な電気素子の各電極間隔における電極幅とパーコレーション閾値密度に対する密度比との関係を示す図である。

【図11】図１１は、仮想的な電気素子１０の回路パターンを算出する各パラメータと任意の導通確率との関係を示す図である。

【図12】図１２は、本発明の実施形態に係る設計装置において実行される電気素子の設計方法の処理の流れを示すフローチャートである。

【発明を実施するための形態】

【0024】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。まず、本発明の一実施形態に係る電気素子を説明する。

【0025】

≪電気素子≫
図２は、本発明の実施形態に係る電気素子１０を示す模式図である。図２に示すように、本発明の実施形態に電気素子１０は、第一電極２０と、第一電極２０と離間して設けられる第二電極３０と、第一電極２０と第二電極３０との間に設けられる識別層４０と、を有する対向電極１１を有し、識別層４０は、ランダムに配置される導電体を有し、対向電極１１は複数存在し、かつ、複数の対向電極１１は、導電体により電気的接続する対向電極１１と、電気的接続しない対向電極１１と、を有する、ことを特徴とする。

【0026】

＜対向電極＞
図２に示すように対向電極１１は、第一電極２０と、第二電極３０と、識別層４０を有する。第一電極２０は、第二電極３０と離間して設けられている。つまり、第一電極２０と第二電極３０は接触していない。識別層４０は、導電体を有する。導電体は、例えば、後述の様に導電性フィラーにより形成されている。本発明の実施形態に係る電気素子１０は、複数の対向電極１１を有する。つまり、電気素子１０は、少なくとも２以上の対向電極１１を有する。電気素子１０は、導電体により電気的接続する対向電極１１と、電気的接続しない対向電極１１と、を有する。

【0027】

対向電極１１が導電体により電気的接続するとは、第一電極２０と第二電極３０との間にランダムに配置される導電体により、第一電極２０と第二電極３０との間に電流を流すことができることを意味する。すなわち、導電体が第一電極２０及び第二電極３０と接触し、かつ、導電体と第一電極２０との接触部から導電体と第二電極３０との接触部まで、導電体が物質的に連続である部分を有する。つまり、電流が、第一電極２０から導電体を介して、第二電極３０に流れる場合、又は第二電極３０から導電体を介して、第一電極２０に流れる場合に、導電体により電気的接続する対向電極１１となる。

【0028】

対向電極１１が電気的接続しないとは、第一電極２０と第二電極３０との間にランダムに配置される導電体により、第一電極２０と第二電極３０との間に電流を流すことができないことを意味する。つまり、電流が、第一電極２０から導電体を介して、第二電極３０に流れない。

【0029】

識別層４０は、ランダムに配置される導電体を有する。導電体がランダムに配置されるとは、例えば、導電体を形成する導電性フィラーが無作為に配置されることを意味する。言い換えると、同じ導電性フィラー配置構造を有する識別層４０を製造することが困難な方法を用いて配置される導電性フィラーをランダムに配置される導電性フィラーと言う。

【0030】

図１は、本発明の実施形態に係る電気素子１０の導電性フィラーにより電気的接続する対向電極１１、及び電気的接続しない対向電極１１の模式図である。図１に示すように、導電性フィラー（Ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｌｅｒ）をランダムに配置する場合、第一電極２０と第二電極３０とが電気的に接続しない状態（図１のＯｐｅｎ－ｃｉｒｃｕｉｔ ｓｔａｔｅ＝０）、及び電気的に接続する状態（図１のＳｈｏｒｔ－ｃｉｒｃｕｉｔ ｓｔａｔｅ＝１）の両方を有する対向電極１１を製造することができる。なお、導電フィラーによって電極間に導通パスが形成された場合を１（ショート）、形成されなかった場合を０（オープン）とする。つまり、第一電極２０と第二電極３０とが電気的に接続する確率が（図１のＣｏｎｄｕｃｔｉｏｎ ｐｒｏｂａｂｉｌｉｔｙ）いろいろな対向電極１１を製造することができる。

【0031】

導電性フィラーを第一電極２０と第二電極３０との間にランダムに配置する場合、導電性フィラーを配置する前に第一電極２０と第二電極３０とが電気的接続するかどうかを確定的に予測することが困難となる。複数の対向電極１１がある場合、導電性フィラーを配置した後の各々の第一電極２０と第二電極３０とが電気的接続するかどうかの組み合わせを予測することが困難である。これにより、各々の第一電極２０と第二電極３０とが電気的接続するかどうかの組み合わせが同じ電気素子１０を製造することが困難となる。各々の第一電極２０と第二電極３０とが電気的接続するかどうかの組み合わせを電気素子１０の識別に使用することで、特定の電気素子１０をより確実に識別することができる。これにより、電気素子１０を有する電子機器１００のセキュリティを向上させることができる。

【0032】

ランダムに導電性フィラーを配置することで、配置構造が複雑な導電性フィラーとなり、複製困難なパターンを作製できる。また、作成されるパターンは制御することが難しい製造パラメータのばらつきによって生成されるものであるので、同じものが製造される確率が小さい。加えて、出現確率が５０％に近いほど同一条件で電気素子１０を量産した際に同一のパターンが出現する確率が低くなる。本発明の実施形態に係る電気素子１０において、全対向電極１１中の電気的接続した対向電極１１の割合が３０～７０％であることが好ましい。全対向電極１１中の電気的接続した対向電極１１の割合が４０～６０％であることがより好ましい。これにより、電気素子１０を物理的に複製することが難しくなる。その結果、これにより、電気素子１０を有する電子機器１００のセキュリティを向上させることができる。

【0033】

対向電極１１の数は多ければ多いほど、対向電極１１が導電性フィラーにより電気的に接続するか又は電気的に接続しないかについての電気的特性が同じ電気素子１０を製造するのがさらに難しくなる。つまり、電気素子１０の物理複製困難度が高くなる。その結果、電気素子１０により確実に固有の乱数パターンを付与することができる。これにより、電子素子のセキュリティ、及び電子素子を備える電気機器のセキュリティをさらに向上させることができる。対向電極１１の数は１６以上であることが好ましく、３２以上であることがより好ましく、６４以上であることが更に好ましい。

【0034】

上述の電気素子１０は例えば以下の方法で実現できる。対向する電極間に導電性フィラーを印刷手法により配置する。導電性フィラーの配列は印刷のパラメータばらつきによって完全にランダムになる。図１の通り特定の対向電極サイズ、導電性フィラーサイズ、導電性フィラー密度の時、ランダムに配置された導電性フィラーによって対向電極間に導通パスが形成される統計的確率は５０％となる。複数の対向電極１１の電気特性を計測し対向電極１１の導通／絶縁状態情報を取得することで、電気的な乱数パターンを得られる。この電気的乱数パターンは作製するごとにランダムになり同一の物を作製することは困難なため、物理的複製困難関数（ＰＵＦ）としてセキュリティ応用が可能である。

【0035】

また、本発明の実施形態に係る電気素子１０は、第一電極２０、第二電極３０及び導電性フィラーが、全対向電極１１中の電気的接続した対向電極１１が統計的に３０～７０％の出現確率になる条件で製造されることが好ましい。統計的に４０～６０％の出現確率になる条件で製造されることがより好ましい。統計的に４５～５５％の出現確率になる条件で製造されることがさらに好ましい。統計的に４９～５１％の出現確率になる条件で製造されることが一層好ましい。本発明の実施形態に係る電気素子１０は、複雑な導電性フィラー配置構造を有するので複製困難である。そのため、電気素子の構造を特定することが困難である。一方、電気素子の構造的特徴は、制御することが難しい製造パラメータばらつきによって生成されるものであり、導電性フィラーがランダムに配置されるとの効果を達成する製造方法は再現可能であるので、製造方法によって電気素子１０を特定してもよい。条件として対向電極サイズ、導電性フィラーサイズ、導電性フィラー密度、及びこれらの組み合わせが挙げられる。

【0036】

（第一電極）
図１に示すように、第一電極２０は基板５０上に設けてもよい。第一電極２０は公知の導電性を有する材料で構成されてもよい。第一電極２０は、金属で構成されてもよい。電極の形状を特に限定されない。

【0037】

（第二電極）
図１に示すように、第二電極３０は基板５０上に設けてもよい。第二電極３０は第一電極２０と離間して配置される。第二電極３０は公知の導電性を有する材料で構成されてもよい。第二電極３０は、金属で構成されてもよい。電極の形状を特に限定されない。

【0038】

（識別層）
図１に示すように、識別層４０は基板５０上に設けてもよい。識別層４０は、導電性フィラーを有する。識別層４０の内、導電性フィラー以外の構成は絶縁体で構成される。絶縁体は、特に限定されないが例えば気体、固体などであってもよい。識別層４０は、導電性フィラーからなってもよい。導電性フィラーを介して第一電極２０と第二電極３０とが電気的接続する対向電極１１である場合、識別層４０は、第一電極２０及び第二電極３０と接触する。第一電極２０と第二電極３０とが電気的接続しない対向電極１１である場合、識別層４０は、必ずしも第一電極２０及び第二電極３０と接触する必要はない。識別層４０は、絶縁バインダーを有してもよい。導電性フィラーは、導電性を有する粒子を含んでもよい。粒子は、例えば金属、金属酸化物、カーボンであってもよい。

【0039】

＜基板＞
本発明の実施形態に係る電気素子１０は、基板５０を有してもよい。第一電極２０と、第二電極３０と、導電性フィラーとの位置関係がずれ難くなる。第一電極２０と第二電極３０とが電気的接続するかどうかの状態をより確実に保持することができる。これにより、電気素子１０を有する電子機器１００のセキュリティを向上させることができる。基板５０は、公知の材料であってもよい。

【0040】

＜識別回路＞
図７に示すように、本発明の実施形態に係る電気素子１０は、識別回路３００を有してもよい。識別回路３００は、対向電極１１の第一電極２０と第二電極３０とが、導電性フィラーにより電気的接続するか、又は電気的に接続しないかを識別してもよい。識別回路３００は、複数あってもよい。複数の対向電極１１は、一つの識別回路３００を共有してもよい。複数の対向電極１１の各々に対して識別回路３００を設けてもよい。識別回路３００は例えば電流計を有してもよい。

【0041】

＜読み取り部＞
図７に示すように、本発明の実施形態に係る電気素子１０は、読み取り部４００を有してもよい。読み取り部４００は、識別回路３００の識別結果を二値化して読み取る。第一電極２０と第二電極３０とが電気的接続するかどうかを識別した結果である。識別結果は、例えば電気的信号及び磁気的信号であってもよい。読み取り部４００は、複数の識別回路３００の識別結果と、複数の対向電極１１の位置とを関連づけて読み取りしてもよい。複数の対向電極１１の位置とは、識別回路３００の識別結果を参照する順番である。識別回路３００の識別結果を参照する順番は再現性があれば任意な方法で定めることができる。複数の対向電極１１の位置は、複数の対向電極１１に付された番号であってもよい。番号は数であってもよい。

【0042】

図３は、本発明の実施形態に係る電気素子１０Ａの変形例を示す模式図である。図３に示すように、第一電極２０のみが基板５０上に配置されてもよい。識別層４０は第一電極上に配置されてもよい。第二電極３０は識別層４０上に配置されてもよい。

【0043】

≪電気機器≫
本発明の実施形態に係る電気機器１００Ａは、前述の電気素子１０を有する。図７に示すように、電気機器１００Ａは、特性回路２００と、識別回路３００と、読み取り部４００と、メモリ５００と、制御部６００とを備える。特性回路２００は、前述の実施形態の対向電極１１に対応する。特性回路２００、識別回路３００、及び読み取り部４００は前述の実施形態の電気素子１０に対応する。

【0044】

＜制御部＞
図７に示すように、制御部６００は、特性回路２００、識別回路３００、読み取り部４００、及びメモリ５００を制御する。制御部６００は、公知のものを使用することができる。

【0045】

＜メモリ＞
メモリ５００は記憶媒体である。メモリ５００は例えば対向電極１１の位置を読み取る順番を記憶してもよい。メモリ５００は、公知のものを使用することができる。

【0046】

≪識別方法≫
本発明の実施形態に係る識別方法は、前述の電気素子１０を使用する。本発明の実施形態に係る電気素子１０は物理複製困難性を有するので、より確実に電気素子１０及び電気素子１０を有する電気機器を識別することができる。

【0047】

≪電気素子の製造方法≫
本発明の実施形態に係る電気素子１０の製造方法は、第一電極２０と第二電極３０とを離間して設ける工程と、導電性フィラーをランダムに配置することにより、第一電極２０と第二電極３０との間に識別層４０を設ける工程と、を有する。

【0048】

＜第一電極と第二電極とを離間して設ける工程＞
第一電極２０と第二電極３０とを離間して設ける工程では、第一電極２０と第二電極３０とを離間して設ける。第一電極２０及び第二電極３０は基板５０上に設けられてもよい。第一電極２０と第二電極３０とを離間して設ける方法は公知のものを使用することができる。第一電極２０と第二電極３０とを離間して設ける方法は例えば蒸着、スパッタ、スクリーン印刷、オフセット印刷、インクジェット印刷又はディスペンサーであってもよい。

【0049】

＜導電性フィラーをランダムに配置することにより、第一電極２０と第二電極３０との間に識別層を設ける工程＞
第一電極２０と第二電極３０とを設けた後に、第一電極２０と第二電極３０との間に識別層を設ける。識別層の導電性フィラーはランダムに配置する。ランダムに配置する方法として、印刷であってもよい。印刷は例えばスクリーン印刷、オフセット印刷、インクジェット印刷又はディスペンサーであってもよい。導電性フィラーは導電性を有する粒子であってもよい。

【0050】

識別層が導電性フィラー以外の構成を有する場合は、導電性フィラーをランダムに配置した後の、他の構成を設けてもよい。
導電性フィラーをランダムに配置する方法として、第一電極２０と第二電極３０との距離を同じに配置した複数の電極対に、同じ量の導電性フィラーを、第一電極２０と第二電極３０との中間地点に印刷で配置することができる。ここで、同じとは、製造条件が同じとなるように設定することである。一方、現実において、製造条件が同じであっても、誤差などでばらつきが生じる。このばらつきは、完全になくすことが困難であるので、完全同一の導電性フィラーの配置を得ることができない。その結果、ランダムに導電性フィラーを配置することができる。例えば、得られる製造物の特性が正規分布となるような製造条件を使用することが好ましい。また、得られる製造物の特性の分散が小さくなるような製造条件を使用することがより好ましい。本発明の実施形態に係る電気素子１０は、第一電極２０、第二電極３０及び導電性フィラーが、全対向電極１１中の電気的接続した対向電極１１が統計的に３０～７０％の出現確率になる条件で製造されることが好ましい。統計的に４０～６０％の出現確率になる条件で製造されることがより好ましい。統計的に４５～５５％の出現確率になる条件で製造されることがさらに好ましい。統計的に４９～５１％の出現確率になる条件で製造されることが一層好ましい。例えば、使用できる条件として対向電極サイズ、導電性フィラーサイズ、導電性フィラー密度、及びこれらの組み合わせが挙げられる。

【実施例0051】

以下、実施例により本発明の効果をさらに具体的に説明する。実施例での条件は、本発明の実施可能性および効果を確認するために採用した一条件例であり、本発明はこの一条件例に限定されるものではない。本発明は、本発明の要旨を逸脱せず、本発明の目的を達成する限りにおいて、種々の条件を採用し得るものである。

【0052】

基板に反転オフセット印刷で対向電極パターンを形成した。金属ナノワイヤー分散液を各対向電極部にインクジェット塗布した。金属ナノワイヤーは導電性フィラーである。金属ナノワイヤー分散液の溶媒を乾燥させ対向電極間に金属ナノワイヤーをランダム配置した金属ナノワイヤー塗布エリアと周辺の電極を保護膜で覆った。各電極の引き出し配線から電気測定し、各対向電極の電気特性を取得した。電気特性の判定は導通／絶縁で行った。

【0053】

セキュリティ素子としての性能を評価するために、対向電極の数が１０００個の電気素子を複数作成した。得られた素子を２５ｂｉｔ４０個のＩＤとしてユニーク性を評価した。

【0054】

図５は、本発明の一実施例に係る電気素子の対向電極のハミング距離の分布を示したグラフである。図５の横軸は規格化ハミング距離（Ｎｏｍａｌｉｚｅｄ ｈａｍｍｉｎｇ ｄｉｓｔａｎｃｅ）であり、縦軸は規格化カウント（Ｎｏｒｍａｌｉｚｅｄ ｃｏｕｎｔ）である。図５に示すように、導通確率４９．８％の電気素子のユニーク性は５０．４％、ユニーク性σは１０．１％であった。作成した電気素子がセキュリティ素子として利用できることを確認した。

【0055】

５×５のマトリクス状に対向電極を作製し、２５ｂｉｔの電気素子１０Ｃを複数作製した。作成した電気素子１０Ｃに測定回路及び電子計算機器と接続して、電子機器１００を作成した。作成した電子機器の外観写真を図４に示した。図４に示すように、電子機器を作動させた結果、対向電極の電気特性と対向電極の位置とを関連付けて取得できることを確認した。

【0056】

図６は、本発明の実施例に係る電気素子の対向電極の位置と二値化された識別結果とを対応して取得する一例を示す模式図である。図６に示すように、対向電極の電気特性を二値化した１／０電子パターンとして、対向電極の位置と関連づけて読み取りできること、及び各電気素子１０Ｃで異なる１／０電子パターンが製造されていることを確認した。

【0057】

本発明は、従来の半導体ＰＵＦ素子と比較して、構造が簡易で印刷製造可能、複雑な判定回路は不要であり、電子デバイスに組み込み容易なＰＵＦ素子を提供できる。

【0058】

本発明は、ＰＵＦはセキュリティ応用が期待され、認証、偽造防止、真贋判定などに使用することができる。

【0059】

上述した電気素子１０は、後述の設計装置Ａ１０を用いて仮想的に算出されていてもよい。設計装置Ａ１０は、仮想的な電気素子１０に含まれる各構成のパラメータを調整し、仮想的な電気素子１０の成立条件を探索するためのシミュレーション装置である。また、設計装置Ａ１０は、コンピュータ計算に基づいて算出した仮想的な電気素子１０を実際の回路パターンに適用可能とする装置である。

【0060】

図８に示されるように、設計装置Ａ１０は、例えば、パーソナルコンピュータ等の情報処理を目的とした端末装置により構成されている。設計装置Ａ１０は、例えば、情報処理に必要な演算を行う演算部Ａ１２と、演算に必要なデータ及びプログラムを記憶する記憶部Ａ１４と、演算部Ａ１２の演算結果等の情報を出力する表示部Ａ１６と、データを入力するための入力部Ａ１８とを備えている。

【0061】

演算部Ａ１２は、ＬＳＩ（Large Scale Integration）やＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）、ＧＰＵ（Graphics Processing Unit）等のハードウェア（回路部；circuitryを含む）によって実現されてもよいし、ソフトウェアとハードウェアの協働によって実現されてもよい。プログラムは、予め記憶部Ａ１４のＨＤＤやフラッシュメモリ等の記憶装置（非一過性の記憶媒体を備える記憶装置）に格納されていてもよいし、ＤＶＤやＣＤ－ＲＯＭ等の着脱可能な記憶媒体に格納されており、記憶媒体（非一過性の記憶媒体）がドライブ装置に装着されることで記憶部Ａ１４のＨＤＤやフラッシュメモリにインストールされてもよい。

【0062】

記憶部Ａ１４は、例えば、ハードディスクドライブ、フラッシュメモリ等の記憶装置である。記憶部Ａ１４は、例えば、演算部Ａ１２の演算に必要なプログラム、その他の各種情報等が格納される。表示部Ａ１６は、例えば、ＬＣＤ（Liquid Crystal Display）や有機ＥＬ（Electro Luminescence）ディスプレイ等により構成された表示装置である。表示部Ａ１６は、設計装置Ａ１０に一体又は別体に構成されている。入力部Ａ１８は、キーボード、タッチパネル等のデータを入力するためのインタフェースである。

【0063】

図９には、演算部Ａ１２により仮想的に形成される電気素子１０のモデルが示されている。演算部Ａ１２は、仮想的な第一電極２０と仮想的な第二電極３０とを離間して設ける処理を実行する。演算部Ａ１２は、第一電極２０と第二電極３０との間に仮想的な導電体をランダムに配置することにより、識別層４０を設け、仮想的な電気素子を形成する処理を実行する。導電体は、例えば、仮想的に設定された棒状の導電性フィラー４１である。仮想的な導電体がランダムに配置されるとは、例えば、導電体を形成する仮想的な導電性フィラーが無作為に配置されることを意味する。導電性フィラー４１は、その重心が電気素子１０のモデルにおける電極間領域に入るようにランダムに配置される。

【0064】

上記計算において、仮想的な導電性フィラー４１は、重心が電極幅（高さ）Ｗと配置領域長さの範囲に入るようにランダム配置される。但し、電極間隔と配置領域長さが全く同値である場合、仮想的な導電性フィラー４１の重心が電極の内側に配置されつつ少しだけ電極間からはみ出している状態を算出できないため、例えば、配置領域長さを電極間隔＋導電性フィラー４１の長さ×２とする等、余裕を持たせた設定値を用いる等の調整が行われてもよい。

【0065】

演算部Ａ１２は、以下の処理に基づいて第一電極２０と前記第二電極３０との間で導電性フィラー４１が繋がる確率を算出する。
（１）演算部Ａ１２は、第一電極２０と前記第二電極３０との間にランダムに導電性フィラー４１を配置する。
（２）演算部Ａ１２は、第一電極２０と第二電極３０との間で導電性フィラー４１が繋がっているか否かを判定する。演算部Ａ１２は、各導電性フィラー４１に繋がっている他の導電性フィラー４１の番号リスト（繋がり情報）を取得する。演算部Ａ１２は、第一電極２０と第二電極３０とのいずれか一方の電極に重なった導電性フィラー４１を起点として、上記の繋がり情報を用いて、導電性フィラー４１を辿っていき、他方の電極に達するまでのパスを探索する。演算部Ａ１２は、一つでもパスが見つかった場合、第一電極２０と第二電極３０との間に導電性フィラー４１が繋がっていると判定する。
（３）演算部Ａ１２は、電極と棒状物質の配置を画像データとして保存する。
（４）演算部Ａ１２は、（１）～（３）を指定した試行回数（ＮＮ）だけ繰り返し実行する。
（５）演算部Ａ１２は、第一電極２０と第二電極３０で棒状物質が繋がった回数をＮＮで除算し、電極間で棒状物質が繋がる確率を算出する。

【0066】

演算部Ａ１２は、例えば、第一電極２０と前記第二電極３０との電極間の間隔：Ｄ、第一電極２０及び前記第二電極３０の電極幅：Ｗ、導電性フィラー４１の配置領域長さ、単位面積当たりの導電性フィラー４１の数、導電性フィラー４１の平均長さ：Ｌ、導電性フィラー４１の平均太さ、導電性フィラー４１長さのばらつきの標準偏差、導電性フィラー４１の太さのばらつきの標準偏差、試行回数等の複数のパラメータの値を用い仮想的な電気素子１０を形成する処理を実行する。上述したパラメータに含まれる標準偏差は、所望の分布となるように適宜調整されてもよい。

【0067】

演算部Ａ１２は、導通確率が任意の確率に設定された仮想的な識別層４０を算出することができる。演算部Ａ１２は、５０％の導電確率となる識別層４０の条件算出において、所定のパラメータを変数とし、他のパラメータの算出値を算出することができる。導通確率は、棒状粒子のパーコレーション理論に基づいて、パーコレーション閾値密度：Ｐｔｈに基づいて算出される。パーコレーション閾値密度：Ｐｔｈは、導電性フィラー４１の平均長さ：Ｌを用いて以下の式（１）に示される。

【0068】

【数1】

【0069】

演算部Ａ１２は、例えば、電極幅：Ｗと導電性フィラー４１の平均長さを所定値に固定した場合の、ある密度を算出し、各電極間隔の電極幅をふっていき、導通確率５０％になる電極幅を算出する。また、演算部Ａ１２は、密度を変えて、各電極間隔で導通確率５０％となる条件を抽出する。

【0070】

図１０には、各電極間隔における電極幅とパーコレーション閾値密度に対する密度比（Ｐｔｈ比：密度／Ｐｔｈ）との関係が示されている。図１０の例では、電極間隔と電極幅は、導電性フィラー４１の平均長さを１としたときの比率に基づく計算結果が示されている。算出結果に基づいて演算部Ａ１２は、例えば、所定の電極間隔、電極幅、Ｐｔｈ比の条件における任意の導電確率となる識別層４０の条件を算出する。

【0071】

図１１には、仮想的な電気素子１０の回路パターンを算出する各パラメータと任意の導通確率との関係が示されている。図１１には、例えば、導電性フィラー４１の長さＬ＝１としたときの、電極幅比Ｗ（電極幅／フィラー長さ）、電極間隔比Ｄ（電極間隔／フィラー長さ）の比率と、Ｐｔｈを１としたときの密度比Ｎ（密度／Ｐｔｈ）で、Ｌ、Ｗ、Ｄ、Ｎが１の時（シミュレーションで導通確率４８％）を基準とし、他を固定して各パラメータをそれぞれふった時の導通確率の変化が示されている。

【0072】

図１１（Ａ）には、Ｌ，Ｄ，Ｎが１である場合のＷと導通確率との関係が示されている。図１１（Ｂ）には、Ｌ，Ｗ，Ｎが１である場合のＤと導通確率との関係が示されている。図１１（Ｃ）には、Ｌ，Ｄ，Ｗが１である場合のＮと導通確率との関係が示されている。

【0073】

この計算結果を用いて、任意の導通確率における仮想的な電気素子１０を形成することができる。例えば、図１１の算出結果に基づいて、導通確率を５０％としたい場合の各パラメータ（Ｗ，Ｄ，Ｎ）の条件を抽出することができる（図１０参照）。但し、図１１の計算においては、仮想的な導電性フィラー４１のアスペクト比が十分大きいことを前提としており、仮想的な導電性フィラー４１の太さの影響をほぼ無視している。設計装置Ａ１０によれば、所望の条件に基づく仮想的な電気素子１０の回路パターンを算出することができる。算出した仮想的な電気素子１０の回路パターンのデータは、半導体回路を形成するためのプリントパターンとして利用してもよい。設計装置Ａ１０によれば、所望の条件に基づく仮想的な電気素子１０の回路パターンを形成することができる。

【0074】

設計装置Ａ１０によれば、上述した棒状の導電性フィラー４１だけでなく、任意の形状及びサイズを有する導電性フィラー４１を用いて仮想的な電気素子１０の回路パターンを算出してもよい。設計装置Ａ１０によれば、第一電極２０、第二電極３０及び導電体が全対向電極中の電気的接続した対向電極が統計的に任意の出現確率になる条件で算出されてもよい。算出された仮想的な電気素子１０の回路パターンは、電気特性を二値化した１／０電子パターンに基づく電子回路に置き換えられてもよい。電気特性を二値化した１／０電子パターンは、演算部Ａ１２において出現確率に基づいて算出されてもよい。

【0075】

図１２には、電気素子の設計装置Ａ１０に搭載されたコンピュータにおいて実行される電気素子の設計方法の処理が示されている。演算部Ａ１２は、所望の条件を満たすパラメータを入力部Ａ１８の入力値に基づいて取得する（ステップＳ１００）。演算部Ａ１２は、入力値に基づいて、仮想的な第一電極２０と仮想的な第二電極３０とを離間して設ける処理を実行する（ステップＳ１０２）。演算部Ａ１２は、仮想的な導電体をランダムに配置することにより、第一電極２０と第二電極３０との間に仮想的な識別層４０を設け、仮想的な電気素子１０を形成する処理を実行する（ステップＳ１０４）。演算部Ａ１２は、算出した仮想的な電気素子１０を表示部Ａ１６に出力する（ステップＳ１０６）。

【0076】

このとき、電気素子の設計装置Ａ１０に搭載されたコンピュータにインストールされたプログラムは、所望の条件を満たすパラメータを入力部Ａ１８の入力値を取得する処理をコンピュータに実行させる。プログラムは、仮想的な第一電極２０と仮想的な第二電極３０とを離間して設ける処理をコンピュータに実行させる。プログラムは、仮想的な導電体をランダムに配置することにより、第一電極２０と第二電極３０との間に仮想的な識別層４０を設け、仮想的な電気素子１０を形成する処理をコンピュータに実行させる。プログラムは、算出された仮想的な電気素子１０を表示部Ａ１６に出力させる処理を実行させる。

【0077】

明細書の全体において、ある部分がある構成要素を「有する」や「備える」とする時、これは、特に反対の記載がない限り、他の構成要素を除くものではなく、他の構成要素をさらに含むことができるということを意味する。

【0078】

また、明細書に記載の「…部」の用語は、少なくとも１つの機能や動作を処理する単位を意味し、これは、ハードウェアまたはソフトウェアとして具現されてもよいし、ハードウェアとソフトウェアとの組み合わせで具現されてもよい。

【0079】

その他、本発明の趣旨に逸脱しない範囲で、前記実施形態における構成要素を周知の構成要素に置き換えることは適宜可能である。また、前記した変形例を適宜組み合わせてもよい。

【産業上の利用可能性】

【0080】

以上のことから、本発明によれば、電子機器のセキュリティを向上させることができる電気素子及び電気素子の製造方法を提供することができるので、産業上の利用価値が高い。

【符号の説明】

【0081】

１０ 電気素子
１１ 対向電極
２０ 第一電極
３０ 第二電極
３００ 識別回路
４００ 読み取り部
Ａ１０ 設計装置
Ａ１２ 演算部
Ａ１４ 記憶部
Ａ１６ 表示部
Ａ１８ 入力部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】